WO2013002285A1 - アルミナ膜の形成方法および太陽電池素子 - Google Patents

アルミナ膜の形成方法および太陽電池素子 Download PDF

Info

Publication number
WO2013002285A1
WO2013002285A1 PCT/JP2012/066432 JP2012066432W WO2013002285A1 WO 2013002285 A1 WO2013002285 A1 WO 2013002285A1 JP 2012066432 W JP2012066432 W JP 2012066432W WO 2013002285 A1 WO2013002285 A1 WO 2013002285A1
Authority
WO
WIPO (PCT)
Prior art keywords
alumina film
forming
substrate
solar cell
film
Prior art date
Application number
PCT/JP2012/066432
Other languages
English (en)
French (fr)
Inventor
伊藤　憲和
彰了 村尾
小野寺　誠
剛 井藤
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to US14/129,518 priority Critical patent/US20140130860A1/en
Priority to JP2013522912A priority patent/JP5744202B2/ja
Publication of WO2013002285A1 publication Critical patent/WO2013002285A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/0547—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means comprising light concentrating means of the reflecting type, e.g. parabolic mirrors, concentrators using total internal reflection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for forming an alumina film using an atomic layer deposition (ALD) method, and a solar cell element having an alumina film obtained by the formation method.
  • ALD atomic layer deposition
  • a passivation layer is provided on the surface of the silicon substrate in order to reduce minority carrier recombination.
  • this passivation layer the use of an oxide film made of silicon oxide or aluminum oxide (alumina) or a nitride film made of a silicon nitride film or the like has been studied (see, for example, JP 2009-164544 A). .
  • an alumina film forming method includes a preparation step of preparing a substrate, an aluminum source material containing aluminum atoms, and an oxygen source material containing oxygen atoms on the substrate. And forming an alumina film by an atomic layer deposition method. In the film forming process, H 2 O and O 3 are used as the oxygen source material.
  • a solar cell element according to one embodiment of the present invention has an alumina film formed using the above-described method for forming an alumina film.
  • a solar cell element having a high open-circuit voltage and excellent output characteristics can be provided.
  • FIG. 1 is a schematic cross-sectional view showing an example of an ALD apparatus used in a method for forming an alumina film according to an embodiment of the present invention.
  • FIG. 2 is a schematic plan view of an example of a solar cell element according to an embodiment of the present invention as viewed from the first surface side.
  • FIG. 3 is a schematic plan view of an example of a solar cell element according to an embodiment of the present invention as viewed from the second surface side.
  • FIG. 4 is a diagram showing an example of the solar cell element according to one embodiment of the present invention, and is a schematic cross-sectional view taken along the line AA in FIG.
  • FIG. 5 is a diagram showing an example of a solar cell element according to an embodiment of the present invention, which is different from FIG.
  • FIG. 6 is a schematic plan view showing another example of the solar cell element according to the embodiment of the present invention, as viewed from the second surface side, different from FIG. 3.
  • FIG. 7 is a schematic plan view of an example of the solar cell element according to the embodiment of the present invention, which is different from FIG. 6, as viewed from the second surface side.
  • FIG. 8 is an enlarged schematic cross-sectional view illustrating an example of a solar cell module according to an embodiment of the present invention.
  • FIG. 9 is a schematic plan view seen from the first surface side for explaining an example of the solar cell module according to one embodiment of the present invention.
  • FIG. 10 is an enlarged schematic cross-sectional view for explaining a part of an example of the solar cell module according to the embodiment of the present invention, which is different from FIG.
  • ALD equipment An ALD apparatus for forming an alumina film on various substrates by atomic layer deposition will be described with reference to FIG.
  • the ALD apparatus 30 introduces various gases into the chamber 31, a substrate placement portion 32 that is located in the chamber 31 and places a substrate such as the semiconductor substrate 1, and the like.
  • a gas introduction mechanism 39 and a gas exhaust mechanism having an exhaust part 36 for exhausting various gases from the chamber 31 are provided.
  • the gas introduction mechanism 39 is located outside the chamber 31, is connected to the introduction unit 33 that introduces various gases, a control unit 34 that controls the supply of various gases, and the introduction unit 33.
  • a supply unit 35 that can supply various gases into the chamber 31.
  • the chamber 31 has a function of providing a reaction space when an alumina film is formed on the semiconductor substrate 1, for example, and includes a reaction space that can be evacuated and configured by at least an upper wall, a side wall, and a bottom wall. It is.
  • the inside of the chamber 31 can be evacuated by an exhaust unit 36 connected to a vacuum pump (not shown) or the like.
  • the chamber 31 is made of a metal member such as stainless steel or aluminum.
  • the substrate platform 32 has a function of placing a substrate to be processed.
  • the substrate mounting unit 32 may include a heater that adjusts the temperature of the semiconductor substrate 1, for example.
  • the substrate platform 32 can also function as a temperature adjustment mechanism. Thereby, the temperature of the semiconductor substrate 1 can be adjusted to, for example, 100 to 400 ° C., more preferably 150 to 300 ° C.
  • the substrate platform 32 is made of a metal material such as stainless steel or aluminum.
  • the plurality of introduction portions 33 each have a function of introducing various gases into the chamber 31.
  • a gas cylinder 38 for storing different gases is connected to one end side of each introduction portion 33, and a supply portion 35 is connected to the other end side.
  • a control unit 34 composed of a mass flow meter or the like is provided at the intermediate portion of each introduction unit 33.
  • gases are appropriately controlled by the controller 34.
  • the supply unit 35 can supply various gases into the chamber 31 at a desired gas flow rate.
  • the pressure in the chamber 31 can be controlled to a desired pressure by appropriately adjusting the gas supply amount and the exhaust amount.
  • the ALD apparatus 30 may be provided with a heating unit 37 for heating the chamber 31. Thereby, the temperature in the chamber 31 can be adjusted.
  • a heating unit 37 for example, a resistance heater or the like can be used.
  • a method for forming an alumina film according to an embodiment of the present invention will be described.
  • a method for forming an alumina film used as a passivation layer of a solar cell element having a silicon substrate will be described.
  • a basic method for forming an alumina film according to an embodiment of the present invention includes an ALD using a preparation step of preparing a substrate, and an aluminum source material containing aluminum atoms and an oxygen source material containing oxygen atoms.
  • a semiconductor substrate 1 made of a silicon substrate or the like is prepared. Then, the prepared semiconductor substrate 1 is transported into the chamber 31 of the ALD apparatus 30 shown in FIG. 1 and placed on the substrate platform 32. Then, the temperature of the semiconductor substrate 1 is adjusted to a predetermined temperature using the built-in heater or the heating unit 37 of the substrate mounting unit 32, and the pressure in the chamber 31 is adjusted by adjusting the gas supply amount and the exhaust amount. Is adjusted to a predetermined pressure.
  • the temperature of the semiconductor substrate 1 can be adjusted to, for example, 100 to 400 ° C., more preferably 150 to 300 ° C.
  • the pressure in the chamber 31 can be adjusted to 10 to 1000 Pa, for example.
  • the aluminum source material containing aluminum atoms is vaporized and supplied into the chamber 31 together with a carrier gas such as argon gas or nitrogen gas for 0.015 to 1 second to adsorb the aluminum source material on the surface of the semiconductor substrate 1.
  • a carrier gas such as argon gas or nitrogen gas for 0.015 to 1 second to adsorb the aluminum source material on the surface of the semiconductor substrate 1.
  • the aluminum source material for example, trimethylaluminum, triethylaluminum, aluminum alkoxide, or trichloroaluminum can be used.
  • description will be made using trimethylaluminum as an aluminum source material.
  • an inert gas such as nitrogen gas is supplied into the chamber 31 as a purge gas for 5 to 30 seconds to remove the aluminum source material in the reaction space and to remove the aluminum source material adsorbed on the surface of the substrate 1.
  • an inert gas such as nitrogen gas is supplied into the chamber 31 as a purge gas for 5 to 30 seconds to remove the aluminum source material in the reaction space and to remove the aluminum source material adsorbed on the surface of the substrate 1.
  • an inert gas such as nitrogen gas is supplied into the chamber 31 as a purge gas for 5 to 30 seconds to remove the aluminum source material in the reaction space and to remove the aluminum source material adsorbed on the surface of the substrate 1.
  • an inert gas such as nitrogen gas
  • an oxygen source material is supplied into the chamber 31 for 0.015 to 1 second together with a carrier gas such as argon gas or nitrogen gas as necessary, and CH 3 that is an alkyl group of trimethylaluminum that is an aluminum source material. Is removed from the surface of the semiconductor substrate 1 as CH 4 and the dangling bonds of aluminum are oxidized to form an atomic layer level alumina layer on the surface of the semiconductor substrate 1 (step C).
  • a carrier gas such as argon gas or nitrogen gas
  • an inert gas such as nitrogen gas is supplied as a purge gas into the chamber 31 for 5 to 30 seconds to remove the oxygen source material in the reaction space and to remove the atomic layer level alumina other than the surface of the semiconductor substrate 1. Is removed (step D).
  • an inert gas such as nitrogen gas is supplied as a purge gas into the chamber 31 for 5 to 30 seconds to remove the oxygen source material in the reaction space and to remove the atomic layer level alumina other than the surface of the semiconductor substrate 1.
  • an oxygen source material that has not contributed to the reaction in the step C.
  • the alumina film having a predetermined thickness can be formed by repeatedly performing the steps A to D and laminating the alumina layer at the atomic layer level.
  • the film forming step includes supplying the aluminum source material and H 2 O to the semiconductor substrate 1 to form the first alumina film, and after the first forming step, the aluminum source material and A second forming step of supplying O 3 to the semiconductor substrate 1 to form a second alumina film.
  • H 2 O is used as an oxygen source material to repeat the steps A to D to form a first alumina film (first forming step), and then as an oxygen source material
  • the second alumina film is formed by repeating the steps A to D using O 3 (second forming step).
  • the use of H 2 O as the oxygen source material facilitates the formation of hydroxyl groups compared to O 3 . Therefore, in the initial stage of film formation, since the aluminum source material is more easily adsorbed on the surface of the semiconductor substrate 1 or the film surface, dangling bonds on the surface of the semiconductor substrate 1 are reduced, and the semiconductor substrate 1 and the alumina film The interface state can be improved.
  • the second alumina film formed on the first alumina film in the second formation step has a second thickness that is equal to or greater than the first thickness. It is preferable to have a thickness. This makes it possible to form an alumina film with a further reduced amount of carbon impurities, and to form an alumina film with a high negative fixed charge.
  • the first thickness of the first alumina film may be about 0.1 to 5 nm
  • the second thickness of the second alumina film may be about 5 to 50 nm.
  • a mixed gas of H 2 O and O 3 may be used as the oxygen source material in the film forming step. Even in such a form, an alumina film having a good interface state with the semiconductor substrate 1 can be obtained, and contamination of impurities made of carbon into the alumina film can be reduced.
  • the mass ratio R ( H) obtained by dividing the mass of H 2 O in the mixed gas by the mass of O 3. ( 2O mass / O 3 mass) using the first mixed gas having the first ratio R1, the third forming step of forming the third alumina film, and the H in the mixed gas after the third forming step 2 O mass mass divided by the mass of the O 3 ratio R (mass of H 2 O mass / O 3) by using the second mixed gas is the second ratio R2 is less than the first ratio R1, a A fourth forming step of forming a fourth alumina film on the three alumina film.
  • the steps A to D are repeated to form a third alumina film ( (3rd formation process), using the 2nd mixed gas whose mass ratio R is 2nd ratio R2 as an oxygen source material, the process from the said process A to the process D is repeated, and a 4th alumina film is formed (4th).
  • Forming step H 2 O is mainly used as an oxygen source material compared with O 3 at the initial stage of film formation, so that the interface state between the substrate and the alumina film at the initial stage of film formation can be improved.
  • the first ratio R1 may be 1 or more and the second ratio R2 may be less than 1.
  • the film formation process when using a mixed gas of H 2 O and O 3 as the oxygen source material, it may gradually decrease the mass ratio R of H 2 O and O 3 in the mixed gas.
  • the film forming process including the processes from the process A to the process D described above is defined as one cycle, specifically, there is the following method.
  • the mass ratio R may be decreased continuously every cycle.
  • an alumina film is formed at the same mass ratio R until 1 to 10 cycles, and then the mass ratio R is increased from 11 to 20 cycles as compared to the previous cycle (1 to 10 cycles).
  • the mass ratio R may be decreased step by step so that the alumina film is formed under the condition where the amount is decreased.
  • the process from Step A to Step D is repeated by using only H 2 O as an oxygen source material to form an alumina film, and then in the oxygen source material
  • the steps from Step A to Step D are repeated by gradually increasing the mass ratio of O 3 , and the steps from Step A to Step D are repeated using only O 3 as the oxygen source material.
  • An alumina film may be formed.
  • this method is a method having a middle stage of film formation that satisfies the above-described relationship of the mass ratio R between the first formation process and the second formation process.
  • a pretreatment step of forming hydroxyl groups on the surface of the semiconductor substrate 1 by supplying H 2 O into the chamber 31 for 0.015 to 5 seconds before performing the film formation step.
  • the process A is performed in which the inside of the chamber 31 is purged using an inert gas such as a nitrogen gas as a purge gas to adsorb the aluminum source material containing aluminum atoms to the semiconductor substrate 1.
  • an inert gas such as a nitrogen gas as a purge gas
  • a polycrystalline silicon substrate contains more grain boundaries and crystal defects than a single crystal silicon substrate. According to the above-described method for forming an alumina film, surface dangling bonds are more deactivated and the surface recombination rate is further reduced with respect to such a polycrystalline silicon substrate containing many grain boundaries and crystal defects. An alumina film can be formed.
  • hydrogen may be contained in addition to the above-described oxygen source material. Thereby, hydrogen is easily contained in the alumina film, and the hydrogen passivation effect can be increased.
  • the solar cell element 10 includes a first surface 10a which is a light receiving surface (upper surface in FIG. 4) on which light is incident, and a non-light receiving surface (which corresponds to the back surface of the first surface 10a). And a second surface 10b which is the lower surface in FIG.
  • the solar cell element 10 includes a semiconductor substrate 1 that is a plate-like polycrystalline silicon substrate.
  • the semiconductor substrate 1 is provided, for example, on a first semiconductor layer (p-type semiconductor layer) 2 that is a semiconductor layer of one conductivity type, and on the first surface 10 a side in the first semiconductor layer 2.
  • a second semiconductor layer 3 which is a semiconductor layer of reverse conductivity type.
  • the solar cell element 10 further includes a passivation layer (alumina film) 8 mainly made of amorphous alumina and disposed on the second surface 10b side of the first semiconductor layer 2.
  • the antireflection layer 5 and the first electrode 6 are disposed on the semiconductor substrate 1 (the first semiconductor layer 2 and the second semiconductor layer 3) on the first surface 10a side.
  • the third semiconductor layer 4 and the passivation layer 8 are disposed on the second surface 10b side of the first semiconductor layer 2, and the second electrode 7 is disposed thereon.
  • the semiconductor substrate 1 includes the first semiconductor layer 2 and the second semiconductor layer 3 provided on the first surface 10 a side of the first semiconductor layer 2.
  • the first semiconductor layer 2 can be a p-type semiconductor plate.
  • a semiconductor constituting the first semiconductor layer 2 a single crystal silicon substrate or a polycrystalline silicon substrate is used.
  • the thickness of the first semiconductor layer 2 can be, for example, 250 ⁇ m or less, and further 150 ⁇ m or less.
  • the shape of the 1st semiconductor layer 2 is not specifically limited, From a viewpoint on a manufacturing method, it is good also as a square shape by planar view.
  • the first semiconductor layer 2 is p-type, for example, boron or gallium can be used as the dopant element.
  • the second semiconductor layer 3 is a semiconductor layer that forms a pn junction with the first semiconductor layer 2 in this embodiment.
  • the second semiconductor layer 3 is a layer having a conductivity type opposite to that of the first semiconductor layer 2, that is, an n-type, and is provided on the first surface 10 a side in the first semiconductor layer 2.
  • the second semiconductor layer 3 can be formed by diffusing impurities such as phosphorus on the first surface 10a side of the silicon substrate.
  • a first uneven shape 1 a is provided on the first surface 1 c side of the semiconductor substrate 1.
  • the height of the convex portion of the first uneven shape 1a is about 0.1 to 10 ⁇ m, and the width of the convex portion is about 0.1 to 20 ⁇ m.
  • the shape of the first concavo-convex shape 1a is not limited to the pyramid shape having a corner in the cross section as shown in FIG. 4, and may be, for example, a concavo-convex shape in which the concave portion is substantially spherical.
  • the above-mentioned “height of the convex portion” means that the distance from the reference line to the top of the convex portion in a direction perpendicular to the reference line with a line passing through the bottom of the concave portion as a reference line in the cross section. That is.
  • the “width of the convex portion” is a distance between the top portions of adjacent convex portions in a direction parallel to the reference line in the cross section.
  • the antireflection layer 5 is a layer for improving light absorption, and is formed on the first surface 10 a side of the semiconductor substrate 1. More specifically, the antireflection layer 5 is disposed on the first surface 10 a side in the second semiconductor layer 3.
  • the antireflection layer 5 is formed of, for example, a silicon nitride film, a titanium oxide film, a silicon oxide film, a magnesium oxide film, an indium tin oxide film, a tin oxide film, or a zinc oxide film.
  • the thickness of the antireflection layer 5 can be appropriately selected depending on the material, and may be a thickness that can realize a non-reflection condition with respect to appropriate incident light.
  • the antireflective layer 5 can have a refractive index of about 1.8 to 2.3 and a thickness of about 500 to 1200 mm. Further, when the antireflection layer 5 is made of a silicon nitride film, it can also have a passivation effect.
  • the passivation layer 8 is formed on the second surface 10 b side of the semiconductor substrate 1.
  • the passivation layer 8 is mainly composed of an amorphous alumina film.
  • the alumina film since the alumina film has a negative fixed charge, the band near the interface is bent in the direction in which minority carriers decrease at the interface of the p-type semiconductor substrate 1, so that surface recombination of minority carriers can be further reduced.
  • the amorphous alumina film means that the crystallization rate is less than 50%. This crystallization rate can be determined from the proportion of the crystalline material in the observation region by TEM (Transmission Electron Microscope) observation.
  • the thickness of the passivation layer 8 can be about 30 to 1000 mm, for example.
  • a silicon oxide layer 9 may be interposed between the first semiconductor layer 2 and the passivation layer 8.
  • the surface recombination of minority carriers can be reduced by terminating dangling bonds on the surface of the semiconductor substrate 1 on the second surface 10b side.
  • the passivation layer 8 is provided directly on the silicon substrate, the disordered bonding state of the passivation layer 8 caused by the influence of the silicon bonding state can be reduced, and a high-quality passivation layer 8 with few defects at the interface can be obtained. Can be formed. Therefore, the passivation effect of the passivation layer 8 is enhanced, and the solar cell element 10 having excellent output characteristics can be obtained.
  • the silicon oxide layer 9 for example, a silicon oxide film formed on the surface of the semiconductor substrate 1 and having a thickness of about 5 to 100 mm can be used.
  • the sheet resistance value ⁇ s of the passivation layer 8 may be set to 20 to 80 ⁇ / ⁇ .
  • the sheet resistance value ⁇ s of the passivation layer 8 can be measured using, for example, a four-terminal method. More specifically, for example, the sheet resistance value ⁇ s of the passivation layer 8 was obtained by applying a measurement probe to a total of five points at the center and corners of the passivation layer 8 formed on the semiconductor substrate 1. It can be an average value.
  • the semiconductor substrate 1 may be provided with a second uneven shape 1b on the second surface 1d side corresponding to the back surface of the first main surface 1c.
  • the average distance d2 between the convex portions of the second concavo-convex shape 1b on the second surface 1d side can be made larger than the average distance d1 between the convex portions of the first concavo-convex shape 1a on the first surface 1c side.
  • the distances d1 and d2 between the convex portions are values obtained by averaging the distances between, for example, three or more convex portions that are arbitrarily selected.
  • the surface recombination of minority carriers can be further reduced by reducing the surface area on the second surface 1d side compared to the first surface 1c side. As a result, it is possible to obtain the solar cell element 10 having further excellent output characteristics.
  • the third semiconductor layer 4 is formed on the second surface 10b side of the semiconductor substrate 1 and has the same conductivity type as the first semiconductor layer 2, that is, p-type.
  • the concentration of the dopant contained in the third semiconductor layer 4 is higher than the concentration of the dopant contained in the first semiconductor layer 2. That is, the dopant element is present in the third semiconductor layer 4 at a concentration higher than the concentration of the dopant element doped to exhibit one conductivity type in the first semiconductor layer 2.
  • the third semiconductor layer 4 has a role of suppressing a decrease in conversion efficiency due to minority carrier recombination in the vicinity of the second surface 10 b of the semiconductor substrate 1, and on the second surface 10 b side of the semiconductor substrate 1. It forms an internal electric field.
  • the third semiconductor layer 4 can be formed, for example, by diffusing a dopant element such as boron or aluminum on the second surface 10b side of the semiconductor substrate 1. At this time, the concentration of the dopant element contained in the third semiconductor layer 4 can be about 1 ⁇ 10 18 to 5 ⁇ 10 21 atoms / cm 3 .
  • the third semiconductor layer 4 is preferably formed at a contact portion between the second electrode 7 and the semiconductor substrate 1 as will be described later.
  • the first electrode 6 is an electrode provided on the first surface 10a side of the semiconductor substrate 1, and as shown in FIG. 2, a first output extraction electrode 6a, a plurality of linear first current collecting electrodes 6b, Have At least a part of the first output extraction electrode 6a intersects the first current collecting electrode 6b and is electrically connected.
  • the first output extraction electrode 6a has a width of about 1.3 to 2.5 mm in the short direction.
  • the 1st current collection electrode 6b is linear,
  • variety of the transversal direction is smaller than the width
  • the width of the first current collecting electrode 6b in the short direction is about 50 to 200 ⁇ m.
  • a plurality of first current collecting electrodes 6b are provided with an interval of about 1.5 to 3 mm.
  • the thickness of the first electrode 6 is about 10 to 40 ⁇ m.
  • the first electrode 6 can be formed, for example, by applying a conductive paste containing silver as a main component to a desired shape by screen printing or the like and then baking it.
  • the second electrode 7 is an electrode provided on the second surface 10 b side of the semiconductor substrate 1 and has the same form as the first electrode 6, for example. That is, as shown in FIG. 3, it has the 2nd output extraction electrode 7a and the some linear 2nd current collection electrode 7b. At least a part of the second output extraction electrode 7a intersects the second collector electrode 7b and is electrically connected.
  • the second output extraction electrode 7a has a width of about 1.3 to 3 mm in the short direction.
  • the second collector electrode 7b is linear, and the width in the short direction is smaller than the width in the short direction of the second output extraction electrode 7a.
  • the width of the second collector electrode 7b in the short direction is about 50 to 300 ⁇ m.
  • a plurality of second current collecting electrodes 7b are provided with an interval of about 1.5 to 3 mm.
  • the thickness of the second electrode 7 is about 10 to 40 ⁇ m.
  • the second electrode 7 can be formed, for example, by applying a conductive paste containing silver as a main component in a desired shape by screen printing or the like and then baking it.
  • the second electrode 7 can reduce the series resistance of the second electrode 7 by making the width in the short direction wider than that of the first electrode 6, thereby improving the output characteristics of the solar cell element. Can do.
  • layers other than the above-described layers may be provided on both the first surface 10a side and the second surface 10b side.
  • an alumina layer made of a crystalline material may be separately provided on the second surface 10 b side and on the passivation layer 8. That is, a crystalline alumina layer may be provided between the passivation layer 8 and the second electrode 7.
  • the semiconductor substrate 1 is formed by, for example, an existing casting method.
  • an example in which a p-type polycrystalline silicon substrate is used as the semiconductor substrate 1 will be described.
  • an ingot of polycrystalline silicon is produced by, for example, a casting method.
  • the ingot is sliced to a thickness of 250 ⁇ m or less, for example.
  • the surface of the semiconductor substrate 1 may be etched by a very small amount with a solution such as NaOH, KOH, hydrofluoric acid or hydrofluoric acid.
  • the first uneven shape 1 a is formed on the first surface 1 c of the semiconductor substrate 1.
  • the first uneven shape 1a can be formed by a wet etching method using an alkaline solution such as NaOH or an acid solution such as hydrofluoric acid, or a dry etching method using RIE or the like.
  • the second uneven shape 1b can be formed by the same method as the first uneven shape 1a.
  • the average distance d2 between the convex parts of the second concavo-convex shape 1b on the second surface 1d side can be made larger than the average distance d1 between the convex parts of the first concavo-convex shape 1a on the first surface 1c side.
  • a step of forming the second semiconductor layer 3 is performed on the first surface 1c of the semiconductor substrate 1 having the first uneven shape 1a formed by the above steps. Specifically, the n-type second semiconductor layer 3 is formed in the surface layer on the first surface 10a side of the semiconductor substrate 1 having the first uneven shape 1a.
  • the second semiconductor layer 3 is formed by applying a thermal diffusion method in which P 2 O 5 in a paste state is applied to the surface of the semiconductor substrate 1 and thermally diffused, or phosphorus oxychloride (POCl 3 ) in a gas state is a diffusion source.
  • the gas phase thermal diffusion method is used.
  • the second semiconductor layer 3 is formed to have a sheet resistance value of about 40 to 200 ⁇ / ⁇ at a depth of about 0.2 to 2 ⁇ m.
  • the semiconductor substrate 1 is heat-treated for about 5 to 30 minutes at a temperature of about 600 to 800 ° C. in an atmosphere having a diffusion gas composed of POCl 3 or the like, and the phosphor glass is formed on the semiconductor substrate 1. Form on the surface.
  • the second semiconductor layer 3 is formed on the first surface 10 a side of the semiconductor substrate 1.
  • the second semiconductor layer 3 formed on the second surface 10b side is removed by immersing only the second surface 10b side of the semiconductor substrate 1 in a hydrofluoric acid solution. Thereafter, the phosphorous glass adhering to the surface (first surface 10a side) of the semiconductor substrate 1 when forming the second semiconductor layer 3 is removed by etching.
  • the second semiconductor layer 3 formed on the second surface 10b side while leaving the phosphorous glass on the first surface 10a side, the second semiconductor on the first surface 10a side in the presence of the phosphorous glass is removed. It is possible to reduce the layer 3 from being removed or damaged.
  • a diffusion mask is formed in advance on the second surface 10b side, the second semiconductor layer 3 is formed by vapor phase thermal diffusion or the like, and then the diffusion mask is formed. It may be removed. By such a process, it is possible to form a similar structure. In this case, the second semiconductor layer 3 is not formed on the second surface 10b side, and thus the second surface on the second surface 10b side. A step of removing the semiconductor layer 3 is not necessary.
  • the method for forming the second semiconductor layer 3 is not limited to the above method.
  • a thin film technique is used to form a crystalline silicon film including an n-type hydrogenated amorphous silicon film or a microcrystalline silicon film.
  • Two semiconductor layers 3 may be formed.
  • an i-type silicon region may be formed between the first semiconductor layer 2 and the second semiconductor layer 3.
  • the first semiconductor layer 2 of the p-type semiconductor layer including the second semiconductor layer 3, which is an n-type semiconductor layer, on the first surface 10 a side and having the first uneven shape 1 a formed on the surface is included.
  • a semiconductor substrate 1 of a polycrystalline silicon substrate can be prepared.
  • the antireflection layer 5 is formed on the second semiconductor layer 3 located on the first surface 10 a side of the semiconductor substrate 1.
  • the antireflection layer 5 is formed using, for example, a PECVD (plasma enhanced chemical vapor deposition) method, a vapor deposition method, a sputtering method, or the like.
  • PECVD plasma enhanced chemical vapor deposition
  • a vapor deposition method a sputtering method, or the like.
  • a mixed gas of silane (SiH 4 ) and ammonia (NH 3 ) is diluted with nitrogen (N 2 ), and glow discharge is performed.
  • the antireflection layer 5 is formed by forming the plasma by decomposition and depositing it.
  • the film formation chamber at this time can be set to about 500 ° C.
  • a passivation layer 8 having an alumina film is formed on the second surface 10 b side of the semiconductor substrate 1.
  • the alumina film of the passivation layer 8 is formed using the alumina film forming method of the present embodiment described above.
  • a passivation layer 8 having an alumina film may also be formed on the side surface of the semiconductor substrate 1.
  • the first electrode 6 (first output extraction electrode 6a, first current collecting electrode 6b), the third semiconductor layer 4 and the second electrode 7 (first layer 7a, second layer 7b) are as follows. Form.
  • the first electrode 6 is manufactured using a conductive paste containing a metal powder made of, for example, silver (Ag) or the like, an organic vehicle, and glass frit. This conductive paste is applied to the first surface 10a of the semiconductor substrate 1, and then fired at a maximum temperature of 600 to 800 ° C. for several tens of seconds to several tens of minutes to form the first electrode 6.
  • a screen printing method or the like can be used as a method for applying the conductive paste. After this application, the solvent may be evaporated and dried at a predetermined temperature.
  • the first electrode 6 includes a first output extraction electrode 6a and a first current collection electrode 6b. However, by using screen printing, the first extraction electrode 6a and the first current collection electrode 6b are combined into one process. Can be formed.
  • the third semiconductor layer 4 Next, a method for forming the third semiconductor layer 4 will be described.
  • An aluminum paste containing glass frit is applied directly on the passivation layer 8 in a predetermined area. Then, the applied paste component penetrates the passivation layer 8 by a fire-through method in which a high-temperature heat treatment with a maximum temperature of 600 to 800 ° C. is performed, and the third semiconductor layer 4 is formed on the second surface 10 b side of the semiconductor substrate 1.
  • an aluminum layer (not shown) is formed on the third semiconductor layer 4.
  • points are formed at intervals of 200 ⁇ m to 1 mm in the region where the second electrode 7 is formed on the second surface 10b.
  • the aluminum layer formed on the third semiconductor layer 4 may be removed before forming the second electrode 7 or may be used as it is as the second electrode 7.
  • the second electrode 7 is produced using a conductive paste containing, for example, a metal powder made of silver (Ag) or the like, an organic vehicle, and glass frit.
  • This conductive paste is applied to the second surface 10b side of the semiconductor substrate 1 and then baked at a maximum temperature of 500 to 700 ° C. for several tens of seconds to several tens of minutes, thereby forming the second electrode 7.
  • a method for applying the conductive paste a screen printing method or the like can be used. After applying the conductive paste, the solvent may be evaporated at a predetermined temperature and dried.
  • the second electrode 7 includes a second output extraction electrode 7a and a second current collection electrode 7b. However, by using screen printing, the second extraction electrode 7a and the second current collection electrode 7b are combined into one process. Can be formed.
  • the first electrode 6 and the second electrode 7 are formed by printing and baking the conductive paste, but these electrodes are formed by a thin film formation method such as vapor deposition or sputtering, or a plating formation method. It is also possible to form using
  • the solar cell element 10 can be manufactured. Since the solar cell element 10 has the passivation layer 8 made of the above-described alumina film, the surface recombination rate of minority carriers is small, and thus the solar cell element 10 is open. High voltage and excellent output characteristics.
  • the third semiconductor layer 4 may be formed before forming the passivation layer 8.
  • boron or aluminum may be diffused into a predetermined region on the second surface 10b before the step of forming the passivation layer 8. Boron is diffused by heating the semiconductor substrate 1 at a temperature of about 800 to 1100 ° C. using a thermal diffusion method using boron tribromide (BBr 3 ) as a diffusion source.
  • the third semiconductor layer 4 may be formed by forming a p-type hydrogenated amorphous silicon film, a crystalline silicon film including a microcrystalline silicon film, or the like by using, for example, a thin film technique. Further, an i-type silicon region may be formed between the semiconductor substrate 1 and the third semiconductor layer 4.
  • the order of forming the antireflection layer 5 and the passivation layer 8 may be opposite to the order described above.
  • the semiconductor substrate 1 may be washed before forming the antireflection layer 3 and the passivation layer 8.
  • the cleaning process include hydrofluoric acid treatment, RCA cleaning (cleaning method developed by RCA, USA, high temperature / high concentration sulfuric acid / hydrogen peroxide solution, dilute hydrofluoric acid (room temperature), ammonia water / hydrogen peroxide. Cleaning method using water or hydrochloric acid / hydrogen peroxide solution) and hydrofluoric acid treatment after the cleaning, or SPM (Sulfuric Acid / Hydrogen Peroxide / Water Mixture) cleaning and cleaning method using hydrofluoric acid treatment after the cleaning Can be used.
  • RCA cleaning cleaning method developed by RCA, USA, high temperature / high concentration sulfuric acid / hydrogen peroxide solution, dilute hydrofluoric acid (room temperature), ammonia water / hydrogen peroxide. Cleaning method using water or hydrochloric acid / hydrogen peroxide solution) and hydrofluoric acid treatment after the cleaning, or SPM (Sulfuric Acid /
  • the silicon oxide layer 9 may be formed before the antireflection layer 5 and the passivation layer 8 are formed.
  • the silicon oxide layer 9 is formed by removing a natural oxide film formed on the semiconductor substrate 1 by a nitric acid oxidation method or the like by a nitric acid oxidation method and then treating the semiconductor substrate 1 with a nitric acid solution or nitric acid vapor. It may be formed as a layer having a thickness of about 5 to 100 mm on one second surface 10b side. Thus, the passivation effect can be further enhanced by forming the thin silicon oxide layer 9 on the second surface 10b side.
  • the semiconductor substrate 1 is immersed in a heated nitric acid solution having a concentration of 60% by mass or more, or is heated in nitric acid vapor generated by heating nitric acid having a concentration of 60% by mass or more until boiling.
  • the silicon oxide layer 9 can be formed on the surface of the semiconductor substrate 1.
  • the temperature of the nitric acid solution used at this time can be a temperature slightly lower than the boiling point, for example, 100 ° C. or higher.
  • the processing time may be appropriately selected so that the silicon oxide layer 9 having a predetermined thickness is formed.
  • the nitric acid oxidation method has a much lower processing temperature than the thermal oxidation method and can be performed by wet treatment. Therefore, the nitric acid oxidation method is performed after the cleaning process, and passivation is performed with reduced surface contamination. Layer 8 can be formed.
  • the contact region between the second electrode 7 and the semiconductor substrate 1 is not limited to the above-described point shape, and may be formed linearly over the entire region of the second current collecting electrode 7b, for example. Good.
  • the shape of the second electrode 7 is not limited to the lattice shape described above, and as shown in FIG. 6, at least a part of the second current collecting electrode 7b is removed, and the second current collecting electrode 7b separated from the second current collecting electrode 7b You may form so that it may connect with 2 output extraction electrode 7a.
  • the second electrode 7 may be formed in a circular shape.
  • the second electrode 7 formed in a circular shape with a wiring member such as a conductive sheet may be connected.
  • a conductive adhesive or a solder paste is used as a method for connecting the circular second electrode 7 and the conductive sheet at this time.
  • the second electrode 7 may be formed on substantially the entire surface of the semiconductor substrate 1. In this case, it is possible to increase the amount of light reflected again to the semiconductor substrate 1 out of the light transmitted through the semiconductor substrate 1 and the passivation layer 8 by the second electrode 7. At this time, the second electrode 7 can be made of a highly reflective metal such as silver.
  • annealing is performed using a gas containing hydrogen to further increase the recombination speed on the back surface (second surface 10 b) of the semiconductor substrate 1. It can be reduced.
  • the second surface of the semiconductor substrate 1 is 10a because the second semiconductor layer 3 is p-type.
  • the passivation layer 8 made of an alumina film By forming the passivation layer 8 made of an alumina film on the side, the effect of the above-described embodiment can be expected.
  • the passivation layer 8 a single layer made of an alumina film is used as the passivation layer 8, but the layer structure of the passivation layer 8 is not limited to this.
  • the passivation layer 8 may be a multilayer having a nitride film in addition to the above-described alumina film. Even in such a form, the above-described effects can be expected.
  • the solar cell module 20 includes one or more solar cell elements 10 of the present embodiment described above. Specifically, in the solar cell module 20, a plurality of the solar cell elements 10 are electrically connected.
  • the solar cell module 20 is configured by connecting a plurality of solar cell elements 10 in series and in parallel, such as when the electric output of a single solar cell element 10 is small. By combining a plurality of solar cell modules 20, a practical electrical output can be taken out.
  • the solar cell module 20 includes, for example, a transparent member 22 such as glass, a front-side filler 24 made of transparent EVA, a plurality of solar cell elements 10, and the plurality of solar cell elements 10.
  • PET polyethylene terephthalate
  • PVF polyvinyl fluoride resin
  • Adjacent solar cell elements 10 are electrically connected in series with each other by connecting the first electrode 6 of one solar cell element 10 and the second electrode 7 of the other solar cell element 10 by a wiring member 21. It is connected.
  • the wiring member 21 for example, a member in which the entire surface of a copper foil having a thickness of about 0.1 to 0.2 mm and a width of about 2 mm is covered with a solder material is used.
  • one end of the electrode of the first solar cell element 10 and the last solar cell element 10 is respectively connected to a terminal box 27 which is an output extraction part, and an output extraction wiring 26. Connected by.
  • a terminal box 27 which is an output extraction part, and an output extraction wiring 26.
  • the solar cell module 20 may be provided with the frame 28 which consists of aluminum etc., for example.
  • the solar cell module 20 may further include a reflective sheet 29 having a high reflectivity on the second surface 10 b side of the solar cell element 10.
  • a highly functional back surface reflection structure can be realized.
  • a metal sheet made of aluminum or the like or a white resin sheet for example, an acrylic resin sheet, a fluorine resin sheet, or a polyolefin resin sheet
  • a white resin sheet for example, an acrylic resin sheet, a fluorine resin sheet, or a polyolefin resin sheet
  • the solar cell module 20 since the solar cell module 20 according to the present embodiment includes the solar cell element 10 having the above-described passivation layer made of the alumina film, the solar cell module 20 is excellent in output characteristics.
  • the back surface side filler 25 and the back surface protective material 23 may be made of transparent members.
  • sunlight reflected and scattered by the ground or the like enters the back surface side of the solar cell module 20, and receives the light on the second surface 10b side of the solar cell element 10, Furthermore, the output characteristics of the solar cell module can be improved.
  • an antireflection layer such as a silicon nitride film on the passivation layer 8
  • the output characteristics of the solar cell module can be further improved.
  • a first concavo-convex structure 1a as shown in FIG. 4 was formed on the first surface 10a side of the prepared semiconductor substrate 1 by using RIE (Reactive Ion Etching) method.
  • phosphorus atoms were diffused to form an n-type second semiconductor layer 3 having a sheet resistance of about 90 ⁇ / ⁇ on the surface of the semiconductor substrate 1.
  • the second semiconductor layer 3 formed on the second surface 10b side was removed with a hydrofluoric acid solution, and then the phosphorous glass remaining on the second semiconductor layer 3 was removed with a hydrofluoric acid solution.
  • an antireflection layer 5 made of a silicon nitride film was formed on the first surface 10a side of the semiconductor substrate 1 by a plasma CVD method.
  • a passivation layer 8 made of an alumina film is formed on the second surface 10b side of the semiconductor substrate 1 by repeatedly performing the above-described steps A to D using the ALD apparatus shown in FIG. .
  • the surface temperature of the semiconductor substrate 1 was adjusted to 200.degree.
  • step A an aluminum source material made of trimethylaluminum was supplied for 0.5 seconds.
  • nitrogen gas was supplied as a purge gas for 20 seconds.
  • an oxygen source material was supplied for 0.5 seconds.
  • nitrogen gas was supplied as a purge gas for 20 seconds.
  • a silver paste was applied on the first surface 10a side of the semiconductor substrate 1 in a linear pattern as shown in FIG. Further, on the second surface 10b side of the semiconductor substrate 1, an aluminum paste was applied in a pattern of the second current collecting electrode 7b as shown in FIG. Further, a silver paste was applied to the pattern of the second output extraction electrode 7a as shown in FIG. Thereafter, the patterns of these pastes were baked to form the third semiconductor layer 4, the first electrode 6, and the second electrode 7, as shown in FIGS. The first electrode 6 and the second collector electrode 7b were in contact with the semiconductor substrate 1 by a fire-through method.
  • Sample 1 to Sample 4 solar cell elements were fabricated.
  • the difference in the manufacturing method of each sample is the difference in the formation process of the alumina film, specifically, as follows.
  • a first alumina film having a thickness of 2 nm is formed by a first forming step in which H 2 O is supplied to the semiconductor substrate 1 as an oxygen source material to form an alumina film, and the first alumina film is formed.
  • a second alumina film having a thickness of 28 nm was formed by a second forming step in which O 3 was supplied as an oxygen source material to the semiconductor substrate 1 to form an alumina film.
  • Sample 4 only O 3 was supplied to the semiconductor substrate 1 as an oxygen source material to form an alumina film having a thickness of 30 nm.
  • Table 1 shows the values when the measurement results of the solar cell element output characteristics of Sample 1 to Sample 4 are normalized with Sample 3 as 100.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

　少数キャリアの再結合を低減し、開放電圧が高く、且つ、出力特性に優れたアルミナ膜の形成方法および太陽電池素子を提供するために、本発明の一実施形態に係るアルミナ膜の形成方法は、基板を準備する準備工程と、前記基板に、アルミニウム原子を含むアルミニウム源材料と酸素原子を含む酸素源材料とを用いて、原子層堆積法によってアルミナ膜を形成する膜形成工程とを有している。そして、前記膜形成工程において、前記酸素源材料としてＨ２ＯおよびＯ３を用いる。

Description

アルミナ膜の形成方法および太陽電池素子
　本発明は、原子層堆積（ＡＬＤ：Atomic Layer Deposition）法を用いたアルミナ膜の形成方法、およびこの形成方法によって得られたアルミナ膜を有する太陽電池素子に関する。
　例えば、シリコン基板を備えた太陽電池素子において、少数キャリアの再結合を低減するために、パッシベーション層がシリコン基板の表面に設けられている。このパッシベーション層として、酸化シリコンもしくは酸化アルミニウム（アルミナ）等からなる酸化膜、または、窒化シリコン膜等からなる窒化膜を用いることが研究されている（例えば、特開２００９－１６４５４４号公報を参照）。
　さらに、太陽電池素子のパッシベーション層として用いるアルミナ膜の形成方法についても研究されている。
　しかし、従来のアルミナ膜の形成方法を適用したパッシベーション層を備えた太陽電池素子では、発電効率に寄与するだけの改善が不十分であったので、好適なアルミナ膜の形成方法、および、少数キャリアの再結合をさらに低減することができて、出力特性をより一層高めた太陽電池素子が望まれている。
　上記課題を解決するために、本発明の一形態に係るアルミナ膜の形成方法は、基板を準備する準備工程と、前記基板に、アルミニウム原子を含むアルミニウム源材料と酸素原子を含む酸素源材料とを供給して、原子層堆積法によってアルミナ膜を形成する膜形成工程とを有し、該膜形成工程において、前記酸素源材料としてＨ２ＯおよびＯ３を用いる。
　また、本発明の一形態に係る太陽電池素子は、上記のアルミナ膜の形成方法を用いて形成されたアルミナ膜を有する。
　上記のアルミナ膜の形成方法および上記の太陽電池素子によれば、例えば、開放電圧が高く、出力特性に優れた太陽電池素子を提供できる。
図１は、本発明の一実施形態に係るアルミナ膜の形成方法に用いられるＡＬＤ装置の一例を示す断面模式図である。 図２は、本発明の一実施形態に係る太陽電池素子の一例を第１面側からみた平面模式図である。 図３は、本発明の一実施形態に係る太陽電池素子の一例を第２面側からみた平面模式図である。 図４は、本発明の一実施形態に係る太陽電池素子の一例を示す図であり、図２におけるＡ－Ａ線で切断した断面模式図である。 図５は、図４とは別の、本発明の一実施形態に係る太陽電池素子の一例を示す図であり、図２におけるＡ－Ａ線で切断した断面模式図である。 図６は、図３とは別の、本発明の一実施形態に係る太陽電池素子の一例を第２面側からみた平面模式図である。 図７は、図６とは別の、本発明の一実施形態に係る太陽電池素子の一例を第２面側からみた平面模式図である。 図８は、本発明の一実施形態に係る太陽電池モジュールの一例の部分を説明する断面拡大模式図である。 図９は、本発明の一実施形態に係る太陽電池モジュールの一例を説明する第１面側からみた平面模式図である。 図１０は、図８とは別の、本発明の一実施形態に係る太陽電池モジュールの一例の部分を説明する断面拡大模式図である。
　以下、本発明の一実施形態に係るアルミナ膜の形成方法、およびこの形成方法によって得られたアルミナ膜を有する太陽電池素子について、図面を参照しつつ詳細に説明する。なお、図面は模式的に示したものであるので、図面における各構成の寸法比および位置関係等は必ずしも正確ではない。
　＜ＡＬＤ装置＞
　原子層堆積法によって各種の基板上にアルミナ膜を形成するＡＬＤ装置について、図１を用いて説明する。
　図１に示すように、ＡＬＤ装置３０は、チャンバー３１と、チャンバー３１内に位置して例えば半導体基板１等の基板を載置する基板載置部３２と、チャンバー３１内に各種ガスを導入するガス導入機構３９と、チャンバー３１内から各種ガスを排気する排気部３６を有するガス排気機構とを備えている。ガス導入機構３９は、チャンバー３１の外部に位置して、各種ガスを導入する導入部３３および各種ガスの供給を制御する制御部３４と、導入部３３に接続されているとともに、チャンバー３１内に位置して、各種ガスをチャンバー３１内に供給できる供給部３５とを備えている。
　チャンバー３１は、例えば半導体基板１にアルミナ膜を形成する際の反応空間を提供する機能を有しており、少なくとも上壁、側壁および底壁によって構成される真空排気可能な反応空間を有する真空容器である。このチャンバー３１の内部は、真空ポンプ（不図示）等に接続されている排気部３６によって真空排気することが可能である。チャンバー３１は、例えばステンレスまたはアルミニウム等の金属部材から構成されている。
　基板載置部３２は、処理される基板を載置する機能を有する。なお、基板載置部３２は例えば半導体基板１の温度を調整するヒータを内蔵してもよい。この場合、基板載置部３２は温度調整機構としても機能することができる。これにより、半導体基板１の温度は例えば１００～４００℃に、より好ましくは１５０～３００℃に調整可能である。この基板載置部３２は、例えばステンレスまたはアルミニウム等の金属材料から構成されている。
　複数の導入部３３は、それぞれチャンバー３１内に各種ガスを導入する機能を有する。各導入部３３の一端側には、それぞれ異なるガスを貯留するガスボンベ３８が連結されており、他端側には供給部３５が連結している。そして、各導入部３３の中間部にはマスフローメータ等からなる制御部３４が設けられている。制御部３４によって、各種ガスを適切に制御する。また、供給部３５によって、各種ガスを所望のガス流量でチャンバー３１内へ供給することができる。また、チャンバー３１内の圧力は、ガスの供給量と排気量を適宜調整することによって、所望の圧力に制御することができる。
　またＡＬＤ装置３０には、チャンバー３１を加熱する加熱部３７を設けてもよい。これにより、チャンバー３１内の温度を調整することができる。加熱部３７としては、例えば抵抗式のヒータ等を使用できる。
　＜アルミナ膜の形成方法＞
　次に、本発明の一実施形態に係るアルミナ膜の形成方法について説明する。一例としてシリコン基板を有する太陽電池素子のパッシベーション層として用いられるアルミナ膜の形成方法について説明する。
　本発明の一実施形態に係るアルミナ膜の基本的な形成方法は、基板を準備する準備工程と、基板に、アルミニウム原子を含むアルミニウム源材料と酸素原子を含む酸素源材料とを用いて、ＡＬＤ法によってアルミナ膜を形成する膜形成工程とを有している。そして、膜形成工程においては、酸素源材料としてＨ２ＯおよびＯ３を用いる。
　より具体的には、まず、シリコン基板等からなる半導体基板１を準備する。そして、準備した半導体基板１を、図１で示したＡＬＤ装置３０のチャンバー３１内に搬送して、基板載置部３２上に載置する。そして、基板載置部３２の内蔵ヒータまたは加熱部３７を用いて、半導体基板１の温度を所定の温度に調整するとともに、ガスの供給量と排気量とを調整して、チャンバー３１内の圧力を所定の圧力に調整する。半導体基板１の温度は、例えば１００～４００℃に、より好ましくは１５０～３００℃に調整することができる。また、チャンバー３１内の圧力は、例えば１０～１０００Ｐａに調整することができる。
　次に、アルミニウム原子を含むアルミニウム源材料を気化して、アルゴンガスまたは窒素ガス等のキャリアガスとともに０．０１５～１秒間チャンバー３１内に供給して、半導体基板１の表面にアルミニウム源材料を吸着させる（工程Ａ）。アルミニウム源材料としては、例えばトリメチルアルミニウム、トリエチルアルミニウム、アルミニウムアルコキシドまたはトリクロロアルミニウムを使用することができる。以下、アルミニウム源材料としてトリメチルアルミニウムを用いて説明する。
　次に、チャンバー３１内に、パージガスとして窒素ガス等の不活性ガスを５～３０秒間供給することによって、反応空間中のアルミニウム源材料を除去するとともに、基板１の表面に吸着したアルミニウム源材料のうち、原子層レベルで吸着した成分以外を除去する（工程Ｂ）。
　次に、酸素源材料を、必要に応じてアルゴンガス、窒素ガス等のキャリアガスとともにチャンバー３１内に０．０１５～１秒間供給して、アルミニウム源材料であるトリメチルアルミニウムのアルキル基であるＣＨ３をＣＨ４として半導体基板１の表面から除去するとともに、アルミニウムの未結合手を酸化させて、半導体基板１の表面に原子層レベルのアルミナ層を形成する（工程Ｃ）。
　次に、パージガスとして窒素ガス等の不活性ガスをチャンバー３１内に５～３０秒間供給することによって、反応空間中の酸素源材料を除去するとともに、半導体基板１の表面の原子層レベルのアルミナ以外を除去する（工程Ｄ）。ここで、半導体基板１の表面の原子層レベルのアルミナ以外とは、例えば、工程Ｃにおける反応に寄与しなかった酸素源材料等である。
　そして、上記工程Ａから工程Ｄまでの工程を繰り返し行なって、原子層レベルのアルミナ層を積層することによって、所定厚みのアルミナ膜を形成することができる。
　本実施形態においては、膜形成工程は、アルミニウム源材料およびＨ２Ｏを半導体基板１に供給して第１アルミナ膜を形成する第１形成工程と、第１形成工程の後に、アルミニウム源材料およびＯ３を半導体基板１に供給して第２アルミナ膜を形成する第２形成工程とを有している。より具体的には、酸素源材料としてＨ２Ｏを使用して上記工程Ａから工程Ｄまでの工程を繰り返して第１アルミナ膜を形成して（第１形成工程）、その後、酸素源材料としてＯ３を使用して上記工程Ａから工程Ｄまでの工程を繰り返して第２アルミナ膜を形成する（第２形成工程）。
　このように、成膜初期においては、酸素源材料としてＨ２Ｏを使用することによって、Ｏ３に比べて水酸基がより形成されやすくなる。そのため、成膜初期においては、半導体基板１の表面または膜表面にアルミニウム源材料がより吸着しやすくなることから、半導体基板１の表面のダングリングボンドを低減して、半導体基板１とアルミナ膜との界面状態を良好にすることができる。
　一方、成膜後期においては、酸素源材料としてＯ３を使用することによって、Ｏ３が有するＣＨ４を分解しやすいといった特性によって、酸素源材料としてＨ２Ｏを使用した場合に、工程Ｃにおいて発生するＣＨ４を起因とした、炭素からなる不純物が大量に膜中に取り込まれるのを低減することができる。さらに、成膜後期において酸素源材料としてＯ３を使用することによって、理由は定かではないが、負の固定電荷が高いアルミナ膜を形成することができる。そのため、パッシベーション層として好適な表面再結合を低減したアルミナ膜を形成することができて、開放電圧が高く、出力特性に優れた太陽電池素子の提供が可能となる。
　また、第１形成工程において形成された第１アルミナ膜が第１厚みの場合、第２形成工程において第１アルミナ膜の上に形成された第２アルミナ膜は、第１厚み以上である第２厚みを有することが好ましい。これにより、炭素からなる不純物をより低減したアルミナ膜を形成できるとともに、負の固定電荷が高いアルミナ膜を形成することができる。例えば、第１アルミナ膜の第１厚みは０．１～５ｎｍ程度とし、第２アルミナ膜の第２厚みは５～５０ｎｍ程度とすればよい。
　また、他の実施形態として、膜形成工程において、酸素源材料としてＨ２ＯとＯ３との混合ガスを用いてもよい。このような形態であっても、半導体基板１との界面状態が良好なアルミナ膜とすることができるとともに、炭素からなる不純物のアルミナ膜への混入を低減することができる。
　さらに、このような形態においては、例えば、上述した第１形成工程と第２形成工程とに替えて、混合ガス中におけるＨ２Ｏの質量をＯ３の質量で除した質量比率Ｒ（＝Ｈ２Ｏの質量／Ｏ３の質量）が第１比率Ｒ１である第１混合ガスを用いて、第３アルミナ膜を形成する第３形成工程と、第３形成工程の後に、混合ガス中におけるＨ２Ｏの質量をＯ３の質量で除した質量比率Ｒ（Ｈ２Ｏの質量／Ｏ３の質量）が第１比率Ｒ１未満である第２比率Ｒ２である第２混合ガスを用いて、第３アルミナ膜の上に第４アルミナ膜を形成する第４形成工程とを有してもよい。
　より具体的には、酸素源材料として質量比率Ｒが第１比率Ｒ１である第１混合ガスを使用して、上記工程Ａから工程Ｄまでの工程を繰り返して第３アルミナ膜を形成して（第３形成工程）、酸素源材料として質量比率Ｒが第２比率Ｒ２である第２混合ガスを使用して上記工程Ａから工程Ｄまでの工程を繰り返して第４アルミナ膜を形成する（第４形成工程）。これは、まず、成膜初期において酸素源材料としてＯ３に比べてＨ２Ｏを主に使用することによって、成膜初期における基板とアルミナ膜との界面状態を良好にすることができる。加えて、成膜後期において酸素源材料としてＨ２Ｏに比べてＯ３を主に使用することによって、炭素からなる不純物を低減したアルミナ膜を形成することができるとともに、固定電荷が高いアルミナ膜を形成することができる。そのため、表面再結合を低減したパッシベーション層として好適に用いることができて、開放電圧が高く、出力特性に優れた太陽電池素子を製造することができる。例えば、第１比率Ｒ１は１以上として、第２比率Ｒ２は１未満とすればよい。
　また、膜形成工程において、酸素源材料としてＨ２ＯとＯ３との混合ガスを用いる場合、混合ガス中におけるＨ２ＯとＯ３との質量比率Ｒを徐々に減少させてもよい。このとき、上述の工程Ａから工程Ｄまでの工程を含む膜形成工程を１サイクルとしたとき、具体的には次のような方法がある。
　まず第１の方法として、例えば、質量比率Ｒは１サイクルごとに連続して減少させてもよい。
　また、第２の方法として、例えば、１～１０サイクルまでは同じ質量比率Ｒでアルミナ膜を形成して、次に、１１～２０サイクルまでを前サイクル（１～１０サイクル）よりも質量比率Ｒを減少させた条件でアルミナ膜を形成するように、質量比率Ｒを段階的に減少させてもよい。
　また、第３の方法として、例えば、酸素源材料としてＨ２Ｏのみを使用して上記工程Ａから工程Ｄまでの工程を繰り返し行なってアルミナ膜を形成して、次に、酸素源材料中のＯ３の質量比率を徐々に増大させて上記工程Ａから工程Ｄまでの工程を繰り返し行ない、そして、酸素源材料としてＯ３のみを使用して上記工程Ａから工程Ｄまでの工程を繰り返し行なってアルミナ膜を形成するようにしてもよい。なお、この方法は、換言すれば、上記第１形成工程と第２形成工程との間に、上述の質量比率Ｒの大小関係を満たす成膜中期の工程を有する方法である。
　また、膜形成工程を行なう前に、Ｈ２Ｏを０．０１５～５秒間チャンバー３１内に供給して、半導体基板１の表面に水酸基を形成する前処理工程を行なうことが好ましい。このように、前処理工程を行なった後に、パージガスとして窒素ガス等の不活性ガスを用いてチャンバー３１内をパージして、アルミニウム原子を含むアルミニウム源材料を半導体基板１に吸着させる工程Ａを行なうことによって、半導体基板１とアルミナ膜との界面状態を良好にすることができて、表面再結合速度をより低減することができる。
　また、半導体基板１として、多結晶シリコン基板を準備することが好ましい。多結晶シリコン基板は単結晶シリコン基板に比べ粒界および結晶欠陥等が多く含まれる。上述したアルミナ膜の形成方法によれば、このような粒界および結晶欠陥等を多く含む多結晶シリコン基板に対して、表面のダングリングボンドをより不活性化して、表面再結合速度をより低減したアルミナ膜を形成することができる。
　また、工程Ｃで用いる酸素源材料としては、上述した酸素源材料以外に水素を含有させてもよい。これにより、アルミナ膜に水素が含有されやすくなり、水素パッシベーション効果を増大させることができる。
　＜太陽電池素子＞
　図２乃至図４に、本発明の一実施形態に係る太陽電池素子１０の全体またはその一部を示す。図２乃至図４に示すように、太陽電池素子１０は、光が入射する受光面（図４における上面）である第１面１０ａと、この第１面１０ａの裏面に相当する非受光面（図４における下面）である第２面１０ｂとを有する。また、太陽電池素子１０は、板状の多結晶シリコン基板である半導体基板１を備えている。
　半導体基板１は、図４に示すように、例えば、一導電型の半導体層である第１半導体層（ｐ型半導体層）２と、この第１半導体層２における第１面１０ａ側に設けられた逆導電型の半導体層である第２半導体層３とを有する。そして、太陽電池素子１０は、さらに、第１半導体層２の第２面１０ｂ側に配置された、主に非晶質アルミナからなるパッシベーション層（アルミナ膜）８を備えている。
　具体的には、太陽電池素子１０は、その第１面１０ａ側における半導体基板１（第１半導体層２および第２半導体層３）の上に、反射防止層５および第１電極６が配置されており、第１半導体層２の第２面１０ｂ側には、第３半導体層４およびパッシベーション層８が配置されており、さらにこれらの上に第２電極７が配置されている。
　上述したように、半導体基板１は、第１半導体層２と、第１半導体層２の第１面１０ａ側に設けられた第２半導体層３とを備えている。
　上述したように、第１半導体層２としては、ｐ型を呈する板状の半導体を用いることができる。第１半導体層２を構成する半導体としては、単結晶シリコン基板または多結晶シリコン基板が用いられる。第１半導体層２の厚みは、例えば、２５０μｍ以下、さらには１５０μｍ以下とすることができる。第１半導体層２の形状は、特に限定されるものではないが、製法上の観点から平面視で四角形状としてもよい。第１半導体層２がｐ型を呈するようにする場合、ドーパント元素としては、例えば、ボロンまたはガリウムを用いることができる。
　第２半導体層３は、本実施形態では第１半導体層２とｐｎ接合を形成する半導体層である。第２半導体層３は、第１半導体層２とは逆の導電型、すなわち、ｎ型を呈する層であり、第１半導体層２における第１面１０ａ側に設けられている。第１半導体層２がｐ型の導電型を呈するシリコン基板において、例えば、第２半導体層３はシリコン基板における第１面１０ａ側にリン等の不純物を拡散させることによって形成できる。
　図４に示すように、半導体基板１における第１面１ｃ側には、第１凹凸形状１ａが設けられている。第１凹凸形状１ａの凸部の高さは０．１～１０μｍ、凸部の幅は０．１～２０μｍ程度である。第１凹凸形状１ａの形状は、図４に示すように断面において角になったピラミッド形状に限定されるものではなく、例えば、凹部が略球面状である凹凸形状であってもよい。
　なお、上記の「凸部の高さ」とは、断面において、凹部の底部を通る線を基準線として、この基準線に対して垂直な方向における、基準線から凸部の頂部までの距離のことである。また、上記の「凸部の幅」とは、断面において、前記基準線に平行な方向における、隣接する凸部の頂部間の距離のことである。
　反射防止層５は、光の吸収を向上させるための層であり、半導体基板１における第１面１０ａ側に形成される。より具体的には、反射防止層５は、第２半導体層３における第１面１０ａ側に配置されている。また、反射防止層５は、例えば窒化シリコン膜、酸化チタン膜、酸化シリコン膜、酸化マグネシウム膜、酸化インジウムスズ膜、酸化スズ膜または酸化亜鉛膜などから形成される。反射防止層５の厚みは、材料によって適宜選択可能であり、適当な入射光に対して無反射条件を実現できる厚みを採用すればよい。例えば、反射防止層５の屈折率は１．８～２．３程度、その厚みは５００～１２００Å程度とすることができる。また、反射防止層５が窒化シリコン膜からなる場合、パッシベーション効果も有することができる。
　パッシベーション層８は、半導体基板１の第２面１０ｂ側に形成されている。パッシベーション層８は、例えば、主に非晶質のアルミナ膜を含む層からなる。上記構成によって、開放電圧が高く、出力特性に優れた太陽電池素子を得ることができる。この理由は、表面パッシベーション効果のみならず、水素を使用して形成した非晶質のアルミナ膜を用いることによって、アルミナ膜中に含まれる多くの水素が、半導体基板１中に拡散しやすくなり、ダングリングボンドが水素で終端されることによって、少数キャリアの表面再結合を低減できたためと推察される。また、アルミナ膜は負の固定電荷を有するので、ｐ型の半導体基板１の界面において、少数キャリアが減少する方向に界面付近のバンドが曲がることから、少数キャリアの表面再結合をさらに低減できる。ここで、非晶質のアルミナ膜とは、結晶化率が５０％未満であることをいう。この結晶化率は、ＴＥＭ（Transmission Electron Microscope）観察により観察領域中の結晶質が占める割合から求めることができる。
　パッシベーション層８の厚みは、例えば、３０～１０００Å程度とすることができる。
　また、太陽電池素子１０は、第１半導体層２とパッシベーション層８との間に酸化シリコン層９を介在させてもよい。これにより、半導体基板１の第２面１０ｂ側の表面のダングリングボンドが終端されることによって、少数キャリアの表面再結合を低減できる。さらに、シリコン基板上に直接パッシベーション層８を設けた場合に比べて、シリコン結合状態の影響によって生じるパッシベーション層８の結合状態の乱れを低減できて、界面において欠陥の少ない高品質のパッシベーション層８を形成できる。そのため、パッシベーション層８のパッシベーション効果が高まり、出力特性に優れた太陽電池素子１０を得ることができる。なお、酸化シリコン層９としては、例えば、半導体基板１の表面に５～１００Å程度の厚さの極めて薄く形成された酸化シリコン膜を用いることができる。
　また、パッシベーション層８のシート抵抗値ρｓを２０～８０Ω／□としてもよい。これにより、パッシベーション層８における負の固定電荷が大きいことから、界面において少数キャリアが減少する方向に界面付近のバンドが大きく曲がる。その結果、さらに表面再結合を低減できて、より一層出力特性に優れた太陽電池素子１０を得ることができる。
　なお、パッシベーション層８のシート抵抗値ρｓは、例えば、４端子法を用いて測定することができる。より具体的には、例えば、パッシベーション層８のシート抵抗値ρｓは、半導体基板１に形成されたパッシベーション層８の中央と角部との合計５点に測定プローブを当てて測定して得られた値の平均値とすることができる。
　また、他の実施形態として、図５に示すように、半導体基板１は第１主面１ｃの裏面に相当する第２面１ｄ側にも、第２凹凸形状１ｂが設けられていてもよい。この場合、第２面１ｄ側の第２凹凸形状１ｂの凸部間の平均距離ｄ２を、第１面１ｃ側の第１凹凸形状１ａの凸部間の平均距離ｄ１よりも大きくすることができる。ここで、凸部間の距離ｄ１，ｄ２とは、それぞれ任意に選択した例えば３箇所以上の凸部間の距離を平均した値とする。
　このように、第２凹凸形状１ｂの凸部間の平均距離ｄ２をより大きくすることで、半導体基板１を透過してきた光を半導体基板１へ反射させる光の量を増加させることができる。また、表面積が第２面１ｄ側が第１面１ｃ側に比べて小さくなることで、少数キャリアの表面再結合をさらに低減することができる。その結果、より一層出力特性に優れた太陽電池素子１０を得ることができる。
　第３半導体層４は、半導体基板１の第２面１０ｂ側に形成されており、第１半導体層２と同一の導電型、すなわち、ｐ型を呈している。そして、第３半導体層４が含有するドーパントの濃度は、第１半導体層２が含有するドーパントの濃度よりも高い。すなわち、第３半導体層４中には、第１半導体層２において一導電型を呈するためにドープされるドーパント元素の濃度よりも高い濃度でドーパント元素が存在する。この第３半導体層４は、半導体基板１における第２面１０ｂの近傍で、少数キャリアの再結合による変換効率の低下を抑制する役割を有しており、半導体基板１における第２面１０ｂ側で内部電界を形成するものである。第３半導体層４は、例えば、半導体基板１の第２面１０ｂ側にボロンまたはアルミニウムなどのドーパント元素を拡散させることによって形成できる。このとき、第３半導体層４が含有するドーパント元素の濃度は１×１０１８～５×１０２１ａｔｏｍｓ／ｃｍ３程度とすることができる。第３半導体層４は、後述するように第２電極７と半導体基板１との接触部分に形成されるとよい。
　第１電極６は、半導体基板１の第１面１０ａ側に設けられた電極であり、図２に示すように、第１出力取出電極６ａと、複数の線状の第１集電電極６ｂとを有する。第１出力取出電極６ａの少なくとも一部は、第１集電電極６ｂと交差して電気的に接続されている。第１出力取出電極６ａは、例えば、短手方向において、１．３～２．５ｍｍ程度の幅を有している。一方、第１集電電極６ｂは線状であり、その短手方向の幅は、第１出力取出電極６ａの短手方向の幅よりも小さい。例えば、第１集電電極６ｂの短手方向の幅は、５０～２００μｍ程度の幅を有している。また、第１集電電極６ｂは、互いに１．５～３ｍｍ程度の間隔を空けて複数設けられている。この第１電極６の厚みは、１０～４０μｍ程度である。第１電極６は、例えば、銀を主成分とする導電性ペーストをスクリーン印刷等によって所望の形状に塗布した後、焼成することによって形成することができる。
　第２電極７は、半導体基板１の第２面１０ｂ側に設けられた電極であり、例えば、第１電極６と同様の形態である。つまり、図３に示すように、第２出力取出電極７ａと、複数の線状の第２集電電極７ｂとを有する。第２出力取出電極７ａの少なくとも一部は、第２集電電極７ｂと交差して電気的に接続されている。第２出力取出電極７ａは、例えば、短手方向において、１．３～３ｍｍ程度の幅を有している。一方、第２集電電極７ｂは線状であり、その短手方向の幅は、第２出力取出電極７ａの短手方向の幅よりも小さい。例えば、第２集電電極７ｂの短手方向の幅は、５０～３００μｍ程度の幅を有している。また、第２集電電極７ｂは、互いに１．５～３ｍｍ程度の間隔を空けて複数設けられている。この第２電極７の厚みは、１０～４０μｍ程度である。第２電極７は、例えば、銀を主成分とする導電性ペーストを、スクリーン印刷等によって所望の形状に塗布した後、焼成することによって形成することができる。なお、第２電極７は第１電極６に比べて、短手方向の幅を広くすることによって、第２電極７の直列抵抗を下げることができて、太陽電池素子の出力特性を向上させることができる。
　なお、本実施形態に係る太陽電池素子１０において、第１面１０ａ側および第２面１０ｂ側のいずれにも、上述した層以外の層が設けられていてもよい。例えば、太陽電池素子１０において、第２面１０ｂ側であってパッシベーション層８の上に、結晶質物質からなるアルミナ層が別途設けられていてもよい。すなわち、パッシベーション層８と第２電極７との間に、結晶質からなるアルミナ層が設けられていてもよい。
　＜太陽電池素子の製造方法＞
　次に、太陽電池素子１０の製造方法の一例について詳細に説明する。
　まず、第１半導体層（ｐ型半導体層）２を有する半導体基板（多結晶シリコン基板）１の基板準備工程について説明する。半導体基板１は、例えば、既存の鋳造法などによって形成される。なお、以下では、半導体基板１として、ｐ型を呈する多結晶シリコン基板を用いた例について説明する。
　最初に、例えば鋳造法によって多結晶シリコンのインゴットを作製する。次いで、そのインゴットを、例えば２５０μｍ以下の厚みにスライスする。その後、半導体基板１の切断面の機械的ダメージ層および汚染層を清浄するために、半導体基板１の表面をＮａＯＨ、ＫＯＨ、フッ酸またはフッ硝酸などの溶液でごく微量エッチングしてもよい。
　次に、半導体基板１の第１面１ｃに第１凹凸形状１ａを形成する。この第１凹凸形状１ａは、ＮａＯＨ等のアルカリ溶液もしくはフッ硝酸等の酸溶液を使用したウエットエッチング方法、またはＲＩＥ等を使用したドライエッチング方法を用いて形成することができる。また、第２面１ｄに第２凹凸形状１ｂを形成する場合には、上記第１凹凸形状１ａと同様の方法で第２凹凸形状１ｂを形成することができる。なお、このとき、ウエットエッチング方法を用いて、半導体基板１の少なくとも第２面１ｄ側に第２凹凸形状１ｂを形成した後、ドライエッチング方法を用いて第１面１ｃ側に第１凹凸形状１ａを形成する。これにより、第２面１ｄ側の第２凹凸形状１ｂの凸部間の平均距離ｄ２を、第１面１ｃ側の第１凹凸形状１ａの凸部間の平均距離ｄ１よりも大きくすることができる。
　次に、上記工程によって形成された第１凹凸形状１ａを有する半導体基板１の第１面１ｃに対して、第２半導体層３を形成する工程を行なう。具体的には、第１凹凸形状１ａを有する半導体基板１における第１面１０ａ側の表層内にｎ型の第２半導体層３を形成する。
　この第２半導体層３は、ペースト状態にしたＰ２Ｏ５を半導体基板１の表面に塗布して熱拡散させる塗布熱拡散法、または、ガス状態にしたオキシ塩化リン（ＰＯＣｌ３）を拡散源とした気相熱拡散法などによって形成される。第２半導体層３は０．２～２μｍ程度の深さで、４０～２００Ω／□程度のシート抵抗値を有するように形成される。例えば、気相熱拡散法では、ＰＯＣｌ３等からなる拡散ガスを有する雰囲気中で６００～８００℃程度の温度において、半導体基板１を５～３０分程度熱処理して、燐ガラスを半導体基板１の表面に形成する。その後、アルゴンまたは窒素等の不活性ガス雰囲気中で８００～９００℃程度の高い温度において、半導体基板１を１０～４０分間程度熱処理することによって、燐ガラスから半導体基板１にリンが拡散して、半導体基板１の第１面１０ａ側に第２半導体層３が形成される。
　次に、上記第２半導体層３の形成工程において、第２面１０ｂ側にも第２半導体層３が形成された場合には、第２面１０ｂ側に形成された第２半導体層３のみをエッチングして除去する。これにより、第２面１０ｂ側にｐ型の導電型領域を露出させる。例えば、フッ硝酸溶液に半導体基板１における第２面１０ｂ側のみを浸して第２面１０ｂ側に形成された第２半導体層３を除去する。その後に、第２半導体層３を形成する際に半導体基板１の表面（第１面１０ａ側）に付着した燐ガラスをエッチングして除去する。
　このように、第１面１０ａ側に燐ガラスを残存させて第２面１０ｂ側に形成された第２半導体層３を除去することによって、燐ガラスの存在で第１面１０ａ側の第２半導体層３が除去されたり、ダメージを受けたりするのを低減することができる。
　また、上記第２半導体層３の形成工程において、予め第２面１０ｂ側に拡散マスクを形成しておき、気相熱拡散法等によって第２半導体層３を形成して、続いて拡散マスクを除去してもよい。このようなプロセスによっても、同様の構造を形成することが可能であり、この場合には、上記した第２面１０ｂ側に第２半導体層３は形成されないため、第２面１０ｂ側の第２半導体層３を除去する工程が不要である。
　なお、第２半導体層３の形成方法は上記方法に限定されるものではなく、例えば薄膜技術を用いて、ｎ型の水素化アモルファスシリコン膜または微結晶シリコン膜を含む結晶質シリコン膜などを第２半導体層３として形成してもよい。さらに、第１半導体層２と第２半導体層３との間にｉ型シリコン領域を形成してもよい。
　以上により、第１面１０ａ側にｎ型半導体層である第２半導体層３が配置され、且つ、表面に第１凹凸形状１ａが形成された、ｐ型半導体層の第１半導体層２を含む多結晶シリコン基板の半導体基板１を準備することができる。
　次に、半導体基板１の第１面１０ａ側に位置している第２半導体層３の上に反射防止層５を形成する。反射防止層５は、例えば、ＰＥＣＶＤ（plasma enhanced chemical vapor deposition）法、蒸着法またはスパッタリング法などを用いて形成される。例えば、窒化シリコン膜からなる反射防止層５をＰＥＣＶＤ法で形成する場合であれば、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）との混合ガスを窒素（Ｎ２）で希釈して、グロー放電分解でプラズマ化させて堆積させることで反射防止層５が形成される。このときの成膜室内は５００℃程度とすることができる。
　次に、半導体基板１における第２面１０ｂ側に、アルミナ膜を有するパッシベーション層８を形成する。パッシベーション層８のアルミナ膜は、上記で説明した本実施形態のアルミナ膜の形成方法を用いて形成される。なお、半導体基板１の側面にもアルミナ膜を有するパッシベーション層８が形成されてもよい。
　次に、第１電極６（第１出力取出電極６ａ、第１集電電極６ｂ）と第３半導体層４と第２電極７（第1層７ａ、第２層７ｂ）とを以下のようにして形成する。
　最初に、第１電極６の形成方法について説明する。第１電極６は、例えば銀（Ａｇ）等からなる金属粉末と、有機ビヒクルと、ガラスフリットとを含有する導電性ペーストを用いて作製される。この導電性ペーストを、半導体基板１の第１面１０ａに塗布して、その後、最高温度６００～８００℃で数十秒～数十分程度焼成することによって第１電極６を形成する。導電性ペーストの塗布法としては、スクリーン印刷法などを用いることができる。この塗布後、所定の温度で溶剤を蒸散させて乾燥してもよい。なお、第１電極６は、第１出力取出電極６ａと第１集電電極６ｂとを有するが、スクリーン印刷を用いることで、第１取出電極６ａと第１集電電極６ｂとを１つの工程で形成することができる。
　次に、第３半導体層４の形成方法について説明する。ガラスフリットを含有したアルミニウムペーストをパッシベーション層８の上に直接、所定領域に塗布する。そして、最高温度が６００～８００℃の高温の熱処理を行なうファイヤースルー法によって、塗布されたペースト成分がパッシベーション層８を突き破り、半導体基板１の第２面１０ｂ側に第３半導体層４が形成される。このとき、第３半導体層４の上にアルミニウム層（不図示）が形成される。第３半導体層４の形成領域としては、例えば、第２面１０ｂのうち第２電極７が形成される領域内において、２００μｍ～１ｍｍの間隔でポイント状に形成される。なお、第３半導体層４の上に形成されたアルミニウム層は、第２電極７を形成する前に除去してもよいし、そのまま、第２電極７として使用することもできる。
　次に、第２電極７について説明する。第２電極７は、例えば銀（Ａｇ）等からなる金属粉末と、有機ビヒクルと、ガラスフリットとを含有する導電性ペーストを用いて作製される。この導電性ペーストを半導体基板１の第２面１０ｂ側に塗布して、その後、最高温度５００～７００℃で数十秒～数十分程度焼成することによって、第２電極７を形成する。導電性ペーストの塗布法としては、スクリーン印刷法などを用いることができる。導電性ペーストの塗布後、所定の温度で溶剤を蒸散させて乾燥してもよい。なお、第２電極７は、第２出力取出電極７ａと第２集電電極７ｂとを有するが、スクリーン印刷を用いることで、第２取出電極７ａと第２集電電極７ｂとを１つの工程で形成することができる。
　なお、上述したように、導電性ペーストの印刷・焼成によって第１電極６および第２電極７を形成する形態を例示したが、これらの電極は蒸着もしくはスパッタリング等の薄膜形成法、またはメッキ形成法を用いて形成することも可能である。
　以上のようにして、太陽電池素子１０を作製することができて、太陽電池素子１０は、上述したアルミナ膜からなるパッシベーション層８を有するので、少数キャリアの表面再結合速度が小さいことから、開放電圧が高く、出力特性に優れている。
　＜変形例＞
　本発明は上記の実施形態に限定されるものではなく、多くの修正および変更を加えることができる。
　例えば、パッシベーション層８を形成する前に第３半導体層４を形成してもよい。この場合、パッシベーション層８の形成工程の前に、第２面１０ｂにおける所定領域にボロンまたはアルミニウムを拡散すればよい。ボロンは三臭化ボロン（ＢＢｒ３）を拡散源とした熱拡散法を用いて、半導体基板１を温度８００～１１００℃程度で加熱することによって拡散される。また、第３半導体層４は、例えば薄膜技術を用いて、ｐ型の水素化アモルファスシリコン膜、または微結晶シリコン膜を含む結晶質シリコン膜などを形成したものとしてもよい。さらに、半導体基板１と第３半導体層４との間にｉ型シリコン領域を形成してもよい。
　また、反射防止層５およびパッシベーション層８を形成する順序は、上述した順序と逆であっても構わない。
　また、反射防止層３およびパッシベーション層８を形成する前に、半導体基板１を洗浄してもよい。洗浄工程としては、例えば、フッ酸処理、ＲＣＡ洗浄（米国ＲＣＡ社が開発した洗浄法であり、高温・高濃度の硫酸・過酸化水素水、希フッ酸（室温）、アンモニア水・過酸化水素水、または、塩酸・過酸化水素水などによる洗浄方法）および該洗浄後のフッ酸処理、またはＳＰＭ（Sulfuric Acid/Hydrogen Peroxide/Water Mixture）洗浄および該洗浄後のフッ酸処理等による洗浄方法を用いることができる。
　また、反射防止層５およびパッシベーション層８を形成する前に、酸化シリコン層９を形成してもよい。この酸化シリコン層９は、硝酸酸化法によって、フッ酸処理等で半導体基板１に形成されている自然酸化膜を除去した後に、半導体基板１を硝酸溶液または硝酸蒸気で処理することで、半導体基板１の第２面１０ｂ側に５～１００Å程度の厚さを有する層として形成してもよい。このように、第２面１０ｂ側に薄い酸化シリコン層９を形成することによって、パッシベーション効果をさらに高めることができる。より具体的には、半導体基板１を、濃度６０質量％以上の加熱した硝酸溶液内に浸漬する、または、濃度６０質量％以上の硝酸を沸騰するまで加熱して発生した硝酸蒸気内に保持することによって、半導体基板１の表面に酸化シリコン層９を形成することができる。なお、このとき用いる硝酸溶液の温度は沸点よりも少し低い温度、例えば、１００℃以上とすることができる。また、処理時間については、所定の厚みの酸化シリコン層９が形成されるように適宜選択すればよい。硝酸酸化法は熱酸化法に比べ処理温度が非常に低く、ウエット処理で行なうことができることから、洗浄工程を行なった後に続けて硝酸酸化法を行なうことによって、表面の汚れを低減した状態でパッシベーション層８を形成することができる。
　また、第２電極７と半導体基板１（第３半導体層４）とのコンタクト領域は、上述したポイント形状に限らず、例えば、第２集電電極７ｂの全領域に線状に形成してもよい。また、第２電極７の形状は上述した格子状に限らず、図６に示すように、第２集電電極７ｂの少なくとも一部を除去して、それぞれ分離した第２集電電極７ｂが第２出力取出電極７ａと接続されるように形成してもよい。
　また、図７に示すように、第２電極７は円形状に形成されてもよい。この場合、複数の太陽電池素子１０を接続する際に導電性シート等の配線部材で円形状に形成された第２電極７を接続するようにしてもよい。また、このときの円形状の第２電極７と導電性シートとの接続方法としては、導電性接着剤または半田ペーストが用いられる。また、第２電極７を半導体基板１の略全面に形成してもよい。この場合、第２電極７によって半導体基板１およびパッシベーション層８を透過してきた光のうち、再度、半導体基板１へ反射する光の量を多くすることができる。なお、このとき、第２電極７は銀等の反射率の高い金属を用いることができる。
　また、パッシベーション層８を形成する工程の後の任意の工程において、水素を含んだガスを用いてアニール処理を行なうことで、さらに、半導体基板１の裏面（第２面１０ｂ）における再結合速度を低下させることが可能である。
　また、半導体基板１としてｎ型の導電型を呈する多結晶シリコン基板を用いて太陽電池素子を作製する場合には、第２半導体層３がｐ型を呈するため、半導体基板１の第１面１０ａ側にアルミナ膜からなるパッシベーション層８を形成することによって、上述した本実施形態の効果を期待することができる。
　また、本実施形態においては、パッシベーション層８としてアルミナ膜からなる単層を用いたが、パッシベーション層８の層構造はこれに限らない。例えば、パッシベーション層８として、上述のアルミナ膜に加えて窒化膜を有する多層としてもよい。このような形態であっても、上述した効果を期待することができる。
　＜太陽電池モジュール＞
　本実施形態に係る太陽電池モジュール２０について、図８および図９を用いて、詳細に説明する。
　太陽電池モジュール２０は、上述した本実施形態の太陽電池素子１０を１つ以上備えている。具体的には、太陽電池モジュール２０においては、上記太陽電池素子１０が複数電気的に接続されている。
　単独の太陽電池素子１０の電気出力が小さい場合など、複数の太陽電池素子１０を直列および並列に接続することで太陽電池モジュール２０が構成される。この太陽電池モジュール２０を複数個組み合わせることによって、実用的な電気出力の取り出しが可能となる。
　図８に示すように、太陽電池モジュール２０は、例えば、ガラスなどの透明部材２２と、透明のＥＶＡなどからなる表側充填材２４と、複数の太陽電池素子１０と、これら複数の太陽電池素子１０を接続する配線部材２１と、ＥＶＡなどからなる裏側充填材２５と、ポリエチレンテレフタレート（ＰＥＴ）またはポリフッ化ビニル樹脂（ＰＶＦ）等の材料からなり、単層または積層構造の裏面保護材２３と、を主として備える。
　隣接する太陽電池素子１０同士は、一方の太陽電池素子１０の第１電極６と他方の太陽電池素子１０の第２電極７とが配線部材２１によって接続されることで、互いに電気的に直列に接続されている。
　配線部材２１としては、例えば、厚さ０．１～０．２ｍｍ程度、幅２ｍｍ程度の銅箔の全面を半田材料によって被覆された部材が用いられる。
　また、直列接続された複数の太陽電池素子１０のうち、最初の太陽電池素子１０と最後の太陽電池素子１０の電極の一端は、各々、出力取出部である端子ボックス２７に、出力取出配線２６によって接続される。また、図８では図示を省略しているが、図９に示すように、太陽電池モジュール２０は、例えばアルミニウムなどからなる枠２８を備えていてもよい。
　また、太陽電池モジュール２０は、図１０に示すように、太陽電池素子１０の第２面１０ｂ側に高反射率の反射シート２９をさらに設けてもよい。この場合、高機能の裏面反射構造を実現することが可能である。反射シートとしては、アルミニウム等からなる金属シートまたは白色の樹脂シート（例えば、アクリル系樹脂シート、フッ素系樹脂シートまたはポリオレフィン系樹脂シート）等を用いることができる。
　本実施形態に係る太陽電池モジュール２０は、上述したアルミナ膜からなるパッシベーション層を有する太陽電池素子１０を備えているため、太陽電池モジュール２０は、出力特性に優れる。
　また、裏面側充填材２５および裏面保護材２３は透明な部材で構成してもよい。このような構成にすることによって、地面等で反射、散乱した太陽光が太陽電池モジュール２０の裏面側に入射して、その光を太陽電池素子１０の第２面１０ｂ側で受光することによって、さらに太陽電池モジュールの出力特性を向上させることができる。この場合、太陽電池モジュール２０の裏面を架台等が遮らないように設置することが好ましい。また、パッシベーション層８の上に窒化シリコン膜等の反射防止層をさらに設けることにより、太陽電池モジュールの出力特性をさらに向上させることができる。
　以上、本発明に係るいくつかの実施形態について例示したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない限り任意のものとすることができることは言うまでもない。
　以下に、より具体的な実施例について説明する。まず、半導体基板１として、厚さが約２００μｍの多結晶シリコン基板を多数用意した。これら半導体基板１は、予めｐ型の導電型を呈するようにボロンをドープしたものを用いた。
　用意した半導体基板１の第１面１０ａ側に、ＲＩＥ（Reactive Ion Etching）法を用いて、図４に示すような第１凹凸構造１ａを形成した。
　次に、リン原子を拡散させて、シート抵抗が９０Ω／□程度となるｎ型の第２半導体層３を半導体基板１の表面に形成した。なお、第２面１０ｂ側に形成された第２半導体層３はフッ硝酸溶液で除去して、その後、第２半導体層３上に残った燐ガラスをフッ酸溶液で除去した。
　次に、半導体基板１の第１面１０ａ側には、プラズマＣＶＤ法によって窒化シリコン膜からなる反射防止層５を形成した。また、半導体基板１の第２面１０ｂ側には、図１に示すＡＬＤ装置を用いて、上述した工程Ａ～工程Ｄまでの工程を繰り返し行なうことによって、アルミナ膜からなるパッシベーション層８を形成した。このアルミナ膜の形成条件として、半導体基板１の表面温度を２００℃に調温した。そして、工程Ａにおいては、トリメチルアルミニウムからなるアルミニウム源材料を０．５秒間供給した。また、工程Ｂにおいては、パージガスとして窒素ガスを２０秒間供給した。また、工程Ｃにおいては、酸素源材料を０．５秒間供給した。さらに、工程Ｄのおいては、パージガスとして窒素ガスを２０秒間供給した。
　そして、半導体基板１の第１面１０ａ側には、銀ペーストを図２に示すような線状パターンに塗布した。また、半導体基板１の第２面１０ｂ側には、アルミニウムペーストを図３に示すような第２集電電極７ｂのパターンに塗布した。さらに、銀ペーストを図３に示すような第２出力取出電極７ａのパターンに塗布した。その後、これらのペーストのパターンを焼成することによって、図２および図３に示すように、第３半導体層４、第１電極６および第２電極７を形成した。なお、第１電極６および第２集電電極７ｂは、ファイヤースルー法によって、それぞれ半導体基板１とコンタクトをとった。
　このようにして、試料１～試料４の太陽電池素子を作製した。各試料の製法における相違は、アルミナ膜の形成工程における相違であり、具体的には以下の通りとした。
　まず、試料１においては、上述の酸素源材料としてＨ２Ｏを半導体基板１に供給してアルミナ膜を形成する第１形成工程によって厚み２ｎｍの第１アルミナ膜を形成して、第１アルミナ膜の上に酸素源材料としてＯ３を半導体基板１に供給してアルミナ膜を形成する第２形成工程によって厚み２８ｎｍの第２アルミナ膜を形成した。
　試料２においては、アルミナ膜を形成する前にチャンバー内にＨ２Ｏを２秒間供給して半導体基板１を前処理した後に、試料１と同様の形成方法によってアルミナ膜を形成した。
　試料３においては、酸素源材料としてＨ２Ｏのみを半導体基板１に供給して、厚さ３０ｎｍのアルミナ膜を形成した。
　試料４においては、酸素源材料としてＯ３のみを半導体基板１に供給して、厚さ３０ｎｍのアルミナ膜を形成した。
　試料１～試料４のそれぞれについて、太陽電池素子の出力特性（短絡電流Ｉｓｃ、開放電圧Ｖｏｃ、曲線因子ＦＦ（Fill Factor）および光電変換効率）を測定して評価した。なお、これらの太陽電池素子の出力特性の測定は、ＪＩＳ Ｃ ８９１３に基づいて、ＡＭ（Air Mass）１．５および１００ｍＷ／ｃｍ２の照射の条件下にて測定した。
　表１に、試料１～試料４のそれぞれの太陽電池素子出力特性の測定結果について、試料３を１００として規格化した場合の値を示す。
Figure JPOXMLDOC01-appb-T000001
　表１から明らかなように、酸素源材料としてＨ２ＯおよびＯ３を半導体基板１に供給してアルミナ膜を形成した試料１、２は、酸素源材料としてＨ２Ｏのみを半導体基板１に供給してアルミナ膜を形成した試料３、および、酸素源材料としてＯ３のみを半導体基板１に供給してアルミナ膜を形成した試料４に比べて、出力特性が高いことが確認された。
１　　　：半導体基板
２　　　：第１半導体層
３　　　：第２半導体層
４　　　：第３半導体層
５　　　：反射防止層
６　　　：第１電極
　６ａ　：第１出力取出電極
　６ｂ　：第１集電電極
７　　　：第２電極
　７ａ　：第１層
　７ｂ　：第２層
８　　　：パッシベーション層（アルミナ膜）
　８１　：第１領域
　８２　：第２領域
９　　　：酸化シリコン層
１０　　：太陽電池素子
　１０ａ：第１面
　１０ｂ：第２面
３０　　：ＡＬＤ装置
３１　　：チャンバー
３２　　：基板載置部
３３　　：導入部
３４　　：制御部
３５　　：供給部
３６　　：排気部
３７　　：加熱部

Claims (11)

  1. 　基板を準備する準備工程と、
    前記基板に、アルミニウム原子を含むアルミニウム源材料と酸素原子を含む酸素源材料とを供給して、原子層堆積法によってアルミナ膜を形成する膜形成工程とを有し、
    該膜形成工程において、前記酸素源材料としてＨ２ＯおよびＯ３を用いる、アルミナ膜の形成方法。
  2. 　前記膜形成工程は、前記アルミニウム源材料および前記Ｈ２Ｏを前記基板に供給して第１アルミナ膜を形成する第１形成工程と、該第１形成工程の後に、前記アルミニウム源材料および前記Ｏ３を前記基板に供給して、前記第１アルミナ膜の上に第２アルミナ膜を形成する第２形成工程とを有する、請求項１に記載のアルミナ膜の形成方法。
  3. 　前記第１形成工程において、前記基板に前記アルミニウム源材料を供給して、続けて前記Ｈ２Ｏを前記基板に供給する、請求項２に記載のアルミナ膜の形成方法。
  4. 　前記第２形成工程において、前記基板に前記アルミニウム源材料を供給して、続けて前記Ｏ３を前記基板に供給する、請求項２または３に記載のアルミナ膜の形成方法。
  5. 　前記第１形成工程において、第１厚みを有する前記第１アルミナ膜を形成するとともに、
    前記第２形成工程において、前記第１アルミナ膜の上に、前記第１厚み以上である第２厚みを有する前記第２アルミナ膜を形成する、請求項２乃至４のいずれかに記載のアルミナ膜の形成方法。
  6. 　前記膜形成工程において、前記酸素源材料としてＨ２ＯとＯ３との混合ガスを用いる、請求項１に記載のアルミナ膜の形成方法。
  7. 　前記膜形成工程は、前記混合ガス中におけるＨ２Ｏの質量をＯ３の質量で除した質量比率Ｒが第１比率Ｒ１の第１混合ガスを用いて第３アルミナ膜を形成する第３形成工程と、該第３形成工程の後に、前記混合ガス中における前記質量比率Ｒが前記第１比率Ｒ１未満である第２比率Ｒ２の第２混合ガスを用いて、前記第３アルミナ膜の上に第４アルミナ膜を形成する第４形成工程とを有している、請求項６に記載のアルミナ膜の形成方法。
  8. 　前記膜形成工程において、前記混合ガス中におけるＨ２Ｏの質量をＯ３の質量で除した質量比率Ｒを徐々に減少させる、請求項６に記載のアルミナ膜の形成方法。
  9. 　前記膜形成工程の前に、Ｈ２Ｏを前記基板に供給して前記基板に水酸基を形成する前処理工程をさらに有する、請求項１乃至８のいずれかに記載のアルミナ膜の形成方法。
  10. 　前記準備工程において、前記基板として多結晶シリコン基板を準備する、請求項１乃至９のいずれかに記載のアルミナ膜の形成方法。
  11. 　請求項１乃至１０のいずれかに記載のアルミナ膜の形成方法を用いて形成されたアルミナ膜を有する太陽電池素子。
PCT/JP2012/066432 2011-06-30 2012-06-27 アルミナ膜の形成方法および太陽電池素子 WO2013002285A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/129,518 US20140130860A1 (en) 2011-06-30 2012-06-27 Method for forming alumina film and solar cell element
JP2013522912A JP5744202B2 (ja) 2011-06-30 2012-06-27 アルミナ膜の形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-145348 2011-06-30
JP2011145348 2011-06-30

Publications (1)

Publication Number Publication Date
WO2013002285A1 true WO2013002285A1 (ja) 2013-01-03

Family

ID=47424174

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/066432 WO2013002285A1 (ja) 2011-06-30 2012-06-27 アルミナ膜の形成方法および太陽電池素子

Country Status (3)

Country Link
US (1) US20140130860A1 (ja)
JP (1) JP5744202B2 (ja)
WO (1) WO2013002285A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015042784A (ja) * 2013-08-26 2015-03-05 インダストリー−アカデミック コーペレイション ファウンデイション， ヨンセイ ユニバーシティ 原子層堆積法にて酸化物薄膜の一部をハロゲンでドープすることができるハロゲンドーピングソース、該ハロゲンドーピングソースの製造方法、及び該ハロゲンソースを利用して原子層堆積法にて酸化物薄膜の一部をハロゲンでドープする方法並びに該方法を用いて成膜されたハロゲンドープ酸化物薄膜
JP2015188028A (ja) * 2014-03-27 2015-10-29 東京エレクトロン株式会社 薄膜形成方法、及び、薄膜形成装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114182236A (zh) * 2021-11-25 2022-03-15 晶澳太阳能有限公司 一种氧化铝镀膜设备异常检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001200363A (ja) * 1999-12-03 2001-07-24 Asm Microchemistry Oy テクスチャ加工されたキャパシタ電極上のコンフォーマル薄膜
JP2003318174A (ja) * 2002-04-19 2003-11-07 Sony Corp 原子層蒸着法を用いた薄膜形成方法
JP2006165537A (ja) * 2004-11-19 2006-06-22 Asm Internatl Nv 低温での金属酸化物膜の製造方法
JP2009049379A (ja) * 2007-08-20 2009-03-05 Hynix Semiconductor Inc 半導体メモリ素子の誘電体膜形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110083735A1 (en) * 2009-10-13 2011-04-14 Ips Ltd. Solar cell and method of fabricating the same
US20120255612A1 (en) * 2011-04-08 2012-10-11 Dieter Pierreux Ald of metal oxide film using precursor pairs with different oxidants

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001200363A (ja) * 1999-12-03 2001-07-24 Asm Microchemistry Oy テクスチャ加工されたキャパシタ電極上のコンフォーマル薄膜
JP2003318174A (ja) * 2002-04-19 2003-11-07 Sony Corp 原子層蒸着法を用いた薄膜形成方法
JP2006165537A (ja) * 2004-11-19 2006-06-22 Asm Internatl Nv 低温での金属酸化物膜の製造方法
JP2009049379A (ja) * 2007-08-20 2009-03-05 Hynix Semiconductor Inc 半導体メモリ素子の誘電体膜形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015042784A (ja) * 2013-08-26 2015-03-05 インダストリー−アカデミック コーペレイション ファウンデイション， ヨンセイ ユニバーシティ 原子層堆積法にて酸化物薄膜の一部をハロゲンでドープすることができるハロゲンドーピングソース、該ハロゲンドーピングソースの製造方法、及び該ハロゲンソースを利用して原子層堆積法にて酸化物薄膜の一部をハロゲンでドープする方法並びに該方法を用いて成膜されたハロゲンドープ酸化物薄膜
JP2015188028A (ja) * 2014-03-27 2015-10-29 東京エレクトロン株式会社 薄膜形成方法、及び、薄膜形成装置

Also Published As

Publication number Publication date
US20140130860A1 (en) 2014-05-15
JPWO2013002285A1 (ja) 2015-02-23
JP5744202B2 (ja) 2015-07-08

Similar Documents

Publication Publication Date Title
JP5570654B2 (ja) 太陽電池素子および太陽電池モジュール
JP5490231B2 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
JP6285545B2 (ja) 太陽電池素子および太陽電池モジュール
JP5241961B2 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
JP5813212B2 (ja) 太陽電池素子
WO2013100085A1 (ja) 太陽電池素子、太陽電池素子の製造方法および太陽電池モジュール
JP2014011246A (ja) 太陽電池素子および太陽電池モジュール
JP5744202B2 (ja) アルミナ膜の形成方法
KR102674774B1 (ko) 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조 방법
JP5623131B2 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
CN109041583B (zh) 太阳能电池元件以及太阳能电池模块
JP5645734B2 (ja) 太陽電池素子
JP6430842B2 (ja) 太陽電池素子の製造方法および太陽電池モジュールの製造方法
KR102563642B1 (ko) 고효율 이면전극형 태양전지 및 그 제조방법
JP6336139B2 (ja) 太陽電池素子およびその製造方法
JP6346022B2 (ja) 薄膜形成方法および太陽電池素子の製造方法
WO2017057618A1 (ja) 太陽電池素子およびその製造方法並びに太陽電池モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12805297

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013522912

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14129518

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12805297

Country of ref document: EP

Kind code of ref document: A1