WO2012165221A1 - 液晶表示装置およびその製造方法 - Google Patents

液晶表示装置およびその製造方法 Download PDF

Info

Publication number
WO2012165221A1
WO2012165221A1 PCT/JP2012/063046 JP2012063046W WO2012165221A1 WO 2012165221 A1 WO2012165221 A1 WO 2012165221A1 JP 2012063046 W JP2012063046 W JP 2012063046W WO 2012165221 A1 WO2012165221 A1 WO 2012165221A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
liquid crystal
electrode
display device
light shielding
Prior art date
Application number
PCT/JP2012/063046
Other languages
English (en)
French (fr)
Inventor
英明 酒井
信之 島
雅彦 西出
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to CN201280022205.9A priority Critical patent/CN103534643B/zh
Priority to JP2013517981A priority patent/JP5627774B2/ja
Priority to EP12793117.8A priority patent/EP2717092B1/en
Priority to US14/116,485 priority patent/US9541805B2/en
Publication of WO2012165221A1 publication Critical patent/WO2012165221A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Definitions

  • the present invention relates to a liquid crystal display device used for various purposes such as a mobile phone, a digital camera, a portable game machine, or a portable information terminal.
  • a horizontal electric field type liquid crystal display device includes a pair of substrates facing each other and a liquid crystal layer interposed between the pair of substrates, and a gate wiring, a source wiring, and a TFT (thin film transistor) on one of the pair of substrates.
  • the signal electrode and the common electrode are formed.
  • the signal electrode and the common electrode are alternately positioned on the same plane, and an electric field is applied between the signal electrode and the common electrode by applying a voltage to the signal electrode and the common electrode.
  • the direction of liquid crystal molecules in the liquid crystal layer is controlled by this electric field.
  • a wide viewing angle can be achieved by controlling the direction of liquid crystal molecules by this lateral electric field.
  • liquid crystal display devices are required to have a high display quality, and in order to improve the display quality, in addition to a wide viewing angle, an increase in brightness is achieved.
  • a black matrix on array (hereinafter referred to as BOA) technology exists as a technology for making these compatible (see Japanese Patent Application Laid-Open No. 2006-301505).
  • BOA black matrix on array
  • the light shielding film is formed on the array substrate side on which the signal electrodes and the like are formed so as to cover the gate wiring, the source wiring, etc., it is necessary to provide a positional deviation margin when the substrates are bonded to the light shielding film.
  • the width of the light shielding film can be reduced, the aperture ratio of the pixel can be increased, and the luminance can be increased.
  • the light shielding film exists on the array substrate on which the electrodes such as the signal electrode and the common electrode are formed, the entire electrode can be concealed by the light shielding film in a wide viewing angle range. It is possible to prevent the contrast from being lowered.
  • the voltage of the signal electrode is likely to fluctuate due to the voltage fluctuation of the source wiring through the coupling capacitance generated between the source wiring and the signal electrode, which affects the display quality. There is a point.
  • the present invention has been made in view of the above-described problems, and an object of the present invention is to suppress a decrease in luminance due to a shield electrode while suppressing an influence on a signal electrode due to a voltage variation of a source line in a liquid crystal display device. It is to plan.
  • the liquid crystal display device of the present invention includes a first substrate and a second substrate that are disposed with their main surfaces facing each other, a liquid crystal layer that is disposed between the first substrate and the second substrate, and the second substrate.
  • a plurality of gate wirings provided on the main surface of the substrate; a plurality of source wirings disposed so as to intersect the plurality of gate wirings; a light shielding film provided to cover the source wirings;
  • a first insulating film provided so as to cover the gate wiring, the plurality of source wirings and the light shielding film, a signal electrode provided on the first insulating film, and the signal on the first insulating film
  • An electrode and the source wiring Wherein the shield electrode so as to overlap the light shielding film is provided with is located between.
  • FIG. 2 is a cross-sectional view taken along the line II of FIG. It is a top view which shows the wiring of the 2nd board
  • FIG. 3 is a sectional view taken along line III-III in FIG. It is sectional drawing which shows the principal part of the liquid crystal panel in the 3rd Embodiment of this invention.
  • FIG. 10 is a sectional view taken along line IV-IV in FIG. 8. It is a top view which shows the principal part of the liquid crystal panel in the 5th Embodiment of this invention.
  • FIG. 11 is a sectional view taken along line VV in FIG. It is sectional drawing which shows an example of the manufacturing method of the liquid crystal display device of this invention. It is sectional drawing which shows an example of the manufacturing method of the liquid crystal display device of this invention. It is sectional drawing which shows an example of the manufacturing method of the liquid crystal display device of this invention. It is sectional drawing which shows an example of the manufacturing method of the liquid crystal display device of this invention. It is sectional drawing which shows an example of the manufacturing method of the liquid crystal display device of this invention. It is sectional drawing which shows an example of the manufacturing method of the liquid crystal display device of this invention.
  • FIG. 18 is a cross-sectional view showing a modified example of the manufacturing method shown in FIGS.
  • FIG. 18 is a cross-sectional view showing a modified example of the manufacturing method shown in FIGS.
  • FIG. 18 is a cross-sectional view showing a modified example of the manufacturing method shown in FIGS.
  • FIG. 18 is a cross-sectional view showing a modified example of the manufacturing method shown in FIGS.
  • FIG. 18 is a cross-sectional view showing a modified example of the manufacturing method shown in FIGS.
  • the liquid crystal display device 1 includes a liquid crystal panel 2, a light source device 3 that emits light toward the liquid crystal panel 2, a first polarizing plate 4 disposed on the liquid crystal panel 2, and the liquid crystal panel 2 and the light source device 3. And a second polarizing plate 5 disposed therebetween.
  • the first substrate 21 and the second substrate 22 are disposed to face each other, and a liquid crystal layer 23 is provided between the first substrate 21 and the second substrate 22, so as to surround the liquid crystal layer 23.
  • a sealing material 24 for joining the first substrate 21 and the second substrate 22 is provided.
  • the first substrate 21 has a first main surface 21A used as a display surface when displaying an image, and a second main surface 21B located on the opposite side of the first main surface 21A.
  • the first substrate 21 is formed of a light-transmitting material such as glass or plastic.
  • a color filter 211 and a first planarization film 212 are provided on the second main surface 21B of the first substrate 21.
  • the color filter 211 has a function of transmitting only a specific wavelength of visible light.
  • the plurality of color filters 211 are located on the second main surface 21B of the first substrate 21 and are provided for each pixel P.
  • Each color filter 211 has one of red (R), green (G), and blue (B).
  • the color filter 211 is not limited to the above color, and for example, a color filter of a color such as yellow (Y) or white (W) may be arranged.
  • Examples of the material of the color filter 211 include a resin to which a dye or pigment is added.
  • the first planarization film 212 has a function of planarizing the second main surface 21B of the first substrate 21.
  • the first planarization film 212 is provided on the color filter 211.
  • the first planarization film 212 is formed of an organic material, and examples thereof include an acrylic resin, an epoxy resin, and a polyimide resin.
  • the second substrate 22 has a first main surface 22a facing the second main surface 21B of the first substrate 21, and a second main surface 22b located on the opposite side of the first main surface 22a.
  • the second substrate 22 can be formed of the same material as the first substrate 21.
  • a plurality of gate wirings 221 and auxiliary capacitance wirings 222 are provided, and a gate insulating film 223 is provided so as to cover the plurality of gate wirings 221 and auxiliary capacitance wirings 222. It has been.
  • a plurality of source wirings 224 are provided on the gate insulating film 223.
  • An interlayer insulating film 225 is provided so as to cover the plurality of source wirings 224.
  • a light shielding film BM is provided on the interlayer insulating film 225 and in the formation region of the source wiring 224.
  • a shield electrode S is provided on the light shielding film BM.
  • a second planarizing film 226 is provided on the interlayer insulating film 225 so as to cover the light shielding film BM, and a common electrode 227 and a signal electrode 228 are provided on the second planarizing film 226. Yes.
  • the gate wiring 221 has a function of applying a voltage supplied from a driving IC (not shown) to the thin film transistor TFT. As shown in FIG. 3, the gate wiring 221 extends in the X direction on the first main surface 22 a of the second substrate 22. The plurality of gate wirings 221 are arranged along the Y direction.
  • the gate wiring 221 is formed of a conductive material, for example, aluminum, molybdenum, titanium, neodymium, chromium, copper, or an alloy containing these.
  • the gate wiring 221 is formed by the following method, for example.
  • a metal material is formed as a metal film on the first main surface 22a of the second substrate 22 by sputtering, vapor deposition, or chemical vapor deposition.
  • a photosensitive resin is applied to the surface of the metal film, and a pattern having a desired shape is formed on the photosensitive resin by performing exposure processing and development processing on the applied photosensitive resin.
  • the metal film is etched with a chemical solution to make the metal film into a desired shape, and then the applied photosensitive resin is peeled off.
  • the gate wiring 221 can be formed by forming and patterning a metal material.
  • the auxiliary capacitance wiring 222 is provided on the first main surface 22 a of the second substrate 22. Further, the auxiliary capacitance line 222 is opposed to the signal electrode 228 through a plurality of insulating layers. As shown in FIG. 3, the auxiliary capacitance line 222 extends in the X direction on the first main surface 22a. The auxiliary capacitance line 222 is located on the same plane as the gate line 221. The auxiliary capacitance wiring 222 may be formed of the same material as the gate wiring 221.
  • the gate insulating film 223 is provided on the first main surface 22 a so as to cover the gate wiring 221.
  • the gate insulating film 223 is formed using an insulating material such as silicon nitride or silicon oxide.
  • the gate insulating film 223 can be formed on the first main surface 22a of the second substrate 22 by the above-described sputtering method, vapor deposition method, chemical vapor deposition method, or the like.
  • the source wiring 224 has a function of applying a signal voltage supplied from the driving IC to the signal electrode 228 via the thin film transistor TFT. As shown in FIG. 3, the plurality of source lines 224 extend in the Y direction. The plurality of source lines 224 are arranged along the X direction on the gate insulating film 223. The source wiring 224 may be formed using the same material as the gate wiring 221. The source wiring 224 can be formed by a method similar to that for the gate wiring 221.
  • the thin film transistor TFT includes a semiconductor layer such as amorphous silicon or polysilicon, a source electrode provided on the semiconductor layer, and connected to the source wiring 224, and a drain electrode.
  • the drain electrode of the thin film transistor TFT is connected to the signal electrode 228 via the drain wiring D and the contact hole C2.
  • the drain wiring D is formed on the gate insulating film 223.
  • the drain wiring D is formed of a conductive material, and may be formed of the same material as the source wiring 224.
  • the resistance of the semiconductor layer between the source electrode and the drain electrode changes in accordance with the voltage applied to the semiconductor layer through the gate wiring 221, so that writing or non-writing of the image signal to the signal electrode 228 is possible. Be controlled.
  • the interlayer insulating film 225 is provided so as to cover the source wiring 224.
  • the interlayer insulating film 225 may be formed using a material similar to that of the gate insulating film 223.
  • the light shielding film BM has a function of shielding light.
  • the light shielding film BM is provided on the interlayer insulating film 225 and is located in a region where the source wiring 224 is formed. Further, the formation region of the source wiring 224 is located in the formation region of the light shielding film BM. In other words, both ends of the source wiring 224 in the width direction are located inside the both ends of the light shielding film BM in the width direction.
  • the formation region of the light shielding film BM is a region indicated by oblique lines. Further, the light shielding film BM may be formed not only in the source wiring 224 formation region but also in the gate wiring 221 formation region. Further, the light shielding film BM may be formed so as to overlap the formation region of the auxiliary capacitance wiring 222, the common electrode 227, and the signal electrode 228.
  • Examples of the material of the light shielding film BM include a resin to which a dye or pigment having a high light shielding property (for example, black) is added.
  • a resin to which a dye or pigment having a high light shielding property for example, black
  • the thickness of the light shielding film BM can be secured.
  • the shield electrode S on the light shielding film BM the distance between the source wiring 224 and the shield electrode S can be separated, and the capacitance generated between the source wiring 224 and the shield electrode S is reduced, and the shield The load applied to the source wiring 224 by the electrode S can be reduced.
  • the thickness of the light shielding film BM is preferably as thick as possible from the viewpoint of optical density and capacity reduction. However, in consideration of flatness, it is preferably set in the range of 0.5 ⁇ m to 2 ⁇ m.
  • the shield electrode S has a function of shielding an electric field generated from a voltage applied to the source wiring 224.
  • the shield electrode S is provided on the light shielding film BM so as to cover the source wiring 224.
  • the shield electrode S in the plan view is indicated by a thick chain line.
  • a part S1 of the shield electrode S is a portion located in the inclined portion of the light shielding film BM, and is located between the source wiring 224 and the signal electrode 228 in plan view.
  • a part S2 of the shield electrode S is a portion located on the flat portion of the light shielding film BM, and is located so as to overlap the source wiring 224 in plan view.
  • the formation region of the shield electrode S is located in the formation region of the common electrode 227. In a horizontal electric field type liquid crystal display device, liquid crystal molecules located on the common electrode 227 are difficult to control, and the formation region of the common electrode 227 is a region that hardly contributes to display. Therefore, by making the formation region of the shield electrode S within the formation region of the common electrode 227, a decrease in the aperture ratio of the pixel P due to the shield electrode S can be suppressed.
  • the shield electrode S of the present embodiment is connected to the auxiliary capacitance wiring 222 by the contact hole C1.
  • the contact hole C1 is positioned so as to overlap the auxiliary capacitance wiring 222 and the common electrode 227.
  • the shield electrode S may be connected to the ground potential.
  • the shield electrode S may be floating as long as its surface area can be secured.
  • the material of the shield electrode S is formed of a conductive material, for example, ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), ATO (Antimony Tin Oxide), AZO (Al-Doped Zinc Oxide), tin oxide, It is formed of zinc oxide, aluminum, molybdenum, titanium, neodymium, chromium, copper, or an alloy containing these.
  • ITO Indium Tin Oxide
  • IZO Indium Zinc Oxide
  • ATO Antimony Tin Oxide
  • AZO Al-Doped Zinc Oxide
  • tin oxide It is formed of zinc oxide, aluminum, molybdenum, titanium, neodymium, chromium, copper, or an alloy containing these.
  • the second planarization film 226 has a function of planarizing the first main surface 22a of the second substrate 22. You may form with the material similar to the 1st planarization film
  • the film thickness of the second planarizing film 226 is set in the range of 1 ⁇ m to 5 ⁇ m, for example, but is preferably set to 2 ⁇ m or less.
  • the common electrode 227 has a function of generating an electric field with the signal electrode 228 by a voltage applied from the driving IC.
  • the common electrode 227 is provided on the second planarization film 226.
  • the common electrode 227 is formed of a material having translucency and conductivity, and is formed of, for example, ITO, IZO, ATO, AZO, tin oxide, zinc oxide, or a conductive polymer.
  • the signal electrode 228 has a function of generating an electric field with the common electrode 227 by a voltage applied from the driving IC.
  • the plurality of signal electrodes 228 are provided on the second planarization film 226 and are located for each pixel P. Further, common electrodes 227 are located on both sides of the signal electrode 228. That is, the signal electrodes 228 and the common electrodes 227 are alternately positioned in the X direction.
  • the width of the signal electrode 228 is set in the range of 2 ⁇ m to 5 ⁇ m, for example.
  • the distance from the common electrode 227 is set in the range of 5 ⁇ m to 20 ⁇ m, for example.
  • the signal electrode 228 may be formed of the same material as the common electrode 227.
  • an electric field is generated between the signal electrode 228 and the common electrode 227 by applying a voltage to the signal electrode 228 and the common electrode 227 provided on the same plane.
  • the direction of liquid crystal molecules in the liquid crystal layer 23 is controlled.
  • the shield electrode S since the shield electrode S is located between the source line 224 and the signal electrode 228, the shield electrode S shields the electric field generated from the source line 224, and a signal due to fluctuations in the voltage of the source line 224. The influence on the voltage of the electrode 228 can be reduced. In addition, since the shield electrode S is located in the formation region of the light shielding film BM, the light shielding by the shield electrode S is reduced, and a decrease in luminance of the liquid crystal display device 1 can be suppressed.
  • the liquid crystal layer 23 is provided between the first substrate 21 and the second substrate 22.
  • the liquid crystal layer 23 includes nematic liquid crystal or the like.
  • the sealing material 24 has a function of bonding the first substrate 21 and the second substrate 22 together.
  • the sealing material 24 is provided between the first substrate 21 and the second substrate 22.
  • an epoxy resin or the like is used for the sealing material 24.
  • the light source device 3 has a function of emitting light toward the liquid crystal panel 2.
  • the light source device 3 includes a light source 31 and a light guide plate 32.
  • a point light source such as an LED is employed as the light source 31, but a linear light source such as a cold cathode tube may be employed.
  • the first polarizing plate 4 has a function of selectively transmitting light in a predetermined vibration direction.
  • the first polarizing plate 4 is disposed so as to face the first main surface 21A of the first substrate 21 of the liquid crystal panel 2.
  • the second polarizing plate 5 has a function of selectively transmitting light in a predetermined vibration direction.
  • the second polarizing plate 5 is disposed so as to face the second main surface 22 b of the second substrate 22.
  • FIGSecond Embodiment 5 and 6 are views showing the main part of the liquid crystal display device 1A in the second embodiment.
  • the liquid crystal display device 1A is different from the liquid crystal display device 1 in that a part S3 of the shield electrode S overlaps the drain wiring D.
  • the drain wiring D extends to the central portion of the signal electrode 228 and is connected to the signal electrode 228 via a contact hole C2 located at the central portion of the signal electrode 228. Further, a part of the drain wiring D is arranged so as to overlap the auxiliary capacitance wiring 222. Thereby, an auxiliary capacitance can be formed between the drain wiring D (signal electrode 228) and the auxiliary capacitance wiring 222.
  • the shield electrode S has an extending part S3 extending to the signal electrode 228 side, and the extending part S3 is located on the second interlayer insulating film 227. Further, the extending portion S3 of the shield electrode S overlaps with the drain wiring D. Since the extended portion S3 of the shield electrode S and the drain wiring D overlap, an auxiliary capacitance can be formed between the shield electrode S and the drain wiring D. That is, an auxiliary capacitance can be formed between the signal electrode 228 and the shield electrode S in addition to the auxiliary capacitance between the signal electrode 228 and the auxiliary capacitance wiring 222.
  • the auxiliary capacitance between the signal electrode 228 and the auxiliary capacitance wiring 222 can be reduced, and the overlapping area between the signal electrode 228 and the auxiliary capacitance wiring 222 can be further reduced, so that the area of the auxiliary capacitance wiring 222 can be reduced. Accordingly, it is possible to suppress a decrease in the aperture ratio of the pixel P due to the auxiliary capacitance wiring 222.
  • the extended portion S3 of the shield electrode S is located in the formation region of the auxiliary capacitance wiring 222, it is possible to suppress the aperture ratio of the pixel P from being reduced by the extended portion S3 of the shield electrode S.
  • FIG. 7 is a diagram illustrating a main part of the liquid crystal display device 1B according to the third embodiment.
  • the liquid crystal display device 1B is different from the liquid crystal display device 1 in that the shield electrode S is connected to the common electrode 227.
  • the shield electrode S is connected to the common electrode 227 via the contact hole C3.
  • the shield electrode S and the common electrode 227 have the same potential, and the influence of the electric field generated by the voltage applied to the shield electrode S on the voltage of the common electrode 227 can be reduced.
  • the contact hole C3 is located in the formation region of the light shielding film BM. Positioning the contact hole C3 so as to overlap the light shielding film BM can reduce the decrease in the aperture ratio of the pixel P due to the contact hole C3.
  • FIGS. 8 and 9 are diagrams showing the main part of the liquid crystal display device 1C according to the fourth embodiment.
  • the liquid crystal display device 1C is different from the liquid crystal display device 1 in that an opening SH is formed in the shield electrode S.
  • the opening SH of the shield electrode S is located in the region where the source wiring 224 is formed. That is, the opening SH of the shield electrode S is formed so as to overlap with the source wiring 224 in plan view.
  • the facing area between the shield electrode S and the source wiring 224 is reduced.
  • the capacitance generated between the shield electrode S and the source wiring 224 can be reduced, and the load applied to the source wiring 224 by the shield electrode S can be reduced.
  • the opening SH is formed in the shield electrode S in order to reduce the capacitance between the shield electrode S and the source line 224, but the common electrode 227 is disposed on the shield electrode S. Therefore, the influence of the electric field of the source wiring 224 on the signal electrode 228 due to the formation of the opening SH is reduced.
  • the opening SH is preferably provided in the region where the source wiring 224 is formed. Thereby, the fall of the electric field shielding effect of the shield electrode S by forming opening part SH can be suppressed.
  • opening part SH of this embodiment has comprised the rectangular shape, it is not restricted to this.
  • FIG. 10 and FIG. 11 are diagrams showing the main part of the liquid crystal display device 1D in the fifth embodiment.
  • FIG. 11 is a sectional view taken along line VV in FIG.
  • the liquid crystal display device 1D is different from the liquid crystal display device 1 in the following points.
  • the drain wiring D extends from one end side of the signal electrode 228 to the other end side.
  • the light shielding film BM is formed on the interlayer insulating film 225, and is disposed so as to overlap the gate wiring 221, the auxiliary capacitance wiring 222, the drain wiring D, the common electrode 227, and the signal electrode 228 in plan view.
  • a conductive film G is formed on the light shielding film BM and in a region overlapping with the signal electrode 228. The conductive film G is electrically connected to the signal electrode 228. Note that a region indicated by hatching in FIG. 10 means a formation region of the light shielding film BM.
  • the light shielding film BM is formed so as to cover the drain wiring D, it is possible to suppress a decrease in contrast of the image display caused by the light reflected by the drain wiring D.
  • FIGS. 12 to 17 are cross-sectional views corresponding to line VI-VI in FIG. 10, and the state of the cross section will be described below.
  • the gate insulating film 223, the drain wiring D, the source wiring 224, the interlayer insulating film 225, and the like are formed on the first main surface 22a of the second substrate 22 by a known film forming process, patterning process, and the like.
  • a light shielding film BM is formed.
  • a conductor layer 100 made of a conductive material is formed on the first main surface 22a of the second substrate 22 on which the above members are formed.
  • a resist film RE made of a photosensitive resin is formed on the conductor layer 100 formed on the first main surface 22a of the second substrate 22.
  • the resist film RE is exposed and exposed by irradiating the exposure light E from the side opposite to the main surface (first main surface 22a) on which the light shielding film BM and the conductor layer 100 are formed, that is, the second main surface 22b side. .
  • the light shielding film BM since the light shielding film BM has high light absorption, the exposure light E is absorbed and blocked by the light shielding film BM. That is, since the light shielding film BM functions as a mask pattern, the resist film RE positioned on the light shielding film BM is not exposed in the above-described back exposure.
  • a photomask PH is prepared on the first main surface 22a of the second substrate 22, and additional exposure is performed by irradiating the exposure light E from the first main surface 22a side of the second substrate 22. I do. By this additional exposure, portions other than the region where the shield electrode S and the conductive film G are formed are exposed in the resist film RE located in the formation region of the light shielding film BM.
  • the resist film RE exposed by the exposure is removed by development processing.
  • the shield electrode S and the conductive film G can be formed in the formation region of the light shielding film BM.
  • the conductor layer 100 is formed on the light shielding film BM, and the resist film RE on the conductor layer 100 is exposed by backside exposure, so that the shield electrode S and the conductive film G are formed in the formation region of the light shielding film BM.
  • the second planarization film 226, the common electrode 227, the signal electrode 228, and the like are formed on the first main surface 22a of the second substrate 22 by a known film formation process, patterning process, etc., so that a so-called TFT substrate is formed. Can be manufactured.
  • a first substrate 21 on which a color filter 211 and a first planarizing film 212 are formed is disposed opposite to the second substrate 22, and a liquid crystal layer 23 is disposed between the first substrate 21 and the second substrate 22.
  • a liquid crystal display device as shown in FIG. 17 can be manufactured.
  • FIG. 18, FIG. 19, FIG. 20 and FIG. 21 show modifications of the above manufacturing method.
  • the second planarizing film 226 is formed on the first main surface 22a of the second substrate 22 by the above manufacturing method. Then, as shown in FIG. 18, a conductor layer 101 made of a conductive material is formed, and a resist film RE is formed thereon. Thereafter, the resist film RE is exposed by irradiating the exposure light E from the second main surface 22b side of the second substrate 22.
  • the resist film RE positioned on the light-shielding film BM is not exposed in the above-described back exposure.
  • a photomask PH is prepared on the first main surface 22a of the second substrate 22, and additional exposure is performed by irradiating the exposure light E from the first main surface 22a side of the second substrate 22. I do. By this additional exposure, portions other than the region where the signal electrode 228 and the common electrode 227 are formed are exposed in the resist film RE located in the formation region of the light shielding film BM.
  • the portion of the resist film RE exposed by the exposure is removed by a development process, and the conductor layer 101 exposed from the resist film RE is etched by a chemical solution. Then, by removing the remaining resist film RE, the common electrode 227 and the signal electrode 228 can be formed as shown in FIG.
  • the conductive layer 101 is formed on the light shielding film BM, and the resist film RE on the conductive layer 101 is exposed by the back surface exposure.
  • the common electrode 227 and the signal electrode 228 can be formed with high positional accuracy in the formation region, and the common electrode 227 and the signal electrode 228 can be easily positioned in the formation region of the light shielding film BM. That is, the occurrence of misalignment can be suppressed in the relationship between the light shielding film BM, the shield electrode S, and the common electrode 227 due to manufacturing variations, and the positional misalignment in the relationship between the light shielding film BM, the conductive film G, and the signal electrode 228 due to manufacturing variations. Generation can be suppressed.
  • the present invention is not particularly limited to the above-described first to fifth embodiments, and various modifications and improvements can be made within the scope of the present invention.
  • the shield electrode S is provided on the light shielding film 226.
  • the shield electrode S may be provided between the light shielding film BM and the source wiring 224 as shown in FIG. Even with such a configuration, it is possible to suppress the influence on the signal electrode 228 due to the fluctuation of the voltage of the source wiring 224 and to suppress the decrease in luminance due to the shield electrode S.
  • Liquid crystal display device Liquid crystal panel P Pixel 21 First substrate 21A First main surface 21B Second main surface (main surface) 211 Color filter 212 First planarization film 22 Second substrate 22a First main surface (main surface) 22b Second main surface 221 Gate wiring 222 Auxiliary capacitance wiring 223 Gate insulating film 224 Source wiring 225 Interlayer insulating film 226 Second planarizing film (first insulating film) 227 Common electrode 228 Signal electrode BM Shielding film S Shield electrode SH Opening D Drain wiring C1C2, C3 Contact hole 23 Liquid crystal layer 3 Light source device 31 Light source 32 Light guide plate 4 First polarizing plate 5 Second polarizing plate RE Resist film 100,101 Conductor layer E Exposure light

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本発明の液晶表示装置は、主面(21b,22a)同士を対向させて配置された第１基板(21)および第２基板(22)と、前記第１基板(21)および前記第２基板(22)との間に配置された液晶層(23)と、前記第２基板(22)の前記主面(22a)上に設けられた複数のゲート配線と、複数の前記ゲート配線に交差するように配置された複数のソース配線(224)と、前記ソース配線(224)を覆うように設けられた遮光膜(BM)と、複数の前記ゲート配線、複数の前記ソース配線(224)および前記遮光膜(BM)を覆うように設けられた第１絶縁膜(226)と、前記第１絶縁膜(226)上に設けられた信号電極(228)と、前記第１絶縁膜(226)上に前記信号電極(228)に重ならないように設けられた、前記信号電極(228)との間で電界を形成するための共通電極(227)とを備え、複数の前記ゲート配線および複数の前記ソース配線(224)によって囲まれた領域に位置する前記信号電極(228) と前記ソース配線(224)との間に位置するとともに前記遮光膜(BM)に重なるようにシールド電極(S)が設けられていることを特徴とする。

Description

液晶表示装置およびその製造方法
　本発明は、携帯電話、デジタルカメラ、携帯ゲーム機または携帯型情報端末などの様々な用途に用いられる液晶表示装置に関する。
　横電界方式の液晶表示装置は、互いに対向する一対の基板と、一対の基板間に介在する液晶層とを備え、一対の基板のうち一方の基板側にゲート配線、ソース配線、ＴＦＴ（薄膜トランジスタ）、信号電極、共通電極が形成されている。
　この液晶表示装置では、信号電極と共通電極とが同一平面上に交互に位置しており、この信号電極および共通電極に対して電圧を印加することで、信号電極と共通電極との間で電界を発生させ、この電界によって液晶層中の液晶分子の方向を制御する。この横電界によって液晶分子の方向を制御することで広視野角化が図れる。
　また、近年の液晶表示装置には高い表示品位が求められており、表示品位を向上させることを目的として、広視野角化に加えて高輝度化が図られている。
　これらを両立させる技術として、ブラックマトリクスオンアレイ（以下、ＢＯＡと呼ぶ）技術が存在する（特開２００６－３０１５０５号公報参照）。ＢＯＡ技術では、信号電極などが形成されたアレイ基板側にゲート配線、ソース配線などを覆うように遮光膜を形成するので、遮光膜に基板同士の貼り合せの際の位置ずれマージンを設ける必要がなくなり、遮光膜の幅を小さくでき、画素の高開口率化が図れ、高輝度化を実現できる。また、信号電極、共通電極などの電極が形成されたアレイ基板上に遮光膜が存在することにより、広い視野角範囲で電極全体を遮光膜で隠すことができるため、電極端での反射、散乱によるコントラスト低下を防ぐことができる。
　一方、横電界方式の液晶表示装置では、ソース配線と信号電極との間に生じるカップリング容量を通して、信号電極の電圧がソース配線の電圧変動によって変動しやすくなり、表示品位に影響を与えるという問題点がある。
　従来、この問題に対して、ソース配線と信号電極との間の領域にシールド電極を形成することで、ソース配線の電圧の変動による信号電極への影響を抑制していた。しかしながら、このシールド電極は遮光膜と隣接する領域に配置されていただけなので、シールド電極によって光が遮られ、画素の開口率が低下し、液晶表示装置の輝度が低下する可能性があるという問題点があった。
　また、シールド効果を得るために透明電極を開口部全体に配置した液晶表示装置も存在する（特開２００４－１９８８４６号公報参照)。しかしながら、この液晶表示装置では、透明電極を開口部全体に配置することで、画素の透過率が低下し輝度が低下するとともに、開口部自体の電気力線の中に垂直成分が強く生じてしまい、横電界方式特有の視野角の広さが低減する可能性があるという問題点があった。
　本発明は、上記の問題点に鑑みてなされたものであり、その目的は、液晶表示装置において、ソース配線の電圧変動による信号電極への影響を抑制しつつ、シールド電極による輝度の低下の抑制を図ることである。
　本発明の液晶表示装置は、主面同士を対向させて配置された第１基板および第２基板と、前記第１基板および前記第２基板との間に配置された液晶層と、前記第２基板の前記主面上に設けられた複数のゲート配線と、複数の前記ゲート配線に交差するように配置された複数のソース配線と、前記ソース配線を覆うように設けられた遮光膜と、複数の前記ゲート配線、複数の前記ソース配線および前記遮光膜を覆うように設けられた第１絶縁膜と、前記第１絶縁膜上に設けられた信号電極と、前記第１絶縁膜上に前記信号電極に重ならないように設けられた、前記信号電極との間で電界を形成するための共通電極とを備え、複数の前記ゲート配線および複数の前記ソース配線によって囲まれた領域に位置する前記信号電極と前記ソース配線との間に位置するとともに前記遮光膜に重なるようにシールド電極が設けられていることを特徴とする。
本発明の第１の実施形態における液晶表示装置を示す平面図である。 図１のＩ－Ｉ線に沿った断面図である。 画素における第２基板の配線、電極および遮光膜を示す平面図である。 図１のIIII線に沿った断面図である。 本発明の第２の実施形態における液晶パネルの要部を示す平面図である。 図１のIII－III線に沿った断面図である。 本発明の第３の実施形態における液晶パネルの要部を示す断面図である。 本発明の第４の実施形態における液晶パネルの要部を示す平面図である。 図８のIV－IV線に沿った断面図である。 本発明の第５の実施形態における液晶パネルの要部を示す平面図である。 図10のＶ－Ｖ線に沿った断面図である。 本発明の液晶表示装置の製造方法の一例を示す断面図である。 本発明の液晶表示装置の製造方法の一例を示す断面図である。 本発明の液晶表示装置の製造方法の一例を示す断面図である。 本発明の液晶表示装置の製造方法の一例を示す断面図である。 本発明の液晶表示装置の製造方法の一例を示す断面図である。 本発明の液晶表示装置の製造方法の一例を示す断面図である。 図12から図17に示した製造方法の変形例を示す断面図である。 図12から図17に示した製造方法の変形例を示す断面図である。 図12から図17に示した製造方法の変形例を示す断面図である。 図12から図17に示した製造方法の変形例を示す断面図である。 図１の液晶表示装置の変形例を示す断面図である。
　＜液晶表示装置＞
　［第１の実施形態］
　本発明の第１の実施形態における液晶表示装置１について、図１～図４を参照しながら説明する。
　液晶表示装置１は、液晶パネル２と、液晶パネル２に向けて光を出射する光源装置３と、液晶パネル２上に配置される第１偏光板４と、液晶パネル２と光源装置３との間に配置される第２偏光板５とを備えている。
　液晶パネル２では、第１基板21と第２基板22とが対向配置され、第１基板21と第２基板22との間に液晶層23が設けられているとともに、この液晶層23を取り囲むように第１基板21と第２基板22とを接合するシール材24が設けられている。
　第１基板21は、画像表示の際に表示面として用いられる第１主面21Aと、第１主面21Aとは反対側に位置する第２主面21Bとを有している。第１基板21は、例えばガラス、プラスチックなどの透光性を有する材料によって形成される。
　第１基板21の第２主面21B上には、カラーフィルタ211および第１平坦化膜212が設けられている。
　カラーフィルタ211は、可視光のうち特定の波長のみを透過させる機能を有する。複数のカラーフィルタ211は、第１基板21の第２主面21B上に位置しており、画素Ｐごとに設けられている。各カラーフィルタ211は、赤（Ｒ）、緑（Ｇ）および青（Ｂ）のいずれかの色を有している。また、カラーフィルタ211は上記の色に限られず、例えば、黄色（Ｙ）、白（Ｗ）などの色のカラーフィルタを配置してもよい。カラーフィルタ211の材料としては、例えば染料あるいは顔料を添加した樹脂が挙げられる。
　第１平坦化膜212は、第１基板21の第２主面21B上を平坦化させる機能を有する。第１平坦化膜212はカラーフィルタ211上に設けられている。第１平坦化膜212は、有機材料によって形成され、アクリル系樹脂、エポキシ系樹脂またはポリイミド系樹脂などが挙げられる。
　また、第１平坦化膜212上には配向膜が形成されているが、図面では省略する。
　第２基板22は、第１基板21の第２主面21Bに対向する第１主面22ａと、第１主面22ａの反対側に位置する第２主面22ｂとを有している。第２基板22は第１基板21と同様の材料で形成できる。
　第２基板22の第１主面22ａ上には、複数のゲート配線221および補助容量配線222が設けられており、複数のゲート配線221および補助容量配線222を覆うようにゲート絶縁膜223が設けられている。ゲート絶縁膜223上には複数のソース配線224が設けられている。また、複数のソース配線224を覆うように層間絶縁膜225が設けられている。また、層間絶縁膜225上であってソース配線224の形成領域には遮光膜BMが設けられている。この遮光膜BM上にはシールド電極Ｓが設けられている。また、層間絶縁膜225上には、遮光膜BMを覆うように第２平坦化膜226が設けられており、この第２平坦化膜226上には共通電極227および信号電極228が設けられている。
　ゲート配線221は、駆動ＩＣ（不図示）から供給される電圧を薄膜トランジスタTFTに印加する機能を有する。図３に示すように、ゲート配線221は、第２基板22の第１主面22ａ上にＸ方向に延在している。また、複数のゲート配線221はＹ方向に沿って配列されている。ゲート配線221は、導電性を有する材料によって形成され、例えば、アルミニウム、モリブデン、チタン、ネオジム、クロム、銅またはこれらを含む合金によって形成される。
　なお、ゲート配線221は例えば下記方法によって形成される。
　まず、スパッタリング法、蒸着法または化学気相成長法によって、金属材料を第２基板22の第１主面22ａ上に金属膜として形成する。この金属膜の表面に対して感光性樹脂を塗布し、塗布した感光性樹脂に対して露光処理および現像処理を行なうことで、感光性樹脂に所望の形状のパターンを形成する。次いで、金属膜を薬液でエッチングして、金属膜を所望の形状にした後、塗布した感光性樹脂を剥離する。このように、金属材料を成膜およびパターニングすることでゲート配線221を形成できる。
　補助容量配線222は第２基板22の第１主面22ａに設けられている。また、補助容量配線222は複数の絶縁層を介して信号電極228に対向している。図３に示すように、補助容量配線222は第１主面22ａ上にＸ方向に延在している。補助容量配線222はゲート配線221と同一平面上に位置している。補助容量配線222は、ゲート配線221と同様の材料で形成してもよい。
　ゲート絶縁膜223はゲート配線221を覆うように第１主面22ａ上に設けられている。ゲート絶縁膜223は、窒化珪素、酸化珪素などの絶縁性を有する材料によって形成される。なお、ゲート絶縁膜223は、上記のスパッタリング法、蒸着法または化学気相成長法などによって第２基板22の第１主面22ａ上に形成できる。
　ソース配線224は、駆動ＩＣから供給される信号電圧を薄膜トランジスタTFTを介して信号電極228に印加する機能を有する。図３に示すように、複数のソース配線224はＹ方向に延在している。また、複数のソース配線224は、ゲート絶縁膜223上にＸ方向に沿って配列されている。ソース配線224はゲート配線221と同様の材料で形成してもよい。ソース配線224はゲート配線221と同様の方法によって形成できる。
　薄膜トランジスタTFTは、アモルファスシリコンまたはポリシリコンなどの半導体層と、この半導体層上に設けられるとともに、ソース配線224に接続されたソース電極と、ドレイン電極とを有する。また、薄膜トランジスタTFTのドレイン電極は、ドレイン配線ＤおよびコンタクトホールC2を介して信号電極228に接続されている。なお、ドレイン配線Ｄはゲート絶縁膜223上に形成されている。ドレイン配線Ｄは導電性を有する材料によって形成され、ソース配線224と同様の材料で形成してもよい。
　薄膜トランジスタTFTでは、ゲート配線221を介して半導体層に印加される電圧に応じてソース電極およびドレイン電極間の半導体層の抵抗が変化することで、信号電極228への画像信号の書き込みまたは非書き込みが制御される。
　層間絶縁膜225はソース配線224を覆うように設けられている。層間絶縁膜225はゲート絶縁膜223と同様の材料で形成してもよい。
　遮光膜BMは、光を遮光する機能を有する。遮光膜BMは層間絶縁膜225上に設けられているとともにソース配線224の形成領域に位置している。また、ソース配線224の形成領域は遮光膜BMの形成領域内に位置している。すなわち、ソース配線224の幅方向の両端は、遮光膜BMの幅方向の両端よりも内側に位置している。なお、平面図において、遮光膜BMの形成領域は斜線で示されている領域である。また、遮光膜BMは、ソース配線224の形成領域だけでなくゲート配線221の形成領域に形成してもよい。また、遮光膜BMは、補助容量配線222、共通電極227および信号電極228の形成領域に重なるように形成してもよい。
　遮光膜BMの材料は、例えば、遮光性の高い色（例えば黒色）の染料または顔料が添加された樹脂などが挙げられる。遮光膜BMが樹脂で形成されることで、遮光膜BMの厚みを確保できる。この遮光膜BM上にシールド電極Ｓを形成することで、ソース配線224とシールド電極Ｓとの間隔を離すことができ、ソース配線224とシールド電極Ｓとの間で発生する容量を低減し、シールド電極Ｓがソース配線224に加える負荷を低減できる。
　なお、遮光膜BMの膜厚は光学濃度および容量低減の観点からは厚いほどよいが、平坦性も考慮すると、0.5μｍ～２μｍの範囲に設定することが好ましい。
　シールド電極Ｓは、ソース配線224に印加される電圧から生じる電界を遮蔽する機能を有する。シールド電極Ｓは遮光膜BM上にソース配線224を覆うように設けられている。なお、平面図のシールド電極Ｓは太い鎖線で示されている。
　また、シールド電極Ｓの一部S1は、遮光膜BMの傾斜部に位置している部分であり、平面視してソース配線224と信号電極228との間に位置している。また、シールド電極Ｓの一部S2は、遮光膜BMの平坦部に位置している部分であり、平面視してソース配線224に重なるように位置している。また、シールド電極Ｓの形成領域は共通電極227の形成領域内に位置している。横電界方式の液晶表示装置では、共通電極227上に位置する液晶分子は制御しにくく、共通電極227の形成領域は表示に寄与しにくい領域である。そのため、シールド電極Ｓの形成領域を共通電極227の形成領域内にすることで、シールド電極Ｓによる画素Ｐの開口率の低下を抑制できる。
　また、本実施形態のシールド電極ＳはコンタクトホールC1によって補助容量配線222に接続されている。コンタクトホールC1は、補助容量配線222および共通電極227に重なるように位置している。なお、シールド電極Ｓはグランド電位に接続してもよい。また、シールド電極Ｓは、その表面積を確保できればフローティングであってもよい。
　シールド電極Ｓの材料は、導電性を有する材料によって形成され、例えばＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＡＴＯ（Antimony Tin Oxide）、ＡＺＯ（Al-Doped Zinc Oxide）、酸化錫、酸化亜鉛、アルミニウム、モリブデン、チタン、ネオジム、クロム、銅等またはこれらを含む合金などによって形成される。
　第２平坦化膜226は、第２基板22の第１主面22ａ上を平坦化させる機能を有する。第１平坦化膜212と同様の材料で形成してもよい。なお、第２平坦化膜226の膜厚は例えば１μｍ～５μｍの範囲で設定されているが、２μｍ以下に設定すると好ましい。
　共通電極227は、駆動ＩＣから印加された電圧によって信号電極228との間で電界を発生させる機能を有する。共通電極227は、第２平坦化膜226上に設けられている。共通電極227もシールド電極Ｓと同様、透光性および導電性を有する材料によって形成され、例えばＩＴＯ、ＩＺＯ、ＡＴＯ、ＡＺＯ、酸化錫、酸化亜鉛または導電性高分子によって形成される。
　信号電極228は、駆動ＩＣから印加された電圧によって共通電極227との間で電界を発生させる機能を有する。複数の信号電極228は第２平坦化膜226上に設けられており、画素Ｐごとに位置している。また、信号電極228の両側には共通電極227が位置している。すなわち、信号電極228と共通電極227とはＸ方向に交互に位置している。また、信号電極228の幅は例えば２μｍ～５μｍの範囲に設定されている。共通電極227との間隔は例えば５μｍ～２０μｍの範囲に設定されている。信号電極228は共通電極227と同様の材料で形成してもよい。
　液晶表示装置１では、同一平面上に設けられた信号電極228と共通電極227とに対して電圧を印加することで、信号電極228と共通電極227との間で電界を発生させ、この電界によって液晶層23中の液晶分子の方向を制御する。
　液晶表示装置１では、シールド電極Ｓがソース配線224と信号電極228との間に位置しているので、シールド電極Ｓがソース配線224から生じる電界を遮蔽し、ソース配線224の電圧の変動による信号電極228の電圧への影響を低減できる。加えて、このシールド電極Ｓが遮光膜BMの形成領域に位置しているので、シールド電極Ｓによる遮光が低減され、液晶表示装置１の輝度の低下を抑制できる。
　液晶層23は、第１基板21と第２基板22との間に設けられている。液晶層23は、ネマティック液晶などを含んでいる。
　シール材24は、第１基板21と第２基板22とを貼り合わせる機能を有する。シール材24は、第１基板21と第２基板22との間に設けられている。このシール材24には、エポキシ樹脂などが用いられる。
　光源装置３は、液晶パネル２に向けて光を出射する機能を有する。光源装置３は、光源31と、導光板32とを有している。なお、本実施形態における光源装置３では、光源31にＬＥＤなどの点光源を採用しているが、冷陰極管などの線光源を採用してもよい。
　第１偏光板４は、所定の振動方向の光を選択的に透過させる機能を有する。この第１偏光板４は、液晶パネル２の第１基板21の第１主面21Aに対向するように配置されている。
　第２偏光板５は、所定の振動方向の光を選択的に透過させる機能を有する。この第２偏光板５は、第２基板22の第２主面22ｂに対向するように配置されている。
　［第２の実施形態］
　図５および図６は、第２の実施形態における液晶表示装置1Aの要部を示す図である。
　液晶表示装置1Aは、液晶表示装置１に比べて、シールド電極Ｓの一部S3がドレイン配線Ｄに重なっている点が異なる。
　ドレイン配線Ｄは信号電極228の中央部に延在しており、信号電極228の中央部に位置するコンタクトホールC2を介して信号電極228と接続されている。また、ドレイン配線Ｄの一部は補助容量配線222と重なるように配置されている。これによって、ドレイン配線Ｄ（信号電極228）と補助容量配線222との間で補助容量を形成できる。
　シールド電極Ｓは、信号電極228側に延在している延在部S3を有し、この延在部S3は第２層間絶縁膜227上に位置している。また、シールド電極Ｓの延在部S3はドレイン配線Ｄと重畳している。シールド電極Ｓの延在部S3とドレイン配線Ｄとが重なることによって、シールド電極Ｓとドレイン配線Ｄとの間で補助容量を形成できる。すなわち、信号電極228と補助容量配線222との間の補助容量に加えて、信号電極228とシールド電極Ｓとの間でも補助容量を形成できる。これによって、信号電極228と補助容量配線222との補助容量を小さくでき、信号電極228と補助容量配線222との重なる面積をより小さくできるので、補助容量配線222の面積を小さくできる。したがって、補助容量配線222による画素Ｐの開口率の低下を抑制できる。
　また、シールド電極Ｓの延在部S3は補助容量配線222の形成領域内に位置しているので、シールド電極Ｓの延在部S3によって、画素Ｐの開口率が低減することを抑制できる。
　［第３の実施形態］
　図７は、第３の実施形態における液晶表示装置1Bの要部を示す図である。
　液晶表示装置1Bは、液晶表示装置１に比べて、シールド電極Ｓが共通電極227に接続されている点が異なる。
　シールド電極Ｓは、コンタクトホールC3を介して共通電極227に接続されている。これによって、シールド電極Ｓと共通電極227とが同電位になり、シールド電極Ｓに印加される電圧によって生じる電界が共通電極227の電圧に与える影響を低減できる。
　また、コンタクトホールC3は遮光膜BMの形成領域に位置している。コンタクトホールC3が遮光膜BMに重畳するように位置することで、コンタクトホールC3によって画素Ｐの開口率が低下することを低減できる。
　［第４の実施形態］
　図８および図９は、第４の実施形態における液晶表示装置1Cの要部を示す図である。
　液晶表示装置1Cは、液晶表示装置１に比べて、シールド電極Ｓに開口部SHが形成されている点で異なる。
　シールド電極Ｓの開口部SHはソース配線224の形成領域に位置している。すなわち、平面視してシールド電極Ｓの開口部SHはソース配線224と重なるように形成されている。
　開口部SHをソース配線224の形成領域に設けることで、シールド電極Ｓとソース配線224との対向面積が小さくなる。これによって、シールド電極Ｓとソース配線224との間で発生する容量を低減でき、シールド電極Ｓがソース配線224に与える負荷を低減できる。
　また、液晶表示装置1Cでは、シールド電極Ｓとソース配線224との間での容量を低減するためにシールド電極Ｓに開口部SHを形成しているが、シールド電極Ｓ上に共通電極227が配置されているので、開口部SHの形成による信号電極228に対するソース配線224の電界の影響は低減されている。
　また、開口部SHはソース配線224の形成領域内に設けることが好ましい。これにより、開口部SHを形成することによるシールド電極Ｓの電界遮蔽効果の低下を抑制できる。
　なお、本実施形態の開口部SHは、矩形状を成しているが、これには限られない。
　［第５の実施形態］
　図10および図11は、第５の実施形態における液晶表示装置1Dの要部を示す図である。図11は、図10のＶ－Ｖ線に沿った断面図である。液晶表示装置1Dは、液晶表示装置１に比べて下記の点で異なる。
　液晶表示装置1Dでは、ドレイン配線Ｄが信号電極228の一端側から他端側にまで延在している。また、遮光膜BMは、層間絶縁膜225上に形成されており、平面視してゲート配線221、補助容量配線222、ドレイン配線Ｄ、共通電極227および信号電極228と重なるように配置されている。また、遮光膜BM上であって、信号電極228と重畳する領域に導電膜Ｇが形成されている。また、導電膜Ｇは信号電極228と電気的に接続されている。なお、図10の斜線で示されている領域は遮光膜BMの形成領域を意味する。
　液晶表示装置1Dでは、遮光膜BMがドレイン配線Ｄを覆うように形成されていることで、ドレイン配線Ｄが光を反射してしまうことで生じる画像表示のコントラストの低下を抑制できる。
　＜液晶表示装置の製造方法＞
　本発明の液晶表示装置の製造方法の一例について、図12～図17を参照しながら説明する。なお、図12～図17は図10のVI－VI線に対応した断面図であり、下記では当該断面の状態について説明する。
　まず、図12に示すように、公知の成膜工程、パターニング工程などによって、第２基板22の第１主面22ａ上にゲート絶縁膜223、ドレイン配線Ｄ、ソース配線224、層間絶縁膜225および遮光膜BMを形成する。そして、上記部材が形成された第２基板22の第１主面22ａ上に、導電性材料からなる導体層100を形成する。
　次に、図13に示すように、第２基板22の第１主面22ａ上に形成された導体層100に、感光性樹脂からなるレジスト膜REを形成する。
　そして、遮光膜BMおよび導体層100が形成された主面（第１主面22ａ）とは反対側、すなわち第２主面22ｂ側から露光光Ｅを照射してレジスト膜REを露光し感光させる。
　ここで、遮光膜BMは高い光吸収性を有しているので、露光光Ｅは遮光膜BMにより吸収され遮られる。つまり、遮光膜BMはマスクパターンとして機能するので、上記の裏面露光では遮光膜BM上に位置するレジスト膜REは感光されない。
　次に、図14に示すように、第２基板22の第１主面22ａ上にフォトマスクPHを用意し、第２基板22の第１主面22ａ側から露光光Ｅを照射して追加露光を行う。この追加露光により、遮光膜BMの形成領域に位置するレジスト膜REにおいてシールド電極Ｓおよび導電膜Ｇが形成される領域以外の部位を感光させる。
　そして、図15に示すように、上記露光により感光した部分のレジスト膜REを現像処理によって除去する。
　次いで、薬液によってレジスト膜REから露出した導体層100の一部をエッチングすることで、図16に示すように、遮光膜BMの形成領域にシールド電極Ｓおよび導電膜Ｇを形成することができる。
　本製造方法では、遮光膜BM上に導体層100を成膜し、裏面露光によって導体層100上のレジスト膜REを露光させることで、遮光膜BMの形成領域内にシールド電極Ｓおよび導電膜Ｇを高い位置精度で形成することができ、遮光膜BMの形成領域内にシールド電極Ｓおよび導電膜Ｇを容易に位置させることができる。すなわち、本製造方法を採用することで、製造ばらつきによる遮光膜BMとシールド電極Ｓおよび導電膜Ｇとの位置ずれの発生を抑制できる。
　次いで、公知の成膜工程、パターニング工程などによって、第２基板22の第１主面22ａ上に第２平坦化膜226、共通電極227および信号電極228などを形成することで、いわゆるＴＦＴ基板を製造できる。
　この第２基板22に対して、カラーフィルタ211および第１平坦化膜212などが形成された第１基板21を対向配置し、第１基板21と第２基板22との間に液晶層23を設けることで、図17に示すような液晶表示装置を製造できる。
　次に、図18、図19、図20および図21に上記製造方法の変形例を示す。
　まず、上記製造方法によって、第２基板22の第１主面22ａ上に第２平坦化膜226まで形成する。そして、図18に示すように、導電性材料からなる導体層101を形成し、その上にレジスト膜REを形成する。その後、第２基板22の第２主面22ｂ側から露光光Ｅを照射してレジスト膜REに対して露光を行う。
　ここで、遮光膜BMはマスクパターンとして機能するので、上記の裏面露光では遮光膜BM上に位置するレジスト膜REは感光されない。
　次に、図19に示すように、第２基板22の第１主面22ａ上にフォトマスクPHを用意し、第２基板22の第１主面22ａ側から露光光Ｅを照射して追加露光を行う。この追加露光により、遮光膜BMの形成領域に位置するレジスト膜REにおいて、信号電極228および共通電極227が形成される領域以外の部位を感光させる。
　そして、図20に示すように、上記露光により感光した部分のレジスト膜REを現像処理によって除去し、薬液によってレジスト膜REから露出した導体層101をエッチングする。そして、残ったレジスト膜REを剥離することで、図21に示すように、共通電極227および信号電極228を形成することができる。
　図18、図19、図20および図21に示す製造方法では、遮光膜BM上に導体層101を成膜し、裏面露光によって導体層101上のレジスト膜REを露光させることで、遮光膜BMの形成領域内に共通電極227および信号電極228を高い位置精度で形成でき、遮光膜BMの形成領域内に共通電極227および信号電極228を容易に位置させることができる。すなわち、製造ばらつきによる遮光膜BMとシールド電極Ｓと共通電極227との関係において位置ずれの発生を抑制できるとともに、製造ばらつきによる遮光膜BMと導電膜Ｇと信号電極228との関係における位置ずれの発生を抑制できる。
　本発明は上記の実施の形態１～５に特に限定されるものではなく、本発明の範囲内で種々の変更および改良が可能である。
　上記の実施形態では、シールド電極Ｓが遮光膜226上に設けられているが、図22に示すように、シールド電極Ｓを遮光膜BMとソース配線224との間に設けてもよい。このような構成であっても、ソース配線224の電圧の変動による信号電極228への影響を抑制するとともに、シールド電極Ｓによる輝度の低下の抑制を図ることができる。
　１、1A、1B、1C、1D　液晶表示装置
　２　液晶パネル
　Ｐ　画素
　21　第１基板
　21A　第１主面
　21B　第２主面（主面）
　211　カラーフィルタ
　212　第１平坦化膜
　22　第２基板
　22ａ　第１主面（主面）
　22ｂ　第２主面
　221　ゲート配線
　222　補助容量配線
　223　ゲート絶縁膜
　224　ソース配線
　225　層間絶縁膜
　226　第２平坦化膜（第１絶縁膜）
　227　共通電極
　228　信号電極
　BM　遮光膜
　Ｓ　シールド電極
　SH　開口部
　Ｄ　ドレイン配線
　C1C2，C3　コンタクトホール
　23　液晶層
　３　光源装置
　31　光源
　32　導光板
　４　第１偏光板
　５　第２偏光板
　RE　レジスト膜
　100，101　導体層
　Ｅ　露光光

Claims (9)

  1. 　主面同士を対向させて配置された第１基板および第２基板と、前記第１基板および前記第２基板との間に配置された液晶層と、前記第２基板の前記主面上に設けられた複数のゲート配線と、複数の前記ゲート配線に交差するように配置された複数のソース配線と、前記ソース配線を覆うように設けられた遮光膜と、複数の前記ゲート配線、複数の前記ソース配線および前記遮光膜を覆うように設けられた第１絶縁膜と、前記第１絶縁膜上に設けられた信号電極と、前記第１絶縁膜上に前記信号電極に重ならないように設けられた、前記信号電極との間で電界を形成するための共通電極とを備え、
    複数の前記ゲート配線および複数の前記ソース配線によって囲まれた領域に位置する前記信号電極と前記ソース配線との間に位置するとともに前記遮光膜に重なるようにシールド電極が設けられていることを特徴とする液晶表示装置。
  2. 　前記シールド電極は前記遮光膜上に設けられている請求項１に記載の液晶表示装置。
  3. 　前記シールド電極の形成領域は前記共通電極の形成領域内に位置している請求項１または２に記載の液晶表示装置。
  4. 　前記第２基板の前記主面上には、前記第１絶縁膜を介して前記信号電極と対向するように補助容量配線が設けられており、
    前記シールド電極は前記補助容量配線と接続されている請求項１～３のいずれかに記載の液晶表示装置。
  5. 　前記第２基板の前記主面上には、前記信号電極に接続されたドレイン配線が設けられており、
    前記シールド電極の一部は第２絶縁膜を介して前記ドレイン配線と重なっている請求項１～４のいずれかに記載の液晶表示装置。
  6. 　前記シールド電極は前記共通電極に接続されている請求項１～５のいずれかに記載の液晶表示装置。
  7. 　前記シールド電極はコンタクトホールを介して前記共通電極に接続されており、
    前記コンタクトホールは前記遮光膜に重なるように位置している請求項６に記載の液晶表示装置。
  8. 　前記シールド電極は開口部を有しており、前記シールド電極の前記開口部は前記ソース配線と重なるように設けられている請求項１～７のいずれかに記載の液晶表示装置。
  9. 　主面同士を対向させて配置された第１基板および第２基板と、前記第１基板および前記第２基板との間に配置された液晶層と、前記第２基板の前記主面上に設けられた複数のゲート配線と、複数の前記ゲート配線に交差するように配置された複数のソース配線と、前記ソース配線を覆うように設けられた遮光膜と、複数の前記ゲート配線、複数の前記ソース配線および前記遮光膜を覆うように設けられた第１絶縁膜と、前記第１絶縁膜上に設けられた信号電極と、前記第１絶縁膜上に前記信号電極に重ならないように設けられた、前記信号電極との間で電界を形成するための共通電極と、複数の前記ゲート配線および複数の前記ソース配線によって囲まれた領域に位置する前記信号電極と前記ソース配線との間に位置するとともに前記遮光膜上に設けられたシールド電極とを備える液晶表示装置の製造方法において、
    前記第２基板の前記主面上に複数の前記ソース配線を形成する工程と、
    前記第２基板の前記主面上に前記ソース配線を覆うように前記遮光膜を形成する工程と、
    前記遮光膜が形成された前記第２基板の前記主面上に透光性の導電性材料からなる導体層を形成する工程と、
    前記導体層上に感光性材料からなるレジスト膜を形成する工程と、
    前記基板の前記主面とは反対側に位置する反対主面側から前記レジスト膜を露光する工程と、
    前記レジスト膜の露光された部分を除去して前記導体層の一部を露出させる工程と、
    前記導体層の露出させた前記一部を除去することによって、前記遮光膜上に前記シールド電極を形成する工程とを含む液晶表示装置の製造方法。
PCT/JP2012/063046 2011-05-30 2012-05-22 液晶表示装置およびその製造方法 WO2012165221A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201280022205.9A CN103534643B (zh) 2011-05-30 2012-05-22 液晶显示装置以及其制造方法
JP2013517981A JP5627774B2 (ja) 2011-05-30 2012-05-22 液晶表示装置およびその製造方法
EP12793117.8A EP2717092B1 (en) 2011-05-30 2012-05-22 Liquid crystal display device and method for manufacturing same
US14/116,485 US9541805B2 (en) 2011-05-30 2012-05-22 Liquid crystal display device including shield electrodes and light shielding films and method of manufacturing the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011120672 2011-05-30
JP2011-120672 2011-05-30
JP2011-213805 2011-09-29
JP2011213805 2011-09-29

Publications (1)

Publication Number Publication Date
WO2012165221A1 true WO2012165221A1 (ja) 2012-12-06

Family

ID=47259082

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/063046 WO2012165221A1 (ja) 2011-05-30 2012-05-22 液晶表示装置およびその製造方法

Country Status (5)

Country Link
US (1) US9541805B2 (ja)
EP (1) EP2717092B1 (ja)
JP (1) JP5627774B2 (ja)
CN (1) CN103534643B (ja)
WO (1) WO2012165221A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140061818A1 (en) * 2012-03-16 2014-03-06 Boe Technology Group Co., Ltd. Tft array subsrate, fabrication method, and display device thereof
US20150062521A1 (en) * 2013-09-02 2015-03-05 Samsung Display Co., Ltd. Liquid crystal display
JP2015114669A (ja) * 2013-12-09 2015-06-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 液晶表示装置
JP2015206830A (ja) * 2014-04-17 2015-11-19 株式会社ジャパンディスプレイ 表示装置
US9958720B2 (en) 2014-04-17 2018-05-01 Japan Display Inc. Display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102316458B1 (ko) * 2015-03-24 2021-10-25 삼성디스플레이 주식회사 액정 표시장치
CN106886108B (zh) * 2017-04-28 2020-07-10 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100250A (ja) * 1999-09-30 2001-04-13 Nec Corp 透過液晶パネル、画像表示装置、パネル製造方法
JP2004198846A (ja) 2002-12-19 2004-07-15 Chi Mei Electronics Corp 画像表示装置
JP2004302448A (ja) * 2003-03-19 2004-10-28 Nec Lcd Technologies Ltd 液晶表示装置及びその製造方法
JP2006301505A (ja) 2005-04-25 2006-11-02 Sharp Corp 表示装置
JP2007018015A (ja) * 2001-02-23 2007-01-25 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置及び電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018597A1 (fr) * 1999-09-07 2001-03-15 Hitachi, Ltd Afficheur à cristaux liquides
JP2002323706A (ja) 2001-02-23 2002-11-08 Nec Corp 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
KR100966452B1 (ko) * 2005-03-14 2010-06-28 엘지디스플레이 주식회사 수평전계방식 액정표시소자 및 그 제조방법
JP4687259B2 (ja) * 2005-06-10 2011-05-25 カシオ計算機株式会社 液晶表示装置
KR101242033B1 (ko) * 2010-05-05 2013-03-11 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100250A (ja) * 1999-09-30 2001-04-13 Nec Corp 透過液晶パネル、画像表示装置、パネル製造方法
JP2007018015A (ja) * 2001-02-23 2007-01-25 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置及び電子機器
JP2004198846A (ja) 2002-12-19 2004-07-15 Chi Mei Electronics Corp 画像表示装置
JP2004302448A (ja) * 2003-03-19 2004-10-28 Nec Lcd Technologies Ltd 液晶表示装置及びその製造方法
JP2006301505A (ja) 2005-04-25 2006-11-02 Sharp Corp 表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2717092A4

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140061818A1 (en) * 2012-03-16 2014-03-06 Boe Technology Group Co., Ltd. Tft array subsrate, fabrication method, and display device thereof
US9240422B2 (en) * 2012-03-16 2016-01-19 Boe Technology Group Co., Ltd. TFT array subsrate, fabrication method, and display device thereof
US20150062521A1 (en) * 2013-09-02 2015-03-05 Samsung Display Co., Ltd. Liquid crystal display
CN104423108A (zh) * 2013-09-02 2015-03-18 三星显示有限公司 液晶显示器
JP2015114669A (ja) * 2013-12-09 2015-06-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 液晶表示装置
US11175545B2 (en) 2013-12-09 2021-11-16 Samsung Display Co., Ltd. Liquid crystal display
JP2015206830A (ja) * 2014-04-17 2015-11-19 株式会社ジャパンディスプレイ 表示装置
US9958720B2 (en) 2014-04-17 2018-05-01 Japan Display Inc. Display device
US10466522B2 (en) 2014-04-17 2019-11-05 Japan Display Inc. Display device

Also Published As

Publication number Publication date
JP5627774B2 (ja) 2014-11-19
EP2717092B1 (en) 2016-01-06
US20140071387A1 (en) 2014-03-13
CN103534643A (zh) 2014-01-22
EP2717092A1 (en) 2014-04-09
CN103534643B (zh) 2016-03-23
US9541805B2 (en) 2017-01-10
EP2717092A4 (en) 2014-12-17
JPWO2012165221A1 (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
JP5627774B2 (ja) 液晶表示装置およびその製造方法
JP5437971B2 (ja) 液晶表示装置
US9116407B2 (en) Array substrate and manufacturing method thereof and display device
JP5806383B2 (ja) 液晶表示装置
US10197842B2 (en) Liquid crystal display device
JP2017067874A (ja) 表示装置およびその製造方法
WO2017024708A1 (zh) 显示基板及其制作方法、显示器件
JP2019191239A (ja) 表示パネル
KR20170052801A (ko) 표시 장치 및 그 제조 방법
JP6232769B2 (ja) 表示装置用基板の製造方法及び表示装置用基板、表示装置
JP2013134317A (ja) 液晶表示装置
JP2014106322A (ja) 液晶表示装置
KR20120133130A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101881119B1 (ko) 액정표시장치용 어레이 기판
KR102244836B1 (ko) 컬러필터를 포함하는 어레이 기판
US10497725B2 (en) Method of producing display panel board
KR20210057854A (ko) 표시 장치
JP2008009272A (ja) 液晶表示装置
JP6001669B2 (ja) 液晶表示装置
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
JP2013246410A (ja) 液晶表示装置
JP2007072016A (ja) 液晶表示装置
JP2013114165A (ja) 液晶表示装置の製造方法
WO2012117956A1 (ja) 表示素子、表示装置、及びテレビ受信装置
JP2014026061A (ja) 液晶表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280022205.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12793117

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013517981

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14116485

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2012793117

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE