WO2012137462A1 - 窒化物系半導体素子およびその製造方法 - Google Patents

窒化物系半導体素子およびその製造方法 Download PDF

Info

Publication number
WO2012137462A1
WO2012137462A1 PCT/JP2012/002268 JP2012002268W WO2012137462A1 WO 2012137462 A1 WO2012137462 A1 WO 2012137462A1 JP 2012002268 W JP2012002268 W JP 2012002268W WO 2012137462 A1 WO2012137462 A1 WO 2012137462A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride
plane
electrode
contact layer
Prior art date
Application number
PCT/JP2012/002268
Other languages
English (en)
French (fr)
Inventor
横川　俊哉
尚美 安杖
井上　彰
加藤　亮
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2013501468A priority Critical patent/JP5232338B2/ja
Priority to CN201280002602.XA priority patent/CN103283043A/zh
Publication of WO2012137462A1 publication Critical patent/WO2012137462A1/ja
Priority to US13/799,973 priority patent/US8890175B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Definitions

  • the present application relates to a nitride semiconductor device and a method for manufacturing the same.
  • Nitride-based semiconductors having nitrogen (N) as a group V element are regarded as promising materials for short-wavelength light-emitting elements because of their large band gap.
  • gallium nitride compound semiconductors GaN-based semiconductors
  • LEDs blue light-emitting diodes
  • semiconductor lasers made of GaN-based semiconductors have been put into practical use ( For example, see Patent Documents 1 and 2).
  • a GaN-based semiconductor has a wurtzite crystal structure.
  • FIG. 1 schematically shows a unit cell of GaN.
  • a part of Ga shown in FIG. 1 can be substituted with Al and / or In.
  • FIG. 2 shows four basic vectors a1, a2, a3, and c that are generally used to represent the surface of the wurtzite crystal structure in a four-index notation (hexagonal crystal index).
  • the basic vector c extends in the [0001] direction, and this direction is called “c-axis”.
  • a plane perpendicular to the c-axis is called “c-plane” or “(0001) plane”.
  • c-axis” and “c-plane” may be referred to as “C-axis” and “C-plane”, respectively.
  • a c-plane substrate that is, a substrate having a (0001) plane on the surface is used as a substrate on which a GaN-based semiconductor crystal is grown.
  • polarization Electro Mechanical Polarization
  • the “c-plane” is also called “polar plane”.
  • a piezoelectric field is generated along the c-axis direction in the InGaN quantum well in the active layer.
  • a substrate having a nonpolar plane for example, a (10-10) plane called m-plane perpendicular to the [10-10] direction on the surface has been studied.
  • “-” attached to the left of the number in parentheses representing the Miller index means “bar”.
  • the m-plane is a plane parallel to the c-axis (basic vector c), and is orthogonal to the c-plane.
  • Ga atoms and nitrogen atoms exist on the same atomic plane, and therefore no polarization occurs in the direction perpendicular to the m plane.
  • the semiconductor multilayer structure is formed in a direction perpendicular to the m-plane, no piezoelectric field is generated in the active layer, so that the above problem can be solved.
  • the m-plane is a general term for the (10-10) plane, the (-1010) plane, the (1-100) plane, the (-1100) plane, the (01-10) plane, and the (0-110) plane.
  • the X plane may be referred to as a “growth plane”.
  • a semiconductor layer formed by X-plane growth may be referred to as an “X-plane semiconductor layer”.
  • a nitride-based semiconductor element including a semiconductor layer whose growth surface is an X plane may be simply referred to as an “X plane semiconductor element”.
  • Patent Documents 3 and 4 relate to reduction of contact resistance in an m-plane semiconductor element. The entire disclosure of Patent Documents 3 and 4 is incorporated herein.
  • the conventional m-plane semiconductor element has a problem that the contact resistance is higher than that of the c-plane semiconductor element.
  • Embodiments of the present invention can provide a nitride-based semiconductor device and a manufacturing method that can reduce contact resistance while the growth surface is an m-plane.
  • a nitride semiconductor device includes a p-type contact layer whose growth surface is an m-plane, and an electrode provided on the growth surface of the p-type contact layer.
  • the p-type contact layer is a GaN-based semiconductor layer having a thickness of 26 nm or more and 60 nm or less and containing oxygen having a concentration equal to or higher than the Mg concentration of the p-type contact layer.
  • a method for manufacturing a nitride-based semiconductor device includes a step (a) of preparing a substrate, and a nitride-based semiconductor having a p-type semiconductor region made of a GaN-based semiconductor, the growth surface being an m-plane.
  • the p-type contact layer is formed.
  • the contact resistance of the p-type contact layer whose growth surface is the m-plane can be reduced.
  • a perspective view schematically showing a unit cell of GaN Perspective view showing basic vectors a1, a2, a3, c of wurtzite crystal structure (A) is a schematic cross-sectional view of the nitride-based semiconductor light-emitting device 100 of the first embodiment, (b) is a diagram showing an m-plane crystal structure, and (c) is a diagram showing a c-plane crystal structure. (A)-(c) is a figure which shows distribution of Mg and Ag in an electrode typically Using SIMS (Secondary Ion-microprobe Mass Spectrometer), No. 1 to No.
  • SIMS Secondary Ion-microprobe Mass Spectrometer
  • FIG. 5 is a graph showing the results of measuring the profile in the depth direction of Mg in the p-GaN contact layer 26 of up to 5 samples (before electrode formation) No. shown in FIG.
  • the graph which shows the result of having measured the current-voltage characteristic and specific contact resistance of 1 sample No. shown in FIG.
  • Graph showing results of measuring current-voltage characteristics and specific contact resistance of 2 samples No. shown in FIG.
  • FIG. 4 is a graph showing the results of measurement of current-voltage characteristics and specific contact resistance of sample 4
  • FIG. 5 is a graph showing the results of measurement of current-voltage characteristics and specific contact resistance of sample 5 TLM electrode pattern Using SIMS, no. 1 to No.
  • the graph which shows the result of having measured the profile of the depth direction of the oxygen in the p-GaN contact layer 26 before electrode formation using SIMS (Secondary Ion-microprobe Mass Spectrometer) No. shown in FIG. 9 is a graph showing the results of measuring the current-voltage characteristics and specific contact resistance of the oxygen profile shown in FIG. Sectional drawing which shows embodiment of a white light source
  • a nitride semiconductor device includes a p-type contact layer whose growth surface is an m-plane, and an electrode provided on the growth surface of the p-type contact layer.
  • the p-type contact layer is a GaN-based semiconductor layer having a thickness of 26 nm or more and 60 nm or less and containing oxygen having a concentration equal to or higher than the Mg concentration of the p-type contact layer.
  • the p-type contact layer has a thickness of 30 nm to 45 nm.
  • the p-type contact layer contains 4 ⁇ 10 19 cm ⁇ 3 or more and 2 ⁇ 10 20 cm ⁇ 3 or less of Mg.
  • the p-type contact layer contains 4 ⁇ 10 19 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less of Mg.
  • the p-type contact layer contains oxygen of 4 ⁇ 10 20 cm ⁇ 3 or less.
  • the electrode includes a first layer in contact with the p-type contact layer, and the first layer includes at least one of Mg, Zn, and Ag.
  • the electrode includes a first layer in contact with the p-type contact layer, and the first layer is an Mg layer, a Zn layer, or an Ag layer.
  • the electrode includes a first layer in contact with the p-type contact layer, and the first layer is an alloy layer including at least two of Mg, Zn, and Ag.
  • the electrode includes an alloy layer formed on the first layer, and the alloy layer is made of an alloy including at least one of Ag, Pt, Mo, and Pd and Mg.
  • the electrode includes a metal layer provided on the first layer or the alloy layer.
  • the metal layer is made of at least one metal selected from the group consisting of Ag, Pt, Mo, and Pd.
  • the first layer consists of a single film.
  • the first layer includes a plurality of parts separated in an island shape.
  • a p-type semiconductor region other than the p-type contact layer is provided, and the thickness of the p-type semiconductor region is not less than 100 nm and not more than 500 nm, and is not less than 1 ⁇ 10 18 cm ⁇ 3 and not less than 1 ⁇ 10 19 cm ⁇ 3.
  • the following Mg is included.
  • a light source includes any one of the nitride semiconductor elements described above and a wavelength conversion unit including a fluorescent material that converts the wavelength of light emitted from the nitride semiconductor elements.
  • a method for manufacturing a nitride-based semiconductor device includes a step (a) of preparing a substrate, and a nitride-based semiconductor having a p-type semiconductor region made of a GaN-based semiconductor, the growth surface being an m-plane.
  • the p-type contact layer is formed.
  • the step (c) includes a step (c1) of forming a first layer in contact with the p-type contact layer and including at least one of Mg, Zn, and Ag.
  • the step (c) includes a step (c2) of forming a metal layer made of at least one metal selected from the group consisting of Ag, Pt, Mo and Pd on the first layer. Including.
  • the step (c) includes a step (c3) of heat-treating the first layer and the metal layer after the step (c2).
  • FIG. 3A schematically shows a cross-sectional configuration of the nitride-based semiconductor light-emitting device 100 according to the embodiment of the present invention.
  • a nitride-based semiconductor light emitting device 100 shown in FIG. 3A is a semiconductor device made of a GaN-based semiconductor, and has a nitride-based semiconductor multilayer structure.
  • the nitride-based semiconductor light-emitting device 100 of this embodiment includes a GaN-based substrate 10 having an m-plane as a main surface 12, a semiconductor multilayer structure 20 formed on the GaN-based substrate 10, and a semiconductor multilayer structure 20. And the formed electrode 30.
  • the semiconductor multilayer structure 20 is an m-plane semiconductor multilayer structure formed by m-plane growth, and the growth plane is an m-plane. Since there are cases where a-plane GaN grows on an r-plane sapphire substrate, it is not always necessary that the surface of the GaN-based substrate 10 is an m-plane depending on the growth conditions. In the configuration of the present embodiment, it is sufficient that the growth surface of the p-type semiconductor region in contact with the electrode in at least the semiconductor multilayer structure 20 is an m-plane.
  • the nitride-based semiconductor light-emitting device 100 of the present embodiment includes the GaN substrate 10 that supports the semiconductor multilayer structure 20, but may include another substrate instead of the GaN substrate 10, or the substrate may be removed. It is also possible to use it in the state.
  • FIG. 3B schematically shows a crystal structure in a cross section (a cross section perpendicular to the substrate surface) of the nitride-based semiconductor whose growth surface is the m-plane. Since Ga atoms and nitrogen atoms exist on the same atomic plane parallel to the m-plane, no polarization occurs in the direction perpendicular to the m-plane. That is, the m-plane is a nonpolar plane, and no piezo electric field is generated in the active layer grown in the direction perpendicular to the m-plane.
  • the added In and Al are located at the Ga site and replace Ga. Even if at least part of Ga is substituted with In or Al, no polarization occurs in the direction perpendicular to the m-plane.
  • a GaN-based substrate having an m-plane on the surface is referred to as an “m-plane GaN-based substrate” in this specification.
  • an m-plane GaN substrate is used and a semiconductor is grown on the m-plane of the substrate. This is because the surface orientation of the surface of the GaN-based substrate is reflected in the surface orientation of the semiconductor product structure.
  • the surface of the substrate does not necessarily need to be an m-plane, and the substrate does not need to remain in the final device.
  • FIG. 3C schematically shows the crystal structure of a nitride semiconductor cross section (cross section perpendicular to the substrate surface) whose growth surface is the c plane.
  • Ga atoms and nitrogen atoms do not exist on the same atomic plane parallel to the c-plane.
  • polarization occurs in a direction perpendicular to the c-plane.
  • a GaN-based substrate having a c-plane on the surface is referred to as a “c-plane GaN-based substrate” in this specification.
  • the c-plane GaN-based substrate is a general substrate for growing GaN-based semiconductor crystals. Since the positions of the Ga atomic layer and the nitrogen atomic layer parallel to the c-plane are slightly shifted in the c-axis direction, polarization is formed along the c-axis direction.
  • the Al d Ga e N layer 25 is located on the side opposite to the main surface 12 side of the GaN-based substrate 10 with respect to the active layer 24.
  • the active layer 24 is an electron injection region in the nitride semiconductor light emitting device 100.
  • the active layer 24 of the present embodiment includes a GaInN / GaN multiple quantum well (MQW) in which Ga 0.9 In 0.1 N well layers (eg, 9 nm thick) and GaN barrier layers (eg, 9 nm thick) are alternately stacked. It has a structure (for example, a thickness of 81 nm).
  • MQW multiple quantum well
  • a p-type Al d Ga e N layer 25 is provided on the active layer 24.
  • the thickness of the p-type Al d Ga e N layer 25 is, for example, 0.2 to 2 ⁇ m.
  • An undoped GaN layer 27 may be provided between the active layer 24 and the Al d Ga e N layer 25.
  • the Al u Ga v In w N layer 22 of the present embodiment is a first conductivity type (n-type) Al u Ga v In w N layer 22.
  • the Al composition ratio d need not be uniform in the thickness direction.
  • the Al composition ratio d may change continuously or stepwise in the thickness direction. That is, the Al d Ga e N layer 25 may have a multilayer structure in which a plurality of layers having different Al composition ratios d are stacked, and the dopant concentration may also change in the thickness direction. .
  • the p-type Al d Ga e N layer 25 includes a p-Al d Ga e N contact layer 26 on the growth surface side.
  • the thickness of the Al d Ga e N layer 25 other than the p-Al d Ga e N contact layer 26 is, for example, not less than 10 nm and not more than 500 nm, and the Mg concentration in this region is, for example, 1 ⁇ 10 18 cm ⁇ 3 or more. 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the p-Al d Ga e N contact layer 26 has a high oxygen concentration. As will be described in detail later, the high concentration of Mg in the p-Al d Ga e N contact layer 26 effectively works in terms of promoting Ga diffusion. When a region other than the p-Al d Ga e N contact layer 26 in the Al d Ga e N layer 25 is provided with a thickness of 100 nm to 500 nm, the p-Al d Ga e N contact layer 26 has a high concentration. Even if Mg is contained, Mg can be prevented from diffusing to the active layer 24 side.
  • the Mg concentration of the p-Al d Ga e N contact layer 26 is 4 ⁇ 10 19 cm ⁇ 3 or more and 2 ⁇ 10 20 cm ⁇ 3 or less. More preferably, it is 1 ⁇ 10 20 cm ⁇ 3 or less.
  • the “thickness” of the p-Al d Ga e N contact layer 26 is such that the Mg concentration in the p-Al d Ga e N layer 25 is 4 ⁇ 10 19 cm ⁇ 3 or more and 2 ⁇ 10 20 cm ⁇ 3 or less. Defined by the thickness of the part.
  • the thickness of the p-Al d Ga e N contact layer 26 is 26 nm or more and 60 nm or less. This thickness is more preferably 30 nm or more and 45 nm or less.
  • the contact resistance can be sufficiently lowered.
  • the thickness of the p-Al d Ga e N contact layer 26 is 30 nm or more, the contact resistance can be further reduced.
  • the thickness of the p-Al d Ga e N contact layer 26 to 60 nm or less, an increase in the bulk resistance of the Al d Ga e N contact layer 26 can be suppressed.
  • the thickness of the p-Al d Ga e N contact layer 26 to 45 nm or less, the bulk resistance can be further reduced.
  • the contact resistance can be sufficiently reduced. Details of the impurity concentration and thickness of the p-Al d Ga e N contact layer 26 will be described later using measurement results.
  • the p-Al d Ga e N contact layer 26 can be composed of a layer (GaN layer) in which the Al composition ratio d is zero. Further, the Al composition d may not be zero. For example, Al 0.05 Ga 0.95 N having an Al composition d of about 0.05 can be used as the p-Al d Ga e N contact layer 26.
  • An electrode 30 is formed on the semiconductor multilayer structure 20.
  • the electrode 30 of the present embodiment includes an Mg layer 32 and an Ag layer 34 formed on the Mg layer 32.
  • the Mg layer 32 in the electrode 30 is in contact with the p-Al d Ga e N contact layer 26 of the semiconductor multilayer structure 20 and functions as a part of the p-type electrode (p-side electrode).
  • the Mg layer 32 and the Ag layer 34 may be alloyed. That is, only the boundary portion between the Mg layer 32 and the Ag layer 34 may be alloyed, or the entire electrode 30 may be alloyed.
  • FIGS. 4A to 4C are views for explaining alloying between the Mg layer 32 and the Ag layer 34.
  • FIG. FIG. 4A shows a state in which a part of the Mg layer 32 and the Ag layer 34 are alloyed.
  • the electrode 30A includes an Mg layer 32 in contact with the p-Al d Ga e N contact layer 26, an Mg—Ag alloy layer 61A present on the Mg layer 32, And an Ag layer 34 existing on the Mg—Ag alloy layer 61A.
  • FIG. 4B shows a state in which the alloying of Mg and Ag has progressed to a portion in contact with the p-Al d Ga e N contact layer 26.
  • the Mg layer 32 (the portion of the electrode 30B that contacts the p-Al d Ga e N contact layer 26) of the electrode 30B is formed of an Mg—Ag alloy.
  • the Ag layer 34 exists on the Mg layer 32.
  • FIG. 4 (c) shows the electrode 30C in a state where the entire Mg layer and Ag layer are alloyed.
  • the electrode 30C is composed only of the Mg—Ag alloy layer 61C.
  • the Mg—Ag alloy shown in FIGS. 4A to 4C is composed of Mg and Ag (the main components are Mg and Ag).
  • the structures shown in FIGS. 4A to 4C can be formed by performing a heat treatment after an Ag layer is formed on the Mg layer. Note that the structure illustrated in FIG. 4C may be formed by performing heat treatment after performing deposition using a mixture or compound of Mg and Ag as a deposition source.
  • the Ag layer 34 may be alloyed by adding one or more kinds of other metals (for example, Cu, Au, Pd, Nd, Sm, Sn, In, Bi, etc.) containing Ag as a main component. Good.
  • the Ag layer 34 alloyed with these metals is superior in heat resistance and reliability as compared with Ag.
  • An electrode layer or a wiring layer made of a metal or alloy other than these metals may be formed on each of the electrodes 30A, 30B, and 30C, in addition to the Mg layer 32 and the Ag layer 34.
  • the Mg layer 32 may be aggregated and separated in an island shape (island shape) by heat treatment after lamination. That is, it may be formed on the growth surface of the p-Al d Ga e N contact layer 26 from a plurality of portions spaced from each other. At this time, Ag constituting the Ag layer 34 enters between the island-like Mg layers 32. At least a part of the Ag layer 34 may be aggregated in an island shape.
  • the thickness of the electrode 30 of the present embodiment is, for example, not less than 10 nm and not more than 200 nm.
  • the thickness of the Mg layer 32 in the electrode 30 is, for example, not less than 2 nm and not more than 45 nm.
  • the thickness of the Mg layer 32 is the thickness of the Mg layer after the heat treatment.
  • the thickness of the Ag layer 34 is, for example, 200 nm or less (or 10 nm or more and 200 nm or less). Note that the thickness of the Mg layer 32 may be smaller than the thickness of the Ag layer 34. When the Mg layer 32 is thinner than the Ag layer 34, peeling between the Mg layer 32 and the p-Al d Ga e N contact layer 26 due to the strain balance between the Mg layer 32 and the Ag layer 34 is prevented. it can.
  • the electrode 30 includes a Mg layer 32 (first layer) that is in contact with the p-Al d Ga e N contact layer 26, and an Ag layer 34 ( Second layer).
  • the first layer may be made of Zn.
  • the first layer may be an alloy of Mg and Zn, or an alloy of Mg or Zn and a metal other than these.
  • the second layer may be formed of a metal other than Ag (for example, Pt, Pd, Mo).
  • the electrode 30 does not necessarily have a laminated structure of the first layer and the second layer, and may be composed of only one layer.
  • the thickness of the GaN-based substrate 10 having the m-plane main surface 12 is, for example, 100 to 400 ⁇ m. This is because there is no problem in handling the wafer if the substrate thickness is about 100 ⁇ m or more.
  • the substrate 10 of the present embodiment may have a laminated structure as long as it has an m-plane main surface 12 made of a GaN-based material. That is, the GaN-based substrate 10 of the present embodiment includes a substrate having at least an m-plane on the main surface 12, and therefore the entire substrate may be GaN-based or a combination with other materials. It doesn't matter.
  • an electrode 40 (n-type electrode) is formed on a part of an n-type Al u Ga v In w N layer (for example, a thickness of 0.2 to 2 ⁇ m) 22 on the substrate 10.
  • a recess 42 is formed in the region where the electrode 40 is formed in the semiconductor multilayer structure 20 so that a part of the n-type Al u Ga v In w N layer 22 is exposed.
  • An electrode 40 is provided on the surface of the n-type Al u Ga v In w N layer 22 exposed at the recess 42.
  • the electrode 40 has a laminated structure of, for example, a Ti layer, an Al layer, and an Ag layer, and the thickness of the electrode 40 is, for example, 100 to 200 nm.
  • FIG. 5 shows the results of measuring the profile in the depth direction of Mg atoms of the Al d Ga e N layer 25 having the p-Al d Ga e N contact layer 26 using SIMS.
  • the origin (0 ⁇ m) on the horizontal axis substantially corresponds to the growth surface of the p-Al d Ga e N contact layer 26.
  • a region where the value on the horizontal axis is “+” indicates a region closer to the substrate than the growth surface of the p-Al d Ga e N contact layer 26, and a larger value indicates a deeper position.
  • “1.0E + 17” shown on the vertical axis means “1.0 ⁇ 10 17 ”
  • “1.0E + 18” means “1.0 ⁇ 10 18 ”. That is, “1.0E + X” means “1.0 ⁇ 10 X ”.
  • the measurement results shown in FIG. 5 are measured without forming an electrode on the Al d Ga e N layer 25.
  • the measurement was performed in such a state in order to eliminate the influence caused by forming the electrode.
  • Reference numeral 1 denotes a sample in which the p-type contact layer 26 is not formed in the Al d Ga e N layer 25.
  • No. 2 to No. In the sample No. 5, the timing of starting the formation of the p-type contact layer 26 is different in the step of forming the Al d Ga e N layer 25.
  • the thickness of the p-type contact layer 2 (Mg impurity concentration is 4 ⁇ 10 19 cm ⁇ 3 or more) is about 3 nm.
  • the thickness of the p-type contact layer 3 (Mg impurity concentration is 4 ⁇ 10 19 cm ⁇ 3 or more) is about 5 nm. No.
  • the thickness of the contact layer 4 (Mg impurity concentration is 4 ⁇ 10 19 cm ⁇ 3 or more) is about 15 nm. No. The thickness of the contact layer 5 (Mg impurity concentration of 4 ⁇ 10 19 cm ⁇ 3 or more) is about 26 nm.
  • FIG. 6A to 6E show No. 1 shown in FIG. 1 to No.
  • An electrode including an Mg / Ag layer is formed on the sample No. 5, and current-voltage characteristics and contact resistance are measured.
  • the contact resistance shown in FIG. 6A to FIG. 6E was evaluated using a TLM (Transmission Line Method) method.
  • Each curve of the current-voltage characteristics shown in FIGS. 6A to 6E corresponds to the inter-electrode distance of the TLM electrode pattern shown in FIG. 6F.
  • FIG. 6F shows a state in which a plurality of electrodes of 100 ⁇ m ⁇ 200 ⁇ m are arranged at intervals of 8 ⁇ m, 12 ⁇ m, 16 ⁇ m, and 20 ⁇ m.
  • the contact resistance is generally inversely proportional to the contact area S (cm 2 ).
  • R Rc
  • the proportional constant Rc is referred to as a specific contact resistance and corresponds to the contact resistance R when the contact area S is 1 cm 2 . That is, the magnitude of the specific contact resistance does not depend on the contact area S and is an index for evaluating the contact characteristics.
  • specific contact resistance may be abbreviated as “contact resistance”.
  • Sample No. having no p-Al d Ga e N contact layer 26 The specific contact resistance of 1 is 3.7 ⁇ 10 ⁇ 2 ( ⁇ cm 2 ) as shown in FIG. 6A.
  • Sample No. 2, no. 3, no. 4 p-Al d Ga e N contact layers 26 have thicknesses of 3 nm, 5 nm, and 15 nm, respectively, and their specific contact resistances are 7.1 ⁇ 10 ⁇ 2 as shown in FIGS. 6B to 6D.
  • Sample No. 5 The p-Al d Ga e N contact layer 26 of No. 5 has a thickness of 26 nm.
  • the specific contact resistance of 5 is 1.1 ⁇ 10 ⁇ 3 ( ⁇ cm 2 ) as shown in FIG. 6E.
  • the thickness of the p-Al d Ga e N contact layer 26 region containing 4 ⁇ 10 19 cm ⁇ 3 or more of Mg impurities in the Al d Ga e N layer 25
  • the specific contact resistance Is 1.1 ⁇ 10 ⁇ 3 ⁇ cm 2 the specific contact resistance Is 1.1 ⁇ 10 ⁇ 3 ⁇ cm 2 , and this value becomes smaller as the p-Al d Ga e N contact layer 26 becomes thicker.
  • Patent Document 3 shows in Patent Document 3 that the intrinsic contact resistance can be reduced by forming an electrode including an Mg layer on an m-plane p-type nitride semiconductor layer.
  • Figures 6A As can be seen from the results shown in FIG. 6E, in a configuration in which Mg layer 32 is in contact with the p-Al d Ga e N contact layer 26, to optimize the Mg concentration profile of p-Al d Ga e N contact layer 26 As a result, the contact resistance can be further reduced.
  • FIG. 7 shows the No. shown in FIG. 4 and no.
  • an electrode 30 composed of an Mg / Ag layer is formed on a semiconductor manufactured by the same manufacturing method as in No. 5 (for convenience of explanation, these samples are also referred to as No. 4 and No. 5).
  • the result of having measured the profile of the depth direction using SIMS is shown.
  • the thickness of the Mg layer of the electrode 30 before the heat treatment is 7 nm
  • the thickness of the Ag layer is 75 nm.
  • the vertical axis of the graph shows the signal intensity detected by the SIMS detector and the atomic concentration proportional to the signal intensity.
  • Each profile shown in FIG. 7 is a measurement result of a sample subjected to heat treatment at 600 ° C. for 10 minutes in a state where the electrode 30 is formed.
  • the value of “depth” on the horizontal axis in the vicinity of 0.09 indicates the interface between the Mg layer 32 and the p-Al d Ga e N contact layer 26 in the electrode 30. .
  • the position whose value is larger on the horizontal axis than this interface is in the p-Al d Ga e N contact layer 26, and the position whose value is smaller on the horizontal axis than this interface is in the electrode 30.
  • Mg has a thickness of 26 nm or more and 60 nm or less, 4 ⁇ 10 19 cm ⁇ 3 or more and 2 ⁇ 10 20 cm ⁇ 3 or less, and 1 ⁇ 10 19 cm ⁇ 3 or more and 4 ⁇ 10 20 cm ⁇ 3.
  • a p-Al d Ga e N contact layer 26 is formed from a GaN-based semiconductor layer containing the following oxygen. That is, the oxygen concentration range of the p-type contact layer includes the entire Mg concentration range of the p-type contact layer. Therefore, the oxygen concentration of the p-type contact layer may be lower than the Mg concentration of the p-type contact layer, or may be higher than the Mg concentration of the p-type contact layer. Furthermore, an Mg layer 32 may be provided on the p-Al d Ga e N contact layer 26. Thereby, it is considered that the movement of Ga is promoted and the contact resistance is lowered. The principle that Ga vacancies are formed by Mg is considered to be the same as the principle disclosed in Patent Document 4.
  • N atoms diffuse together with Ga atoms to the electrode side, a state where N is insufficient on the p-type GaN growth surface side, that is, N vacancies are also formed. Since N vacancies have donor properties, charge compensation occurs between Ga vacancies and N vacancies on the growth surface side of p-type GaN. Further, it is considered that the crystallinity of the GaN crystal is deteriorated by the elimination of N atoms. Therefore, when N atoms as well as Ga atoms diffuse to the electrode side, the contact resistance between the p-type GaN layer and the electrode is high. In addition, in this embodiment, this inventor has confirmed by another experiment that N atom has hardly diffused to the electrode side.
  • each element is presumed to occur in the same manner even if a part of Ga is substituted with In in the p-Al d Ga e N contact layer 26.
  • a Zn layer is used as the first layer of the electrode 30, an alloy of Mg and Zn is used, an alloy of Mg or Zn and a metal other than these is used, and the second layer It is presumed that this is the same even when a metal other than Ag is used.
  • an m-plane substrate 10 is prepared.
  • a GaN substrate is used as the substrate 10.
  • the GaN substrate of the present embodiment is obtained by using the HVPE (Hydride Vapor Phase Epitaxy) method.
  • a thick film GaN on the order of several mm is grown on a c-plane sapphire substrate.
  • an m-plane GaN substrate is obtained by cutting the thick film GaN in the direction perpendicular to the c-plane and the m-plane.
  • the production method of the GaN substrate is not limited to the above, and a method of producing an ingot of bulk GaN using a liquid phase growth method such as a sodium flux method or a melt growth method such as an ammonothermal method, and cutting it in the m plane But it ’s okay.
  • a gallium oxide, a SiC substrate, a Si substrate, a sapphire substrate, or the like can be used in addition to a GaN substrate.
  • the plane orientation of the SiC or sapphire substrate is preferably the m-plane.
  • the growth surface may not necessarily be the m-plane depending on the growth conditions. It is sufficient that at least the surface (growth surface) of the semiconductor multilayer structure 20 is an m-plane.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • an Al u Ga v In w N layer 22 is formed on the m-plane GaN substrate 10.
  • Al u Ga v In w N layer 22 for example, AlGaN having a thickness of 3 ⁇ m is formed.
  • an AlGaN layer is formed by supplying TMG (Ga (CH 3 ) 3 ), TMA (Al (CH 3 ) 3 ), and NH 3 on the m-plane GaN substrate 10 at 1100 ° C. accumulate.
  • the active layer 24 is formed on the Al u Ga v In w N layer 22.
  • the active layer 24 has a GaInN / GaN multiple quantum well (MQW) structure with a thickness of 81 nm in which a Ga 0.9 In 0.1 N well layer with a thickness of 9 nm and a GaN barrier layer with a thickness of 9 nm are alternately stacked.
  • MQW multiple quantum well
  • the growth temperature may be lowered to 800 ° C.
  • the In incorporation efficiency is improved.
  • an Al d Ga e N layer 25 is formed on the undoped GaN layer.
  • 0.5 ⁇ m-thick p-Al0.14Ga0.86N is formed as the Al d Ga e N layer 25, TMG, NH3, TMA, and Cp2Mg (cyclohexane) as p-type impurities at a growth temperature of 950 ° C. Pentadienylmagnesium).
  • the Mg concentration of the p-Al d Ga e N contact layer 26 is made higher than the Mg concentration of other portions of the Al d Ga e N layer 25.
  • the concentration of oxygen impurities in the Al d Ga e N layer 25 is set to 1 ⁇ 10 19 cm ⁇ 3 or more and 4 ⁇ 10 20 cm ⁇ 3 or less.
  • the concentration of oxygen impurities in the p-Al d Ga e N contact layer 26 can be controlled, for example, by controlling the oxygen-containing concentration in the NH 3 gas.
  • oxygen used as an impurity contained in a gas used for growing the p-Al d Ga e N layer for example, NH 3 gas
  • a gas used for growing the p-Al d Ga e N layer for example, NH 3 gas
  • the m-plane is a plane orientation in which oxygen is easily taken in during the growth of a nitride-based semiconductor.
  • the present inventor has made use of this property to utilize oxygen mixed in the NH 3 gas.
  • the present inventors have found that the oxygen concentration inside the p-Al d Ga e N layer can be adjusted by controlling the supply flow rate of the NH 3 gas.
  • the oxygen concentration inside the p-Al d Ga e N layer can be increased. Conversely, if the supply flow rate of NH 3 gas is reduced, p-Al d Ga e is reduced. The oxygen concentration inside the N layer can be lowered.
  • Cp2Mg which is an Mg source gas.
  • Cp2Mg is a raw material gas for Mg
  • increasing the supply flow rate of Cp2Mg naturally changes the Mg concentration of the p-Al d Ga e N layer, but it determines the growth rate of the p-type layer.
  • the oxygen concentration can also be changed by process parameters such as growth temperature and gas pressure.
  • the oxygen concentration in the p-Al d Ga e N portions other than the contact layer 26 is set lower than the oxygen concentration of the p-Al d Ga e N contact layer 26
  • the oxygen concentration in the p-Al d Ga e N layer 25 other than the p-Al d Ga e N contact layer 26 is, for example, in the range of 1 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 18 cm ⁇ 3. Can be set.
  • the growth temperature is kept at 950 ° C. and the flow rate is 8 sccm.
  • NH 3 with a flow rate of 7.5 slm and Cp2Mg with a flow rate of 400 sccm may be supplied.
  • the impurity concentration of the p-Al d Ga e N contact layer 26 is 4 ⁇ 10. It can be 19 cm ⁇ 3 or more.
  • the growth temperature of the p-Al d Ga e N contact layer 26 can be set to 900 ° C. or higher and 1000 ° C. or lower. By setting the growth temperature to 900 ° C. or higher, it is possible to reduce a decrease in crystallinity due to a decrease in growth rate. Moreover, the surface roughness by the detachment
  • the p-GaN contact layer, the Al d Ga e N layer 25, the undoped GaN layer, and the active layer 24 are partially removed to form the recess 42, and the Al x GayInzN layer 22 n
  • the mold electrode forming region is exposed.
  • a Ti / Pt layer is formed as the n-type electrode 40 on the n-type electrode formation region located at the bottom of the recess 42.
  • an Mg layer 32 is formed on the p-Al d Ga e N contact layer 26, and an Ag layer 34 is formed on the Mg layer 32. Thereby, the p-type electrode 30 is formed.
  • the Mg layer 32 is preferably formed by pulse vapor deposition in order to form a dense and high-quality film, but may be formed by a thermal CVD method, molecular beam epitaxy (MBE), or the like.
  • the Ag layer 34 can be formed by ordinary vapor deposition or the like.
  • the contact resistance When the temperature of the heat treatment performed with the electrode 30 formed is 500 ° C. or higher, the contact resistance suddenly decreases. At 600 ° C., the contact resistance further decreased. Further, when the temperature was raised and the temperature was 700 ° C., the contact resistance was higher than that at the temperature of 600 ° C., but a contact resistance lower than the conventional one was obtained.
  • heat processing temperature it can set to 500 degreeC or more, for example. Moreover, by setting it as 700 degrees C or less, deterioration of the film quality of an electrode or a GaN layer can be reduced (patent document 3).
  • the substrate 10 and part of the Al u Ga v In w N layer 22 may be removed by using a method such as laser lift-off, etching, and polishing. In this case, only the substrate 10 may be removed, or only a part of the substrate 10 and the Al u Ga v In w N layer 22 may be selectively removed. Of course, the substrate 10 and the Al u Ga v In w N layer 22 may be left without being removed.
  • the nitride-based semiconductor light-emitting device 100 of this embodiment is formed.
  • nitride-based semiconductor light emitting device 100 of the present embodiment when a voltage is applied between the n-type electrode 40 and the p-type electrode 30, holes are transferred from the p-type electrode 30 toward the active layer 24. Electrons are injected from the active layer 24 toward the active layer 24, and holes and electrons are recombined in the active layer to emit light having a wavelength of, for example, 450 nm.
  • the p-type nitride compound semiconductor layer having the c-plane as the growth surface contains Mg of 4 ⁇ 10 19 cm ⁇ 3 or more, the p-type nitride-based compound is caused by an increase in resistance in the layer. Contact resistance between the compound semiconductor layer and the electrode increases. In the case of the c-plane, the effect of Mg promoting the diffusion of Ga is small. In a p-type nitride compound semiconductor layer having a c-plane as a growth surface, it is preferable to make the p-type nitride compound semiconductor layer as thin as possible (for example, about 10 nm) in order to reduce the resistance in the layer. it is conceivable that. Also in the p-Al d Ga e N contact layer 26 having the m-plane as the growth surface in this embodiment, the resistance in the layer increases as the Mg impurity increases, but the contact resistance decreases.
  • a c-plane nitride semiconductor light emitting device formed under the same conditions as in this embodiment except that it is formed by c-plane growth, a p-type nitride semiconductor layer (c-plane) and Mg It was confirmed that the contact resistance with the / Ag electrode was approximately 8.0 ⁇ 10 ⁇ 3 ⁇ cm 2 . This value is higher than the contact resistance when m-plane growth is performed. This is presumably because in the c-plane nitride semiconductor light emitting device, N atoms are diffused to the Mg / Ag electrode side together with Ga atoms.
  • FIG. 8 schematically shows a cross-sectional configuration of the nitride-based semiconductor light-emitting element 101 according to the second embodiment.
  • the electrode 31 is composed only of an Ag layer. Since the other configuration is the same as that of the nitride-based semiconductor light-emitting device 100 in the first embodiment, a detailed description thereof is omitted.
  • the Ag layer of the electrode 31 has a thickness of 100 nm to 500 nm, for example.
  • the Ag layer may be alloyed by adding one or more kinds of other metals (for example, Cu, Au, Pd, Nd, Sm, Sn, In, Bi, etc.) containing Ag as a main component. .
  • Ag layers alloyed with these metals are superior in heat resistance, reliability and the like as compared with Ag.
  • the sample used for this measurement is such that the thickness of the p-Al d Ga e N contact layer 26 is 26 nm, and the Mg concentration profile contained in the p-Al d Ga e N contact layer 26 is the sample No. 1 shown in FIG. Same as 5.
  • an electrode 31 made of an Ag layer having a thickness of 100 nm was formed on the p-Al d Ga e N contact layer 26 of this sample. It was confirmed that the specific contact resistance of 8.0 ⁇ 10 ⁇ 4 ⁇ cm 2 to 1.0 ⁇ 10 ⁇ 3 ⁇ cm 2 was obtained with the sample of this embodiment. Thus, it was confirmed that the contact resistance can be sufficiently reduced also in this embodiment.
  • the thickness and form of the Mg deposition layer, p-Al d Ga e N concentration of Mg contained in the contact layer 26, p-Al d Ga e N thickness of the contact layer 26, the heat treatment after the formation of the electrode 31 condition It varies depending on etc.
  • the Mg deposited layer may be a layer containing Mg as a main component, or may be an alloy of Mg and the metal of the electrode 31. Further, Ga or the like in the semiconductor stacked structure 20 may be included.
  • the Mg deposited layer is not necessarily in the form of a layer, but may be in the form of an island.
  • Ga moves from the p-Al d Ga e N contact layer 26 to the electrode 31, and p-Al It is considered that Ga vacancies are generated in the d Ga e N contact layer 26. It is considered that N atoms have hardly moved to the electrode 31 side. It is considered that the contact resistance is lowered by the above principle. Note that there is a possibility that an Mg precipitation layer exists also in the c-plane nitride semiconductor light emitting device (comparative example) formed under the same conditions as in the present embodiment except that it is formed by c-plane growth. .
  • the manufacturing method of this embodiment is the same as that of the first embodiment except that an Ag layer is formed as the electrode 31.
  • the Ag layer can be formed by ordinary vapor deposition or the like.
  • the p-Al d Ga e N contact layer 26 has an impurity concentration of 4 ⁇ 10 19 cm ⁇ 3 or more and 2 ⁇ 10 20 cm ⁇ 3 or less, a thickness of 26 nm or more and 60 nm or less, By including impurities, the contact resistance can be sufficiently reduced.
  • the reflectance of the light generated in the active layer 24 by the electrode 31 can be increased. Since the reflectance of Ag light is high, it is preferable that the distance from the growth surface of the p-Al d Ga e N contact layer 26 to the Ag layer in the electrode 31 is short when light reflection is taken into consideration.
  • the Mg layer 32 is interposed between the Ag layer 34 and the p-Al d Ga e N contact layer 26 in the electrode 31, but in this embodiment, the Mg layer of the first embodiment is used.
  • the distance between the Ag layer and the p-Al d Ga e N contact layer 26 in the electrode 31 is shortened by the thickness of the layer 32. Therefore, the reflectance of light from the active layer 24 can be increased as compared with the first embodiment.
  • the electrode 31 is composed of an Ag layer.
  • the surface of the electrode 31 may be covered with a protective electrode made of a metal other than Ag (for example, Ti, Pt, Mo, Pd, Au, W, etc.).
  • a protective layer made of a dielectric for example, SiO 2 or SiN
  • a wiring metal Au, AuSn, etc.
  • the electrode 31 may be made of a metal other than Ag (for example, Pt, Pd, Mo), or may be made of two or more kinds of alloys.
  • the electrode 31 may be composed of a plurality of layers.
  • the Ag layer of the electrode 31 has a thickness of 100 nm to 500 nm, for example.
  • the Ag layer may be alloyed by adding one or more kinds of other metals (for example, Cu, Au, Pd, Nd, Sm, Sn, In, Bi, etc.) containing Ag as a main component. .
  • Ag layers alloyed with these metals are superior in heat resistance, reliability and the like as compared with Ag.
  • the sample used for this measurement is such that the thickness of the p-Al d Ga e N contact layer 26 is 26 nm, and the Mg concentration profile contained in the p-Al d Ga e N contact layer 26 is the sample No. 1 shown in FIG. Same as 5.
  • an electrode 31 made of an Ag layer having a thickness of 100 nm was formed on the p-Al d Ga e N contact layer 26 of this sample. Further, the concentration of oxygen impurities was set to 1 ⁇ 10 19 cm ⁇ 3 or more.
  • FIG. 9 shows the result of measuring the profile in the depth direction of oxygen atoms of the Al d Ga e N layer 25 having the p-Al d Ga e N contact layer 26 using SIMS.
  • the origin (0 ⁇ m) on the horizontal axis substantially corresponds to the growth surface of the p-Al d Ga e N contact layer 26.
  • a region where the value on the horizontal axis is “+” indicates a region closer to the substrate than the growth surface of the p-Al d Ga e N contact layer 26, and a larger value indicates a deeper position.
  • “1.0E + 17” shown on the vertical axis means “1.0 ⁇ 10 17 ”
  • “1.0E + 18” means “1.0 ⁇ 10 18 ”. That is, “1.0E + X” means “1.0 ⁇ 10 X ”.
  • the measurement result shown in FIG. 9 is measured in a state where no electrode is formed on the AlGaN layer 25.
  • the measurement was performed in such a state in order to eliminate the influence caused by forming the electrode.
  • the thickness of the contact layer (oxygen impurity concentration of 1 ⁇ 10 19 cm ⁇ 3 or more) is about 30 nm.
  • FIG. 10 shows No. 1 shown in FIG. 9 shows the results of measurement of current-voltage characteristics and contact resistance by forming an electrode including an Mg / Ag layer on the contact layer having the Mg impurity profile of the sample 5 and the oxygen impurity profile shown in FIG. .
  • the contact resistance shown in FIG. 10 was evaluated using a TLM (Transmission Line Method) method.
  • Each curve of current-voltage characteristics shown in FIG. 10A corresponds to the interelectrode distance of the TLM electrode pattern shown in FIG. 6F.
  • an electrode 31 made of an Ag layer having a thickness of 100 nm was formed. It was confirmed that the specific contact resistance of 3.0 ⁇ 10 ⁇ 4 ⁇ cm 2 was obtained with the sample of this embodiment.
  • the light emitting device according to the embodiment of the present invention may be used as a light source as it is.
  • the light-emitting element according to the present embodiment can be suitably used as a light source (for example, a white light source) having an extended wavelength band when combined with a resin or the like including a fluorescent material for wavelength conversion.
  • FIG. 11 is a schematic diagram showing an example of such a white light source.
  • the light source of FIG. 11 includes a light emitting device 100 having the configuration shown in FIG. 3A and a phosphor that converts the wavelength of light emitted from the light emitting device 100 into a longer wavelength (for example, YAG: Yttrium Aluminum Garnet). And a resin layer 200 in which is dispersed.
  • the light emitting element 100 is mounted on a support member 220 having a wiring pattern formed on the surface, and a reflection member 240 is disposed on the support member 220 so as to surround the light emitting element 100.
  • the resin layer 200 is formed so as to cover the light emitting element 100.
  • the p-type semiconductor region in contact with the electrode 30 is made of GaN or AlGaN
  • a layer containing In, for example, InGaN may be used.
  • “In 0.2 Ga 0.8 N” with an In composition of 0.2, for example, can be used for the contact layer in contact with the electrode 30.
  • the p-type semiconductor region (p-Al d Ga e N contact layer 26) with which the electrode 30 is in contact may be formed from a GaN-based semiconductor.
  • the effect of reducing the contact resistance can naturally be obtained in light emitting elements (semiconductor lasers) other than LEDs and devices other than light emitting elements (for example, transistors and light receiving elements).
  • the actual growth surface or main surface of the m-plane semiconductor need not be a plane that is completely parallel to the m-plane, and may be inclined at a predetermined angle from the m-plane.
  • the inclination angle is defined by the angle formed by the normal line of the actual growth surface in the nitride-based semiconductor layer and the normal line of the m-plane (m-plane when not inclined).
  • the actual growth plane can be inclined from the m-plane (the m-plane when not inclined) toward the vector direction represented by the c-axis direction and the a-axis direction.
  • the absolute value of the inclination angle ⁇ may be in the range of 5 ° or less, preferably 1 ° or less in the c-axis direction.
  • the “m plane” includes a plane inclined in a predetermined direction from the m plane (m plane when not inclined) within a range of ⁇ 5 °.
  • the growth surface of the nitride-based semiconductor layer is generally tilted from the m-plane, but it is considered that a large number of m-plane regions are exposed microscopically. It is done. Thereby, it is considered that the surface inclined at an angle of 5 ° or less in absolute value from the m-plane has the same properties as the m-plane. If the absolute value of the tilt angle ⁇ is greater than 5 °, the internal quantum efficiency is reduced by the piezoelectric field. Therefore, the absolute value of the inclination angle ⁇ is set to 5 ° or less.
  • Mg is doped as the p-type impurity of the Al d Ga e N layer 25 and the p-Al d Ga e N contact layer 26.
  • Zn, Be, or the like may be additionally doped as a p-type dopant other than Mg.
  • the electrode provided on the semiconductor multilayer structure may include an Mg layer, a Zn layer, or an Ag layer.
  • the Mg layer, Zn layer, and Ag layer refer to layers containing Mg, Zn, and Ag, respectively, and impurities other than Ma, Zn, and Ag are 1 mol% or less with respect to Mg, Zn, and Ag.
  • the electrode may include a layer made of any two alloys of Mg, Zn, or Ag.
  • This semiconductor multilayer structure includes a p-type semiconductor region having an m-plane as a main surface or a growth surface. Contact resistance can be reduced by including Mg impurities and oxygen impurities at a predetermined concentration or more in a region of a certain thickness or more where such an electrode contacts the growth surface of the p-type semiconductor region.
  • the contact resistance of the m-plane semiconductor element can be reduced.
  • embodiments of the present invention can be applied to GaN-based semiconductor light-emitting elements such as light-emitting diodes and laser diodes in the visible wavelength range such as ultraviolet to blue, green, orange and white.
  • Such a light emitting element is expected to be applied to the fields of display, illumination, optical information processing, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　窒化物系半導体素子は、成長面がｍ面であるｐ型コンタクト層２６と、ｐ型コンタクト層２６の成長面上に設けられた電極３０とを備えた窒化物系半導体素子でる。ｐ型コンタクト層２６は、２６ｎｍ以上６０ｎｍ以下の厚さを有し、前記ｐ型コンタクト層のＭｇ濃度以上の濃度の酸素を含むＧａＮ系半導体層である。

Description

窒化物系半導体素子およびその製造方法
　本願は、窒化物系半導体素子およびその製造方法に関する。
　Ｖ族元素として窒素（Ｎ）を有する窒化物系半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体（ＧａＮ系半導体）の研究は盛んに行われ、青色発光ダイオード（ＬＥＤ）、緑色ＬＥＤ、ならびに、ＧａＮ系半導体を材料とする半導体レーザも実用化されている（例えば、特許文献１、２参照）。ＧａＮ系半導体に代表される窒化物系半導体（ＡｌxＧａyＩｎzＮ（０≦ｘ，０＜ｙ，０≦ｚ、ｘ＋ｙ＋ｚ＝１））は、ウルツ鉱型結晶構造を有している。図１は、ＧａＮの単位格子を模式的に示している。ＡｌxＧａyＩｎzＮ（０≦ｘ，０＜ｙ，０≦ｚ、ｘ＋ｙ＋ｚ＝１）半導体の結晶では、図１に示すＧａの一部がＡｌおよび／またはＩｎに置換され得る。
　図２は、ウルツ鉱型結晶構造の面を４指数表記（六方晶指数）で表すために一般的に用いられている４つの基本ベクトルａ１、ａ２、ａ３、ｃを示している。基本ベクトルｃは、［０００１］方向に延びており、この方向は「ｃ軸」と呼ばれる。ｃ軸に垂直な面（ｐｌａｎｅ）は「ｃ面」または「（０００１）面」と呼ばれている。なお、「ｃ軸」および「ｃ面」は、それぞれ、「Ｃ軸」および「Ｃ面」と表記される場合もある。
　ＧａＮ系半導体を用いて半導体素子を作製する場合、ＧａＮ系半導体結晶を成長させる基板として、ｃ面基板すなわち（０００１）面を表面に有する基板が使用される。しかしながら、ｃ面においてはＧａの原子層と窒素の原子層の位置がｃ軸方向に僅かにずれているため、分極（Ｅｌｅｃｔｒｉｃａｌ　Ｐｏｌａｒｉｚａｔｉｏｎ）が形成される。このため、「ｃ面」は「極性面」とも呼ばれている。分極の結果、活性層におけるＩｎＧａＮの量子井戸にはｃ軸方向に沿ってピエゾ電界が発生する。このようなピエゾ電界が活性層に発生すると、キャリアの量子閉じ込めシュタルク効果により、活性層内における電子およびホールの分布に位置ずれが生じるため、内部量子効率が低下する。このため、半導体レーザであれば、しきい値電流の増大が引き起こされる。ＬＥＤであれば、消費電力の増大や発光効率の低下が引き起こされる。また、注入キャリア密度の上昇と共にピエゾ電界のスクリーニングが起こり、発光波長の変化も生じる。
　そこで、これらの課題を解決するため、非極性面、例えば［１０－１０］方向に垂直な、ｍ面と呼ばれる（１０－１０）面を表面に有する基板を使用することが検討されている。ここで、ミラー指数を表すカッコ内の数字の左に付された「－」は、「バー」を意味する。ｍ面は、図２に示されるように、ｃ軸（基本ベクトルｃ）に平行な面であり、ｃ面と直交している。ｍ面においてはＧａ原子と窒素原子は同一原子面上に存在するため、ｍ面に垂直な方向に分極は発生しない。その結果、ｍ面に垂直な方向に半導体積層構造を形成すれば、活性層にピエゾ電界も発生しないため、上記課題を解決することができる。
　ｍ面は、（１０－１０）面、（－１０１０）面、（１－１００）面、（－１１００）面、（０１－１０）面、（０－１１０）面の総称である。なお、本明細書において、「Ｘ面成長」とは、六方晶ウルツ鉱構造のＸ面（Ｘ＝ｃ、ｍ）に垂直な方向にエピタキシャル成長が生じることを意味するものとする。Ｘ面成長において、Ｘ面を「成長面」と称する場合がある。また、Ｘ面成長によって形成された半導体の層を「Ｘ面半導体層」と称する場合がある。また、成長面がＸ面である半導体層を備える窒化物系半導体素子を簡単に「Ｘ面半導体素子」と称する場合がある。
　特許文献３、４は、ｍ面半導体素子におけるコンタクト抵抗の低減に関している。特許文献３、４の開示内容の全体をここに援用する。
特開２００１－３０８４６２号公報 特開２００３－３３２６９７号公報 国際公開第２０１０／１１３４０５号 国際公開第２０１０／０５２８１０号
　従来のｍ面半導体素子には、ｃ面半導体素子よりもコンタクト抵抗が高いという課題がある。
　本発明の実施形態は、成長面がｍ面でありながらコンタクト抵抗を低減できる窒化物系半導体素子および製造方法を提供できる。
　本発明の実施形態において、窒化物系半導体素子は、成長面がｍ面であるｐ型コンタクト層と、前記ｐ型コンタクト層の前記成長面上に設けられた電極とを備えた窒化物系半導体素子であって、前記ｐ型コンタクト層は、２６ｎｍ以上６０ｎｍ以下の厚さを有し、当該ｐ型コンタクト層のＭｇ濃度以上の濃度の酸素を含むＧａＮ系半導体層である。
　本発明の実施形態において、窒化物系半導体素子の製造方法は、基板を用意する工程（ａ）と、成長面がｍ面であり、ＧａＮ系半導体からなるｐ型半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程（ｂ）と、前記半導体積層構造の前記ｐ型半導体領域の前記成長面上に電極を形成する工程（ｃ）とを含み、前記工程（ｂ）は、２６ｎｍ以上６０ｎｍ以下の厚さを有するＧａＮ系半導体層からなるｐ型コンタクト層を形成する工程（ｂ１）を含み、工程（ｂ１）では、前記ｐ型コンタクト層のＭｇ濃度以上の濃度の酸素を含むように前記ｐ型コンタクト層を形成する。
　本発明の実施形態の窒化物系半導体素子によれば、成長面がｍ面であるｐ型コンタクト層のコンタクト抵抗を低減することができる。
ＧａＮの単位格子を模式的に示す斜視図 ウルツ鉱型結晶構造の基本ベクトルａ１、ａ２、ａ３、ｃを示す斜視図 （ａ）は、第１の実施形態の窒化物系半導体発光素子１００の断面模式図、（ｂ）はｍ面の結晶構造を表す図、（ｃ）はｃ面の結晶構造を表す図 （ａ）から（ｃ）は、電極におけるＭｇおよびＡｇの分布を模式的に示す図 ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ－ｍｉｃｒｏｐｒｏｂｅ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｅｒ）を用いて、Ｎｏ．１からＮｏ．５までの試料（電極形成前）のｐ－ＧａＮコンタクト層２６におけるＭｇの深さ方向のプロファイルを測定した結果を示すグラフ 図５に示すＮｏ．１の試料の電流－電圧特性および固有コンタクト抵抗を測定した結果を示すグラフ 図５に示すＮｏ．２の試料の電流－電圧特性および固有コンタクト抵抗を測定した結果を示すグラフ 図５に示すＮｏ．３の試料の電流－電圧特性および固有コンタクト抵抗を測定した結果を示すグラフ 図５に示すＮｏ．４の試料の電流－電圧特性および固有コンタクト抵抗を測定した結果を示すグラフ 図５に示すＮｏ．５の試料の電流－電圧特性および固有コンタクト抵抗を測定した結果を示すグラフ ＴＬＭ電極のパターン図 ＳＩＭＳを用いて、Ｎｏ．１からＮｏ．５までの試料（電極形成後）のＭｇおよびＧａの深さ方向のプロファイルを測定した結果を示すグラフ 第２の実施形態の窒化物系半導体発光素子１０１の断面模式図 ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ－ｍｉｃｒｏｐｒｏｂｅ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｅｒ）を用いて、電極形成前のｐ－ＧａＮコンタクト層２６における酸素の深さ方向のプロファイルを測定した結果を示すグラフ 図５に示すＮｏ．５のＭｇプロファイルで、図９に示す酸素プロファイルの電流－電圧特性および固有コンタクト抵抗を測定した結果を示すグラフ 白色光源の実施形態を示す断面図
　本発明の実施形態において、窒化物系半導体素子は、成長面がｍ面であるｐ型コンタクト層と、前記ｐ型コンタクト層の前記成長面上に設けられた電極とを備えた窒化物系半導体素子であって、前記ｐ型コンタクト層は、２６ｎｍ以上６０ｎｍ以下の厚さを有し、前記ｐ型コンタクト層のＭｇ濃度以上の濃度の酸素を含むＧａＮ系半導体層である。
　ある実施形態において、前記ｐ型コンタクト層は、ＡｌxＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ＞０，ｚ≧０）半導体層である。
　ある実施形態において、前記ｐ型コンタクト層は、３０ｎｍ以上４５ｎｍ以下の厚さを有する。
　ある実施形態において、前記ｐ型コンタクト層は、４×１０19ｃｍ-3以上２×１０20ｃｍ-3以下のＭｇを含む。
　ある実施形態において、前記ｐ型コンタクト層は、４×１０19ｃｍ-3以上１×１０20ｃｍ-3以下のＭｇを含む。
　ある実施形態において、前記ｐ型コンタクト層は、４×１０20ｃｍ-3以下の酸素を含む。
　ある実施形態において、前記電極は、前記ｐ型コンタクト層と接する第１の層を備え、前記第１の層は、Ｍｇ、ＺｎおよびＡｇの少なくとも一つを含む。
　ある実施形態において、前記電極は、前記ｐ型コンタクト層と接する第１の層を備え、前記第１の層は、Ｍｇ層、Ｚｎ層またはＡｇ層である。
　ある実施形態において、前記電極は、前記ｐ型コンタクト層と接する第１の層を備え、前記第１の層は、Ｍｇ、ＺｎおよびＡｇの少なくとも二つを含む合金層である。
　ある実施形態において、前記電極は、前記第１の層上に形成された合金層を含み、前記合金層は、Ａｇ、Ｐｔ、ＭｏおよびＰｄの少なくとも一つとＭｇとを含む合金からなる。
　ある実施形態において、前記電極は、前記第１の層上または前記合金層上に設けられた金属層を備える。
　ある実施形態において、前記金属層は、Ａｇ、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属から形成されている。
　ある実施形態において、前記第１の層は、一つの膜からなる。
　ある実施形態において、前記第１の層は、アイランド状に分離した複数の部分からなる。
　ある実施形態において、前記ｐ型コンタクト層以外のｐ型半導体領域を備え、前記ｐ型半導体領域の厚さは１００ｎｍ以上５００ｎｍ以下であり、１×１０18ｃｍ-3以上１×１０19ｃｍ-3以下のＭｇを含む。
　本発明の実施形態において、光源は、上記何れかの窒化物系半導体素子と、前記窒化物系半導体素子から放射された光の波長を変換する蛍光物質を含む波長変換部とを備える。
　本発明の実施形態において、窒化物系半導体素子の製造方法は、基板を用意する工程（ａ）と、成長面がｍ面であり、ＧａＮ系半導体からなるｐ型半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程（ｂ）と、前記半導体積層構造の前記ｐ型半導体領域の前記成長面上に電極を形成する工程（ｃ）とを含み、前記工程（ｂ）は、２６ｎｍ以上６０ｎｍ以下の厚さを有するＧａＮ系半導体層からなるｐ型コンタクト層を形成する工程（ｂ１）を含み、工程（ｂ１）では、前記ｐ型コンタクト層のＭｇ濃度以上の濃度の酸素を含むように前記ｐ型コンタクト層を形成する。
　ある実施形態において、前記工程（ｃ）は、前記ｐ型コンタクト層と接し、Ｍｇ、ＺｎおよびＡｇの少なくとも何れか一つを含む第１の層を形成する工程（ｃ１）を含む。
　ある実施形態において、前記工程（ｃ）は、前記第１の層上にＡｇ、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属からなる金属層を形成する工程（ｃ２）を含む。
　ある実施形態において、前記工程（ｃ）は、前記工程（ｃ２）の後、前記第１の層および前記金属層を加熱処理する工程（ｃ３）を含む。
　以下、図面を参照しながら、本発明の実施形態をより詳細に説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
　図３（ａ）は、本発明の実施形態に係る窒化物系半導体発光素子１００の断面構成を模式的に示している。図３（ａ）に示した窒化物系半導体発光素子１００は、ＧａＮ系半導体からなる半導体デバイスであり、窒化物系半導体積層構造を有している。
　本実施形態の窒化物系半導体発光素子１００は、ｍ面を主面１２とするＧａＮ系基板１０と、ＧａＮ系基板１０の上に形成された半導体積層構造２０と、半導体積層構造２０の上に形成された電極３０とを備えている。本実施形態では、半導体積層構造２０は、ｍ面成長によって形成されたｍ面半導体積層構造であり、その成長面はｍ面である。なお、ｒ面サファイア基板上にはａ面ＧａＮが成長するという事例もあることから、成長条件によっては必ずしもＧａＮ系基板１０の表面がｍ面であることが必須とならない。本実施形態の構成においては、少なくとも半導体積層構造２０のうち、電極と接触するｐ型半導体領域の成長面がｍ面であればよい。
　本実施形態の窒化物系半導体発光素子１００は、半導体積層構造２０を支持するＧａＮ基板１０を備えているが、ＧａＮ基板１０に代えて他の基板を備えていても良いし、基板が取り除かれた状態で使用されることも可能である。
　図３（ｂ）は、成長面がｍ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示している。Ｇａ原子と窒素原子は、ｍ面に平行な同一原子面上に存在するため、ｍ面に垂直な方向に分極は発生しない。すなわち、ｍ面は非極性面であり、ｍ面に垂直な方向に成長した活性層内ではピエゾ電界が発生しない。なお、添加されたＩｎおよびＡｌは、Ｇａのサイトに位置し、Ｇａを置換する。Ｇａの少なくとも一部がＩｎやＡｌで置換されていても、ｍ面に垂直な方向に分極は発生しない。
　ｍ面を表面に有するＧａＮ系基板は、本明細書では「ｍ面ＧａＮ系基板」と称される。ｍ面に垂直な方向に成長したｍ面窒化物系半導体積層構造を得るには、典型的には、ｍ面ＧａＮ基板を用い、その基板のｍ面上に半導体を成長させればよい。ＧａＮ系基板の表面の面方位が、半導体積構造の面方位に反映されるからである。しかし、前述したように、基板の表面がｍ面である必要は必ずしもなく、また、最終的なデバイスに基板が残っている必要も無い。
　参考のために、図３（ｃ）に、成長面がｃ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示す。Ｇａ原子と窒素原子は、ｃ面に平行な同一原子面上に存在しない。その結果、ｃ面に垂直な方向に分極が発生する。ｃ面を表面に有するＧａＮ系基板を、本明細書では「ｃ面ＧａＮ系基板」と称する。
　ｃ面ＧａＮ系基板は、ＧａＮ系半導体結晶を成長させるための一般的な基板である。ｃ面に平行なＧａの原子層と窒素の原子層の位置がｃ軸方向に僅かにずれているため、ｃ軸方向に沿って分極が形成される。
　再び、図３（ａ）を参照する。ｍ面ＧａＮ系基板１０の主面（ｍ面）１２の上には、半導体積層構造２０が形成されている。半導体積層構造２０は、ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０，ｂ≧０，ｃ≧０）を含む活性層２４と、Ａｌx1Ｉｎy1Ｇａz1Ｎ層（ｘ１＋ｙ１＋ｚ１＝１，ｘ１≧０，ｙ１≧０，ｚ１＞０）２５とを含んでいる。Ａｌx1Ｉｎy1Ｇａz1Ｎ層（ｘ１＋ｙ１＋ｚ１＝１，ｘ１≧０，ｙ１≧０，ｚ１＞０）は、Ａｌx2Ｉｎy2Ｇａz2Ｎコンタクト層（ｘ２＋ｙ２＋ｚ２＝１，ｘ２≧０，ｙ２≧０，ｚ２＞０）を含んでいる。Ａｌx1Ｉｎy1Ｇａz1Ｎ層（ｘ１＋ｙ１＋ｚ１＝１，ｘ１≧０，ｙ１≧０，ｚ１＞０）は、例えば、ＡｌdＧａeＮ層２５（ｄ＋ｅ＝１，ｄ≧０，ｅ＞０）であり、Ａｌx2Ｉｎy2Ｇａz2Ｎコンタクト層（ｘ２＋ｙ２＋ｚ２＝１，ｘ２≧０，ｙ２≧０，ｚ２＞０）は、例えば、ｐ－ＡｌdＧａeＮコンタクト層２６である。
　ＡｌdＧａeＮ層２５は、活性層２４を基準にしてＧａＮ系基板１０の主面１２の側とは反対の側に位置している。ここで、活性層２４は、窒化物系半導体発光素子１００における電子注入領域である。
　本実施形態の活性層２４は、Ｇａ0.9Ｉｎ0.1Ｎ井戸層（例えば、厚さ９ｎｍ）とＧａＮバリア層（例えば、厚さ９ｎｍ）とが交互に積層されたＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造（例えば、厚さ８１ｎｍ）を有している。
　活性層２４の上には、ｐ型のＡｌdＧａeＮ層２５が設けられている。ｐ型のＡｌdＧａeＮ層２５の厚さは、例えば、０．２～２μｍである。活性層２４とＡｌdＧａeＮ層２５との間には、アンドープのＧａＮ層２７を設けてもよい。
　本実施形態の半導体積層構造２０には、他の層も含まれており、活性層２４と基板１０との間には、ＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，ｕ≧０，ｖ≧０，ｗ≧０）２２が形成されている。本実施形態のＡｌuＧａvＩｎwＮ層２２は、第１導電型（ｎ型）のＡｌuＧａvＩｎwＮ層２２である。
　ＡｌdＧａeＮ層２５において、Ａｌの組成比率ｄは、厚さ方向に一様である必要は無い。ＡｌdＧａeＮ層２５において、Ａｌの組成比率ｄが厚さ方向に連続的または階段的に変化していても良い。すなわち、ＡｌdＧａeＮ層２５は、Ａｌの組成比率ｄが異なる複数の層が積層された多層構造を有していても良いし、ドーパントの濃度も厚さ方向に変化していてもよい。
　ｐ型のＡｌdＧａeＮ層２５は、その成長面側にｐ－ＡｌdＧａeＮコンタクト層２６を含んでいる。ＡｌdＧａeＮ層２５のうちｐ－ＡｌdＧａeＮコンタクト層２６以外の領域の厚さは、例えば１０ｎｍ以上５００ｎｍ以下であり、この領域のＭｇ濃度は例えば１×１０18ｃｍ-3以上１×１０19ｃｍ-3以下である。ｐ－ＡｌdＧａeＮコンタクト層２６は、ＡｌdＧａeＮ層２５のうちｐ－ＡｌdＧａeＮコンタクト層２６以外の領域よりも、高いＭｇ濃度を有する。ｐ－ＡｌdＧａeＮコンタクト層２６は高い酸素濃度を有する。後に詳述するように、ｐ－ＡｌdＧａeＮコンタクト層２６における高い濃度のＭｇは、Ｇａの拡散を促進する点で効果的に働く。ＡｌdＧａeＮ層２５のうちｐ－ＡｌdＧａeＮコンタクト層２６以外の領域を１００ｎｍ以上５００ｎｍ以下の厚さで設けた場合には、ｐ－ＡｌdＧａeＮコンタクト層２６に高い濃度のＭｇが含まれていても、Ｍｇが活性層２４側に拡散するのを抑制することができる。ｐ－ＡｌdＧａeＮコンタクト層２６のＭｇ濃度は、４×１０19ｃｍ-3以上２×１０20ｃｍ-3以下である。より好ましくは、１×１０20ｃｍ-3以下である。
　なお、ｐ－ＡｌdＧａeＮコンタクト層２６の「厚さ」は、ｐ－ＡｌdＧａeＮ層２５のうち、Ｍｇ濃度が４×１０19ｃｍ-3以上２×１０20ｃｍ-3以下の部分の厚さによって定義される。
　ｐ－ＡｌdＧａeＮコンタクト層２６の厚さは２６ｎｍ以上６０ｎｍ以下である。この厚さは、より好ましくは、３０ｎｍ以上４５ｎｍ以下である。ｐ－ＡｌdＧａeＮコンタクト層２６の厚さを２６ｎｍ以上とすることにより、コンタクト抵抗を十分に低下させることができる。また、ｐ－ＡｌdＧａeＮコンタクト層２６の厚さを３０ｎｍ以上とすることにより、さらにコンタクト抵抗を低下させることができる。また、ｐ－ＡｌdＧａeＮコンタクト層２６の厚さを６０ｎｍ以下とすることにより、ＡｌdＧａeＮコンタクト層２６のバルク抵抗の上昇を抑えることができる。また、ｐ－ＡｌdＧａeＮコンタクト層２６の厚さを４５ｎｍ以下とすることにより、バルク抵抗を更に低くすることができる。
　ｐ－ＡｌdＧａeＮコンタクト層２６におけるＭｇ濃度と厚さの両方を前述の範囲に収めることにより、コンタクト抵抗を十分に低下させることができる。ｐ－ＡｌdＧａeＮコンタクト層２６の不純物濃度および厚さについては、後に測定結果を用いて詳細を説明する。
　コンタクト抵抗低減の観点から、ｐ－ＡｌdＧａeＮコンタクト層２６は、Ａｌの組成比率ｄがゼロである層（ＧａＮ層）から構成され得る。また、Ａｌ組成ｄはゼロでなくてもよい。例えば、ｐ－ＡｌdＧａeＮコンタクト層２６として、Ａｌ組成ｄを０．０５程度としたＡｌ0.05Ｇａ0.95Ｎを用いることもできる。
　半導体積層構造２０の上には、電極３０が形成されている。本実施形態の電極３０は、Ｍｇ層３２と、Ｍｇ層３２の上に形成されたＡｇ層３４から構成されている。電極３０におけるＭｇ層３２は、半導体積層構造２０のｐ－ＡｌdＧａeＮコンタクト層２６に接触しており、ｐ型電極（ｐ側電極）の一部として機能する。
　電極３０において、Ｍｇ層３２およびＡｇ層３４の少なくとも一部は、合金化していてもよい。すなわち、Ｍｇ層３２とＡｇ層３４との境界部分のみが合金化されていてもよいし、電極３０全体が合金化されていてもよい。
　図４（ａ）から（ｃ）は、Ｍｇ層３２とＡｇ層３４との間の合金化を説明するための図である。図４（ａ）は、Ｍｇ層３２およびＡｇ層３４の一部が合金化した状態を示している。この場合、図４（ａ）に示すように、電極３０Ａは、ｐ－ＡｌdＧａeＮコンタクト層２６に接するＭｇ層３２と、Ｍｇ層３２の上に存在するＭｇ－Ａｇ合金層６１Ａと、Ｍｇ－Ａｇ合金層６１Ａの上に存在するＡｇ層３４とから構成されている。
　図４（ｂ）は、ＭｇとＡｇとの合金化がｐ－ＡｌdＧａeＮコンタクト層２６に接する部分まで進行した状態を示している。図４（ｂ）に示す状態において、電極３０ＢにおけるＭｇ層３２（電極３０Ｂのうちｐ－ＡｌdＧａeＮコンタクト層２６と接触する部分）は、Ｍｇ－Ａｇ合金から形成されている。図４（ｂ）に示す電極３０Ｂの例では、Ｍｇ層３２の上には、Ａｇ層３４が存在している。
　図４（ｃ）に、Ｍｇ層およびＡｇ層の全体が合金化されている状態の電極３０Ｃを示す。この場合、電極３０Ｃは、Ｍｇ－Ａｇ合金層６１Ｃのみから構成されている。
　図４（ａ）から（ｃ）に示すＭｇ－Ａｇ合金は、ＭｇおよびＡｇから構成されている（主成分がＭｇおよびＡｇである）。図４（ａ）から（ｃ）に示す構造は、Ｍｇ層の上にＡｇ層を形成した後に、熱処理を行うことによって形成することができる。なお、図４（ｃ）に示す構造は、ＭｇとＡｇとの混合物または化合物を蒸着源として蒸着を行った後に熱処理を行うことによって形成してもよい。
　Ａｇ層３４は、Ａｇを主成分として微量の他の金属（例えば、Ｃｕ、Ａｕ、Ｐｄ、Ｎｄ、Ｓｍ、Ｓｎ、Ｉｎ、Ｂｉ等）を一種類以上添加して合金化したものであってもよい。これらの金属によって合金化したＡｇ層３４は、Ａｇと比較して耐熱性や信頼性等において優れている。
　上記の各電極３０Ａ、３０Ｂ、３０Ｃの上には、Ｍｇ層３２およびＡｇ層３４とは別に、これらの金属以外の金属または合金からなる電極層や配線層が形成されていても良い。
　なお、Ｍｇ層３２の少なくとも一部は、積層後の熱処理によってアイランド状（島状）に凝集を起こし、分離していてもよい。すなわち、ｐ－ＡｌdＧａeＮコンタクト層２６の成長面上に、互いに間隔を置いた複数の部分から形成されていてもよい。このとき、Ａｇ層３４を構成するＡｇは各アイランド状Ｍｇ層３２の間に入り込んでいる。Ａｇ層３４の少なくとも一部がアイランド状に凝集されていてもよい。
　本実施形態の電極３０の厚さは、例えば、１０ｎｍ以上２００ｎｍ以下である。電極３０におけるＭｇ層３２の厚さは、例えば、２ｎｍ以上４５ｎｍ以下である。なお、ここでのＭｇ層３２の厚さは、熱処理後のＭｇ層の厚さである。
　Ａｇ層３４の厚さは、例えば、２００ｎｍ以下（または、１０ｎｍ以上２００ｎｍ以下）である。なお、Ｍｇ層３２の厚さは、Ａｇ層３４の厚さよりも薄くてもよい。Ｍｇ層３２をＡｇ層３４よりも薄くすると、Ｍｇ層３２とＡｇ層３４との歪みのバランスが崩れることによるＭｇ層３２とｐ－ＡｌdＧａeＮコンタクト層２６との間での剥離を防止できる。
　第１の実施形態では、電極３０が、ｐ－ＡｌdＧａeＮコンタクト層２６に接する部分であるＭｇ層３２（第１の層）と、Ｍｇ層３２の上に設けられたＡｇ層３４（第２の層）とから構成されている。第１の層は、Ｚｎから形成されていてもよい。また、第１の層は、ＭｇとＺｎとの合金であってもよいし、ＭｇまたはＺｎと、これら以外の金属との合金であってもよい。
　第２の層は、Ａｇ以外の金属（例えば、Ｐｔ、Ｐｄ、Ｍｏ）から形成されていてもよい。また、電極３０は、必ずしも第１の層と第２の層との積層構造である必要はなく、１層のみから構成されていてもよい。
　ｍ面の主面１２を有するＧａＮ系基板１０の厚さは、例えば、１００～４００μｍである。これはおよそ１００μｍ以上の基板厚であればウエハのハンドリングに支障が生じないためである。なお、本実施形態の基板１０は、ＧａＮ系材料からなるｍ面の主面１２を有していれば、積層構造を有していても構わない。すなわち、本実施形態のＧａＮ系基板１０は、少なくとも主面１２にｍ面が存在している基板も含み、したがって、基板全体がＧａＮ系であってもよいし、他の材料との組み合わせであっても構わない。
　本実施形態の構成では、基板１０の上に、ｎ型のＡｌuＧａvＩｎwＮ層（例えば、厚さ０．２～２μｍ）２２の一部に、電極４０（ｎ型電極）が形成されている。図示した例では、半導体積層構造２０のうち電極４０が形成される領域は、ｎ型のＡｌuＧａvＩｎwＮ層２２の一部が露出するように凹部４２が形成されている。その凹部４２にて露出したｎ型のＡｌuＧａvＩｎwＮ層２２の表面に電極４０が設けられている。電極４０は、例えば、Ｔｉ層とＡｌ層とＡｇ層との積層構造から構成されており、電極４０の厚さは、例えば、１００～２００ｎｍである。
　図５に、ｐ－ＡｌdＧａeＮコンタクト層２６を有するＡｌdＧａeＮ層２５のＭｇ原子の深さ方向のプロファイルを、ＳＩＭＳを用いて測定した結果を示す。横軸の原点（０μｍ）は、ｐ－ＡｌdＧａeＮコンタクト層２６の成長面にほぼ相当する。横軸の数値が「＋」の領域はｐ－ＡｌdＧａeＮコンタクト層２６の成長面よりも基板側の領域を示し、値が大きいほど深い位置を示している。なお、縦軸に示した「１．０Ｅ＋１７」は「１．０×１０17」を意味し、「１．０Ｅ＋１８」は「１．０×１０18」を意味している。すなわち、「１．０Ｅ＋Ｘ」は、「１．０×１０X」の意味である。
　図５に示す測定結果は、ＡｌdＧａeＮ層２５の上に電極を形成しない状態で測定したものである。このような状態で測定を行ったのは、電極を形成することによる影響を排除するためである。
　Ｎｏ．１は、ＡｌdＧａeＮ層２５内にｐ型コンタクト層２６を形成していない試料である。Ｎｏ．２からＮｏ．５の試料では、ＡｌdＧａeＮ層２５を形成する工程において、ｐ型コンタクト層２６の形成を開始するタイミングが各々異なる。Ｎｏ．２のｐ型コンタクト層（Ｍｇ不純物濃度が４×１０19ｃｍ-3以上）の厚さは３ｎｍ程度である。Ｎｏ．３のｐ型コンタクト層（Ｍｇ不純物濃度が４×１０19ｃｍ-3以上）の厚さは５ｎｍ程度である。Ｎｏ．４のコンタクト層（Ｍｇ不純物濃度が４×１０19ｃｍ-3以上）の厚さは１５ｎｍ程度である。Ｎｏ．５のコンタクト層（Ｍｇ不純物濃度が４×１０19ｃｍ-3以上）の厚さは２６ｎｍ程度である。
　図６Ａから図６Ｅは、図５に示すＮｏ．１からＮｏ．５の試料の上にＭｇ／Ａｇ層を含む電極を形成し、電流－電圧特性およびコンタクト抵抗を測定した結果を示す。図６Ａから図６Ｅに示すコンタクト抵抗は、ＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｌｉｎｅ　Ｍｅｔｈｏｄ）法を用いて評価した。図６Ａから図６Ｅに示す電流－電圧特性の各曲線は、図６Ｆに示すＴＬＭ電極パターンの電極間距離に対応したものである。図６Ｆは、１００μｍ×２００μｍの複数の電極が、８μｍ、１２μｍ、１６μｍ、２０μｍだけ間隔を空けて配置された状態を示している。コンタクト抵抗は、一般に、コンタクトの面積Ｓ（ｃｍ2）に反比例する。ここで、コンタクト抵抗をＲ（Ω）とすると、Ｒ＝Ｒｃ／Ｓの関係が成立する。比例定数のＲｃは、固有コンタクト抵抗と称され、コンタクト面積Ｓが１ｃｍ2の場合のコンタクト抵抗Ｒに相当する。すなわち、固有コンタクト抵抗の大きさは、コンタクト面積Ｓに依存せず、コンタクト特性を評価するための指標となる。以下、「固有コンタクト抵抗」を「コンタクト抵抗」と略記する場合がある。
　ｐ－ＡｌdＧａeＮコンタクト層２６を有していない試料Ｎｏ．１の固有コンタクト抵抗は、図６Ａに示すように、３．７×１０-2（Ωｃｍ2）である。試料Ｎｏ．２、Ｎｏ．３、Ｎｏ．４のｐ－ＡｌdＧａeＮコンタクト層２６の厚さは、それぞれ３ｎｍ、５ｎｍ、１５ｎｍであり、それぞれの固有コンタクト抵抗は、図６Ｂから図６Ｄに示すように、７．１×１０-2（Ωｃｍ2）、２．０×１０-3（Ωｃｍ2）、１．６×１０-3（Ωｃｍ2）である。この結果から、ｐ－ＡｌdＧａeＮコンタクト層２６が厚くなるほど、固有コンタクト抵抗の値は小さくなっていることがわかる。試料Ｎｏ．５のｐ－ＡｌdＧａeＮコンタクト層２６の厚さは２６ｎｍであり、試料Ｎｏ．５の固有コンタクト抵抗は、図６Ｅに示すように、１．１×１０-3（Ωｃｍ2）である。
　この結果から、ｐ－ＡｌdＧａeＮコンタクト層２６（ＡｌdＧａeＮ層２５のうち４×１０19ｃｍ-3以上のＭｇ不純物を含む領域）の厚さが２６ｎｍのときに固有コンタクト抵抗は１．１×１０-3Ωｃｍ2となり、この値は、ｐ－ＡｌdＧａeＮコンタクト層２６が厚くなるほど小さくなることがわかる。
　本願発明者は、特許文献３において、ｍ面のｐ型窒化物系半導体層の上にＭｇ層を含む電極を形成することにより、固有コンタクト抵抗の低下が可能であることを示している。図６Ａから図６Ｅに示す結果から分かるように、Ｍｇ層３２がｐ－ＡｌdＧａeＮコンタクト層２６と接する構成において、ｐ－ＡｌdＧａeＮコンタクト層２６のＭｇ濃度プロファイルを最適化することにより、コンタクト抵抗のさらなる低下が可能である。
　図７は、図５に示したＮｏ．４およびＮｏ．５と同じ製法で作製した半導体の上にＭｇ／Ａｇ層からなる電極３０を形成した試料（説明の便宜上、これらの試料もＮｏ．４およびＮｏ．５と呼ぶ）において、Ｇａ原子とＭｇ原子の深さ方向のプロファイルを、ＳＩＭＳを用いて測定した結果を示す。熱処理前における電極３０のＭｇ層の厚さは７ｎｍであり、Ａｇ層の厚さは７５ｎｍである。グラフの縦軸には、ＳＩＭＳの検出器で検出された信号強度と、この信号強度と比例関係にある原子濃度とを示している。図７に示すプロファイルは、いずれも、電極３０を形成した状態で６００℃１０分の熱処理を行った試料の測定結果である。
　図７に示すように、横軸の「深さ」の値が０．０９近傍の値が、電極３０におけるＭｇ層３２と、ｐ－ＡｌdＧａeＮコンタクト層２６との界面を示している。この界面よりも横軸が大きい値の位置は、ｐ－ＡｌdＧａeＮコンタクト層２６内であり、この界面よりも横軸が小さい値の位置は電極３０内である。
　図７に示すように、試料Ｎｏ．４およびＮｏ．５のいずれにおいても、電極３０内にＧａが存在することが観測されている。試料Ｎｏ．４では、電極３０内におけるＧａ濃度は１×１０19ｃｍ-3以下である。一方、試料Ｎｏ．５では、電極３０内におけるＧａ濃度は２×１０19ｃｍ-3以上である。このように、試料Ｎｏ．４では、試料Ｎｏ．５と比較して電極３０へのＧａの拡散量は少ない。この結果から、本願発明者は、ｐ－ＡｌdＧａeＮコンタクト層２６の厚さを増加させるとＧａの拡散量は増加することを見出した。また、図６Ｄ、図６Ｅに示す結果から、試料Ｎｏ．４よりも試料Ｎｏ．５のほうがより低いコンタクト抵抗を示す。これらの結果から、その原因の詳細は不詳ではあるが、電極３０中のＧａ拡散量とコンタクト抵抗との間の相関があることが確認された。
　ｐ型ＧａＮにおいてＧａ原子が電極側に拡散すると、ｐ型ＧａＮの成長面側でＧａ原子が不足する状態、すなわちＧａ空孔が形成される。Ｇａ空孔はアクセプター的性質を有するため、電極とｐ型ＧａＮとの界面の近傍でＧａ空孔が増加すると、この界面のショットキー障壁を正孔がトンネリングによって通過しやすくなる。本実施形態では、２６ｎｍ以上６０ｎｍ以下の厚さを有し、４×１０19ｃｍ-3以上２×１０20ｃｍ-3以下のＭｇと１×１０19ｃｍ-3以上４×１０20ｃｍ-3以下の酸素とを含むＧａＮ系半導体層からｐ－ＡｌdＧａeＮコンタクト層２６を形成している。すなわち、ｐ型コンタクト層の酸素の濃度範囲は、ｐ型コンタクト層のＭｇの濃度範囲全体を含んでいる。従って、ｐ型コンタクト層の酸素の濃度は、ｐ型コンタクト層のＭｇの濃度よりも低くなる場合、およびｐ型コンタクト層のＭｇの濃度以上となる場合がある。さらに、ｐ－ＡｌdＧａeＮコンタクト層２６上にＭｇ層３２を設けてもよい。これにより、Ｇａの移動が促進され、コンタクト抵抗が低下すると考えられる。ＭｇによってＧａ空孔が形成される原理は、特許文献４に開示されている原理と同様であると考えられる。
　これに対し、Ｇａ原子とともにＮ原子も電極側に拡散すると、ｐ型ＧａＮの成長面側にＮが不足する状態、すなわちＮ空孔も形成される。Ｎ空孔はドナー的性質を有するため、ｐ型ＧａＮの成長面側では、Ｇａ空孔とＮ空孔との間で電荷補償が起こる。また、Ｎ原子が抜けることによってＧａＮ結晶の結晶性は悪化すると考えられる。そのため、Ｇａ原子とともにＮ原子も電極側に拡散した場合には、ｐ型ＧａＮ層と電極との間のコンタクト抵抗は高い。なお、本願発明者は、本実施形態においては、Ｎ原子は電極側にほとんど拡散していないことを別の実験によって確認している。このような各元素の挙動は、ｐ－ＡｌdＧａeＮコンタクト層２６において、Ｇａの一部がＩｎで置換されていても同様に生じると推定される。また、電極３０の第１の層としてＺｎ層を用いた場合、ＭｇとＺｎとの合金を用いた場合、ＭｇまたはＺｎと、これら以外の金属との合金を用いた場合、および第２の層にＡｇ以外の金属を用いた場合であっても同様であると推定される。
　次に、引き続き図３（ａ）を参照しながら、本実施形態の窒化物系半導体発光素子１００の製造方法を説明する。
　まず、ｍ面基板１０を用意する。本実施形態では、基板１０として、ＧａＮ基板を用いる。本実施形態のＧａＮ基板は、ＨＶＰＥ（Ｈｙｄｒｉｄｅ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）法を用いて得られる。
　例えば、まずｃ面サファイア基板上に数ｍｍオーダの厚膜ＧａＮを成長する。その後、厚膜ＧａＮをｃ面に垂直方向、ｍ面で切り出すことによりｍ面ＧａＮ基板が得られる。ＧａＮ基板の作製方法は、上記に限らず、例えばナトリウムフラックス法などの液相成長やアモノサーマル法などの融液成長方法を用いてバルクＧａＮのインゴットを作製し、それをｍ面で切り出す方法でも良い。
　基板１０としては、ＧａＮ基板の他、例えば、酸化ガリウム、ＳｉＣ基板、Ｓｉ基板、サファイア基板などを用いることができる。基板上にｍ面から成るＧａＮ系半導体をエピタキシャル成長するためには、ＳｉＣやサファイア基板の面方位もｍ面である方が良い。ただし、ｒ面サファイア基板上にはａ面ＧａＮが成長するという事例もあることから、成長条件によっては必ずしも成長用表面がｍ面であることが必須とならない場合もあり得る。少なくとも半導体積層構造２０の表面（成長面）がｍ面であれば良い。本実施形態では、基板１０の上に、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により結晶層を順次形成していく。
　具体的には、ｍ面ＧａＮ基板１０の上に、ＡｌuＧａvＩｎwＮ層２２を形成する。ＡｌuＧａvＩｎwＮ層２２として、例えば、厚さ３μｍのＡｌＧａＮを形成する。ＡｌＧａＮを形成する場合には、ｍ面ＧａＮ基板１０の上に、１１００℃でＴＭＧ（Ｇａ（ＣＨ3）3）、ＴＭＡ（Ａｌ（ＣＨ3）3）およびＮＨ3を供給することによってＡｌＧａＮ層を堆積する。
　次に、ＡｌuＧａvＩｎwＮ層２２の上に、活性層２４を形成する。この例では、活性層２４は、厚さ９ｎｍのＧａ0.9Ｉｎ0.1Ｎ井戸層と、厚さ９ｎｍのＧａＮバリア層が交互に積層された厚さ８１ｎｍのＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造を有している。Ｇａ0.9Ｉｎ0.1Ｎ井戸層を形成する際には、成長温度を８００℃に下げてもよい。成長温度を８００℃に下げると、Ｉｎの取り込み効率が向上する。
　次に、活性層２４の上に、例えば厚さ３０ｎｍのアンドープＧａＮ層を堆積する。次いで、アンドープＧａＮ層の上に、ＡｌdＧａeＮ層２５を形成する。ＡｌdＧａeＮ層２５として例えば厚さ０．５μｍのｐ－Ａｌ０．１４Ｇａ０．８６Ｎを形成する場合には、９５０℃の成長温度で、ＴＭＧ、ＮＨ３、ＴＭＡ、およびｐ型不純物としてＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）を供給する。
　次に、ＡｌdＧａeＮ層２５の上部に、例えば厚さ２６ｎｍのｐ－ＡｌdＧａeＮコンタクト層２６を堆積する。このとき、Ｃｐ２Ｍｇの供給量を増加させることにより、ｐ－ＡｌdＧａeＮコンタクト層２６のＭｇ濃度をＡｌdＧａeＮ層２５の他の部分のＭｇ濃度よりも高くする。また、ＡｌdＧａeＮ層２５中の酸素不純物の濃度は、１×１０19ｃｍ-3以上４×１０20ｃｍ-3以下にする。ｐ－ＡｌdＧａeＮコンタクト層２６中の酸素不純物の濃度は、例えばＮＨ3ガス中の酸素含有濃度を制御することによって制御することができる。以下、この点を説明する。
　本実施形態では、ｐ－ＡｌdＧａeＮ層を成長させるときに用いるガス、例えばＮＨ3ガスに含まれる不純物としての酸素を有効に活用する。本発明者の検討の結果、ｍ面は、窒化物系半導体の成長中に酸素を取り込みやすい面方位であることが明らかになってきている。本発明者はこの性質を利用して、ＮＨ3ガスの内部に混入している酸素を利用することにした。その結果、本発明者は、ＮＨ3ガスの供給流量を制御することで、ｐ－ＡｌdＧａeＮ層内部の酸素濃度を調節することが可能であることを見出した。すなわち、ＮＨ3ガスの供給流量を多くすれば、ｐ－ＡｌdＧａeＮ層内部の酸素濃度を高くすることでき、逆にＮＨ3ガスの供給流量を少なくすれば、ｐ－ＡｌdＧａeＮ層層内部の酸素濃度を低くすることできる。
　なお、Ｍｇの原料ガスであるＣｐ２Ｍｇにも、不純物として酸素が含有されている。このため、ＮＨ3ガスの供給流量のみならず、Ｃｐ２Ｍｇの供給流量を調整しても、酸素濃度を制御することが可能である。ただし、Ｃｐ２Ｍｇは、Ｍｇの原料ガスであるため、Ｃｐ２Ｍｇの供給流量を高めると、当然ｐ－ＡｌdＧａeＮ層のＭｇ濃度も変化してしまうが、ｐ型層の成長速度を決定するＧａ原料の供給流量も合わせて調節することにより、Ｍｇと酸素の濃度をそれぞれ個別に制御することが可能である。酸素濃度は、成長温度やガス圧力などのプロセスパラメータによっても変化させることができる。
　なお、ｐ－ＡｌdＧａeＮ層２５の酸素濃度が過剰に高くなると、ｐ－ＡｌdＧａeＮ層２５の電気的な特性が悪化する。酸素はｎ型のドーパントとして機能するため、ｐ－ＡｌdＧａeＮ層２５の酸素濃度が高くなりすぎると、ｐ型ドーパントであるＭｇを実効的に低減するからである。従って、ｐ－ＡｌdＧａeＮ層２５のうち、ｐ－ＡｌdＧａeＮコンタクト層２６以外の部分における酸素濃度は、ｐ－ＡｌdＧａeＮコンタクト層２６の酸素濃度よりも低く設定される。ｐ－ＡｌdＧａeＮ層２５のうち、ｐ－ＡｌdＧａeＮコンタクト層２６以外の部分における酸素濃度は、例えば１×１０17ｃｍ-3以上１×１０18ｃｍ-3以下の範囲に設定され得る。
　ｐ－ＡｌdＧａeＮコンタクト層２６として、４×１０19ｃｍ-3のＭｇ濃度を有する厚さ２６ｎｍのＧａＮ層を形成する場合には、例えば成長温度を９５０℃に保ち、流量８ｓｃｃｍのＴＭＧ、流量７．５ｓｌｍのＮＨ3、および流量４００ｓｃｃｍのＣｐ２Ｍｇを供給すればよい。例えば、原料ガス（結晶および不純物の原料ガス）の流量の合計に対するＭｇの原料ガスの流量の比が５％以上であれば、ｐ－ＡｌdＧａeＮコンタクト層２６の不純物濃度を４×１０19ｃｍ-3以上にすることができる。
　ｐ－ＡｌdＧａeＮコンタクト層２６の成長温度は、９００℃以上１０００℃以下に設定され得る。成長温度が９００℃以上とすることにより、成長レート低下による結晶性の低下を低減することができる。また、１０００℃以下とすることにより、窒素の脱離による表面荒れを低減することができる。
　その後、塩素系ドライエッチングを行うことにより、ｐ－ＧａＮコンタクト層、ＡｌdＧａeＮ層２５、アンドープＧａＮ層および活性層２４の一部を除去して凹部４２を形成し、ＡｌｘＧａｙＩｎｚＮ層２２のｎ型電極形成領域を露出させる。次いで、凹部４２の底部に位置するｎ型電極形成領域の上に、ｎ型電極４０として、Ｔｉ／Ｐｔ層を形成する。
　さらに、ｐ－ＡｌdＧａeＮコンタクト層２６の上に、Ｍｇ層３２を形成し、さらにＭｇ層３２の上にＡｇ層３４を形成する。これにより、ｐ型電極３０を形成する。
　なお、Ｍｇ層３２は、緻密で良質な膜を形成するため、パルス蒸着によって形成することが好ましいが、熱ＣＶＤ法や分子線エピタキシ（ＭＢＥ）などによって形成してもよい。Ａｇ層３４は、通常の蒸着等によって形成することができる。
　その後、６００℃の温度で１０分間の熱処理を行う。
　電極３０を形成した状態で行う熱処理の温度が５００℃以上になると、コンタクト抵抗は急に低下した。そして、６００℃ではさらにコンタクト抵抗は低下した。さらに昇温して７００℃の温度では、コンタクト抵抗は６００℃の温度のときよりも上昇するものの、従来よりも低いコンタクト抵抗が得られた。熱処理温度としては、例えば、５００℃以上に設定され得る。また、７００℃以下とすることにより、電極やＧａＮ層の膜質の劣化を低減することができる（特許文献３）。
　なお、その後、レーザリフトオフ、エッチング、研磨などの方法を用いて、基板１０、ＡｌuＧａvＩｎwＮ層２２の一部までを除去してもよい。この場合、基板１０のみを除去してもよいし、基板１０およびＡｌuＧａvＩｎwＮ層２２の一部だけを選択的に除去してもよい。もちろん、基板１０、ＡｌuＧａvＩｎwＮ層２２を除去せずに残してもよい。以上の工程により、本実施形態の窒化物系半導体発光素子１００が形成される。
　本実施形態の窒化物系半導体発光素子１００において、ｎ型電極４０とｐ型電極３０との間に電圧を印加すると、ｐ型電極３０から活性層２４に向かって正孔が、ｎ型電極４０から活性層２４に向かって電子が注入され、活性層で正孔と電子が再結合して例えば４５０ｎｍ波長の発光が生じる。
　ｃ面を成長面とするｐ型の窒化物系化合物半導体層に４×１０19ｃｍ-3以上のＭｇが含まれている場合、層内の抵抗の増大が原因で、ｐ型の窒化物系化合物半導体層と電極との間のコンタクト抵抗が増加してしまう。またｃ面の場合、ＭｇがＧａの拡散を促進する効果も小さい。ｃ面を成長面とするｐ型の窒化物系化合物半導体層においては、層内の抵抗を低減するために、ｐ型の窒化物系化合物半導体層をできるだけ薄く（例えば１０ｎｍ程度）することが好ましいと考えられる。本実施形態における、ｍ面を成長面とするｐ－ＡｌdＧａeＮコンタクト層２６においても、Ｍｇ不純物が高くなることによって層内の抵抗は増加するが、コンタクト抵抗は低下する。
　なお、ｃ面成長によって形成する点を除いて本実施形態と同じ条件で形成されたｃ面窒化物系半導体発光素子（比較例）の場合、ｐ型窒化物系半導体層（ｃ面）とＭｇ／Ａｇ電極とのコンタクト抵抗は、およそ８．０×１０-3Ωｃｍ2であることが確認された。この値は、ｍ面成長した場合のコンタクト抵抗と比較して高い値である。これは、ｃ面窒化物系半導体発光素子では、Ｇａ原子とともにＮ原子もＭｇ／Ａｇ電極側に拡散しているためと考えられる。
（第２の実施形態）
　以下、図面を参照しながら、本発明による第２の実施形態の窒化物系半導体発光素子を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
　図８は、第２の実施形態に係る窒化物系半導体発光素子１０１の断面構成を模式的に示している。図８に示した窒化物系半導体発光素子１０１では、電極３１が、Ａｇ層のみから構成されている。それ以外の構成は、第１の実施形態における窒化物系半導体発光素子１００と同様であるため、その詳細な説明を省略する。
　電極３１のＡｇ層は、例えば１００ｎｍ以上５００ｎｍ以下の厚さを有する。Ａｇ層は、Ａｇを主成分として微量の他の金属（例えば、Ｃｕ、Ａｕ、Ｐｄ、Ｎｄ、Ｓｍ、Ｓｎ、Ｉｎ、Ｂｉ等）を一種類以上添加して合金化したものであってもよい。これらの金属によって合金化したＡｇ層は、Ａｇと比較して耐熱性や信頼性等において優れている。
　本実施形態の試料の固有コンタクト抵抗を測定した結果を説明する。この測定に用いられた試料は、ｐ－ＡｌdＧａeＮコンタクト層２６の厚さを２６ｎｍとし、ｐ－ＡｌdＧａeＮコンタクト層２６に含まれるＭｇ濃度プロファイルを図５に示す試料Ｎｏ．５と同様とした。この試料のｐ－ＡｌdＧａeＮコンタクト層２６の上には、厚さ１００ｎｍのＡｇ層からなる電極３１を形成した。本実施形態の試料では、８．０×１０-4Ωｃｍ2～１．０×１０-3Ωｃｍ2の固有コンタクト抵抗が得られることが確認された。このように、本実施形態においても、コンタクト抵抗が十分に低減できていることが確認された。
　本願発明者は、ｐ－ＡｌdＧａeＮコンタクト層２６を形成した状態の本実施形態の試料を大気中に放置した場合、ｐ－ＡｌdＧａeＮコンタクト層２６の成長面に、１原子層（０．２ｎｍ）程度の塩化マグネシウムの層が析出することを確認した。この塩化マグネシウムは、ｐ－ＡｌdＧａeＮコンタクト層２６中のＭｇが９５０℃程度の高温（ｐ－ＡｌdＧａeＮコンタクト層２６をエピタキシャル成長させるときの温度）中においてｐ－ＡｌdＧａeＮコンタクト層２６の成長面側に析出し、このＭｇ層が塩素と反応することによって発生したと考えられる。また、炉内の雰囲気中に存在するＭｇが、ｐ－ＡｌdＧａeＮコンタクト層２６の成長面に堆積する現象が寄与する場合もあると考えられる。なお、１原子層程度の薄さのＭｇ析出層をＳＩＭＳによって観測するのは困難である。
　Ｍｇ析出層の厚さや形態は、ｐ－ＡｌdＧａeＮコンタクト層２６に含まれるＭｇの濃度、ｐ－ＡｌdＧａeＮコンタクト層２６の厚さ、電極３１を形成した後の熱処理の条件等によって変動する。Ｍｇ析出層は、Ｍｇを主成分とする層であってもよいし、Ｍｇと、電極３１の金属との合金であってもよい。また、半導体積層構造２０におけるＧａ等を含んでいてもよい。Ｍｇ析出層は、必ずしも層状である必要はなく、アイランド状であってもよい。
　本実施形態においては、Ｍｇ析出層が存在する状態で、電極３１を形成した後の熱処理を行うことによって、ｐ－ＡｌdＧａeＮコンタクト層２６から電極３１にＧａが移動し、ｐ－ＡｌdＧａeＮコンタクト層２６内にＧａ空孔が発生すると考えられる。そして、Ｎ原子は電極３１側に殆ど移動していないと考えられる。以上の原理により、コンタクト抵抗が低下すると考えられる。なお、ｃ面成長によって形成する点を除いては本実施形態と同じ条件で形成されたｃ面窒化物系半導体発光素子（比較例）でも、Ｍｇ析出層が存在している可能性が考えられる。しかしながら、前述の熱処理によってＧａ原子だけでなくＮ原子も同時にＡｇ電極側に拡散すると考えられる。これにより、ｃ面窒化物系半導体発光素子（比較例）では、本実施形態（ｍ面）と比較して、高いコンタクト抵抗が得られると考えられる。
　本実施形態の製造方法は、電極３１として、Ａｇ層を形成する点以外は、第１の実施形態と同様である。Ａｇ層は、通常の蒸着等によって形成することができる。
　本実施形態においては、ｐ－ＡｌdＧａeＮコンタクト層２６の不純物濃度が４×１０19ｃｍ-3以上２×１０20ｃｍ-3以下であり、厚さが２６ｎｍ以上６０ｎｍ以下であり、酸素不純物を含むことにより、コンタクト抵抗を十分に低減することができる。
　さらに、活性層２４において発生した光の電極３１による反射率を高めることができる。Ａｇの光の反射率は高いため、光の反射を考慮した場合、ｐ－ＡｌdＧａeＮコンタクト層２６の成長面から電極３１におけるＡｇ層までの距離が短いことが好ましい。第１の実施形態では、電極３１におけるＡｇ層３４とｐ－ＡｌdＧａeＮコンタクト層２６との間にＭｇ層３２が介在しているが、本実施形態では、第１の実施形態のＭｇ層３２の厚さ分だけ、電極３１におけるＡｇ層とｐ－ＡｌdＧａeＮコンタクト層２６との間の距離が短くなる。そのため、第１の実施形態よりも活性層２４からの光の反射率を高めることができる。
　本実施形態では、電極３１が、Ａｇ層から構成されている。電極３１の表面を、Ａｇ以外の金属（例えばＴｉ、Ｐｔ、Ｍｏ、Ｐｄ、Ａｕ、Ｗなど）からなる保護電極で覆ってもよい。また、電極３１を保護するために、誘電体（例えばＳｉＯ2やＳｉＮなど）からなる保護層を形成してもよい。前述の保護電極または保護層の上に、配線用の金属（Ａｕ、ＡｕＳｎなど）を形成してもよい。電極３１は、Ａｇ以外の金属（例えば、Ｐｔ、Ｐｄ、Ｍｏ）から構成されていてもよいし、２種類以上の合金から形成されていてもよい。また、電極３１は、複数の層から構成されていてもよい。
（第３の実施形態）
　以下、図８を参照しながら、本発明による第３の実施形態の窒化物系半導体発光素子を説明する。電極３１のＡｇ層は、例えば１００ｎｍ以上５００ｎｍ以下の厚さを有する。Ａｇ層は、Ａｇを主成分として微量の他の金属（例えば、Ｃｕ、Ａｕ、Ｐｄ、Ｎｄ、Ｓｍ、Ｓｎ、Ｉｎ、Ｂｉ等）を一種類以上添加して合金化したものであってもよい。これらの金属によって合金化したＡｇ層は、Ａｇと比較して耐熱性や信頼性等において優れている。
　本実施形態の試料の固有コンタクト抵抗を測定した結果を説明する。この測定に用いられた試料は、ｐ－ＡｌdＧａeＮコンタクト層２６の厚さを２６ｎｍとし、ｐ－ＡｌdＧａeＮコンタクト層２６に含まれるＭｇ濃度プロファイルを図５に示す試料Ｎｏ．５と同様とした。この試料のｐ－ＡｌdＧａeＮコンタクト層２６の上には、厚さ１００ｎｍのＡｇ層からなる電極３１を形成した。さらに酸素不純物の濃度は１×１０19ｃｍ-3以上とした。
　本実施形態の試料では、３．０×１０-4Ωｃｍ2の固有コンタクト抵抗が得られることが確認された。本発明者の知識の限りで、このような低抵抗なコンタクト抵抗はかつて世界で実現されていない。
　図９に、ｐ－ＡｌdＧａeＮコンタクト層２６を有するＡｌdＧａeＮ層２５の酸素原子の深さ方向のプロファイルを、ＳＩＭＳを用いて測定した結果を示す。横軸の原点（０μｍ）は、ｐ－ＡｌdＧａeＮコンタクト層２６の成長面にほぼ相当する。横軸の数値が「＋」の領域はｐ－ＡｌdＧａeＮコンタクト層２６の成長面よりも基板側の領域を示し、値が大きいほど深い位置を示している。なお、縦軸に示した「１．０Ｅ＋１７」は「１．０×１０17」を意味し、「１．０Ｅ＋１８」は「１．０×１０18」を意味している。すなわち、「１．０Ｅ＋Ｘ」は、「１．０×１０X」の意味である。
　図９に示す測定結果は、ＡｌＧａＮ層２５の上に電極を形成しない状態で測定したものである。このような状態で測定を行ったのは、電極を形成することによる影響を排除するためである。コンタクト層（酸素不純物濃度が１×１０19ｃｍ-3以上）の厚さは３０ｎｍ程度である。
　図１０は、図５に示すＮｏ．５の試料のＭｇ不純物のプロファイルで、かつ酸素不純物プロファイルが図９に示すプロファイルであるコンタクト層上にＭｇ／Ａｇ層を含む電極を形成し、電流－電圧特性およびコンタクト抵抗を測定した結果を示す。図１０に示すコンタクト抵抗は、ＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｌｉｎｅ　Ｍｅｔｈｏｄ）法を用いて評価した。図１０Ａに示す電流－電圧特性の各曲線は、図６Ｆに示すＴＬＭ電極パターンの電極間距離に対応したものである。この試料のｐ－ＡｌdＧａeＮコンタクト層２６の上には、厚さ１００ｎｍのＡｇ層からなる電極３１を形成した。本実施形態の試料では、３．０×１０-4Ωｃｍ2の固有コンタクト抵抗が得られることが確認された。
　（その他の実施形態）
　本発明の実施形態に係る上記の発光素子は、そのまま光源として使用されても良い。しかし、本実施形態に係る発光素子は、波長変換のための蛍光物質を備える樹脂などと組み合わせれば、波長帯域の拡大した光源（例えば白色光源）として好適に使用され得る。
　図１１は、このような白色光源の一例を示す模式図である。図１１の光源は、図３（ａ）に示す構成を有する発光素子１００と、この発光素子１００から放射された光の波長を、より長い波長に変換する蛍光体（例えばＹＡＧ：Ｙｔｔｒｉｕｍ　Ａｌｕｍｎｉｎｕｍ　Ｇａｒｎｅｔ）が分散された樹脂層２００とを備えている。発光素子１００は、表面に配線パターンが形成された支持部材２２０上に搭載されており、支持部材２２０上には発光素子１００を取り囲むように反射部材２４０が配置されている。樹脂層２００は、発光素子１００を覆うように形成されている。
　なお、電極３０と接触するｐ型半導体領域がＧａＮ、もしくはＡｌＧａＮから構成される場合について説明したが、Ｉｎを含む層、例えばＩｎＧａＮであってもよい。この場合、Ｉｎの組成を例えば０．２とした「Ｉｎ0.2Ｇａ0.8Ｎ」を、電極３０と接するコンタクト層に用いることができる。ＧａＮにＩｎを含ませることにより、ＡｌaＧａbＮ（ａ＋ｂ＝１，ａ≧０，ｂ＞０）のバンドギャップをＧａＮのバンドギャップよりも小さくできるため、コンタクト抵抗を低減することができる。以上のことから、電極３０が接するｐ型半導体領域（ｐ－ＡｌdＧａeＮコンタクト層２６）は、ＧａＮ系半導体から形成されていればよい。ＧａＮ系半導体は、典型的には、ＡｌxＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ＞０，ｚ≧０）で表現され得る。なお、図１１に示す白色光源には、図８に示す発光素子１０１を用いてもよい。
　コンタクト抵抗低減の効果は、当然に、ＬＥＤ以外の発光素子（半導体レーザ）や、発光素子以外のデバイス（例えばトランジスタや受光素子）においても得ることが可能である。
　なお、実際のｍ面半導体の成長面または主面は、ｍ面に対して完全に平行な面である必要はなく、ｍ面から所定の角度で傾斜していてもよい。傾斜角度は、窒化物系半導体層における実際の成長面の法線とｍ面（傾斜していない場合のｍ面）の法線とが形成する角度により規定される。実際の成長面は、ｍ面（傾斜していない場合のｍ面）から、ｃ軸方向およびａ軸方向によって表されるベクトルの方向に向って傾斜することができる。傾斜角度θの絶対値は、ｃ軸方向において５°以下、好ましくは１°以下の範囲であればよい。また、ａ軸方向において５°以下、好ましくは１°以下の範囲であればよい。すなわち、本発明においては、「ｍ面」は、±５°の範囲内でｍ面（傾斜していない場合のｍ面）から所定の方向に傾斜している面を含む。このような傾斜角度の範囲内であれば、窒化物系半導体層の成長面は全体的にｍ面から傾斜しているが、微視的には多数のｍ面領域が露出していると考えられる。これにより、ｍ面から絶対値で５°以下の角度で傾斜している面は、ｍ面と同様の性質を有すると考えられる。なお、傾斜角度θの絶対値が５°より大きくなると、ピエゾ電界によって内部量子効率が低下する。したがって、傾斜角度θの絶対値を５°以下に設定する。
　なお、第１、第２の実施形態では、ＡｌdＧａeＮ層２５およびｐ－ＡｌdＧａeＮコンタクト層２６のｐ型不純物として、Ｍｇがドープされていた。本発明の実施形態では、Ｍｇ以外のｐ型ドーパントとして、例えばＺｎ、Ｂｅなどが追加的にドープされていてもよい。
　上述したように、本発明の実施形態では、半導体積層構造上に設けられた電極がＭｇ層、Ｚｎ層またはＡｇ層を含んでもよい。ここで、Ｍｇ層、Ｚｎ層、Ａｇ層とは、それぞれ、Ｍｇ、Ｚｎ、Ａｇを含み、Ｍａ、Zｎ、Ａｇ以外の不純物がＭｇ、Ｚｎ、Ａｇに対して１モル％以下の層をいう。また、電極は、Ｍｇ、ＺｎまたはＡｇの何れか二つの合金からなる層を含んでもよい。この半導体積層構造は、ｍ面を主面または成長面とするｐ型半導体領域を備える。このような電極とｐ型半導体領域の成長面とが接触する一定厚以上の領域にＭｇ不純物および酸素不純物を所定濃度以上含むことにより、コンタクト抵抗を低減することができる。
　本発明の実施形態によれば、ｍ面半導体素子において、そのコンタクト抵抗を低減することができる。特に、本発明の実施形態は、紫外から青色、緑色、オレンジ色および白色などの可視域全般の波長域における発光ダイオード、レーザダイオード等のＧａＮ系半導体発光素子に適用され得る。このような発光素子は、表示、照明および光情報処理分野等への応用が期待される。
　１０　基板（ＧａＮ系基板）
　１２　基板の主面（ｍ面）
　２０　半導体積層構造
　２２　ＡｌｕＧａｖＩｎｗＮ層
　２４　活性層
　２５　ＡｌdＧａeＮ層
　２６　ｐ－ＡｌdＧａeＮコンタクト層
　３０、３０Ａ、３０Ｂ、３０Ｃ、３１　ｐ型電極
　３２　Ｍｇ層
　３４　Ａｇ層
　１００、１０１　窒化物系半導体発光素子
　２００　樹脂層
　２２０　支持部材
　２４０　反射部材

Claims (20)

  1. 　成長面がｍ面であるｐ型コンタクト層と、
    　前記ｐ型コンタクト層の前記成長面上に設けられた電極と
    を備えた窒化物系半導体素子であって、
    　前記ｐ型コンタクト層は、２６ｎｍ以上６０ｎｍ以下の厚さを有し、前記ｐ型コンタクト層のＭｇ濃度以上の濃度の酸素を含むＧａＮ系半導体層である、窒化物系半導体素子。
  2. 　前記ｐ型コンタクト層は、ＡｌxＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ＞０，ｚ≧０）半導体層である、請求項１に記載の窒化物系半導体素子。
  3. 　前記ｐ型コンタクト層は、３０ｎｍ以上４５ｎｍ以下の厚さを有する、請求項１または２に記載の窒化物系半導体素子。
  4. 　前記ｐ型コンタクト層は、４×１０19ｃｍ-3以上２×１０20ｃｍ-3以下のＭｇを含む、請求項１から３の何れかに記載の窒化物系半導体素子。
  5. 　前記ｐ型コンタクト層は、４×１０19ｃｍ-3以上１×１０20ｃｍ-3以下のＭｇを含む、請求項１から４の何れかに記載の窒化物系半導体素子。
  6. 　前記ｐ型コンタクト層は、４×１０20ｃｍ-3以下の酸素を含む、請求項１から５の何れかに記載の窒化物系半導体素子。
  7. 　前記電極は、前記ｐ型コンタクト層と接する第１の層を備え、
    　前記第１の層は、Ｍｇ、ＺｎおよびＡｇの少なくとも一つを含む、請求項１から６の何れか一つに記載の窒化物系半導体素子。
  8. 　前記電極は、前記ｐ型コンタクト層と接する第１の層を備え、
    　前記第１の層は、Ｍｇ層、Ｚｎ層またはＡｇ層である、請求項１から７の何れか一つに記載の窒化物系半導体素子。
  9. 　前記電極は、前記ｐ型コンタクト層と接する第１の層を備え、
    　前記第１の層は、Ｍｇ、ＺｎおよびＡｇの少なくとも二つを含む合金層である、請求項１から６の何れか一つに記載の窒化物系半導体素子。
  10. 　前記電極は、前記第１の層上に形成された合金層を含み、
    　前記合金層は、Ａｇ、Ｐｔ、ＭｏおよびＰｄの少なくとも一つとＭｇとを含む合金からなる、請求項７から９の何れかに記載の窒化物系半導体素子。
  11. 　前記電極は、前記第１の層上または前記合金層上に設けられた金属層を備える、請求項７から１０の何れか一つに記載の窒化物系半導体素子。
  12. 　前記金属層は、Ａｇ、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属から形成されている、請求項１１に記載の窒化物系半導体素子。
  13. 　前記第１の層は、一つの膜からなる、請求項７から１２の何れか一つに記載の窒化物系半導体素子。
  14. 　前記第１の層は、アイランド状に分離した複数の部分からなる、請求項７から１２の何れか一つに記載の窒化物系半導体素子。
  15. 　前記ｐ型コンタクト層以外のｐ型半導体領域を備え、前記ｐ型半導体領域の厚さは１００ｎｍ以上５００ｎｍ以下であり、１×１０18ｃｍ-3以上１×１０19ｃｍ-3以下のＭｇを含む、請求項１から１４の何れか一つに記載の窒化物系半導体素子。
  16. 　請求項１から１５の何れか一つに記載の窒化物系半導体素子と、前記窒化物系半導体素子から放射された光の波長を変換する蛍光物質を含む波長変換部とを備える光源。
  17. 　基板を用意する工程（ａ）と、
    　成長面がｍ面であり、ＧａＮ系半導体からなるｐ型半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程（ｂ）と、
    　前記半導体積層構造の前記ｐ型半導体領域の前記成長面上に電極を形成する工程（ｃ）とを含み、
    　前記工程（ｂ）は、２６ｎｍ以上６０ｎｍ以下の厚さを有するＧａＮ系半導体層からなるｐ型コンタクト層を形成する工程（ｂ１）を含み、
    　工程（ｂ１）では、前記ｐ型コンタクト層のＭｇ濃度以上の濃度の酸素を含むように前記ｐ型コンタクト層を形成する、窒化物系半導体素子の製造方法。
  18. 　前記工程（ｃ）は、前記ｐ型コンタクト層と接し、Ｍｇ、ＺｎおよびＡｇの少なくとも何れか一つを含む第１の層を形成する工程（ｃ１）を含む、請求項１７に記載の窒化物系半導体素子の製造方法。
  19. 　前記工程（ｃ）は、前記第１の層上にＡｇ、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属からなる金属層を形成する工程（ｃ２）を含む、請求項１８に記載の窒化物系半導体素子の製造方法。
  20. 　前記工程（ｃ）は、前記工程（ｃ２）の後、前記第１の層および前記金属層を加熱処理する工程（ｃ３）を含む請求項１９に記載の窒化物系半導体素子の製造方法。
PCT/JP2012/002268 2011-04-08 2012-04-02 窒化物系半導体素子およびその製造方法 WO2012137462A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013501468A JP5232338B2 (ja) 2011-04-08 2012-04-02 窒化物系半導体素子およびその製造方法
CN201280002602.XA CN103283043A (zh) 2011-04-08 2012-04-02 氮化物系半导体元件及其制造方法
US13/799,973 US8890175B2 (en) 2011-04-08 2013-03-13 Nitride-based semiconductor element and method for fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-086505 2011-04-08
JP2011086505 2011-04-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/799,973 Continuation US8890175B2 (en) 2011-04-08 2013-03-13 Nitride-based semiconductor element and method for fabricating the same

Publications (1)

Publication Number Publication Date
WO2012137462A1 true WO2012137462A1 (ja) 2012-10-11

Family

ID=46968873

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/002268 WO2012137462A1 (ja) 2011-04-08 2012-04-02 窒化物系半導体素子およびその製造方法

Country Status (4)

Country Link
US (1) US8890175B2 (ja)
JP (1) JP5232338B2 (ja)
CN (1) CN103283043A (ja)
WO (1) WO2012137462A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154840A (ja) * 2013-02-13 2014-08-25 Mitsubishi Chemicals Corp ｍ面窒化物系発光ダイオードの製造方法
JP2019134119A (ja) * 2018-02-01 2019-08-08 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
CN116504896A (zh) * 2023-06-29 2023-07-28 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577046B (zh) * 2014-12-23 2017-04-01 錼創科技股份有限公司 半導體發光元件及其製作方法
KR101744845B1 (ko) 2015-09-30 2017-06-08 순천대학교 산학협력단 발광다이오드 제조방법 및 이에 의해 제조된 발광다이오드
WO2020121794A1 (ja) * 2018-12-11 2020-06-18 パナソニックセミコンダクターソリューションズ株式会社 窒化物系半導体発光素子及びその製造方法、並びに、窒化物系半導体結晶の製造方法
CN111640836A (zh) * 2020-06-18 2020-09-08 佛山紫熙慧众科技有限公司 GaN基LED器件电极结构及LED器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154829A (ja) * 1996-11-25 1998-06-09 Nichia Chem Ind Ltd ｐ型窒化物半導体の成長方法及び窒化物半導体素子
JP2000164922A (ja) * 1998-11-27 2000-06-16 Sharp Corp 半導体装置
JP2000164512A (ja) * 1998-11-26 2000-06-16 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法、半導体装置の製造方法および半導体発光素子の製造方法
JP2009170604A (ja) * 2008-01-15 2009-07-30 Sumitomo Electric Ind Ltd ｐ型窒化ガリウム系半導体領域を形成する方法
JP4568379B1 (ja) * 2009-04-03 2010-10-27 パナソニック株式会社 窒化物系半導体素子およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4018177B2 (ja) * 1996-09-06 2007-12-05 株式会社東芝 窒化ガリウム系化合物半導体発光素子
JP4183299B2 (ja) * 1998-03-25 2008-11-19 株式会社東芝 窒化ガリウム系化合物半導体発光素子
JP2001308462A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP2003332697A (ja) 2002-05-09 2003-11-21 Sony Corp 窒化物半導体素子及びその製造方法
JP2005203604A (ja) 2004-01-16 2005-07-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体光素子
JP2006024713A (ja) 2004-07-07 2006-01-26 Matsushita Electric Ind Co Ltd 窒化物半導体素子およびその製造方法
JP4140606B2 (ja) 2005-01-11 2008-08-27 ソニー株式会社 ＧａＮ系半導体発光素子の製造方法
JP4637781B2 (ja) * 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
JP2008109066A (ja) * 2006-09-29 2008-05-08 Rohm Co Ltd 発光素子
WO2010052810A1 (ja) * 2008-11-06 2010-05-14 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP4375497B1 (ja) 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154829A (ja) * 1996-11-25 1998-06-09 Nichia Chem Ind Ltd ｐ型窒化物半導体の成長方法及び窒化物半導体素子
JP2000164512A (ja) * 1998-11-26 2000-06-16 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法、半導体装置の製造方法および半導体発光素子の製造方法
JP2000164922A (ja) * 1998-11-27 2000-06-16 Sharp Corp 半導体装置
JP2009170604A (ja) * 2008-01-15 2009-07-30 Sumitomo Electric Ind Ltd ｐ型窒化ガリウム系半導体領域を形成する方法
JP4568379B1 (ja) * 2009-04-03 2010-10-27 パナソニック株式会社 窒化物系半導体素子およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154840A (ja) * 2013-02-13 2014-08-25 Mitsubishi Chemicals Corp ｍ面窒化物系発光ダイオードの製造方法
JP2019134119A (ja) * 2018-02-01 2019-08-08 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
CN116504896A (zh) * 2023-06-29 2023-07-28 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
JP5232338B2 (ja) 2013-07-10
JPWO2012137462A1 (ja) 2014-07-28
US20130270574A1 (en) 2013-10-17
CN103283043A (zh) 2013-09-04
US8890175B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
US8299490B2 (en) Nitride-based semiconductor device having electrode on m-plane
US8309984B2 (en) Nitride-based semiconductor device having electrode on m-plane
JP5232338B2 (ja) 窒化物系半導体素子およびその製造方法
EP2555258B1 (en) Nitride semiconductor element and manufacturing method therefor
JP4659926B2 (ja) 窒化物系半導体素子およびその製造方法
US8729587B2 (en) Nitride semiconductor element and manufacturing method therefor
JP4909448B2 (ja) 窒化物系半導体素子およびその製造方法
WO2011135866A1 (ja) 窒化物系半導体素子およびその製造方法
JP4820465B1 (ja) 窒化物系半導体素子およびその製造方法
JP5547279B2 (ja) 窒化物系半導体素子およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12768010

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013501468

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12768010

Country of ref document: EP

Kind code of ref document: A1