WO2012116893A1 - Verfahren zur herstellung eines optoelektronischen halbleiterchips - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterchips Download PDF

Info

Publication number
WO2012116893A1
WO2012116893A1 PCT/EP2012/052617 EP2012052617W WO2012116893A1 WO 2012116893 A1 WO2012116893 A1 WO 2012116893A1 EP 2012052617 W EP2012052617 W EP 2012052617W WO 2012116893 A1 WO2012116893 A1 WO 2012116893A1
Authority
WO
WIPO (PCT)
Prior art keywords
structured surface
intermediate layer
growth substrate
layer
growth
Prior art date
Application number
PCT/EP2012/052617
Other languages
English (en)
French (fr)
Inventor
Christian LEIRER
Anton Vogl
Andreas Biebersdorf
Joachim Hertkorn
Tetsuya Taki
Rainer Butendeich
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US14/002,968 priority Critical patent/US20140057417A1/en
Priority to CN201280011577.1A priority patent/CN103430329B/zh
Publication of WO2012116893A1 publication Critical patent/WO2012116893A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier

Definitions

  • An optoelectronic semiconductor chip is specified.
  • the effect occurs that the light emission increases with increasing current densities of the current with which
  • LED chip is operated proportionally less than linear increases. If these LED chips are to be operated efficiently, they must therefore be operated with low current density.
  • Optoelectronic semiconductor chip may be a
  • Radiation generating semiconductor chip such as a light-emitting diode chip act. Furthermore, it can be a radiation-detecting semiconductor chip, such as a photodiode.
  • first of all a growth substrate is provided in an epitaxy system.
  • the growth substrate is a substrate wafer on which the semiconductor material of the optoelectronic semiconductor chip to be produced, can be epitaxially grown.
  • the growth substrate is formed with sapphire, GaN, SiC or silicon.
  • the growth substrate can also consist of one of these materials.
  • the growth substrate is in an epitaxy system
  • the epitaxy system is an MOVPE
  • Gas phase epitaxy can be produced.
  • at least one intermediate layer is epitaxially deposited on the growth substrate.
  • the epitaxial deposition takes place in the epitaxy system.
  • Intermediate layer is, for example, a doped semiconductor layer, for example, an n-doped
  • the side facing away from the growth substrate is at the side facing away from the growth substrate
  • the structured surface may, for example, be the surface of a structured layer which on the side facing away from the growth substrate
  • a structured surface is understood as meaning a surface which has structures such that it can not be described as being smooth in view of the criteria customary for MOVPE growth. That is, the structured surface has, for example, depressions and elevations, wherein the elevations of the structured surface are at least some monolayers of semiconductor material higher than the depressions of the structured surface.
  • the mean distance between two elevations in the lateral direction is, for example, at least 50 nm and / or at most 50 ⁇ m, in particular at least 500 nm and / or at most 1500 nm.
  • the distance between a dip and an adjacent elevation in the vertical direction results with a flank angle the facets of about 60 ° accordingly.
  • an epitaxial deposition of an active layer onto the structured layer takes place in a subsequent method step
  • structured surface and the active layer are further layers, which also epitaxially on the
  • Layer may further comprise multiple layers, that is, it may in particular be an active layer sequence.
  • the active layer comprises single or
  • the structured surface is produced in the epitaxy system. That is, the structured surface is not, for example, by a roughening by etching outside of the
  • Epitaxiestrom but a generation of the structured surface takes place in situ during the epitaxy process.
  • the active layer is grown in such a way that it conforms at least locally in its course to the structuring of the structured surface, or at least locally
  • the active layer does not overgrow the structured surface such that the structured surface structurings are easily covered, but the active layer follows
  • structured surface may differ. Rejects that
  • Elevations of the active layer are in the area of elevations of the structured surface. This is the case at least in sections, so that the active layer, at least in sections, has a structure similar to the structured surface.
  • the method comprises the following steps:
  • the structured surface is generated in the epitaxial system and
  • the method is inter alia the following
  • structured active layer may be provided an active layer having an enlarged outer surface and thus an enlarged radiating surface or an enlarged
  • Detection surface has compared to an active
  • Chip cross section and the same current. Alternatively it is
  • the area of the active layer can be increased by a factor of 1.4.
  • the efficiency can be increased by 10%. That is, the increase in efficiency may be at least 5% or more.
  • the epitaxially produced ones are based
  • Layers of the semiconductor chip at least partially or completely on a nitride compound semiconductor material.
  • nitride compound semiconductor material means in the present context that the
  • a nitride compound semiconductor material preferably Al n Ga m In ] __ n _ m N has or consists of this, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1
  • This material does not necessarily have to have a mathematically exact composition according to the above formula. Rather, it may, for example, have one or more dopants and additional constituents.
  • the above formula contains only the essential constituents of the crystal lattice (Al, Ga, In, N), even if these can be partially replaced and / or supplemented by small amounts of further substances.
  • the layers are based on an InGaN and / or a GaN semiconductor material.
  • the structured surface is produced by means of a targeted change of the growth conditions in the epitaxy system. That is, by adjusting growth conditions such as
  • the growth temperature or the flow rates in the epitaxy plant is growing or creating a structured surface.
  • Etching agent is therefore not necessary. It is possible that exactly one parameter of the growth conditions is changed or that several parameters of the growth conditions are changed simultaneously to the structured one
  • the structured surface is produced by means of a targeted change in the temperature in the epitaxy system.
  • the temperature in the epitaxial system can be used to generate the
  • textured surface can be raised or lowered.
  • Intermediate layer are structured to the structured surface or the changed temperature in the epitaxial system is set during the growth of a patterned layer on the outer surface of the intermediate layer, so that forms the structured surface on the structured layer.
  • the structured surface can be produced by means of a targeted change in the flow rate of a precursor and / or a flow rate of a carrier gas in the epitaxy system.
  • the change in the flow rate may be, for example, a lowering or switching off the flow of a precursor and / or a carrier gas.
  • the flow rate for another precursor and / or another carrier gas can be increased.
  • the temperature in the epitaxy system is reduced in such a way that so-called V defects form to form the structured surface.
  • a V defect has the shape of an open, in
  • Growth direction inverted pyramid for example, has a hexagonal base. In cross-section, this defect has the shape of a V's. A V defect can occur in the
  • Nitride compound semiconductor material for example, in a layer based on or from GaN
  • Semiconductor material consists, by adjusting the
  • Growth parameters in particular the growth temperature can be generated.
  • the size of the V defect then depends on the thickness of the layer in which the V defect is created.
  • the intermediate layer comprises thread dislocations, wherein a
  • V defects each forms a thread offset.
  • the thread dislocations arise, for example, in the heteroepitaxy of the semiconductor material of
  • the intermediate layer is on
  • Lattice mismatch can have up to about 14%.
  • the density of V defects can be adjusted.
  • the density of the V defects determines the roughness of the structured
  • the intermediate layer is based on GaN, for example on n-doped GaN, and the V defects are grown at a temperature in the epitaxy device of less than 900 ° C.
  • the intermediate layer is based on GaN and for the formation of the
  • the flow of NH3 precursor is lowered or prevented for a certain time.
  • the temperature in the epitaxy system can also be lowered.
  • Interlayer before growth of the active layer, it may due to the reduced or missing nitrogen component to a decomposition of the GaN-based surface of the
  • the surface facing away from the growth substrate is provided on the surface
  • Intermediate layer applied a masking layer, which has a plurality of openings to the intermediate layer out, and the structured surface is formed by epitaxial overgrowth of the masking layer. That is, for example, a silicon nitride-based layer is applied to the epitaxially-formed intermediate layer, which may be patterned, for example, photolithographically, such that it has openings in which the
  • Intermediate layer can at least partially expose.
  • this masking layer can then in particular for GaN-based semiconductor materials hexagonal pyramidal structures or trapezoidal structures
  • opposite side has the structured surface.
  • FIGS 1, 2 and 3 show schematically
  • FIG. 1 shows an optoelectronic semiconductor chip, for example a
  • the optoelectronic semiconductor chip comprises a growth substrate 1.
  • the growth substrate 1 it may, for example, be a sapphire substrate.
  • the intermediate layer 2 is formed, for example, with n-doped GaN. Due to the lattice difference between growth substrate 1 and intermediate layer 2, thread dislocations 2, which extend through the intermediate layer 2, are formed in the intermediate layer 2.
  • the patterned layer 21 epitaxially grown.
  • the epitaxial growth takes place in the same epitaxy plant as the production of
  • the structured layer 21 is grown at a temperature in the epitaxy plant ⁇ 900 ° C.
  • V defects 7 of regular size are formed, which form in each case at yarn dislocations 6.
  • the density of the V defects 7 can for example be at least 5 x 10 ⁇ / cm A 2, for example at least 10 ⁇ / cm A2.
  • the V-defects are grown so big that they almost touch each other. This can be adjusted, for example, by the thickness d of the structured layer 21.
  • the thickness d depends on the density of the V defects, which can be adjusted by the choice of the temperature.
  • the V defects 7 create a structured surface 3 which has 7 valleys in the region of the V defects. Elevations are arranged between the depressions, which may, for example, have the shape of hexagonal pyramids.
  • the subsequent active layer 4 in the present case can consist of several layers is grown with other materials and / or other temperatures.
  • the active layer 4 thus produced follows in its
  • a corrugated active layer is formed, which has a larger outer surface than an active layer which, for example, is grown directly on the outer surface of a smooth or planar intermediate layer 2. This results in the efficiency increase described above.
  • a cover layer 5 can be grown, which is formed for example with a p-type semiconductor material which can be based on GaN.
  • the growth substrate 1 can be detached and it can
  • Optoelectronic semiconductor chip of Figure 1 are in this imple mentation of the method no V defects
  • Masking layer 8 applied, which consists for example of SiN and openings 81 to the intermediate layer 2 out. Since the masking layer 8 is laterally overgrown by, for example, n-type GaN-based semiconductor material, a patterned layer 21 forms during the epitaxial deposition of corresponding semiconductor material.
  • This structured layer 21 has the structured surface 3 on its side facing away from the growth substrate 1.
  • the active layer 4 which corresponds to the structures of FIG.
  • the openings 81 are randomly arranged in terms of their size and / or their location in the masking layer 8. As a result, a particularly suitable roughening of the structured surface 3 can be achieved.
  • the flow of NH3 precursor reduced or completely prevented.
  • the reduced or missing nitrogen component leads to a dissolution of the GaN-based surface of the intermediate layer 2 and thus to a roughening of this layer.
  • the active layer 4 is conformally deposited on this structured surface 3, which can be covered by the cover layer 5.
  • the roughness can also be adjusted via the rate of the carrier gas, for example hydrogen, in the epitaxy system. Will the rate of the carrier gas, for example hydrogen, in the epitaxy system. Will the rate of the carrier gas, for example hydrogen, in the epitaxy system. Will the rate of the carrier gas, for example hydrogen, in the epitaxy system. Will the rate of
  • the invention is not limited by the description based on the embodiments of these. Rather, the invention encompasses every new feature as well as every combination of features, which in particular includes any combination of features i the patent claims, even if this feature or that combination itself is not explicit in the

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips mit den folgenden Schritten angegeben: Bereitstellen eines Aufwachssubstrats (1) in einer Epitaxieanlage, epitaktisches Abscheiden zumindest einer Zwischenschicht (2) auf das Aufwachssubstrat (1), Erzeugen einer dem Aufwachssubstrat (1) abgewandten strukturierten Oberfläche (3) an der dem Aufwachssubstrat (1) abgewandten Seite der Zwischenschicht (2), epitaktisches Abscheiden einer aktiven Schicht (4) auf die strukturierte Oberfläche (3), wobei die strukturierte Oberfläche (3) in der Epitaxieanlage erzeugt wird, und die aktive Schicht (4) der Strukturierung der strukturierten Oberfläche (3) zumindest stellenweise konform oder zumindest stellenweise im Wesentlichen konform folgt.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips
Es wird ein optoelektronischer Halbleiterchip angegeben.
Beispielsweise bei Leuchtdiodenchips, die auf GaN basieren, insbesondere bei Leuchtdiodenchips, die auf InGaN basieren, tritt der Effekt auf, dass die Lichtemission mit größer werdenden Stromdichten des Stroms, mit dem der
Leuchtdiodenchip betrieben wird, proportional weniger als linear ansteigt. Sollen diese Leuchtdiodenchips effizient betrieben werden, müssen sie daher mit niedriger Stromdichte betrieben werden.
Eine zu lösende Aufgabe besteht darin, einen
optoelektronischen Halbleiterchip anzugeben, der mit hoher Effizienz bei hohen Stromdichten betrieben werden kann.
Es wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterchips angegeben. Bei dem
optoelektronischen Halbleiterchip kann es sich um einen
Strahlungserzeugenden Halbleiterchip, wie beispielsweise einen Leuchtdiodenchip, handeln. Ferner kann es sich um einen strahlungsdetektierenden Halbleiterchip, wie beispielsweise eine Fotodiode, handeln.
Gemäß zumindest einer Aus führungs form des Verfahrens wird zunächst ein Aufwachssubstrat in einer Epitaxieanlage bereitgestellt. Bei dem Aufwachssubstrat handelt es sich um einen Substratwafer, auf dem das Halbleitermaterial des optoelektronischen Halbleiterchips, der herzustellen ist, epitaktisch aufgewachsen werden kann. Beispielsweise ist das Aufwachssubstrat mit Saphir, GaN, SiC oder Silizium gebildet. Insbesondere kann das Aufwachssubstrat auch aus einem dieser Materialien bestehen.
Das Aufwachssubstrat wird in einer Epitaxieanlage
bereitgestellt, in welcher die nachfolgende Herstellung des optoelektronischen Halbleiterchips erfolgt. Beispielsweise handelt es sich bei der Epitaxieanlage um einen MOVPE
(englisch: Metal Organic Chemical Vapor Phase Epitaxy)
Reaktor, in dem der optoelektronische Halbleiterchip
zumindest teilweise mittels metallorganischer
Gasphasenepitaxie hergestellt werden kann. Gemäß zumindest einer Aus führungs form des Verfahrens wird zumindest eine Zwischenschicht auf das Aufwachssubstrat epitaktisch abgeschieden. Das epitaktische Abscheiden erfolgt dabei in der Epitaxieanlage. Bei der zumindest einen
Zwischenschicht handelt es sich beispielsweise um eine dotierte Halbleiterschicht, zum Beispiel eine n-dotierte
Halbleiterschicht, die auf das Aufwachssubstrat abgeschieden wird .
Gemäß zumindest einer Aus führungs form des Verfahrens wird an der dem Aufwachssubstrat abgewandten Seite der
Zwischenschicht eine strukturierte Oberfläche erzeugt. Bei der strukturierten Oberfläche kann es sich beispielsweise um die Oberfläche einer strukturierten Schicht handeln, die auf der dem Aufwachssubstrat abgewandten Seite der
Zwischenschicht erzeugt wird. Ferner ist es möglich, dass die dem Aufwachssubstrat abgewandte Seite der Zwischenschicht, also die Oberfläche der Zwischenschicht selbst, zu einer strukturierten Oberfläche verändert wird. Unter einer strukturierten Oberfläche wird vorliegend eine Oberfläche verstanden, die Strukturen aufweist, sodass sie im Hinblick auf beim MOVPE-Wachstum übliche Kriterien nicht als glatt bezeichnet werden kann. Das heißt, die strukturierte Oberfläche weist beispielsweise Senken und Erhebungen auf, wobei die Erhebungen der strukturierten Oberfläche wenigstens einige Monolagen von Halbleitermaterial höher liegen als die Senken der strukturierten Oberfläche.
Der mittlere Abstand zwischen zwei Erhebungen in lateraler Richtung beträgt zum Beispiel wenigstens 50 nm und/oder höchstens 50 μπι, insbesondere wenigstens 500 nm und / oder höchstens 1500 nm. Der Abstand zwischen einer Senke und einer benachbarten Erhebung in vertikaler Richtung ergibt sich mit einem Flankenwinkel der Facetten von ca. 60° entsprechend.
Gemäß zumindest einer Aus führungs form des Verfahrens erfolgt in einem anschließenden Verfahrensschritt ein epitaktisches Abscheiden einer aktiven Schicht auf die strukturierte
Oberfläche. Das heißt, eine aktive Schicht, die
beispielsweise im Betrieb des optoelektronischen
Halbleiterchips zur Erzeugung oder Detektion von
elektromagnetischer Strahlung vorgesehen ist, wird
epitaktisch auf die strukturierte Oberfläche abgeschieden. Dabei ist es auch möglich, dass sich zwischen der
strukturierten Oberfläche und der aktiven Schicht weitere Schichten befinden, die ebenfalls epitaktisch auf die
strukturierte Oberfläche abgeschieden sind. Die aktive
Schicht kann ferner mehrere Schichten umfassen, das heißt es kann sich insbesondere um eine aktive Schichtenfolge handeln. Beispielsweise umfasst die aktive Schicht Einfach- oder
Mehrfachquantenfilme . Gemäß zumindest einer Aus führungs form des Verfahrens wird die strukturierte Oberfläche in der Epitaxieanlage erzeugt. Das heißt, die strukturierte Oberfläche wird beispielsweise nicht durch eine Aufrauung mittels Ätzen außerhalb der
Epitaxieanlage erzeugt oder durch das Aufbringen von
Maskenschichten auf das Aufwachssubstrat außerhalb der
Epitaxieanlage, sondern eine Erzeugung der strukturierten Oberfläche erfolgt in situ während des Epitaxieprozesses.
Gemäß zumindest einer Aus führungs form des Verfahrens wird die aktive Schicht derart aufgewachsen, dass sie in ihrem Verlauf der Strukturierung der strukturierten Oberfläche zumindest stellenweise konform oder zumindest stellenweise im
Wesentlichen konform folgt. Das heißt, die aktive Schicht überwächst die strukturierte Oberfläche nicht derart, dass die Strukturierungen der strukturierten Oberfläche einfach abgedeckt werden, sondern die aktive Schicht folgt dem
Verlauf der strukturierten Oberfläche zumindest stellenweise nach oder sie folgt diesem Verlauf im Wesentlichen nach. "Im Wesentlichen" heißt dabei, dass der Verlauf der aktiven
Schicht von einer streng konformen Abbildung der
strukturierten Oberfläche abweichen kann. Weist die
strukturierte Fläche jedoch beispielsweise Senken und
Erhebungen auf, so befinden sich Senken der aktiven Schicht im Bereich von Senken der strukturierten Oberfläche und
Erhebungen der aktiven Schicht befinden sich im Bereich von Erhebungen der strukturierten Oberfläche. Dies ist zumindest abschnittsweise der Fall, sodass die aktive Schicht zumindest abschnittsweise eine der strukturierten Oberfläche ähnliche Strukturierung aufweist.
Gemäß zumindest einer Aus führungs form des Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips umfasst das Verfahren die folgenden Schritte:
- Bereitstellen eines Aufwachssubstrats in einer
Epitaxieanläge,
- epitaktisches Abscheiden zumindest einer Zwischenschicht auf das Aufwachssubstrat,
- Erzeugen einer dem Aufwachssubstrat abgewandten
strukturierten Oberfläche an der dem Aufwachssubstrat
abgewandten Seite der Zwischenschicht,
- epitaktisches Abscheiden einer aktiven Schicht auf die strukturierte Oberfläche, wobei
- die strukturierte Oberfläche in der Epitaxieanlage erzeugt wird und
- die aktive Schicht der Strukturierung der strukturierten Oberfläche zumindest stellenweise konform oder zumindest stellenweise im Wesentlichen konform folgt.
Dem Verfahren liegt dabei unter anderem die folgende
Erkenntnis zugrunde: Durch die Ausbildung einer
strukturierten aktiven Schicht kann eine aktive Schicht geschaffen werden, die eine vergrößerte Außenfläche und damit eine vergrößerte Abstrahlfläche oder eine vergrößerte
Detektionsfläche aufweist im Vergleich zu einer aktiven
Schicht, die unstrukturiert auf eine ebene Oberfläche
gewachsen ist. Durch diese größere Fläche der aktiven Schicht steigt die Effizienz beispielsweise eines
strahlungsemittierenden optoelektronischen Halbleiterchips bei gleicher Chipgröße, das heißt bei gleichem
Chipquerschnitt und gleichem Strom. Alternativ ist es
möglich, Chips verkleinerter Querschnittsfläche zu verwenden, die aufgrund der vergrößerten Fläche der aktiven Schicht eine vergleichbare Effizienz aufweisen wie ein Chip ohne
strukturierte Oberfläche. Handelt es sich bei den Strukturen auf der aktiven Oberfläche beispielsweise um ideale
hexagonale Pyramiden, so kann die Fläche der aktiven Schicht um ca. den Faktor 1,4 vergrößert werden. Die Effizienz lässt sich dadurch um 10 % erhöhen. Das heißt, die die Erhöhung der Effizienz kann wenigstens 5% oder mehr betragen.
Gemäß zumindest einer Aus führungs form des optoelektronischen Halbleiterchips basieren die epitaktisch hergestellten
Schichten des Halbleiterchips zumindest teilweise oder vollständig auf einem Nitrid-Verbindungshalbleitermaterial.
Auf Nitrid-Verbindungshalbleitermaterial basierend bedeutet im vorliegenden Zusammenhang, dass die
Halbleiterschichtenfolgen oder zumindest ein Teil davon, ein Nitrid-Verbindungshalbleitermaterial, vorzugsweise AlnGamIn]__ n_mN aufweist oder aus diesem besteht, wobei 0 < n < 1, 0 < m < 1 und n+m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es beispielsweise ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (AI, Ga, In, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Beispielsweise basieren die Schichten auf einem InGaN- und/oder einem GaN-Halbleitermaterial .
Gemäß zumindest einer Aus führungs form des Verfahrens wird die strukturierte Oberfläche mittels gezielter Veränderung der Wachstumsbedingungen in der Epitaxieanlage erzeugt. Das heißt, durch Einstellen von Wachstumsbedingungen wie
beispielsweise der Wachstumstemperatur oder der Flussraten in der Epitaxieanlage erfolgt das Aufwachsen oder Erzeugen einer strukturierten Oberfläche. Ein weiterer Eingriff von außen, wie beispielsweise das Einbringen eines zusätzlichen
Ätzmittels ist daher nicht notwendig. Es ist dabei möglich, dass genau ein Parameter der Wachstumsbedingungen verändert wird oder dass mehrere Parameter der Wachstumsbedingungen gleichzeitig verändert werden, um die strukturierte
Oberfläche zu erzeugen.
Gemäß zumindest einer Aus führungs form des Verfahrens wird die strukturierte Oberfläche mittels gezielter Veränderung der Temperatur in der Epitaxieanlage erzeugt. Die Temperatur in der Epitaxieanlage kann dabei zur Erzeugung der
strukturierten Oberfläche erhöht oder abgesenkt werden.
Dadurch kann beispielsweise die Außenfläche der
Zwischenschicht zur strukturierten Oberfläche strukturiert werden oder die veränderte Temperatur in der Epitaxieanlage ist während des Aufwachsens einer strukturierten Schicht auf die Außenfläche der Zwischenschicht eingestellt, sodass sich an der strukturierten Schicht die strukturierte Oberfläche ausbildet .
Gemäß zumindest einer Aus führungs form des Verfahrens kann die strukturierte Oberfläche mittels gezielter Veränderung der Flussrate eines Precursors und/oder einer Flussrate eines Trägergases in der Epitaxieanlage erzeugt werden. Bei der Veränderung der Flussrate kann es sich beispielsweise um ein Absenken oder Ausschalten des Flusses eines Precursors und/oder eines Trägergases handeln. Gleichzeitig kann die Flussrate für einen anderen Precursor und/oder ein anderes Trägergas erhöht werden. Gemäß zumindest einer Aus führungs form des Verfahrens wird zur Bildung der strukturierten Oberfläche die Temperatur in der Epitaxieanlage derart verringert, dass sich so genannte V- Defekte ausbilden. Ein V-Defekt hat beispielsweise im Nitrid- Verbindungshalbleitermaterial die Form einer offenen, in
Wachstumsrichtung invertierten Pyramide, die beispielsweise eine hexagonale Grundfläche aufweist. Im Querschnitt hat dieser Defekt die Form eines V's. Ein V-Defekt kann im
Nitrid-Verbindungshalbleitermaterial, beispielsweise in einer Schicht, die auf GaN basiert oder aus diesem
Halbleitermaterial besteht, durch Einstellen der
Wachstumsparameter, insbesondere der Wachstumstemperatur, erzeugt werden. Die Größe des V-Defekts hängt dann von der Dicke der Schicht ab, in der der V-Defekt erzeugt ist.
Gemäß zumindest einer Aus führungs form des Verfahrens umfasst die Zwischenschicht Fadenversetzungen, wobei sich ein
Großteil der V-Defekte jeweils an einer Fadenversetzung ausbildet. Die Fadenversetzungen entstehen beispielsweise bei der Heteroepitaxie des Halbleitermaterials der
Zwischenschicht auf das Aufwachssubstrat, das eine andere Gitterkonstante als das Halbleitermaterial aufweist.
Beispielsweise wird die Zwischenschicht auf ein
Aufwachssubstrat aus Saphir aufgewachsen, das zum Nitrid- Verbindungshalbleitermaterial der Zwischenschicht eine
Gitterfehlanpassung bis zu zirka 14 % aufweisen kann. Durch die Wahl des Aufwachssubstrats sowie die
Wachstumsbedingungen, insbesondere die Wachstumstemperatur, kann die Dichte der V-Defekte eingestellt werden. Die Dichte der V-Defekte bestimmen die Rauigkeit der strukturierten
Oberfläche, also beispielsweise die Tiefen von Senken sowie deren Abstand zueinander. Gemäß zumindest einer Aus führungs form des Verfahrens basiert die Zwischenschicht auf GaN, beispielsweise auf n-dotiertem GaN, und die V-Defekte werden bei einer Temperatur in der Epitaxieanlage kleiner 900 °C aufgewachsen. Solche
Wachstumsbedingungen erweisen sich als besonders vorteilhaft zur Erzeugung von V-Defekten.
Gemäß zumindest einer Aus führungs form des Verfahrens basiert die Zwischenschicht auf GaN und zur Bildung der
strukturierten Oberfläche wird der Fluss eines NH3-Precursors für bestimmte Zeit abgesenkt oder unterbunden. Dabei kann gleichzeitig auch die Temperatur in der Epitaxieanlage abgesenkt werden. Nach Abschluss des Wachstums der
Zwischenschicht, vor Aufwachsen der aktiven Schicht, kann es aufgrund der reduzierten oder fehlenden Stickstoff-Komponente zu einer Dekomposition der GaN-basierten Oberfläche der
Zwischenschicht, die dem Aufwachssubstrat abgewandt liegt, kommen. Dies führt zu einer Aufrauung dieser Oberfläche und damit zur Ausbildung der strukturierten Oberfläche.
Gemäß zumindest einer Aus führungs form des Verfahrens wird auf die dem Aufwachssubstrat abgewandte Oberfläche der
Zwischenschicht eine Maskierungsschicht aufgebracht, welche mehrere Öffnungen zur Zwischenschicht hin aufweist und die strukturierte Oberfläche wird durch epitaktisches Überwachsen der Maskierungsschicht ausgebildet. Das heißt, auf die epitaktisch hergestellte Zwischenschicht wird beispielsweise eine auf Siliziumnitrid basierende Schicht aufgebracht, die zum Beispiel fotolithografisch derart strukturiert werden kann, dass sie Öffnungen aufweist, in welchen die
Zwischenschicht zumindest teilweise freiliegen kann. Beim anschließenden Überwachsen dieser Maskierungsschicht können sich dann insbesondere für GaN-basierte Halbleitermaterialien hexagonale Pyramidenstrukturen oder Trapezstrukturen
ausbilden. Auf diese Weise wird also eine strukturierte
Schicht erzeugt, die an ihrer dem Aufwachssubstrat
abgewandten Seite die strukturierte Oberfläche aufweist.
Gemäß zumindest einer Aus führungs form des Verfahrens wird beim epitaktischen Überwachsen der Maskierungsschicht
Material in die Öffnungen der Maskierungsschicht eingebracht, sodass das epitaktisch aufgewachsene Material teilweise in direktem Kontakt mit der Zwischenschicht steht.
Im Folgenden werden die hier beschriebenen Verfahren anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert .
Die Figuren 1, 2 und 3 zeigen anhand schematischer
Schnittdarstellungen optoelektronische
Halbleiterchips, die mit unterschiedlichen Aus führungs formen von hier beschriebenen Verfahren hergestellt sind.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu
betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein. Die schematische Schnittdarstellung der Figur 1 zeigt einen optoelektronischen Halbleiterchip, beispielsweise einen
Leuchtdiodenchip. Der optoelektronische Halbleiterchip umfasst ein Aufwachssubstrat 1. Bei dem Aufwachssubstrat 1 kann es sich beispielsweise um ein Saphirsubstrat handeln. Auf das Aufwachssubstrat 1 ist eine Zwischenschicht 2
aufgebracht. Die Zwischenschicht 2 ist beispielsweise mit n- dotiertem GaN gebildet. Aufgrund des Gitterunterschieds zwischen Aufwachssubstrat 1 und Zwischenschicht 2 bilden sich in der Zwischenschicht 2 Fadenversetzungen 2 aus, die sich durch die Zwischenschicht 2 hindurch erstrecken.
Auf die dem Aufwachssubstrat 1 abgewandte Seite der
Zwischenschicht 2 wird unter Veränderung der
Wachstumsbedingungen die strukturierte Schicht 21 epitaktisch aufgewachsen. Das epitaktische Aufwachsen erfolgt dabei in der gleichen Epitaxieanlage wie das Herstellen der
Zwischenschicht 2. Beispielsweise wird die strukturierte Schicht 21 bei einer Temperatur in der Epitaxieanlage < 900 °C aufgewachsen. Auf diese Weise entstehen V-Defekte 7 regelmäßiger Größe, die sich jeweils an Fadenversetzungen 6 bilden. Die Dichte der V-Defekte 7 kann beispielsweise wenigstens 5 x 10^/cmA2, beispielsweise wenigstens 10^/cmA2 betragen. Die V-Defekte werden derart groß gewachsen, dass sie sich nahezu berühren. Dies kann beispielsweise durch die Dicke d der strukturierten Schicht 21 eingestellt werden. Die Dicke d hängt dabei von der Dichte der V-Defekte ab, welche durch die Wahl der Temperatur eingestellt werden kann.
Die V-Defekte 7 erzeugen eine strukturierte Oberfläche 3, die im Bereich der V-Defekte 7 Senken aufweist. Zwischen den Senken sind Erhebungen angeordnet, die beispielsweise die Form von hexagonalen Pyramiden aufweisen können.
Anschließend werden die Wachstumsbedingungen verändert, das heißt die nachfolgende aktive Schicht 4, die vorliegend aus mehreren Schichten bestehen kann, wird mit anderen Materialen und/oder anderen Temperaturen aufgewachsen.
Die derart erzeugte aktive Schicht 4 folgt in ihrer
Strukturierung möglichst konform der Strukturierung der strukturierten Oberfläche 3. Auf diese Weise entsteht also eine gewellte aktive Schicht, die eine größere Außenfläche aufweist als eine aktive Schicht, die beispielsweise direkt auf die Außenfläche einer glatten oder ebenen Zwischenschicht 2 aufgewachsen ist. Dadurch ergibt sich die oben beschriebene Effizienzsteigerung .
Abschließend kann eine Deckschicht 5 aufgewachsen werden, die beispielsweise mit einem p-leitenden Halbleitermaterial gebildet ist, das auf GaN basieren kann.
In weiteren Verfahrensschritten kann beispielsweise das Aufwachssubstrat 1 abgelöst werden und es können
entsprechende metallische Kontakte zur Kontaktierung des optoelektronischen Halbleiterchips erzeugt werden.
In Verbindung mit Figur 2 ist ein weiteres
Ausführungsbeispiel eines hier beschriebenen Verfahrens anhand des damit hergestellten optoelektronischen
Halbleiterchips näher erläutert. Im Unterschied zum
optoelektronischen Halbleiterchip der Figur 1 werden bei dieser Aus führungs form des Verfahrens keine V-Defekte
gebildet. Das heißt, die Wachstumstemperatur, also die
Temperatur in der Epitaxieanlage, muss nicht abgesenkt werden. Vielmehr wird auf die dem Aufwachssubstrat 1
abgewandte glatte Oberfläche der Zwischenschicht 2 eine
Maskierungsschicht 8 aufgebracht, die beispielsweise aus SiN besteht und Öffnungen 81 zur Zwischenschicht 2 hin aufweist. Da die Maskierungsschicht 8 durch beispielsweise n-leitendes GaN-basierendes Halbleitermaterial lateral überwachsen wird, bildet sich eine strukturierte Schicht 21 beim epitaktischen Abscheiden von entsprechendem Halbleitermaterial aus. Diese strukturierte Schicht 21 weist an ihrer dem Aufwachssubstrat 1 abgewandten Seite die strukturierte Oberfläche 3 auf. Auf diese wird, wie oben beschrieben, nachfolgend die aktive Schicht 4 aufgewachsen, die den Strukturierungen der
strukturierten Oberfläche 3 konform nachfolgen kann.
Abschließend wird eine Deckschicht 5, beispielsweise aus p- dotiertem Halbleitermaterial, aufgebracht.
Dabei erweist es sich als besonders vorteilhaft, wenn die Öffnungen 81 hinsichtlich ihrer Größe und/oder ihrer Lage in der Maskierungsschicht 8 zufällig angeordnet werden. Dadurch kann eine besonders geeignete Aufrauung der strukturierte Oberfläche 3 erreicht werden.
In Verbindung mit Figur 3 ist ein weiteres
Ausführungsbeispiel eines hier beschriebenen Verfahrens anhand einer schematischen Schnittdarstellung näher
erläutert, welche einen mit dem Verfahren hergestellten optoelektronischen Halbleiterchip zeigt. Im Unterschied zu den vorangehenden Ausführungsbeispielen bildet sich die strukturierte Oberfläche 3 in diesem
Ausführungsbeispiel an der dem Aufwachssubstrat 1 abgewandten Seite der Zwischenschicht 2 selbst aus, sodass es sich bei der Zwischenschicht 2 auch um die strukturierte Schicht 21 handelt. Dies kann wenigstens auf zwei Arten erreicht werden:
Zum einen kann nach Abschluss des Wachsens der
Zwischenschicht 2 und der Absenkung der Temperatur in der Epitaxieanlage der Fluss des NH3-Precursors reduziert oder vollständig unterbunden werden. Durch die reduzierte oder fehlende Stickstoffkomponente kommt es zu einer Auflösung der GaN-basierten Oberfläche der Zwischenschicht 2 und dadurch zu einer Aufrauung dieser Schicht. Anschließend wird auf diese strukturierte Oberfläche 3 die aktive Schicht 4 konform abgeschieden, welche von der Deckschicht 5 überdeckt werden kann . Als alternative Möglichkeit kann die Rauigkeit auch über die Rate des Trägergases, beispielsweise Wasserstoff, in der Epitaxieanlage eingestellt werden. Wird die Rate des
Wasserstoff erhöht, so erhöht sich die Rauigkeit der
strukturierte Oberfläche 3. Gleiches gilt für das Erhöhen der Temperatur.
Denkbar ist es ferner, den Fluss des NH3-Precursors bei hohen Temperaturen, etwa wenigstens 50 K, zum Beispiel 200 K höher als die üblichen Wachstumsbedingungen zum Aufwachsen der aktiven Schicht 4, für bestimmte Zeiten zu unterbinden. Auch auf diese Weise ergibt sich die gewünschte Aufrauung.
Mit sämtlichen beschriebenen Verfahren ist es möglich, die Fläche der aktiven Schicht, also die aktive Außenfläche, von der beispielsweise elektromagnetische Strahlung im Betrieb abgestrahlt wird, um zirka den Faktor 1,4 zu erhöhen. Auf diese Weise sind Effizienzsteigerungen bis zu 10 % möglich.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen i den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutsche Patentanmeldung 102011012925.1, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips mit den folgenden Schritten:
- Bereitstellen eines Aufwachssubstrats (1) in einer
Epitaxieanläge,
- epitaktisches Abscheiden zumindest einer Zwischenschicht (2) auf das Aufwachssubstrat (1),
- Erzeugen einer dem Aufwachssubstrat (1) abgewandten
strukturierten Oberfläche (3) an der dem Aufwachssubstrat (1) abgewandten Seite der Zwischenschicht (2),
- epitaktisches Abscheiden einer aktiven Schicht (4) auf die strukturierte Oberfläche (3), wobei
- die strukturierte Oberfläche (3) in der Epitaxieanlage erzeugt wird, und
- die aktive Schicht (4) der Strukturierung der
strukturierten Oberfläche (3) zumindest stellenweise konform oder zumindest stellenweise im Wesentlichen konform folgt.
2. Verfahren nach dem vorherigen Anspruch,
wobei die Zwischenschicht (2) auf GaN basiert und zur Bildung der strukturierten Oberfläche (3) der Fluss eines NH3- Precursors für bestimmte Zeit abgesenkt oder unterbunden wird .
3. Verfahren nach dem vorherigen Anspruch,
wobei der Fluss des NH3-Precursors nach Abschluss des
Wachsens der Zwischenschicht (2) reduziert oder vollständig unterbunden wird, und aufgrund der reduzierten oder fehlenden Stickstoffkomponente eine teilweise Auflösung der GaN- basierten Oberfläche der Zwischenschicht (2) erfolgt, wodurch die dem Aufwachssubstrat (1) abgewandte Seite der Zwischenschicht (2) aufgeraut wird und die strukturierte Oberfläche (3) ausbildet.
4. Verfahren nach dem vorherigen Anspruch,
wobei vor und während des Reduzierens oder Unterbindens des Flusses des NH3-Precursors eine Absenkung der Temperatur in der Epitaxieanlage, insbesondere unter 900°C, erfolgt.
5. Verfahren nach einem der vorherigen Ansprüche,
wobei zur Bildung der strukturierten Oberfläche (3) die
Temperatur in der Epitaxieanlage derart verringert wird, dass sich V-Defekte (7) ausbilden.
6. Verfahren nach dem vorherigen Anspruch,
wobei die Zwischenschicht (2) Fadenversetzungen (6) umfasst und sich ein Großteil der V-Defekte (7) jeweils an einer Fadenversetzung (6) ausbildet.
7. Verfahren nach einem der vorherigen Ansprüche,
wobei die Zwischenschicht (2) auf GaN basiert, und die V- Defekte (7) bei einer Temperatur in der Epitaxieanlage kleiner 900 °C aufgewachsen werden.
8. Verfahren nach einem der vorherigen Ansprüche,
wobei die Zwischenschicht (2) aus GaN besteht und zur Bildung der strukturierten Oberfläche (3) der Fluss eines NH3- Precursors für bestimmte Zeit abgesenkt oder unterbunden wird .
9. Verfahren nach einem der vorherigen Ansprüche,
wobei auf die dem Aufwachssubstrat (2) abgewandte Oberfläche der Zwischenschicht (2) eine Maskierungsschicht (8)
aufgebracht wird, welche mehrere Öffnungen (81) zur Zwischenschicht (2) hin aufweist und die strukturierte Oberfläche (3) durch epitaktisches Überwachsen der
Maskierungsschicht (8) gebildet wird.
10. Verfahren nach dem vorherigen Anspruch,
wobei die Zwischenschicht (2) in den Öffnungen (81) frei liegt und beim epitaktischen Überwachsen die Öffnungen (81) teilweise gefüllt werden.
11. Verfahren nach einem der vorherigen Ansprüche,
wobei die strukturierte Oberfläche (3) mittels gezielter Veränderung der Wachstumsbedingungen in der Epitaxieanlage erzeugt wird.
12. Verfahren nach einem der vorherigen Ansprüche,
wobei die strukturierte Oberfläche (3) mittels gezielter Veränderung der Temperatur in der Epitaxieanlage erzeugt wird .
13. Verfahren nach einem der vorherigen Ansprüche,
wobei die strukturierte Oberfläche (3) mittels gezielter Veränderung der Flussrate eines Precursors in der
Epitaxieanlage erzeugt wird.
14. Verfahren nach einem der vorherigen Ansprüche,
wobei die strukturierte Oberfläche (3) mittels gezielter Veränderung der Flussrate eines Trägergases in der
Epitaxieanlage erzeugt wird.
PCT/EP2012/052617 2011-03-03 2012-02-15 Verfahren zur herstellung eines optoelektronischen halbleiterchips WO2012116893A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/002,968 US20140057417A1 (en) 2011-03-03 2012-02-15 Method for Producing an Optoelectronic Semiconductor Chip
CN201280011577.1A CN103430329B (zh) 2011-03-03 2012-02-15 用于制造光电子半导体芯片的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011012925A DE102011012925A1 (de) 2011-03-03 2011-03-03 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102011012925.1 2011-03-03

Publications (1)

Publication Number Publication Date
WO2012116893A1 true WO2012116893A1 (de) 2012-09-07

Family

ID=45607755

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/052617 WO2012116893A1 (de) 2011-03-03 2012-02-15 Verfahren zur herstellung eines optoelektronischen halbleiterchips

Country Status (5)

Country Link
US (1) US20140057417A1 (de)
CN (1) CN103430329B (de)
DE (1) DE102011012925A1 (de)
TW (1) TWI464911B (de)
WO (1) WO2012116893A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969425A (zh) * 2012-11-01 2013-03-13 扬州中科半导体照明有限公司 生长具有倒v形粗化表面氮化物led外延片的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103602A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
FR3010228B1 (fr) * 2013-08-30 2016-12-30 St Microelectronics Tours Sas Procede de traitement d'une couche de nitrure de gallium comportant des dislocations
JP2016063128A (ja) * 2014-09-19 2016-04-25 スタンレー電気株式会社 半導体発光素子
JP2016063175A (ja) * 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
JP2016063176A (ja) 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
DE102015224446A1 (de) * 2015-12-07 2017-06-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102018133123A1 (de) * 2018-12-20 2020-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem zentralen Bereich und einem Randbereich und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
DE102021129843A1 (de) 2021-11-16 2023-05-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips und strahlungsemittierender halbleiterchip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057680A1 (de) * 2002-12-20 2004-07-08 Technische Universität Braunschweig Strahlungsemittierender halbleiterkörper und verfahren zu dessen herstellung
US20070176162A1 (en) * 2006-01-27 2007-08-02 Lg Innotek Co., Ltd. Nitride semiconductor light-emitting device and method for manufacturing the same
US20090014713A1 (en) * 2007-07-12 2009-01-15 Sang Won Kang Nitride semiconductor light emitting device and fabrication method thereof
US20100155704A1 (en) * 2008-12-23 2010-06-24 Jeong Tak Oh Nitride semiconductor light emitting device and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3690340B2 (ja) * 2001-03-06 2005-08-31 ソニー株式会社 半導体発光素子及びその製造方法
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
KR20050071238A (ko) * 2003-12-31 2005-07-07 엘지전자 주식회사 고휘도 발광 소자 및 그 제조 방법
US7777241B2 (en) * 2004-04-15 2010-08-17 The Trustees Of Boston University Optical devices featuring textured semiconductor layers
GB2418532A (en) * 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
FI118196B (fi) * 2005-07-01 2007-08-15 Optogan Oy Puolijohderakenne ja puolijohderakenteen valmistusmenetelmä
US7291864B2 (en) * 2005-02-28 2007-11-06 The Regents Of The University Of California Single or multi-color high efficiency light emitting diode (LED) by growth over a patterned substrate
US20090159869A1 (en) * 2005-03-11 2009-06-25 Ponce Fernando A Solid State Light Emitting Device
US7446345B2 (en) * 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
KR100682877B1 (ko) * 2005-07-12 2007-02-15 삼성전기주식회사 발광다이오드 및 그 제조방법
US7888270B2 (en) * 2007-09-04 2011-02-15 National Chiao Tung University Etching method for nitride semiconductor
TWI381547B (zh) * 2007-11-14 2013-01-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光二極體及其製造方法
JP2010103424A (ja) * 2008-10-27 2010-05-06 Showa Denko Kk 半導体発光素子の製造方法
US8232568B2 (en) * 2009-08-21 2012-07-31 Bridgelux, Inc. High brightness LED utilizing a roughened active layer and conformal cladding
US20120049151A1 (en) * 2010-08-30 2012-03-01 Invenlux Corporation Light-emitting devices with two-dimensional composition-fluctuation active-region and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057680A1 (de) * 2002-12-20 2004-07-08 Technische Universität Braunschweig Strahlungsemittierender halbleiterkörper und verfahren zu dessen herstellung
US20070176162A1 (en) * 2006-01-27 2007-08-02 Lg Innotek Co., Ltd. Nitride semiconductor light-emitting device and method for manufacturing the same
US20090014713A1 (en) * 2007-07-12 2009-01-15 Sang Won Kang Nitride semiconductor light emitting device and fabrication method thereof
US20100155704A1 (en) * 2008-12-23 2010-06-24 Jeong Tak Oh Nitride semiconductor light emitting device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969425A (zh) * 2012-11-01 2013-03-13 扬州中科半导体照明有限公司 生长具有倒v形粗化表面氮化物led外延片的方法

Also Published As

Publication number Publication date
DE102011012925A1 (de) 2012-09-06
CN103430329A (zh) 2013-12-04
CN103430329B (zh) 2017-04-12
TWI464911B (zh) 2014-12-11
TW201244163A (en) 2012-11-01
US20140057417A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
WO2012116893A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102006043400A1 (de) Optoelektronischer Halbleiterchip
DE102012217640B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102016208717B4 (de) Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
WO2013160343A1 (de) Epitaxiesubstrat, verfahren zur herstellung eines epitaxiesubstrats und optoelektronischer halbleiterchip mit einem epitaxiesubstrat
DE102010048617A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
WO2015121399A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE112014001385T5 (de) Halbleiterlichtemitterstruktur mit einem aktiven Gebiet, das InGaN enthält, und Verfahren für seine Herstellung
WO2016151112A1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
WO2014048805A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
WO2014019752A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2013045190A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und entsprechender optoelektronischer halbleiterchip
WO2013120638A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
WO2016202853A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
DE102014102461A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge und optoelektronisches Halbleiterbauteil
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
WO2013135526A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
WO2018041778A1 (de) Optoelektronisches bauelement
WO2023117624A1 (de) Verfahren zum herstellen von mikro-halbleiter-leuchtdioden-strukturen und halbleiter-leuchtdiode
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2015155268A1 (de) Verfahren zur ablösung eines aufwachssubstrats eines halbleiterbauteils
DE102021107019A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge
WO2018077855A1 (de) Halbleiterschichtenfolge und verfahren zur herstellung einer halbleiterschichtenfolge

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12704278

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14002968

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12704278

Country of ref document: EP

Kind code of ref document: A1