WO2012062274A2 - Leistungshalbleitermodul und verfahren zur herstellung eines gesinterten leistungshalbleitermoduls mit temperaturfühler - Google Patents

Leistungshalbleitermodul und verfahren zur herstellung eines gesinterten leistungshalbleitermoduls mit temperaturfühler Download PDF

Info

Publication number
WO2012062274A2
WO2012062274A2 PCT/DE2011/001905 DE2011001905W WO2012062274A2 WO 2012062274 A2 WO2012062274 A2 WO 2012062274A2 DE 2011001905 W DE2011001905 W DE 2011001905W WO 2012062274 A2 WO2012062274 A2 WO 2012062274A2
Authority
WO
WIPO (PCT)
Prior art keywords
temperature sensor
sintering
sintered
power semiconductor
electrical contact
Prior art date
Application number
PCT/DE2011/001905
Other languages
English (en)
French (fr)
Other versions
WO2012062274A3 (de
Inventor
Ronald Eisele
Original Assignee
Danfoss Silicon Power Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=45497593&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2012062274(A2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Danfoss Silicon Power Gmbh filed Critical Danfoss Silicon Power Gmbh
Priority to CN201180053352.8A priority Critical patent/CN103403862B/zh
Priority to EP11810558.4A priority patent/EP2636062A2/de
Priority to US13/883,348 priority patent/US9040338B2/en
Publication of WO2012062274A2 publication Critical patent/WO2012062274A2/de
Publication of WO2012062274A3 publication Critical patent/WO2012062274A3/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • the invention relates to a power semiconductor module, which consists of a common arrangement of sinterable components such as semiconductors, temperature probes, series resistors for a chip, resistors and capacitance elements, shunt resistors in particular on existing power conductors according to the preamble of the main claim and a method for producing a sintered such module with temperature sensor.
  • the aim is to obtain a method for producing a sintered power semiconductor module by jointly sintering a passive component with an active component.
  • circuit breakers which are attached to a base plate or heat sink via an intermediate substrate. Internal connections are realized with so-called bonding wires.
  • a plastic housing accommodates connections that connect the module to outside leads.
  • power modules also usually consist of at least one semiconductor (transistor, diode or comparable elements).
  • the power inductor (s) are preferably joined by sintering silver layers onto a substrate.
  • Such a low-temperature compound is mentioned in DE 10 2008 035 93 AI as an alternative.
  • the substrate can be embodied here as a metallic stamped grid with a partial plastic coating or as a ceramic printed circuit board with one- or two-sided metal coverings for current and heat transport.
  • other passive components such as
  • Predominant designs here are the surface mounted SMD components (surface mounted devices), which can be bonded to the substrate as well as soldered.
  • the geometries of these passive components are adapted to these production techniques and preferably use the meniscus formation of the bonding adhesive (conductive adhesive) or the soft solder for electrical contact formation and mechanical fixation.
  • the components are usually cylindrical, but at least provided with undercuts, which can lead to damage or destruction during the pressing process of sintering.
  • the contacts of the SMD components are generally metallizations on the two end caps, each circumferential. A thermally contacting and at the same time potential-free installation is not possible.
  • a relatively thick conductor track layer is present, which are separated in conventional SMD components by an (etching) trench of the active device.
  • the trenches of the power conductor tracks typically have a width of about 60 ⁇ to ⁇ and partially over it.
  • the thickness 380 ⁇ also a trench width of at least 380 ⁇ to 600 ⁇ .
  • SMD components require separate island pads within the surfaces of the power traces. This reduces the required current carrying cross-section and the cherriessp Dahlphenol, since the heat flow is stopped at the etch trench. An additional, cost-intensive substrate area is required.
  • the islanding of the highly conductive conductor in the printed conductor layout represents additional thermal insulation and unduly reduces the response speed and the desired parallel operation of the measured temperature with the transistor temperature.
  • a temperature sensor e.g. to place one with a temperature sensitive platinum metal resistor.
  • a temperature limit e.g. 180 ° C
  • the semiconductor in operation is acutely threatened by overheating and may lose its function.
  • the controlled current through the semiconductor is typically reduced to avoid thermal damage.
  • the correct determination of the temperature limit by the temperature sensor therefore depends on three boundary conditions:
  • the temperature sensor must be mounted as close as possible to the semiconductor and
  • a ceramic layer or ceramic disc carries the temperature sensor (e.g.
  • Ceramics offer the best thermal conductivity among the known electrical insulating materials.
  • So z. B. aluminum oxide (A1 2 0 3 ) has a thermal conductivity of about 36-39 W / mK and aluminum nitride (A1N) even a thermal conductivity of about 180-220 W / mK.
  • these insulating materials are not only high-voltage as ceramic, but also much more thermally conductive than organic carrier and thus preferably used as a carrier of the Pt resistor with sintered layer.
  • planar components in which at least the underside intended for sintering is plane, at least partially metallised typically NiAu,
  • NiPdAu, AgPd, AuPd or Ag and conductively connected to the wiring surface by means of a sintered layer can be arranged in the same manner. It is already possible to lead out only one electrical functional contact on the surface opposite the sintered surface as a metallic contact surface. The always required second electrical functional contact is then produced by the sinterable underside (or a part of the underside) of the component to the interconnect substrate.
  • the top-side contacting takes place here, for example, by wire bonding or soldering or sintering or pressure contacting.
  • both electrical function contacts are kept floating relative to the sintered surface and placed on the top of the device (this is the sintering surface opposite side)
  • an electrical contact can be made, in turn, by selectively wire bonding, soldering, sintering or pressure contacting or ultrasonic welding is realized.
  • the contacting is also on laterally provided at the edge of the top contacts in question.
  • This arrangement consists of the two upper functional contacts and the functional surface between the contacts and an electrically insulating carrier material (ceramic, single crystals such as sapphire or silicon). It gives e.g. following layers construction from top to bottom of a resistance of the cuboid:
  • DCB ceramic core circuit boards
  • IMS metal core circuit boards
  • organic circuit carriers for example epoxy resin core or polyimide core printed circuit boards
  • the passive components have resistive, capacitive, inductive or temperature-resistive properties. These can be realized in special layers or layer sequences on insulating carrier materials (eg metallic layers for resistance formation (Ni, Pt) or as a function in one volume (eg oxide metallic bodies with thermo-resistive properties, thermistor, NTC, PTC or resistive platinum metal resistor) For suitability as a sinterable, passive component, therefore, the geometric design must be designed as a potential-free arrangement (both function contacts above). Further features and advantages of the invention will become apparent from preferred embodiment with reference to the accompanying drawings.
  • insulating carrier materials eg metallic layers for resistance formation (Ni, Pt) or as a function in one volume (eg oxide metallic bodies with thermo-resistive properties, thermistor, NTC, PTC or resistive platinum metal resistor)
  • Figure 4 shows an embodiment of the invention, in which a double
  • Bondpad is located on the top.
  • the placement of such devices on the substrate can be done according to various criteria. For the best possible temperature measurement of the junction temperature with an external sensor, the shortest possible heat path between the semiconductor and the temperature sensor should be found:
  • the temperature sensor may be e.g. Pt type sensor (e.g., Pt-100) consisting of a ceramic substrate with sinterable metallization at the bottom, a platinum functional layer and two contact surfaces at the top.
  • Pt type sensor e.g., Pt-100
  • NTC thermistor type
  • sinterable metallization at the bottom, for example a ceramic insulation layer.
  • a thermistor or NTC is a highly non-linear temperature sensor made up of temperature-variable resistive oxides. This is currently delivered but not insulating on a ceramic. Nevertheless, this variant of a thermistor should be within the scope of the appended claims.
  • thermocouples are known, which work as temperature sensors especially after the Seebeck effect (English: thermo couple). These are also not available with insulating ceramic layer. Alternatively, a placement of the temperature sensor on the semiconductor can take place. This ensures a very short thermal path between the semiconductor barrier and the temperature sensor. This very close thermal connection has advantages for the rapid detection of thermal overloads.
  • FIG. 1 the embodiment of a sinterable temperature sensor of the type Pt-1000 is exemplified. As explained above, this is a potential-free version with two electrical function contacts pointing upwards.
  • Sinterable metallization 10 typically NiAu, NiPdAu, AgPd, AuPd or Ag applied by chemical or physical methods
  • insulating ceramic body 12 eg A1 2 0 3
  • top center conductor tracks 14 made of Pt or alternatively Ni and two contact fields 16, 18 laterally for further electrical connection (eg wire bonding) from eg AgPd or AuPd.
  • FIG. 1 Sinterable metallization 10
  • NiAu typically NiPdAu, AgPd, AuPd or Ag applied by chemical or physical methods
  • insulating ceramic body 12 eg A1 2 0 3
  • top center conductor tracks 14 made of Pt or alternatively Ni and two contact fields 16, 18 laterally for further electrical connection (eg wire bonding) from eg AgPd or AuPd.
  • FIG. 2 shows, by way of example, a complete, sintered assembly consisting of a DCB substrate, a transistor and a temperature sensor 20 (as described in FIG. 1).
  • the module already has a contact wiring through bonding wires 24, which, however, is generated only after sintering.
  • the temperature sensor 20 in FIG. 2 is floating on the current-carrying conductor track 22 and in this way has a very good thermal contact due to the silver sintering and at the same time a high electrical insulation by the nonconducting conductor Ceramic body 12. The disadvantageous by additional space requirement and high thermal resistance generation of printed circuit islands for the temperature sensor is eliminated.
  • FIG. 3 a shows a general embodiment of a sinterable passive component. It is the solution according to case 1 in floating version with the electrical contacts 10, 32 respectively below and above, which occupy at least part of the surface.
  • the body 30 in the middle describes the functional volume, for example with the passive electrical functions:
  • Thermally sensitive resistor temperature sensor as NTC, PTC, Ptxx, Nixx
  • thermally insensitive metal alloy for example shunt made of a copper-manganese-nickel alloy
  • Sinterable metallization 10 typically NiAu, NiPdAu, AgPd, AuPd or Ag applied by chemical or physical methods
  • functional body 30 above a contact pad 32 covering all or part of the top and for further electrical connection (eg wire bonding) is intended, consisting of eg AgPd or AuPd.
  • FIG. 3b shows the option of stackable resistors for achieving multiples of the basic resistance.
  • the practical benefit would be the simple availability of e.g. Chip series resistors in stepped sizes.
  • Such chip resistors are e.g. used to influence the switching speed of MOSFET transistors by the size of the resistance value. Therefore, such a resulting scalability is an advantage of this technique and this design.
  • FIG. 4 shows a solution with the double bond pad on the upper side.
  • Sinterable metallization 10 typically NiAu, NiPdAu, AgPd, AuPd or Ag applied by means of chemical mixer or physical methods
  • functional body 30 above two contact fields 16, 18, separated by the surface of the contact body, partially cover the top and which is intended for further electrical connection (eg wire bonding), consisting of eg AgPd or AuPd.
  • Another embodiment of the invention may be the combination of a plurality of sinterable devices first on a common carrier substrate (e.g., ceramic).
  • a common carrier substrate e.g., ceramic
  • several components form a common electrical function, e.g. an R-C member for a limiter function of voltage spikes.
  • the components on the top side of the carrier substrate are then connected by conductor tracks.
  • the support substrate additionally has metallized surfaces for bonding and soldering, e.g. in the manner of a ceramic hybrid circuit.
  • the carrier substrate is then in turn sinterable metallized on the underside and is sintered as a whole with the interconnected components thereon to the substrate of the power assembly.
  • Such an assembly is also suitable for high temperatures by the choice of a sintered connection.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Thermistors And Varistors (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Verfahren zur Herstellung von sinterfähigen, elektrischen Bauelementen zum gemeinsamen Sintern mit aktiven Bauelementen bei dem die Bauelemente in einer planaren Form mit wenigstens einer zum Sintern bestimmte planen Unterseite versehen sind, und ein elektrischer Kontaktbereich auf der der Sinterfläche gegenüberliegenden Fläche in Form einer metallischen Kontaktfläche vorhanden ist, die oberseitig durch ein gängiges Verfahren aus der Gruppe: Drahtbonden oder Löten oder Sintern oder Druckkontaktieren kontaktierbar ist, wobei das Bauelement ein Temperaturfühler ist, an dessen Unterseite eine sinterfähige Metallisierung an einem Keramikkörper vorgesehen ist, und auf dessen Keramikkörper zwei elektrische Kontaktflächen für weiterführende elektrische Anbindung vorgesehen sind.

Description

Leistungshalbleitermodul und Verfahren zur Herstellung
eines gesinterten Leistungshalbleitermoduls mit Temperaturfühler
Die Erfindung betrifft ein Leistungshalbleitermodul, das aus einer gemeinsamen Anordnung von sinterfähigen Bauelementen zum Beispiel Halbleitern, Temperatur- Fühlern, Vorwiderständen für einen Chip, Widerstands und Kapazitätsgliedern, Shunt- Widerständen insbesondere auf vorhandenen Leistungsleiterbahnen nach dem Oberbegriff des Hauptanspruches besteht und ein Verfahren zur Herstellung eines gesinterten solchen Moduls mit Temperaturfühler. Ziel ist es ein Verfahren zur Herstellung eines gesinterten Leistungshalbleitermoduls durch gemeinsames Sintern von einem passiven Bauelement mit einem aktiven Bauelement zu erhalten.
Insbesondere für automobile Anwendungen werden Leistungsleiter gesucht, die die hohen Ströme, die beispielsweise beim Anlassen eines Motors fließen, sicher auf möglichst kleinem Raum schalten können. Bisher werden dazu Leistungsschalter benutzt, die einer Basisplatte oder einer Wärmesenke über ein zwischengesetztes Substrat befestigt sind. Interne Verbindungen werden mit so genannten Bonddrähten realisiert. Ein Plastikgehäuse beherbergt Verbindungen, mit denen das Modul mit außerhalb liegenden Leitungen in Verbindung tritt.
Im Stand der Technik bestehen Leistungsmodule zudem in der Regel aus mindestens einem Halbleiter (Transistor, Diode oder vergleichbare Elemente). Für langlebige und temperaturbeanspruchte Baugruppen werden der/die Leistungshalbeiter vor- zugsweise durch Sintern von Silberschichten auf ein Substrat gefügt. Eine solche Niedertemperaturverbindung ist in der DE 10 2008 035 93 AI als Alternative erwähnt.
Das Substrat kann hierbei als ein metallischen Stanzgitter mit partieller Kunststoff- Umhüllung oder als eine keramische Leiterplatte mit ein- oder zweiseitigen Metallbelägen für den Strom- und den Wärmetransport ausgeführt werden. Für die erforderliche Funktion der Leistungsbaugruppe sind weitere, passive Bauelemente wie
BESTÄTIGUNGSKOPIE Temperaturfühler, Chipvorwiderstände, Widerstands- und/oder Kapazität-Glieder und/oder Shunt- Widerstände zur Strommessung erforderlich.
Typischerweise werden diese Bauelemente in Bauformen aus traditionellen Ferti- gungstechniken (Kleben, Löten) eingesetzt. Vorherrschende Bauformen sind hierbei die oberflächenmontierten SMD-Komponenten (surface mounted devices), die sowohl auf das Substrat geklebt, als auch gelötet sein können.
Nachteile des Standes der Technik
Die Geometrien dieser passiven Bauelemente sind diesen Fertigungstechniken ange- passt und benutzen vorzugweise die Meniskusbildung des Fügeklebstoff (Leitkleber) oder des Weichlotes zur elektrischen Kontaktbildung und mechanischen Fixierung. Dabei sind die Bauelemente üblicherweise zylindrisch, zumindest aber mit Hinter- schneidungen versehen, die beim Pressvorgang des Sinterns zur Beschädigung oder Zerstörung führen können. Die Kontakte der SMD-Bauelemente sind andererseits im Allgemeinen Metallisierungen an den beiden Endkappen, jeweils umlaufend. Eine thermisch kontaktierende und gleichzeitig potentialfreie Montage ist nicht möglich.
Darüber hinaus ist bei den leistungselektronischen Substraten eine relativ dicke Leiterbahnschicht vorhanden, die bei üblichen SMD-Bauelementen durch einen (Ätz-) Graben von dem aktiven Bauelement getrennt werden. Die Gräben der Leistungsleiterbahnen besitzen typischerweise eine Breite von ca. 60μηι bis ΙΟΟΟμηι und teil- weise auch darüber.
Bei der Herstellung von Ätzgräben in entsteht meist eine Grabenbreite in der Mindestdimension der Grabentiefe. Bei keramischen Leiterplatten vom Typ DCB (direct copper bonded) entsteht beim Strukturierungsprozess des Leiterbahnkupfers z.B. der Dicke 380μπι auch eine Grabenbreite von mindestens 380μιη bis 600μπι.
Als Substrate kommen grundsätzlich alle üblichen Leiterplatten in Frage: Keramikkernleiterplatten (DCB), Metallkernleiterplatten (IMS, insulated metall Substrate), organische Schaltungsträger (z.B. Epoxydharzkern- oder Polyimidkem- Leiterplatten). Diese Grabenbreite ist jedoch für eine sichere Überbrückung durch SMD- Komponenten und Drucksintertechnik nicht geeignet. Es entstehen die folgenden Nachteile und Prozessinkompatibilitäten: - Die umlaufenden Endkappenmetallisierungen der klassischen
SMD-Komponenten erfordern eigene Inselkontaktflächen innerhalb der Flächen der Leistungsleiterbahnen. Dies mindert den erforderlichen Stromtragquerschnitt und die Wärmespreizfähigkeit, da der Wärmestrom am Ätzgraben aufgehalten wird. Es wird zu- sätzliche, kostenintensive Substratfläche benötigt.
- Die Grabenbreite ist technologisch bedingt relativ groß und der Sinterdruck zerbricht die überbrückenden Bauelemente. - Bei Temperaturfühlern klassischer Bauart stellt die erforderliche
Inselbildung der gut leitenden Leiter bahnschi cht im Leiterbahnlayout eine zusätzliche thermische Isolierung dar und vermindert unzulässig die Ansprechgeschwindigkeit und den angestrebten Parallellauf der gemessenen Temperatur mit der Transistortempe- ratur.
- Montiert man die Leistungshalbeiter einerseits durch Sintern und die passiven Temperaturfühler durch einen zweiten Schritt mittels Löten oder Kleben entstehen mindestens doppelte Fertigungs- und Qualitätskosten. Im Falle des Lötens der passiven Temperaturfuhler wird noch ein Fertigungsschritt ,Flüssigreinigen' erforderlich, der beträchtlich Energie erfordert und die Ökologie belastet.
Verbesserung des Standes der Technik
Zur Überwindung der beschriebenen Nachteile wird im Hauptanspruch ein Verfahren beschrieben, bei dem mindestens ein Leistungshalbleiter mit mindestens einem Temperaturfühler auf einem Substrat durch Sintertechnik montiert werden. Die Unteransprüche geben vorteilhafte Ausführungsformen wieder.
Insbesondere wird vorgeschlagen, direkt auf dem Halbleiter einen Temperaturfühler, z.B. einen mit einem temperaturempfindlichen Platinmetallwiderstand zu platzieren.
Halbleiterleistungsmodule besitzen ja den Temperaturfühler, damit während des Betriebes das rechtzeitige Erreichen einer Grenztemperatur erkannt werden kann. Bei Erreichen einer solchen Grenztemperatur (z.B. 180°C) ist der in Betrieb befindliche Halbleiter akut von Überhitzung bedroht und kann seine Funktion verlieren. In einem solchen Fall wird in der Regel der gesteuerte Strom durch den Halbleiter verringert, damit die thermische Zerstörung vermieden wird. Bei der korrekten Bestimmung der Grenztemperatur durch den Temperaturfühler kommt es daher auf drei Randbedingungen an:
1. Der Temperaturfühler muss in größtmöglicher Nähe zum Halbleiter montiert werden und
2. mit bestmöglichem thermischen Kontakt ^geringstmöglichem thermischen Widerstand) montiert werden (Vermeidung von schlechtleitenden Klebern und elektrisch-thermischen Leiterbahninseln) und
3. das die Temperaturfühler-Messspannung potentialfrei von den Arbeitspotentialen der Halbleiter ist.
Daher wird vorgeschlagen, den Temperaturfühler auf die folgende Weise zu montieren:
- direkt auf den Halbleiter (^größtmögliche Nähe, zum Beispiel auf dem Emitterkontakt eines Leistungstransistors),
- mit hochleitfahigen Verbindungsmaterialien (Sintersilber), und
- eine Keramikschicht oder Keramikscheibe trägt den Temperaturfühler (z.B.
PtlOOO) und seine beiden Kontaktflächen elektrisch isoliert gegenüber dem elektrischen Potential der Halbleiterkontaktfläche.
Auf diese Weise ist sichergestellt, dass schnellstmöglich eine Temperaturverände- rung des Halbleiters über den thermischen Pfand der Silbersinterverbindung und Ke- ramikisolation zum temperaturempfindlichen Platinmetall widerstand des Temperaturfühlers gelangt. Dieses rasche Ansprechverhalten des Temperaturfuhlers ermöglicht eine deutlich wirksamere Schutzreaktion der Steuerschaltung auf eine Über- temperatursituation, als wenn der Temperaturfühler in der Umgebung des Halblei- ters platziert ist.
Keramiken bieten unter den bekannten elektrischen Isolierstoffen die beste Wärmeleitfähigkeit. So besitzt z. B. Aluminumoxid (A1203) eine Wärmeleitfähigkeit von ca. 36-39 W/mK und Aluminumnitrid (A1N) sogar eine Wärmeleitfähigkeit von ca. 180-220 W/mK. Damit sind diese Isolierstoffe nicht nur als Keramik hochspannungsfest, sondern auch vielfach wärmeleitfähiger als organische Träger und damit vorzugsweise als Träger des Pt- Widerstandes mit Sinterschicht einzusetzen.
Andere planare Bauelemente, bei denen mindestens die zum Sintern bestimmte Un- terseite plan (eben) ist, mindestens teilweise metallisiert (Typischerweise NiAu,
NiPdAu, AgPd, AuPd oder Ag) ist und mittels einer Sinterschicht (z.B. poröses Silber) mit der Leiterbahnfläche leitend verbunden wird, können auf die gleiche Weise angeordnet werden. Dabei ist schon jetzt möglich, nur einen elektrischen Funktionskontakt auf der der Sinterfläche gegenüberliegenden Fläche als metallische Kontakt- fläche herauszuführen. Der stets erforderliche zweite elektrische Funktionskontakt ist dann durch die sinterfähige Unterseite (oder einen Teil der Unterseite) des Bauelementes zum Leiterbahnsubstrat hergestellt. Die oberseitige Kontaktierung erfolgt hierbei beispielsweise durch Drahtbonden oder Löten oder Sintern oder Druckkontaktieren.
Es können sogar Vielfache von Widerständen durch Stapeln der quaderförmigen Bauelemente erreicht werden. So kann man z.B. aus einem 10 Ohm Chip- Vorwiderstand ohne Vergrößerung der Typenvielfalt einen größeren, im einfachsten Fall den doppelten Widerstand erzeugen. Dabei kann das Stapeln dimensionsmäßig kleiner Widerstände auf dimensionsmäßig größeren Widerständen erfolgen, so dass eine Art Stufenpyramide entsteht. Diese Stufenanordnung ist vorteilhaft beim Aufsetzen der Halbleiter und der Applikation von unterstützendem Druck beim Sintern. Unterschiedliche elektrische Widerstandsgrößen würden auch die Kombination unterschiedlicher Widerständswerte gestatten. Ein 5 Ohm Widerstand auf einem 10 Ohm- Widerstand ergibt einen Serienwiderstand von 15 Ohm. Die mechanisch, elektrische Verbindung wäre dann wieder durch den Sinterprozess herstellbar. Erfindungsgemäß wird aber dadurch, dass beide elektrischen Funktionskontakte potentialfrei gegenüber der Sinterfläche gehalten werden und auf der Oberseite des Bauelementes platziert sind (dies ist die der Sinterfläche gegenüberliegende Seite), eine elektrische Kontaktierung erfolgen können, die wiederum durch wahlweise Drahtbonden, Löten, Sintern oder Druckkontaktieren oder Ultraschallschweißen realisiert wird. Für den Fall, dass ein wesentlicher Teil der Oberseite von Leiterbahnen zur Temperaturmessung eingenommen wird, kommt die Kontaktierung auch über seitlich am Rand der Oberseite vorgesehene Kontakte in Frage.
Diese Anordnung besteht aus den beiden obenliegenden Funktionskontakten und der Funktionsfläche zwischen den Kontakten und einem elektrisch isolierenden Trägermaterial (Keramik, Einkristalle wie Saphir oder Silizium). Es ergibt z.B. folgender Schichten Aufbau von oben nach unten eines Widerstandes des Quaders:
a. Kontaktfläche zum Bonden,
b. Widerstandfunktionsfläche
c. Keramischer Isolierkörper
d. Metallisierte Kontaktfläche zum Sintern Auf diese Weise entsteht ein elektrisches Bauelement mit Anschlußflächen für die Kontaktierung und einer davon isolierten Metallisierung zum Sintern auf potentialtragenden Flächen (Leiterbahnen auf Substraten).
Als Substrate kommen grundsätzlich alle üblichen Leiterplatten in Frage: Keramik- kernleiterplatten (DCB), Metallkernleiterplatten (IMS), organische Schaltungsträger (z.B. Epoxydharzkern- oder Polyimidkern- Leiterplatten).
Die passiven Bauelemente besitzen resistive, kapazitive, induktive oder Temperatur- resistive Eigenschaften. Diese können in speziellen Schichten oder Schichtenfolgen auf isolierenden Trägermaterialien (z.B. metallische Schichten zur Widerstandsbildung (Ni, Pt) oder als Funktion in einem Volumen (z.B. oxidmetallische Körper mit thermo-resistiven Eigenschaften, Thermistor, NTC, PTC oder resistiver Platin- Metallwiderstand ) realisiert werden. Für eine Eignung als sinterbares, passives Bauelement muss daher die geometrische Gestaltung als potentialfreie Anordnung (bei- de Funktionskontakte oben) ausgeführt werden. Weitere Merkmale und Vorteile der Erfindung ergeben sich aus bevorzugten Ausführungsbeispiels in anhand der beigefügten Zeichnung. Dabei zeigt: beispielhaft die Ausführung eines sinterbaren Temperaturfuhlers, eine komplette, gesinterte Baugruppe, bei der Temperaturfühler und aktives Bauelement auf der selben leitenden Kupferschicht angeordnet sind, ohne dass zwischen ihnen ein Graben verläuft, eine allgemeine Ausführung, bei der nur ein elektrischer Funktionskontakt auf der der Sinterfläche gegenüberliegenden Fläche als metallische Kontaktfläche herausgeführt ist, ein Beispiel der Option des Stapeln von Widerständen zum Erreichen eines Vielfachen des Grundwiderstandes, und
Figur 4 eine Ausführung nach der Erfindung, bei dem sich ein doppeltes
Bondpad auf der Oberseite befindet.
Praktisches Beispiel der Erfindung
Bei Temperaturfühlern kann die Platzierung derartiger Bauelemente auf dem Substrat hierbei nach verschiedenen Kriterien erfolgen. Zur bestmöglichen Temperaturmessung der Sperrschichtemperatur mit einem externen Fühler sollte der kürzest mögliche Wärmepfad zwischen Halbleiter und Temperaturfühler gefunden werden:
Es kann eine Platzierung in unmittelbarer Nachbarschaft eines der mehrerer Hableiter direkt auf die stromführende Leiterbahn gesintert werden. Dies gelingt insbesondere mit dem komplett potentialfreien Temperaturfühler mit beiden Kontakten auf der Oberseite des Bauelementes. Dabei kann der Temperaturfühler z.B. vom Typ Pt- Fühler (z.B. Pt-100,) bestehend aus einem Keramiksubstrat mit sinterfahiger Metallisierung unten, einer Platin-Funktionsschicht und zwei Kontaktflächen oben.
Es kann auch ein Temperaturfühler vom Typ Thermistor (NTC) gewählt werden, mit sinterfahiger Metallisierung unten, einer z.B. keramischen Isolationsschicht, ge- folgt von einem Funktionsvolumen und zwei Kontaktflächen oben. Ein Thermistor oder NTC ist ein stark nicht-linearer Temperatursensor bestehend aus mit der Temperatur veränderlichen Widerstand-Oxiden. Dieser wird derzeit aber nicht isolierend auf einer Keramik geliefert. Dennoch soll auch diese Variante eines Thermistors im Schutzbereich der beigefügten Ansprüche liegen.
Von diesem zu unterscheiden ist ein Temperaturfühler mit einem temperaturempfindlichen Platinmetallwiderstand, der auf einer isolierenden Keramik mit seinen beiden Kontaktflächen ausgeführt ist, z.B. ein Pt-100 oder Pt-1000, d.h. ein resisti- ver Platin-Metallwiderstand mit großer Linearität und einem Widerstand von 100 Ohm bzw. 1000 Ohm bei 0°C. Schließlich sind Thermoelemente bekannt, die als Temperaturfühler speziell nach dem Seebeck-Effekt arbeiten (englisch: thermo- couple). Diese sind bisher ebenfalls nicht mit isolierender Keramikschicht lieferbar. Alternativ kann eine Platzierung des Temperaturfühlers auf dem Halbleiter erfolgen. Damit ist ein sehr kurzer thermischer Pfad zwischen Sperrschicht des Halbleiters und Temperaturfühler gewährleistet. Diese sehr enge thermische Anbindung hat Vorteile für die schnelle Detektion von thermischen Überlasten. In der Figur 1 ist beispielhaft die Ausführung eines sinterbaren Temperaturfühlers vom Typ Pt-1000 dargestellt. Es handelt sich wie oben erläutert um eine potentialfreie Ausführung mit beiden elektrischen Funktionskontakten nach oben. Die Schichten und ihre Materialien von unten nach oben: Sinterbare Metallisierung 10 (Typischerweise NiAu, NiPdAu, AgPd, AuPd oder Ag aufgebracht mittels chemi- scher oder physikalischer Methoden), isolierender Keramikkörper 12 (z.B. A1203), oben in der Mitte Leiterbahnen 14 aus Pt oder alternativ Ni und zwei Kontaktfelder 16, 18 seitlich für weiterführende elektrische Anbindung (z.B. Drahtbonden) aus z.B. AgPd oder AuPd. In Figur 2 ist beispielhaft eine komplette, gesinterte Baugruppe dargestellt, bestehend aus einem DCB-Substrat, einem Transistor und einem Temperaturfühler 20 (wie in Figur 1 ) beschrieben. Die Baugruppe besitzt bereits eine Kontaktverdrahtung durch Bonddrähte 24, die allerdings erst nach dem Sintern erzeugt wird. Der Temperaturfühler 20 in Fig. 2 ist potentialfrei auf die stromführende Leiterbahn 22 gesin- tert und besitzt auf diese Weise einen sehr guten thermischen Kontakt durch das Silbersintern und gleichzeitig eine hohe elektrische Isolation durch den nicht-leitenden Keramikkörper 12. Die durch zusätzlichen Flächenbedarf und hohen thermischen Widerstand nachteilige Erzeugung von Leiterbahninseln für den Temperatiirfühler entfällt. In Figur 3a ist eine allgemeine Ausführung eines sinterbaren passiven Bauelementes gezeigt. Es handelt sich um die Lösung nach Fall 1 in potentialbehafteter Ausführung mit den elektrischen Kontakten 10, 32 jeweils unten und oben, die mindestens einen Teil der Oberfläche einnehmen. Der Körper 30 in der Mitte beschreibt das Funktionsvolumen beispielsweise mit den passiven elektrischen Funktionen:
• Elektrischer Widerstand
• Thermisch empfindlicher Widerstand (Temperaturfühler als NTC, PTC, Ptxx, Nixx)
• Elektrischer Widerstand zur Strommessung mit thermisch unempfindlicher Metall legierung (z.B. Shunt aus einer Kupfer-Mangan-Nickel-Legierung)
• Elektrische Kapazität
• Induktivität
Die Schichten und ihre Materialien von unten nach oben: Sinterbare Metallisierung 10 (Typischerweise NiAu, NiPdAu, AgPd, AuPd oder Ag aufgebracht mittels chemischer oder physikalischer Methoden), Funktionskörper 30, oben ein Kontaktfeld 32, das ganz oder teilweise die Oberseite bedeckt und die für weiterführende elektrische Anbindung (z.B. Drahtbonden) gedacht ist, bestehend aus z.B. AgPd oder AuPd.
In Figur 3b ist die Option der stapelbaren Widerstände zur Erreichung von Vielfachen des Grundwiderstandes dargestellt. Der praktische Nutzen wäre bei kleinen Produktionsstückzahlen die einfache Verfügbarkeit von z.B. Chip- Vorwiderständen in gestuften Größen. Derartige Chipvorwiderstände werden z.B. genutzt, um durch die Größe des Widerstandswertes die Schaltgeschwindigkeit von MOSFET- Transistoren zu beeinflussen. Daher ist eine sich derart ergebende Skalierungsmöglichkeit ein Vorteil dieser Technik und dieses Aufbaus.
In Figur 4 wird eine Lösung mit dem doppelten Bondpad auf der Oberseite gezeigt. Die Schichten und ihre Materialien von unten nach oben: Sinterbare Metallisierung 10 (Typischerweise NiAu, NiPdAu, AgPd, AuPd oder Ag aufgebracht mittels che- mischer oder physikalischer Methoden), Funktionskörper 30, oben zwei Kontaktfelder 16, 18, die durch die Oberfläche des Kontaktkörpers getrennt, teilweise die Oberseite bedecken und die für die weiterführende elektrische Anbindung (z.B. Drahtbonden) gedacht ist, bestehend aus z.B. AgPd oder AuPd.
Eine weitere Ausführung der Erfindung kann die Zusammenfassung mehrerer sinterfähiger Bauelemente zunächst auf einem gemeinsamen Träger substrat (z.B. aus Keramik) sein. In diesem Falle bilden mehrere Bauelemente eine gemeinsame elektrische Funktion, z.B. ein R-C-Glied für eine Begrenzerfunktion von Spannungsspitzen. Die Bauelemente auf der Oberseite des Trägersubstrats sind dann durch Leiterbahnen verbunden. Das Trägersubstrat weist auf der Oberseite zusätzlich metallisierte Flächen zum Bonden und Löten auf, z.B. nach Art einer keramischen Hybrid- schaltung.
Das Trägersubstrat ist dann seinerseits auf der Unterseite sinterfähig metallisiert und wird als Ganzes mit den darauf befindlichen, verschalteten Bauelementen auf das Substrat der Leistungsbaugruppe gesintert. Eine solche Baugruppe ist durch die Wahl einer Sinterverbindung auch hochtemperaturtauglich.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines gesinterten Leistungshalbleitermoduls mit einem sinterfähigen Temperaturfühler (20), mit den Schritten :
Ausbilden des Temperaturfühlers (20) in einer planaren Form, mit wenigstens einer zum Sintern bestimmten planen Unterseite, und
Ausbilden eines elektrischen Kontaktbereichs auf der der Sinterfläche gegenüberliegenden Fläche, die oberseitig durch ein gängiges Verfahren aus der Gruppe : Drahtbonden oder Löten oder Sintern oder Druckkontaktieren oder Ultraschall-Schweißen kontaktierbar sind,
dadurch gekennzeichnet, dass an der Unterseite des Temperaturfühlers (20) eine sinterfähige Metallisierung (10) an einem Keramikkörper (12) aufgebracht ist, und auf dem Keramikkörper (12) in der Mitte Leiterbahnen (14) aus Pt oder Ni und zwei oberseitige Kontaktflächen (16, 18) seitlich als elektrische Kontaktbereiche ausgebildet werden.
2. Verfahren zur Herstellung eines gesinterten Leistungshalbleitermoduls mit einem sinterfähigen Temperaturfühler, mit den Schritten :
Ausbilden des Temperaturfühlers (20) in einer planaren Form, mit wenigstens einer zum Sintern bestimmten planen Unterseite, und
Ausbilden eines elektrischen Kontaktbereichs auf der der Sinterfläche gegenüberliegenden Fläche, die oberseitig durch ein gängiges Verfahren aus der Gruppe : Drahtbonden oder Löten oder Sintern oder Druckkontaktieren oder Ultraschall- Schweißen kontaktierbar sind,
dadurch gekennzeichnet, dass der Temperaturfühler (20) an seiner Unterseite eine sinterfähige Metallisierung auf einer keramischen Isolationsschicht erhält, und
auf seinem Funktionsvolumen zwei elektrische Kontaktflächen (16, 18) potentialfrei gegenüber der Sinterfläche auf der Oberseite vorgesehen werden und
elektrische Kontaktierung beider Kontaktflächen nach dem Sintern durch wahlweise Drahtbonden, Löten, Sintern oder Druckkontaktieren oder Ultraschall-Schweißen von der Oberseite der Kontakte erfolgt.
3. Verfahren zur Herstellung nach einem der vorangehenden Anspruch 1, gekennzeichnet durch
Platzieren zweier elektrischer Kontaktflächen (16, 18) potentialfrei gehalten gegenüber der Sinterfläche auf der Oberseite des Bauelementes und elektrische Kontaktierung durch wahlweise Drahtbonden, Löten, Sintern oder Druckkontaktieren von der Oberseite der Kontakte.
4. Verfahren nach einem der vorangehenden Ansprüche 1 oder 2, dadurch gekennzeichnet, dass auf eine Leiterbahn (22) gesintert wird.
5. Verfahren nach einem der vorangehenden Ansprüche 1 oder 2, dadurch gekennzeichnet, dass auf die Oberfläche des aktiven Bauelementes gesintert wird.
6. Leistungshalbleitermodul mit einem sinterfahigen Temperaturfühler, der in planarer Form mit wenigstens einer zum Sintern bestimmten planen Unterseite einen elektrischen Kontaktbereich auf der der Sinterfläche gegenüberliegenden Fläche aufweist, dadurch gekennzeichnet, dass an der Unterseite des Temperaturfühlers (20) eine sinterfähige Metallisierung (10) an einem isolierenden Keramikkörper (12) aufgebracht ist, und auf dem Keramikkörper (12) an der Oberseite Leiterbahnen (14) aus Pt oder Ni und zwei oberseitige Kontaktflächen (16, 18) als elektrische Kontaktbereiche ausgebildet sind.
7. Leistungshalbleitermodul nach Anspruch 6, gekennzeichnet durch einen auf das aktive Bauteil aufgesinterten Temperaturfühler (20).
8. Leistungshalbleitermodul nach Anspruch 6 oder 7, gekennzeichnet durch einen eine von den Arbeitsspannungen potentialfreie Messspannung erzeugenden, elektrisch gegenüber den Potentialen des Leistungsmoduls isolierten Tempera- turfühler (20).
9. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, gekennzeichnet durch einen auf die das aktive Bauteil haltenden Leiterschicht aufgesin- terten Temperaturfühler (20).
10. Leistungshalbleitermodul mit einem sinterfähigen Temperaturfühler, der in planarer Form mit wenigstens einer zum Sintern bestimmten planen Unterseite einen elektrischen Kontaktbereich auf der der Sinterfläche gegenüberliegenden
Fläche aufweist, dadurch gekennzeichnet, dass der Temperaturfühler (20) mit gut leitenden Sintersilber aufgesintert, an seiner Unterseite eine sinterfähige Metallisierung auf einer keramischen Isolations- schicht aufweist, und auf seinem Funktionsvolumen zwei elektrische Kontaktflächen (16, 18) potentialfrei gegenüber der unteren Sinterfläche auf seiner Oberseite aufweist und mittels elektrischer Kontaktierung beider Kontaktflächen nach dem Sintern potentialfreie Messspannung liefert.
PCT/DE2011/001905 2010-11-05 2011-10-28 Leistungshalbleitermodul und verfahren zur herstellung eines gesinterten leistungshalbleitermoduls mit temperaturfühler WO2012062274A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201180053352.8A CN103403862B (zh) 2010-11-05 2011-10-28 功率半导体模块和用于制造与温度传感器一起烧结的功率半导体模块的方法
EP11810558.4A EP2636062A2 (de) 2010-11-05 2011-10-28 Leistungshalbleitermodul und verfahren zur herstellung eines gesinterten leistungshalbleitermoduls mit temperaturfühler
US13/883,348 US9040338B2 (en) 2010-11-05 2011-10-28 Power semiconductor module with method for manufacturing a sintered power semiconductor module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010050315.0 2010-11-05
DE102010050315.0A DE102010050315C5 (de) 2010-11-05 2010-11-05 Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule

Publications (2)

Publication Number Publication Date
WO2012062274A2 true WO2012062274A2 (de) 2012-05-18
WO2012062274A3 WO2012062274A3 (de) 2012-07-26

Family

ID=45497593

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2011/001905 WO2012062274A2 (de) 2010-11-05 2011-10-28 Leistungshalbleitermodul und verfahren zur herstellung eines gesinterten leistungshalbleitermoduls mit temperaturfühler

Country Status (5)

Country Link
US (1) US9040338B2 (de)
EP (1) EP2636062A2 (de)
CN (1) CN103403862B (de)
DE (1) DE102010050315C5 (de)
WO (1) WO2012062274A2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211443B2 (en) 2014-09-10 2019-02-19 Cellink Corporation Battery interconnects
US9147875B1 (en) 2014-09-10 2015-09-29 Cellink Corporation Interconnect for battery packs
WO2016126890A1 (en) * 2015-02-03 2016-08-11 Cellink Corporation Systems and methods for combined thermal and electrical energy transfer
JP6668617B2 (ja) * 2015-06-04 2020-03-18 富士電機株式会社 サーミスタ搭載装置およびサーミスタ部品
DE102015114314A1 (de) 2015-08-28 2017-03-02 Innovative Sensor Technology Ist Ag Verfahren zur Herstellung eines Temperatursensors
DE102015218369A1 (de) 2015-09-24 2017-03-30 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Leiterrahmenmoduls und Leiterrahmenmodul
DE102016101248A1 (de) * 2015-11-02 2017-05-04 Epcos Ag Sensorelement und Verfahren zur Herstellung eines Sensorelements
US10386218B2 (en) * 2016-11-22 2019-08-20 Rota Yokogawa Gmbh & Co. Kg Temperature measurement system for measuring the temperature of a tube and flowmeter comprising the temperature measurement system
US10749443B2 (en) 2017-01-13 2020-08-18 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
US11696417B2 (en) 2017-01-13 2023-07-04 Wolfspeed, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
US10917992B2 (en) 2017-01-13 2021-02-09 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
DE102018203971A1 (de) 2018-03-15 2019-09-19 Heraeus Nexensos Gmbh Temperatursensorelement
DE202018001393U1 (de) 2018-03-15 2018-04-26 Heraeus Sensor Technology Gmbh Temperatursensorelement
CN111742203B (zh) * 2018-03-15 2023-03-10 贺利氏先进传感器技术有限公司 温度传感器元件
DE202018004354U1 (de) * 2018-09-19 2018-10-15 Heraeus Sensor Technology Gmbh Widerstandsbauelement zur Oberflächenmontage auf einer Leiterplatte und Leiterplatte mit zumindest einem darauf angeordneten Widerstandsbauelement
DE102018219957A1 (de) * 2018-11-21 2020-05-28 Conti Temic Microelectronic Gmbh Leistungselektronikanordnung mit einem Temperatursensor
JP7153544B2 (ja) * 2018-11-28 2022-10-14 株式会社マキタ 電動作業機
KR102580635B1 (ko) * 2019-01-10 2023-09-19 울프스피드 인코포레이티드 전력 장치를 병렬화하기 위한 낮은 인덕턴스와 빠른 스위칭을 갖는 고전력 다층 모듈
DE102019108988B3 (de) * 2019-04-05 2020-08-13 Infineon Technologies Ag Leistungshalbleitermodul und verfahren zur herstellung desselben
WO2020244733A1 (en) * 2019-06-03 2020-12-10 Applied Materials, Inc. Evaporator arrangement, deposition system, and evaporation method
CN110118581B (zh) * 2019-06-05 2024-01-09 上海一旻成锋电子科技有限公司 一种嵌入式复合型传感器
DE202020101197U1 (de) * 2020-03-04 2020-03-12 Heraeus Nexensos Gmbh Temperatursensorverbund
WO2022204709A1 (en) 2021-03-24 2022-09-29 Cellink Corporation Multilayered flexible battery interconnects and methods of fabricating thereof
DE102022120673A1 (de) 2022-08-16 2024-02-22 Innovative Sensor Technology Ist Ag Sensorelement zur Erfassung von zumindest einer physikalischen oder chemischen Messgröße und Sensoranordnung
DE102022211818A1 (de) 2022-11-09 2024-05-16 Volkswagen Aktiengesellschaft Elektronikbaugruppe und Verfahren zur Herstellung einer Elektronikbaugruppe

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008035993A1 (de) 2008-08-01 2010-02-18 Infineon Technologies Ag Leistungshalbleitermodul

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04102365A (ja) * 1990-08-22 1992-04-03 Nec Corp ダイオード
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
DE19621001A1 (de) * 1996-05-24 1997-11-27 Heraeus Sensor Nite Gmbh Sensoranordnung zur Temperaturmessung und Verfahren zur Herstellung der Anordnung
DE19630902B4 (de) * 1996-08-01 2005-07-14 Ixys Semiconductor Gmbh Einrichtung zur Temperaturüberwachung in einer leistungselektronischen Anordnung
US5896081A (en) * 1997-06-10 1999-04-20 Cyntec Company Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
DE19936924C1 (de) 1999-08-05 2001-06-13 Georg Bernitz Vorrichtung zur Hochtemperaturerfassung und Verfahren zur Herstellung derselben
DE10024516B4 (de) * 2000-05-18 2006-03-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
DE10122363B4 (de) * 2001-05-09 2007-11-29 Infineon Technologies Ag Halbleitermodul
DE102004057421B4 (de) * 2004-11-27 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Druckkontaktiertes Leistungshalbleitermodul für hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung
DE102007046901A1 (de) * 2007-09-28 2009-04-09 W.C. Heraeus Gmbh Verfahren und Paste zur Kontaktierung von Metallflächen
DK2042260T3 (en) * 2007-09-28 2014-03-17 Heraeus Materials Tech Gmbh METHOD AND FIT FOR ESTABLISHING CONTACT BETWEEN METAL SURFACES
DE102007046900C5 (de) * 2007-09-28 2018-07-26 Heraeus Sensor Technology Gmbh Hochtemperatursensor und ein Verfahren zu dessen Herstellung
KR101505551B1 (ko) 2007-11-30 2015-03-25 페어차일드코리아반도체 주식회사 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
DE102008018841A1 (de) * 2008-04-15 2009-10-22 Conti Temic Microelectronic Gmbh Verfahren zur Herstellung und Aufbau eines Leistungsmoduls
DE102008023216A1 (de) * 2008-05-19 2009-12-03 Friedrich-Alexander-Universität Erlangen-Nürnberg Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens
US7884444B2 (en) * 2008-07-22 2011-02-08 Infineon Technologies Ag Semiconductor device including a transformer on chip
DE102009010214A1 (de) * 2009-02-23 2010-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Diskretes Widerstandsbauelement und Leistungsmodul mit einem diskreten Widerstandsbauelement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008035993A1 (de) 2008-08-01 2010-02-18 Infineon Technologies Ag Leistungshalbleitermodul

Also Published As

Publication number Publication date
DE102010050315A1 (de) 2012-05-10
US20130228890A1 (en) 2013-09-05
CN103403862A (zh) 2013-11-20
DE102010050315B4 (de) 2012-05-31
DE102010050315C5 (de) 2014-12-04
US9040338B2 (en) 2015-05-26
EP2636062A2 (de) 2013-09-11
CN103403862B (zh) 2016-08-10
WO2012062274A3 (de) 2012-07-26

Similar Documents

Publication Publication Date Title
DE102010050315C5 (de) Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule
DE102006060768B4 (de) Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte
DE102009034083B4 (de) Halbleiterbauelemente und Halbleiterchip
DE10102621B4 (de) Leistungsmodul
DE102013219571B4 (de) Leistungshalbleitermodul mit vertikalem Shunt-Widerstand
DE112008002559T5 (de) Drahtlose Halbleiterbaugruppe für effiziente Wärmeabfuhr
EP3794641B1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
EP1470743B1 (de) Leistungsmodul
EP3245672B1 (de) Kontaktanordnung und leistungsmodul
EP3151274B1 (de) Halbleiterleistungsbauelement mit zusätzlichen bahnen und verfahren zur herstellung des halbleiterleistungsbauelements
WO2019063533A1 (de) Bauelement und verfahren zu dessen herstellung
EP2704194B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
US11195778B2 (en) Electronic power module
US20130062781A1 (en) Chip arrangement and method for producing a chip arrangement
DE102020209752A1 (de) Elektronisches Schaltungsmodul
EP2964004A2 (de) Elektronische bauteilanordnung
DE102014221142A1 (de) Modul mit Sinteranbindung
DE102022206412A1 (de) Elektronikbaugruppe und Verfahren zur Herstellung einer Elektronikbaugruppe
DE102020131470A1 (de) Package mit Lastanschlüssen, auf welchen eine gekoppelte Leistungskomponente und Logikkomponente montiert sind
DE112022002743T5 (de) Halbleitervorrichtung
DE102022208171A1 (de) Anordnung zur Temperaturmessung mindestens eines Bauteils
DE102021110609A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102021113302A1 (de) Board mit Zinnen
DE102020122662A1 (de) Biegehalbleiterchip für eine Verbindung bei verschiedenen vertikalen Ebenen
DE102019121894A1 (de) Package mit integrierter Mehrfachabgriff-Impedanzstruktur

Legal Events

Date Code Title Description
REEP Request for entry into the european phase

Ref document number: 2011810558

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2011810558

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13883348

Country of ref document: US