WO2012029163A1 - ノードコントローラ、ノードコントローラの制御方法及びコンピュータシステム - Google Patents
ノードコントローラ、ノードコントローラの制御方法及びコンピュータシステム Download PDFInfo
- Publication number
- WO2012029163A1 WO2012029163A1 PCT/JP2010/065056 JP2010065056W WO2012029163A1 WO 2012029163 A1 WO2012029163 A1 WO 2012029163A1 JP 2010065056 W JP2010065056 W JP 2010065056W WO 2012029163 A1 WO2012029163 A1 WO 2012029163A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- data
- collection
- request
- write
- buffer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/1735—Network adapters, e.g. SCI, Myrinet
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0038—System on Chip
Definitions
- the present invention relates to a node controller, a node controller control method, and a computer system.
- a computer system may be composed of a plurality of nodes each equipped with a single node controller and a plurality of CPUs (Central Processing Unit).
- CPUs Central Processing Unit
- transmission / reception of data between the node controller and the CPU is executed via a transmission path connecting the node controller and the CPU.
- a method and apparatus for testing a circuit board wiring on which an integrated circuit is mounted which transmits a test transition signal generated from the mounted integrated circuit to the wiring 102 and captures a reflection 502 of the test transition signal.
- methods and apparatus have been proposed that include an IC incorporating a circuit having the capability of performing a time domain reflectivity test.
- the frequency characteristic of the transmission path between the substrates is measured, the first signal waveform in the time domain observed at the signal transmission point, and the signal that has reached the signal reception point from the signal transmission point through the transmission path between the substrates
- the second signal waveform in the time domain is measured, a convolution operation is performed on the impulse response obtained from the measured frequency characteristics and the first signal waveform, and the transmission path between the boards is determined based on the convolution operation result.
- the delay time is detected, the delay time on the board is detected based on the convolution calculation result and the second signal waveform, and the delay time on the transmission path between the boards and the delay time on the board are added.
- the transmission characteristics of LSIs such as node controllers and CPUs differ from LSI to LSI. For this reason, by applying a probe to a transmission path connected to a node controller or CPU, the transmission waveform in the transmission path, in other words, the transmission characteristics of the LSI is observed with a device such as an oscilloscope. However, when the transmitted signal is high-speed, the influence of the probe itself becomes large, and measurement using the probe is difficult.
- An object of the present invention is to provide a node controller capable of collecting large capacity transmission characteristic data.
- the disclosed node controller includes a reception processing unit, a collected data processing unit, a switching unit, and a memory controller.
- the reception processing unit receives the packet, and generates a read request or a write request for requesting writing of write data and write data based on the destination and type of the packet.
- the collection data processing unit collects a packet received by the reception processing unit, generates collection data based on the collected packet, and generates a collection write request for requesting writing of the collection data.
- the switching unit outputs the write data and write request received from the reception processing unit, or the collection data and collection write request received from the collection data processing unit to the memory controller.
- the memory controller writes the write data to the memory according to the write request received from the switching unit, and writes the collected data to the memory according to the collection write request received from the switching unit.
- the disclosed node controller it is possible to collect a large amount of transmission characteristic data without using a device such as a probe or an oscilloscope.
- FIG. 1 is a diagram showing an example of the configuration of a computer system.
- the computer system shown in FIG. 1 includes a plurality of nodes, in other words, a plurality of service boards (SB) 10 to 20 and one system service unit 30.
- the number of service boards is not limited to two.
- a service board may also be called a system board.
- the service board 10 includes one node controller 11 and a plurality of CPUs (or processors) 12 to 14.
- the node controller 11 includes a memory 15 connected via a memory bus.
- the CPUs 12, 13 and 14 include memories 16, 17 and 18 connected to each other via a memory bus.
- each of the service board 10 to the service board 20 is a single mounting board.
- the node controllers 11 and 21 and the CPUs 12 to 14 and CPUs 22 to 24 are each one LSI.
- the memory 15 to memory 18 and the memory 25 to memory 28 are, for example, DIMMs (DualDInline Memory Module).
- the CPU 12 and the CPU 13 are directly connected to the node controller 11 via the system bus 19.
- the CPU 12 and the CPU 13 directly transmit / receive data to / from the node controller 11.
- the CPU 14 is connected to the CPU 12 and the CPU 13 via the system bus 19 and directly transmits and receives data to and from the CPU 12 and the CPU 13.
- the CPU 14 is not directly connected to the node controller 11.
- the CPU 14 transmits / receives data to / from the node controller 11 via the CPU 12 or the CPU 13.
- the service board 10 includes a CPU 14 that is not connected to the node controller 11.
- the service board 10 includes a CPU 12 and a CPU 13 that are not directly connected to each other.
- the node controller 11 of the service board 10 is connected to the node controller 21 of another service board 20 via the global system bus 31.
- the node controller 11 transmits and receives data to and from the node controller 21.
- the plurality of service boards 10 and 20 transmit and receive data by being connected by the node controllers 11 and 21.
- the node controller 11 is connected to the system service unit 30 via a dedicated bus 32.
- the system service unit 30 instructs the node controller 11 to collect transmission data and outputs the collected data. Collected data is called collected data.
- the node controller 11 transmits / receives data to / from the CPU 12 and the CPU 13 in the same service board 10 and transmits / receives data to / from the node controllers 21 of the other service boards 20.
- the node controller 11 when the node controller 11 receives data addressed to the node controller 11 from the CPU 12, the node controller 11 stores the data in the memory 15. When the node controller 11 receives data addressed to the CPU 13 or CPU 12 from the CPU 12 or CPU 13, the node controller 11 transmits the data to the destination CPU. When the node controller 11 receives data addressed to the node controller 21 or the CPUs 22 to 24 from the CPUs 12 to 14, the node controller 11 transmits the data to the node controller 21. Note that the data from the CPU 14 is received by the node controller 11 via the CPU 12 or the CPU 13. When the node controller 11 receives data addressed to the node controller 11 from the node controller 21, the node controller 11 stores the data in the memory 15. When the node controller 11 receives data addressed to the CPUs 12 to 14 from the node controller 21, the node controller 11 transmits the data to the CPUs 12 to 14 that are the destinations.
- the node controller 11 is a communication processing unit, and transmits / receives data among a plurality of CPUs 12 to 14 and CPUs 22 to 24, in other words, transmits / receives signal packets to / from the CPUs 12 to 14 and CPUs 22 to 24. Run on behalf.
- the node controller 11 connects the plurality of CPUs 12 to 14 and the CPUs 22 to 24 belonging to the plurality of service boards 10 to 20. Therefore, the node, in other words, the service board 10 is a CPU group including a plurality of CPUs 12 to 14, and includes a communication processing unit that executes transmission and reception of data for the CPU group.
- the node controller 11 does not include a normal memory, but includes a memory 15 in the example of FIG.
- the service board 20 has the same configuration as the service board 10. However, the service board 20 may have a different configuration from the service board 10. For example, the number of CPUs included in the service board 10 and the number of CPUs included in the service board 20 may be different.
- a probe for observing a transmission waveform is usually applied to the system bus 19 in FIG.
- the transmission waveform of the system bus 19 between the node controller 11 and the CPU 12 or the CPU 13 was an observation target.
- FIG. 2 is a diagram illustrating an example of the configuration of the node controller.
- FIG. 2 shows a case where the collection data processing unit 47 collects data transmitted between the node controller 11 and the CPU 12 and CPU 13.
- FIG. 2 shows a case where data transmitted / received via the system bus 19 within one service board 10 is collected. This is because, as described above, since the transmission waveform of the system bus 19 is an observation target, the collection data processing unit 47 is required to collect data transmitted / received via the system bus 19. .
- node controller 11 may collect data transmitted and received via the global system bus 31 of FIG.
- the node controller 11 includes a reception processing unit 41, a transmission processing unit 44, a collected data processing unit 47, a switching unit 48, and a memory controller 49. Further, the memory 15 includes a first collected data writing area 151 and a second collected data writing area 152.
- the reception processing unit 41 includes a packet reception unit 42 and a write data buffer 43.
- the transmission processing unit 44 includes a selection circuit 45 and a packet transmission unit 46.
- the reception processing unit 41 receives a packet transmitted from the CPU 12 or the CPU 13 and generates a read request or a write request for requesting writing of write data and write data based on the destination and type of the packet.
- the packet receiving unit 42 determines the destination of the received packet.
- the packet receiver 42 transmits the received packet to the packet transmitter 46 of the transmission processor 44. Thereby, the packet is transmitted to the CPU 13 or the CPU 12 that is the original destination.
- the packet receiver 42 further determines the type of the packet. In other words, the node controller 11 determines whether the packet is a packet requesting data writing or a packet requesting data reading.
- the packet receiving unit 42 When the received packet is a packet for requesting data writing, the packet receiving unit 42 generates a write request and transmits it to the switching unit 48. Further, the packet receiver 42 issues a write instruction to the write data buffer 43 and transmits the write data. The write data buffer 43 transmits the write data to the switching unit 48 according to the write instruction.
- the packet receiving unit 42 When the received packet is a packet requesting to read data, the packet receiving unit 42 generates a read request and transmits it to the switching unit 48.
- the write request and the read request are collectively referred to as a system R / W request.
- the read request is a request for instructing a reading process of data other than the collected data.
- the write request is a request for instructing write processing of data other than the collected data.
- the collection data processing unit 47 collects packets received by the reception processing unit 41. Specifically, the collection data processing unit 47 receives a packet input to the node controller 11 without passing through the packet receiving unit 42. Thereby, the collection data processing unit 47 can obtain a packet in a state before being received by the packet receiving unit 42, in other words, a signal transmitted to the system bus 19.
- the collection data processing unit 47 generates collection data based on the collected packet and transmits it to the switching unit 48. As will be described later, the collected data is obtained by sampling a signal included in the collected packet and performing A / D conversion.
- the collection data processing unit 47 When the control signal CNT from the system service unit 30 is not input, the collection data processing unit 47 generates a collection write request for requesting writing of the collection data and transmits it to the switching unit 48 by a process described later.
- the system service unit 30 normally does not supply the control signal CNT to the collection data control unit 56 of the collection data processing unit 47.
- the control signal CNT is supplied when the collected data is read from the memory 15. Therefore, when the control signal CNT is not input, a normal system R / W request is executed. In other words, when the control signal CNT is not input, the normal mode is set. In the normal mode, the collection write request is executed, and the collection read request is not executed.
- the collection data control unit 56 will be described later with reference to FIG.
- the collection data processing unit 47 when the control signal CNT from the system service unit 30 is input, the collection data processing unit 47 generates a collection read request for requesting reading of the collection data written in the memory 15 according to the control signal CNT. To the switching unit 48.
- control signal CNT When the control signal CNT is not input, it is a special mode. In the special mode, the collection read request is executed, and the collection write request is not executed. In other words, the special mode is designated by the system service unit 30. In the special mode, for example, the operations of the CPUs 12 to 14 are stopped, and no signal is input from the CPUs 12 to 13 to the packet receiving unit 42. Prior to outputting the control signal CNT, transmission of a system R / W request to the CPU 12 to CPU 14 may be prohibited.
- control signal CNT is input from the system service unit 30 to the collection data control unit 56 of the collection data processing unit 47, the normal system R / W request is not executed, and in other words, the collection read request, in other words, the collection data Reading from the memory 15 is executed. Therefore, when the control signal CNT is input from the system service unit 30, it is the collection data read mode.
- the collection write request and the collection read request are collectively referred to as a collection R / W request.
- the collection read request is a request for instructing a reading process of collection data.
- the collection write request is a request for instructing collection data write processing.
- the switching unit 48 outputs the write data and write request received from the packet receiving unit 42 to the memory controller 49. Further, the switching unit 48 outputs the collection data and the collection write request received from the collection data processing unit 47 to the memory controller 49. In addition, the switching unit 48 outputs the read request received from the packet receiving unit 42 to the memory controller 49. Further, the switching unit 48 outputs the collection read request received from the collection data processing unit 47 to the memory controller 49. In other words, the switching unit 48 switches and outputs the system R / W request and the sampling R / W request, and switches and outputs the write data and the sampling data.
- the memory controller 49 writes the write data to the memory 15 in accordance with the write request received from the switching unit 48. In writing the write data, the write data is written in an area designated by the write request.
- the memory controller 49 writes the collected data into the memory 15 in accordance with the collection write request received from the switching unit 48. In writing the collected data, the memory controller 49 writes the collected data to predetermined storage areas 151 to 152 of the memory 15.
- the storage areas 151 to 152 are areas designated by the collection write request.
- the plurality of storage areas 151 to 152 are provided corresponding to the CPUs 12 to 13 connected to the node controller 11. Specifically, the storage area 151 is provided corresponding to the CPU 12 and stores collected data collected from a packet received from the CPU 12. The storage area 152 is provided corresponding to the CPU 13 and stores collected data collected from a packet received from the CPU 13. This makes it possible to distinguish which system bus 19 is the collected data from the packet transmitted.
- the transmission waveform in the system bus 19 can be collected without using an oscilloscope or a probe. Further, since it is not affected by the probe, an accurate transmission waveform in the system bus 19 can be collected. Furthermore, since the collected data is stored by using a part of the memory 15 provided in the node controller 11, a dedicated memory for storing the collected data is not required inside the node controller 11. In addition, in the dedicated memory inside the node controller 11, the data capacity is remarkably limited from the viewpoint of mounting area, but by using the storage area 151 and the storage area 152 of the memory 15, the size is sufficient for observation of the transmission waveform. Can be obtained. Further, it is possible to avoid an increase in the chip size of the node controller 11 due to the dedicated memory and its wiring.
- the memory controller 49 reads the write data written in the memory 15 in accordance with the read request received from the switching unit 48.
- Write data read as read data is read from the area specified by the read request in the memory 15.
- the write data read from the memory 15 is transmitted to the selection circuit 45 via the switching unit 48 as read data.
- the write data read from the memory 15 is represented as “read data”.
- the memory controller 49 reads the collected data written in the memory 15 in accordance with the collection read request received from the switching unit 48.
- the collection data is read from the area specified by the collection read request in the memory 15.
- the collected data read from the memory 15 is transmitted to the selection circuit 45 via the switching unit 48.
- the transmission processing unit 44 transmits the data read from the memory 15 to the CPU 12 or the CPU 13 in the normal mode, and transmits the data to the system service unit 30 in the collection data reading mode.
- the selection circuit 45 receives the read data or the collected data read from the memory 15 via the switching unit 48.
- a control signal CNT from the system service unit 30 is input to the selection circuit 45.
- the selection circuit 45 transmits the received read data to the packet transmission unit 46.
- the read data received by the selection circuit 45 is transmitted to the CPU 12 or the CPU 13.
- the destination CPU is the source of the read request for the read data.
- the selection circuit 45 transmits the received collected data to the system service unit 30 in the collected data reading mode.
- the transmission processing unit 44 transmits the collected data read from the memory 15 to the system service unit 30 that is a predetermined destination according to the control signal CNT. Thereby, the collected data can be read out of the node controller 11 and analyzed.
- FIG. 3 is a diagram illustrating an example of the configuration of the collection data processing unit.
- FIG. 4 is an explanatory diagram of the collected data processing.
- the collection data processing unit 47 includes a first A / D (analog / digital) converter 51, a second A / D converter 52, a first collection data buffer 53, a second collection data buffer 54, and a selection.
- a circuit 55 and a collection data control unit 56 are included.
- the plurality of A / D converters 51 to 52 are provided corresponding to the CPU 12 from which the node controller 11 receives a packet.
- the first A / D converter 51 is provided corresponding to the CPU 12 from which the node controller 11 receives a packet, and receives the packet from the CPU 12.
- the first A / D converter 51 generates sampling data by sampling and AD-converting a signal included in a packet received by the reception processing unit 41 from the CPU 12.
- the second A / D converter 52 is provided corresponding to the CPU 13 from which the node controller 11 receives a packet, and receives the packet from the CPU 13.
- the second A / D converter 52 generates sampling data by sampling and AD converting a signal included in a packet received by the reception processing unit 41 from the CPU 13.
- Collected data is generated by sampling the voltage value (analog value) of the signal included in the packet and converting it to a digital value.
- the reception processing unit 41 does not receive a packet from the CPU 12 to CPU 13, the value of the collected data is almost “0”, so it has no meaning as measurement data.
- the reception processing unit 41 receives a packet from the CPUs 12 to 13, the collected data can be obtained from the packet regardless of the destination and type of the packet.
- the plurality of collected data buffers 53 to 54 are provided corresponding to any of the plurality of A / D converters 51 to 52.
- the first collection data buffer 53 is provided corresponding to the first A / D converter 51 and stores the collection data output from the first A / D converter 51 in accordance with the EN / DIS1 signal.
- the second collection data buffer 54 is provided corresponding to the second A / D converter 52 and stores the collection data output from the second A / D converter 52 in accordance with the EN / DIS2 signal.
- the EN / DIS1 signal and the EN / DIS2 signal are signals for instructing whether to store the collected data, and are transmitted from the collected data control unit 56 as will be described later.
- the sizes of the collection data buffers 53 to 54 are, for example, the same size.
- the sizes of the plurality of collected data buffers 53 to 54 are the period at which the plurality of A / D converters 51 to 52 sample the signal included in the packet, and the resolution of the A / D conversion in the plurality of A / D converters 51 to 52. It is determined according to the number of collected data.
- the first collection data buffer 53 transmits the buffer information B1 to the collection data control unit 56.
- the buffer information B1 indicates the amount of data stored in the first collected data buffer 53.
- the second collection data buffer 54 transmits the buffer information B2 to the collection data control unit 56.
- the buffer information B2 indicates the amount of data stored in the second collected data buffer 54.
- the selection circuit 55 selectively outputs one of the outputs of the plurality of collected data buffers 53 to 54 in accordance with the select signal S1.
- the select signal S1 is transmitted from the collection data control unit 56, as will be described later.
- the output of the selection circuit 55 is input to a collection data buffer 64 described later.
- the collection data control unit 56 controls the plurality of collection data buffers 53 to 54 by a plurality of EN / DIS signals. Specifically, the collection data control unit 56 generates an EN / DIS1 signal based on the buffer information B 1 from the collection data buffer 53 and inputs it to the collection data buffer 53. The collection data control unit 56 generates an EN / DIS2 signal based on the buffer information B2 from the collection data buffer 54 and inputs the EN / DIS2 signal to the collection data buffer 54.
- the collection data control unit 56 may generate a plurality of EN / DIS signals based on a control signal for generating an EN / DIS signal from the system service unit 30. Further, the collection data control unit 56 may generate a plurality of EN / DIS signals at a predetermined timing.
- the EN / DIS1 signal enable (EN) is a signal for instructing the first collection data buffer 53 to store the collection data. For example, when the service board 10 is turned on and, as will be described later, This is formed when the one collection data buffer 53 is empty.
- the EN / DIS1 signal disable (DIS) is a signal for instructing the first collection data buffer 53 to prohibit the collection of the collection data. For example, the collection stored in the first collection data buffer 53 is described later. It is formed when the amount of data exceeds the data amount threshold.
- the EN / DIS2 signal enable (EN) is a signal for instructing the second collection data buffer 54 to store the collection data. For example, when the service board 10 is turned on and, as will be described later, 2 formed when the collected data buffer 54 is empty.
- the EN / DIS2 signal disable (DIS) is a signal for instructing the second collection data buffer 54 to prohibit the collection of the collection data. For example, as described later, the collection stored in the second collection data buffer 54 is performed. It is formed when the amount of data exceeds the data amount threshold.
- the collection data control unit 56 controls the selection circuit 55.
- the collection data control unit 56 generates a select signal S1 based on the buffer information B1 to B2 from the plurality of collection data buffers 53 to 54, and inputs it to the selection circuit 55.
- the collection data control unit 56 generates a collection R / W request based on the control signal CNT from the system service unit 30.
- the collection R / W request generated by the collection data control unit 56 is input to a collection R / W request buffer 62 described later.
- the collection data control unit 56 when the collection data control unit 56 does not receive the control signal CNT from the system service unit 30, in other words, in the normal mode, it generates a collection write request. Thereby, the collection write request is input to the collection R / W request buffer 62, and the collection data can be written into the memory 15.
- the collection data control unit 56 outputs a collection write request in a period other than the period in which the control signal CNT is received. Thereby, the timing which collects collection data is not specified. Note that the collection data control unit 56 may output a collection write request at a predetermined timing, and the switching unit 48 executes this to collect the collection data at a specific timing.
- the collection data control unit 56 when the collection data control unit 56 receives the control signal CNT from the system service unit 30, in other words, in the collection data read mode, it generates a collection read request. Thereby, the collection read request is input to the collection R / W request buffer 62, and the collected data can be read from the memory 15.
- the collection data control unit 56 when the collection data control unit 56 does not receive the control signal CNT from the system service unit 30, the collection data control unit 56 operates in the normal mode and generates a collection write request by the process described later. Further, when receiving the control signal CNT from the system service unit 30, the collection data control unit 56 operates in the collection data read mode and generates a collection read request. When the control signal CNT is output from the system service unit 30, reading of the collected data is prioritized over the system R / W request.
- the first A / D converter 51 when receiving a packet from the CPU 12, the first A / D converter 51 generates collection data and outputs it to the first collection data buffer 53.
- the second A / D converter 52 when the second A / D converter 52 receives a packet from the CPU 13, the second A / D converter 52 generates collection data and outputs it to the second collection data buffer 54.
- the collection data control unit 56 sets the EN / DIS1 signal enable (EN) and the EN / DIS2 signal enable (EN) to the first collection data buffer 53 and the second collection data buffer 54.
- the first collection data buffer 53 stores the collection data output from the first A / D converter 51.
- the second collection data buffer 54 stores the collection data output from the second A / D converter 52.
- the collection data control unit 56 determines whether the system R / W request from the packet reception unit 42 is a read request instruction or whether there is no instruction from the packet reception unit 42 ( Process S11). If the system R / W request is an instruction for a read request or there is no instruction from the packet reception unit 42 (Yes in processing S11), the collection data control unit 56 does not execute any processing (processing S12). The process S11 is repeated. In process S12, collection of collection data is not executed, but a read request is executed.
- the collection data control unit 56 stores the buffer information of the first collection data buffer 53. Based on B1, it is determined whether or not the first collection data buffer 53 is empty (processing S13). Note that the second collection data buffer 54 may be processed with priority over the first collection data buffer 53.
- the collection data control unit 56 generates a plurality of EN / DIS signals based on the control signal for generating the EN / DIS signal from the system service unit 30, for example, the first collection. Only the data buffer 53 may be processed. In this case, it is possible to collect only the collection data for the packet received from the CPU 12. Therefore, it is possible to examine the signal transmission on the system bus 19 to which the CPU 12 is connected. Further, there is no need to store the collected data for the CPU 13 in the second collected data writing area 152 of the memory 15. Accordingly, it is possible to store more collected data about the packet received from the CPU 12 using the second collected data writing area 152, or to omit the second collected data writing area 152 and make the memory 15 effective. Can be used.
- the collection data control unit 56 further acquires the collection stored in the first collection data buffer 53 based on the buffer information B1 of the first collection data buffer 53. It is determined whether or not the amount of data exceeds a data amount threshold (step S14).
- the data amount threshold can be determined empirically and is predetermined.
- the collected data control unit 56 disables the EN / DIS1 signal in the first collected data buffer 53.
- (DIS) is input (process S15).
- the process S15 is omitted.
- the collection data control unit 56 generates and outputs a collection write request and also generates a select signal S1 for selecting the output of the first collection data buffer 53 and inputs it to the selection circuit 55 (processing S16). .
- the output of the first collection data buffer 53 storing the collection data exceeding the data amount threshold value among the plurality of collection data buffers 53 to 54 is selectively output from the selection circuit 55.
- the process S13 is repeated. As a result, the collected data of the first collected data buffer 53 is written to the first collected data writing area 151 of the memory 15.
- the collection data control unit 56 inputs EN / DIS1 signal enable (EN) to the first collection data buffer 53 (process S17). ). Thereby, the first collection data buffer 53 stores the collection data, and resumes the storage of the collection data when the collection of the collection data is prohibited.
- the collection data control unit 56 determines whether or not the second collection data buffer 54 is empty based on the buffer information B2 of the second collection data buffer 54 (processing S18).
- the collection data control unit 56 When the second collection data buffer 54 is not empty (No at Step S18), the collection data control unit 56 further acquires the collection stored in the second collection data buffer 54 based on the buffer information B2 of the second collection data buffer 54. It is determined whether or not the amount of data exceeds a data amount threshold (step S19).
- the collected data control unit 56 disables the EN / DIS2 signal in the second collected data buffer 54.
- (DIS) is input (process S110).
- the processing S110 is omitted.
- the collection data control unit 56 generates and outputs a collection write request, and also generates a select signal S1 for selecting the output of the second collection data buffer 54 and inputs it to the selection circuit 55 (processing S111). .
- the output of the second collection data buffer 54 storing the collection data exceeding the data amount threshold among the plurality of collection data buffers 53 to 54 is selectively output from the selection circuit 55.
- the process S18 is repeated.
- the collected data of the second collected data buffer 54 is written to the second collected data writing area 152 of the memory 15.
- the collection data control unit 56 inputs EN / DIS2 signal enable (EN) to the second collection data buffer 54 (process S18). S112). Thereby, the second collection data buffer 54 stores the collection data, and resumes the storage of the collection data when the collection of the collection data is prohibited. Thereafter, the process S11 is repeated.
- FIG. 5 is a diagram illustrating an example of the configuration of the switching unit.
- FIG. 6 is an explanatory diagram of the switching control process.
- the switching unit 48 includes a system R / W request buffer 61, a sampling R / W request buffer 62, a system data buffer 63, a sampling data buffer 64, an output buffer 65, a switching control unit 66, and a request selection circuit. 67, a data selection circuit 68 is included.
- the system R / W request buffer 61 is a request buffer and stores a write request or a read request received from the packet receiving unit 42, in other words, a system R / W request.
- the system R / W request buffer 61 transmits the buffer information B3 to the switching control unit 66.
- the buffer information B3 indicates the system R / W request stored in the system R / W request buffer 61.
- the system R / W request stored in the system R / W request buffer 61 is input to the request selection circuit 67.
- the collection R / W request buffer 62 is a collection request buffer, and stores a collection write request or a collection read request received from the collection data control unit 56 of the collection data processing unit 47, in other words, a collection R / W request.
- the collection R / W request buffer 62 transmits the buffer information B4 to the switching control unit 66.
- the buffer information B4 indicates the collection R / W request stored in the collection R / W request buffer 62.
- the collection R / W request stored in the collection R / W request buffer 62 is input to the request selection circuit 67.
- the system data buffer 63 is a data buffer and stores the write data received from the write data buffer 43.
- the write data stored in the system data buffer 63 is input to the data selection circuit 68.
- the collection data buffer 64 stores the collection data received from the selection circuit 55 of the collection data processing unit 47.
- the collected data stored in the collected data buffer 64 is input to the data selection circuit 68.
- the output buffer 65 is a data buffer and stores the write data read from the memory 15 or the collected data read from the memory 15.
- the write data or collected data stored in the output buffer 65 is input to the selection circuit 45.
- the request selection circuit 67 selectively outputs either the output of the system R / W request buffer 61 or the output of the sampling R / W request buffer 62 according to the select signal S2.
- the select signal S2 is transmitted from the switching control unit 66, as will be described later.
- the data selection circuit 68 selectively outputs either the output of the system data buffer 63 or the output of the collection data buffer 64 in accordance with the select signal S2. Therefore, when the request selection circuit 67 selectively outputs the output of the system R / W request buffer 61, the data selection circuit 68 selectively outputs the output of the system data buffer 63. When the request selection circuit 67 selectively outputs the output of the sampling R / W request buffer 62, the data selection circuit 68 selectively outputs the output of the sampling data buffer 64.
- the switching control unit 66 controls the request selection circuit 67.
- the switching control unit 66 generates a select signal S2 based on the buffer information B3 from the system R / W request buffer 61 and the buffer information B4 from the collection R / W request buffer 62, and inputs it to the request selection circuit 67. .
- the switching control unit 66 controls the data selection circuit 68.
- the switching control unit 66 inputs the select signal S2 generated based on the buffer information B3 from the system R / W request buffer 61 and the buffer information B4 from the collection R / W request buffer 62 to the request selection circuit 67.
- the switching control unit 66 Based on the buffer information B3 from the system R / W request buffer 61 and the buffer information B4 from the collection R / W request buffer 62, the switching control unit 66 stores only the system R / W request in these buffers. It is determined whether or not (processing S21).
- the switching control unit 66 selects the system operation, in other words, the execution of the system R / W request (processing S22). In other words, the switching control unit 66 selects the system R / W request stored in the system R / W request buffer 61 and generates the select signal S2 for selecting the write data stored in the system data buffer 63. The data is input to the request selection circuit 67 and the data selection circuit 68.
- the request selection circuit 67 outputs the write request stored in the system R / W request buffer 61
- the data selection circuit 68 outputs the write data stored in the system data buffer 63.
- the request selection circuit 67 outputs a read request stored in the system R / W request buffer 61.
- the write data read from the memory 15 is transmitted to the transmission processing unit 44 via the output buffer 65 as read data.
- Processing S22 is executed when the system R / W request is stored in the system R / W request buffer 61 and the collection R / W request is not stored in the collection R / W request buffer 62. After step S22, step S21 is repeated.
- the switching control unit 66 further performs buffer information B3 from the system R / W request buffer 61 and the collected R / W. Based on the buffer information B4 from the request buffer 62, it is determined whether or not only the collection R / W request is stored in these buffers (step S23).
- the switching control unit 66 executes the sampling operation, in other words, the sampling R / W request. Is selected (step S24). In other words, the switching control unit 66 selects the sampling R / W request stored in the sampling R / W request buffer 62 and generates the select signal S2 for selecting the sampling data stored in the sampling data buffer 64. The data is input to the request selection circuit 67 and the data selection circuit 68.
- the request selection circuit 67 outputs the collection write request stored in the collection R / W request buffer 62
- the data selection circuit 68 outputs the collection data stored in the collection data buffer 64.
- the request selection circuit 67 outputs the collection read request stored in the collection R / W request buffer 62.
- the collected data read from the memory 15 is transmitted to the transmission processing unit 44 via the output buffer 65.
- Processing S24 is executed when the system R / W request is not stored in the system R / W request buffer 61 and the sampling R / W request is stored in the sampling R / W request buffer 62. It is. After step S24, step S21 is repeated.
- the switching control unit 66 selects the system operation, in other words, the execution of the system R / W request (process S25). Thereby, as described above, the write request and the write data are output, the read request is output, and the write data read from the memory 15 is sent as read data via the output buffer 65 to the transmission processing unit. 44.
- Processing S25 is executed when the system R / W request is stored in the system R / W request buffer 61 and the sampling R / W request is stored in the sampling R / W request buffer 62.
- the switching control unit 66 increments the count value of the counter by +1 (processing S26).
- the initial value of the counter is “0”.
- the switching control unit 66 determines whether or not the count value of the counter is greater than or equal to the counter threshold value (processing S27).
- the counter threshold can be determined empirically and is predetermined. When the count value is not equal to or greater than the counter threshold value (No at Step S27), Step S25 is repeated.
- the switching control unit 66 selects the sampling operation, in other words, the execution of the sampling R / W request (processing S28).
- the collection write request and the collection data are output, the collection read request is output, and the collection data read from the memory 15 is sent to the transmission processing unit 44 via the output buffer 65. Sent.
- the switching control unit 66 initializes the counter (process S29) and repeats the process S21.
- the request selection is performed so that the number of times of selection of the output of the system R / W request buffer 61 and the number of selections of the output of the sampling R / W request buffer 62 become a predetermined ratio.
- the circuit 67 is controlled.
- one sampling R / W request can be executed every time a plurality of system R / W requests are executed.
- the collected data can be stored in the memory 15 by executing the collection R / W request while executing the system R / W request to read or write the data.
- the system R / W request is not stored in the system R / W request buffer 61. Therefore, in practice, one sampling write request is executed every time a plurality of system R / W requests are executed.
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Debugging And Monitoring (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
Abstract
受信処理部41は、パケットを受信して、パケットの宛先と種類とに基づいて、リード要求、又は、ライトデータ及びライト要求を生成する。採取データ処理部47は、受信処理部41が受信するパケットを採取して、パケットに基づいて採取データを生成し、採取ライト要求を生成する。切替部48は、ライトデータ及びライト要求、又は、採取データ及び採取ライト要求を、メモリコントローラ49に出力する。メモリコントローラ49は、ライト要求に従ってライトデータをメモリ15に書き込み、採取ライト要求に従って採取データをメモリ15に書き込む。
Description
本発明は、ノードコントローラ、ノードコントローラの制御方法及びコンピュータシステムに関する。
コンピュータシステムが、各々が1個のノードコントローラと複数のCPU(Central Processing Unit)とを搭載する複数のノードによって構成される場合がある。1個のノード内において、ノードコントローラとCPUとの間におけるデータの送受信は、ノードコントローラとCPUとの間を接続する伝送路を介して実行される。
伝送路において実際にどのような波形の信号が伝送されているかを知ることは、コンピュータシステムの動作や故障の原因を解析する上で有効である。そこで、ICが実装された基板上における信号を測定する手段が、種々提案されている。
例えば、集積回路を搭載した回路基盤の配線を試験する方法及び装置であって、搭載された集積回路より発生される試験遷移信号を配線102に送出し、その試験遷移信号の反射502をキャプチャすることにより、時間領域反射率試験を実施する機能を有する回路が組み込まれたICを含む方法及び装置が、提案されている。
また、基板間の伝送路の周波数特性を測定し、信号送信点で観測される時間領域の第1の信号波形と、信号送信点から基板間の伝送路を通って信号受信点に到達した信号の時間領域の第2の信号波形とを測定し、測定された周波数特性から得られるインパルス応答と第1の信号波形とについて畳み込み演算を行い、畳み込み演算結果にもとづいて基板間の伝送路での遅延時間を検出し、畳み込み演算結果と第2の信号波形とにもとづいて基板上での遅延時間を検出し、基板間の伝送路での遅延時間と基板上での遅延時間とを加算することが、提案されている。
ノードコントローラやCPUのようなLSIの伝送特性は、LSI毎に異なる。このため、ノードコントローラやCPUに接続された伝送路にプローブを当てることにより、伝送路における伝送波形、換言すれば、LSIの伝送特性が、オシロスコープ等の機器で観測される。しかし、伝送される信号が高速である場合には、プローブそれ自体の影響が大きくなり、プローブを用いた測定が難しい。
本発明は、大容量の伝送特性データを採取することができるノードコントローラを提供することを目的とする。
開示されるノードコントローラは、受信処理部と、採取データ処理部と、切替部と、メモリコントローラとを含む。受信処理部は、パケットを受信して、パケットの宛先と種類とに基づいて、リード要求、又は、ライトデータ及びライトデータの書き込みを要求するライト要求を生成する。採取データ処理部は、受信処理部が受信するパケットを採取して、採取したパケットに基づいて採取データを生成し、採取データの書き込みを要求する採取ライト要求を生成する。切替部は、受信処理部から受信したライトデータ及びライト要求、又は、採取データ処理部から受信した採取データ及び採取ライト要求を、メモリコントローラに出力する。メモリコントローラは、切替部から受信したライト要求に従ってライトデータをメモリに書き込み、切替部から受信した採取ライト要求に従って採取データをメモリに書き込む。
開示されるノードコントローラによれば、プローブやオシロスコープ等の機器を使用することなく、大容量の伝送特性データを採取することができる。
図1は、コンピュータシステムの構成の一例を示す図である。
図1に示すコンピュータシステムは、複数のノード、換言すれば、複数のサービスボード(SB)10~サービスボード20と、1個のシステムサービスユニット30とを含む。サービスボードの数は2個に限られない。サービスボードはシステムボードとも呼ばれる場合がある。
サービスボード10は、1個のノードコントローラ11と、複数のCPU(又はプロセッサ)12~14とを含む。ノードコントローラ11は、メモリバスを介して接続されたメモリ15を含む。CPU12、13及び14は、各々にメモリバスを介して接続されたメモリ16、17及び18を含む。
図1の例において、例えば、サービスボード10~サービスボード20は、各々、1個の実装基板である。ノードコントローラ11及び21と、CPU12~CPU14及びCPU22~CPU24は、各々、1個のLSIである。メモリ15~メモリ18及びメモリ25~メモリ28は、例えばDIMM(Dual Inline Memory Module)である。
CPU12及びCPU13は、システムバス19を介してノードコントローラ11と直接接続される。CPU12及びCPU13は、ノードコントローラ11と直接データの送受信を行う。一方、CPU14は、システムバス19を介してCPU12及びCPU13と接続され、CPU12及びCPU13と直接データの送受信を行う。CPU14は、ノードコントローラ11には直接接続されない。CPU14は、CPU12又はCPU13を介して、ノードコントローラ11とデータの送受信を行う。
従って、図1の例においては、サービスボード10には、ノードコントローラ11に接続されないCPU14が含まれる。また、サービスボード10には、相互に直接接続されないCPU12及びCPU13が含まれる。
サービスボード10のノードコントローラ11は、グローバルシステムバス31を介して、他のサービスボード20のノードコントローラ21と接続される。ノードコントローラ11は、ノードコントローラ21との間でデータの送受信を行う。換言すれば、複数のサービスボード10及び20は、ノードコントローラ11及び21により接続されることにより、データの送受信を行う。
ノードコントローラ11は、専用バス32を介して、システムサービスユニット30に接続される。システムサービスユニット30は、ノードコントローラ11に対して、伝送データの採取を指示し、採取したデータの出力を指示する。採取したデータを採取データという。
ノードコントローラ11は、同一のサービスボード10内のCPU12及びCPU13との間でデータの送受信を行うと共に、他のサービスボード20のノードコントローラ21との間でデータの送受信を行う。
例えば、ノードコントローラ11は、CPU12からノードコントローラ11宛てのデータを受信すると、当該データをメモリ15に格納する。ノードコントローラ11は、CPU12又はCPU13からCPU13又はCPU12宛てのデータを受信すると、当該データを宛先のCPUに送信する。ノードコントローラ11は、CPU12~CPU14からノードコントローラ21又はCPU22~CPU24宛てのデータを受信すると、当該データをノードコントローラ21に送信する。なお、CPU14からのデータは、CPU12又はCPU13を介してノードコントローラ11が受信する。ノードコントローラ11は、ノードコントローラ21からノードコントローラ11宛てのデータを受信すると、当該データをメモリ15に格納する。ノードコントローラ11は、ノードコントローラ21からCPU12~CPU14宛てのデータを受信すると、当該データを宛先となるCPU12~CPU14に送信する。
以上のように、ノードコントローラ11は、通信処理部であり、複数のCPU12~CPU14及びCPU22~CPU24の間におけるデータの送受信、換言すれば、信号パケットの送受信を、CPU12~CPU14及びCPU22~CPU24に代わって実行する。換言すれば、ノードコントローラ11は、複数のサービスボード10~サービスボード20に属する、複数のCPU12~CPU14及びCPU22~CPU24の間を接続する。従って、ノード、換言すれば、サービスボード10は、複数のCPU12~CPU14を含むCPUグループであり、当該CPUグループのためのデータの送受信を実行する通信処理部を含む。また、ノードコントローラ11は、通常メモリを含まないが、図1の例においては、メモリ15を含む。
図1の例では、サービスボード20は、サービスボード10と同様の構成を有する。しかし、サービスボード20は、サービスボード10と異なる構成を有するようにしても良い。例えば、サービスボード10に含まれるCPUの数とサービスボード20に含まれるCPUの数とが異なっていても良い。
なお、従来、伝送波形を観測するためのプローブは、通常、図1における、システムバス19に当てられる。換言すれば、ノードコントローラ11とCPU12又はCPU13との間のシステムバス19の伝送波形が、観測の対象であった。
図2は、ノードコントローラの構成の一例を示す図である。
図2は、採取データ処理部47が、ノードコントローラ11とCPU12及びCPU13との間において伝送されるデータを採取する場合について示す。換言すれば、図2は、1個のサービスボード10の内でシステムバス19を介して送受信されるデータが採取される場合について示す。これは、前述したように、システムバス19の伝送波形が観測対象であったので、採取データ処理部47には、システムバス19を介して送受信されるデータを採取することが求められるからである。
なお、ノードコントローラ11が、図1のグローバルシステムバス31を介して送受信されるデータを採取するようにしても良い。
ノードコントローラ11は、受信処理部41と、送信処理部44と、採取データ処理部47と、切替部48と、メモリコントローラ49とを含む。また、メモリ15は、第1採取データ書込領域151と、第2採取データ書込領域152とを含む。受信処理部41は、パケット受信部42と、ライトデータバッファ43とを含む。送信処理部44は、選択回路45と、パケット送信部46とを含む。
受信処理部41は、CPU12又はCPU13から送信されたパケットを受信して、パケットの宛先と種類とに基づいて、リード要求、又は、ライトデータ及びライトデータの書き込みを要求するライト要求を生成する。
具体的には、パケット受信部42は、CPU12又はCPU13から送信されたパケットを受信すると、受信したパケットの宛先を判定する。受信したパケットの宛先が自己でない、換言すれば、CPU13又はCPU12である場合、パケット受信部42は、受信したパケットを送信処理部44のパケット送信部46に送信する。これにより、当該パケットは、本来の宛先であるCPU13又はCPU12に送信される。
受信したパケットの宛先が自己、換言すれば、ノードコントローラ11である場合、パケット受信部42は、更に、パケットの種別を判定する。換言すれば、当該パケットが、データの書き込みを要求するパケットであるか、又は、データの読み出しを要求するパケットであるかが、ノードコントローラ11で判定される。
受信したパケットがデータの書き込みを要求するパケットである場合、パケット受信部42は、ライト要求を生成して、切替部48に送信する。更に、パケット受信部42は、ライトデータバッファ43に、ライト指示を発行すると共に、ライトデータを送信する。ライトデータバッファ43は、ライト指示に従って、ライトデータを切替部48に送信する。
受信したパケットがデータの読み出しを要求するパケットである場合、パケット受信部42は、リード要求を生成して、切替部48に送信する。
ライト要求とリード要求とを合わせて、システムR/W要求と言うこととする。なお、リード要求は、採取データ以外のデータの読み出し処理を指示する要求である。ライト要求は、採取データ以外のデータの書き込み処理を指示する要求である。
採取データ処理部47は、受信処理部41が受信するパケットを採取する。具体的には、採取データ処理部47は、ノードコントローラ11に入力されたパケットを、パケット受信部42を介さずに受信する。これにより、採取データ処理部47は、パケット受信部42で受信される前の状態のパケット、換言すれば、システムバス19に伝送された状態の信号を得ることができる。
採取データ処理部47は、採取したパケットに基づいて採取データを生成して、切替部48に送信する。採取データは、後述するように、採取されたパケットに含まれる信号をサンプリングしてA/D変換することにより得られる。
採取データ処理部47は、システムサービスユニット30からの制御信号CNTが入力されない場合、後述する処理により、採取データの書き込みを要求する採取ライト要求を生成して、切替部48に送信する。
ここで、システムサービスユニット30は、通常、採取データ処理部47の採取データ制御部56への制御信号CNTを供給しない。制御信号CNTは、採取データをメモリ15から読み出す場合に供給される。従って、制御信号CNTが入力されない場合、通常のシステムR/W要求が実行される。換言すれば、制御信号CNTが入力されない場合は通常モードである。通常モードでは、採取ライト要求が実行され、採取リード要求は実行されない。採取データ制御部56については、図3を参照して後述する。
また、採取データ処理部47は、システムサービスユニット30からの制御信号CNTが入力された場合、当該制御信号CNTに従って、メモリ15に書き込まれた採取データの読み出しを要求する採取リード要求を生成して、切替部48に送信する。
制御信号CNTが入力されない場合は特殊モードである。特殊モードでは、採取リード要求が実行され、採取ライト要求は実行されない。換言すれば、システムサービスユニット30により特殊モードが指定される。特殊モードにおいては、例えば、CPU12~CPU14の動作は停止され、CPU12~CPU13からパケット受信部42への信号の入力は無い。なお、制御信号CNTの出力に先立って、CPU12~CPU14に対してシステムR/W要求の送信を禁止するようにしても良い。
一方、システムサービスユニット30から採取データ処理部47の採取データ制御部56へ制御信号CNTが入力された場合、通常のシステムR/W要求は実行されず、採取リード要求、換言すれば、採取データのメモリ15からの読み出しが実行される。従って、システムサービスユニット30から制御信号CNTが入力される場合は、採取データの読み出しモードである。
採取ライト要求と採取リード要求とを合わせて、採取R/W要求と言うこととする。なお、採取リード要求は、採取データの読み出し処理を指示する要求である。採取ライト要求は、採取データの書き込み処理を指示する要求である。
切替部48は、パケット受信部42から受信したライトデータ及びライト要求を、メモリコントローラ49に出力する。また、切替部48は、採取データ処理部47から受信した採取データ及び採取ライト要求を、メモリコントローラ49に出力する。また、切替部48は、パケット受信部42から受信したリード要求を、メモリコントローラ49に出力する。また、切替部48は、採取データ処理部47から受信した採取リード要求を、メモリコントローラ49に出力する。換言すれば、切替部48は、システムR/W要求と採取R/W要求とを切替えて出力し、ライトデータと採取データとを切替えて出力する。
メモリコントローラ49は、切替部48から受信したライト要求に従って、ライトデータをメモリ15に書き込む。ライトデータの書込みにおいて、ライトデータは、ライト要求により指定された領域に書き込まれる。
また、メモリコントローラ49は、切替部48から受信した採取ライト要求に従って、採取データをメモリ15に書き込む。採取データの書込みにおいて、メモリコントローラ49は、採取データをメモリ15の予め定められた記憶領域151~152に書き込む。記憶領域151~152は、採取ライト要求により指定された領域である。
複数の記憶領域151~152は、ノードコントローラ11に接続されたCPU12~13に対応して設けられる。具体的には、記憶領域151は、CPU12に対応して設けられ、CPU12から受信したパケットから採取された採取データを格納する。記憶領域152は、CPU13に対応して設けられ、CPU13から受信したパケットから採取された採取データを格納する。これにより、いずれのシステムバス19を伝送されたパケットからの採取データであるかを区別することができる。
以上のように、オシロスコープやプローブを使用することなく、システムバス19における伝送波形を採取することができる。また、プローブの影響を受けないので、システムバス19における正確な伝送波形を採取することができる。更に、ノードコントローラ11が備えるメモリ15の一部を利用して採取データを格納するので、ノードコントローラ11の内部に、採取データを格納するための専用メモリは不要である。また、ノードコントローラ11の内部の専用メモリでは、実装面積の点から、データ容量が著しく制限されるが、メモリ15の格納領域151及び格納領域152を用いることにより、伝送波形の観測に十分なサイズの採取データを得ることができる。また、ノードコントローラ11のチップサイズが、専用メモリやその配線により増大することを回避することができる。
メモリコントローラ49は、切替部48から受信したリード要求に従って、メモリ15に書き込まれたライトデータを読み出す。リードデータとして読み出されるライトデータは、メモリ15において、リード要求により指定された領域から読み出される。メモリ15から読み出されたライトデータは、リードデータとして、切替部48を介して、選択回路45に送信される。なお、図2及び図5において、メモリ15から読み出されたライトデータは、「リードデータ」と表記される。
また、メモリコントローラ49は、切替部48から受信した採取リード要求に従って、メモリ15に書き込まれた採取データを読み出す。採取データは、メモリ15において、採取リード要求により指定された領域から読み出される。メモリ15から読み出された採取データは、切替部48を介して、選択回路45に送信される。
送信処理部44は、メモリ15から読み出されたデータを、通常モードにおいてはCPU12又はCPU13に送信し、採取データの読み出しモードにおいてはシステムサービスユニット30に送信する。
具体的には、選択回路45は、切替部48を介して、メモリ15から読み出されたリードデータ又は採取データを受信する。選択回路45には、システムサービスユニット30からの制御信号CNTが入力される。
選択回路45は、システムサービスユニット30からの制御信号CNTを受信しない場合、換言すれば、通常モードにおいては、受信したリードデータをパケット送信部46に送信する。これにより、選択回路45が受信したリードデータは、CPU12又はCPU13に送信される。送信先のCPUは、当該リードデータについてのリード要求の送信元である。
一方、選択回路45は、システムサービスユニット30からの制御信号CNTを受信した場合、換言すれば、採取データの読み出しモードにおいては、受信した採取データをシステムサービスユニット30に送信する。換言すれば、送信処理部44は、制御信号CNTに従って、メモリ15から読み出された採取データを予め定められた宛先であるシステムサービスユニット30に送信する。これにより、採取データをノードコントローラ11の外部に読み出して、解析することができる。
図3は、採取データ処理部の構成の一例を示す図である。図4は、採取データ処理の説明図である。
図3に示すように、採取データ処理部47は、第1A/D(アナログ/デジタル)変換器51、第2A/D変換器52、第1採取データバッファ53、第2採取データバッファ54、選択回路55、採取データ制御部56を含む。
複数のA/D変換器51~52は、ノードコントローラ11がパケットを受信するCPU12に対応して設けられる。具体的には、第1A/D変換器51は、ノードコントローラ11がパケットを受信するCPU12に対応して設けられ、CPU12からのパケットを受信する。第1A/D変換器51は、受信処理部41がCPU12から受信するパケットに含まれる信号をサンプリングしてAD変換することにより、採取データを生成する。第2A/D変換器52は、ノードコントローラ11がパケットを受信するCPU13に対応して設けられ、CPU13からのパケットを受信する。第2A/D変換器52は、受信処理部41がCPU13から受信するパケットに含まれる信号をサンプリングしてAD変換することにより、採取データを生成する。
採取データは、パケットに含まれる信号の電圧値(アナログ値)をサンプリングされ、デジタル値に変換されることにより生成される。受信処理部41がCPU12~CPU13からパケットを受信しない場合、採取データの値はほぼ「0」となるので、測定データとしては意味を持たない。一方、受信処理部41がCPU12~CPU13からパケットを受信する場合、パケットの宛先や種類に無関係に、当該パケットから採取データを得ることができる。
複数の採取データバッファ53~54は、複数のA/D変換器51~52のいずれかに対応して設けられる。具体的には、第1採取データバッファ53は、第1A/D変換器51に対応して設けられ、EN/DIS1信号に従って、第1A/D変換器51が出力する採取データを格納する。第2採取データバッファ54は、第2A/D変換器52に対応して設けられ、EN/DIS2信号に従って、第2A/D変換器52が出力する採取データを格納する。EN/DIS1信号及びEN/DIS2信号は、採取データを格納するか否かを指示する信号であり、後述するように、採取データ制御部56から送信される。
複数の採取データバッファ53~54のサイズは、例えば、同一のサイズとされる。複数の採取データバッファ53~54のサイズは、複数のA/D変換器51~52がパケットに含まれる信号をサンプリングする周期、複数のA/D変換器51~52におけるA/D変換の分解能、採取データの数などに応じて定められる。
第1採取データバッファ53は、バッファ情報B1を採取データ制御部56に送信する。バッファ情報B1は、第1採取データバッファ53に格納されたデータ量を示す。第2採取データバッファ54は、バッファ情報B2を採取データ制御部56に送信する。バッファ情報B2は、第2採取データバッファ54に格納されたデータ量を示す。
選択回路55は、セレクト信号S1に従って、複数の採取データバッファ53~54の出力のいずれかを、選択的に出力する。セレクト信号S1は、後述するように、採取データ制御部56から送信される。選択回路55の出力は、後述する採取データバッファ64に入力される。
採取データ制御部56は、複数のEN/DIS信号により、複数の採取データバッファ53~54を制御する。具体的には、採取データ制御部56は、採取データバッファ53からのバッファ情報B1に基づいて、EN/DIS1信号を生成して、採取データバッファ53に入力する。また、採取データ制御部56は、採取データバッファ54からのバッファ情報B2に基づいて、EN/DIS2信号を生成して、採取データバッファ54に入力する。
なお、採取データ制御部56が、システムサービスユニット30からのEN/DIS信号の生成用の制御信号に基づいて、複数のEN/DIS信号を生成するようにしても良い。また、採取データ制御部56が、予め定められたタイミングで、複数のEN/DIS信号を生成するようにしても良い。
EN/DIS1信号のイネーブル(EN)は、第1採取データバッファ53に採取データの格納を指示する信号であり、例えば、サービスボード10の電源が投入された場合、及び、後述するように、第1採取データバッファ53が空である場合に形成される。EN/DIS1信号のディセーブル(DIS)は、第1採取データバッファ53に採取データの格納の禁止を指示する信号であり、例えば、後述するように、第1採取データバッファ53に格納された採取データの量がデータ量閾値を超えている場合に形成される。
EN/DIS2信号のイネーブル(EN)は、第2採取データバッファ54に採取データの格納を指示する信号であり、例えば、サービスボード10の電源が投入された場合、及び、後述するように、第2採取データバッファ54が空である場合に形成される。EN/DIS2信号のディセーブル(DIS)は、第2採取データバッファ54に採取データの格納の禁止を指示する信号であり、例えば、後述するように、第2採取データバッファ54に格納された採取データの量がデータ量閾値を超えている場合に形成される。
また、採取データ制御部56は、選択回路55を制御する。このために、採取データ制御部56は、複数の採取データバッファ53~54からのバッファ情報B1~B2に基づいて、セレクト信号S1を生成して、選択回路55に入力する。
また、採取データ制御部56は、システムサービスユニット30からの制御信号CNTに基づいて、採取R/W要求を生成する。採取データ制御部56により生成された採取R/W要求は、後述する採取R/W要求バッファ62に入力される。
具体的には、採取データ制御部56は、システムサービスユニット30からの制御信号CNTを受信しない場合、換言すれば、通常モードにおいては、採取ライト要求を生成する。これにより、採取ライト要求が採取R/W要求バッファ62に入力され、採取データをメモリ15に書き込むことができる。
従って、採取データ制御部56は、制御信号CNTを受信した期間以外の期間においては、採取ライト要求を出力する。これにより、採取データを採取するタイミングは特定されない。なお、採取データ制御部56が、予め定められたタイミングで採取ライト要求を出力し、これを切替部48が実行することにより、特定のタイミングで採取データを採取するようにしても良い。
また、採取データ制御部56は、システムサービスユニット30からの制御信号CNTを受信した場合、換言すれば、採取データの読み出しモードにおいては、採取リード要求を生成する。これにより、採取リード要求が採取R/W要求バッファ62に入力され、採取データをメモリ15から読み出すことができる。
以下、図3の採取データ処理部が実行する採取データ処理を、図4を参照しつつ、説明する。
前述したように、採取データ制御部56は、システムサービスユニット30から制御信号CNTを受信しない場合に、通常モードで動作して、後述する処理により採取ライト要求を生成する。また、採取データ制御部56は、システムサービスユニット30から制御信号CNTを受信した場合に、採取データの読み出しモードで動作して、採取リード要求を生成する。システムサービスユニット30から制御信号CNTが出力される場合には、採取データの読み出しが、システムR/W要求よりも優先される。
一方、第1A/D変換器51は、CPU12からのパケットを受信すると、採取データを生成して、第1採取データバッファ53に出力する。また、第2A/D変換器52は、CPU13からのパケットを受信すると、採取データを生成して、第2採取データバッファ54に出力する。
更に、採取データ制御部56は、電源が投入されると、EN/DIS1信号のイネーブル(EN)及びEN/DIS2信号のイネーブル(EN)を、第1採取データバッファ53及び第2採取データバッファ54に入力する。これにより、第1採取データバッファ53は、第1A/D変換器51から出力された採取データを格納する。また、第2採取データバッファ54は、第2A/D変換器52から出力された採取データを格納する。
採取データ制御部56は、図4に示すように、パケット受信部42からのシステムR/W要求がリード要求の指示であるか又はパケット受信部42からの指示が無いか否かを判断する(処理S11)。システムR/W要求がリード要求の指示であるか、又は、パケット受信部42からの指示が無い場合(処理S11 Yes)、採取データ制御部56は、何の処理も実行しないで(処理S12)、処理S11を繰り返す。処理S12においては、採取データの採取は実行されず、リード要求が実行される。
システムR/W要求がリードの指示でない場合(処理S11 No)、換言すれば、システムR/W要求がライトの指示である場合、採取データ制御部56は、第1採取データバッファ53のバッファ情報B1に基づいて、第1採取データバッファ53が空であるか否かを判断する(処理S13)。なお、第2採取データバッファ54について、第1採取データバッファ53よりも優先して処理するようにしても良い。
ここで、前述したように、採取データ制御部56が、システムサービスユニット30からのEN/DIS信号の生成用の制御信号に基づいて複数のEN/DIS信号を生成することにより、例えば第1採取データバッファ53のみについて処理するようにしても良い。この場合、CPU12から受信したパケットについての採取データのみを採取することができる。従って、CPU12が接続されたシステムバス19における信号の伝送について調べることができる。また、CPU13についての採取データをメモリ15の第2採取データ書込領域152に格納する必要が無い。従って、第2採取データ書込領域152を用いてCPU12から受信したパケットについての採取データをより多く格納することができ、又は、第2採取データ書込領域152を省略してメモリ15を有効に使用することができる。
第1採取データバッファ53が空でない場合(処理S13 No)、採取データ制御部56は、更に、第1採取データバッファ53のバッファ情報B1に基づいて、第1採取データバッファ53に格納された採取データの量がデータ量閾値を超えているか否かを判断する(処理S14)。データ量閾値は、経験的に定めることができ、予め定められる。
第1採取データバッファ53に格納された採取データの量がデータ量閾値を超えている場合(処理S14 Yes)、採取データ制御部56は、第1採取データバッファ53にEN/DIS1信号のディセーブル(DIS)を入力する(処理S15)。これにより、複数の採取データバッファ53~54の中で、データ量閾値を超える採取データを格納している第1採取データバッファ53への新たな採取データの格納が禁止される。一方、第1採取データバッファ53に格納された採取データの量がデータ量閾値を超えていない場合(処理S14 No)、処理S15は省略される。
この後、採取データ制御部56は、採取ライト要求を生成して出力すると共に、第1採取データバッファ53の出力を選択するセレクト信号S1を生成して、選択回路55に入力する(処理S16)。これにより、複数の採取データバッファ53~54の中で、データ量閾値を超える採取データを格納している第1採取データバッファ53の出力が、選択回路55から選択的に出力される。この後、処理S13が繰り返される。これにより、第1採取データバッファ53の採取データが、メモリ15の第1採取データ書込領域151に書き込まれる。
処理S13において、第1採取データバッファ53が空である場合(処理S13 Yes)、採取データ制御部56は、第1採取データバッファ53にEN/DIS1信号のイネーブル(EN)を入力する(処理S17)。これにより、第1採取データバッファ53は、採取データを格納し、採取データの格納が禁止されている場合には採取データの格納を再開する。
この後、採取データ制御部56は、第2採取データバッファ54のバッファ情報B2に基づいて、第2採取データバッファ54が空であるか否かを判断する(処理S18)。
第2採取データバッファ54が空でない場合(処理S18 No)、採取データ制御部56は、更に、第2採取データバッファ54のバッファ情報B2に基づいて、第2採取データバッファ54に格納された採取データの量がデータ量閾値を超えているか否かを判断する(処理S19)。
第2採取データバッファ54に格納された採取データの量がデータ量閾値を超えている場合(処理S19 Yes)、採取データ制御部56は、第2採取データバッファ54にEN/DIS2信号のディセーブル(DIS)を入力する(処理S110)。これにより、複数の採取データバッファ54~54の中で、データ量閾値を超える採取データを格納している第2採取データバッファ54への新たな採取データの格納が禁止される。一方、第2採取データバッファ54に格納された採取データの量がデータ量閾値を超えていない場合(処理S19 No)、処理S110は省略される。
この後、採取データ制御部56は、採取ライト要求を生成して出力すると共に、第2採取データバッファ54の出力を選択するセレクト信号S1を生成して、選択回路55に入力する(処理S111)。これにより、複数の採取データバッファ53~54の中で、データ量閾値を超える採取データを格納している第2採取データバッファ54の出力が、選択回路55から選択的に出力される。この後、処理S18が繰り返される。これにより、第2採取データバッファ54の採取データが、メモリ15の第2採取データ書込領域152に書き込まれる。
処理S18において、第2採取データバッファ54が空である場合(処理S18 Yes)、採取データ制御部56は、第2採取データバッファ54に、EN/DIS2信号のイネーブル(EN)を入力する(処理S112)。これにより、第2採取データバッファ54は、採取データを格納し、採取データの格納が禁止されている場合には採取データの格納を再開する。この後、処理S11が繰り返される。
図5は、切替部の構成の一例を示す図である。図6は、切替制御処理の説明図である。
図5に示すように、切替部48は、システムR/W要求バッファ61、採取R/W要求バッファ62、システムデータバッファ63、採取データバッファ64、出力バッファ65、切替制御部66、要求選択回路67、データ選択回路68を含む。
システムR/W要求バッファ61は、要求バッファであり、パケット受信部42から受信したライト要求又はリード要求、換言すれば、システムR/W要求を格納する。システムR/W要求バッファ61は、バッファ情報B3を切替制御部66に送信する。バッファ情報B3は、システムR/W要求バッファ61に格納されたシステムR/W要求を示す。システムR/W要求バッファ61に格納されたシステムR/W要求は、要求選択回路67に入力される。
採取R/W要求バッファ62は、採取要求バッファであり、採取データ処理部47の採取データ制御部56から受信した採取ライト要求又は採取リード要求、換言すれば、採取R/W要求を格納する。採取R/W要求バッファ62は、バッファ情報B4を切替制御部66に送信する。バッファ情報B4は、採取R/W要求バッファ62に格納された採取R/W要求を示す。採取R/W要求バッファ62に格納された採取R/W要求は、要求選択回路67に入力される。
システムデータバッファ63は、データバッファであり、ライトデータバッファ43から受信したライトデータを格納する。システムデータバッファ63に格納されたライトデータは、データ選択回路68に入力される。
採取データバッファ64は、採取データ処理部47の選択回路55から受信した採取データを格納する。採取データバッファ64に格納された採取データは、データ選択回路68に入力される。
出力バッファ65は、データバッファであり、メモリ15から読み出されたライトデータ又はメモリ15から読み出された採取データを格納する。出力バッファ65に格納されたライトデータ又は採取データは、選択回路45に入力される。
要求選択回路67は、セレクト信号S2に従って、システムR/W要求バッファ61の出力と、採取R/W要求バッファ62の出力のいずれかを、選択的に出力する。セレクト信号S2は、後述するように、切替制御部66から送信される。
データ選択回路68は、セレクト信号S2に従って、システムデータバッファ63の出力と採取データバッファ64の出力のいずれかを選択的に出力する。従って、要求選択回路67がシステムR/W要求バッファ61の出力を選択的に出力する場合には、データ選択回路68は、システムデータバッファ63の出力を選択的に出力する。また、要求選択回路67が採取R/W要求バッファ62の出力を選択的に出力する場合には、データ選択回路68は、採取データバッファ64の出力を選択的に出力する。
切替制御部66は、要求選択回路67を制御する。切替制御部66は、システムR/W要求バッファ61からのバッファ情報B3及び採取R/W要求バッファ62からのバッファ情報B4に基づいて、セレクト信号S2を生成して、要求選択回路67に入力する。
また、切替制御部66は、データ選択回路68を制御する。切替制御部66は、システムR/W要求バッファ61からのバッファ情報B3及び採取R/W要求バッファ62からのバッファ情報B4に基づいて生成したセレクト信号S2を、要求選択回路67に入力する。
以下、図5の切替部が実行する切替処理を、図6を参照しつつ、説明する。
切替制御部66は、システムR/W要求バッファ61からのバッファ情報B3及び採取R/W要求バッファ62からのバッファ情報B4に基づいて、これらのバッファにシステムR/W要求のみが格納されているか否かを判断する(処理S21)。
システムR/W要求のみが格納されている場合(処理S21 Yes)、切替制御部66は、システム動作、換言すれば、システムR/W要求の実行を選択する(処理S22)。換言すれば、切替制御部66は、システムR/W要求バッファ61に格納されたシステムR/W要求を選択し、かつ、システムデータバッファ63に格納されたライトデータを選択するセレクト信号S2を生成して、要求選択回路67及びデータ選択回路68に入力する。
これにより、例えば、要求選択回路67は、システムR/W要求バッファ61に格納されたライト要求を出力し、データ選択回路68は、システムデータバッファ63に格納されたライトデータを出力する。また、例えば、要求選択回路67は、システムR/W要求バッファ61に格納されたリード要求を出力する。この場合、メモリ15から読み出されたライトデータが、リードデータとして、出力バッファ65を介して、送信処理部44に送信される。
処理S22が実行されるのは、システムR/W要求バッファ61にシステムR/W要求が格納され、採取R/W要求バッファ62には採取R/W要求が格納されていない場合である。処理S22の後、処理S21が繰り返される。
処理S21において、システムR/W要求のみが格納されているのではない場合(処理S21 No)、切替制御部66は、更に、システムR/W要求バッファ61からのバッファ情報B3及び採取R/W要求バッファ62からのバッファ情報B4に基づいて、これらのバッファに採取R/W要求のみが格納されているか否かを判断する(処理S23)。
システムR/W要求が格納されておらずかつ採取R/W要求のみが格納されている場合(処理S23 Yes)、切替制御部66は、採取動作、換言すれば、採取R/W要求の実行を選択する(処理S24)。換言すれば、切替制御部66は、採取R/W要求バッファ62に格納された採取R/W要求を選択し、かつ、採取データバッファ64に格納された採取データを選択するセレクト信号S2を生成して、要求選択回路67及びデータ選択回路68に入力する。
これにより、例えば、要求選択回路67は、採取R/W要求バッファ62に格納された採取ライト要求を出力し、データ選択回路68は、採取データバッファ64に格納された採取データを出力する。また、例えば、要求選択回路67は、採取R/W要求バッファ62に格納された採取リード要求を出力する。この場合、メモリ15から読み出された採取データが、出力バッファ65を介して、送信処理部44に送信される。
処理S24が実行されるのは、システムR/W要求バッファ61にはシステムR/W要求が格納されておらず、採取R/W要求バッファ62には採取R/W要求が格納されている場合である。処理S24の後、処理S21が繰り返される。
処理S23において、採取R/W要求のみが格納されているのではない場合(処理S23 No)、切替制御部66は、システム動作、換言すれば、システムR/W要求の実行を選択する(処理S25)。これにより、前述したように、ライト要求及びライトデータが出力され、また、リード要求が出力され、メモリ15から読み出されたライトデータが、リードデータとして、出力バッファ65を介して、送信処理部44に送信される。
処理S25が実行されるのは、システムR/W要求バッファ61にシステムR/W要求が格納され、かつ、採取R/W要求バッファ62に採取R/W要求が格納されている場合である。
この後、切替制御部66は、カウンタのカウント値を+1だけインクリメントする(処理S26)。カウンタの初期値は「0」とされる。更に、切替制御部66は、カウンタのカウント値がカウンタ閾値以上であるか否かを判断する(処理S27)。カウンタ閾値は、経験的に定めることができ、予め定められる。カウント値がカウンタ閾値以上でない場合(処理S27 No)、処理S25が繰り返される。
カウント値がカウンタ閾値以上である場合(処理S27 Yes)、切替制御部66は、採取動作、換言すれば、採取R/W要求の実行を選択する(処理S28)。これにより、前述したように、採取ライト要求及び採取データが出力され、また、採取リード要求が出力され、メモリ15から読み出された採取データが、出力バッファ65を介して、送信処理部44に送信される。
この後、切替制御部66は、カウンタを初期化して(処理S29)、処理S21を繰り返す。ステップS21~S29により、システムR/W要求バッファ61の出力の選択の回数と、採取R/W要求バッファ62の出力との選択の回数とが、予め定められた割合となるように、要求選択回路67が制御される。
従って、複数回のシステムR/W要求の実行毎に、1回の採取R/W要求を実行することができる。これにより、システムR/W要求を実行してデータを読み出し又は書込みしつつ、採取R/W要求を実行して採取データをメモリ15に格納することができる。なお、採取R/W要求バッファ62に採取リード要求が格納されている場合、システムR/W要求バッファ61にシステムR/W要求が格納されることはない。従って、実際には、複数回のシステムR/W要求の実行毎に、1回の採取ライト要求が実行される。
11、21 ノードコントローラ
12~14、22~24 CPU
15~18、25~28 メモリ
30 システムサービスユニット
41 受信処理部
42 パケット受信部
43 ライトデータバッファ
44 送信処理部
45 選択回路
46 パケット送信部
47 採取データ処理部
48 切替部
49 メモリコントローラ
51、52 A/D変換器
53、54 採取データバッファ
55 選択回路
56 採取データ制御部
61 システムR/W要求バッファ
62 採取R/W要求バッファ
63 システムデータバッファ
64 採取データバッファ
65 出力バッファ
66 切替制御部
67、68 選択回路
12~14、22~24 CPU
15~18、25~28 メモリ
30 システムサービスユニット
41 受信処理部
42 パケット受信部
43 ライトデータバッファ
44 送信処理部
45 選択回路
46 パケット送信部
47 採取データ処理部
48 切替部
49 メモリコントローラ
51、52 A/D変換器
53、54 採取データバッファ
55 選択回路
56 採取データ制御部
61 システムR/W要求バッファ
62 採取R/W要求バッファ
63 システムデータバッファ
64 採取データバッファ
65 出力バッファ
66 切替制御部
67、68 選択回路
Claims (8)
- パケットを受信して、前記パケットの宛先と種類とに基づいて、リード要求、又は、ライトデータ及び前記ライトデータの書き込みを要求するライト要求を生成する受信処理部と、
前記受信処理部が受信するパケットを採取して、採取したパケットに基づいて採取データを生成し、前記採取データの書き込みを要求する採取ライト要求を生成する採取データ処理部と、
前記受信処理部から受信したライトデータ及びライト要求、又は、前記採取データ処理部から受信した採取データ及び採取ライト要求を、メモリコントローラに出力する切替部と、
前記切替部から受信したライト要求に従って前記ライトデータをメモリに書き込み、前記切替部から受信した採取ライト要求に従って前記採取データを前記メモリに書き込むメモリコントローラとを含む
ことを特徴とするノードコントローラ。 - 前記ノードコントローラが、更に、
前記メモリから読み出されたデータを送信する送信処理部を含み、
前記採取データ処理部が、制御信号に従って、前記メモリに書き込まれた採取データの読み出しを要求する採取リード要求を生成し、
前記切替部が、前記採取データ処理部から受信した採取リード要求を、メモリコントローラに出力し、
前記メモリコントローラが、前記切替部から受信したリード要求に従って、前記メモリに書き込まれたライトデータを読み出し、前記切替部から受信した採取リード要求に従って、前記メモリに書き込まれた採取データを読み出し、
前記送信処理部が、前記制御信号に従って、前記メモリから読み出されたライトデータを前記リード要求により指定された宛先に送信し、前記メモリから読み出された採取データを前記制御信号により指定された宛先に送信する
ことを特徴とする請求項1に記載のノードコントローラ。 - 前記採取データ処理部が、更に、
前記受信処理部が受信するパケットに含まれる信号をAD変換して前記採取データを生成する複数のA/D変換器と、
前記複数のA/D変換器に対応して設けられ、前記A/D変換器が生成した採取データを格納する複数の採取データバッファと、
前記複数の採取データバッファの出力のいずれかを選択的に出力する選択回路と、
前記複数の採取データバッファと前記選択回路とを制御する採取データ制御部とを含む
ことを特徴とする請求項1に記載のノードコントローラ。 - 前記採取データ制御部が、前記複数の採取データバッファの中で、予め定められた値を超える採取データを格納している採取データバッファへの新たな採取データの格納を禁止すると共に、前記選択回路に当該採取データバッファの出力を選択的に出力させる
ことを特徴とする請求項1に記載のノードコントローラ。 - 前記切替部が、更に、
前記ライト要求又はリード要求を格納する要求バッファと、
前記採取ライト要求又は採取リード要求を格納する採取要求バッファと、
前記ライトデータを格納するライトデータバッファと、
前記採取データを格納する採取データバッファと、
前記メモリから読み出されたライトデータ又は前記メモリから読み出された採取データを格納するリードデータバッファと、
前記要求バッファの出力と前記採取要求バッファの出力のいずれかを選択的に出力する要求選択回路と、
前記ライトデータバッファの出力と採取データバッファの出力のいずれかを選択的に出力するデータ選択回路とを含む
ことを特徴とする請求項1に記載のノードコントローラ。 - 前記切替部が、前記要求バッファの出力の選択の回数と、前記採取要求バッファの出力との選択の回数とが、予め定められた割合となるように、前記要求選択回路を制御する
ことを特徴とする請求項1に記載のノードコントローラ。 - 受信処理部が受信したパケットの宛先と種類とに基づいて、リード要求、又は、ライトデータ及び前記ライトデータの書き込みを要求するライト要求を生成するステップと、
採取データ処理部が、前記受信処理部が受信するパケットを採取して、前記パケットに基づいて採取データを生成し、前記採取データの書き込みを要求する採取ライト要求を生成するステップと、
切替部が、前記受信処理部から受信したライトデータ及びライト要求、又は、前記採取データ処理部から受信した採取データ及び採取ライト要求のいずれか一方を、メモリコントローラに出力するステップと、
前記メモリコントローラが、前記切替部から受信したライト要求に従って前記ライトデータを前記メモリに書き込み、前記切替部から受信した採取ライト要求に従って前記採取データを前記メモリに書き込むステップとを含む
ことを特徴とするノードコントローラの制御方法。 - 複数のノードを含むコンピュータシステムであって、
前記ノードが、更に、
他のノードのノードコントローラにグローバルシステムバスを介して接続された1個のノードコントローラと、
前記ノードコントローラに接続されたメモリと、
前記ノードコントローラにシステムバスを介して接続された複数のCPUとを含み、
前記ノードコントローラが、更に、
パケットを受信して、前記パケットの宛先と種類とに基づいて、リード要求、又は、ライトデータ及び前記ライトデータの書き込みを要求するライト要求を生成する受信処理部と、
前記受信処理部が受信するパケットを採取して、採取したパケットに基づいて採取データを生成し、前記採取データの書き込みを要求する採取ライト要求を生成する採取データ処理部と、
前記受信処理部から受信したライトデータ及びライト要求、又は、前記採取データ処理部から受信した採取データ及び採取ライト要求を、メモリコントローラに出力する切替部と、
前記切替部から受信したライト要求に従って前記ライトデータを前記メモリに書き込み、前記切替部から受信した採取ライト要求に従って前記採取データを前記メモリに書き込むメモリコントローラとを含む
ことを特徴とするコンピュータシステム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012531632A JP5553111B2 (ja) | 2010-09-02 | 2010-09-02 | ノードコントローラ、ノードコントローラの制御方法及びコンピュータシステム |
PCT/JP2010/065056 WO2012029163A1 (ja) | 2010-09-02 | 2010-09-02 | ノードコントローラ、ノードコントローラの制御方法及びコンピュータシステム |
US13/776,828 US20130166671A1 (en) | 2010-09-02 | 2013-02-26 | Node controller and method of controlling node controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/065056 WO2012029163A1 (ja) | 2010-09-02 | 2010-09-02 | ノードコントローラ、ノードコントローラの制御方法及びコンピュータシステム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US13/776,828 Continuation US20130166671A1 (en) | 2010-09-02 | 2013-02-26 | Node controller and method of controlling node controller |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2012029163A1 true WO2012029163A1 (ja) | 2012-03-08 |
Family
ID=45772296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2010/065056 WO2012029163A1 (ja) | 2010-09-02 | 2010-09-02 | ノードコントローラ、ノードコントローラの制御方法及びコンピュータシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130166671A1 (ja) |
JP (1) | JP5553111B2 (ja) |
WO (1) | WO2012029163A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567026A (ja) * | 1991-09-10 | 1993-03-19 | Shikoku Nippon Denki Software Kk | 周辺装置制御装置 |
JPH0793111A (ja) * | 1993-09-24 | 1995-04-07 | Toshiba Corp | 情報記録装置 |
JPH09146855A (ja) * | 1995-11-20 | 1997-06-06 | Toshiba Corp | Scsiバス制御チャネル |
JP2002148283A (ja) * | 2000-11-07 | 2002-05-22 | Yokogawa Electric Corp | データ表示方法およびデータ解析装置 |
WO2010021018A1 (ja) * | 2008-08-18 | 2010-02-25 | 富士通株式会社 | ノード間通信方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5640596A (en) * | 1992-03-10 | 1997-06-17 | Hitachi, Ltd. | Input output control system for transferring control programs collectively as one transfer unit designated by plurality of input output requests to be executed |
JP2843225B2 (ja) * | 1993-01-14 | 1999-01-06 | 三菱電機株式会社 | バス監視方法 |
JPH0954706A (ja) * | 1995-08-16 | 1997-02-25 | Nec Shizuoka Ltd | アドレス/データ監視回路 |
JPH11134224A (ja) * | 1997-10-29 | 1999-05-21 | Fujitsu Ltd | 信号観測方法及び信号観測装置 |
JP3284949B2 (ja) * | 1997-11-27 | 2002-05-27 | 日本電気株式会社 | 記憶装置へのバストレース格納装置と方法および記録媒体 |
US6338122B1 (en) * | 1998-12-15 | 2002-01-08 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that speculatively forwards a read request to a remote processing node |
US6938128B1 (en) * | 2000-07-20 | 2005-08-30 | Silicon Graphics, Inc. | System and method for reducing memory latency during read requests |
US6487643B1 (en) * | 2000-09-29 | 2002-11-26 | Intel Corporation | Method and apparatus for preventing starvation in a multi-node architecture |
US6931524B2 (en) * | 2001-08-29 | 2005-08-16 | Koninklijke Philips Electronics N.V. | System for bus monitoring using a reconfigurable bus monitor which is adapted to report back to CPU in response to detecting certain selected events |
JP2007018286A (ja) * | 2005-07-07 | 2007-01-25 | Hitachi Ltd | ストレージシステム、アダプタ装置並びに情報処理装置及びその制御方法 |
US7631150B2 (en) * | 2006-09-29 | 2009-12-08 | Broadcom Corporation | Memory management in a shared memory system |
-
2010
- 2010-09-02 JP JP2012531632A patent/JP5553111B2/ja not_active Expired - Fee Related
- 2010-09-02 WO PCT/JP2010/065056 patent/WO2012029163A1/ja active Application Filing
-
2013
- 2013-02-26 US US13/776,828 patent/US20130166671A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567026A (ja) * | 1991-09-10 | 1993-03-19 | Shikoku Nippon Denki Software Kk | 周辺装置制御装置 |
JPH0793111A (ja) * | 1993-09-24 | 1995-04-07 | Toshiba Corp | 情報記録装置 |
JPH09146855A (ja) * | 1995-11-20 | 1997-06-06 | Toshiba Corp | Scsiバス制御チャネル |
JP2002148283A (ja) * | 2000-11-07 | 2002-05-22 | Yokogawa Electric Corp | データ表示方法およびデータ解析装置 |
WO2010021018A1 (ja) * | 2008-08-18 | 2010-02-25 | 富士通株式会社 | ノード間通信方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2012029163A1 (ja) | 2013-10-28 |
JP5553111B2 (ja) | 2014-07-16 |
US20130166671A1 (en) | 2013-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4669088B1 (ja) | 試験装置、試験方法およびプログラム | |
US20070061621A1 (en) | Fault diagnosis apparatus and method for system-on-chip (SoC) and SoC in which fault is capable of being diagnosed | |
US9076558B2 (en) | Memory test system and memory test method | |
JP2019507926A (ja) | モジュールバスとaxiバスの間のリクエストを変換するためのバスブリッジ | |
KR101090556B1 (ko) | 반도체 집적 회로, 디버그·트레이스 회로, 및 반도체 집적 회로 동작 관측 방법 | |
JP2008287319A (ja) | 半導体デバイス、電子装置及びアクセスログ取得方法 | |
WO2024146366A1 (zh) | 一种前后端负载管理方法、***、设备及计算机存储介质 | |
JP5553111B2 (ja) | ノードコントローラ、ノードコントローラの制御方法及びコンピュータシステム | |
CN115687012A (zh) | 一种总线监测模块、监测方法和相关设备 | |
EP0945810A2 (en) | Pipeline-type multi-processor system | |
US20080126644A1 (en) | System for generating access conflict in access conflict test | |
JP4828483B2 (ja) | 半導体集積回路 | |
US8201035B2 (en) | Testing system and method thereof | |
JP2005222446A (ja) | オンボードデバッグ装置および半導体回路装置 | |
CN100460876C (zh) | 测试***及其数据接口转换装置 | |
US8966051B2 (en) | Technique for monitoring component processing | |
JP2021036425A (ja) | テスト機能を持つ装置およびそのテストの方法 | |
JP3968040B2 (ja) | 高速シリアルコントローラ | |
CN116048893B (zh) | 光纤总线接口的测试方法及相关设备 | |
US10823780B1 (en) | Testing an integrated circuit receiver in a package using a varying analog voltage | |
US7178073B2 (en) | Test method and test apparatus for an electronic module | |
JP3896251B2 (ja) | データ出力側の数が可変である回路装置および該装置からのデータ読出しのための装置 | |
WO2012025997A1 (ja) | プロセッサ間通信測定システム | |
CN115048327A (zh) | 一种pcie转sata的桥接芯片 | |
Nosbusch | Architecting high-throughput PXI systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 10856713 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2012531632 Country of ref document: JP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 10856713 Country of ref document: EP Kind code of ref document: A1 |