WO2012002023A1 - 周波数変換器およびそれを用いた受信機 - Google Patents

周波数変換器およびそれを用いた受信機 Download PDF

Info

Publication number
WO2012002023A1
WO2012002023A1 PCT/JP2011/059235 JP2011059235W WO2012002023A1 WO 2012002023 A1 WO2012002023 A1 WO 2012002023A1 JP 2011059235 W JP2011059235 W JP 2011059235W WO 2012002023 A1 WO2012002023 A1 WO 2012002023A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
phase
frequency
counter
output
Prior art date
Application number
PCT/JP2011/059235
Other languages
English (en)
French (fr)
Inventor
正樹 狐塚
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2012522493A priority Critical patent/JP5790650B2/ja
Priority to US13/806,570 priority patent/US9036390B2/en
Publication of WO2012002023A1 publication Critical patent/WO2012002023A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
    • H03D7/163—Multiple-frequency-changing all the frequency changers being connected in cascade the local oscillations of at least two of the frequency changers being derived from a single oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power

Definitions

  • the present invention relates to a frequency converter and a receiver using the same, and more particularly to a frequency converter capable of suppressing interference of a disturbing signal with a received signal due to harmonics of a local oscillation (LO) signal.
  • the present invention relates to a receiver using the.
  • RF Radio Frequency
  • FIG. 1A shows a configuration of a receiver disclosed in Non-Patent Document 1 as an example of a receiver that receives an RF signal.
  • a received RF signal is input to an RF circuit including a band selection filter 160, a low noise amplifier (LNA) 161, an RF tracking filter 162, and a frequency converter 163 via an antenna.
  • the band selection filter 160 removes an interference signal in an unnecessary band from the received RF signal so that a circuit following the subsequent stage is not saturated (however, here, an interference signal located at a frequency near the desired signal frequency is removed).
  • the received RF signal that has passed through the band selection filter 160 is amplified by the LNA 161, and after the interference signal is further suppressed by the RF tracking filter 162, the frequency converter 163 uses the clock generated by the clock generator 164 to generate a frequency. After the conversion, further signal processing such as filtering is performed in the baseband unit.
  • a configuration using a SAW filter having a wide pass bandwidth as a band selection filter is a promising option.
  • an interference signal located at a frequency several tens times as high as the desired signal frequency is also input to the LNA or the frequency converter.
  • the frequency converter multiplies the received RF signal and the LO signal by a mixer, and outputs a signal having a frequency of the difference (and the sum).
  • interference signals other than the desired signal are also frequency-converted due to the harmonic components of the LO signal and the nonlinearity of the mixer.
  • the LO frequency of the LO signal when the LO frequency of the LO signal is low, it is difficult to transmit the LO signal as a sine wave. Rather, it is more advantageous to transmit the LO signal as a rectangular wave from the viewpoint of circuit area and power consumption.
  • the rectangular LO signal contains many odd-order harmonic components, interference with the received RF signal due to the odd-order harmonics is a serious problem (for even-order circuits, Can be removed by adopting a differential configuration).
  • Non-Patent Document 1 uses the mixer (FIG. 1B) called the harmonic elimination mixer in the frequency converter 163 and the RF tracking filter 162 to solve the above-described problem. It has been solved.
  • the harmonic elimination mixer a three-phase rectangular LO signal having a phase difference of 45 degrees is used.
  • a baseband I signal having a phase of 0 degrees is obtained by multiplying the received RF signal by the LO signals of ⁇ 45 degrees, 0 degrees, and 45 degrees, and the multiplication results are respectively converted to a conversion gain of 1: ⁇ 2: 1. It is obtained by weighting and adding.
  • a baseband Q signal having a phase of 90 degrees is obtained by multiplying the received RF signal by 45 degrees, 90 degrees, and 135 degrees LO signals, respectively, and performing weighted addition.
  • the LO signal of 135 degrees, 180 degrees, and 225 degrees and the LO signals of 225 degrees, 270 degrees, and 315 degrees are used, respectively. That is, in order to demodulate the baseband I signal and the Q signal, a total of 8 phase LO signals are used in increments of 45 degrees.
  • FIG. 3 shows the configuration of a receiver disclosed in Non-Patent Document 2 that does not use an RF tracking filter.
  • the mixer 182 uses a total of eight-phase LO signals in increments of 45 degrees to prevent interference of interference signals due to third-order and fifth-order harmonics. It is the same.
  • the receiver disclosed in Non-Patent Document 2 uses two types of band selection filters 180 and 184 instead of using an RF tracking filter, and performs channel selection. The difference is that the filter 188 switches the band selection filter according to the desired signal frequency.
  • an LNA 181, a mixer 182, and an 8-phase clock generator 183 are provided corresponding to the band selection filter 180, and an LNA 185 corresponding to the band selection filter 184 is provided.
  • a mixer 186 and a four-phase clock generator 187 are provided.
  • the band selection filter 180 is used when the desired signal frequency is 0.4 GHz. Since 7 times 0.4 GHz is 2.8 GHz, the interference signal at the position of the seventh harmonic can be removed by the band selection filter 180.
  • Non-Patent Document 1 has several problems.
  • the first problem is that even if the desired signal frequency is low and interference of interference signals due to the seventh harmonic of the LO signal becomes a problem, it cannot be suppressed. Therefore, an RF tracking filter whose center frequency is adjusted to the desired signal frequency is used in the previous stage of the frequency converter to remove the interference signal located at the seventh order frequency.
  • the passive filter is used as the RF tracking filter, the area is a problem, and when the active filter is used, the power consumption is a problem.
  • the second problem is that an 8-phase LO signal is used in a situation where the desired signal frequency is relatively high and an interference signal at a frequency three times that of the desired signal frequency is previously removed by the band selection filter in the previous stage.
  • the harmonic elimination mixer used is rather unnecessary, and wasteful power is consumed by the operation of generating the multiphase LO signal and the operation of the RF tracking filter.
  • Non-Patent Document 2 has a problem that more band selection filters are required when the desired signal frequency is about several tens of MHz.
  • an object of the present invention is to provide a frequency converter capable of suppressing interference to a received signal of an interference signal due to harmonics including the seventh or higher order of the LO signal regardless of the desired signal frequency. It is to realize with power consumption.
  • Another object of the present invention is to suppress the interference of interference signals to the received signal due to the harmonics of the LO signal without using an RF tracking filter and without using two or more band selection filters. It is to realize a receiver that can be used with reduced area and power consumption.
  • the frequency converter of the present invention is A frequency converter used in a receiver, An LO signal generator that generates and outputs an LO signal; A mixer that outputs a frequency-converted reception signal that is band-limited within a use band used in the receiver, by multiplication with an LO signal, and
  • the LO signal generator has a variable phase resolution.
  • the receiver of the present invention The frequency converter; A band selection filter that is provided in a preceding stage of the frequency converter and limits a received signal within the use band.
  • the frequency converter of the present invention includes an LO signal generator and a mixer that outputs a frequency-converted received signal that is band-limited within a use band used in the receiver by multiplication with the LO signal.
  • the phase resolution of the LO signal generator is variable.
  • the harmonic component of the LO signal can be made zero within the use band of the receiver, so that an RF tracking filter with a large area and power consumption is not used, or a plurality of There is an effect that the interference of the interference signal to the reception signal due to the harmonics of the LO signal can be eliminated without using a band selection filter separately.
  • the LO frequency is relatively high, for example, when an interfering signal at a position of three times the frequency is previously removed, the LO signal resolution is coarsened and the LO signal is generated with a minimum phase resolution. Therefore, an effect that power consumption can be suppressed is obtained.
  • FIG. It is a figure which shows the structure of the receiver disclosed by the nonpatent literature 1. It is a figure which shows the structure of the frequency converter disclosed by the nonpatent literature 1. It is a figure which shows the signal waveform of the frequency converter disclosed by the nonpatent literature 1. It is a figure which shows the structure of the receiver disclosed by the nonpatent literature 2.
  • FIG. It is a figure which shows the structure of the frequency converter of the 1st Embodiment of this invention. It is a figure which shows the signal waveform of the frequency converter of the 1st Embodiment of this invention. It is a figure which shows an example of the concrete circuit structure of the mixer of the 1st Embodiment of this invention.
  • FIG. 4 shows the configuration of a frequency converter according to the first embodiment of the present invention.
  • the frequency converter of the present embodiment includes a mixer 10 and a phase resolution variable LO signal generator (hereinafter simply referred to as “LO signal generator”) 11.
  • LO signal generator phase resolution variable LO signal generator
  • the frequency converter of this embodiment is a basic circuit that constitutes a general receiver.
  • the reception RF signal input to the mixer 10 is band-limited within a use band used in the receiver by a band selection filter (not shown) such as a SAW filter provided in the previous stage. It is assumed that the interference signal outside the use band is removed in advance.
  • the mixer 10 multiplies the received RF signal whose band is limited as described above by the orthogonal LO signal output from the LO signal generator 11, thereby making the baseband signal (baseband signal) orthogonal to the received RF signal. Frequency-converted to I signal and baseband Q signal) and output.
  • the LO signal generator 11 generates and outputs a waveform that reproduces a cosine wave and a sine wave as a quadrature LO signal with a phase resolution such that the phase resolution is variable and no harmonics are present in the use band.
  • a control word CW (Control Word) input to the LO signal generator 11 corresponds to a control signal for changing the phase resolution of the LO signal generator 11.
  • the frequency converter of the present invention is applied to a receiver of a direct conversion type reception architecture, and the desired signal frequency (desired information is included among the frequencies within the use band of the receiver).
  • the frequency of the desired signal (hereinafter the same) is equal to the LO frequency (the frequency of the LO signal; hereinafter the same), and the desired signal after frequency conversion is a baseband signal centered on a direct current.
  • the frequency converter of the present invention uses a low intermediate frequency receiver that converts a desired signal to a sufficiently low intermediate frequency signal by using an LO signal having an LO frequency slightly different from the desired signal frequency, or a frequency converter. It can be applied to receivers of various architectures that perform frequency conversion of a band-limited signal, such as a double superheterodyne receiver that performs the above twice.
  • the triple frequency is 1200 MHz.
  • the LO signal waveform is a total 16-phase waveform in increments of 22.5 degrees.
  • the LO signal waveform is a total of 32 phases in increments of 11.25 degrees.
  • the harmonics of the LO signal are always outside the use band of the receiver regardless of the desired signal frequency, in other words, within the use band. Then, the harmonic component of the LO signal is zero.
  • an RF tracking filter for suppressing an interference signal located at an odd-order frequency of 7th order or higher is unnecessary in the receiver, and the area and power consumption can be suppressed.
  • the LO frequency is relatively high and an interfering signal at a position of three times that frequency has been removed in advance, the LO signal resolution is coarsened and the LO resolution is always kept at the minimum necessary phase resolution. Since the signal is generated, it is not necessary to generate a multi-phase LO signal, and the power consumption of the LO signal generator 11 can be suppressed.
  • FIG. 6 shows a specific circuit example of the mixer 10 in the present embodiment.
  • the mixer 10 is called a Gilbert cell mixer and is generally used in an RF circuit.
  • the LO signal input terminal receives the cosine wave or sine wave LO signal generated by the LO signal generator 11. It is desirable that the LO signal amplitude be as large as possible within a range where the linearity of the mixer 10 is not impaired.
  • FIG. 7A shows a specific configuration example of the LO signal generator 11 in the present embodiment.
  • the LO signal generator 11 includes a variable frequency oscillator 40, a phase counter 46 that outputs a phase value corresponding to the output signal of the variable frequency oscillator 40 and the control word CW, and a phase value output from the phase counter 46. Is converted to an amplitude value corresponding to the phase value, and the converted amplitude value is output to the mixer 10 as an LO signal.
  • the phase counter 46 includes a counter 41 and a multiplier 42, and the phase amplitude value converter 47 includes a look-up table (LUT) 43 and digital-to-analog conversion. It comprises a digital-to-analog converter (DAC) 44 and a low-pass filter (LPF) 45.
  • LUT look-up table
  • LPF low-pass filter
  • FIG. 8 shows a specific configuration example of the variable frequency oscillator 40 in the present embodiment.
  • the variable frequency oscillator 40 is a frequency synthesizer using a phase locked loop circuit generally used in an RF circuit, and includes a phase comparator 50, a filter 51, a voltage controlled oscillator 52, and a frequency divider 53.
  • the oscillation frequency can be varied by controlling the frequency division ratio of the frequency divider 53.
  • As the input signal a crystal oscillation wave or the like that can stably obtain a highly accurate signal is used.
  • the variable frequency oscillator 40 is oscillated at four times the LO frequency when obtaining a four-phase LO signal in increments of 90 degrees.
  • the voltage-controlled oscillator 52 has an oscillation frequency of 4000 MHz (4 phases ⁇ 1000 MHz) at the maximum.
  • the lowest oscillation frequency is 1280 MHz (32 phases ⁇ 40 MHz) when a LO signal of 32 phases and 40 MHz in increments of 11.25 degrees is required.
  • counting is performed.
  • the counter 41 since the counter 41 always performs the counting operation in synchronization with only the rising timing of the output signal of the variable frequency oscillator 40, there is an advantage that a four-phase signal in increments of 90 degrees can be obtained with high accuracy. is there.
  • the counter 41 performs a counting operation that counts up one by one in synchronization with only the rising timing of the output signal of the variable frequency oscillator 40, and outputs the counting result to the multiplier 42. When it overflows, it counts up from 0 again.
  • the number of bits W of the counter 41 is determined by how many harmonics of the LO signal fall within the use band when the LO frequency is the lowest, and up to the maximum (2 W ⁇ 3) harmonics with W bits. It is possible to remove. That is, W is selected so that the (2 W ⁇ 1) -order harmonic when the LO frequency is the lowest is outside the usable band. Usually, 5 bits or 6 bits is sufficient for W.
  • W 5 bits is sufficient, and thus it is possible to remove even the 29th harmonic.
  • the multiplier 42 multiplies the output of the counter 41 and the control word CW, and outputs the multiplication result to the LUT 43 as a phase value.
  • the number of CW bits is represented by (W ⁇ 2) bits, considering orthogonal demodulation. This is because even when the third harmonic of the LO signal is out of the usable band, a four-phase LO signal in increments of 90 degrees is necessary, that is, the output of the phase counter 46 is at least 4 This is because a state is necessary.
  • the above N corresponds to (2 W ⁇ 1 / CW).
  • CW is a power of 2 (1, 2, 4, 8,...) Smaller than 2 W ⁇ 1
  • the frequency of the variable frequency oscillator 40 is The LO frequency is a power of 2 (2 W / CW).
  • the multiplier 42 can be implemented as a simple bit shift operator.
  • CW is any one of 1, 2, 4, and 8 as a 3-bit digital value.
  • CW is selected according to the desired signal frequency so that the (2 W / CW ⁇ 1) -order component of the LO signal is out of the use band.
  • the output value of the multiplier 42 is 0, 8, 16, 24,..., 248.
  • the counter 41 counts up from 0 to 31.
  • the LO frequency is 200 MHz
  • CW 4.
  • the output value of the multiplier 42 is 0, 4, 8, 16,..., 124.
  • CW 2
  • f LO f Ref / 16
  • ⁇ 22.5 degrees
  • CW 1
  • f LO f Ref / 32
  • ⁇ 11.25 degrees.
  • the number of bits of the counter 41 is fixed, and the bit shift operation is performed by the multiplier 42 in accordance with the control word CW.
  • the same effect can be obtained by changing the number of bits itself (in this case, the multiplier 42 is unnecessary).
  • the frequency of the variable frequency oscillator 40 and the phase resolution of the phase counter 46 are determined according to the LO frequency. Therefore, as shown in FIG. 7B, the frequency converter of this embodiment outputs a control word CW to the phase counter 46 and outputs a frequency control signal to the variable frequency oscillator 40. It is possible to have a configuration having the device 48.
  • the LUT 43 converts the phase value output from the phase counter 46 into a digital amplitude value (cosine value or sine value) corresponding to the phase value and outputs it to the DAC 44.
  • the number M of bits of the LUT 43 is determined by how much the harmonics of the LO signal are to be suppressed, and 10 bits are required to suppress the harmonics to 0.1% or less.
  • the DAC 44 converts the amplitude value output from the LUT 43 from a digital value to an analog value and outputs the analog value to the LPF 45.
  • the signal output from the DAC 44 is a stepped analog signal.
  • a specific circuit example of the DAC 44 and the LPF 45 is shown in FIG.
  • the DAC 44 is configured to convert the input binary code into a thermometer code and switch the connection destination of the current source to a positive output terminal or a negative output terminal accordingly.
  • the output signal is obtained by converting the current signal into a voltage with a load resistor.
  • the number of bits of the DAC 44 is the same as the number of bits of the LUT 43.
  • the LO signal is transmitted as a binary rectangular digital signal until it is converted into an analog signal by the DAC 44 regardless of the LO frequency.
  • Such digital signal transmission can be realized with reduced area and power by using a recent fine CMOS process.
  • a type DAC or the like can also be applied as the DAC 44 without impairing the effects of the present embodiment.
  • the LPF 45 is a circuit for suppressing harmonics from the stepped analog signal output from the DAC 44.
  • the capacitor connected to the output terminal plays the role of the LPF 45.
  • the time constant is represented by the product of the resistance and capacitance connected to the output terminal.
  • FIG. 10A shows the configuration of a frequency converter according to a second embodiment of the present invention.
  • the frequency converter of the present embodiment is configured so that the counter 70 in the phase counter 46 is synchronized with both rising and falling timings of the output signal of the variable frequency oscillator 40.
  • the counting operation is performed.
  • the counter 70 operates at twice the frequency of the variable frequency oscillator 40, so that the frequency range of the variable frequency oscillator 40 is halved compared to the first embodiment.
  • the frequency range is 640 MHz to 2000 MHz.
  • the counter 70 includes a shift counter composed of cascaded delay flip-flops (DFF) and a decoder that converts an output signal of the shift counter into a binary digital signal. . Since clocks of 0 degrees and 180 degrees are alternately input to the clock input terminals of the cascade-connected DFFs, the clocks are effectively operated at twice the frequency of the input clock.
  • This shift counter outputs a multi-phase clock whose phase is shifted by a half period of the input clock and whose duty ratio is 50%.
  • the decoder converts these multiphase clocks into binary digital signals corresponding to the phase states of these multiphase clocks.
  • FIG. 11A shows the configuration of a frequency converter according to a third embodiment of the present invention. Compared with the first and second embodiments, the frequency converter of the present embodiment uses a phase counter 46 to output the output signal of the variable frequency oscillator 40 to a polyphase filter (PPF: Poly-Phase Filter) 80.
  • PPF Poly-Phase Filter
  • the difference is that four phases are used in increments of 90 degrees and the counter 81 is driven by the signals of the four phases.
  • the frequency range of the variable frequency oscillator 40 is further half that of the second embodiment, and in the numerical example of the first embodiment, The frequency range is from 320 MHz to 1000 GHz.
  • current consumption of the variable frequency oscillator 40 and the drive circuit of the counter 81 can be suppressed.
  • FIG. 11B A specific circuit example of the PPF 80 and the counter 81 in the present embodiment is shown in FIG. 11B.
  • the counter 81 includes a shift counter composed of cascade-connected DFFs, and a decoder that converts an output signal of the shift counter into a binary digital signal.
  • the difference from the shift counter in FIG. 10B is that the clocks of 0, 90, 180, and 270 degrees are cyclically input from the PPF 80 to the clock input terminals of the cascade-connected DFFs. It operates at a frequency four times that of the input clock.
  • This shift counter outputs a multiphase clock having a duty ratio of 50%, the phase of which is shifted by a quarter of the period of the input clock.
  • FIG. 12 shows the configuration of a frequency converter according to a fourth embodiment of the present invention. Compared with the first to third embodiments, the frequency converter according to the present embodiment controls the amplitude value output from the phase counter 46 and controls the phase counter 46 instead of using a counter and a multiplier.
  • An adder 90 that adds the word CW, a delay unit 91 that delays the addition result output from the adder 90 by the signal period of the output signal of the variable frequency oscillator 40, and outputs the result to the LUT 43 as a phase value;
  • the point of using is different.
  • the LO signal generator 11 has a configuration of a generally used direct digital synthesizer (DDS: Direct Digital Synthesizer).
  • DDS Direct Digital Synthesizer
  • the number of bits W of the adder 90 and the delay unit 91 is the same as the number of bits of the counter of the first to third embodiments, and 5 bits or 6 bits is sufficient. This is a significant difference from a general DDS, which requires a 28-bit or 32-bit phase counter with high power consumption.
  • FIG. 13 shows the configuration of the frequency converter of the fifth embodiment of the present invention.
  • the frequency converter of this embodiment uses a plurality of individual mixers 100 to 107 and an adder 108 as the mixer 10 as compared with the first to fourth embodiments, and the LO signal generator 11 The point that the coincidence detector 109 is used instead of using the phase amplitude value converter 47 is different.
  • the coincidence detector 109 is a logic circuit that outputs a plurality of individual LO signals, each of which is a binary rectangular wave. Since the waveform of the LO signal is a rectangle having a sufficient amplitude, the individual mixers 100 to 107 should use switching mixers that are excellent in linearity, easy to obtain gain, and easy to realize a small noise figure. Can do. Compared with the first to fourth embodiments using a DAC, the number of paths through which the LO signal is transmitted as a binary rectangular wave is further increased, so that more area and power can be saved. There are advantages.
  • the coincidence detector 109 outputs a binary individual LO signal to the mixer 10 when it detects that the phase value output from the phase counter 46 matches the phase value designated in advance. It consists of a coincidence detector (not shown). This individual coincidence detector can be constituted by a simple digital circuit.
  • the individual mixers 100 to 107 are provided corresponding to a plurality of individual coincidence detectors, multiply the individual LO signal from the corresponding individual coincidence detector and the received RF signal, and the multiplication result is designated in advance. Weight by gain. Note that the conversion gain designated in advance for each of the individual mixers 100 to 107 is a value proportional to the cosine value or sine value corresponding to the phase of the individual LO signal from the corresponding individual coincidence detector.
  • Adder 108 adds the weighted multiplication results output from individual mixers 100 to 107 and outputs the result.
  • the use band of the receiver is 40 MHz to 1000 MHz
  • W is 5 bits
  • CW is a 3 bit digital value.
  • the coincidence detector 109 is set to the individual mixer 100 only when the output of the phase counter 46 is 0 (corresponding to the phase 0 o ). Otherwise, the coincidence detector 109 individually outputs a low-level binary rectangular wave. Supply as LO signal. Similarly, a rectangular wave that becomes a high level only when 1 or 31 (corresponding to phase ⁇ 11.25 o ) is supplied to the individual mixer 101, and only when 2 or 30 (corresponding to phase ⁇ 11.25 o ).
  • a rectangular wave that becomes a high level is supplied to the individual mixer 102, and a rectangular wave that becomes a high level only when 3 or 29 (corresponding to the phase ⁇ 11.25 o ) is supplied to the individual mixer 103, and A rectangular wave that is at a high level only when (corresponding to phase ⁇ 11.25 o ) is supplied to the individual mixer 104, and a rectangular wave that is at a high level only when it is 5 or 27 (corresponding to phase ⁇ 11.25 o )
  • a rectangular wave that is supplied to the individual mixer 105 and is at a high level only when it is 6 or 26 (corresponding to the phase ⁇ 11.25 o ) is supplied to the individual mixer 106, and when it is 7 or 25 (phase ⁇ 11.25) o to the corresponding) only Hairebe Supplied to the individual mixer 107 a square wave becomes.
  • the adder 108 By adding the outputs of the individual mixers 100 to 107 by the adder 108, it is possible to realize frequency conversion using an LO signal that simulates a cosine wave while using a rectangular individual LO signal. That is, interference of interference signals due to harmonic components of the LO signal can be suppressed.
  • the description here is an operation for obtaining the baseband I signal. If the LO signal is operated by shifting the phase by 90 degrees, the baseband Q signal is operated by shifting the phase by 180 degrees. If the inverted signal of the band I signal is operated with a shift of 270 degrees, the inverted signal of the baseband Q signal can be obtained.
  • the desired signal frequency is 400 MHz.
  • the interference signal located at a frequency three times the desired signal frequency is previously removed by the band selection filter in the previous stage.
  • CW 8
  • the output of the phase counter 46 is 0, 8, 16, 24. Therefore, only 100 individual mixers operate.
  • an inverted signal of the baseband I signal can be obtained when the output of the phase counter 46 is 16
  • the LO signal waveform that is simulated and reproduced by the operation of the present embodiment matches that in FIG. To do.
  • the desired signal frequency is 200 MHz.
  • a disturbance signal located at a frequency five times the desired signal frequency is input to the mixer 10.
  • CW 4
  • the output of the phase counter 46 is 0, 4, 8,.
  • the individual mixers that operate are 100 and 104.
  • FIG. 14A and 14B show specific circuit examples of the individual mixers 100 to 107 in the present embodiment.
  • FIG. 14A is an example of an individual mixer composed of a voltage / current converter 110 and a switching pair 111.
  • the voltage-current converter 110 performs voltage-current conversion on the RF reception signal (RF voltage signal)
  • the switching pair 111 converts the RF current signal into a baseband current signal and outputs it.
  • the frequency conversion gain is changed by the voltage / current conversion gain of the voltage / current converter 110.
  • FIG. 14B is an example of an individual mixer including the switching pair 112 and the voltage / current converter 113.
  • the switching pair 112 converts an RF reception signal (RF voltage signal) into a baseband voltage signal
  • the voltage-current converter 113 performs voltage-current conversion on the baseband voltage signal.
  • the frequency conversion gain is changed by the voltage / current conversion gain of the voltage / current converter 113. That is, FIG. 14A performs voltage-current conversion on the RF signal, while FIG. 14B performs voltage-current conversion on the baseband signal.
  • the adder 108 is a transimpedance amplifier including an operational amplifier 114, resistance elements 115 and 116, and capacitance elements 117 and 118.
  • the current from the individual mixers 100 to 107 (current values are I 0 , I 1 ,..., I 7 ) flows into the positive input terminal of the operational amplifier 114, and the total current is the resistance element 115 ( The resistance value is R).
  • a voltage R ⁇ (I 0 + I 1 +... + I 7 ) proportional to a value obtained by adding the flowing current is output from the upper output terminal of the operational amplifier 114.
  • a current opposite to the positive terminal flows into the negative input terminal of the operational amplifier 114.
  • a reverse voltage ( ⁇ R ⁇ (I 0 + I 1) is output from the lower output terminal of the operational amplifier 114. + ... + I 7 )) is output.
  • the capacitive elements 117 and 118 are used to remove unnecessary interference signals.
  • the individual mixers 100 to 107 can be configured as shown in FIG. 15A or FIG. 15B.
  • the individual mixers 100 to 107 constitute the switching pair 111 or 112, the individual load resistor 120 or 122 for converting the current signal into the voltage signal, and the voltage signal again into the current signal.
  • the conversion gain variable function of the individual mixers 100 to 107 corresponding to the tap coefficient of the FIR (Finite Impulse Response) filter is realized by the individual load resistor 120 in FIG. 15A and the individual voltage-current converter 123 in FIG. 15B. is doing.
  • FIR Finite Impulse Response
  • FIG. 16 shows the configuration of a receiver according to a sixth embodiment of the present invention.
  • the receiver of this embodiment includes a mixer 10 and an LO signal generator 11 shown in any of the first to fifth embodiments, and a band selection filter that limits the received RF signal within the use band of the receiver. 130, an LNA 131, and a channel selection filter 132 that removes an interference signal located at a frequency near the desired signal frequency from the output signal of the mixer 10.
  • the receiver according to the present embodiment uses only one band selection filter 130 and can prevent interference of interference signals due to harmonics of the LO signal without using an RF tracking filter.
  • the LNA 131 is not necessarily required depending on the signal-to-noise ratio required for communication. It is also possible to provide an analog / digital converter in the subsequent stage of the mixer 10 and realize the function of the channel selection filter 132 with a digital circuit.
  • FIG. 17 shows the configuration of a receiver according to the seventh embodiment of the present invention. Compared with the sixth embodiment, the receiver of this embodiment controls the power detector 140 that detects the power of the output signal of the channel selection filter 132 and the control word CW that is input to the LO signal generator 11. The difference is that the controller 141 is added.
  • the controller 141 sweeps the LO frequency within the use band of the receiver (pass band of the band selection filter 130) before the start of communication, thereby indicating a radio wave representing the power of the output signal of the channel selection filter 132 for each LO frequency.
  • the intensity distribution is detected, and the phase resolution of the LO signal generator 11 is controlled according to the detected radio wave intensity distribution.
  • the radio wave intensity of the interference signal located at that frequency is sufficiently low from the radio wave intensity distribution detected before the start of communication.
  • CW 4 and 2.
  • the CW can be increased and the phase resolution can be roughened depending on the frequency and radio wave intensity of the interference signal. It is.
  • the controller 141 determines and controls the phase resolution required for the LO signal generator 11 based on the LO frequency and the radio wave intensity distribution within the use band. Therefore, the controller 141 also functions as the frequency phase controller 48 shown in FIG. 7B (in FIG. 17, a frequency control signal for controlling the variable frequency oscillator 40 is not shown).
  • the receiver of the present embodiment is also applicable to cognitive radio that detects a radio wave intensity distribution and communicates using a band that is not used.
  • FIG. 18 shows the configuration of a receiver according to the eighth embodiment of the present invention. The receiver of this embodiment is different from the seventh embodiment in that a mixer 150, an LO signal generator 151, and a channel selection filter 152 are newly added.
  • the frequency of the LO signal generator 11 can be swept independently of the LO signal generator 151 whose LO frequency is fixed during communication. It is possible to detect.
  • a signal (dotted line) input from the controller 141 to the LO signal generator 151 means that the CW is appropriately updated according to the radio wave intensity distribution in the use band (in FIG. 18, the variable frequency (The frequency conversion signal for controlling the oscillator 40 is not shown). Thereby, the optimal phase resolution can be set according to the radio wave intensity distribution that changes over time during communication.
  • a part or all of the above embodiment can be described as in the following supplementary notes, but is not limited thereto.
  • Appendix 1 A frequency converter used in a receiver, An LO signal generator that generates and outputs an LO signal; A mixer that outputs a frequency-converted reception signal that is band-limited within a use band used in the receiver, by multiplication with an LO signal, and The LO signal generator may have a variable phase resolution.
  • Appendix 2 The frequency converter according to claim 1, wherein the phase resolution of the LO signal generator is determined according to the LO frequency of the LO signal.
  • phase resolution of the LO signal generator is 180 / N for an integer N greater than or equal to N 0 when the (2N 0 -3) th order of the LO frequency is within the use band.
  • the frequency converter according to 2. (Appendix 4) The frequency converter according to appendix 3, wherein N is a power of 2.
  • the LO signal generator is A variable frequency oscillator; A phase counter that outputs a phase value according to the output signal of the variable frequency oscillator and a control signal for changing the phase resolution of the LO signal generator; A phase amplitude value converter that converts the phase value output from the phase counter into an amplitude value corresponding to the phase value and outputs the converted amplitude value as an LO signal to the mixer.
  • the frequency converter according to any one of appendices 1 to 4.
  • the phase counter is A counter that performs a counting operation in synchronization with an output signal of the variable frequency oscillator, and outputs the counting result; Appendix 5 characterized by comprising: a multiplier that multiplies the count result output from the counter by the control signal and outputs the multiplication result as the phase value to the phase amplitude value converter.
  • the frequency converter described. Appendix 7)
  • the multiplier is The frequency converter according to appendix 6, which is a bit shift computing unit.
  • the phase counter is Having a counter whose number of bits changes according to the control signal; 6.
  • vessel (Appendix 9)
  • the phase counter is An adder for adding the phase value output from the phase counter and the control signal and outputting the addition result; A delay unit that delays the addition result output from the adder in synchronization with an output signal of the variable frequency oscillator and then outputs the result to the phase amplitude value converter as the phase value;
  • the phase amplitude value converter is A look-up table for converting the phase value output from the phase counter into a digital amplitude value corresponding to the phase value and outputting the digital amplitude value; Supplementary notes 5 to 9, further comprising: a digital-to-analog converter that converts the amplitude value output from the lookup table from digital to analog and outputs the converted amplitude value to the mixer as an LO signal.
  • the frequency converter of any one of these. (Appendix 11)
  • the phase amplitude value converter is The frequency converter according to appendix 10, further comprising a filter inserted in a subsequent stage of the digital-analog converter.
  • the frequency converter according to any one of appendices 5 to 11, wherein the amplitude value is a sine value or a cosine value.
  • the LO signal generator is A variable frequency oscillator; A phase counter that outputs a phase value according to the output signal of the variable frequency oscillator and a control signal for changing the phase resolution of the LO signal generator; A plurality of individual coincidence detectors for outputting a binary individual LO signal to the mixer when it is detected that a phase value output from the phase counter matches a phase value designated in advance.
  • the mixer is A plurality of individual match detectors provided corresponding to the plurality of individual match detectors, multiplying the individual LO signal from the corresponding individual match detector and the received signal, and weighting the multiplication result with a predesignated gain, An individual mixer, 5.
  • the gain specified in advance in the individual mixer is a value proportional to a cosine value or a sine value corresponding to a phase of an individual LO signal from a corresponding individual coincidence detector, Frequency converter.
  • (Appendix 15) The frequency converter according to any one of appendices 1 to 14, A receiver having a band selection filter that is provided in a preceding stage of the frequency converter and limits a received signal within the use band.
  • (Appendix 16) A channel selection filter for removing an interference signal in the vicinity of a desired signal frequency from the output signal of the frequency converter; A power detector for detecting the power of the output signal of the channel selection filter; A controller that controls the phase resolution of the LO signal generator according to the power of the output signal of the channel selection filter for each LO frequency obtained by sweeping the LO frequency of the LO signal generator;

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

本発明は，受信機に用いられる周波数変換器に適用される。本発明の周波数変換器は，ＬＯ信号を生成して出力するＬＯ信号生成器（11）と，前記受信機で使用される使用帯域内に帯域制限された受信信号を，ＬＯ信号との乗算により周波数変換して出力する混合器（10）と，を有し，前記ＬＯ信号生成器は，位相分解能が可変であることを特徴とする。

Description

周波数変換器およびそれを用いた受信機
　本発明は、周波数変換器およびそれを用いた受信機に関し、特に、局部発振（ＬＯ：Ｌｏｃａｌ　Ｏｓｃｉｌｌａｔｏｒ）信号の高調波による妨害信号の受信信号への混信を抑圧することができる周波数変換器およびそれを用いた受信機に関する。
　近年、汎用のハードウェアを用いることで、ソフトウェアの変更のみで無線通信規格を切り替えることが可能な、ソフトウェア無線の研究開発が盛んに行われている。ソフトウェア無線では、一般的に利用される数１０ＭＨｚから数ＧＨｚにわたる無線周波数（ＲＦ：Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）に対応する必要がある。
　図１Ａに、ＲＦ信号を受信する受信機の例として、非特許文献１に開示された受信機の構成を示す。この受信機では、受信ＲＦ信号は、アンテナを介して、帯域選択フィルタ１６０、低雑音増幅器（ＬＮＡ：Ｌｏｗ　Ｎｏｉｓｅ　Ａｍｐｌｉｆｉｅｒ）１６１、ＲＦトラッキングフィルタ１６２、および周波数変換器１６３からなるＲＦ回路に入力される。帯域選択フィルタ１６０では、後段に続く回路が飽和しないよう、受信ＲＦ信号から不要な帯域の妨害信号を除去する（ただし、ここでは、所望信号周波数の近傍の周波数に位置する妨害信号を除去することはできない）。帯域選択フィルタ１６０を通過した受信ＲＦ信号は、ＬＮＡ１６１において増幅され、ＲＦトラッキングフィルタ１６２においてさらに妨害信号が抑圧された後、周波数変換器１６３において、クロック生成器１６４で生成されたクロックを用いて周波数変換されてから、ベースバンド部においてフィルタリングなどのさらなる信号処理が行われる。
　ソフトウェア無線では、コストや回路面積の観点から、特性の異なる部品を実装し、無線通信規格に応じてそれらの部品を切り替えて利用するのは望ましくない。特に、チップ内に集積化するのが困難な帯域選択フィルタの個数削減は、ソフトウェア無線の実現に向けて、大きな技術課題となっている。帯域選択フィルタの個数を削減する方法としては、帯域選択フィルタの通過帯域幅を可変とする方法や、数１０ＭＨｚから数ＧＨｚの信号を全て通過させる方法が考えられる。一方で、ＬＮＡの前段に配置される帯域選択フィルタには、高線形性および低雑音特性が要求される。これらの特性に優れたフィルタとして、表面弾性波（ＳＡＷ：Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）フィルタなどの受動フィルタがあるが、受動フィルタの通過帯域幅を調整することは難しい。
　したがって、ソフトウェア無線用の受信機においては、広い通過帯域幅を持つＳＡＷフィルタを帯域選択フィルタとして利用する構成が有望な選択肢となる。しかし、この構成の場合、所望信号周波数によっては、最大で所望信号周波数の数１０倍の周波数に位置する妨害信号も、ＬＮＡや周波数変換器に入力されることになる。周波数変換器は、理想的には、受信ＲＦ信号とＬＯ信号とを混合器で乗算し、その差（と和）の周波数の信号を出力する。しかし、実際には、ＬＯ信号の高調波成分や、混合器の非線形性により、所望信号以外の妨害信号も、周波数変換してしまう。特に、ＬＯ信号のＬＯ周波数が低い場合には、ＬＯ信号を正弦波で伝送することが困難であり、むしろ、矩形波で伝送した方が、回路面積や消費電力の観点から利点が大きくなる。ただし、矩形のＬＯ信号には、奇数次高調波成分が多く含まれているため、奇数次高調波による妨害信号の受信ＲＦ信号への混信が大きな問題となっている（偶数次については、回路を差動構成にすることにより除去することができる）。
　非特許文献１に開示された受信機では、周波数変換器１６３内の高調波除去混合器と呼ばれる混合器（図１Ｂ）と、ＲＦトラッキングフィルタ１６２と、を用いることで、上述のような問題を解決している。高調波除去混合器では、位相が４５度ずつ異なる３相の矩形のＬＯ信号を用いる。例えば、位相が０度のベースバンドＩ信号は、受信ＲＦ信号を、－４５度、０度、４５度のＬＯ信号とそれぞれ乗算し、それらの乗算結果をそれぞれ１：√２：１の変換利得で重み付けして加算することで得られる。位相が９０度のベースバンドＱ信号は、受信ＲＦ信号を、４５度、９０度、１３５度のＬＯ信号とそれぞれ乗算し重み付け加算することで得られる。同様に、ベースバンドＩ信号およびＱ信号の反転信号を得るには、それぞれ、１３５度・１８０度・２２５度のＬＯ信号および２２５度・２７０度・３１５度のＬＯ信号が用いられる。すなわち、ベースバンドＩ信号およびＱ信号を復調するために、４５度刻みで計８相のＬＯ信号を用いる。このように、４５度刻みのＬＯ信号を重み付け加算することにより、実際には矩形のＬＯ信号を用いながら、擬似的に正弦波を模したＬＯ信号による周波数変換が可能となる（図２）。このときの擬似的な正弦波は、３次および５次高調波成分が０であるため、その周波数に位置する妨害信号の混信をなくすことができる。
　その他の受信機の例として、非特許文献２に開示された、ＲＦトラッキングフィルタを用いない受信機の構成を図３に示す。この受信機でも、混合器１８２では、４５度刻みで計８相のＬＯ信号を用いることで、３次および５次の高調波による妨害信号の混信を防いでいる点は、非特許文献１と同様である。非特許文献２に開示された受信機は、非特許文献１に開示された受信機と比較して、ＲＦトラッキングフィルタを用いない代わりに、２種類の帯域選択フィルタ１８０，１８４を用い、チャネル選択フィルタ１８８が所望信号周波数に応じて帯域選択フィルタを切り替えている点が異なる。なお、非特許文献２に開示された受信機では、帯域選択フィルタ１８０に対応して、ＬＮＡ１８１、混合器１８２、および８相クロック生成器１８３が設けられ、帯域選択フィルタ１８４に対応して、ＬＮＡ１８５、混合器１８６、および４相クロック生成器１８７が設けられている。例えば、帯域選択フィルタ１８０の帯域が０．４～２．５ＧＨｚ、帯域選択フィルタ１８４の帯域が２．５～６ＧＨｚである場合、所望信号周波数が０．４ＧＨｚのときには、帯域選択フィルタ１８０を用いる。０．４ＧＨｚの７倍は、２．８ＧＨｚなので、７次の高調波の位置にある妨害信号は、帯域選択フィルタ１８０によって除去できることになる。
S.　Lerstaveesin,　et　al.,　"A　48-860　MHz　CMOS　Low-IF　Direct-Conversion　DTV　Tuner,"　IEEE　J.　Solid-State　Circuits,　vol.　43,　no.　9,　pp.　2013-2024,　Sep.　2008. Z.　Ru,　et　al.,　"A　Software-Defined　Radio　Receiver　Architecture　Robust　to　Out-of-Band　Interference,"　in　IEEE　ISSCC　Dig.　Tech.　Papers,　2009,　pp.　230-231.
　しかしながら、非特許文献１に開示された受信機には、いくつかの問題がある。
　第１の問題点は、所望信号周波数が低く、ＬＯ信号の７次高調波による妨害信号の混信が問題になる場合であっても、これを抑圧することができないということである。そこで、周波数変換器の前段で、中心周波数を所望信号周波数に合わせたＲＦトラッキングフィルタを用い、７次の周波数に位置する妨害信号を除去していた。しかし、ＲＦトラッキングフィルタとして受動フィルタを用いた場合は、その面積が課題となり、能動フィルタを用いた場合は、その消費電力が課題となっていた。
　第２の問題点は、所望信号周波数が比較的高く、その３倍の周波数の位置にある妨害信号が予め前段の帯域選択フィルタで除去されているような状況では、８相のＬＯ信号を用いた高調波除去混合器はむしろ不要であり、多相のＬＯ信号の生成動作やＲＦトラッキングフィルタの動作によって無駄な電力を消費することになるということである。
　また、非特許文献２に開示された受信機には、所望信号周波数が数１０ＭＨｚ程度になる場合は、さらに多くの帯域選択フィルタが必要になってしまうという問題がある。
　そこで、本発明の目的は、所望信号周波数に関わらず、ＬＯ信号の７次以上も含めた高調波による妨害信号の受信信号への混信を抑圧することのできる周波数変換器を、省面積、低消費電力で実現することにある。
　また、本発明の他の目的は、ＲＦトラッキングフィルタを用いることなく、かつ、２個以上の帯域選択フィルタを用いることなく、ＬＯ信号の高調波による妨害信号の受信信号への混信を抑圧することのできる受信機を、省面積、低消費電力で実現することにある。
　本発明の周波数変換器は、
　受信機に用いられる周波数変換器であって、
　ＬＯ信号を生成して出力するＬＯ信号生成器と、
　前記受信機で使用される使用帯域内に帯域制限された受信信号を、ＬＯ信号との乗算により周波数変換して出力する混合器と、を有し、
　前記ＬＯ信号生成器は、位相分解能が可変であることを特徴とする。
　本発明の受信機は、
　前記周波数変換器と、
　前記周波数変換器の前段に設けられ、受信信号を前記使用帯域内に帯域制限する帯域選択フィルタと、を有することを特徴とする。
　本発明の周波数変換器は、ＬＯ信号生成器と、受信機で使用される使用帯域内に帯域制限された受信信号をＬＯ信号との乗算により周波数変換して出力する混合器と、を有し、ＬＯ信号生成器の位相分解能が可変であることを特徴としている。
　これにより、ＬＯ周波数が低い場合でも、受信機の使用帯域内ではＬＯ信号の高調波成分を零にすることができるため、面積や消費電力の大きなＲＦトラッキングフィルタを用いることなく、または、複数の帯域選択フィルタを使い分けることなく、ＬＯ信号の高調波による妨害信号の受信信号への混信を除去できるという効果が得られる。
　また、ＬＯ周波数が比較的高く、例えば、その３倍の周波数の位置にある妨害信号が予め除去されている場合には、ＬＯ信号の分解能を粗くし、最小限の位相分解能でＬＯ信号を生成することができるため、消費電力を抑えることができるという効果が得られる。
非特許文献１に開示された受信機の構成を示す図である。 非特許文献１に開示された周波数変換器の構成を示す図である。 非特許文献１に開示された周波数変換器の信号波形を示す図である。 非特許文献２に開示された受信機の構成を示す図である。 本発明の第１の実施形態の周波数変換器の構成を示す図である。 本発明の第１の実施形態の周波数変換器の信号波形を示す図である。 本発明の第１の実施形態の混合器の具体的な回路構成の一例を示す図である。 本発明の第１の実施形態のＬＯ信号生成器の具体的な構成の一例を示す図である。 本発明の第１の実施形態の周波数変換器の具体的な構成の一例を示す図である。 本発明の第１の実施形態の可変周波数発振器の具体的な構成の一例を示す図である。 本発明の第１の実施形態のＤＡＣおよびＬＰＦの具体的な回路構成の一例を示す図である。 本発明の第２の実施形態の周波数変換器の構成を示す図である。 本発明の第２の実施形態の計数器の具体的な回路構成の一例を示す図である。 本発明の第３の実施形態の周波数変換器の構成を示す図である。 本発明の第３の実施形態のＰＰＦおよび計数器の具体的な回路構成の一例を示す図である。 本発明の第４の実施形態の周波数変換器の構成を示す図である。 本発明の第５の実施形態の周波数変換器の構成を示す図である。 本発明の第５の実施形態の個別混合器の具体的な回路構成の一例を示す図である。 本発明の第５の実施形態の個別混合器の具体的な回路構成の他の例を示す図である。 本発明の第５の実施形態の加算器の具体的な回路構成の一例を示す図である。 本発明の第５の実施形態の個別混合器の具体的な回路構成のさらに他の例を示す図である。 本発明の第５の実施形態の個別混合器の具体的な回路構成の別の例を示す図である。 本発明の第６の実施形態の受信機の構成を示す図である。 本発明の第７の実施形態の受信機の構成を示す図である。 本発明の第８の実施形態の受信機の構成を示す図である。
　次に、本発明の実施形態について図面を参照して詳細に説明する。なお、以下で説明する全ての図面において、同一の構成要素には同一の符号を付加し、適宜説明を省略する。
（１）第１の実施形態
　図４に、本発明の第１の実施形態の周波数変換器の構成を示す。本実施形態の周波数変換器は、混合器１０と、位相分解能可変ＬＯ信号生成器（以下、単に「ＬＯ信号生成器」と称す）１１と、を有する。
　本実施形態の周波数変換器は、一般的な受信機を構成する基本回路である。ここで、混合器１０に入力される受信ＲＦ信号は、前段に設けられたＳＡＷフィルタなどの帯域選択フィルタ（不図示）によって、受信機で使用される使用帯域内に帯域制限されており、それによって使用帯域外の妨害信号が予め除去されているものとする。
　混合器１０は、上述のように帯域制限された受信ＲＦ信号と、ＬＯ信号生成器１１が出力する直交ＬＯ信号と、の乗算を行うことによって、受信ＲＦ信号を直交するベースバンド信号（ベースバンドＩ信号とベースバンドＱ信号）に周波数変換して出力する。
　ＬＯ信号生成器１１は、位相分解能が可変であり、使用帯域内には高調波が存在しないような位相の分解能で、余弦波と正弦波を再現する波形を、直交ＬＯ信号として生成し出力する。ＬＯ信号生成器１１に入力される制御ワードＣＷ（Ｃｏｎｔｒｏｌ　Ｗｏｒｄ）は、ＬＯ信号生成器１１の位相分解能を変えるための制御信号に対応する。
　以下の説明では、本発明の周波数変換器を、ダイレクトコンバージョン型受信アーキテクチャの受信機に適用することを想定し、所望信号周波数（受信機の使用帯域内の周波数のうち、所望の情報が含まれている所望信号の周波数。以下、同じ）とＬＯ周波数（ＬＯ信号の周波数。以下、同じ）とは等しく、周波数変換後の所望信号は直流を中心とするベースバンド信号であるとする。ただし、本発明の周波数変換器は、所望信号周波数とわずかに異なるＬＯ周波数のＬＯ信号を用いることで、所望信号を十分低い中間周波数信号に周波数変換する低中間周波数型の受信機や、周波数変換を２回行うダブルスーパーヘテロダイン型の受信機など、帯域制限された信号の周波数変換を行う様々なアーキテクチャの受信機にも、まったく同様の方法で適用可能である。
　以下、本実施形態の周波数変換器の動作を、具体的な数値例を用いて説明する。
　ここでは、数値例として、受信機の使用帯域を４０ＭＨｚから１０００ＭＨｚとし、混合器１０に入力される受信ＲＦ信号は、前段の帯域選択フィルタによって予め使用帯域内に帯域制限されていると仮定する。つまり、ＬＯ信号の高調波としては、最大で２５次（＝１０００／４０）の高調波まで考慮すればよく、（２Ｎ０－３）＝２５となるＮ０は１４となる。設計のしやすさを考えると、Ｎ０は整数であるのが望ましく、小数になる場合や割り切れない場合は、それよりも大きな整数Ｎとする。より望ましくは、Ｎは２のべき乗とすると、回路構成が単純になる。したがって、この数値例では、もっとも高次の高調波を考慮する必要がある場合として、Ｎ＝１６（＝２４）とする。このとき、ＬＯ信号生成器１１の位相分解能は、１１．２５度（＝１８０度／１６）となる。
　以下、様々な値の所望信号周波数に対する、本実施形態の周波数変換器の動作を説明する。
　例えば、所望信号周波数が４００ＭＨｚの場合、その３倍の周波数は１２００ＭＨｚである。しかし、１２００ＭＨｚに位置する妨害信号は、予め除去されているため、たとえＬＯ信号の波形が矩形波であり、３次成分を多く含んでいても、妨害信号が所望信号と重なることはない。このことから、（２Ｎ０－３）＝０とし、Ｎ０＝１．５、Ｎ＝２（＝２１）、位相分解能は９０度（＝１８０度／２）となる。よって、ＬＯ信号波形は、図５（Ａ）に示すように、９０度刻みの計４相の波形となる。
　また、所望信号周波数が２００ＭＨｚの場合、その３倍、５倍の周波数である６００ＭＨｚ、１０００ＭＨｚに位置する妨害信号は除去されていない。したがって、ＬＯ信号の３次、５次の高調波による混信は大きな問題となる。そのため、（２Ｎ０－３）＝５とし、Ｎ０＝４、Ｎ＝４（＝２２）、位相分解能は４５度（＝１８０度／４）となる。よって、ＬＯ信号波形は、図５（Ｂ）に示すように、４５度刻みの計８相の波形となる。
　また、所望信号周波数が１２０ＭＨｚの場合、Ｎ＝８（＝２３）、位相分解能は２２．５度（＝１８０度／８）となる。よって、ＬＯ信号波形は、図５（Ｃ）に示すように、２２．５度刻みの計１６相の波形となる。
　また、所望信号周波数が４０ＭＨｚの場合、Ｎ＝１６（＝２４）、位相分解能は１１．２５度（＝１８０度／１６）となる。よって、ＬＯ信号波形は、図５（Ｄ）に示すように、１１．２５度刻みの計３２相の波形となる。
　上述のように本実施形態の周波数変換器においては、所望信号周波数がいかなる場合においても、ＬＯ信号の高調波は常に受信機の使用帯域外となるようになっており、言い換えれば、使用帯域内ではＬＯ信号の高調波成分は零になっている。
　そのため、受信機において、７次以上の奇数次の周波数に位置する妨害信号を抑圧するためのＲＦトラッキングフィルタは不要であり、面積や消費電力を抑えることができる。また、所望信号周波数に応じて、通過帯域幅の異なる帯域選択フィルタを使い分けることも不要である。さらには、ＬＯ周波数が比較的高く、その３倍の周波数の位置にある妨害信号が予め除去されているような場合には、ＬＯ信号の分解能を粗くし、常に必要最小限の位相分解能でＬＯ信号を生成するので、多相のＬＯ信号を生成する必要がなくなり、ＬＯ信号生成器１１の消費電力を抑えることができる。
　本実施形態における混合器１０の具体的な回路例を図６に示す。この混合器１０は、ギルバートセルミキサと呼ばれ、一般にＲＦ回路で利用されている。ＬＯ信号入力端子には、ＬＯ信号生成器１１で生成された余弦波または正弦波のＬＯ信号が入力される。ＬＯ信号の振幅は、混合器１０の線形性が損なわれない範囲で、極力大きく取るのが望ましい。
　本実施形態におけるＬＯ信号生成器１１の具体的な構成例を図７Ａに示す。このＬＯ信号生成器１１は、可変周波数発振器４０と、可変周波数発振器４０の出力信号と制御ワードＣＷとに応じた位相値を出力する位相計数器４６と、位相計数器４６から出力された位相値を、その位相値に対応する振幅値に変換し、変換した振幅値をＬＯ信号として混合器１０に出力する位相振幅値変換器４７と、を有する。位相計数器４６は、計数器（Ｃｏｕｎｔｅｒ）４１と、乗算器４２と、で構成され、また、位相振幅値変換器４７は、ルックアップテーブル（ＬＵＴ：Ｌｏｏｋ－Ｕｐ　Ｔａｂｌｅ）４３と、デジタルアナログ変換器（ＤＡＣ：Ｄｉｇｉｔａｌ－ｔｏ－Ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｏｒ）４４と、低域通過型フィルタ（ＬＰＦ：Ｌｏｗ－Ｐａｓｓ　Ｆｉｌｔｅｒ）４５と、で構成される。
　本実施形態における可変周波数発振器４０の具体的な構成例を図８に示す。この可変周波数発振器４０は、一般にＲＦ回路で利用される位相同期回路による周波数シンセサイザであり、位相比較器５０、フィルタ５１、電圧制御発振器５２、および分周器５３で構成される。発振周波数は、分周器５３の分周比を制御することで可変となる。入力信号には、安定して高精度の信号が得られる水晶発振波などが用いられる。本実施形態では、９０度刻みの４相のＬＯ信号を得る場合に、可変周波数発振器４０をＬＯ周波数の４倍で発振させている。したがって、本実施形態の数値例では、電圧制御発振器５２は、最高で４０００ＭＨｚ（４相×１０００ＭＨｚ）の発振周波数となる。一方、最低の発振周波数は、１１．２５度刻みの３２相、４０ＭＨｚのＬＯ信号が必要な場合で、１２８０ＭＨｚ（３２相×４０ＭＨｚ）となる。４相の信号を得るために、可変周波数発振器４０を４倍の周波数で発振させることによって、可変周波数発振器４０の出力信号のデューティ比が５０％からずれている場合も、本実施形態では、計数器４１が、後述のように、常に可変周波数発振器４０の出力信号の立ち上がりのタイミングのみに同期して計数動作を行うため、９０度刻みの４相の信号が高精度で得られる、という利点がある。
　計数器４１は、可変周波数発振器４０の出力信号の立ち上がりのタイミングのみに同期して、１ずつカウントアップする計数動作を行い、計数結果を乗算器４２に出力する。オーバーフローしたら、再び０からカウントアップする。計数器４１のビット数Ｗは、ＬＯ周波数が最も低い場合に、ＬＯ信号の何次高調波までが使用帯域内に入るかによって決まり、Ｗビットで最大（２Ｗ－３）次高調波までを除去することが可能である。つまり、ＬＯ周波数が最低のときの（２Ｗ－１）次高調波が使用帯域外になるようにＷを選ぶ。通常、Ｗは、５ビットか６ビットあれば十分である。本実施形態の数値例では、Ｗ＝５ビットで十分であり、これにより２９次の高調波まで除去できる。計数器４１は、可変周波数発振器４０の出力信号１周期（＝１／ｆＲｅｆ、ここでｆＲｅｆは可変周波数発振器４０の発振周波数）ごとに、０，１，２，３，…，３１，０，１，２，…とカウントアップする。
　乗算器４２は、計数器４１の出力と制御ワードＣＷとを乗算し、乗算結果を位相値としてＬＵＴ４３に出力する。ＣＷのビット数は、直交復調することを考えると、（Ｗ－２）ビットで表される。これは、ＬＯ信号の３次高調波が使用帯域外になるときであっても、９０度刻みの４相のＬＯ信号が必要であるから、つまり、位相計数器４６の出力としては、少なくとも４状態が必要であるからである。上述のＮは、（２Ｗ－１／ＣＷ）に対応する。Ｎを２のべき乗となるように選ぶことを考慮すると、ＣＷは２Ｗ－１よりも小さな２のべき乗の数（１，２，４，８，…）となり、可変周波数発振器４０の周波数は、ＬＯ周波数の２のべき乗倍（２Ｗ／ＣＷ）となる。ＣＷが２のべき乗である場合は、乗算器４２は、単純なビットシフト演算器として実装できる。本実施形態の数値例では、ＣＷは３ビットデジタル値として、１，２，４，８のいずれかとなる。ＣＷは、所望信号周波数に応じて、ＬＯ信号の（２Ｗ／ＣＷ－１）次成分が使用帯域外となるように選ぶ。ＬＯ周波数が４００ＭＨｚのときは、ＣＷ＝８でよい。このとき、乗算器４２の出力値は、０，８，１６，２４，…，２４８となるが、ＤＡＣ４４に入力される下位５ビットだけに注目すると、計数器４１が０から３１までカウントアップする間に、０，８，１６，２４が８回繰り返される。つまり、ＬＯ周波数ｆＬＯおよび位相分解能ΔΦは、可変周波数発振器４０の周波数ｆＲｅｆを用いて、ｆＬＯ＝ｆＲｅｆ×８／３２＝ｆＲｅｆ／４、ΔΦ＝３６０ｏ×８／３２＝９０度と表される。また、ＬＯ周波数が２００ＭＨｚのときは、ＣＷ＝４とする。このとき、乗算器４２の出力値は、０，４，８，１６，…，１２４となり、下位５ビットだけに注目すると、０，４，８，１２，…，２８が４回繰り返される。すなわち、ｆＬＯ＝ｆＲｅｆ／８、ΔΦ＝４５度である。また、ＬＯ周波数が１２０ＭＨｚのときは、ＣＷ＝２とし、ｆＬＯ＝ｆＲｅｆ／１６、ΔΦ＝２２．５度であり、ＬＯ周波数が４０ＭＨｚのときは、ＣＷ＝１とし、ｆＬＯ＝ｆＲｅｆ／３２、ΔΦ＝１１．２５度となる。これらを一般化すると、ＬＯ信号の周波数ｆＬＯと、位相分解能ΔΦは、次の式（１）で表される。
Figure JPOXMLDOC01-appb-M000001
 　つまり、ＣＷを２倍にすると、ＬＯ周波数は２倍に速くなり、位相分解能は２倍に粗くなる。ＣＷ＝８，４，２，１のときの位相計数器４６の出力を、それぞれ、図５（Ａ），（Ｂ），（Ｃ），（Ｄ）に示した。
　なお、本実施形態の位相計数器４６は、計数器４１のビット数を固定とし、制御ワードＣＷに応じて乗算器４２でビットシフト演算をしているが、ＣＷに応じて、計数器４１のビット数自体を変えることによっても、同様の効果が得られる（この場合、乗算器４２は不要になる）。例えば、ＣＷ＝８のときは２ビット計数器、ＣＷ＝４のときは３ビット計数器、ＣＷ＝２のときは４ビット計数器、ＣＷ＝１のときは５ビット計数器とする、という具合である。
　ここまで説明したように、可変周波数発振器４０の周波数および位相計数器４６の位相分解能は、ＬＯ周波数に応じて決定される。したがって、本実施形態の周波数変換器を、図７Ｂに示すように、位相計数器４６に対しては制御ワードＣＷを出力し、可変周波数発振器４０に対しては周波数制御信号を出力する周波数位相制御器４８を有する構成にすることが可能である。
　ＬＵＴ４３は、位相計数器４６の出力する位相値を、その位相値に対応するデジタルの振幅値（余弦値または正弦値）に変換してＤＡＣ４４に出力する。本実施形態の数値例では、Ｗ＝５ビット、ＣＷ＝２３＝８のとき、位相計数器４６から位相値として出力される値は、０，８，１６，２４であり、これは、位相に直すと０，９０，１８０，２７０度に対応する。したがって、ＬＵＴ４３は、余弦値として、それぞれｃｏｓ（０o）＝１、ｃｏｓ（９０o）＝０、ｃｏｓ（１８０o）＝－１、ｃｏｓ（２７０o）＝０をデジタル値として出力する。もちろん、これと直交するＬＯ信号が得たければ、位相値に対応する正弦値を出力するようにする。ＬＵＴ４３のビット数Ｍは、ＬＯ信号の高調波をどれくらい抑圧したいかによって決まり、高調波を０．１％以下に抑えたければ１０ビットが必要である。
　ＤＡＣ４４は、ＬＵＴ４３の出力する振幅値をデジタル値からアナログ値に変換してＬＰＦ４５に出力する。このＤＡＣ４４の出力する信号は、階段状のアナログ信号となる。ＤＡＣ４４およびＬＰＦ４５の具体的な回路例を図９に示す。このＤＡＣ４４は、入力されたバイナリコードを、温度計コードに変換し、それに応じて、電流源の接続先を、正の出力端子か、負の出力端子かに切り替える構成である。出力信号は、電流信号を、負荷抵抗で電圧に変換することによって得られる。ＤＡＣ４４のビット数は、ＬＵＴ４３のビット数と同じである。本実施形態においては、ＬＯ信号は、ＬＯ周波数に関わらず、ＤＡＣ４４にてアナログ信号に変換されるまでは、２値の矩形のデジタル信号として伝送される。このようなデジタル信号の伝送は、近年の微細ＣＭＯＳプロセスを用いることで、省面積、省電力で実現可能である。なお、この他にも、バイナリで重み付けした電流源や抵抗を用いるＤＡＣや、抵抗値Ｒの抵抗と抵抗値２Ｒの抵抗とをはしご型に接続した、一般的に言われるところのＲ－２Ｒはしご型のＤＡＣなども、本実施形態の効果を損なうことなく、ＤＡＣ４４として適用することが可能である。
　ＬＰＦ４５は、ＤＡＣ４４の出力する階段状のアナログ信号から、高調波を抑圧するための回路である。図９では、出力端子に接続されている容量が、ＬＰＦ４５の役割を果たしている。時定数は、出力端子に接続された抵抗と容量の積で表される。ただし、ＤＡＣ４４の出力信号に含まれる含む高調波の周波数は、使用帯域外であり、この周波数に位置する妨害信号は既に除去されているため、問題にはならない。したがって、必ずしも、ＬＰＦ４５は必要ない。通常、ＬＰＦ４５に用いられる容量は、面積が大きいので、ＬＰＦ４５を用いないことは、チップ面積やコストの面から利点がある。逆に、使用帯域内にＬＯ信号の高調波が存在する場合でも、その高調波の周波数において、十分な減衰特性を有するＬＰＦ４５を用いることで、その高調波を抑圧することも可能である。その場合、より位相分解能を粗くすることができるので、可変周波数発振器４０の発振周波数を低くしたり、位相計数器４６のビット数を小さくしたり、ＬＵＴ４３やＤＡＣ４４のビット数を小さくしたりできる。これは、高速で動作するデジタル回路の数が減らせるので、消費電力の観点から利点がある。
（２）第２の実施形態
　図１０Ａに、本発明の第２の実施形態の周波数変換器の構成を示す。本実施形態の周波数変換器は、第１の実施形態と比較して、位相計数器４６において、計数器７０を、可変周波数発振器４０の出力信号の立ち上がりと立ち下がりの両方のタイミングに同期して計数動作をさせている点が異なる。これにより、計数器７０は、可変周波数発振器４０の２倍の周波数で動作することになるので、可変周波数発振器４０の周波数範囲は、第１の実施形態と比較して半分となり、第１の実施形態の数値例では、６４０ＭＨｚから２０００ＭＨｚの周波数範囲となる。その結果、可変周波数発振器４０および計数器７０の駆動回路の消費電流を抑えることができる。
　本実施形態における計数器７０の具体的な回路例を図１０Ｂに示す。この計数器７０は、縦続接続された遅延型フリップフロップ（ＤＦＦ：Ｄ－ｔｙｐｅ　Ｆｌｉｐ－Ｆｌｏｐ）からなるシフトカウンタと、シフトカウンタの出力信号をバイナリのデジタル信号に変換するデコーダと、で構成される。縦続接続されたＤＦＦの各々のクロック入力端子には、０度と１８０度のクロックが交互に入力されているため、実効的には入力されるクロックの２倍の周波数で動作する。本シフトカウンタは、入力クロックの半分の周期だけ位相がずれた、デューティ比が５０％である、多相のクロックを出力する。デコーダは、これら多相クロックを、これら多相クロックの位相状態に対応するバイナリデジタル信号に変換する。例えば、１６個のＤＦＦを並べれば、３２相のクロックが得られ、それをデコードすれば５ビットのバイナリ信号が得られる。なお、図中には、反転素子７１が図示されているが、可変周波数発振器４０が差動出力であれば、この反転素子７１は不要である。
（３）第３の実施形態
　図１１Ａに、本発明の第３の実施形態の周波数変換器の構成を示す。本実施形態の周波数変換器は、第１および第２の実施形態と比較して、位相計数器４６において、可変周波数発振器４０の出力信号を、多相フィルタ（ＰＰＦ：Ｐｏｌｙ－Ｐｈａｓｅ　Ｆｉｌｔｅｒ）８０を用いて９０度刻みの４相にし、その４相の信号で計数器８１を駆動している点が異なる。これにより、計数器８１は、可変周波数発振器４０の周波数の４倍で動作するため、可変周波数発振器４０の周波数範囲は、第２の実施形態のさらに半分となり、第１の実施形態の数値例では、３２０ＭＨｚから１０００ＧＨｚの周波数範囲となる。その結果、可変周波数発振器４０および計数器８１の駆動回路の消費電流を抑えることができる。ただし、ＰＰＦ８０で、高精度に９０度刻みの計４相のクロックを得るには、ＬＯ周波数に応じてＰＰＦ８０の時定数を変える必要がある。
　本実施形態におけるＰＰＦ８０および計数器８１の具体的な回路例を図１１Ｂに示す。この計数器８１は、図１０Ｂと同様、縦続接続されたＤＦＦからなるシフトカウンタと、シフトカウンタの出力信号をバイナリのデジタル信号に変換するデコーダと、で構成される。図１０Ｂのシフトカウンタとの違いは、縦続接続されたＤＦＦの各々のクロック入力端子には、ＰＰＦ８０から０，９０，１８０，２７０度のクロックが循環的に入力されているため、実効的には入力されるクロックの４倍の周波数で動作する点である。本シフトカウンタは、入力クロックの４分の１の周期分だけ位相がずれた、デューティ比が５０％である、多相のクロックを出力する。デコーダは、これら多相クロックを、これら多相クロックの位相状態に対応するバイナリデジタル信号に変換する。必要なＤＦＦの個数は、第２の実施形態と同様である。なお、図中には、反転素子８２が図示されているが、可変周波数発振器４０が差動出力であれば、この反転素子８２は不要である。
（４）第４の実施形態
　図１２に、本発明の第４の実施形態の周波数変換器の構成を示す。本実施形態の周波数変換器は、第１から第３の実施形態と比較して、位相計数器４６として、計数器および乗算器を用いる代わりに、位相計数器４６から出力された振幅値と制御ワードＣＷとを加算する加算器９０と、加算器９０から出力された加算結果を、可変周波数発振器４０の出力信号の信号周期だけ遅延させた上で、位相値としてＬＵＴ４３に出力する遅延器９１と、を用いた点が異なる。本実施形態のＬＯ信号生成器１１は、一般的に用いられる直接デジタルシンセサイザ（ＤＤＳ：Ｄｉｒｅｃｔ　Ｄｉｇｉｔａｌ　Ｓｙｎｔｈｅｓｉｚｅｒ）の構成である。加算器９０および遅延器９１のビット数Ｗは、第１から第３の実施形態の計数器のビット数と同じであり、５ビットか６ビットあれば十分である。この点が、消費電力の大きな２８ビットや３２ビットの位相計数器が必要となる、一般のＤＤＳとは大きく異なる点である。なお、本実施形態のように、加算器および遅延器を用いた構成でも、第２または第３の実施形態と同様の方法で、遅延器９１を差動で駆動したり、４相で駆動したりすることで、可変周波数発振器４０の周波数を、第１の実施形態の半分または４分の１にすることも可能である。
（５）第５の実施形態
　図１３に、本発明の第５の実施形態の周波数変換器の構成を示す。本実施形態の周波数変換器は、第１から第４の実施形態と比較して、混合器１０として、複数の個別混合器１００～１０７および加算器１０８を用いる点と、ＬＯ信号生成器１１として、位相振幅値変換器４７を用いる代わりに、一致検出器１０９を用いる点と、が異なる。ここで、一致検出器１０９は、それぞれが２値の矩形波である複数の個別ＬＯ信号を出力する論理回路である。ＬＯ信号の波形が十分な振幅を持った矩形であるため、個別混合器１００～１０７としては、線形性に優れ、かつ、利得が取りやすく小さな雑音指数が実現しやすいスイッチング混合器を使用することができる。また、ＤＡＣを用いている第１から第４の実施形態と比較して、ＬＯ信号を２値の矩形波として伝送している経路がさらに増えるので、より省面積、より省電力である、という利点がある。
　一致検出器１０９は、位相計数器４６から出力された位相値と予め指定された位相値とが一致することを検出した場合、２値の個別ＬＯ信号を混合器１０に出力する、複数の個別一致検出器（不図示）で構成される。この個別一致検出器は、平易なデジタル回路で構成可能である。
　個別混合器１００～１０７は、複数の個別一致検出器に対応して設けられ、対応する個別一致検出器からの個別ＬＯ信号と受信ＲＦ信号とを乗算し、その乗算結果を予め指定された変換利得で重み付けする。なお、個別混合器１００～１０７の各々に予め指定された変換利得は、対応する個別一致検出器からの個別ＬＯ信号の位相に対応する余弦値または正弦値に比例した値である。
　加算器１０８は、個別混合器１００～１０７から出力された、重み付けされた乗算結果を加算して出力する。
　以下、本実施形態の周波数変換器の動作を、第１の実施形態の数値例を用いて説明する。すなわち、受信機の使用帯域は４０ＭＨｚから１０００ＭＨｚであり、Ｗは５ビット、ＣＷは３ビットデジタル値である。
　個別混合器１００～１０７の変換利得は、それぞれ、Ａ０＝ｃｏｓ（０ｏ）、Ａ１＝ｃｏｓ（１１．２５ｏ）、Ａ２＝ｃｏｓ（２２．５ｏ）、Ａ３＝ｃｏｓ（３３．７５ｏ）、Ａ４＝ｃｏｓ（４５ｏ）、Ａ５＝ｃｏｓ（５６．２５ｏ）、Ａ６＝ｃｏｓ（６７．５ｏ）、Ａ７＝ｃｏｓ（７８．７５ｏ）に比例しており、計８種類が必要である。一般には、２Ｗ－２個の個別混合器が必要であり、それら各個別混合器の変換利得は、ｋを０から（２Ｗ－２－１）の整数として、Ａｋ＝ｃｏｓ（３６０ｏ×ｋ／２Ｗ－２）で表される。
　一致検出器１０９は、個別混合器１００に、位相計数器４６の出力が０（位相０ｏに対応）のときのみにハイレベルとなり、それ以外の場合はローレベルの２値矩形波を、個別ＬＯ信号として供給する。同様に、１または３１のとき（位相±１１．２５ｏに対応）のみハイレベルとなる矩形波を個別混合器１０１に供給し、２または３０のとき（位相±１１．２５ｏに対応）のみハイレベルとなる矩形波を個別混合器１０２に供給し、３または２９のとき（位相±１１．２５ｏに対応）のみハイレベルとなる矩形波を個別混合器１０３に供給し、４または２８のとき（位相±１１．２５ｏに対応）のみハイレベルとなる矩形波を個別混合器１０４に供給し、５または２７のとき（位相±１１．２５ｏに対応）のみハイレベルとなる矩形波を個別混合器１０５に供給し、６または２６のとき（位相±１１．２５ｏに対応）のみハイレベルとなる矩形波を個別混合器１０６に供給し、７または２５のとき（位相±１１．２５ｏに対応）のみハイレベルとなる矩形波を個別混合器１０７に供給する。個別混合器１００～１０７の出力を加算器１０８で加算することにより、矩形の個別ＬＯ信号を用いながら、擬似的に余弦波を模したＬＯ信号による周波数変換を実現できる。すなわち、ＬＯ信号の高調波成分による妨害信号の混信を抑圧できる。なお、ここでの説明は、ベースバンドＩ信号を得るための動作説明であり、ＬＯ信号の位相を９０度ずらして動作させれば、ベースバンドＱ信号が、１８０度ずらして動作させればベースバンドＩ信号の反転信号が、２７０度ずらして動作させればベースバンドＱ信号の反転信号が、それぞれ得られる。
　以下、様々な値の所望信号周波数に対する、本実施形態の周波数変換器の動作を説明する。
　まず、所望信号周波数が４００ＭＨｚの場合を考える。この場合、所望信号周波数の３倍の周波数に位置する妨害信号は、前段の帯域選択フィルタによって予め除去されている。このとき、ＣＷ＝８であり、位相計数器４６の出力は０，８，１６，２４である。したがって、動作する個別混合器は１００のみである。位相計数器４６の出力が１６の時には、ベースバンドＩ信号の反転信号が得られることも考慮すると、本実施形態の動作により、擬似的に再現されるＬＯ信号波形は図５（Ａ）に一致する。
　次に、所望信号周波数が２００ＭＨｚの場合を考える。この場合、所望信号周波数の５倍の周波数に位置する妨害信号までが、混合器１０に入力される。このとき、ＣＷ＝４であり、位相計数器４６の出力は、０，４，８，…，２８である。したがって、動作する個別混合器は、１００と１０４である。やはり、ＬＯ信号の位相が１８０度ずれたときには、ベースバンドＩ信号の反転信号が得られることも考慮すると、擬似的に再現されるＬＯ信号波形は図５（Ｂ）に一致する。
　同様に、所望信号周波数が１２０ＭＨｚの場合は、ＣＷ＝２であり、個別混合器１００，１０２，１０４，１０６が動作し、擬似的に再現されるＬＯ信号波形は図５（Ｃ）に一致する。また、所望信号周波数が４０ＭＨｚの場合は、ＣＷ＝１であり、全ての個別混合器１００～１０７が動作し、擬似的に再現されるＬＯ信号波形は図５（Ｄ）に一致する。
　本実施形態における個別混合器１００～１０７の具体的な回路例を図１４Ａおよび図１４Ｂに示す。図１４Ａは、電圧電流変換器１１０とスイッチングペア１１１とで構成される個別混合器の例である。この例では、電圧電流変換器１１０において、ＲＦ受信信号（ＲＦ電圧信号）に対して電圧電流変換を行い、スイッチングペア１１１において、ＲＦ電流信号をベースバンドの電流信号に変換して出力する。周波数変換利得は、電圧電流変換器１１０の電圧電流変換利得によって変えられる。図１４Ｂは、スイッチングペア１１２と電圧電流変換器１１３とで構成される個別混合器の例である。この例では、スイッチングペア１１２において、ＲＦ受信信号（ＲＦ電圧信号）をベースバンドの電圧信号に変換し、電圧電流変換器１１３において、ベースバンドの電圧信号に対して電圧電流変換を行う。周波数変換利得は、電圧電流変換器１１３の電圧電流変換利得によって変えられる。すなわち、図１４Ａは、ＲＦ信号に対して電圧電流変換を行うのに対し、図１４Ｂは、ベースバンド信号に対して電圧電流変換を行っており、この点で両者は異なる。
　本実施形態における加算器１０８の具体的な回路例を図１４Ｃに示す。この加算器１０８は、演算増幅器１１４と、抵抗素子１１５，１１６と、容量素子１１７，１１８と、で構成されるトランスインピーダンス増幅器である。演算増幅器１１４の正の入力端子には、個別混合器１００～１０７からの電流（電流値をそれぞれＩ０，Ｉ１，…，Ｉ７とする）が流れ込み、その合計の電流が抵抗素子１１５（抵抗値をＲとする）を流れる。その結果、演算増幅器１１４の上側の出力端子からは、流れ込んだ電流を加算した値に比例する電圧（Ｒ×（Ｉ０＋Ｉ１＋．．．＋Ｉ７））が出力される。一方、演算増幅器１１４の負の入力端子には、正端子とは逆の電流が流れ込み、その結果、演算増幅器１１４の下側の出力端子からは、逆の電圧（－Ｒ×（Ｉ０＋Ｉ１＋．．．＋Ｉ７））が出力される。容量素子１１７，１１８は、不要な妨害信号を除去するために用いられる。
　なお、本実施形態の周波数変換器に入力される受信ＲＦ信号がＲＦ電流信号である場合には、個別混合器１００～１０７を、図１５Ａまたは図１５Ｂに示す構成にすることも可能である。この場合、個別混合器１００～１０７を構成するのは、スイッチングペア１１１または１１２と、電流信号を電圧信号に変換するための個別負荷抵抗１２０または１２２と、電圧信号を再度電流信号に変換するための個別電圧電流変換器１２１または１２３と、である。ＦＩＲ（Finite　Impulse　Response）フィルタのタップ係数に対応する、個別混合器１００～１０７の変換利得の可変機能は、図１５Ａでは個別負荷抵抗１２０で、図１５Ｂでは個別電圧電流変換器１２３で、それぞれ実現している。なお、個別負荷抵抗１２０，１２２は、図１４Ｃで示したような演算増幅器を用いたトランスインピーダンス増幅器でも構成可能である。逆に、個別混合器１００～１０７の出力を加算する加算器１０８（図１３）は、通常の負荷抵抗でも構成可能である。
（６）第６の実施形態
　図１６に、本発明の第６の実施形態の受信機の構成を示す。本実施形態の受信機は、第１から第５の実施形態のいずれかで示した混合器１０およびＬＯ信号生成器１１と、受信ＲＦ信号を受信機の使用帯域内に帯域制限する帯域選択フィルタ１３０と、ＬＮＡ１３１と、混合器１０の出力信号から所望信号周波数近傍の周波数に位置する妨害信号を除去するチャネル選択フィルタ１３２と、で構成される。
　本実施形態の受信機は、ただ１つの帯域選択フィルタ１３０を用い、ＲＦトラッキングフィルタを用いることなく、ＬＯ信号の高調波による妨害信号の混信を防ぐことができる。なお、通信に必要とされる信号対雑音比によっては、ＬＮＡ１３１は必ずしも必要ない。また、混合器１０の後段に、アナログデジタル変換器を設け、チャネル選択フィルタ１３２の機能をデジタル回路で実現することも可能である。
（７）第７の実施形態
　図１７に、本発明の第７の実施形態の受信機の構成を示す。本実施形態の受信機は、第６の実施形態と比較して、チャネル選択フィルタ１３２の出力信号の電力を検出する電力検出器１４０と、ＬＯ信号生成器１１に入力する制御ワードＣＷを制御する制御器１４１と、を追加した点が異なる。制御器１４１は、通信開始前に、受信機の使用帯域（帯域選択フィルタ１３０の通過帯域）内でＬＯ周波数を掃引することで、ＬＯ周波数ごとのチャネル選択フィルタ１３２の出力信号の電力を表す電波強度分布を検知し、検知した電波強度分布に応じて、ＬＯ信号生成器１１の位相分解能を制御する。
　以下、本実施形態の受信機の動作を、第１の実施形態の数値例を用いて説明する。
　例えば、ＬＯ周波数の３倍、５倍の周波数が、受信機の使用帯域内であったとしても、通信開始前に検知した電波強度分布から、その周波数に位置する妨害信号の電波強度が十分低いことが分かっていれば、ＣＷ＝８のままでも所望信号を復調できる。つまり、ＬＯ信号生成器１１に求められる位相分解能は粗くてもよく、その分、可変周波数発振器４０の発振周波数などで消費される電流を抑えることができる。ＣＷ＝４，２の場合も同様であり、ＬＯ信号の高調波が使用帯域内に存在する場合でも、妨害信号の周波数と電波強度によっては、ＣＷを大きくし、位相分解能を粗くすることが可能である。制御器１４１は、ＬＯ周波数と使用帯域内の電波強度分布とに基づき、ＬＯ信号生成器１１に必要な位相分解能を決定し制御する。したがって、制御器１４１は、図７Ｂで示した周波数位相制御器４８の機能を兼ねる（図１７では、可変周波数発振器４０を制御するための、周波数制御信号は図示していない）。本実施形態の受信機は、電波強度分布を検知し、使用されていない帯域を使って通信する、コグニティブ無線にも適用可能である。
（８）第８の実施形態
　図１８に、本発明の第８の実施形態の受信機の構成を示す。本実施形態の受信機は、第７の実施形態と比較して、新たに混合器１５０、ＬＯ信号生成器１５１、およびチャネル選択フィルタ１５２を追加した点が異なる。本実施形態の構成では、通信中、ＬＯ周波数が固定されたＬＯ信号生成器１５１とは独立に、ＬＯ信号生成器１１の周波数を掃引できるので、通信中にも使用帯域内の電波強度分布を検知することが可能である。制御器１４１から、ＬＯ信号生成器１５１に入力される信号（点線）は、使用帯域内の電波強度分布に応じて、適宜ＣＷが更新されることを意味している（図１８では、可変周波数発振器４０を制御するための、周波数変換信号は図示していない）。これにより、通信中に時間変化する電波強度分布に応じて、最適な位相分解能を設定することができる。
　上記の実施の形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
　受信機に用いられる周波数変換器であって、
　ＬＯ信号を生成して出力するＬＯ信号生成器と、
　前記受信機で使用される使用帯域内に帯域制限された受信信号を、ＬＯ信号との乗算により周波数変換して出力する混合器と、を有し、
　前記ＬＯ信号生成器は、位相分解能が可変であることを特徴とする周波数変換器。
（付記２）
　前記ＬＯ信号生成器の位相分解能は、ＬＯ信号のＬＯ周波数に応じて決定されることを特徴とする、付記１に記載の周波数変換器。
（付記３）
　ＬＯ周波数の（２Ｎ０－３）次までが前記使用帯域内にある場合、Ｎ０以上の整数Ｎに対し、前記ＬＯ信号生成器の位相分解能を１８０／Ｎとすることを特徴とする、付記２に記載の周波数変換器。
（付記４）
　前記Ｎは２のべき乗であることを特徴とする、付記３に記載の周波数変換器。
（付記５）
　前記ＬＯ信号生成器は、
　可変周波数発振器と、
　前記可変周波数発振器の出力信号と、前記ＬＯ信号生成器の位相分解能を変えるための制御信号と、に応じた位相値を出力する位相計数器と、
　前記位相計数器から出力された位相値を、該位相値に対応する振幅値に変換し、変換した振幅値をＬＯ信号として前記混合器に出力する位相振幅値変換器と、を有することを特徴とする、付記１から４のいずれか１項に記載の周波数変換器。
（付記６）
　前記位相計数器は、
　前記可変周波数発振器の出力信号に同期して計数動作を行い、該計数結果を出力する計数器と、
　前記計数器から出力された計数結果と前記制御信号とを乗算し、該乗算結果を前記位相値として前記位相振幅値変換器に出力する乗算器と、を有することを特徴とする、付記５に記載の周波数変換器。
（付記７）
　前記乗算器は、
　ビットシフト演算器であることを特徴とする、付記６に記載の周波数変換器。
（付記８）
　前記位相計数器は、
　前記制御信号に応じてビット数が変わる計数器を有し、
　前記計数器は
　前記可変周波数発振器の出力信号に同期して計数動作を行い、該計数結果を前記位相値として前記位相振幅値変換器に出力することを特徴とする、付記５に記載の周波数変換器。
（付記９）
　前記位相計数器は、
　前記位相計数器から出力される位相値と前記制御信号とを加算し、該加算結果を出力する加算器と、
　前記加算器から出力された加算結果を、前記可変周波数発振器の出力信号に同期して遅延させた上で前記位相値として前記位相振幅値変換器に出力する遅延器と、を有することを特徴とする、付記５に記載の周波数変換器。
（付記１０）
　前記位相振幅値変換器は、
　前記位相計数器から出力された位相値を、該位相値に対応するデジタルの振幅値に変換して出力するルックアップテーブルと、
　前記ルックアップテーブルから出力された振幅値をデジタルからアナログに変換し、変換した振幅値をＬＯ信号として前記混合器に出力するデジタルアナログ変換器と、を有することを特徴とする、付記５から９のいずれか１項に記載の周波数変換器。
（付記１１）
　前記位相振幅値変換器は、
　前記デジタルアナログ変換器の後段に挿入されるフィルタをさらに有することを特徴とする、付記１０に記載の周波数変換器。
（付記１２）
　前記振幅値は、正弦値または余弦値であることを特徴とする、付記５から１１のいずれか１項に記載の周波数変換器。
（付記１３）
　前記ＬＯ信号生成器は、
　可変周波数発振器と、
　前記可変周波数発振器の出力信号と、前記ＬＯ信号生成器の位相分解能を変えるための制御信号と、に応じた位相値を出力する位相計数器と、
　前記位相計数器から出力される位相値が予め指定された位相値と一致することを検出した場合、２値の個別ＬＯ信号を前記混合器に出力する複数の個別一致検出器と、を有し、
　前記混合器は、
　前記複数の個別一致検出器に対応して設けられ、対応する個別一致検出器からの個別ＬＯ信号と受信信号とを乗算し、該乗算結果を予め指定された利得で重み付けして出力する複数の個別混合器と、
　前記複数の個別混合器から出力された、重み付けされた乗算結果を加算して出力する加算器と、を有することを特徴とする、付記１から４のいずれか１項に記載の周波数変換器。
（付記１４）
　前記個別混合器に予め指定された利得は、対応する個別一致検出器からの個別ＬＯ信号の位相に対応する余弦値または正弦値に比例した値であることを特徴とする、付記１３に記載の周波数変換器。
（付記１５）
　付記１から１４のいずれか１項に記載の周波数変換器と、
　前記周波数変換器の前段に設けられ、受信信号を前記使用帯域内に帯域制限する帯域選択フィルタと、を有することを特徴とする受信機。
（付記１６）
　前記周波数変換器の出力信号から、所望信号周波数近傍の妨害信号を除去するチャネル選択フィルタと、
　前記チャネル選択フィルタの出力信号の電力を検出する電力検出器と、
　前記ＬＯ信号生成器のＬＯ周波数を掃印することによって得られる、ＬＯ周波数ごとの前記チャネル選択フィルタの出力信号の電力に応じて、前記ＬＯ信号生成器の位相分解能を制御する制御器と、をさらに有することを特徴とする、付記１５に記載の受信機。
（付記１７）
　前記周波数変換器および前記チャネル選択フィルタをそれぞれ２つ以上有することを特徴とする、付記１６に記載の受信機。
　以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。
　本出願は、２０１０年６月２９日に出願された日本出願特願２０１０－１４７４９６を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (10)

  1. 　受信機に用いられる周波数変換器であって、
    　ＬＯ信号を生成して出力するＬＯ信号生成器と、
    　前記受信機で使用される使用帯域内に帯域制限された受信信号を、ＬＯ信号との乗算により周波数変換して出力する混合器と、を有し、
    　前記ＬＯ信号生成器は、位相分解能が可変であることを特徴とする周波数変換器。
  2. 　ＬＯ信号のＬＯ周波数の（２Ｎ０－３）次までが前記使用帯域内にある場合、Ｎ０以上の整数Ｎに対し、前記ＬＯ信号生成器の位相分解能を１８０／Ｎとすることを特徴とする、請求項１に記載の周波数変換器。
  3. 　前記Ｎは２のべき乗であることを特徴とする、請求項２に記載の周波数変換器。
  4. 　前記ＬＯ信号生成器は、
    　可変周波数発振器と、
    　前記可変周波数発振器の出力信号と、前記ＬＯ信号生成器の位相分解能を変えるための制御信号と、に応じた位相値を出力する位相計数器と、
    　前記位相計数器から出力された位相値を、該位相値に対応する振幅値に変換し、変換した振幅値をＬＯ信号として前記混合器に出力する位相振幅値変換器と、を有することを特徴とする、請求項１から３のいずれか１項に記載の周波数変換器。
  5. 　前記位相計数器は、
    　前記可変周波数発振器の出力信号に同期して計数動作を行い、該計数結果を出力する計数器と、
    　前記計数器から出力された計数結果と前記制御信号とを乗算し、該乗算結果を前記位相値として前記位相振幅値変換器に出力する乗算器と、を有することを特徴とする、請求項４に記載の周波数変換器。
  6. 　前記位相計数器は、
    　前記制御信号に応じてビット数が変わる計数器を有し、
    　前記計数器は
    　前記可変周波数発振器の出力信号に同期して計数動作を行い、該計数結果を前記位相値として前記位相振幅値変換器に出力することを特徴とする、請求項４に記載の周波数変換器。
  7. 　前記位相計数器は、
    　前記位相計数器から出力される位相値と前記制御信号とを加算し、該加算結果を出力する加算器と、
    　前記加算器から出力された加算結果を、前記可変周波数発振器の出力信号に同期して遅延させた上で前記位相値として前記位相振幅値変換器に出力する遅延器と、を有することを特徴とする、請求項４に記載の周波数変換器。
  8. 　前記位相振幅値変換器は、
    　前記位相計数器から出力された位相値を、該位相値に対応するデジタルの振幅値に変換して出力するルックアップテーブルと、
    　前記ルックアップテーブルから出力された振幅値をデジタルからアナログに変換し、変換した振幅値をＬＯ信号として前記混合器に出力するデジタルアナログ変換器と、を有することを特徴とする、請求項４から７のいずれか１項に記載の周波数変換器。
  9. 　前記ＬＯ信号生成器は、
    　可変周波数発振器と、
    　前記可変周波数発振器の出力信号と、前記ＬＯ信号生成器の位相分解能を変えるための制御信号と、に応じた位相値を出力する位相計数器と、
    　前記位相計数器から出力される位相値が予め指定された位相値と一致することを検出した場合、２値の個別ＬＯ信号を前記混合器に出力する複数の個別一致検出器と、を有し、
    　前記混合器は、
    　前記複数の個別一致検出器に対応して設けられ、対応する個別一致検出器からの個別ＬＯ信号と受信信号とを乗算し、該乗算結果を予め指定された利得で重み付けして出力する複数の個別混合器と、
    　前記複数の個別混合器から出力された、重み付けされた乗算結果を加算して出力する加算器と、を有することを特徴とする、請求項１から３のいずれか１項に記載の周波数変換器。
  10. 　請求項１から９のいずれか１項に記載の周波数変換器と、
    　前記周波数変換器の前段に設けられ、受信信号を前記使用帯域内に帯域制限する帯域選択フィルタと、を有することを特徴とする受信機。
PCT/JP2011/059235 2010-06-29 2011-04-14 周波数変換器およびそれを用いた受信機 WO2012002023A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012522493A JP5790650B2 (ja) 2010-06-29 2011-04-14 周波数変換器およびそれを用いた受信機
US13/806,570 US9036390B2 (en) 2010-06-29 2011-04-14 Frequency converter that suppresses crosstalk that occurs between a local oscillation signal and a received signal, and receiver that uses the frequency converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010147496 2010-06-29
JP2010-147496 2010-06-29

Publications (1)

Publication Number Publication Date
WO2012002023A1 true WO2012002023A1 (ja) 2012-01-05

Family

ID=45401760

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/059235 WO2012002023A1 (ja) 2010-06-29 2011-04-14 周波数変換器およびそれを用いた受信機

Country Status (3)

Country Link
US (1) US9036390B2 (ja)
JP (1) JP5790650B2 (ja)
WO (1) WO2012002023A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104242922A (zh) * 2014-09-16 2014-12-24 华为技术有限公司 无线通信设备及其频率合成装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6611441B2 (ja) * 2014-02-28 2019-11-27 地方独立行政法人東京都立産業技術研究センター 周波数変換ユニット、計測システム及び計測方法
FR3046467B1 (fr) * 2016-01-04 2018-02-16 Thales Procede d'elimination d'un signal en provenance d'un radar de bord
CN111211737B (zh) * 2020-03-03 2024-05-31 芯原微电子(上海)股份有限公司 高谐波抑制比混频电路
US11811413B2 (en) * 2021-10-13 2023-11-07 Mediatek Inc. Poly phase filter with phase error enhance technique

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198847A (ja) * 2001-11-01 2002-07-12 Mitsubishi Electric Corp 通信装置、周波数シンセサイザ、通信方法及びシンセサイズ方法
JP2008523734A (ja) * 2004-12-10 2008-07-03 マックスリニアー，インコーポレイティド 高調波除去受信機のアーキテクチャーと混合器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3991419A (en) * 1976-01-26 1976-11-09 The United States Of America As Represented By The Secretary Of The Interior Receiver system for locating transmitters
US6636730B2 (en) * 1998-12-23 2003-10-21 Telasic Communications, Inc. Wideband IF image rejecting receiver
JP4520586B2 (ja) 2000-02-10 2010-08-04 アンリツ株式会社 周波数シンセサイザおよびガウス雑音発生装置
JP3729171B2 (ja) 2002-11-26 2005-12-21 松下電器産業株式会社 混合回路とこれを用いた高周波信号受信装置
US20060274215A1 (en) 2005-06-06 2006-12-07 Chao-Wen Tseng Single-conversion integrated circuit TV tuner
JP2007017650A (ja) 2005-07-07 2007-01-25 Seiko Epson Corp Ａｄ変換装置、および当該ａｄ変換装置を備えた画像表示装置、プロジェクタ、当該ａｄ変換装置の変換精度補正方法
JP2009273102A (ja) 2008-04-09 2009-11-19 Panasonic Corp 周波数変換回路とこれを用いた高周波受信部

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198847A (ja) * 2001-11-01 2002-07-12 Mitsubishi Electric Corp 通信装置、周波数シンセサイザ、通信方法及びシンセサイズ方法
JP2008523734A (ja) * 2004-12-10 2008-07-03 マックスリニアー，インコーポレイティド 高調波除去受信機のアーキテクチャーと混合器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104242922A (zh) * 2014-09-16 2014-12-24 华为技术有限公司 无线通信设备及其频率合成装置
CN104242922B (zh) * 2014-09-16 2017-08-25 华为技术有限公司 无线通信设备及其频率合成装置

Also Published As

Publication number Publication date
JPWO2012002023A1 (ja) 2013-08-22
JP5790650B2 (ja) 2015-10-07
US20130094270A1 (en) 2013-04-18
US9036390B2 (en) 2015-05-19

Similar Documents

Publication Publication Date Title
EP2248257B1 (en) Improvements in or relating to radio receivers
JP5821846B2 (ja) 周波数変換器およびそれを用いた受信機
US5841388A (en) A/D converter apparatus with frequency conversion function and radio apparatus using the same
JP2926615B2 (ja) Ｓｓｂ信号発生器
EP2408118B1 (en) Conversion system
US20090086844A1 (en) Method And System For A Programmable Local Oscillator Generator Utilizing A DDFS For Extremely High Frequencies
JP5494370B2 (ja) 多相クロック生成回路
TWI392358B (zh) 直接轉換電視調諧器及其方法
JP5790650B2 (ja) 周波数変換器およびそれを用いた受信機
JP2004523142A (ja) 広帯域高速ホッピング受信機フロントエンドおよび混合方法
JP5751255B2 (ja) 信号処理回路、信号処理方法及び制御プログラムの記録媒体
EP1425845B1 (en) Harmonic mixer
JP5445591B2 (ja) ミキサ回路およびばらつき抑制方法
JP2017069824A (ja) 受信機および通信システム
EP3008819B1 (en) Quadrature mixer arrangement
EP1443640A1 (en) Reference oscillator phase noise compensation circuitry
US9450538B2 (en) Harmonic rejection mixer arrangement
JP3993573B2 (ja) 複数の無線システムに対応可能な無線通信装置
JP2009077009A (ja) 受信回路及び電子機器
JP2004336280A (ja) デジタル変調送信機
US20070211824A1 (en) Digital quadrature modulation circuit provided with D/A converter and digital communication apparatus
US8639206B1 (en) Method and apparatus for quadrature mixer circuits
US20090085611A1 (en) Method And System For A Programmable Local Oscillator Generator Based On Quadrature Mixing Using A Phase Shifter
JP4705443B2 (ja) 受信システム
JPH10136045A (ja) 復調装置および通信端末装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11800493

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012522493

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13806570

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11800493

Country of ref document: EP

Kind code of ref document: A1