WO2011118685A1 - 太陽電池及びその製造方法 - Google Patents

太陽電池及びその製造方法 Download PDF

Info

Publication number
WO2011118685A1
WO2011118685A1 PCT/JP2011/057115 JP2011057115W WO2011118685A1 WO 2011118685 A1 WO2011118685 A1 WO 2011118685A1 JP 2011057115 W JP2011057115 W JP 2011057115W WO 2011118685 A1 WO2011118685 A1 WO 2011118685A1
Authority
WO
WIPO (PCT)
Prior art keywords
solar cell
layer
semiconductor
semiconductor layer
insulating layer
Prior art date
Application number
PCT/JP2011/057115
Other languages
English (en)
French (fr)
Inventor
三島　孝博
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Publication of WO2011118685A1 publication Critical patent/WO2011118685A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a solar cell manufacturing method and a solar cell.
  • the present invention relates to a method for manufacturing a back junction solar cell and a solar cell.
  • back junction solar cells in which a semiconductor junction is formed on the back surface side of the solar cell and no semiconductor junction is formed on the light receiving surface side (for example, Patent Documents 1 and 2 listed below and Non-patent document 1).
  • this back junction solar cell it is not necessary to provide an electrode on the light receiving surface side. For this reason, in the back junction solar cell, the light receiving efficiency can be increased. Therefore, higher power generation efficiency can be realized.
  • the solar cell can be connected by the wiring material only on the back surface side. For this reason, a wide wiring material can be used. Therefore, the voltage drop by wiring a plurality of solar cells using the wiring material can be suppressed.
  • Non-Patent Document 1 describes that the insulating layer is composed of a silicon oxide layer or an alumina layer.
  • the insulating layer that insulates the n-type semiconductor layer and the p-type semiconductor layer is required to have high insulating properties. For this reason, the insulating layer that insulates the n-type semiconductor layer from the p-type semiconductor layer is composed of an oxide layer such as a silicon oxide layer or an alumina layer having high insulating properties as described in Non-Patent Document 1 above. It was considered preferable to do.
  • the present inventor has found that when an oxide layer such as a silicon oxide layer or an alumina layer is used as an insulating layer that insulates the n-type semiconductor layer and the p-type semiconductor layer, photoelectric conversion of the solar cell is performed. We have found that the efficiency may be low.
  • This invention is made
  • the present inventor has found that when an oxide layer is used as an insulating layer that insulates an n-type semiconductor layer and a p-type semiconductor layer, the photoelectric conversion efficiency is lowered on the oxide layer. In the step of cleaning the surface of the semiconductor substrate before forming the layer, it has been found that impurities are generated from the oxide layer and the surface of the semiconductor substrate is contaminated. As a result, the present inventor came to make the present invention.
  • a method for manufacturing a solar cell according to the present invention includes a step of preparing a semiconductor substrate having first and second main surfaces, a first junction forming step, an insulating layer forming step, a cleaning step, 2 joining formation processes.
  • the first junction forming step is located on a part of the first main surface of the semiconductor substrate, and includes a first semiconductor layer made of one of a p-type semiconductor and an n-type semiconductor, and the first semiconductor. Forming a first electrode located on the layer.
  • the insulating layer forming step covers the first semiconductor layer and the first electrode, while exposing at least a part of a portion of the first main surface that is not covered by the first semiconductor layer. Is a step of forming.
  • the cleaning step is a step of cleaning the first main surface of the semiconductor substrate on which the insulating layer is formed.
  • the second bonding formation step is located on the exposed portion of the first main surface of the semiconductor substrate after the cleaning step, and a second semiconductor layer made of the other of the p-type semiconductor and the n-type semiconductor, And forming a second electrode located on the second semiconductor layer.
  • the insulating layer forming step is a step of forming the insulating layer so that at least the outermost layer of the insulating layer is an amorphous silicon layer containing no hydrogen.
  • the “amorphous silicon layer” is a layer made of amorphous silicon.
  • amorphous silicon includes microcrystalline silicon.
  • Microcrystalline silicon refers to silicon in which the average particle size of silicon crystals precipitated in amorphous silicon is 1 nm to 50 nm or less.
  • an amorphous silicon layer by a vapor deposition method in the insulating layer forming step.
  • the vapor deposition method include an electron beam vapor deposition method, a resistance heating vapor deposition method, and a sputtering method.
  • the insulating layer may be an amorphous silicon layer.
  • the portion other than the outermost layer of the insulating layer may be made of at least one of silicon oxide and silicon nitride.
  • the cleaning step preferably includes a step of cleaning with hydrofluoric acid.
  • a third semiconductor layer made of an intrinsic semiconductor is further formed between the semiconductor substrate and the first semiconductor layer, and in the second junction forming step, the semiconductor substrate and the first semiconductor layer are formed. It is preferable to further form a fourth semiconductor layer made of an intrinsic semiconductor between the two semiconductor layers.
  • an “intrinsic semiconductor” refers to a semiconductor formed so as not to substantially contain doping impurities.
  • the second semiconductor layer and the second electrode so as to cover the first main surface in the second bonding formation step.
  • the solar cell according to the present invention includes a semiconductor substrate, a first semiconductor layer, a first electrode, an insulating layer, a second semiconductor layer, and a second electrode.
  • the semiconductor substrate has first and second main surfaces.
  • the first semiconductor layer is formed on a portion of the first main surface of the semiconductor substrate.
  • the first semiconductor layer is made of one of a p-type semiconductor and an n-type semiconductor.
  • the first electrode is formed on the first semiconductor layer.
  • the insulating layer covers the first semiconductor layer and the first electrode, and is formed so as to expose at least a part of the portion of the first main surface that is not covered by the first semiconductor layer. Yes.
  • the second semiconductor layer is formed on the exposed portion of the first main surface of the semiconductor substrate.
  • the second semiconductor layer is made of the other of the p-type semiconductor and the n-type semiconductor.
  • the second electrode is formed on the second semiconductor layer.
  • At least the outermost layer of the insulating layer is composed of an amorphous silicon layer formed so as not to contain hydrogen.
  • a solar cell manufacturing method with high photoelectric conversion efficiency and a solar cell with high photoelectric conversion efficiency are provided.
  • FIG. 2 is a schematic cross-sectional view taken along line II-II in FIG. It is a flowchart showing the manufacturing process of the solar cell in 1st Embodiment. It is a schematic sectional drawing showing the film-forming process of the insulating film in 1st Embodiment. It is a schematic sectional drawing showing the patterning process of the insulating film in 1st Embodiment. It is schematic-drawing sectional drawing of the solar cell which concerns on 2nd Embodiment.
  • the solar cell 1 shown in FIG. 1 is merely an example.
  • the present invention is not limited to the solar cell 1 at all.
  • FIG. 1 is a schematic plan view of the back surface of the solar cell according to the first embodiment.
  • FIG. 2 is a schematic cross-sectional view of the solar cell according to the first embodiment.
  • the solar cell 1 is a solar cell having a BSF (Back Surface Field) structure and a HIT (registered trademark) structure.
  • the solar cell 1 may be used as a solar cell module in which a plurality of solar cells 1 are connected by a wiring material. .
  • the solar cell 1 includes a semiconductor substrate 10 made of a semiconductor material.
  • the semiconductor substrate 10 has a light receiving surface 10a as a second main surface and a back surface 10b as a first main surface.
  • the semiconductor substrate 10 generates carriers by receiving the light 11 on the light receiving surface 10a.
  • the carriers are holes and electrons that are generated when light is absorbed by the semiconductor substrate 10.
  • the semiconductor substrate 10 has n-type or p-type conductivity.
  • the semiconductor substrate 10 is made of, for example, a crystalline semiconductor material or a compound semiconductor material.
  • Specific examples of the compound semiconductor material include GaAs and InP.
  • Specific examples of the crystalline semiconductor material include single crystal silicon and crystalline silicon such as polycrystalline silicon.
  • the semiconductor substrate 10 is made of n-type crystalline silicon.
  • An i-type amorphous semiconductor layer 12 made of an intrinsic amorphous semiconductor (hereinafter, the intrinsic semiconductor is referred to as an “i-type semiconductor”) is formed on the light receiving surface 10 a of the semiconductor substrate 10.
  • an n-type amorphous semiconductor layer 13 having the same conductivity type as that of the semiconductor substrate 10 is formed on the i-type amorphous semiconductor layer 12.
  • a reflection suppression film (not shown) that suppresses reflection of light may be formed on the n-type amorphous semiconductor layer 13.
  • a plurality of IP stacked bodies 14 are formed on a part of the back surface 10b of the semiconductor substrate 10 as shown in FIG. Specifically, the plurality of IP laminates 14 are formed in stripes on the back surface 10b in parallel with each other at a predetermined interval.
  • each of the plurality of IP stacked bodies 14 includes a stacked body of an i-type amorphous semiconductor layer 15 and a p-type amorphous semiconductor layer 16 as a first semiconductor layer. Yes.
  • the plurality of i-type amorphous semiconductor layers 15 are formed in stripes on the back surface 10b of the semiconductor substrate 10 in parallel with each other.
  • the i-type amorphous semiconductor layer 15 is heterojunction with the semiconductor substrate 10.
  • the i-type amorphous semiconductor layer 15 is a layer made of an amorphous intrinsic semiconductor. Specifically, in this embodiment, the i-type amorphous semiconductor layer 15 is made of i-type amorphous silicon containing hydrogen.
  • the p-type amorphous semiconductor layer 16 is formed on each i-type amorphous semiconductor layer 15.
  • the p-type amorphous semiconductor layer 16 is formed in contact with the i-type amorphous semiconductor layer 15.
  • the p-type amorphous semiconductor layer 16 is an amorphous semiconductor layer to which a p-type dopant is added and has p-type conductivity.
  • the p-type amorphous semiconductor layer 16 is made of p-type amorphous silicon containing hydrogen.
  • the i (thickness of about several to 250 inches) i between the crystalline semiconductor substrate 10 and the p-type amorphous semiconductor layer 16 does not substantially contribute to power generation.
  • a HIT structure in which the type amorphous semiconductor layer 15 is provided is configured.
  • a p-side electrode 17 serving as a first electrode is formed on each of the plurality of p-type amorphous semiconductor layers 16.
  • the p-side electrode 17 is a collecting electrode that collects holes through the p-type amorphous semiconductor layer 16.
  • the p-side electrode 17 is not particularly limited as long as it can collect holes.
  • the p-side electrode 17 is composed of a stacked body of a TCO (Transparent Conducting Oxide) layer 17a and a metal layer 17b.
  • the TCO layer 17 a is formed on the p-type amorphous semiconductor layer 16.
  • the TCO layer 17a is made of, for example, a transparent conductive oxide (TCO) such as ITO (Indium Tin Oxide).
  • the metal layer 17b is made of a metal such as silver or aluminum or an alloy containing a metal such as silver or aluminum.
  • a metal such as silver or aluminum or an alloy containing a metal such as silver or aluminum.
  • the TCO layer 17a is made of ITO and the metal layer 17b is made of aluminum will be described.
  • An insulating layer 18 is formed on the p-side electrode 17.
  • the insulating layer 18 covers the p-side electrode 17, the IP stacked body 14, and a part of the back surface 10 b of the semiconductor substrate 10.
  • a part of the back surface 10b of the semiconductor substrate 10 is not covered with the insulating layer 18 and is exposed.
  • a BSF (Back Surface Field) junction described later is formed on the exposed portion 10b1 exposed from the insulating layer 18 on the back surface 10b.
  • the configuration of the insulating layer 18 will be described in detail later.
  • An IN laminate 19 is formed on the exposed portion 10b1 of the back surface 10b.
  • the IN stacked body 19 is formed on the entire surface of the back surface 10 b including the surface of the IP stacked body 14.
  • the IN stacked body 19 includes an i-type amorphous semiconductor layer 20 and an n-type amorphous semiconductor layer 21 as a second semiconductor layer.
  • the i-type amorphous semiconductor layer 20 is formed so as to cover substantially the entire back surface 10b including the exposed portion 10b1.
  • the i-type amorphous semiconductor layer 20 is heterojunction with the semiconductor substrate 10. Similar to the i-type amorphous semiconductor layer 15, the i-type amorphous semiconductor layer 20 is a layer made of an amorphous intrinsic semiconductor. Specifically, in this embodiment, the i-type amorphous semiconductor layer 20 is made of i-type amorphous silicon containing hydrogen.
  • the n-type amorphous semiconductor layer 21 is formed in a planar shape so as to cover the i-type amorphous semiconductor layer 20.
  • the n-type amorphous semiconductor layer 21 is formed in contact with the i-type amorphous semiconductor layer 20.
  • the n-type amorphous semiconductor layer 21 is an amorphous semiconductor layer to which an n-type dopant is added and has n-type conductivity.
  • the n-type amorphous semiconductor layer 21 is made of n-type amorphous silicon containing hydrogen.
  • an n-side electrode 22 as a second electrode is formed in a planar shape.
  • the n-side electrode 22 is a collecting electrode that collects electrons via the n-type amorphous semiconductor layer 21.
  • a BSF structure in which the i-type amorphous semiconductor layer 20 and the n-type amorphous semiconductor layer 21 are provided between the semiconductor substrate 10 and the n-side electrode 22 is configured. Yes. For this reason, recombination of minority carriers on the back surface 10b can be effectively suppressed.
  • the n-side electrode 22 is not particularly limited as long as it can collect electrons.
  • the n-side electrode 22 includes a TCO layer 22a and a metal layer 22b.
  • the TCO layer 22a is made of a transparent conductive oxide (TCO) such as ITO, for example, similarly to the TCO layer 17a.
  • the metal layer 22b is made of a metal such as silver or aluminum or an alloy containing a metal such as silver or aluminum.
  • TCO transparent conductive oxide
  • the metal layer 22b is made of a metal such as silver or aluminum or an alloy containing a metal such as silver or aluminum.
  • the insulating layer 18 includes a first insulating layer 18a and a second insulating layer 18b.
  • the first insulating layer 18 a is formed so as to cover the p-side electrode 17, the IP stacked body 14, and a part of the back surface 10 b of the semiconductor substrate 10.
  • the second insulating layer 18b is formed on the first insulating layer 18a. Substantially the entire portion excluding the end portion of the first insulating layer 18a is covered with the second insulating layer 18b.
  • the second insulating layer 18b constituting the outermost layer of the insulating layer 18 includes a p-type amorphous semiconductor layer 16 as a first semiconductor layer and an n-type amorphous semiconductor layer as a second semiconductor layer. And an amorphous semiconductor having an electric resistance higher than that of each of the two.
  • the second insulating layer 18b is made of morphous silicon formed without adding hydrogen.
  • the material of the 1st insulating layer 18a located inside the 2nd insulating layer 18b is not specifically limited as long as it has insulation.
  • the first insulating layer 18a is, for example, oxides typified by silicon oxide such as SiO 2, nitride typified by silicon nitride, such as SiN, carbides typified by silicon carbide, such as SiC, a high-resistance crystal It can be formed of silicon such as silicon or amorphous silicon, or an organic material having an insulating property.
  • the organic material having an insulating property include imide resins such as polyimide, fluororesins such as Teflon (registered trademark), polycarbonate, and liquid crystal polymer.
  • silicon oxide and silicon nitride are preferable as the material of the first insulating layer 18a.
  • the thickness of the insulating layer 18 is not particularly limited as long as it can sufficiently insulate the p-type amorphous semiconductor layer 16 and the n-type amorphous semiconductor layer 21, and depends on the material of the insulating layer 18 and the like. Can be set as appropriate.
  • the thickness of the insulating layer 18 is preferably about 20 nm to 100 ⁇ m, for example, and more preferably 50 nm to 5 ⁇ m.
  • the thickness of the first insulating layer 18a is preferably about 20 nm to 100 ⁇ m, for example, and more preferably 50 nm to 5 ⁇ m.
  • the thickness of the second insulating layer 18b is preferably about 10 nm to 1000 nm, for example, and more preferably 20 nm to 200 nm.
  • FIG. 3 is a flowchart showing the manufacturing process of the solar cell 1.
  • 4 and 5 are schematic cross-sectional views for explaining the manufacturing process of the solar cell 1. Next, an example of a method for manufacturing the solar cell 1 according to this embodiment will be described with reference to FIGS.
  • a semiconductor substrate 10 is prepared. Specifically, in the present embodiment, a semiconductor substrate 10 made of n-type crystalline silicon is prepared in which an i-type amorphous semiconductor layer 12 and an n-type amorphous semiconductor layer 13 are formed on the light receiving surface 10a side. .
  • the i-type amorphous semiconductor layer 12 and the n-type amorphous semiconductor layer 13 can be formed by, for example, a CVD (Chemical Vapor Deposition) method such as a plasma CVD method.
  • CVD Chemical Vapor Deposition
  • step S2 a first junction forming process for forming a HIT structure is performed.
  • an i-type amorphous semiconductor layer 15, a p-type amorphous semiconductor layer 16 as a first semiconductor layer, and a p-side electrode 17 as a first electrode are formed.
  • the i-type amorphous semiconductor layer 15 is formed in a state where a metal mask (not shown) is disposed on the back surface 10b of the semiconductor substrate 10.
  • step S2-2 the p-type amorphous semiconductor layer 16 is formed on the metal mask.
  • step S2-3, the p-side electrode 17 is formed on the metal mask.
  • a TCO layer 17a made of ITO is formed.
  • a metal layer 17b made of aluminum is formed.
  • the i-type amorphous semiconductor layer 15 and the p-type amorphous semiconductor layer 16 can be formed by, for example, a CVD method.
  • the TCO layer 17a can be formed by, for example, a sputtering method.
  • the metal layer 17b can be formed by, for example, a sputtering method or a vacuum evaporation method.
  • the insulating layer 18 covers the p-type amorphous semiconductor layer 16 and the p-side electrode 17, while at least a portion of the back surface 10b not covered by the p-type amorphous semiconductor layer 16 is covered. A portion is exposed (insulating layer forming step). Further, in the insulating layer forming step of step S3, the insulating layer 18 is formed so that at least the outermost layer of the insulating layer 18 is an amorphous silicon layer formed so as not to contain hydrogen.
  • the insulating film 23a for forming the first insulating layer 18a is formed in a planar shape on the back surface 10b.
  • the formation method of the insulating film 23a can be appropriately selected depending on the type of the insulating film 23a.
  • the insulating film 23a is silicon oxide, it can be formed by a sputtering method or the like.
  • an amorphous silicon film 23b for forming the second insulating layer 18b is formed on the insulating film 23a.
  • the amorphous silicon film 23b is preferably formed in an atmosphere not containing hydrogen by an evaporation method such as an electron beam evaporation method, a resistance heating evaporation method, or a sputtering method. This is because the amorphous silicon film 23b which is relatively thick and does not contain hydrogen can be formed in a short time.
  • step S3-3 the insulating film 23a and the amorphous silicon film 23b are patterned to form the insulating layer 18 composed of the first and second insulating layers 18a and 18b as shown in FIG. be able to.
  • the patterning of the insulating film 23a and the amorphous silicon film 23b can be performed by, for example, chemical etching using a resist film. More specifically, for example, a resist film having a shape corresponding to the shape to be patterned is disposed on the amorphous silicon film 23b, etched from above using an etchant such as hydrofluoric acid, and finally hydroxylated. By removing the resist using a sodium aqueous solution or the like, the insulating film 23a and the amorphous silicon film 23b can be patterned.
  • step S4 shown in FIG. 3 a cleaning process for cleaning the back surface 10b of the semiconductor substrate 10 on which the insulating layer 18 is formed is performed. It is preferable that the cleaning process of step S4 includes a process of cleaning with hydrofluoric acid. By doing so, the oxide film etc. on the back surface 10b of the semiconductor substrate 10 can be effectively removed.
  • step S4 first, cleaning by the RCA cleaning method is performed, and then cleaning by hydrofluoric acid is performed.
  • the RCA cleaning method is a kind of chemical cleaning method, and after cleaning with an alkaline aqueous solution containing hydrogen peroxide and ammonium hydroxide (SC1 cleaning), an acidic aqueous solution containing hydrochloric acid and hydrogen peroxide.
  • SC1 cleaning alkaline aqueous solution containing hydrogen peroxide and ammonium hydroxide
  • This is a cleaning method that performs cleaning by SC2 (SC2 cleaning).
  • SC1 cleaning organic contamination is removed
  • SC2 cleaning cations such as alkali ions, Al 3+ and Fe 3+ are removed.
  • step S5 a second bonding formation process for forming a BSF structure is performed.
  • an i-type amorphous semiconductor layer 20, an n-type amorphous semiconductor layer 21 as a second semiconductor layer, and an n-side electrode 22 as a second electrode are formed.
  • the i-type amorphous semiconductor layer 20 is formed in a planar shape so as to cover the back surface 10b by a CVD method or the like.
  • step S5-2 the n-type amorphous semiconductor layer 21 is formed in a planar shape so as to cover the back surface 10b by a CVD method or the like.
  • step S5-3 the n-side electrode 22 is formed.
  • the TCO layer 22a made of ITO is formed by sputtering or the like.
  • a metal layer 22b made of silver is formed by a sputtering method, a vacuum evaporation method, or the like.
  • Non-Patent Document 1 when the insulating layer is formed of an oxide layer, impurities generated from the insulating layer in the cleaning process adhere to the back surface of the semiconductor substrate. Therefore, since the back surface of the semiconductor substrate is contaminated, the i-type amorphous semiconductor layer 20 and the n-type amorphous semiconductor layer 21 cannot be suitably formed. As a result, there arises a problem that the photoelectric conversion efficiency of the obtained solar cell is lowered. In the case where the insulating film is formed of a silicon oxide layer, since the insulating layer is dissolved in hydrofluoric acid, it is difficult to clean the semiconductor substrate using hydrofluoric acid, which greatly restricts process conditions.
  • the second insulating layer 18b constituting the outermost layer of the insulating layer 18 is composed of an amorphous silicon layer that does not contain hydrogen and is formed in an atmosphere that does not contain hydrogen. . Therefore, in the cleaning process of step S4 shown in FIG. 3, a substance that contaminates the back surface 10b of the semiconductor substrate 10 from the insulating layer 18 is unlikely to be generated. Further, the amorphous silicon layer is difficult to dissolve in hydrofluoric acid. For this reason, in this embodiment, the washing
  • the cleanliness of the back surface 10b of the semiconductor substrate 10 can be sufficiently increased in the cleaning process. Therefore, the i-type amorphous semiconductor layer 20 and the n-type amorphous semiconductor layer 21 can be suitably formed. As a result, the solar cell 1 with high photoelectric conversion efficiency can be manufactured.
  • the following processing may be further performed in order to extract current from the p-side electrode 17 embedded in the insulating layer 18 to the outside. That is, for the portion from which current is taken out from the p-side electrode 17, the IN stacked body 19 and the n-side electrode 22 (both see FIG. 6) are not formed using a metal mask or the like. It may be.
  • the insulating layer (amorphous silicon layer, silicon nitride layer containing hydrogen, etc.) on the p-side electrode 17 from which current is taken out is protected with a resist film except for the processed portion. And then removed using sodium hydroxide and hydrogen fluoride. Through these steps, a part of the p-side electrode 17 covered with the insulating film can be exposed and current can be taken out to the outside.
  • the first insulating layer 18a is not completely covered by the second insulating layer 18b. A part of the first insulating layer 18a is exposed from the second insulating layer 18b. However, since most of the first insulating layer 18a is covered with the second insulating layer 18b, contaminants are hardly generated. Therefore, the solar cell 1 with high photoelectric conversion efficiency can be manufactured.
  • the first insulating layer 18a is formed of, for example, a silicon oxide layer, a silicon nitride layer, or the like, even if an eluate is generated from the first insulating layer 18a, for example.
  • the insulating layer 18a is made of an organic material or the like, there is little decrease in bonding characteristics due to the eluate. Therefore, the exposed portion 10b1 of the back surface 10b is not easily contaminated. Therefore, the solar cell 1 with higher photoelectric conversion efficiency can be manufactured.
  • the first insulating layer 18a is preferably completely covered with the second insulating layer 18b.
  • the first insulating layer 18a is completely covered with the second insulating layer 18b, for example, after the insulating film 23a is patterned, the amorphous silicon film 23b is formed and patterned. A method is mentioned.
  • the i-type amorphous semiconductor layer 15, the p-type amorphous semiconductor layer 16, and the p-side electrode 17 are covered with the insulating layer 18, the i-type amorphous semiconductor layer 20, n
  • the type amorphous semiconductor layer 21 and the n-side electrode 22 can be formed in a planar shape and do not need to be patterned. Therefore, the solar cell 1 can be easily manufactured.
  • FIG. 1 is referred to in common with the first embodiment.
  • FIG. 6 is a schematic cross-sectional view of a solar cell according to the second embodiment.
  • the solar cell 2 of the present embodiment differs from the solar cell 1 of the first embodiment only in the configuration of the insulating layer 18.
  • the solar cell 2 of the present embodiment includes the semiconductor substrate 10 having the light receiving surface 10a and the back surface 10b.
  • a stacked body of an i-type amorphous semiconductor layer 15 and a p-type amorphous semiconductor layer 16 as a first semiconductor layer is formed on a part of the back surface 10 b of the semiconductor substrate 10.
  • a p-side electrode 17 as a first electrode is formed on the p-type amorphous semiconductor layer 16.
  • the insulating layer 18 covers the p-type amorphous semiconductor layer 16 and the p-side electrode 17, while exposing at least a part of the portion of the back surface 10b that is not covered by the p-type amorphous semiconductor layer 16. Is formed.
  • the body is formed.
  • An n-side electrode 22 as a second electrode is formed on the n-type amorphous semiconductor layer 21.
  • the insulating layer 18 is composed of an amorphous silicon layer formed so as not to contain hydrogen.
  • the solar cell 2 of the present embodiment can be manufactured, for example, by the same procedure as Step S1 to Step S5 described in the first embodiment except for Step S3 shown in FIG.
  • the description of step S1, step S2, and steps S4 to S5 uses the description in the first embodiment, and only step S3 in this embodiment will be described.
  • step S3 first, an amorphous silicon film for forming the insulating layer 18 is formed on the back surface 10b in an atmosphere not containing hydrogen by an evaporation method such as an electron beam evaporation method or a resistance heating evaporation method. Form. Then, by patterning the amorphous silicon film by chemical etching, the insulating layer 18 made of an amorphous silicon layer formed so as not to contain hydrogen can be formed.
  • an evaporation method such as an electron beam evaporation method or a resistance heating evaporation method.
  • the insulating layer 18 is composed only of an amorphous silicon layer formed so as not to contain hydrogen, and the insulating layer 18 contains a substance that causes contamination of the back surface 10b of the semiconductor substrate 10 such as silicon oxide or alumina. Not. For this reason, it can suppress more effectively that the back surface 10b of the semiconductor substrate 10 is contaminated. Therefore, the solar cell 2 with higher photoelectric conversion efficiency can be manufactured.
  • the thickness of the insulating layer 18 is preferably about 20 nm to 2 ⁇ m, for example. More preferably, the thickness is 20 nm to 500 nm.
  • the first semiconductor layer covered with the insulating layer 18 is a p-type amorphous semiconductor layer
  • the second semiconductor layer positioned on the insulating layer 18 is an n-type amorphous semiconductor layer.
  • the example which is a quality semiconductor layer was demonstrated.
  • the present invention is not limited to this configuration.
  • the first semiconductor layer covered with the insulating layer 18 is an n-type amorphous semiconductor layer
  • the second semiconductor layer located on the insulating layer 18 is a p-type amorphous semiconductor layer. Also good.
  • the p-type amorphous semiconductor layer 16 as the first semiconductor layer, the n-type amorphous semiconductor layer 21 as the second semiconductor layer, and the semiconductor substrate 10 are respectively provided.
  • the case where the i-type amorphous semiconductor layers 15 and 20 are formed has been described.
  • the present invention is not limited to this configuration.
  • at least one of the i-type amorphous semiconductor layers 15 and 20 may not be provided.
  • the solar cell according to the present invention may not be provided with the i-type amorphous semiconductor layer 15 and does not have a HIT structure.
  • each of the p-side electrode 17 as the first electrode and the n-side electrode 22 as the second electrode is formed of a laminate of the TCO film and the metal film.
  • An example was described.
  • the present invention is not limited to this configuration.
  • Each of the first and second electrodes may be composed of, for example, only a TCO film, or may be composed of only a metal film or an alloy film.
  • the first electrode may have, for example, a bus bar and a plurality of fingers connected to the bus bar.
  • the present invention is not limited to this configuration.
  • the insulating layer includes a first insulating layer and a second insulating layer formed on the first insulating layer and formed of an amorphous silicon layer that does not contain hydrogen
  • the first insulating layer may be formed only on the upper surface of the first semiconductor layer.
  • Example 1 has the same configuration as that of the solar cell 1 according to the first embodiment except that the positions of the p-type amorphous semiconductor layer 16 and the n-type amorphous semiconductor layer 21 are switched.
  • the solar cell was prepared as follows.
  • an (100) -oriented n-type crystalline silicon substrate (resistivity: 1 ⁇ m, 25 mm square, thickness: 200 ⁇ m) was prepared.
  • a metal mask is disposed on the n-type crystalline silicon substrate, and an i-type amorphous semiconductor layer made of an i-type amorphous silicon film is formed on a part of the back surface of the n-type crystalline silicon substrate by a CVD method. And an n-type amorphous semiconductor layer made of an n-type amorphous silicon film were formed in a stripe shape. Further, a first electrode made of a laminate of an ITO film having a thickness of 100 nm and an aluminum film having a thickness of 3 ⁇ m was formed by a sputtering method.
  • a silicon oxide film having a thickness of 500 nm is formed on the entire back surface of the n-type crystalline silicon substrate by sputtering, a non-doped amorphous silicon layer not containing hydrogen having a thickness of 100 nm is further deposited by electron beam evaporation. Formed by the method. As a result, an insulating film made of a laminate of a silicon oxide film and a non-doped amorphous silicon layer containing no hydrogen was formed.
  • the insulating film located on the portion where the p-type amorphous semiconductor layer is formed on the back surface of the n-type crystalline silicon substrate was removed by chemical etching using a resist film. Specifically, first, a resist film having a desired shape was placed on an n-type crystalline silicon substrate. Then, the insulating film was etched from above the resist film using hydrofluoric acid. Finally, the insulating film was patterned by removing the resist film using a 1 wt% aqueous sodium hydroxide solution.
  • the back surface of the n-type crystalline silicon substrate was washed with an organic substance using ethanol, then RCA washed, and finally washed with hydrofluoric acid having a concentration of 1% by weight for 1 minute.
  • an i-type amorphous semiconductor layer having a thickness of 10 nm and a p-type amorphous semiconductor layer having a thickness of 10 nm are formed on the entire surface including the exposed portion of the back surface of the n-type crystalline silicon substrate by CVD. Laminated. Then, 10 solar cells according to Example 1 were formed by forming a laminate composed of an ITO film having a thickness of 100 nm and a silver film having a thickness of 20 ⁇ m as the second electrode by using a sputtering method. .
  • Comparative Example 1 instead of forming a stacked body of a silicon oxide film and a non-doped amorphous silicon layer containing no hydrogen as an insulating layer, an aluminum film having a thickness of 600 nm is formed by sputtering, and then anodized. Ten solar cells were produced in the same manner as in Example 1 except that a 100 nm thick alumina layer was formed by the treatment.
  • Example 2 the silicon oxide layer that forms part of the insulating film is formed only on the first electrode so that the side surfaces of the first semiconductor layer and the first electrode are not covered with the silicon oxide layer. Except for this, ten solar cells were prepared in the same manner as in Example 1 above.
  • an amorphous silicon film was formed after patterning by the method described in Example 1 above.
  • Comparative Example 2 the insulating film was composed only of a silicon oxide film having a thickness of 500 nm, and the patterning of the insulating film was performed using a metal mask. Further, ten solar cells were prepared in the same manner as in Example 2 except that RCA cleaning was not performed and cleaning was performed with 1% by mass hydrofluoric acid water for 10 seconds.
  • Examples 1 and 2 had higher photoelectric conversion efficiency than Comparative Examples 1 and 2. Further, in the second embodiment in which the silicon oxide layer is completely covered with an amorphous silicon layer formed so as not to contain hydrogen, the amorphous silicon layer formed so that the silicon oxide layer does not contain hydrogen is used. Thus, the photoelectric conversion efficiency was higher than that of Example 1 that was not completely covered. Moreover, it turned out that the comparative example 1 which uses the alumina for the insulating layer among the comparative examples 1 and 2 has especially a low open circuit voltage, and its joining characteristic is low. Since Comparative Example 2 used only silicon oxide for the insulating film, the cleaning conditions were limited, and the characteristics were inferior to those of Examples 1 and 2.
  • a solar cell having high photoelectric conversion efficiency can be obtained by configuring the outermost layer of the insulating film with an amorphous silicon layer formed so as not to contain hydrogen according to the present invention. It can also be seen that the higher the exposed area of the silicon oxide layer from the amorphous silicon layer, the higher the photoelectric conversion efficiency.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】光電変換効率が高い太陽電池の製造方法を提供する。 【解決手段】半導体基板１０の第１の主面１０ｂの一部分の上に位置しており、ｐ型及びｎ型のうちの一方の導電型を有する第１の半導体層１６を形成する。第１の半導体層１６の上に、第１の主面１０ｂのうちの第１の半導体層１６により覆われていない部分の少なくとも一部を露出させるように絶縁層１８を形成する。絶縁層１８が形成された半導体基板１０の第１の主面１０ｂを洗浄する。露出部１０ｂ１の上に位置しており、ｐ型及びｎ型半導体のうちの他方の導電型を有するからなる第２の半導体層２１を形成する。絶縁層１８の少なくとも最外層を、水素を含まないように形成されたアモルファスシリコン層１８ｂとする。

Description

太陽電池及びその製造方法
　本発明は、太陽電池の製造方法及び太陽電池に関する。特には、本発明は、裏面接合型太陽電池の製造方法及び太陽電池に関する。
　従来、太陽電池の裏面側に半導体接合が形成されており、受光面側には半導体接合が形成されていない所謂裏面接合型太陽電池が知られている（例えば、下記の特許文献１，２及び非特許文献１）。この裏面接合型太陽電池では、受光面側に電極を設ける必要がない。このため、裏面接合型太陽電池では、光の受光効率を高めることができる。従って、より高い発電効率を実現し得る。また、配線材による太陽電池の接続を裏面側のみで行える。このため、幅の広い配線材を用いることができる。従って、複数の太陽電池を、配線材を用いて配線することによる電圧降下を抑制することができる。
　ところで、例えばこの裏面接合型太陽電池において、ＢＳＦ（Ｂａｃｋ　Ｓｕｒｆａｃｅ　Ｆｉｅｌｄ）構造を採用しようとすると、半導体基板の裏面側に、異なる種類の半導体接合を形成する必要がある。具体的には、例えば、ｎ型の半導体基板の裏面に、ｐ型半導体層と、ｎ型半導体層とを、相互に絶縁して形成する必要がある。このため、ｐ型半導体層とｎ型半導体層とのうちの一方を、絶縁層で覆うことが検討されている。例えば、下記の非特許文献１には、この絶縁層を、酸化シリコン層やアルミナ層により構成することが記載されている。
特開２００５－１１８６９号公報 特開平９－１７２１９６号公報
Ｒ．　Ｓｔａｎｇｌ　ｅｔ　ａｌ，　Ｓｏｌａｒ　Ｅｎｅｒｇｙ　Ｍａｔｅｒｉａｌｓ　＆　Ｓｏｌａｒ　ｃｅｌｌｓ　９３　（２００９）　１９００－１９０３
　ｎ型半導体層とｐ型半導体層とを絶縁する絶縁層には、絶縁性が高いことが求められる。このため、ｎ型半導体層とｐ型半導体層とを絶縁する絶縁層は、上記非特許文献１にも記載のように、高い絶縁性を有する酸化シリコン層やアルミナ層などの酸化物層により構成することが好ましいものと考えられていた。
　しかしながら、本発明者は、鋭意研究の結果、ｎ型半導体層とｐ型半導体層とを絶縁する絶縁層として、酸化シリコン層やアルミナ層などの酸化物層を用いた場合、太陽電池の光電変換効率が低くなる場合があることを見出した。
　本発明は、かかる点に鑑みてなされたものであり、その目的は、光電変換効率が高い太陽電池の製造方法及び光電変換効率が高い太陽電池を提供することにある。
　本発明者は、鋭意研究の結果、ｎ型半導体層とｐ型半導体層とを絶縁する絶縁層として酸化物層を用いた場合に光電変換効率が低くなる原因が、酸化物層の上に半導体層を形成する前に半導体基板の表面を洗浄する工程において、酸化物層から不純物が発生し、半導体基板の表面が汚染されることにあることを見出した。その結果、本発明者は、本発明を成すに至った。
　すなわち、本発明に係る太陽電池の製造方法は、第１及び第２の主面を有する半導体基板を用意する工程と、第１の接合形成工程と、絶縁層形成工程と、洗浄工程と、第２の接合形成工程とを備えている。第１の接合形成工程は、半導体基板の第１の主面の一部分の上に位置しており、ｐ型半導体及びｎ型半導体のうちの一方からなる第１の半導体層と、第１の半導体層の上に位置している第１の電極とを形成する工程である。絶縁層形成工程は、第１の半導体層及び第１の電極を覆う一方、第１の主面のうちの第１の半導体層により覆われていない部分の少なくとも一部を露出させるように絶縁層を形成する工程である。洗浄工程は、絶縁層が形成された半導体基板の第１の主面を洗浄する工程である。第２の接合形成工程は、洗浄工程後に、半導体基板の第１の主面の露出部の上に位置しており、ｐ型半導体及びｎ型半導体のうちの他方からなる第２の半導体層と、第２の半導体層の上に位置している第２の電極とを形成する工程である。絶縁層形成工程は、絶縁層の少なくとも最外層が水素を含まないアモルファスシリコン層となるように絶縁層の形成を行う工程である。
　本発明において、「アモルファスシリコン層」とは、アモルファスシリコンからなる層のことである。本発明において、「アモルファスシリコン」には、微結晶シリコンが含まれる物とする。「微結晶シリコン」とは、アモルファスシリコン中に析出しているシリコン結晶の平均粒子径が１ｎｍ～５０ｎｍ以下であるシリコンをいう。
　本発明では、絶縁層形成工程において、アモルファスシリコン層を蒸着法により形成することが好ましい。蒸着法の具体例としては、例えば、電子ビーム蒸着法、抵抗加熱蒸着法及びスパッタリング法等が挙げられる。
　本発明において、絶縁層は、アモルファスシリコン層からなるものであってもよい。
　本発明において、絶縁層の最外層以外の部分は、酸化シリコン及び窒化シリコンの少なくとも一方からなるものであってもよい。
　本発明において、洗浄工程は、フッ酸により洗浄する工程を含むことが好ましい。
　本発明において、第１の接合形成工程において、半導体基板と第１の半導体層との間に真性半導体からなる第３の半導体層をさらに形成し、第２の接合形成工程において、半導体基板と第２の半導体層との間に真性半導体からなる第４の半導体層をさらに形成することが好ましい。
　本発明において、「真性半導体（ｉｎｔｒｉｎｓｉｃ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）」とは、ドーピング用の不純物を実質的に含まないように形成された半導体をいう。
　本発明において、第２の接合形成工程において、第２の半導体層及び第２の電極を、第１の主面を覆うように形成することが好ましい。
　本発明に係る太陽電池は、半導体基板と、第１の半導体層と、第１の電極と、絶縁層と、第２の半導体層と、第２の電極とを備えている。半導体基板は、第１及び第２の主面を有する。第１の半導体層は、半導体基板の第１の主面の一部分の上に形成されている。第１の半導体層は、ｐ型半導体及びｎ型半導体のうちの一方からなる。第１の電極は、第１の半導体層の上に形成されている。絶縁層は、第１の半導体層と第１の電極とを覆う一方、第１の主面のうちの第１の半導体層により覆われていない部分の少なくとも一部を露出させるように形成されている。第２の半導体層は、半導体基板の第１の主面の露出部の上に形成されている。第２の半導体層は、ｐ型半導体及びｎ型半導体のうちの他方からなる。第２の電極は、第２の半導体層の上に形成されている。絶縁層の少なくとも最外層は、水素を含まないように形成されたアモルファスシリコン層により構成されている。
　本発明によれば、光電変換効率が高い太陽電池の製造方法及び光電変換効率が高い太陽電池が提供される。
第１の実施形態に係る太陽電池の裏面の略図的平面図である。 図１の線ＩＩ－ＩＩにおける略図的断面図である。 第１の実施形態における太陽電池の製造工程を表すフローチャートである。 第１の実施形態における絶縁膜の成膜工程を表す略図的断面図である。 第１の実施形態における絶縁膜のパターニング工程を表す略図的断面図である。 第２の実施形態に係る太陽電池の略図的断面図である。
　以下、本発明を実施した好ましい形態について、図１に示す太陽電池１を例に挙げて説明する。但し、太陽電池１は、単なる例示である。本発明は、太陽電池１に何ら限定されない。
　また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
　《第１の実施形態》
　（太陽電池１の構成）
　図１は、第１の実施形態に係る太陽電池の裏面の略図的平面図である。図２は、第１の実施形態に係る太陽電池の略図的断面図である。まず、図１及び図２を参照しながら本実施形態に係る太陽電池１の構成について説明する。
　本実施形態に係る太陽電池１は、ＢＳＦ（Ｂａｃｋ　Ｓｕｒｆａｃｅ　Ｆｉｅｌｄ）構造とＨＩＴ（登録商標）構造とを有する太陽電池である。なお、本実施形態の太陽電池１単体では、十分に大きな出力が得られない場合は、太陽電池１は、複数の太陽電池１が配線材により接続された太陽電池モジュールとして利用されることもある。
　図２に示すように、太陽電池１は、半導体材料からなる半導体基板１０を備えている。半導体基板１０は、第２の主面としての受光面１０ａと、第１の主面としての裏面１０ｂとを有する。半導体基板１０は、受光面１０ａにおいて、光１１を受光することによってキャリアを生成する。ここで、キャリアとは、光が半導体基板１０に吸収されることにより生成される正孔及び電子のことである。
　半導体基板１０は、ｎ型またはｐ型の導電性を有する。半導体基板１０は、例えば、結晶系半導体材料や、化合物半導体材料などによって形成されている。化合物半導体材料の具体例としては、例えば、ＧａＡｓやＩｎＰなどが挙げられる。結晶系半導体材料の具体例としては、例えば、単結晶シリコンや、多結晶シリコンなどの結晶シリコンが挙げられる。以下、本実施形態では、半導体基板１０は、ｎ型の結晶シリコンからなる場合について説明する。
　半導体基板１０の受光面１０ａの上には、真性な非晶質半導体（以下、真性な半導体を「ｉ型半導体」とする。）からなるｉ型非晶質半導体層１２が形成されている。ｉ型非晶質半導体層１２の上には、半導体基板１０と同じ導電型を有するｎ型非晶質半導体層１３が形成されている。ｎ型非晶質半導体層１３の上に、光の反射を抑制する反射抑制膜（図示せず）が形成されていてもよい。
　一方、半導体基板１０の裏面１０ｂ側には、図１にも示すように、複数のＩＰ積層体１４が、半導体基板１０の裏面１０ｂの一部分の上に形成されている。具体的には、複数のＩＰ積層体１４は、裏面１０ｂ上に、所定の間隔を隔てて相互に平行にストライプ状に形成されている。
　図２に示すように、複数のＩＰ積層体１４のそれぞれは、ｉ型非晶質半導体層１５と、第１の半導体層としてのｐ型非晶質半導体層１６との積層体により構成されている。
　複数のｉ型非晶質半導体層１５は、半導体基板１０の裏面１０ｂの上に、相互に平行にストライプ状に形成されている。ｉ型非晶質半導体層１５は、半導体基板１０とヘテロ接合している。ｉ型非晶質半導体層１５は、非晶質の真性半導体からなる層である。具体的には、本実施形態では、ｉ型非晶質半導体層１５は、水素を含むｉ型のアモルファスシリコンからなる。
　ｐ型非晶質半導体層１６は、各ｉ型非晶質半導体層１５の上に形成されている。ｐ型非晶質半導体層１６は、ｉ型非晶質半導体層１５と接触するように形成されている。ｐ型非晶質半導体層１６は、ｐ型のドーパントが添加されており、ｐ型の導電性を有する非晶質半導体層である。具体的には、本実施形態では、ｐ型非晶質半導体層１６は、水素を含むｐ型のアモルファスシリコンからなる。
　このように、本実施形態では、結晶性の半導体基板１０とｐ型非晶質半導体層１６との間に、実質的に発電に寄与しない程度の厚み（例えば、数Å～２５０Å程度）のｉ型非晶質半導体層１５が設けられたＨＩＴ構造が構成されている。本実施形態のように、ＨＩＴ構造を採用することにより、半導体基板１０とＩＰ積層体１４との接合界面における少数キャリアの再結合を抑制できるため、開放電圧の向上などの光電変換効率の向上を図ることができる。
　複数のｐ型非晶質半導体層１６のそれぞれの上には、第１の電極としてのｐ側電極１７が形成されている。このｐ側電極１７は、ｐ型非晶質半導体層１６を介して正孔を収集する収集電極である。ｐ側電極１７は、正孔を収集できるものであれば特に限定されない。本実施形態では、ｐ側電極１７は、ＴＣＯ（Ｔｒａｎｓｐａｒｅｎｔ　Ｃｏｎｄｕｃｉｎｇ　Ｏｘｉｄｅ）層１７ａと、金属層１７ｂとの積層体により構成されている。ＴＣＯ層１７ａは、ｐ型非晶質半導体層１６の上に形成されている。ＴＣＯ層１７ａは、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）などの透明導電性酸化物（ＴＣＯ）からなる。金属層１７ｂは、銀やアルミニウムなどの金属や、銀やアルミニウムなどの金属を含む合金からなる。本実施形態では、ＴＣＯ層１７ａがＩＴＯからなり、金属層１７ｂがアルミニウムからなる例について説明する。
　ｐ側電極１７の上には、絶縁層１８が形成されている。この絶縁層１８により、ｐ側電極１７と、ＩＰ積層体１４と、半導体基板１０の裏面１０ｂの一部とが被覆されている。半導体基板１０の裏面１０ｂの一部は、絶縁層１８により覆われておらず、露出している。この裏面１０ｂの絶縁層１８から露出している露出部１０ｂ１の上に、後述するＢＳＦ（Ｂａｃｋ　Ｓｕｒｆａｃｅ　Ｆｉｅｌｄ）接合が形成される。なお、絶縁層１８の構成については、後に詳述する。
　裏面１０ｂの露出部１０ｂ１の上には、ＩＮ積層体１９が形成されている。本実施形態では、ＩＮ積層体１９は、ＩＰ積層体１４の表面上を含んで、裏面１０ｂ上の全面に形成されている。
　ＩＮ積層体１９は、ｉ型非晶質半導体層２０と、第２の半導体層としてのｎ型非晶質半導体層２１とを有する。ｉ型非晶質半導体層２０は、露出部１０ｂ１を含む裏面１０ｂの実質的に全体を覆うように形成されている。ｉ型非晶質半導体層２０は、半導体基板１０とヘテロ接合している。ｉ型非晶質半導体層２０は、ｉ型非晶質半導体層１５と同様に、非晶質の真性半導体からなる層である。具体的には、本実施形態では、ｉ型非晶質半導体層２０は、水素を含むｉ型のアモルファスシリコンからなる。
　ｎ型非晶質半導体層２１は、ｉ型非晶質半導体層２０上を覆うように面状に形成されている。ｎ型非晶質半導体層２１は、ｉ型非晶質半導体層２０と接触するように形成されている。ｎ型非晶質半導体層２１は、ｎ型のドーパントが添加されており、ｎ型の導電性を有する非晶質半導体層である。具体的には、本実施形態では、ｎ型非晶質半導体層２１は、水素を含むｎ型のアモルファスシリコンからなる。
　ｎ型非晶質半導体層２１の上には、第２の電極としてのｎ側電極２２が面状に形成されている。このｎ側電極２２は、ｎ型非晶質半導体層２１を介して電子を収集する収集電極である。
　このように、本実施形態では、半導体基板１０とｎ側電極２２との間に、ｉ型非晶質半導体層２０とｎ型非晶質半導体層２１とが設けられたＢＳＦ構造が構成されている。このため、裏面１０ｂにおける少数キャリアの再結合を効果的に抑制することができる。
　ｎ側電極２２は、電子を収集できるものであれば特に限定されない。本実施形態では、ｎ側電極２２は、ＴＣＯ層２２ａと、金属層２２ｂとにより構成されている。ＴＣＯ層２２ａは、ＴＣＯ層１７ａと同様に、例えば、ＩＴＯなどの透明導電性酸化物（ＴＣＯ）からなる。金属層２２ｂは、金属層１７ｂと同様に、銀やアルミニウムなどの金属や、銀やアルミニウムなどの金属を含む合金からなる。本実施形態では、ＴＣＯ層２２ａがＩＴＯからなり、金属層２２ｂが銀からなる例について説明する。
　（絶縁層１８の構成）
　次に、主として図２を参照しながら、本実施形態における絶縁層１８の構成について説明する。
　図２に示すように、本実施形態では、絶縁層１８は、第１の絶縁層１８ａと、第２の絶縁層１８ｂとを有する。第１の絶縁層１８ａは、ｐ側電極１７と、ＩＰ積層体１４と、半導体基板１０の裏面１０ｂの一部とを覆うように形成されている。第２の絶縁層１８ｂは、第１の絶縁層１８ａの上に形成されている。第１の絶縁層１８ａの端部を除く実質的に全体は、第２の絶縁層１８ｂにより被覆されている。
　絶縁層１８の最外層を構成している第２の絶縁層１８ｂは、第１の半導体層としてのｐ型非晶質半導体層１６と、第２の半導体層としてのｎ型非晶質半導体層２１とのそれぞれよりも高い電気抵抗を有する非晶質半導体により構成されている。具体的には、本実施形態では、第２の絶縁層１８ｂは、水素が添加されずに形成されたモルファスシリコンにより構成されている。
　第２の絶縁層１８ｂの内側に位置する第１の絶縁層１８ａの材質は、絶縁性を有するものである限りにおいて特に限定されない。第１の絶縁層１８ａは、例えば、ＳｉＯ２などの酸化シリコンに代表される酸化物、ＳｉＮなどの窒化シリコンに代表される窒化物、ＳｉＣなどの炭化シリコンに代表される炭化物、高抵抗の結晶シリコンやアモルファスシリコンなどのシリコン、絶縁性を有する有機材料などにより形成することができる。絶縁性を有する有機材料の具体例としては、例えば、ポリイミドなどのイミド系樹脂、テフロン（登録商標）などのフッ素樹脂、ポリカーボネート、液晶ポリマーなどが挙げられる。これらの中でも、酸化ケイ素及び窒化ケイ素が第１の絶縁層１８ａの材料として好ましい。
　なお、絶縁層１８の厚さは、ｐ型非晶質半導体層１６とｎ型非晶質半導体層２１とを十分に絶縁できる程度であれば特に限定されず、絶縁層１８の材質などに応じて適宜設定することができる。絶縁層１８の厚さは、例えば、２０ｎｍ～１００μｍ程度であることが好ましく、５０ｎｍ～５μｍであることがより好ましい。第１の絶縁層１８ａの厚さは、例えば、２０ｎｍ～１００μｍ程度であることが好ましく、５０ｎｍ～５μｍであることがより好ましい。第２の絶縁層１８ｂの厚さは、例えば、１０ｎｍ～１０００ｎｍ程度であることが好ましく、２０ｎｍ～２００ｎｍであることがより好ましい。
　（太陽電池１の製造方法）
　図３は、太陽電池１の製造工程を表すフローチャートである。図４及び図５は、太陽電池１の製造工程を説明するための略図的断面図である。次に、図２～図５を参照しながら、本実施形態に係る太陽電池１の製造方法の一例について説明する。
　まず、図３に示すように、ステップＳ１において、半導体基板１０を準備する。詳細には、本実施形態では、受光面１０ａ側にｉ型非晶質半導体層１２とｎ型非晶質半導体層１３とが形成されているｎ型の結晶シリコンからなる半導体基板１０を準備する。なお、ｉ型非晶質半導体層１２及びｎ型非晶質半導体層１３は、例えば、プラズマＣＶＤ法等のＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等により形成することができる。
　次に、ステップＳ２において、ＨＩＴ構造を形成する第１の接合形成工程を行う。このステップＳ２においては、ｉ型非晶質半導体層１５と、第１の半導体層としてのｐ型非晶質半導体層１６と、第１の電極としてのｐ側電極１７とを形成する。具体的には、まず、ステップＳ２－１において、半導体基板１０の裏面１０ｂの上にメタルマスク（図示せず）を配置した状態で、ｉ型非晶質半導体層１５を形成する。次に、ステップＳ２－２において、上記メタルマスクの上から、ｐ型非晶質半導体層１６を形成する。さらに、ステップＳ２－３において、上記メタルマスクの上から、ｐ側電極１７を形成する。詳細には、まず、ＩＴＯからなるＴＣＯ層１７ａを形成する。その後、アルミニウムからなる金属層１７ｂを形成する。なお、ｉ型非晶質半導体層１５及びｐ型非晶質半導体層１６は、例えば、ＣＶＤ法などにより形成することができる。ＴＣＯ層１７ａは、例えば、スパッタリング法により形成することができる。金属層１７ｂは、例えば、スパッタリング法や真空蒸着法により形成することができる。
　次に、ステップＳ３において、絶縁層１８を、ｐ型非晶質半導体層１６及びｐ側電極１７を覆う一方、裏面１０ｂのうちのｐ型非晶質半導体層１６により覆われていない部分の少なくとも一部を露出させるように形成する（絶縁層形成工程）。また、このステップＳ３の絶縁層形成工程においては、絶縁層１８の少なくとも最外層が水素を含まないように形成されたアモルファスシリコン層となるように絶縁層１８の形成を行う。
　本実施形態では、詳細には、まず、ステップＳ３－１において、図４に示すように、裏面１０ｂの上に、第１の絶縁層１８ａを形成するための絶縁膜２３ａを面状に形成する。絶縁膜２３ａの形成方法は、絶縁膜２３ａの種類によって適宜選択することができる。例えば、絶縁膜２３ａが酸化ケイ素である場合は、スパッタリング法などにより形成することができる。
　次に、ステップＳ３－２において、絶縁膜２３ａの上に、第２の絶縁層１８ｂを形成するためのアモルファスシリコン膜２３ｂを形成する。このアモルファスシリコン膜２３ｂは、電子ビーム蒸着法や抵抗加熱蒸着法及びスパッタリング法などの蒸着法により、水素を含まない雰囲気中で行うことが好ましい。比較的膜厚が厚く、水素を含まずに緻密なアモルファスシリコン膜２３ｂを短時間に形成することができるためである。
　最後に、ステップＳ３－３において、絶縁膜２３ａとアモルファスシリコン膜２３ｂとをパターニングすることにより、図５に示すように、第１及び第２の絶縁層１８ａ、１８ｂからなる絶縁層１８を形成することができる。
　なお、絶縁膜２３ａとアモルファスシリコン膜２３ｂとのパターニングは、例えば、レジスト膜を利用した化学エッチングにより行うことができる。詳細には、例えば、パターニングしようとする形状に対応した形状のレジスト膜をアモルファスシリコン膜２３ｂの上に配置し、その上から、フッ硝酸などのエッチング液を用いてエッチングし、最後に、水酸化ナトリウム水溶液などを用いてレジストを除去することによって、絶縁膜２３ａとアモルファスシリコン膜２３ｂとのパターニングを行うことができる。
　次に、図３に示すステップＳ４において、絶縁層１８が形成された半導体基板１０の裏面１０ｂを洗浄する洗浄工程を行う。このステップＳ４の洗浄工程は、フッ酸により洗浄する工程を含むことが好ましい。そうすることにより、半導体基板１０の裏面１０ｂ上の酸化膜等を効果的に除去することができる。
　具体的には、本実施形態では、ステップＳ４において、まず、ＲＣＡ洗浄法による洗浄を行った後に、フッ酸による洗浄が行われる。なお、ＲＣＡ洗浄法とは、化学的洗浄法の一種であり、過酸化水素と水酸化アンモニウムとを含むアルカリ性水溶液による洗浄（ＳＣ１洗浄）を行った後に、塩酸と過酸化水素とを含む酸性水溶液による洗浄（ＳＣ２洗浄）を行う洗浄法である。ＳＣ１洗浄において、有機物汚染が除去され、ＳＣ２洗浄において、アルカリイオンやＡｌ３＋やＦｅ３＋等といった陽イオンが除去される。
　次に、ステップＳ５において、ＢＳＦ構造を形成する第２の接合形成工程を行う。このステップＳ５においては、ｉ型非晶質半導体層２０と、第２の半導体層としてのｎ型非晶質半導体層２１と、第２の電極としてのｎ側電極２２とを形成する。具体的には、まず、ステップＳ５－１において、ＣＶＤ法などによりｉ型非晶質半導体層２０を、裏面１０ｂを覆うように面状に形成する。次に、ステップＳ５－２において、ＣＶＤ法などによりｎ型非晶質半導体層２１を、裏面１０ｂを覆うように面状に形成する。そして、ステップＳ５－３において、ｎ側電極２２を形成する。詳細には、まず、スパッタリング法などによりＩＴＯからなるＴＣＯ層２２ａを形成する。その後、スパッタリング法や真空蒸着法などにより銀からなる金属層２２ｂを形成する。以上により、図１及び図２に示す太陽電池１を完成させることができる。
　ところで、例えば、上記非特許文献１に記載のように、絶縁層を、酸化物層により構成した場合、洗浄工程において絶縁層から発生した不純物が半導体基板の裏面に付着する。従って、半導体基板の裏面が汚染されてしまうため、ｉ型非晶質半導体層２０とｎ型非晶質半導体層２１とを好適に形成することができなくなる。その結果、得られる太陽電池の光電変換効率が低くなってしまうという問題が発生する。また、絶縁膜が酸化シリコン層からなる場合は、絶縁層がフッ酸に溶解するため、フッ酸を用いて半導体基板を洗浄することが困難であり、プロセス条件の大幅な制約を受ける。半導体基板の洗浄にフッ酸を用いたとしても、絶縁層の厚みが薄くなりすぎないように、低濃度のフッ酸しか用いることができず、洗浄時間も短くする必要がある。このため、裏面１０ｂの清浄度を十分に高めることが困難である。
　それに対して、本実施形態では、絶縁層１８の最外層を構成している第２の絶縁層１８ｂが、水素を含まない雰囲気で形成された、水素を含まないアモルファスシリコン層により構成されている。このため、図３に示すステップＳ４の洗浄工程において、絶縁層１８から半導体基板１０の裏面１０ｂを汚染するような物質が発生しにくい。また、アモルファスシリコン層は、フッ酸に溶解しにくい。このため、本実施形態では、フッ酸を用いた洗浄を十分に行うことができる。具体的には、洗浄に適した濃度のフッ酸を用いて、十分な時間、洗浄を行うことができる。よって、洗浄工程において、半導体基板１０の裏面１０ｂの清浄度を十分に高くすることができる。従って、ｉ型非晶質半導体層２０及びｎ型非晶質半導体層２１を好適に形成することができる。その結果、光電変換効率が高い太陽電池１を製造することができる。なお、絶縁層１８に埋め込まれたｐ側電極１７から、外部に電流を取り出すために、以下の処理をさらに行ってもよい。すなわち、ｐ側電極１７から外部へ電流の取り出しを行おうとする部分については、メタルマスク等を用いて、ＩＮ積層体１９、ｎ側電極２２（共に、図６を参照）の形成を行わないようにしてもよい。そして、ＩＮ積層体１９とｎ側電極２２の形成後に、電流取り出しを行うｐ側電極１７上の絶縁層（アモルファスシリコン層、水素を含む窒化ケイ素層など）を、加工部以外をレジスト膜で保護した上で、水酸化ナトリウム及びフッ化水素を用いて除去する。これらの工程により、絶縁膜によって覆われたｐ側電極１７の一部を露出させて外部に電流を取り出すことが可能となる。
　なお、本実施形態では、第１の絶縁層１８ａは、第２の絶縁層１８ｂにより完全に覆われている訳ではない。第１の絶縁層１８ａの一部は、第２の絶縁層１８ｂから露出している。しかしながら、第１の絶縁層１８ａの大部分が第２の絶縁層１８ｂにより被覆されているため、汚染物が発生しにくい。従って、光電変換効率が高い太陽電池１を製造することができる。
　また、第１の絶縁層１８ａが、例えば、酸化シリコン層や窒化シリコン層などにより形成されている場合は、たとえ第１の絶縁層１８ａからの溶出物が発生したとしても、例えば、第１の絶縁層１８ａが有機材料などからなる場合と比較して、溶出物に起因する接合特性の低下は少ない。よって、裏面１０ｂの露出部１０ｂ１が汚染されにくい。従って、光電変換効率がより高い太陽電池１を製造することができる。
　もっとも、光電変換効率がより高い太陽電池１を製造するためには、第１の絶縁層１８ａは、第２の絶縁層１８ｂにより完全に覆われていることが好ましい。なお、第１の絶縁層１８ａが第２の絶縁層１８ｂにより完全に覆われた太陽電池を製造する方法としては、例えば、絶縁膜２３ａをパターニングした後に、アモルファスシリコン膜２３ｂを形成すると共にパターニングする方法が挙げられる。
　また、本実施形態では、ｉ型非晶質半導体層１５、ｐ型非晶質半導体層１６及びｐ側電極１７が絶縁層１８で覆われているため、ｉ型非晶質半導体層２０、ｎ型非晶質半導体層２１及びｎ側電極２２を、面状に形成することができ、パターニングする必要がない。従って、太陽電池１を容易に製造することができる。
　以下、本発明を実施した好ましい形態の他の例について説明する。なお、以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。また、下記の第２の実施形態において、図１は、上記第１の実施形態と共通に参照する。
　《第２の実施形態》
　図６は、第２の実施形態に係る太陽電池の略図的断面図である。
　図６に示すように、本実施形態の太陽電池２は、上記第１の実施形態の太陽電池１と、絶縁層１８の構成においてのみ異なる。
　すなわち、本実施形態の太陽電池２は、受光面１０ａ及び裏面１０ｂを有する半導体基板１０を備えている。半導体基板１０の裏面１０ｂの一部分の上には、ｉ型非晶質半導体層１５と、第１の半導体層としてのｐ型非晶質半導体層１６との積層体が形成されている。ｐ型非晶質半導体層１６の上には、第１の電極としてのｐ側電極１７が形成されている。絶縁層１８は、ｐ型非晶質半導体層１６とｐ側電極１７とを覆う一方、裏面１０ｂのうちのｐ型非晶質半導体層１６により覆われていない部分の少なくとも一部を露出させるように形成されている。絶縁層１８が形成された半導体基板１０の裏面１０ｂの露出部１０ｂ１の上には、ｉ型非晶質半導体層２０と、第２の半導体層としてのｎ型非晶質半導体層２１との積層体が形成されている。ｎ型非晶質半導体層２１の上には、第２の電極としてのｎ側電極２２が形成されている。
　そして、本実施形態では、絶縁層１８が、水素を含まないように形成されたアモルファスシリコン層により構成されている。
　本実施形態の太陽電池２は、例えば、図３に示すステップＳ３を除いては、上記第１の実施形態において説明したステップＳ１～ステップＳ５と同様の手順により製造することができる。ここでは、ステップＳ１、ステップＳ２及びステップＳ４～Ｓ５の説明は、上記第１の実施形態における説明を援用し、本実施形態におけるステップＳ３のみについて説明する。
　ステップＳ３においては、まず、裏面１０ｂの上に、絶縁層１８を形成するためのアモルファスシリコン膜を、例えば、電子ビーム蒸着法や抵抗加熱蒸着法などの蒸着法により、水素を含まない雰囲気中で形成する。そして、そのアモルファスシリコン膜を、化学エッチングによりパターニングすることにより、水素を含まないように形成されたアモルファスシリコン層からなる絶縁層１８を形成することができる。
　本実施形態においては、絶縁層１８が、水素を含まないように形成されたアモルファスシリコン層のみからなり、絶縁層１８に酸化シリコンやアルミナなど半導体基板１０の裏面１０ｂの汚染原因となる物質が含まれていない。このため、半導体基板１０の裏面１０ｂが汚染されることをより効果的に抑制することができる。従って、光電変換効率がより高い太陽電池２を製造することができる。
　なお、本実施形態のように、絶縁層１８が、水素を含まないように形成されたアモルファスシリコン層からなる場合は、絶縁層１８の厚さは、例えば、２０ｎｍ～２μｍ程度であることが好ましく、２０ｎｍ～５００ｎｍであることがより好ましい。
　《その他の実施形態》
　上記第１の実施形態では、絶縁層１８により覆われている第１の半導体層がｐ型非晶質半導体層であり、絶縁層１８の上に位置する第２の半導体層がｎ型非晶質半導体層である例について説明した。但し、本発明は、この構成に限定されない。例えば、絶縁層１８により覆われている第１の半導体層がｎ型非晶質半導体層であり、絶縁層１８の上に位置する第２の半導体層がｐ型非晶質半導体層であってもよい。
　上記第１の実施形態では、第１の半導体層としてのｐ型非晶質半導体層１６及び第２の半導体層としてのｎ型非晶質半導体層２１と、半導体基板１０との間のそれぞれにｉ型非晶質半導体層１５，２０が形成されている場合について説明した。但し、本発明は、この構成に限定されない。例えば、ｉ型非晶質半導体層１５，２０のうちの少なくとも一方が設けられていなくてもよい。本発明に係る太陽電池は、例えば、ｉ型非晶質半導体層１５が設けられておらず、ＨＩＴ構造を有さないものであってもよい。
　上記第１の実施形態では、第１の電極としてのｐ側電極１７と、第２の電極としてのｎ側電極２２とのそれぞれが、ＴＣＯ膜と、金属膜との積層体により形成されている例について説明した。但し、本発明は、この構成に限定されない。第１及び第２の電極のそれぞれは、例えば、ＴＣＯ膜のみにより構成されていてもよいし、金属膜や合金膜のみにより構成されていてもよい。
　上記第１の実施形態では、図１に示すように、複数のｐ側電極１７がフィンガーのみにより構成されており、バスバーが設けられていない場合について説明した。但し、本発明は、この構成に限定されない。本発明において、第１の電極は、例えば、バスバーと、バスバーに接続されている複数のフィンガーとを有するものであってもよい。
　上記第１の実施形態では、第１の絶縁層１８ａが、ｉ型非晶質半導体層１５及びｐ型非晶質半導体層１６の上面と共に側面を覆っている例について説明した。但し、本発明は、この構成に限定されない。例えば、絶縁層が、第１の絶縁層と、第１の絶縁層の上に形成されており、水素を含まないように形成されたアモルファスシリコン層からなる第２の絶縁層とを有する場合、第１の絶縁層を、第１の半導体層の上面の上のみに形成してもよい。
　このように、本発明は、ここで記載していない様々な実施形態等を含むことは勿論である。従って、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
　以下、本発明について、実施例を挙げて具体的に説明する。
　《実施例１》
　本実施例１では、ｐ型非晶質半導体層１６とｎ型非晶質半導体層２１との位置が入れ替わっていること以外は、上記第１の実施形態に係る太陽電池１と同様の構成を有する太陽電池を以下の要領で作製した。
　まず、（１００）方位のｎ型結晶シリコン基板（抵抗率：１Ωｍ、２５ｍｍ角、厚さ：２００μｍ）を用意した。
　次に、ｎ型結晶シリコン基板の上に、メタルマスクを配置し、ＣＶＤ法により、ｎ型結晶シリコン基板の裏面の一部分の上にｉ型のアモルファスシリコン膜からなるｉ型非晶質半導体層と、ｎ型のアモルファスシリコン膜からなるｎ型非晶質半導体層とをストライプ状に形成した。さらに、スパッタリング法により、厚さ１００ｎｍのＩＴＯ膜と、厚さ３μｍのアルミニウム膜との積層体からなる第１の電極を形成した。
　次に、ｎ型結晶シリコン基板の裏面の全面に、厚さ５００ｎｍの酸化シリコン膜をスパッタリング法を用いて形成した後に、さらに、厚さ１００ｎｍの、水素を含まないノンドープアモルファスシリコン層を電子ビーム蒸着法により形成した。これにより、酸化シリコン膜と、水素を含まないノンドープアモルファスシリコン層との積層体からなる絶縁膜を形成した。
　次に、ｎ型結晶シリコン基板の裏面のうち、ｐ型非晶質半導体層を形成する部分の上に位置している絶縁膜をレジスト膜を利用した化学エッチングにより除去した。具体的には、まず、ｎ型結晶シリコン基板の上に、所望の形状のレジスト膜を配置した。そして、レジスト膜の上から、フッ硝酸を用いて絶縁膜をエッチングした。最後に、１重量％の水酸化ナトリウム水溶液を用いてレジスト膜を除去することにより、絶縁膜のパターニングを行った。
　次に、ｎ型結晶シリコン基板の裏面を、エタノールを用いて有機物の洗浄を行った後にＲＣＡ洗浄を行い、最後に、１重量％の濃度のフッ酸を用いて１分間洗浄した。
　次に、ＣＶＤ法を用いて、ｎ型結晶シリコン基板の裏面の露出部を含む全面に、厚さ１０ｎｍのｉ型非晶質半導体層と、厚さ１０ｎｍのｐ型非晶質半導体層とを積層した。その後、スパッタリング法を用いて、厚さ１００ｎｍのＩＴＯ膜と、厚さ２０μｍの銀膜とからなる積層体を第２の電極として形成することにより、実施例１に係る太陽電池を１０枚作成した。
　《比較例１》
　比較例１では、絶縁層として、酸化シリコン膜と、水素を含まないノンドープアモルファスシリコン層との積層体を形成する代わりに、スパッタリング法を用いて厚さ６００ｎｍのアルミニウム膜を形成し、次いで陽極酸化処理を行うことにより、厚さ１００ｎｍのアルミナ層を形成したこと以外は、上記実施例１と同様にして太陽電池を１０枚作成した。
　《実施例２》
　実施例２では、絶縁膜の一部を構成する酸化シリコン層が第１の電極の上のみに形成し、第１の半導体層及び第１の電極の側面が酸化シリコン層により覆われないようにしたことを除いては、上記実施例１と同様にして太陽電池を１０枚作成した。
　具体的には、本実施例においては、酸化シリコン層を面状に形成した後に、上記実施例１に記載の方法によりパターニングした後にアモルファスシリコン膜を形成した。
　《比較例２》
　比較例２では、絶縁膜を厚さ５００ｎｍの酸化シリコン膜のみで構成し、かつ絶縁膜のパターニングまでをメタルマスクを用いて行った。また、ＲＣＡ洗浄は行わず、１質量％のフッ酸水で１０秒間洗浄したこと以外は、上記実施例２と同様にして太陽電池を１０枚作成した。
　《評価》
　上記実施例１，２及び比較例１，２のそれぞれにおいて作成した太陽電池１０枚（セル有効面積：４ｃｍ２）について、開放電圧（Ｖｏｃ）、短絡電流密度（Ｊｓｃ）、曲線因子（Ｆ．Ｆ．）及び光電変換効率を測定し、実施例１，２及び比較例１，２における１０枚の平均値を求めた。結果を、下記の表１に示す。
Figure JPOXMLDOC01-appb-T000001
　上記表１に示すように、実施例１，２の方が、比較例１，２よりも光電変換効率が高かった。また、酸化シリコン層が、水素を含まないように形成されたアモルファスシリコン層により完全に覆われている実施例２の方が、酸化シリコン層が、水素を含まないように形成されたアモルファスシリコン層により完全に覆われていない実施例１よりも光電変換効率が高かった。また、比較例１，２のうち、絶縁層にアルミナを用いている比較例１が特に開放電圧が低く、接合特性が低いことが分かった。比較例２は、絶縁膜に酸化シリコンのみを用いていたため、洗浄条件が制限され、特性が実施例１，２と比較して劣っていた。
　これらの結果から、本発明に従い、絶縁膜の最外層を、水素を含まないように形成されたアモルファスシリコン層により構成することにより、高い光電変換効率を有する太陽電池が得られることが分かる。また、酸化シリコン層のアモルファスシリコン層からの露出面積を小さくするほど、高い光電変換効率が得られることが分かる。
１，２…太陽電池
１０…半導体基板
１０ａ…太陽電池の受光面
１０ｂ…太陽電池の裏面
１０ｂ１…太陽電池の裏面の露出部
１１…光
１２…ｉ型非晶質半導体層
１３…ｎ型非晶質半導体層
１４…ＩＰ積層体
１５…ｉ型非晶質半導体層
１６…ｐ型非晶質半導体層
１７…ｐ側電極
１７ａ…ＴＣＯ層
１７ｂ…金属層
１８…絶縁層
１８ａ…第１の絶縁層
１８ｂ…第２の絶縁層
１９…ＩＮ積層体
２０…ｉ型非晶質半導体層
２１…ｎ型非晶質半導体層
２２…ｎ側電極
２２ａ…ＴＣＯ層
２２ｂ…金属層
２３ａ…絶縁膜
２３ｂ…アモルファスシリコン膜

Claims (22)

  1. 　第１及び第２の主面を有する半導体基板を用意する工程と、
    　前記半導体基板の前記第１の主面の一部分に、ｐ型及びｎ型の一方の導電型を有する第１の不純物領域を形成する工程と、
    　前記第１の不純物領域の上に、前記半導体基板の第１の主面の他部分の少なくとも一部を露出させて絶縁層を形成する工程と、
    　前記前記絶縁層が形成された前記半導体基板の前記第１の主面を洗浄する工程と、
    　前記洗浄工程後に、前記半導体基板の前記第１の主面の前記絶縁層から露出する部分の上に、前記不純物領域と異なる導電型を有する第２の半導体層を形成する工程と、を備え、
    　前記絶縁層の少なくとも最外層を、酸素を含まないように形成する、太陽電池の製造方法。
  2. 　請求項１に記載の太陽電池の製造方法であって、
    　前記絶縁層の最外層を、水素を含まない非晶質半導体により形成する、太陽電池の製造方法。
  3. 　請求項２に記載の太陽電池の製造方法であって、
    　前記水素を含まない非晶質半導体は、アモルファスシリコンからなる、太陽電池の製造方法。
  4. 　請求項２に記載の太陽電池の製造方法であって、
    　前記水素を含まない非晶質半導体層を、蒸着法により形成する、太陽電池の製造方法。
  5. 　請求項１に記載の太陽電池の製造方法であって、
    　前記第１の不純物領域を、前記一方の導電型を有する第１の半導体層により形成する、太陽電池の製造方法。
  6. 　請求項５に記載の太陽電池の製造方法であって、
    　前記第１の半導体層および第２の半導体層を、アモルファスシリコンにより形成する、太陽電池の製造方法。
  7. 　請求項１に記載の太陽電池の製造方法であって、
    　前記半導体基板の前記第１の主面側に、前記第１の不純物領域に接続される第１の電極と、前記第２の半導体層に接続される第２の電極とを形成する工程を、さらに備える、太陽電池の製造方法。
  8. 　請求項１に記載の太陽電池の製造方法であって、
    　前記絶縁層を、水素を含まない非晶質半導体により形成する、太陽電池の製造方法。
  9. 　請求項１に記載の太陽電池の製造方法であって、
    　前記絶縁層の最外層以外の部分を、酸化シリコン及び窒化シリコンの少なくとも一方により形成する、太陽電池の製造方法。
  10. 　請求項１に記載の太陽電池の製造方法であって、
    　前記第１の主面を洗浄する工程は、フッ酸により洗浄する工程を含む、太陽電池の製造方法。
  11. 　請求項１に記載の太陽電池の製造方法であって、
    　前記半導体基板と前記第２の半導体層との間に真性半導体からなる第４の半導体層を形成する工程を備える、太陽電池の製造方法。
  12. 　請求項５に記載の太陽電池の製造方法であって、
    　前記半導体基板と前記第１の半導体層との間に真性半導体からなる第３の半導体層をさらに形成する工程を備える、太陽電池の製造方法。
  13. 　第１及び第２の主面を有する半導体基板を用意する工程と、
    　前記半導体基板の前記第１の主面の一部分の上に位置しており、ｐ型半導体及びｎ型半導体のうちの一方からなる第１の半導体層と、前記第１の半導体層の上に位置している第１の電極とを形成する第１の接合形成工程と、
    　前記第１の半導体層及び前記第１の電極を覆う一方、前記第１の主面のうちの前記第１の半導体層により覆われていない部分の少なくとも一部を露出させるように絶縁層を形成する絶縁層形成工程と、
    　前記絶縁層が形成された前記半導体基板の前記第１の主面を洗浄する洗浄工程と、
    　前記洗浄工程後に、前記半導体基板の前記第１の主面の前記露出部の上に位置しており、ｐ型半導体及びｎ型半導体のうちの他方からなる第２の半導体層と、前記第２の半導体層の上に位置している第２の電極とを形成する第２の接合形成工程と、を備え、
    　前記絶縁層形成工程は、前記絶縁層の少なくとも最外層が水素を含まないように形成されたアモルファスシリコン層となるように前記絶縁層の形成を行う工程である、太陽電池の製造方法。
  14. 　第１及び第２の主面を有する半導体基板と、
    　前記半導体基板の前記第１の主面の一部分に設けられた、ｐ型及びｎ型の一方の導電型を有する第１の不純物領域と、
    　前記第１の不純物領域の上に、前記半導体基板の第１の主面の他部分の少なくとも一部を露出させて設けられた絶縁層と、
    　前記半導体基板の前記第１の主面の前記絶縁層から露出する部分の上に設けられた、前記不純物領域と異なる導電型を有する第２の半導体層と、を備え、
    　前記絶縁層の少なくとも最外層は、酸素を含まない絶縁物からなる、太陽電池。
  15. 　請求項１４に記載の太陽電池であって、
    　前記絶縁層の最外層は、水素を含まない非晶質半導体からなる、太陽電池。
  16. 　請求項１５に記載の太陽電池であって、
    　前記水素を含まない非晶質半導体は、アモルファスシリコンからなる、太陽電池。
  17. 　請求項１４に記載の太陽電池であって、
    　前記第１の不純物領域は、前記半導体基板の前記第１の主面の一部分の上に設けられた、前記一方の導電型を有する第１の半導体層からなる、太陽電池。
  18. 　請求項１７に記載の太陽電池であって、
    　前記第１の半導体層はアモルファスシリコンからなる、太陽電池。
  19. 　請求項１４に記載の太陽電池であって、
    　前記第２の半導体層はアモルファスシリコンからなる、太陽電池。
  20. 　請求項１４に記載の太陽電池であって、
    　前記半導体基板の前記第１の主面側に、前記第１の不純物領域に接続される第１の電極と、前記第２の半導体層に接続される第２の電極とを備える、太陽電池。
  21. 　請求項１４に記載の太陽電池であって、前記半導体基板の前記第２の主面の全面が光入射面となる、太陽電池。
  22. 　第１及び第２の主面を有する半導体基板と、
    　前記半導体基板の前記第１の主面の一部分の上に形成されており、ｐ型半導体及びｎ型半導体のうちの一方からなる第１の半導体層と、
    　前記第１の半導体層の上に形成されている第１の電極と、
    　前記第１の半導体層と前記第１の電極とを覆う一方、前記第１の主面のうちの前記第１の半導体層により覆われていない部分の少なくとも一部を露出させるように形成されている絶縁層と、
    　前記半導体基板の前記第１の主面の前記露出部の上に形成されており、ｐ型半導体及びｎ型半導体のうちの他方からなる第２の半導体層と、
    　前記第２の半導体層の上に形成されている第２の電極と、
    を備え、
    　前記絶縁層の少なくとも最外層は、水素を含まないように形成されたアモルファスシリコン層により構成されている、太陽電池。
PCT/JP2011/057115 2010-03-25 2011-03-24 太陽電池及びその製造方法 WO2011118685A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010069565A JP2011204832A (ja) 2010-03-25 2010-03-25 太陽電池及びその製造方法
JP2010-069565 2010-03-25

Publications (1)

Publication Number Publication Date
WO2011118685A1 true WO2011118685A1 (ja) 2011-09-29

Family

ID=44673234

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/057115 WO2011118685A1 (ja) 2010-03-25 2011-03-24 太陽電池及びその製造方法

Country Status (2)

Country Link
JP (1) JP2011204832A (ja)
WO (1) WO2011118685A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210331A (zh) * 2015-03-31 2017-09-26 株式会社钟化 太阳能电池及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013146271A1 (ja) * 2012-03-30 2013-10-03 三洋電機株式会社 太陽電池及びその製造方法
KR101977927B1 (ko) * 2012-07-11 2019-05-13 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 광전소자 및 그 제조방법
KR101942783B1 (ko) * 2016-11-23 2019-04-17 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214720A (ja) * 1998-01-28 1999-08-06 Canon Inc 薄膜結晶太陽電池の製造方法
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214720A (ja) * 1998-01-28 1999-08-06 Canon Inc 薄膜結晶太陽電池の製造方法
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210331A (zh) * 2015-03-31 2017-09-26 株式会社钟化 太阳能电池及其制造方法
CN107210331B (zh) * 2015-03-31 2019-06-28 株式会社钟化 太阳能电池及其制造方法

Also Published As

Publication number Publication date
JP2011204832A (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
CN107710419B (zh) 太阳能电池和太阳能电池模块
EP2215665B1 (en) Solar cell having crystalline silicon p-n homojunction and amorphous silicon heterojunctions for surface passivation
US8945976B2 (en) Method for making solar cell having crystalline silicon P—N homojunction and amorphous silicon heterojunctions for surface passivation
JP6106403B2 (ja) 光電変換素子及び光電変換素子の製造方法
JP6422426B2 (ja) 太陽電池
JP5891382B2 (ja) 光電変換素子の製造方法
US20090211623A1 (en) Solar module with solar cell having crystalline silicon p-n homojunction and amorphous silicon heterojunctions for surface passivation
EP2704214B1 (en) Method for manufacturing solar cell
US10236401B2 (en) Solar cell module and method of producing the same
US9761749B2 (en) Photoelectric conversion device
JP5820265B2 (ja) 裏面電極型太陽電池及びその製造方法
TWI424582B (zh) 太陽能電池的製造方法
JP6141670B2 (ja) 太陽電池の製造方法
WO2019144611A1 (zh) 异质结太阳能电池及其制备方法
JP5948148B2 (ja) 光電変換装置
WO2011118685A1 (ja) 太陽電池及びその製造方法
US8889981B2 (en) Photoelectric device
WO2013057978A1 (ja) 光電変換装置およびその製造方法、光電変換モジュール
WO2015141338A1 (ja) 光電変換素子および光電変換素子の製造方法
WO2012132834A1 (ja) 太陽電池及び太陽電池の製造方法
JP6294694B2 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP5327859B2 (ja) 太陽電池セルおよびその製造方法
WO2012132932A1 (ja) 太陽電池及び太陽電池の製造方法
TWI581447B (zh) 異質接面太陽能電池結構及其製作方法
WO2015141339A1 (ja) ヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11759490

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11759490

Country of ref document: EP

Kind code of ref document: A1