WO2011036808A1

WO2011036808A1 - スイッチ素子およびスイッチ素子を備えた回路

Info

Publication number: WO2011036808A1
Application number: PCT/JP2009/066805
Authority: WO
Inventors: 藤田　忍
Original assignee: 株式会社東芝
Priority date: 2009-09-28
Filing date: 2009-09-28
Publication date: 2011-03-31
Also published as: JPWO2011036808A1; JP5276178B2; US20120168290A1; US8450625B2

Abstract

　基体の上に設けられたスイッチング部を備えたスイッチ素子が提供される。スイッチング部は、基体に固定された支持電極と、基体に固定され、支持電極に電気的に接続され、金属カーバイド化された多層グラフェンを含む固定部と、一方の端部が固定部と接続され、基体から離間し、多層グラフェンを含む可動部と、を有する梁と、基体に固定され、可動部に対向する接点電極と、可動部に絶縁部を介して付設され、電荷を蓄積する浮遊導電層と、基体に固定され、浮遊導電層に対向する制御電極と、を有する。これにより、安定した動作が可能になる。

Description

スイッチ素子およびスイッチ素子を備えた回路

　本発明は、スイッチ素子およびスイッチ素子を備えた回路に関する。

　ＭＯＳＦＥＴなどの半導体素子よりも高微細化が可能な機械電気システム方式のスイッチ素子は、オフリーク電流が原理的に生じず、オン抵抗が小さいので、各種のメモリやロジック回路に応用すれば、低消費電力の集積回路を実現できる。

　特許文献１には、第１電極と、第１電極に対して接触／非接触を繰り返すカーボンナノチューブ等の炭素材料からなる可動部と、可動部に接続される第２電極と、可動部に絶縁層を介して結合されるフローティングゲート電極と、静電力によって可動部を制御するゲート電極と、を備え、低駆動電圧で、高速動作のスイッチ素子が開示されている。

　このようなスイッチ素子の動作をより安定化させるために、改良の余地がある。これにより例えば、不揮発性と揮発性との特性を付与でき、さらに応用分野を拡大できる。

特開２００６－３１８６７０号公報

　本発明は、安定した動作が可能な機械電気システム方式のスイッチ素子およびスイッチ素子を備えた回路を提供する。

　本発明の一態様によれば、基体の上に設けられた第１スイッチング部を備え、前記第１スイッチング部は、前記基体に固定された第１支持電極と、前記基体に固定され、前記第１支持電極に電気的に接続され、金属カーバイド化された多層グラフェンを含む第１固定部と、一方の端部が前記第１固定部と接続され、前記基体から離間し、多層グラフェンを含む第１可動部と、を有する第１梁と、前記基体に固定され、前記第１可動部に対向する第１接点電極と、前記第１可動部に第１絶縁部を介して付設され、電荷を蓄積する第１浮遊導電層と、前記基体に固定され、前記第１浮遊導電層に対向する第１制御電極と、を有することを特徴とするスイッチ素子が提供される。

　本発明によれば、安定した動作が可能な機械電気システム方式のスイッチ素子およびスイッチ素子を備えた回路が提供される。

スイッチ素子を示す模式図である。スイッチ部の動作を示す模式的断面図である。スイッチング部の特性を示すグラフ図である。スイッチ部の動作を示す模式的断面図である。スイッチ部を示す模式的断面図である。スイッチ部を示す模式的断面図である。スイッチ部を示す模式図である。スイッチ素子の製造方法を示す工程順模式的断面図である。スイッチ素子の製造方法を示す工程順模式的断面図である。スイッチ素子の製造方法を示す工程順模式的断面図である。スイッチ部を示す模式的断面図である。スイッチ部を示す模式的断面図である。スイッチ部を示す模式的断面図である。スイッチ部を示す模式的断面図である。スイッチ部を示す模式的断面図である。スイッチ素子を示す模式的斜視図である。スイッチ素子を示す模式的斜視図である。スイッチ素子を備えた回路を示す模式図である。スイッチ素子を備えた回路を示す模式的断面図である。スイッチ素子を備えた回路を示す模式図である。スイッチ素子を備えた回路を示す模式図である。

　以下、本発明の実施の形態について図面を参照して詳細に説明する。　
　なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。　
　なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

　（第１の実施の形態）
　図１は、本発明の第１の実施形態に係るスイッチ素子の構成を例示する模式図である。すなわち、同図（ｂ）は、スイッチ素子を例示する模式的平面図であり、同図（ａ）は、同図（ｂ）のＡ－Ａ’線断面を示す模式的断面図である。　
　図１（ａ）及び（ｂ）に表したように、本実施形態に係るスイッチ素子２１０は、基体２の上に設けられたスイッチング部１１０（第１スイッチング部１１０ａ）を備える。

　ここで、基体２には、任意の構造体を用いることができ、各種の絶縁基板や、導電基板や、半導体基板などを用いることができ、また、後述するように、スイッチング素子を備える回路が積層される場合には、下層の回路を基体２とみなすことができる。ここでは、基体２の主面に絶縁層３が設けられており、絶縁層３は基体２の一部とみなす。

　スイッチング部１１０は、支持電極１６（第１支持電極）と、接点電極７１（第１接点電極）と、梁８（第１梁）と、制御電極９１（第１制御電極）と、浮遊導電層１５（第１浮遊導電層）と、を有する。

　支持電極１６、接点電極７１及び制御電極９１は、基体２に固定されて、設けられる。本具体例では、支持電極１６は、基体２の上の絶縁層３の上に設けられた絶縁層４の上において、梁８の後述する固定部１８の上に設けられている。　
　接点電極７１は、基体２の上の絶縁層３の上に直接設けられている。　
　制御電極９１は、支持電極１６の上に設けられた絶縁層５の上から基体２の上方において絶縁層５から突出した絶縁層６の基体２の側の面に設けられている。そして本具体例では、制御電極９１は、基体２（絶縁層３を含む）から離間している。　
　このように、支持電極１６、接点電極７１及び制御電極９１は、絶縁層３（ここでは基体２に含まれる）の上に、直接、または、各種の層間絶縁層などを介して設けられ、基体２との位置関係は固定されている。

　このように、「基体２に固定される」とは、基体２に直接設けられる他、基体２に設けられる各種の構造体（絶縁層、層間絶縁層、導電層及び半導体層などを含む）を介して設けられることを含み、さらに、基体２とは離間していても良く、基体２との位置関係が可変ではなく、基体２との位置関係が固定されていることを指す。

　また、支持電極１６、接点電極７１及び制御電極９１が設けられる位置は、後述するように各種の変形が可能である。

　図１（ａ）に表したように、支持電極１６は、梁８を支持する。　
　すなわち、梁８は、基体２に固定され、支持電極１６と電気的に接続された固定部１８（第１固定部）と、一方の端部が固定部１８と接続され、基体２から離間した可動部１１（第１可動部）と、を有する。可動部１１は、梁８のうち、固定部１８から基体２の上方に基体２から離間して延出した部分である。梁８の固定部１８は、支持電極１８に直接結合させることができる。以下では、梁８の固定部１８が、支持電極１８に直接結合させる場合として説明する。

　固定部１８の場合も、基体２に固定されるとは、基体２に設けられる各種の構造体（絶縁層、層間絶縁層、導電層及び半導体層などを含む）を介して設けられることを含む。本具体例では、固定部１８は、基体２の絶縁層３の上に設けられた絶縁層４の上に設けられている。

　梁８は、多層グラフェンを含む。すなわち、梁８は、多層グラフェンにより形成されている。固定部１８は、金属カーバイド化された多層グラフェンを含む。一方、可動部１１は、多層グラフェンを含むが、例えば、その多層グラフェンは金属カーバイド化されていない。

　接点電極７１は、可動部１１に対向する。可動部１１のうち、接点電極８に対向する部分を接点部４１（第１接点部）ということにする。

　浮遊導電層１５は、可動部１１に絶縁部１９（第１絶縁部）を介して付設され、浮遊導電層１５は、電荷を蓄積する。本具体例では、浮遊導電層１５は、可動部１１の固定部１８とは反対の側の端に付設されている。ただし、可動部１１のうち浮遊導電層１５が付設される部分は任意であり、後述するように、各種の変形が可能である。可動部１１のうち、浮遊導電層１５が付設される部分を制御部１２（第１制御部）と呼ぶことにする。

　図１（ａ）に例示したように、本具体例では、制御部１２において、可動部１１の基体２とは反対側の面に、コンタクト電極１３（第１コンタクト電極）が設けられ、その上に絶縁部１９が設けられ、絶縁部１９の上に浮遊導電層１５が設けられている。本具体例では、絶縁部１９は、トンネル絶縁膜として機能する。

　図１（ｂ）に表したように、梁８の固定部１８と、可動部１１と、が互いに対向する方向が、梁８の延在方向である。この延在方向をＸ軸方向とする。そして、基体２の主面に対して垂直な方向をＺ軸方向とする。Ｘ軸方向とＺ軸方向とに対して垂直な方向をＹ軸方向とする。

　スイッチング部１１０においては、接点部４１と制御部１２とは、梁８の延在方向（Ｘ軸方向）の異なる位置に設けられている。そして、接点部４１は、制御部１２と固定部１８との間に設けられている。

　ただし、本発明の実施形態において、接点部４１及び制御部１２の可動部１１において設けられる位置は、任意である。後述するように、接点部４１と制御部１２とが、梁８の延在方向の同じ位置に設けられ、例えば接点部４１が梁８の基体２の側の面に設けられ、制御部１２が梁８の基体２とは反対側の面に設けられ、または、その逆の構成でも良い。

　本具体例では、浮遊導電層１５は、梁８の延在方向と直交する方向であるＺ軸方向に、制御部１２に積層されて設けられているが、本発明はこれに限らず、浮遊導電層１５が設けられる構成は種々の変形が可能である。例えば、後述するように、浮遊導電層１５は、梁８の延在方向（Ｘ軸方向）に沿って、制御部１２と略同じ平面内に設けられても良い。

　本具体例では、浮遊導電層１５が設けられる制御部１２は、金属カーバイド化された多層グラフェンを含む。すなわち、可動部１１のうち、浮遊導電層１５が付設される部分（制御部１２）は、金属カーバイド化されている。
　ただし、後述するように、制御部１２に設けられる浮遊導電層１５の構成によっては、制御部１２は必ずしも金属カーバイド化されていなくても良い。

　制御電極９１は、浮遊導電層１５に対向している。制御電極９１は、可動部１１を接点電極７１に対して接触状態にさせるまたは非接触状態にさせる。具体的には、可動部１１は、接点部４１を接点電極７１に対して接触状態にさせるまたは非接触状態にさせる。

　なお、本具体例においては、支持電極１６とコンタクト電極１３とは、導電性を有する多層グラフェンを含む梁８を介して、互いに電気的に接続されている。そして、図１（ａ）に例示した状態においては、制御電極９１及び接点電極７１は、支持電極１６及びコンタクト電極１３と、電気的に絶縁されている。

　図には直接示していないが、制御電極９１は外部信号端子に接続しており、外部信号端子に与えられる電気信号（第１電気信号）により、制御電極９１に正の電荷、または負の電荷を蓄積することができる。これにより、梁８の可動部１１は、制御電極９１に印加される第１電気信号によって動く。例えば、浮遊導電層１５に負の電荷を予め蓄積しておき、制御電極９１に与えられる第１電気信号によって、制御電極９１に負の電荷を蓄積することにより、制御電極９１と浮遊導電層１５との間において、静電力による斥力を作用させることができる。これにより、基体２の主面に対して垂直な方向（Ｚ軸方向）に沿って梁８の可動部１１が動く。これにより、接点部４１が接点電極７１に接触すると、支持電極１６と接点電極７１とが可動部１１を介して電気的に接続される。また、制御電極９１に別の電気信号を入力する（または例えば電気信号を印加しない）と、例えば、梁８の弾性力によって、接点部４１が接点電極７１から離間し、支持電極１６と接点電極７１とが電気的に絶縁される。このようにしてスイッチング部１１０においてスイッチング動作が行われる。すなわち、例えば、支持電極１６を入力電極として機能させて接点電極７１を出力電極として機能させる、または、支持電極１６を出力電極として機能させ接点電極７１を入力電極として機能させることができる。スイッチング動作の詳細については、後述する。

　上記の支持電極１６、接点電極７１、制御電極９１及び浮遊導電層１５に用いられる材料は任意であり、各種の金属や半導体などの任意の導電層を用いることができる。ただし、支持電極１６には、金属を用いることが望ましい。これにより、梁８の固定部１８が、支持電極１８の直接結合される場合において、支持電極１８に用いられる金属を、梁８となる多層グラフェンに拡散させ、梁８の固定部１８の金属カーバイド化を実施できるので、有利である。

　なお、多層グラフェンは、複数のグラフェン層を積層した積層体であり、グラファイトである。グラフェン層どうしの層間結合は弱く、容易に層間剥離してしまう。多層グラフェンにおいて、金属カーバイド化されることにより、積層されたグラフェン層どうしの間に金属結合が形成され、グラフェン層どうしの結合が強化される。なお、グラフェン層及び多層グラフェンは、導電性を有する。

　梁８において、多層グラフェンに含まれるグラフェン層の積層方向は、梁８の可動部１１の動く方向であり、すなわち、浮遊導電層１５と制御電極９１とが互いに対向する方向である。本具体例では、グラフェン層の積層方向は、Ｚ軸方向であり、基体２の主面に対して垂直な方向に、複数のグラフェン層が積層されている。

　このように、梁８は、多層グラフェンを含む。そして、梁８の一部が選択的に金属カーバイド化されている。すなわち、梁８の固定部１８は、金属カーバイド化された多層グラフェンを含み、梁８の浮遊導電層１５に対向する制御部１２も、金属カーバイド化された多層グラフェンを含む。そして、梁８の可動部１１（接点部４１を含む）は、金属カーバイド化されていない多層グラフェンを含む。

　このように、固定部１８として金属カーバイド化された多層グラフェンを用いることで、固定部１８の多層グラフェンにおけるグラフェン層どうしの結合が強化される。これにより、例えば、絶縁層４の上において、固定部１８のグラフェン層が剥がれて、絶縁層４と支持電極とが分離されることが抑制できる。

　さらに、本具体例では、浮遊導電層１５が付設される制御部１２として、金属カーバイド化された多層グラフェンを用いることで、制御部１２の多層グラフェンにおけるグラフェン層どうしの結合が強化され、制御部１２に設けられる浮遊導電層１５、絶縁部１９及びコンタクト電極１３が制御部１２から分離されることが抑制できる。

　そして、梁８の可動部１１（接点部４１を含む）として、カーバイド化されていない多層グラフェンを用いることで、可動部１１は、適度な柔軟性と適度な弾性を有することができ、可動部１１における所望の動作が実現できる。

　なお、梁として、例えばカーボンナノチューブを用いる比較例の場合においては、例えば、カーボンナノチューブを一方向に並べたバンドル型の梁を用いる。しかし、このバンドル型の梁は、作製が難しく、また、ＣＶＤ（Chemical Vapor Deposition）法や塗布プロセスでは、カーボンナノチューブを高密度に配列させることが難しい。また、特性のばらつきも大きい。

　これに対し、本実施形態に係るスイッチ素子２１０のスイッチング部１１０においては、梁８として多層グラフェンを用いるので、作製が容易で、均一で安定した特性を得ることができる。

　そして、梁８の固定部１８、及び、梁８の制御部１２に用いられる多層グラフェンを金属カーバイド化することで、グラフェン層どうしの結合を強化でき、これらの部分の機械的強度が強化でき、安定した動作を実現できる。

　このように、本実施形態に係るスイッチ素子２１０によれば、安定した動作が可能な機械電気システム方式のスイッチング部を備えたスイッチ素子が提供できる。

　例えば、梁８として、Ｓｉ、ＳｉＮ及びＳｉＣなどの材料を用いる比較例の場合は、これらの材料の弾性定数が大きいため、駆動電圧が高く、接点部の接点に金などの電極をコーティングすることが望ましく接点摩耗の問題もある。また、弾性定数が大きいので動作が低速であり、動作は不揮発性に限られる。

　これに対し、本実施形態に係るスイッチング部１１０においては、梁８に多層グラフェンを用いることで、弾性定数を適度な値に設定することができ、駆動電圧が低く、接点摩耗の問題もなく、高速に動作する。そして、後述するように、梁８に多層グラフェンを用い、多層グラフェンの層の数を適切に設定することで、揮発性及び不揮発性のいずれかの動作も可能になり、応用分野が拡大できる。さらに、スイッチング部１１０においては、接点部４１と接点電極７１とが接触状態のときの抵抗は低く、すなわち、オン抵抗が低い。そして、接点部４１と接点電極とが非接触状態のときは、両者が完全に離間するので、オフリーク電流は実質的に発生しない。

　なお、図１に例示したスイッチング部１１０の構成は、各種の変形が可能である。　
　例えば、支持電極１６は、基体２に固定され、梁８を支持できれば良く、例えば、支持電極１６は、絶縁層４と固定部１８との間に設けられても良い。

　また、スイッチング部１１０においては、接点電極７１は、梁８の基体２の側に設けられているが、接点電極７１は、梁８の基体２とは反対の側に設けられても良い。

　また、制御電極９１は、梁８の可動部１１に付設される浮遊導電層１５に対向すれば良く、例えば、制御電極９１は、梁８の基体２の側に設けられても良い。浮遊導電層１５は、制御電極９１に対向するので、この場合には、浮遊導電層１５は、梁８の基体２の側に配置される。

　次に、スイッチング部１１０の動作について説明する。　
　図２は、本発明の第１の実施形態に係るスイッチ部の動作を例示する模式的断面図である。　
　すなわち、同図は、図１（ｂ）のＡ－Ａ’線断面に相当する断面図である。　
　図１（ａ）に例示した状態において、例えば、制御電極９１の電位を、支持電極１６の電位よりも高く設定する。例えば、支持電極１６を接地し、制御電極９１に正電圧を印加する。これにより、浮遊導電層１５から、絶縁部１９（トンネル絶縁膜）を介して、コンタクト電極１３へ向かって、トンネル電流が流れる。これにより、浮遊導電層１５に電子が注入され、浮遊導電層１５は負極性に帯電する。浮遊導電層１５への電荷注入には、電子線照射による電子注入の方法を用いても良い。

　この状態において、制御電極９１の電位を、支持電極１６の電位よりも低く設定する。例えば、支持電極１６を接地し、制御電極９１に負電圧を印加する。　
　これにより、図２に表したように、制御電極９１と、負極性に帯電した浮遊導電層１５と、の間に斥力Ｆｒが発生し、可動部１１が基体２に向かう方向に変形して、接点部４１と接点電極７１とが互いに接触する。グラフェンは弾性に優れており、フレキシブルに変形し、接点部４１は接点電極７１に平行に接触するように可動部１１が変形する。これにより、支持電極１６と接点電極７１とが、電気的に接続される。

　そして、接点部４１と接点電極７１とが互いに接触した状態から、制御電極９１に印加した負電圧を除去すると、制御電極９１と浮遊導電層１５との間に働く斥力Ｆｒが消える。

　これにより、可動部１１の弾性力によって、可動部１１が制御電極９１に近づく方向に戻り、支持電極１６と接点電極７１との電気的な接続が遮断される。これにより、スイッチング部１１０は、揮発性のスイッチング動作を行う。

　または、可動部１１の弾性力の設定によっては、制御電極９１に印加した負電圧を除去し、制御電極９１と浮遊導電層１５との間に働く斥力Ｆｒが消えた後も、可動部１１が戻らず、支持電極１６と接点電極７１との電気的な接続が維持される。これにより、スイッチング部１１０は、不揮発性のスイッチング動作を行う。

　このように、可動部１１の弾性力Ｆ_Ｂは、可動部１１（例えば接点部４１）と接点電極７１とが互いに接触したときにおける可動部１１と接点電極７１との間に作用するファンデルワールス力Ｆ_Ａよりも大きいか、または、小さく設定されることができる。これにより、前者の場合は、制御電極９１に与える電気信号を除去した場合に、可動部１１（接点部４１）と接点電極７１とが互いに離間する揮発性のスイッチング動作が可能になり、また、後者の場合は、制御電極９１に与える電気信号を除去した場合も、可動部１１（接点部４１）と接点電極７１とが互いに接触した状態を維持する不揮発性のスイッチング動作が可能になる。

　このような揮発性の動作と不揮発性の動作とは、例えば、可動部１１の多層グラフェンの層数（可動部１１の厚さ）、可動部１１の長さ、及び、可動部１１（接点部４１）と接点電極７１との間の距離、接点電極７１の種類などの設定によって、制御することができる。

　ここで、図１（ａ）及び（ｂ）に例示したように、可動部１１の長さＬは、支持電極１６に支持された固定部１８と可動部１１との境界から、可動部１１の固定部１８とは反対の側の端までの長さである。すなわち、長さＬは、梁８の延在方向（Ｘ軸方向）に沿った、梁８の可動部分の長さに相当する。

　また、可動部１１となる多層グラフェンの厚さを厚さｄとする。ここで、厚さｄは、梁８の延在方向（Ｘ軸方向）に直交し、可動部１１の可動方向（この例では、Ｚ軸方向）に沿った方向における可動部１１の長さである。ここで、可動方向とは、可動部１１に付設される浮遊導電層１５と、制御電極９１と、が互いに対向する方向である。すなわち、本具体例では、厚さｄは、Ｚ軸方向に沿った可動部１１の長さである。

　また、可動部１１の幅を、幅ｗとする。ここで、幅ｗは、可動部１１の延在方向（Ｘ軸方向）と、可動部１１の可動方向（この例ではＺ軸方向）と、に対して直交する方向（Ｙ軸方向）に沿った可動部１１の長さである。　
　また、可動部１１（例えば接点部４１）と接点電極７１とが互いに対向する面の面積を面積Ｓとする。　
　また、制御電極９１に電気信号（例えば電圧）を印加しない状態における接点電極７１と、可動部１１（接点部４１）と、の間の距離を初期ギャップｚ_０とする。

　以下、スイッチング部１１０における、揮発性及び不揮発性の動作について説明する。図２に表したように、梁８の可動部１１には、可動部１１（接点部４１）と接点電極７１とが接触したことにより生じるファンデルワールス力Ｆ_Ａが作用する。また、梁８の可動部１１は、弾性力Ｆ_Ｂを有する。ファンデルワールス力Ｆ_Ａは、可動部１１を接点電極７１に引きつけるように働く。弾性力Ｆ_Ｂは、可動部１１の変形を元の状態（電気信号を印加する前の状態）に戻す方向に働く。

　制御電極９１と浮遊導電層１５との間の斥力Ｆｒが消えた場合に、可動部１１の弾性力Ｆ_Ｂが、ファンデルワールス力Ｆ_Ａよりも大きいと、可動部１１が接点電極７１から離間して上方に戻る揮発性のスイッチング動作となる。

　一方、制御電極９１と浮遊導電層１５との間の斥力Ｆｒが消えた場合に、ファンデルワールス力Ｆ_Ａが、可動部１１の弾性力Ｆ_Ｂよりも大きいと、可動部１１が接点電極７１に接触した状態が維持され、不揮発性のスイッチング動作となる。

　ファンデルワールス力Ｆ_Ａは、以下の式（１）で示される。　

　　　　Ｆ_Ａ＝０．６Ｓ×｛６π（δｒ）^３｝^－１　・・・（１）

　ここで、表面粗さδｒは、接点電極７１の表面の平均的な粗さであり、本実施形態では、表面粗さδｒは、１ｎｍ（ナノメートル）とすることができる。

　一方、多層グラフェンを含む可動部１１の弾性力Ｆ_Ｂは、以下の式（２）及び式（３）で示される。　

　　　　Ｆ_Ｂ＝ｋ×ｚ　　　　　　　　　　　　　・・・（２）

　　　　ｋ＝（ｗ／４）×（ｄ／Ｌ）^３×Ｅ　　　・・・（３）

　ここで、変位量ｚは、コンタクト電極１３が設けられた可動部１１の端（この場合は固定部１８とは反対の側の端）の変位量である。また、固有定数Ｅは、材料の固有定数であり、多層グラフェンの場合には、固有定数Ｅとして、１ＴＰａ（テラパスカル）を用いることができる。

　図３は、本発明の第１の実施形態に係るスイッチング部の特性を例示するグラフ図である。　
　すなわち、同図は、式（１）～（３）を用いて求めたスイッチング部１１０の特性を示すグラフである。同図において、横軸は可動部１１の長さＬであり、縦軸は可動部１１における多層グラフェンの層数ＮＬである。そして、同図においては、ファンデルワールス力Ｆ_Ａと、可動部１１の多層グラフェンの弾性力Ｆ_Ｂと、が等しくなる値がプロットされている。同図においては、接点電極７１と可動部１１との間の初期ギャップｚ_０（すなわち動作時に可動部１１の接点部４１が変位する距離）が、３ｎｍ、４ｎｍ及び５ｎｍである場合の特性が示されている。ここで、可動部１１の多層グラフェンの層数ＮＬは、可動部１１の厚さｄをグラフェン単層の厚さである０．３３５ｎｍで除した値である。また、本具体例では、可動部１１の幅ｗは、４０ｎｍとされた。

　図３に表したように、例えば、接点電極７１と可動部１１との間の初期ギャップｚ_０が４ｎｍで、可動部１１の長さが４０ｎｍのとき、ファンデルワールス力Ｆ_Ａと多層グラフェンの弾性力Ｆ_Ｂとが釣り合う多層グラフェンの層数ＮＬは、２５である。多層グラフェンの層数ＮＬが２５よりも大きい場合は、可動部１１の弾性力Ｆ_Ｂがファンデルワールス力Ｆ_Ａよりも大きくなり、揮発性のスイッチング動作が行われる。そして、多層グラフェンの層数ＮＬが２５よりも小さい場合は、ファンデルワールス力Ｆ_Ａが可動部１１の弾性力Ｆ_Ｂを上回り、不揮発性のスイッチング動作が行われる。

　また、可動部１１の多層グラフェンの層数ＮＬは、駆動電圧（例えば制御電極９１に与える電圧）に影響を与える。すなわち、揮発性のスイッチング動作を行う場合において、グラフェンの層数ＮＬを増大すると弾性力Ｆ_Ｂが大きくなり、可動部１１を変位させるために制御電極９１に印加する駆動電圧が高くなる。許容できる駆動電圧の範囲に基づいて、可動部１１の多層グラフェンの層数ＮＬは決定される。

　一方、不揮発性スイッチの場合、可動部１１の接点部４１と、接点電極７１と、の接触を安定して保持するために、グラフェンの層数ＮＬを小さくして弾性力Ｆ_Ｂを小さくする。ただし、グラフェンの層数ＮＬを小さくし過ぎると、例えば、制御電極９１に与える電気信号（例えば電圧）を変化させても、接点部４１と接点電極７１とが離間しない場合も生じるので、グラフェンの層数ＮＬは、適正な動作が行われるように、適正な値に設定される。

　図４は、本発明の第１の実施形態に係るスイッチング部の動作を例示する模式的断面図である。　
　すなわち、同図（ａ）及び（ｂ）は、図１（ｂ）のＡ－Ａ’線断面に相当する断面図である。同図（ｂ）に例示されたスイッチ素子２１１のスイッチング部１１１（第１スイッチング部１１１ａ）は、同図（ａ）に例示されたスイッチング部１１０よりも可動部１１の多層グラフェンの厚さｄが薄い。これらの図は、スイッチング部１１０が不揮発性のスイッチング動作を行う場合の例を示している。

　図４（ａ）に表したように、スイッチング部１１０において、接点電極７１から接点部４１を離間させるために、制御電極９１に正電圧を印加して浮遊導電層１５との間に吸引力Ｆａを生じさせる。これにより、接点電極７１と接点部４１とが互いに接触した状態から、接点電極７１と接点部４１とを互いに離間させる。

　すなわち、制御電極９１に電気信号を与え、生じる静電力に基づく斥力Ｆｒによって、接点部４１を接点電極７１に接触させ、その後、第１電気信号を除去しても、この状態が維持される。そして、制御電極９１に、第１電気信号とは異なる別の電気信号（例えば極性が異なる）を与え、生じる別の静電力に基づく吸引力Ｆａによって、接点部４１を接点電極７１から離間させる。これにより、不揮発性のスイッチング動作が実現できる。

　このとき、図４（ｂ）に表したように、スイッチング部１１１においては、可動部１１の多層グラフェンの層数ＮＬが少なく、厚さｄが薄い。厚さｄが薄すぎると、吸引力Ｆａによって可動部１１の先端が制御電極９１の方向に変位しても、可動部１１に生じる弾性力Ｆ_Ｂがファンデルワールス力Ｆ_Ａを超えることがなく、接点部４１を接点電極７１から離間させることができない場合がある。このため、可動部１１のグラフェンの層数ＮＬ（すなわち、厚さｄ）は、適正な動作が行われるように、適正な値に設定することが望ましい。

　例えば、接点部４１と接点電極７１とが互いに対向する面の面積Ｓが４０ｎｍ×４０ｎｍの場合には、式（１）で計算されるファンデルワールス力Ｆ_Ａは約５０ｎＮとなる。

　一方、可動部１１の弾性力Ｆ_Ｂが５０ｎＮを上回る層数ＮＬは、式（２）と式（３）から次のように計算できる。

　例えば、可動部１１の幅ｗが４０ｎｍであり、長さＬが１６０ｎｍとし、浮遊導電層１５が接点電極７１を基準にして制御電極９１に向かって５ｎｍ動くとすると、可動部１１の弾性力Ｆ_Ｂが５０ｎＮよりも大きくなる多層グラフェンの厚さｄは４ｎｍ以上となり、その層数ＮＬは１２以上となる。なお、この動作のために望ましい層数ＮＬは、素子の寸法（幅ｗ、長さＬ、及び距離ｚ_０等）によって変化する。

　なお、素子の寸法によっては、梁として単層のグラフェンを用いた場合においても、上記の弾性力Ｆ_Ｂとファンデルワールス力Ｆ_Ａとの関係を所定の関係に設定し得るが、単層のグラフェンの弾性力は小さいので、素子の設計に大きな制約が生じてしまう。

　これに対し、本実施形態に係るスイッチング部１１０においては、梁８として多層グラフェンを用いることで、梁８の可動部１１の弾性力Ｆ_Ｂを適正な値に設定でき、素子の設計の制約が解除され、所望の形態のスイッチ素子を実現することができる。そして、上記のように、可動部１１における多層グラフェンの層数ＮＬ（厚さｄ）を制御することで、不揮発性及び揮発性の両方の特性を容易に作り分けることができる。

　図５は、本発明の第１の実施形態に係る別のスイッチ素子の構成を例示する模式的断面図である。　
　図５に表したように、本実施形態に係る別のスイッチ素子２１２のスイッチング部１１２（第１スイッチング部１１２ａ）においては、梁８の可動部１１の接点部４１が、可動部１１の先端（固定部１８とは反対の側の端）に設けられ、可動部１１の接点部４１と固定部１８との間に、制御部１２が設けられている。すなわち、制御部１２が可動部１１の中央部分に設けられている。　
　そして、接点電極７１は、可動部１１の接点部４１に対向するように、可動部１１の先端（固定部１８とは反対の側の端）の位置に配置されている。また、制御電極９１が、制御部１２の浮遊導電層１５に対向するように、可動部１１の中央部分に対応して配置されている。これ以外は、スイッチング部１１０と同様なので説明を省略する。

　この場合も、可動部１１の浮遊導電層１５に対向する制御部１２は、金属カーバイド化された多層グラフェンを含む。

　このような構成を有するスイッチング部１１２においては、可動部１１の先端の変位量に対して、浮遊導電層１５が設けられた中央部の変位量を小さくすることができる。これにより、例えば、制御電極９１へ印加する駆動電圧を低減することができる。

　図６は、本発明の第１の実施形態に係る別のスイッチ素子の構成を例示する模式的断面図である。　
　図６に表したように、本実施形態に係る別のスイッチ素子２１３のスイッチング部１１３（第１スイッチング部１１３ａ）においては、梁８の可動部１１は、基体２の主面に対して平行な面内で動く。具体的には、可動部１１の動く方向ＭＤは、Ｙ軸方向である。

　すなわち、スイッチング部１１３においては、支持電極１６と、接点電極７１と、梁８と、制御電極９１と、浮遊導電層１５と、が、基体２の主面に対して平行な同一の平面内（Ｘ－Ｙ平面内）に配置されている。支持電極１６と、接点電極７１と、制御電極９１と、は、パターニングされた絶縁層３の上に設けられ、基体２に対して固定されている。なお、接点電極７１は、絶縁層３の上に設けられた絶縁層２２の側面に設けられ、支持電極１６及び制御電極９１は、絶縁層３の上に設けられた絶縁層２３の側面に設けられている。　
　一方、梁８の可動部１１は、支持電極１６に支持されて、基体２（絶縁層３を含む）から離間している。　
　このような構成は、基体２の上に所定の犠牲層を設けた後、各構成要素となる層を形成し、その後、犠牲層を除去することで作製できる。

　スイッチング部１１３においては、各構成要素の配置が、基体２の主面に対して平行な同一の平面上に設けられている他は、スイッチング部１１０と同様とすることができ、また、その動作や特性も同様である。

　なお、本具体例のスイッチング部１１３の場合にも、多層グラフェンに含まれるグラフェン層の積層方向は、梁８の可動部１１の動く方向である。積層方向は、浮遊導電層１５と制御電極９１とが互いに対向する方向であるＹ軸方向である。したがって、可動部１１の多層グラフェンの層数ＮＬも、Ｙ軸方向に沿ったグラフェン層の積層数である。

　また、可動部１１の厚さｄは、可動部１１の可動方向（この例では、Ｙ軸方向）に沿った方向における可動部１１の長さである。

　このように、本実施形態に係るスイッチング部の可動部１１が動く方向は、スイッチング部１１０～１１２のように、基体２の主面に対して垂直な方向（Ｚ軸方向）や、スイッチング部１１３のように、水平な方向（Ｙ軸方向）とすることができる。さらに、可動部１１の動く方向は、基体２の主面に対して任意の方向とすることができ、例えば、主面に対して傾斜した方向としても良い。例えば、犠牲層の側面を基体２の主面に対して傾斜させることで、可動部１１の可動方向を主面に対して傾斜させることができる。

　（第２の実施形態）
　図７は、本発明の第２の実施形態に係るスイッチ素子の構成を例示する模式図である。すなわち、同図（ｂ）は、スイッチ素子２２０のスイッチング部１２０の模式的斜視図であり、同図（ａ）は同図（ｂ）のＢ－Ｂ’線断面図である。　
　図７に表したように、本実施形態に係るスイッチ素子２２０のスイッチング部１２０（第１スイッチング部１２０ａ）においては、可動部１１の固定部１８とは反対側の対向固定部２８（第１対向固定部）は、基体２に固定されている。そして、対向固定部２８は、金属カーバイド化された多層グラフェンを含む。

　具体的には、スイッチング部１２０は、基体２に固定され、対向支持部２８を固定する対向支持部２６（第１対向支持部）をさらに有する。

　対向支持部２６は、支持電極１６と同様に、絶縁層２４を介して基体２に固定されている。具体的には、基体２の上に設けられた絶縁層３の上に絶縁層２４が設けられ、その上に、梁８の対向固定部２８が設けられ、その上に対向支持部２６が設けられる。そして、対向支持部２６の上に絶縁層２５が設けられ、絶縁層２５の上に絶縁層６が設けられる。絶縁層６の一方の端は、支持電極１６の上の絶縁層５に支持され、絶縁層６の他方の端は、対向支持部２６の上の絶縁層２５に支持されている。

　梁８においては、両端である固定部１８と対向固定部２８との間に接点部４１と制御部１２とが設けられる。また、可動部１１内において、接点部４１及び制御部１２が設けられる、梁８の延在方向における位置は、同じ位置である。本具体例では、可動部１１の中央部において、可動部１１の基体２の側の面が接点部４１となり、可動部１１の基体２とは反対側の面が制御部１２となる。

　なお、この場合も制御部１２は、金属カーバイド化された多層グラフェンを含み、接点部４１も金属カーバイド化された多層グラフェンを含む例である。

　制御部１２において、基体２とは反対の側にコンタクト電極１３が設けられ、その上に絶縁部１９（トンネル絶縁膜）が設けられ、その上に浮遊導電層１５が設けられている。すなわち、この場合も制御部１２において、絶縁部１９を介して浮遊導電層１５が設けられている。

　また、接点電極７１は、可動部１１の基体２の側に設けられ、接点部４１に対向している。制御電極９１は、可動部１１の基体２とは反対の側に設けられ、制御部１２に対向して付設された浮遊導電層１５に対向している。

　すなわち、スイッチング部１２０における梁８の一方の端部である固定部１８が支持電極１６に固定され、梁８の他方の端部である対向固定部２８は、対向支持部２６に固定されている。この場合の梁８は両持ち構造の梁である。なお、この場合の可動部１１の長さＬ１は、梁８にうちの固定部１８と対向固定部２８との間の部分の長さである。

　このように、梁８が、梁８の両方の端で支持される構成を有することで、可動部１１の特性は安定し、さらに安定した動作を得ることができる。

　また、対向支持部２６として、導電材料を用いることができる。例えば、対向支持部２６に、支持電極１６となる材料を用いることができる。これにより、抵抗支持部２６を電極として用いることができる。

　この場合には、スイッチング部１２０において、例えば、支持電極１６及び対向支持部２６を入力電極として機能させて接点電極７１を出力電極として機能させる、または、支持電極１６及び対向支持部２６を出力電極として機能させて接点電極７１を入力電極として機能させることができる。

　なお、スイッチング部１２０においても、スイッチング部１１０と同様に、例えば可動部１１の多層グラフェンの層数ＮＬを制御することにより、揮発性及び不揮発性のいずれかの動作をさせることができる。

　このとき、スイッチング部１２０においては、式（３）におけるＬの代わりに、（Ｌ１）／２を用いることで、式（２）及び式（３）に関して説明した弾性力Ｆ_Ｂを求めることができ、弾性力Ｆ_Ｂの設定に基づいて、スイッチング部１２０は、揮発性及び不揮発性のいずれかのスイッチング動作を実施することができる。

　本具体例では、対向支持部２６は、可動部１１を対向固定部２８によって支持する機能と同時に、可動部１１と電気的な導通を得るための電極の機能を有する。ただし、本発明はこれに限らず、対向支持部２６は例えば絶縁性とすることもでき、この場合は、対向支持部２６は、可動部１１を支持する機能だけを有する。　
　以下では、対向支持部２６が導電性であり、電極としても機能を有する場合として説明する。すなわち、対向支持部２６は、支持電極１６に対向する別の支持電極とみなすことができる。

　スイッチング部１２０においては、梁８の両端に支持電極１６と、電極の機能を有する対向支持部２６と、を設け、支持電極１６と対向支持部２６との間の可動部１１の接点部４１に対向させて接点電極７１を設け、可動部１１の制御部１２に付設される浮遊導電層１５に、制御電極９１から静電力を作用させて、可動部１１を動かす動作ができる。そして、これにより、例えば、スイッチング部１２０を複数直列に接続して例えばＮＡＮＤ型のメモリとして機能させることができる。

　以下、スイッチ素子２２０の製造方法の例について説明する。　
　図８～図１０は、本発明の第２の実施形態に係るスイッチ素子２２０の製造方法を例示する工程順模式的断面図である。　
　すなわち、図９は、図８に続く図であり、図１０は、図９に続く図である。

　図８（ａ）に表したように、例えば、基体２の主面に設けられた厚さ０．５μｍの絶縁層３の上に、接点電極７１と絶縁層４とが形成される。絶縁層３及び絶縁層４には、例えば、ＣＶＤ法により形成されたＳｉＯ_２膜を用いることができる。また、接点電極７１には、反応性スパッタ法により形成される厚さ５０ｎｍの窒化チタン膜を用いることができる。

　具体的には、基体２の主面にＣＶＤ法により絶縁層３となるＳｉＯ_２膜を成長させる。次に、反応性スパッタ法により、絶縁層３上に窒化チタン膜を形成する。さらに、フォトリソグラフィによりエッチングマスクを形成し、ＲＩＥ法（Reactive Ion Etching）を用いて窒化チタン膜をエッチングし、例えば、４０ｎｍ×４０ｎｍの寸法の接点電極７１に加工する。

　次に、ＣＶＤ法を用いて、絶縁層４となるＳｉＯ_２膜を３μｍの厚さに形成する。ＳｉＯ_２膜は、フォトリソグラフィで所定の形状に形成されたレジストをマスクとしてエッチングされる。この際、ＳｉＯ_２膜のみをエッチングするエッチング選択性を有するガスを用いて、接点電極７１が損傷を受けないようにドライエッチングを行う。

　そして、図８（ｂ）に表したように、絶縁層４の間の空間に犠牲層３２を形成し、接点電極７１を覆う。犠牲層３２には、例えば、スパッタ法を用いて形成される酸化アルミニウム（Ａｌ_２Ｏ_３）を用いることができる。

　具体的には、絶縁層４及び接点電極７１が形成された絶縁層３の上に、スパッタ法を用いて約３μｍの厚さのＡｌ_２Ｏ_３膜を形成する。さらに、ＣＭＰ法（Chemical Mechanical Polish）を用いて、絶縁層４の上に形成されているＡｌ_２Ｏ_３膜を平坦化する。

　次に、図８（ｃ）に表したように、絶縁層３及び犠牲層３２の上に、厚さ１ｎｍのニッケル層３４を形成する。このニッケル層３４の形成には、例えば、スパッタ法を用いることができる。ニッケル層３４は、後述する多層グラフェンの形成の際の触媒となる。

　次に、図８（ｄ）に表したように、ＣＶＤ法を用いてニッケル層３４の上に梁８となる多層グラフェン層８ｇを成長させる。例えば、アセチレンガスを原料として使用し、成膜温度５００℃にて厚さ５ｎｍの多層グラフェン層８ｇを成膜する。なお、用いる原料は任意であり、例えば、エタンを用いても良い。

　さらに図９（ａ）に表したように、多層グラフェン層８ｇの上に、支持電極１６及び対向支持部２６、コンタクト電極１３を形成する。支持電極１６及び対向支持部２６、コンタクト電極１３には、例えば、チタン（Ｔｉ）を用いることができる。

　多層グラフェン８の上に、支持電極１６、対向支持部２６及びコンタクト電極１３となるＴｉ膜を、厚さ２０ｎｍでスパッタ法を用いて成膜し、フォトリソグラフィにより形成したレジストパターンをマスクとしてＴｉ膜をエッチングする。Ｔｉ膜のエッチングにより、支持電極１６、対向支持部２６及びコンタクト電極１３が同時に形成される。コンタクト電極１３のサイズは、例えば接点電極７１と同じ４０ｎｍ×４０ｎｍである。

　また、このＴｉ膜のエッチングの際に、多層グラフェン層８ｇが所定の形状に加工される。多層グラフェン層８ｇは、後に可動部１１の長さＬが例えば４０ｎｍとなるように、ストライプ形状に加工される。

　次に、被加工体を窒素雰囲気中で９００℃の温度で加熱する。これにより、多層グラフェン層８ｇ中にＴｉが拡散され、多層グラフェン層８ｇの一部に選択的に金属カーバイド化された領域が形成される。

　これにより、図９（ｂ）に表したように、金属カーバイド化された多層グラフェンを含む固定部１８、対向固定部２８及び制御部１２が形成される。一方、支持電極１６、対向支持部２６及びコンタクト電極１３に用いられるＴｉと接しない可動部１１は、金属カーバイド化されない。これにより、図７に例示した梁８の構成が形成される。多層グラフェン層８ｇが金属カーバイド化されることにより、固定部１８、対向固定部２８及び制御部１２においては、グラフェンシート間の結合が強化される。

　このように、支持電極１６には、金属を用いることで、梁８に用いられる多層グラフェンを選択的に金属カーバイド化できる。支持電極１６には、Ｔｉ、Ｃｏ、Ｗ、Ｎｉ、Ｐｔ及びＴａよりなる群から選択された少なくともいずれかを用いることができる。同様に、対向支持部２６及びコンタクト電極１３には、Ｔｉ、Ｃｏ、Ｗ、Ｎｉ、Ｐｔ及びＴａよりなる群から選択された少なくともいずれかを用いることができる。

　次に、図９（ｃ）に表したように、スパッタ法により、支持電極１６及び対向支持部２６、コンタクト電極１３及び梁８の上に、絶縁部１９となる厚さ１ｎｍのＳｉＯ_２膜を形成し、続いて浮遊導電層１５となる厚さ１ｎｍの窒化チタン膜を形成し、フォトリソグラフィとエッチングにより、コンタクト電極１３上に絶縁部１９と浮遊導電層１５とを形成する。絶縁部１９及び浮遊導電層１５のサイズは、例えば４０ｎｍ×４０ｎｍである。

　さらに、図１０（ａ）に表したように、支持電極１６及び対向支持部２６の上部にそれぞれ絶縁層５及び絶縁層２５を形成し、絶縁層５と絶縁層２５との間の空間に犠牲層３３を形成する。絶縁層５及び絶縁層２５には、例えば、ＣＶＤ法により形成されたＳｉＯ_２膜を用いることができる。また、犠牲層３３には、Ａｌ_２Ｏ_３膜を用いることができる。

　具体的には、例えば、支持電極１６、対向支持部２６、浮遊導電層１５及び梁８の上に、絶縁層５及び絶縁層２５となる厚さ約５ｎｍのＳｉＯ_２膜を形成する。さらに、このＳｉＯ_２膜をフォトリソグラフィとエッチングとにより絶縁層５及び絶縁層２５の形状に加工する。その後、スパッタ法で厚さ約２５ｎｍのＡｌ_２Ｏ_３膜を形成し、浮遊導電層１５の直上のＡｌ_２Ｏ_３膜の厚さが約３ｎｍとなるように、Ａｌ_２Ｏ_３膜の上面をＣＭＰで加工して平坦化する。そして、平坦化された上面に、制御電極９１となる窒化チタン膜を厚さ約５ｎｍで形成し、フォトリソグラフィとエッチングとにより、窒化チタン膜を４０ｎｍ×４０ｎｍに加工し、制御電極９１が形成される。

　さらに、図１０（ｂ）に表したように、制御電極９１と犠牲層３３と絶縁層５との上に、例えば、絶縁層６となるＳｉＯ_２膜を形成し、このＳｉＯ_２膜を、フォトリソグラフィとエッチングにより、幅４０ｎｍのストライプ状に加工する。

　最後に、図１０（ｃ）に表したように、塩酸液を用いて犠牲層３２及び犠牲層３３を選択エッチングし、絶縁層３、４、５及び６を含む構造体の内部を中空として、可動部１１が基体２から離間した構造が形成され、図７に例示したスイッチ素子２２０が製造できる。

　なお、上記の製造方法は一例であり、各種の変形が可能である。例えば、ニッケル層３４の形成の前に、支持電極１６、対向支持部２６及びコンタクト電極１３を所定の形状で形成した後、それらの間に犠牲層を埋め込んだ後に、支持電極１６、対向支持部２６及びコンタクト電極１３を露出され、それらの上にニッケル層３４及び多層グラフェン層８ｇを形成し、熱処理を行うことで、多層グラフェン層８ｇの支持電極１６、対向支持部２６及びコンタクト電極１３に対向する部分を選択的に金属カーバイド化することもできる。

　上記で説明した各材料は一例であり、例えば犠牲層３２及び３３には、各種の絶縁層、各種の電極となる材料、及び、多層グラフェンと、エッチングの選択比がある任意の材料を用いることができる。

　図１１は、第２の実施形態に係る別のスイッチ素子の構成を例示する模式的断面図である。　
　図１１に表したように、本実施形態に係る別のスイッチ素子２２１のスイッチング部１２１（第１スイッチング部１２１ａ）においては、可動部１１の長さＬ２が、スイッチング部１２０における可動部１１の長さＬ１よりも縮小されている。

　可動部１１の長さＬ２がスイッチング部１２０よりも縮小されることで、スイッチング部１２１のサイズはスイッチング部１２０のサイズよりも縮小されている。これにより、スイッチ素子を回路に適用する場合に、高集積化が可能となる。

　なお、スイッチング部１２１のように、可動部１１の長さＬ２を短く設定することにより、最小加工寸法をＦとしたときに、メモリセルのサイズを物理的最小サイズ４Ｆ^２とした高集積度のＮＡＮＤフラッシュメモリを実現することができる。

　（第３の実施の形態）
　図１２は、本発明の第３の実施形態に係るスイッチ素子の構成を例示する模式的断面図である。　
　図１２（ａ）に表したように、本実施形態に係るスイッチ素子２３０のスイッチング部１３０（第１スイッチング部１３０ａ）も、支持電極１６と、接点電極７１と、梁８と、制御電極９１と、浮遊導電層１５と、を有する。

　本具体例においても、支持電極１６、接点電極７１及び制御電極９１は、基体２に固定されているが、同図においては、基体２は省略されている。すなわち、支持電極１６、接点電極７１、梁８、制御電極９１及び浮遊導電層１５と、基体２と、の相対的な配置は任意であり、以下では、支持電極１６と、接点電極７１と、梁８と、制御電極９１と、浮遊導電層１５と、の配置の相互の関係について説明する。

　浮遊導電層１５は、可動部１１の制御部１２に絶縁部７を介して付設され、電荷を蓄積する。ただし、スイッチング部１３０においては、浮遊導電層１５は、梁８の延在方向に沿って、可動部１１と略同一平面内に設けられている。

　そして、制御部１２は、可動部１１の固定部１８とは反対の側の先端に配置され、梁８と実質的に同じ平面内において、絶縁部７が設けられ、絶縁部７の制御部１２とは反対の側において、梁８と実質的に同じ平面内において、浮遊導電層１５が設けられている。

　本具体例においては、梁８と、絶縁部７と、浮遊導電層１５と、は同層であり、絶縁部７及び浮遊導電層１５は、梁８となる多層グラフェンによって形成されることができる。例えば、絶縁部７は、梁８の多層グラフェンに選択的に電子線照射を行い、多層グラフェンに欠陥を導入することにより形成することができる。また、浮遊導電層１５には、梁８となる多層グラフェンを金属カーバイド化したものを用いることができる。

　そして、この場合においては、浮遊導電層１５となる金属カーバイド化された多層グラフェンによってグラフェン層どうしが結合されているので、制御部１２は、必ずしも金属カーバイド化されていなくても良く、また、より強固な結合を得るために、制御部１２が金属カーバイド化された多層グラフェンを含んでも良い。また、絶縁部７が制御電極９１の直下まで延在し、絶縁部７内に含まれる欠陥サイトが浮遊導電層１５の代わりに電荷を蓄積する形態とすることもできる。

　なお、浮遊導電層１５と可動部１１とは、絶縁部７によって電気的に絶縁される。　
　スイッチング部１３０においては、例えば、支持電極１６を入力電極として機能させ、接点電極７１を出力電極として機能させ、制御電極９１をゲート電極として機能させることができる。

　スイッチング部１３０において、制御電極９１に電気信号を与えない状態において、接点電極７１と可動部１１とが離間している。例えば、制御電極９１が浮遊導電層１５を静電力で引きつけることにより、可動部１１を接点電極７１に近づく方向（図１２（ａ）中の矢印ＡＤの方向）に変形させて、接点部４１と接点電極７１とを接触させる。これにより、支持電極１６と接点電極７１との間が導通状態となる。すなわち、梁８となる多層グラフェンを、揮発性スイッチとなる層数ＮＬに設けておけば、ノーマリオフのＮＭＯＳ型と類似の動作が実現できる。

　図１２（ｂ）に表したように、本実施形態に係る別のスイッチ素子２３１のスイッチング部１３１（第１スイッチング部１３１ａ）においても、浮遊導電層１５は、梁８の延在方向に沿って、制御部１２と略同じ平面内に設けられている。

　スイッチング部１３１においても、例えば、支持電極１６を入力電極として機能させ、接点電極７１を出力電極として機能させ、制御電極９１をゲート電極として機能させることができる。

　そして、この場合には、制御電極９１に電気信号を与えない状態において、接点電極７１と接点部４１とが互いに接触した状態とされる。この場合には、制御電極９１に電気信号（例えば電圧）を印加して、制御電極９１と浮遊導電層１５との間に斥力Ｆｒを生じさせる。これにより、可動部１１を接点電極７１から遠ざかる方向（図１２（ｂ）中の矢印ＡＤの方向）に変形させて、接点電極７１と接点部４１とを離間させる。これにより、支持電極１６と接点電極７１との間が非導通状態となり、ノーマリオンのＰＭＯＳ型と類似の動作が実現できる。

　以上のように、本実施形態に係るスイッチング部１３０及びスイッチング部１３１を用いることにより、ＮＭＯＳ型及びＰＭＯＳ型と同様のスイッチ動作を行うことができる。そして、ＭＯＳ型スイッチのように、多数のトランジスタを使用する複雑な回路を必要とせず、簡単な構成で同等の動作を実現でき、また、消費電力を少なくすることもできる。

　この場合、同じ基体２の上にスイッチング部１３０とスイッチング部１３１とを設けることができる。これにより、集積度が向上し、信頼性も向上できる。同じ基体２の上にスイッチング部１３０とスイッチング部１３１とを設ける場合、スイッチング部１３０とスイッチング部１３１とを、基体２の主面に対して平行な平面内に並置することもでき、また、スイッチング部１３０とスイッチング部１３１とは、基体２の主面に対して垂直な方向に沿って互いに積層されても良い。

　なお、本実施形態に係るスイッチング部１３０及びスイッチング部１３１においても、可動部１１に用いられる多層グラフェンの層数ＮＬは、弾性力Ｆ_Ｂがファンデルワールス力Ｆ_Ａを上回るように設定し、揮発性スイッチとすることが望ましい。

　また、浮遊導電層１５への電荷の注入は、制御電極９１に高電圧を印加して可動部１１の変形を大きくし、浮遊導電層１５と制御電極９１とを接触させることにより実施することができる。また、絶縁部７の幅（梁８の延在方向に沿った長さ、すなわちＸ軸方向に沿った長さ）を狭く設定し、可動部１１と浮遊導電層１５との間にトンネル電流を流して電荷の蓄積を行うようにしても良い。

　図１３は、本発明の第３の実施形態に係る別のスイッチ素子の構成を例示する模式的断面図である。　
　図１３（ａ）に表したように、本実施形態に係るスイッチ素子２３２のスイッチング部１３２（第１スイッチング部１３２ａ）は、スイッチング部１３０の構成において、さらに、対向支持部２６が設けられ、梁８が、可動部１１の固定部１８とは反対側の端に設けられた対向固定部２８をさらに有する例である。すなわち、梁８が、固定部１８及び対向固定部２８によって、それぞれ支持電極１６及び対向支持部２６に固定されている。そして、対向支持部２６が導電性を有し、対向支持部２６が、対向固定部２８を支持するだけではなく、電極としての機能を有する例である。

　スイッチング部１３２においては、可動部１１の端（固定部１８とは反対側の端）に、絶縁部７が設けられ、絶縁部７の固定部１８とは反対の側に浮遊導電層１５が設けられている。これにより、支持電極１６に電気的に接続された可動部１１と、浮遊導電層１５と、が電気的に分離される。

　対向固定部２８と対向支持部２６との間には、トンネル絶縁膜として機能する絶縁膜２９（第１絶縁膜）が設けられている。

　すなわち、本具体例においては、可動部１１の固定部１８とは反対側の対向固定部２８は、基体２に固定され、金属カーバイド化された多層グラフェンを含む。そして、スイッチング部１３２は、基体２に固定され、対向支持部２８が固定され、導電性を有する対向支持部２６と、対向支持部２６と対向固定部２８との間に設けられた絶縁膜２９をさらに有している。

　これにより、浮遊導電層１５は、対向固定部２８及び絶縁膜２９を介して、導電性を有する対向支持部２６に接続されている。この構成により、対向支持部２６に電気信号（例えば電圧）を印加することにより、浮遊導電層１５に電荷を注入することができる。さらに、帯電した浮遊導電層１５と、制御電極９１と、の間に電圧を印加することにより、吸引力Ｆａを発生させて、可動部１１を接点電極７１に近接させる方向（図１３（ａ）中の矢印ＡＤの方向）に変形させ、スイッチング動作を行う。

　スイッチング部１３２においても、例えば、支持電極１６を入力電極として機能させ、接点電極７１を出力電極として機能させ、制御電極９１をゲート電極として機能させることができる。

　スイッチング部１３２において、制御電極９１に電気信号（例えば電圧）を印加しない場合、接点電極７１と接点部４１とが互いに離間した状態であり、接点電極７１と支持電極１６とは、導通していない。すなわち、ノーマリオフの状態にある。そして、制御電極９１に電気信号（例えば電圧）を印加し、接点電極７１と接点部４１とを互いに接触させて、接点電極７１と支持電極１６を導通させる。

　一方、図１３（ｂ）に表したように、本実施形態に係るスイッチ素子２３３のスイッチング部１３３（第１スイッチング部１３３ａ）においては、制御電極９１に電圧を印加しない状態において、接点電極７１と接点部４１とが互いに接触しており、接点電極７１と支持電極１６が導通状態にある。

　スイッチング部１３３においても、例えば、支持電極１６を入力電極として機能させ、接点電極７１を出力電極として機能させ、制御電極９１をゲート電極として機能させることができる。

　スイッチング部１３３において、例えば、制御電極９１と浮遊導電層１５との間に斥力Ｆｒを発生させると、可動部１１は接点電極７１から離間する方向（図１３（ｂ）に矢印ＡＤの方向）に変形し、接点電極７１と接点部４１とが互いに離間し、接点電極７１と支持電極１６とが非導通となる。すなわち、ノーマリオンのスイッチング動作が行われる。

　以上のように、スイッチング部１３２及びスイッチング部１３３によれば、ＮＭＯＳ型のノーマリオフ、及び、ＰＭＯＳ型のノーマリオンと同様のスイッチング動作が実現できる。なお、可動部１１の多層グラフェンの層数ＮＬは、揮発性の動作が可能な層数ＮＬに設定されることが望ましい。

　スイッチング部１３２及びスイッチング部１３３においては、入力電極として機能させる支持電極１６と、浮遊導電層１５と、が直列に接続されている。浮遊導電層１５に、高電圧「Ｈ（High）」または、低電圧「Ｌ（Low）］を印加し、バックゲートとなる対向支持部２６に固定電圧が入力される。このとき、対向支持部２６への印加電圧で、スイッチング動作のしきい値を調整することができる。

　（第４の実施の形態）
　図１４は、本発明の第４の実施形態に係るスイッチ素子の構成を例示する模式的断面図である。　
　図１４に表したように、本実施形態に係るスイッチ素子２４０のスイッチング部１４０（第１スイッチング部１４０ａ）は、対向接点電極７２（第１対向接点電極）と、対向制御電極９２（第１対向制御電極）と、をさらに有する。そして、梁８の可動部１１は、対向接点部４２（第１対向接点部）をさらに有する。

　対向接点部４２は、可動部１１の接点電極７１に対向する側と反対の側に設けられる。本具体例では、対向接点部４２は、可動部１１の接点部４１となる面とは反対側の面である。

　対向接点電極７２は、図示しない基体２に固定され、梁８の接点電極７１とは反対の側に設けられ、対向接点部４２に対向する。

　対向制御電極９２は、図示しない基体２に固定され、梁８の制御電極９１とは反対の側に設けられ、浮遊導電層１５に対向する。そして、対向制御電極９２は、与えられる対向電気信号（第１対向電気信号）によって、対向接点部４２を対向接点電極７２に対して接触状態にさせるまたは非接触状態にさせる。

　スイッチング部１４０においては、浮遊導電層１５と、制御電極９１及び対向制御電極９２と、の間の相互作用により、可動部１１の接点部４１及び対向接点部４２を、それぞれ接点電極７１及び対向接点電極７２に対して、接触状態または非接触状態とさせる。

　なお、支持電極１６及び対向支持部２６には、梁８の固定部１８及び対向固定部２８がそれぞれ接続されている。梁８の固定部１８及び対向固定部２８においては、多層グラフェンが金属カーバイド化されている。

　また、例えば、可動部１１（接点部４１）と接点電極７１とが接触したとき、または、可動部１１（対向接点部４２）と対向接点電極７２とが接触したときに、可動部１１（接点部４１）と接点電極７１との間、及び、可動部１１（対向接点部４２）と対向接点電極７２との間のファンデルワールス力Ｆ_Ａよりも、可動部１１の弾性力Ｆ_Ｂが大きくなるように、可動部１１の多層グラフェンの層数ＮＬは設定される。これにより、可動部１１と接点電極７１または対向接点電極７２との接触は、揮発性となる。

　また、制御電極９１及び対向制御電極９２と、浮遊導電層１５と、の間に、吸引力Ｆａまたは斥力Ｆｒを生じさせて、可動部１１を変形させることができる。これにより、制御電極９１及び対向制御電極９２は、可動部１１を、接点電極７１及び対向接点電極７２のいずれかに接触させて、支持電極１６と、接点電極７１及び対向接点電極７２のいずれかと、の間の電気的接合を制御する。

　例えば、可動部１１の浮遊導電層１５側に接続された対向支持部２６に負電圧を印加すると、絶縁膜２９を介して負電荷を有する電子が注入され、浮遊導電層１５は負に帯電する。したがって、制御電極９１及び対向制御電極９２に正電圧を交互に印加すれば、浮遊導電層１５と、制御電極９１及び対向制御電極９２と、の間で交互に吸引力Ｆａが働き、可動部１１は、接点電極７１または対向接点電極７２の方向（図１３（ａ）中の矢印ＡＤの方向）に変形する。これにより、接点電極７１及び対向接点電極７２と、可動部１１との接触及び離間が制御され、接点電極７１及び対向接点電極７２と、支持電極１６と、の間の導通が、制御電極９１及び対向制御電極９２により制御される。

　スイッチング部１４０においても、支持電極１６と浮遊導電層１５とが直列に接続される。スイッチング部１４０において、例えば、接点電極７１及び対向接点電極７２を２つの入力電極として機能させることができる。そして、例えば、接点電極７１に電源電圧Ｖｄｄを入力し、対向接点電極７２を接地しておくと、制御電極９１及び対向制御電極９２に入力する電気信号とは逆極性の電気信号を、支持電極１６から出力させることができる。これにより、例えばＣＭＯＳのインバータ（反転回路）の機能を１つのスイッチング部１４０によって、実施することができ、電子回路の高集積化が容易になる。

　図１５は、本発明の第４の実施形態に係る別のスイッチ素子の構成を例示する模式的断面図である。　
　図１５に表したように、本実施形態に係るスイッチ素子２４１のスイッチング部１４１（第１スイッチング部１４１ａ）の構成は、スイッチング部１４０と同様である。ただし、スイッチング部１４１の動作は、スイッチング部１４０とは異なる。

　スイッチング部１４１においては、例えば、支持電極１６を入力電極として機能させ、接点電極７１及び対向接点電極７２を２つの出力電極として機能させることができる。そして、支持電極１６に入力された電気信号を、制御電極９１及び対向制御電極９２に入力する電気信号によって、接点電極７１及び対向接点電極７２のいずれかから出力させることができる。すなわち、制御電極９１及び対向制御電極９２に印加する電圧の組み合わせによって、出力が選択される。

　すなわち、スイッチング部１４１は、マルチプレクサの機能を有する。マルチプレクサをＣＭＯＳトランジスタで構成すると、多くの素子を含む複雑な回路構成が必要であり、消費電力も大きいが、本実施形態に係るスイッチング部１４１によれば、構成が簡単であり、集積度の高い、低消費電力のマルチプレクサを実現することができる。

　（第５の実施形態）
　図１６は、本発明の第５の実施形態に係るスイッチ素子の構成を例示する模式的斜視図である。　
　図１６に表したように、本実施形態に係るスイッチ素子２５１は、第１スイッチング部１０１に加え、第２スイッチング部１０３をさらに備える。　
　第１スイッチング部１０１には、既に説明した本発明の実施形態に係るスイッチング部のいずれかを用いることができる。ここでは、第１スイッチング部１０１として、図１２（ａ）に関して説明したスイッチング部１３０を用いる場合として説明する。すなわち、第１スイッチング部１０１であるスイッチング部１３０において、可動部１１（第１可動部）がＺ軸方向に変位する例である。第１スイッチング部１０１であるスイッチング部１３０の構成と動作は図７に関して説明したのでここでは省略する。

　第２スイッチング部１０３は、第１スイッチング部１０１が設けられる基体２に固定された第２支持電極１６ｂと、基体２に支持され、第２支持電極１６ｂに電気的に接続され、金属カーバイド化された多層グラフェンを含む第２固定部１８ｂと、第２固定部１８ｂから延出し、基体２から離間し、多層グラフェンを含む第２可動部１１ｂと、を有する第２梁８ｂと、基体２に固定され、第２可動部１１ｂに対向する第２接点電極７１ｂと、第２可動部１１ｂに第２絶縁部７ｂを介して付設され、電荷を蓄積する第２浮遊導電層１５と、基体２に固定され、第２浮遊導電層１５に対向し、与えられる第２電気信号によって第２可動部１１ｂを第２接点電極７１ｂに対して接触状態にさせるまたは非接触状態にさせる第２制御電極９１ｂと、を有する。

　第２スイッチング部１０３には、既に説明した本発明の実施形態に係るスイッチング部のいずれかを用いることができる。ここでは、第２スイッチング部１０３として、図１２（ｂ）に関して説明したスイッチング部１３１を用いる場合として説明する。すなわち、第２スイッチング部１０３であるスイッチング部１３１において、第２可動部１１ｂがＺ軸方向に変位する例である。

　第１スイッチング部１０１の第１制御電極（制御電極９１）に第１電気信号を与えないときに、第１接点部（第１接点部４１）と、第１接点電極（接点電極７１）と、は離間している。第２スイッチング部１０３の第２制御電極９１ｂに第２電気信号を与えないときに、第２接点部４１ｂと、第２接点電極７１ｂと、は接触している。

　このように、第１スイッチング部１０１として、ノーマリオフのＮＭＯＳ型と類似の動作が可能なスイッチング部１３０を用い、第２スイッチング部１０３として、ノーマリオンのＰＭＯＳ型と類似の動作が可能なスイッチング部１３１を用いることで、各種の電子回路を構築することができる。例えば、相補型の動作を行うＣＭＯＳ型の動作が可能となる。

　そして、第１スイッチング部１０１と第２スイッチング部１０３とを同じ基体２に設けることで、例えば、回路が小型化でき、また信頼性も向上する。

　第１スイッチング部１０１と第２スイッチング部１０３とは、並列に接続されても良く、また直列に接続されても良い。第１スイッチング部１０１に含まれる第１支持電極（支持電極１６）、第１対向支持部（対向支持部２６）、第１接点電極（接点電極７１）、第１対向接点電極（対向接点電極７２）、第１制御電極（制御電極９１）及び第１対向制御電極（対向制御電極９２）の少なくともいずれかと、第２スイッチング部１０２に含まれる第２支持電極１６ｂ、第２対向支持部２６ｂ、第２接点電極７１ｂ、第２対向接点電極７２ｂ、第２制御電極９１ｂ及び第２対向制御電極９２ｂの少なくともいずれかと、を電気的に接続し、各種の動作を行うことができる。

　なお、本具体例では、第１スイッチング部１０１の梁８（第１梁）の延在方向と、第２スイッチング部１０３の第２梁８ｂの延在方向と、が互いに平行であるが、これらの梁の延在方向は互いに直交しても良く、相互の関係は任意である。

　また、本具体例では、第１スイッチング部１０１と、第２スイッチング部１０３と、が基体２の主面に対して平行な同じ平面内に配置されているが、第１スイッチング部１０１と、第２スイッチング部１０３は、例えば、Ｚ軸方向に積層されても良い。

　また、例えば、第１スイッチング部１０１として、図１３（ａ）に例示したスイッチング部１３２を用い、第２スイッチング部１０３として、図１３（ｂ）に例示したスイッチング部１３３を用いても良い。

　図１７は、本発明の第５の実施形態に係る別のスイッチ素子の構成を例示する模式的斜視図である。　
　図１７に表したように、本実施形態に係るスイッチ素子２５２も、第１スイッチング部１０１に加え、第２スイッチング部１０２をさらに備える。　
　そして、第１スイッチング部１０１が揮発性のスイッチング動作を行い、第２スイッチング部１０２が不揮発性のスイッチング動作を行う例である。

　第１スイッチング部１０１には、既に説明した本発明の実施形態に係るスイッチング部のいずれかを用いることができる。ここでは、第１スイッチング部１０１として、図７に関して説明した第１スイッチング部１２０ａ（スイッチング部１２０）を用いる場合として説明する。第１スイッチング部１０１であるスイッチング部１２０ａの構成と動作は図７に関して説明したのでここでは省略する。

　この場合も、第２スイッチング部１０２は、第１スイッチング部１０１が設けられる基体２に固定された第２支持電極１６ｂと、基体２に固定され、第２支持電極１６ｂに電気的に接続され、金属カーバイド化された多層グラフェンを含む第２固定部１８ｂと、一方の端部が第２固定部１８ｂと接続され、基体２から離間し、多層グラフェンを含む第２可動部１１ｂと、を有する第２梁８ｂと、基体２に固定され、第２可動部１１ｂに対向する第２接点電極７１ｂと、第２可動部１１ｂに第２絶縁部７ｂを介して付設され、電荷を蓄積する第２浮遊導電層１５と、基体２に固定され、第２浮遊導電層１５に対向し、与えられる第２電気信号によって第２可動部１１ｂを第２接点電極７１ｂに対して接触状態にさせるまたは非接触状態にさせる第２制御電極９１ｂと、を有する。

　第２スイッチング部１０２には、既に説明した本発明の実施形態に係るスイッチング部のいずれかを用いることができる。ここでは、第２スイッチング部１０２として、図７に関して説明したスイッチング部１２０と類似の構成を有するスイッチング部１２０ｂを用いる場合として説明する。

　すなわち、本具体例では、第２スイッチング部１０２は、基体２に固定されて設けられた第２対向支持部２６ｂをさらに有し、第２梁８ｂは、第２可動部１１ｂの第２固定部１８ｂとは反対側の端に設けられた第２対向固定部２８ｂをさらに有す。第２対向固定部２８ｂは第２対向支持部２６ｂに固定され、金属カーバイド化された多層グラフェンを含む。そして、本具体例では、第２対向支持部２６ｂが導電性であり、電極としての機能も有す。

　具体的には、第２スイッチング部１０２においては、基体２の上に設けられた絶縁層３の上に絶縁層４ｂが設けられ、その上に、第２梁８ｂの第２固定部１８ｂが設けられ、第２固定部１８ｂの上に、第２梁８ｂを支持する第２支持電極１６ｂが設けられ、第２支持電極１６ｂの上に絶縁層５ｂが設けられる。また、絶縁層３の上に絶縁層２４ｂが設けられ、その上に、第２梁８ｂの第２対向固定部２８ｂが設けられ、第２対向固定部２８ｂの上に、第２梁８ｂを支持する第２対向支持部２６ｂが設けられ、第２対向支持部２６ｂの上に絶縁層２５ｂが設けられる。そして、絶縁層５ｂ及び絶縁層２５ｂの上に絶縁層６ｂが設けられている。絶縁層６ｂの第２可動部１１ｂの側に、第２制御電極９１ｂが設けられる。

　第２梁８ｂの第２可動部１１ｂは、第２固定部１８ｂと第２対向固定部２８ｂとの間に設けられる。第２可動部１１ｂの基体２の側に第２接点部４１ｂが設けられ、第２接点電極７１ｂが、第２接点部４１ｂに対向するように、基体２の上の絶縁層３の上に設けられる。

　第２可動部１１ｂの基体２とは反対の側において、第２可動部１１ｂの第２制御部１２ｂの上に、第２コンタクト電極１３ｂが設けられ、第２コンタクト電極１３ｂの上に第２絶縁部１９ｂが設けられ、第２絶縁部１９ｂの上に第２浮遊導電層１５ｂが設けられている。第２浮遊導電層１５ｂと第２制御電極９１ｂとは互いに対向している。

　そして、第１スイッチング部１０１の第１可動部（可動部１１）の第１弾性力は、第１可動部１１（可動部１１）と第１接点電極（接点電極７１）とが互いに接触したときにおける可動部１１と接点電極７１との間に作用する第１ファンデルワールス力よりも大きい。すなわち、第１スイッチング部１０１は揮発性のスイッチング部である。

　第２スイッチング部１０２の第２可動部１１ｂの弾性力は、第２可動部１１ｂと第２接点電極７１ｂとが互いに接触したときにおける第２可動部１１ｂと第２接点電極７１ｂとの間に作用する第２ファンデルワールス力よりも小さい。すなわち、第２スイッチング部１０２は、不揮発性のスイッチング部である。

　このように、揮発性のスイッチング部と、不揮発性のスイッチング部と、を備えたスイッチ素子により、各種の構成の回路を構築することができる。

　すなわち、この場合も、第１スイッチング部１０１と第２スイッチング部１０２とは、並列に接続されても良く、また直列に接続されても良い。第１スイッチング部１０１に含まれる第１支持電極（支持電極１６）、第１対向支持部（対向支持部２６）、第１接点電極（接点電極７１）、第１対向接点電極（対向接点電極７２）、第１制御電極（制御電極９１）及び第１対向制御電極（対向制御電極９２）の少なくともいずれかと、第２スイッチング部１０２に含まれる第２支持電極１６ｂ、第２対向支持部２６ｂ、第２接点電極７１ｂ、第２対向接点電極７２ｂ、第２制御電極９１ｂ及び第２対向制御電極９２ｂの少なくともいずれかと、を電気的に接続し、各種の動作を行うことができる。

　図１８は、本発明の第５の実施形態に係る別の回路の構成を例示する模式図である。　
　すなわち、同図（ａ）は、本実施形態に係る回路２５３の全体の構成を例示する回路図であり、同図（ｂ）は、回路２５３に含まれる要素のうちの１つを例示している。

　図１８（ａ）に表したように、本実施形態に係る回路２５３は、揮発性の第１スイッチング部１０１と、不揮発性の第２スイッチング部１０２と、を備えた回路である。回路２５３は、第１スイッチング部１０１と第２スイッチング部１０２とを含むメモリセルＭＣを有するＮＡＮＤ型フラッシュメモリ回路である。本具体例では、並列に接続された第１スイッチング部１０１と第２スイッチング部１０２とが、１つのメモリセルＭＣとなる。

　第１スイッチング部１０１と不揮発性の第２スイッチング部１０２には、本発明の実施形態に係るスイッチング部のいずれかを用いることができる。

　例えば、図１８（ｂ）に表したように、１つのメモリセルＭＣにおいて、第１スイッチング部１０１の第１支持電極（支持電極１６）と、第２スイッチング部１０２の第２支持電極１６ｂと、が電気的に接続される。また、第１スイッチング部１０１の第１接点電極（接点電極７１）と、第２スイッチング部１０２の第２接点電極７１ｂと、が電気的に接続される。これにより、１つのメモリセルＭＣは不揮発性の記憶部となる。

　スイッチ素子２２１を用いることにより、１つのメモリ要素のサイズを４Ｆ^２とすることができ、高密度のメモリを実現できる。

　図１８（ａ）に例示したように、このような構成を有する複数のメモリセルＭＣが直列に接続され、その両端に、第３スイッチング部１０３及び第４スイッチング部１０４が接続され、１つのメモリストリングＭＳとなる。第３スイッチング部１０３及び第４スイッチング部１０４には、本発明の実施形態に係るスイッチング部のうち、揮発性のスイッチング動作を行う任意のスイッチング部を用いることができる。

　なお、第１スイッチング部１０１の第１制御電極（制御電極９１）と、第２スイッチング部１０２の第２制御電極９１ｂは、図示しない配線により制御される。また、その配線に電圧を印加してスイッチング動作を制御する行デコーダ及び列デコーダにも、本発明の実施形態に係る揮発性のスイッチング部を用いたスイッチ素子を用いることができる。

　回路２５３に含まれる第１スイッチング部１０１と第２スイッチング部１０２とは、基体２の主面に対して平行な面内に配置されても良く、また、基体２の主面に対して垂直な方向に積層されても良い。以下、積層される場合の構成の例について説明する。

　図１９は、本発明の第５の実施形態に係る別のスイッチ回路の構成を例示する模式的断面図である。　
　図１９に表したように、スイッチ回路２５３は、例えば、基体２となるシリコン基板３０２の主面の上に、揮発性の第１スイッチング部１０１と、不揮発性の第２スイッチング部１０２と、を積層した構造を有する。第１スイッチング部１０１及び第２スイッチング部１０２に含まれる各種の導電層や電極の少なくとも一部は、層間配線３０４によって互いに接続される。

　揮発性の第１スイッチング部１０１と、不揮発性の第２スイッチング部１０２と、を積層した構成においては、それぞれの素子の形成時において、第１梁（梁８）及び第２梁８ｂとなる多層グラフェンの層数ＮＬを変えることにより、揮発性の第１スイッチング部１０１と不揮発性の第２スイッチング部１０２とを作り分けることができる。

　この例では、第１スイッチング部１０１の上に第２スイッチング部１０２が設けられているが、積層の順序は任意である。また、第１スイッチング部１０１と第２スイッチング部１０２との積層数は任意であり、３層以上の積層数において、第１スイッチング部１０１と第２スイッチング部１０２が任意の積層順で積層されても良い。

　なお、図１９に例示したように、スイッチ回路２５３においては、ＣＭＯＳロジック回路部３０３が設けられたシリコン基板３０２上に形成されている。例えば、第１スイッチング部１０１を含むスイッチ素子とＣＭＯＳロジック回路とを組み合わせることにより、低消費電力の集積回路を実現することができる。

　なお、揮発性の第１スイッチング部１０１と不揮発性の第２スイッチング部１０２と、が、基体２の主面に対して平行な同一の面内に配置される場合は、例えば、揮発性の第１スイッチング部１０１の第１梁（梁８）となる多層グラフェンを望ましい厚さで形成した後に、不揮発性の第２スイッチング部１０２の第２梁８ｂとなる部分の多層グラフェンを、例えばエッチングにより薄層化することにより、揮発性の第１スイッチング部１０１と不揮発性の第２スイッチング部１０２とを作り分けることができる。

　図２０は、本発明の第５の実施形態に係る別の回路の構成を例示する模式図である。　
　すなわち、同図（ａ）は、本実施形態に係る回路２５４の全体の構成を例示する回路図であり、同図（ｂ）は、回路２５４に含まれる要素のうちの１つを例示している。

　図２０（ａ）に表したように、回路２５４は、揮発性の第１スイッチング部１０１と、不揮発性の第２スイッチング部１０２と、を備えた集積回路である。スイッチ回路２５４は、第１スイッチング部１０１と第２スイッチング部１０２とを含むメモリセルＭＣを有するＮＯＲ型フラッシュメモリ回路である。本具体例では、直列に接続された第１スイッチング部１０１と第２スイッチング部１０２とが、１つのメモリセルＭＣとなる。

　第１スイッチング部１０１及び第２スイッチング部１０２には、本発明の実施形態に係るスイッチング部のいずれかを用いることができる。

　図２０（ａ）に表したように、複数の第１配線４０１及び複数の第３配線４０３が第１方向に延在している。そして、複数の第２配線４０２と複数の第４配線４０４が、第１方向に対して非平行な（本具体例では直交している）第２方向に延在している。

　そして、第１配線４０１と第２配線４０２とのそれぞれの交差部にメモリセルＭＣが設けられる。

　そして、それぞれのメモリセルＭＣに含まれる第１スイッチング部１０１の一端が第１配線４０１に接続され、第１スイッチング部１０１の他端に直列に接続された第２スイッチング部１０２の一端が、第２配線４０２に接続される。

　それぞれのメモリセルＭＣに含まれる第１スイッチング部１０１のゲートに相当する第１制御電極９１（制御電極９１）が、第４配線４０４に接続され、第２スイッチング部１０２のゲートに相当する第２制御電極９１ｂが第３配線４０３に接続される。

　第１配線４０１と第３配線４０３は、行デコーダ４１０に接続される。第２配線４０２と第４配線４０４は、列デコーダ４２０に接続される。

　図２０（ｂ）に表したように、１つのメモリセルにおいて、第１スイッチング部１０１の一端である第１支持電極（支持電極１６）が第１配線４０１に接続され、第１接点電極（接点電極７１）が第２スイッチング部１０２の第２接点電極７１ｂに接続され、第２スイッチング部１０２の一端である第２支持電極１６ｂが、第２配線４０２に接続される。

　例えば、列デコーダ４２０により選択された第２配線４０２に電圧を印加して、その列に接続された第２スイッチング部１０２の第２浮遊導電層１５ｂを帯電させ、行デコーダ４１０により選択された第１配線４０１にゲート電圧を印加することにより、所定位置の第２スイッチング部１０２を導通させて、情報を記憶することができる。

　また、行デコーダ４１０により選択された第１配線４０１に電圧を印加して、その行に接続された第１スイッチング部１０１の第１浮遊導電層（浮遊導電層１５）を帯電させ、列デコーダ４２０により選択された第２配線１０２にゲート電圧を印加することにより、所定位置の第１スイッチング部１０１を導通させる。次に、列デコーダ４２０により選択された第２配線４０２と、行デコーダ４１０により選択された第３配線４０３と、に接続された第２スイッチング部１０２の導通状態を検出して、情報を読み出すことができる。

　このように、本実施形態に係る回路２５４によれば、低消費電力の不揮発性メモリ回路を、簡単な構成で実現することができる。このような回路２５４は、特に、ＦＰＧＡ（Field Programmable Gate Array）の不揮発性メモリ部に応用されることができる。

　回路２５４に含まれる第１スイッチング部１０１と第２スイッチング部１０２とは、基体２の主面に対して平行な同一の面内に配置されても良く、また、基体２の主面に対して垂直な方向に積層されても良い。第１スイッチング部１０１と第２スイッチング部１０２とが、基体２の主面に対して平行な同一の面内に配置される場合、１つのメモリ要素のサイズは１２Ｆ^２とすることができる。一方、第１スイッチング部１０１と第２スイッチング部１０２とを、基体２の主面に対して垂直な方向に積層した場合は、１つのメモリ要素のサイズは８Ｆ^２とすることができる。このように、回路２５４によれば、高密度のメモリを実現できる。

　なお、上記の行デコーダ４１０及び列デコーダ４２０の少なくともいずれかの少なくとも一部に用いられる回路として、本発明の実施形態に係るスイッチ素子（スイッチング部）を備えた回路を用いることができる。

　（第６の実施の形態）
　図２１は、本発明の第６の実施形態に係るスイッチ回路の構成を例示する模式図である。　
　すなわち、同図（ａ）は、本実施形態に係るスイッチ回路２６０の全体の構成を例示する回路図であり、同図（ｂ）は、スイッチ回路２６０に含まれる要素のうちの１つを例示している。

　図２１に表したように、本実施形態に係るスイッチ回路２６０は、基体２上に設けられたロジック回路部５１０と、ロジック回路部５１０に接続された複数の配線（例えば第１配線５０１及び第２配線５０２）と、をさらに備える。

　そして、第１スイッチング部１０１は、複数の配線のうちの少なくとも２つの配線（例えば第１配線５０１及び第２配線５０２）に接続される。第１スイッチング部１０１は、この少なくとも２つの配線（第１配線５０１及び第２配線５０２）どうしの間の電気的な接続を制御する。

　本具体例では、第１配線５０１と第２配線５０２とは互いに非平行な方向に延在し、第１配線５０１と第２配線５０２とが交差する部分に第１スイッチング部１０１が設けられ。第１スイッチング部１０１の例えば第１支持電極（支持電極１６）は、第１配線５０１に接続される。第１スイッチング部１０１の第１接点電極（接点電極７１）は、第２配線５０１に接続される。第１スイッチング部１０１の第１制御電極（制御電極９１）に電気信号を印加することで、第１配線５０１と第２配線５０２とが電気的に接続される、または、電気的に絶縁される制御が実施できる。

　スイッチ回路２６０においては、複数のロジック回路部を備えることができる。すなわち、上記のロジック回路部５１０とは別に、第２のロジック回路部５１１をさらに有することができる。そして、上記の複数の配線（例えば、第１配線５０１及び第２配線５０２）の少なくともいずれかは、上記のロジック回路部５１０と第２のロジック回路部５１１との間に設けられ、ロジック回路部５１０と第２のロジック回路部５１１とに電気的に接続されることができる。

　このとき、第１スイッチング部１０１のスイッチング動作によって、第１配線５０１と第２配線５０２とが電気的に接続される、または、電気的に絶縁される制御が実施され、上記のロジック回路部５１０と第２のロジック回路部５１１との接続が変えられる。

　上記のロジック回路部５１０及び第２のロジック回路部５１１の構成は任意であり、例えば、ロジック回路部５１０及び第２のロジック回路部５１１の少なくともいずれかには、ＣＭＯＳロジックブロックを用いても良く、また、本実施形態に係るスイッチ素子を応用したロジック回路を用いても良い。

　このように、本実施形態に係る回路２６０によれば、複数のロジック回路部どうしの間をつなぐ複数の配線の電気的な接続状態を、第１スイッチング部１０１を用いて変化させることができる。すなわち、回路２６０は、ＦＰＧＡのコンフィグレーションメモリの集積回路である。

　回路２６０においては、クロスポイントスイッチとなる第１スイッチング部１０１として、本発明の実施形態に係るスイッチ素子のいずれかが用いられ、第１スイッチング部１０１は、不揮発性のスイッチ動作を行うことができる。

　これにより、ロジック回路部どうしの間の接続状態を変化させることができ、コンフィグレーションメモリを簡単な構成で実現することができる。

　なお、クロスポイントスイッチとしてＣＭＯＳ回路を用いた場合は、多数のトランジスタが必要であり、素子サイズが大きく消費電力も大きくなる。また、オン抵抗が高いので遅延が生じる。

　これに対し、実施形態に係る回路２６０においては、クロスポイントスイッチとして、本実施形態に係るスイッチ素子のいずれかを用いることで、素子サイズを縮小でき、消費電力を低減し、さらに、高速化が可能となる。

　以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、スイッチング部及びスイッチ素子を構成する支持電極、対向支持部、接点電極、対向接点電極、制御電極、対向制御電極、梁、固定部、対向固定部、可動部、絶縁部、浮遊導電層等、各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。　
　また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

　その他、本発明の実施の形態として上述したスイッチ素子及びスイッチ素子を備えた回路を基にして、当業者が適宜設計変更して実施し得る全てのスイッチ素子及びスイッチ素子を備えた回路も、本発明の要旨を包含する限り、本発明の範囲に属する。

　その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

　本発明によれば、安定した動作が可能な機械電気システム方式のスイッチ素子およびスイッチ素子を備えた回路を提供できる。

　２…基体、
　３、４、４ｂ、５、５ｂ、６、６ｂ、２２、２３、２４、２４ｂ、２５、２５ｂ…絶縁層、
　７…絶縁部（第１絶縁部）、
　７ｂ…第２絶縁部、
　８…梁（第１梁）、
　８ｂ…第２梁、
　８ｇ…多層グラフェン
　１１…可動部（第１可動部）、
　１１ｂ…第２可動部、
　１２…制御部（第１制御部）、
　１２ｂ…第２制御部、
　１３…コンタクト電極（第１コンタクト電極）、
　１３ｂ…第２コンタクト電極、
　１５…浮遊導電層（第１浮遊導電層）、
　１５ｂ…第２浮遊導電層、
　１６…支持電極（第１支持電極）、
　１６ｂ…第２支持電極、
　１８…固定部（第１固定部）、
　１８ｂ…第２固定部、
　１９…絶縁部（第１絶縁部）、
　１９ｂ…第２絶縁部、
　２６…対向支持部（第１対向支持部）、
　２６ｂ…第２対向支持部、
　２８…対向固定部（第１対向固定部）、
　２８ｂ…第２対向固定部、
　２９…絶縁膜、
　３２、３３…犠牲層、
　３４…ニッケル層、
　４１…接点部（第１接点部）、
　４１ｂ…第２接点部、
　４２…対向接点部（第２対向接点部）、
　７１…接点電極（第１接点電極）、
　７１ｂ…第２接点電極、
　７２…対向接点電極（第１対向接点電極）、
　７２ｂ…第２対向接点電極、
　９１…制御電極（第１制御電極）、
　９１ｂ…第２制御電極、
　９２…対向制御電極（第１対向制御電極）、
　９２ｂ…第２対向制御電極、
　１０１～１０４…第１～第４スイッチング部、
　１１０、１１１、１１２、１１３、１２０、１２０ｂ、１２１、１３０、１３１、１３２、１３３、１４０、１４１…スイッチング部、
　１１１ａ、１１２ａ、１１３ａ、１２０ａ、１２１ａ、１３０ａ、１３１ａ、１３２ａ、１３３ａ、１４０ａ、１４１ａ…第１スイッチング部、
　２１０、２１１、２１２、２１３、２２０、２２１、２３０、２３１、２３２、２３３、２４０、２４１、２５１、２５２…スイッチ素子
　２５３、２５４、２６０…回路、
　３０２…シリコン基板、
　３０３…ロジック回路部、
　３０４…層間配線、
　４０１～４０４…第１～第４配線、
　４１０…行デコーダ、
　４２０…列デコーダ、
　５０１、５０２…第１及び第２配線、
　５１０…ロジック回路部、
　５１１…第２のロジック回路部、
　ＡＤ…矢印、
　Ｆ_Ａ…ファンデルワールス力、
　Ｆ_Ｂ…弾性力、
　Ｆａ…吸引力、
　Ｆｒ…斥力、
　Ｌ、Ｌ１、Ｌ２…長さ、
　ＭＣ…メモリセル、
　ＭＤ…方向、
　ＭＳ…メモリストリング、
　ＮＬ…総数、
　Ｓ…面積、
　ｄ…厚さ、
　ｗ…幅、
　ｚ_０…初期ギャップ

Claims

　基体の上に設けられた第１スイッチング部を備え、
　前記第１スイッチング部は、
　　　前記基体に固定された第１支持電極と、
　　　　　前記基体に固定され、前記第１支持電極に電気的に接続され、金属カーバイド化された多層グラフェンを含む第１固定部と、
　　　　　一方の端部が前記第１固定部と接続され、前記基体から離間し、多層グラフェンを含む第１可動部と、
　　　を有する第１梁と、
　　　前記基体に固定され、前記第１可動部に対向する第１接点電極と、
　　　前記第１可動部に第１絶縁部を介して付設され、電荷を蓄積する第１浮遊導電層と、
　　　前記基体に固定され、前記第１浮遊導電層に対向する第１制御電極と、
　を有することを特徴とするスイッチ素子。
　前記第１制御電極は、与えられる第１電気信号によって前記第１可動部を前記第１接点電極に対して接触状態にする、または非接触状態にすることを特徴とする請求項１記載のスイッチ素子。
　前記第１可動部のうち、前記第１浮遊導電層が付設される部分は、金属カーバイド化されていることを特徴とする請求項２記載のスイッチ素子。
　前記第１可動部の他方の端部に接続される第１対向固定部は、前記基体に固定され、金属カーバイド化された多層グラフェンを含むことを特徴とする請求項３記載のスイッチ素子。
　前記第１スイッチング部は、前記基体に固定され、前記第１対向支持部を固定し、導電性を有する第１対向支持部と、
　前記第１対向支持部と前記第１対向固定部との間に設けられた絶縁膜をさらに有することを特徴とする請求項４記載のスイッチ素子。
　前記基体の上に設けられた第２スイッチング部をさらに備え、
　前記第２スイッチング部は、
　　　前記基体に固定された第２支持電極と、
　　　　　前記第２基体に固定され、前記第２支持電極に電気的に接続され、金属カーバイド化された多層グラフェンを含む第２固定部と、
　　　　　一方の端部が前記第２固定部と接続され、前記基体から離間し、多層グラフェンを含む第２可動部と、
　　　を有する第２梁と、
　　　前記基体に固定され、前記第２可動部に対向する第２接点電極と、
　　　前記第２可動部に第２絶縁部を介して付設され、電荷を蓄積する第２浮遊導電層と、
　　　前記基体に固定され、前記第２浮遊導電層に対向し、与えられる第２電気信号によって前記第２可動部を前記第２接点電極に対して接触状態にする、または非接触状態にする第２制御電極と、
　を有し、
　前記第１制御電極に前記第１電気信号を与えないときに、前記第１可動部と、前記第１接点電極と、は離間しており、
　前記第２制御電極に前記第２電気信号を与えないときに、前記第２接点部と、前記第２接点電極と、は接触していることを特徴とする請求項２記載のスイッチ素子。
　前記第１スイッチング部は、
　前記基体に固定され、前記第１可動部の他方の端部において、前記第１可動部に対向する第１対向接点電極と、
　前記基体に固定され、前記第１可動部の他方の端部において、前記第１浮遊導電層に対向し、与えられる第１対向電気信号によって、前記第１可動部を前記第１対向接点電極に対して接触状態にするまたは非接触状態にする第１対向制御電極と、
　をさらに有することを特徴とする請求項１記載のスイッチ素子を備えた回路。
　前記基体の上に設けられた第２スイッチング部をさらに備え、
　前記第２スイッチング部は、
　　　前記基体に固定された第２支持電極と、
　　　　　前記第２基体に固定され、前記第２支持電極に電気的に接続され、金属カーバイド化された多層グラフェンを含む第２固定部と、
　　　　　一方の端部が前記第２固定部と接続され、前記基体から離間し、多層グラフェンを含む第２可動部と、
　　　を有する第２梁と、
　　　前記基体に固定され、前記第２可動部に対向する第２接点電極と、
　　　前記第２可動部に第２絶縁部を介して付設され、電荷を蓄積する第２浮遊導電層と、
　　　前記基体に固定され、前記第２浮遊導電層に対向し、与えられる第２電気信号によって前記第２可動部を前記第２接点電極に対して接触状態にするまたは非接触状態にする第２制御電極と、
　を有し、
　前記第１可動部の第１弾性力は、前記第１可動部と前記第１接点電極とが互いに接触したときにおける前記第１可動部と前記第１接点電極との間に作用する第１ファンデルワールス力よりも大きく、
　前記第２可動部の第２弾性力は、前記第２可動部と前記第２接点電極とが互いに接触したときにおける前記第２可動部と前記第２接点電極との間に作用する第２ファンデルワールス力よりも小さいことを特徴とする請求項１記載のスイッチ素子を備えた回路。
　前記第１スイッチング部と前記第２スイッチング部とは、並列に接続されている、または、直列に接続されていることを特徴とする請求項８記載のスイッチ素子を備えた回路。
　前記基体の上に設けられたロジック回路部と、
　前記ロジック回路部に接続された複数の配線と、
　をさらに備え、
　前記第１スイッチング部は、前記複数の配線のうちの少なくとも２つの配線に接続され、前記少なくとも２つの前記配線どうし間の電気的な接続を制御することを特徴とする請求項１記載のスイッチ素子を備えた回路。