WO2011004562A1 - 固体撮像素子およびその駆動方法 - Google Patents
固体撮像素子およびその駆動方法 Download PDFInfo
- Publication number
- WO2011004562A1 WO2011004562A1 PCT/JP2010/004252 JP2010004252W WO2011004562A1 WO 2011004562 A1 WO2011004562 A1 WO 2011004562A1 JP 2010004252 W JP2010004252 W JP 2010004252W WO 2011004562 A1 WO2011004562 A1 WO 2011004562A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- drain
- vertical
- ccd
- transfer control
- control unit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 28
- 238000001444 catalytic combustion detection Methods 0.000 claims abstract description 496
- 238000012546 transfer Methods 0.000 claims abstract description 327
- 238000005036 potential barrier Methods 0.000 claims abstract description 37
- 238000003384 imaging method Methods 0.000 claims description 126
- 238000010586 diagram Methods 0.000 description 59
- 238000003860 storage Methods 0.000 description 41
- 238000009826 distribution Methods 0.000 description 21
- 238000010408 sweeping Methods 0.000 description 21
- 239000012535 impurity Substances 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000005304 joining Methods 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- GGCZERPQGJTIQP-UHFFFAOYSA-N sodium;9,10-dioxoanthracene-2-sulfonic acid Chemical compound [Na+].C1=CC=C2C(=O)C3=CC(S(=O)(=O)O)=CC=C3C(=O)C2=C1 GGCZERPQGJTIQP-UHFFFAOYSA-N 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/625—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of smear
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
Definitions
- the present invention relates to a CCD type solid-state imaging device and a driving method thereof, and more particularly to a technique of charge transfer in the vertical direction.
- the solid-state imaging device has been increased in the number of pixels to more than 10 million pixels, and it has become possible to shoot a still image like a silver salt or a moving image. Along with this increase in the number of pixels, the unit pixel (pixel cell) size pitch of the solid-state imaging device is cut below 2 ⁇ m, and further miniaturization is progressing.
- a configuration of a conventional solid-state imaging device and a driving method thereof for example, see Patent Document 1 will be described by taking a charge transfer type (CCD type) solid-state imaging device as an example.
- CCD type charge transfer type
- FIG. 24 is a diagram showing a schematic configuration of a conventional CCD solid-state imaging device.
- This solid-state imaging device includes two-dimensionally arranged (matrix) photodiodes 902, a vertical CCD 903 for transferring signal charges (pixel signals) read from the photodiodes 902, and photodiodes for reading.
- An address circuit 904 for selecting 902 in units of rows and a drain 915 formed by branching from the vertical CCD 903 are provided. Charge transfer to the drain 915 is controlled by a transfer pulse applied to the transfer electrodes 905 and 906 and the control gate (drain gate) 914.
- the transfer electrodes 905 and 906 and the control gate 914 are arranged in rows (lines), and are connected to the terminals 918, 919 and 916 by one independent wiring.
- the signal charge transferred by the vertical CCD 903 is transferred from the end of the vertical CCD 903 to the horizontal CCD 911 under the control of the transfer electrodes 905 and 906, and output from the signal output unit.
- the smear charge is swept away from the vertical CCD 903 to the drain 915 under the control of the transfer electrode 905 and the control gate 914. Since the transfer electrodes 905 and 906 and the control gate 914 are respectively connected in a row to one wiring, these series of operations are generally controlled in units of rows for an image.
- one drain gate is arranged for one vertical CCD, and the same driving pulse is applied to the drain gates arranged in rows. Accordingly, although it is possible to perform a smear charge and unnecessary packet sweeping operation in units of rows, it is not possible to perform a smear charge and unnecessary packet sweeping operation in units of columns.
- pixel signal thinning in the vertical direction (column direction) selectively reads out signal charges from the photodiode to the vertical CCD, and sweeps out signal charges that are not read out to the substrate by an electronic shutter.
- This can easily be realized.
- image quality degradation occurs such that the contour of the subject in the output image appears in a staircase pattern, and the resolution is significantly biased horizontally and vertically. Therefore, in many cases, compression of the output signal (number of output packets) is realized by combining pixel signal addition and pixel signal decimation, but in order to further improve image quality, signal decimation in units of photodiode columns is performed. There is a need for technology that can achieve this.
- a first object of the present invention is to provide a solid-state imaging device capable of thinning out signals in units of columns and a driving method thereof.
- a solid-state imaging device is provided with a plurality of photodiodes arranged two-dimensionally and corresponding to the photodiode rows, and the corresponding photodiode rows.
- a plurality of first vertical CCDs that transfer the charges in the vertical direction
- a horizontal CCD that transfers part of the charges transferred by the plurality of first vertical CCDs in the horizontal direction
- a drain from which another part of the charge transferred by the first vertical CCD is swept away is provided corresponding to each of the plurality of first vertical CCDs, and transferred by the corresponding plurality of first vertical CCDs.
- the signal charges of the photodiodes in the predetermined column can be transferred to the horizontal CCD by the transfer control unit, and the signal charges of the photodiodes in the columns other than the predetermined column can be transferred to the drain. Is possible. As a result, even when the number of pixels is increased and the size is reduced, the dynamic range is ensured, and the high speed of the moving image can be ensured while the image quality deterioration is reduced.
- the potential barrier can be formed between the second vertical CCD and the horizontal CCD when the signal charge is not transferred to the horizontal CCD, smear or blooming charge overflows the vertical CCD and flows into the horizontal CCD. Is suppressed. As a result, image quality deterioration due to smearing or blooming can be improved.
- the transfer control unit may transfer the charge of the second vertical CCD to the drain in a state where a potential barrier is formed between the second vertical CCD and the horizontal CCD in a horizontal scanning period.
- the first vertical CCD, the transfer control unit, and the horizontal CCD transfer a packet that is a charge transferred in a continuous potential well divided by a potential barrier, and the transfer control unit transmits a packet including a signal charge. May be selectively transferred to the horizontal CCD, and a packet that does not include signal charges may be selectively transferred to the drain.
- pixel signals can be thinned out in units of columns, and therefore, the difference in the thinning ratio between the vertical and horizontal pixel signals. Decreases and the center of gravity of the added pixels is made uniform. As a result, the non-uniformity of the resolution in the vertical direction and the horizontal direction is alleviated, and the smoothness of the subject outline is improved. Also, the frame rate can be improved by increasing the pixel compression. In addition, the dynamic range can be improved by reducing the number of pixel signals added by increasing the thinning amount.
- the practical value of the present invention can be maximized because the characteristics of the solid-state imaging device can be maximized and the number of pixels and the miniaturization are increasing.
- FIG. 1 is a diagram showing a configuration of a solid-state imaging device according to Embodiment 1 of the present invention.
- FIG. 2A is a diagram illustrating a configuration of the solid-state imaging element according to Example 1 of the embodiment.
- FIG. 2B is a diagram illustrating the configuration of the transfer control unit and the drain according to the first embodiment.
- FIG. 3A is a diagram showing a potential distribution (potential distribution in EE′-E ′′ and E′-E ′ ′′ in FIG. 2B) in charge transfer immediately after the horizontal scanning by the transfer control unit according to the first embodiment. It is.
- FIG. 3B is a diagram illustrating a potential distribution (potential distribution in EE′-E ′′ and E′-E ′ ′′ in FIG.
- FIG. 3C is a diagram showing a potential distribution (potential distribution in EE′-E ′′ and E′-E ′ ′′ in FIG. 2B) in charge transfer in the horizontal blank period by the transfer control unit according to the first embodiment.
- FIG. 3D is a diagram showing a potential distribution (potential distributions at EE′-E ′′ and E′-E ′ ′′ in FIG. 2B) in drain sweeping of the signal charge packet by the transfer control unit according to the first embodiment. It is.
- FIG. 3E is a diagram showing a potential distribution (potential distribution in EE′-E ′′ and E′-E ′ ′′ in FIG.
- FIG. 4 is a timing chart illustrating the operation of the transfer control unit according to the first embodiment.
- FIG. 5 is a timing chart showing the operation of the transfer control unit according to Example 2 of the embodiment.
- FIG. 6A is a diagram illustrating a state where signal charge packets and empty packets are transferred in the solid-state imaging device according to Example 3 of the embodiment.
- FIG. 6B is a diagram illustrating how signal charge packets and empty packets are transferred in the solid-state imaging device according to the third embodiment.
- FIG. 7 is a timing chart illustrating the operation of the transfer control unit according to the third embodiment.
- FIG. 8 is a diagram illustrating a state in which signal charge packets and thinned charge packets are transferred in the solid-state imaging device according to Example 4 of the embodiment.
- FIG. 9 is a timing chart showing the operation of the transfer control unit according to Example 5 of the embodiment.
- FIG. 10 is a timing chart showing the operation of the transfer control unit according to Example 6 of the embodiment.
- FIG. 11 is a diagram illustrating a schematic configuration of a solid-state imaging element according to Example 7 of the embodiment.
- FIG. 12A is a diagram showing a configuration of a solid-state imaging element according to Embodiment 2 of the present invention.
- FIG. 12B is a diagram showing a configuration of the transfer control unit and the drain according to the embodiment.
- FIG. 12C is a timing chart showing the operation of the transfer control unit according to the embodiment.
- FIG. 13A is a diagram showing a configuration of a solid-state imaging element according to Embodiment 3 of the present invention.
- FIG. 13B is a diagram showing a modification of the configuration of the solid-state imaging device according to the embodiment.
- FIG. 13C is a diagram showing a modification of the configuration of the solid-state imaging device according to the embodiment.
- FIG. 14A is a diagram showing a configuration of a solid-state imaging element according to Embodiment 4 of the present invention.
- FIG. 14B is a diagram showing a configuration of the transfer control unit and the drain according to the embodiment.
- FIG. 15 is a diagram showing a configuration of a solid-state imaging element according to Embodiment 5 of the present invention.
- FIG. 16A is a diagram showing a configuration of a solid-state imaging element according to Embodiment 6 of the present invention.
- FIG. 16B is a diagram showing a configuration of the transfer control unit and the drain according to the embodiment.
- FIG. 17 is a diagram showing a configuration of a solid-state imaging element according to Embodiment 7 of the present invention.
- FIG. 18 is a diagram showing a configuration of a solid-state imaging device according to Embodiment 9 of the present invention.
- FIG. 19 is a diagram showing a configuration of a solid-state imaging element according to Embodiment 9 of the present invention.
- FIG. 19 is a diagram showing a configuration of a solid-state imaging element according to Embodiment 9 of the present invention.
- FIG. 20 is a timing chart showing the operation of the transfer control unit according to the ninth embodiment of the present invention.
- FIG. 21B is a diagram showing a potential
- FIG. 22 shows a potential distribution in which the signal charge packet and the empty packet of the transfer control unit according to the ninth embodiment of the present invention overflow under the drain gate and are swept away by the drain when a very large light source becomes a subject.
- FIG. FIG. 23A is a diagram illustrating a state in which a signal charge packet of the transfer control unit according to the ninth embodiment of the present invention is transferred when a middle level voltage is applied to the drain gate.
- FIG. 23B is a diagram illustrating a state in which the signal charge packet of the transfer control unit according to the ninth embodiment of the present invention is transferred when a low level voltage is applied to the drain gate.
- FIG. 24 is a diagram showing a schematic configuration of a conventional CCD type solid-state imaging device.
- FIG. 1 is a diagram showing a configuration of a solid-state imaging device according to the present embodiment.
- the solid-state imaging device includes a plurality of photodiodes 100 serving as photoelectric conversion means arranged in a two-dimensional manner, a plurality of reading units 101, a plurality of first vertical CCDs 110 serving as shift registers, and a plurality of pixels.
- the plurality of first vertical CCDs 110 are provided corresponding to the columns of the photodiodes 100, and the signal charges are read from the corresponding columns of the photodiodes 100 and transferred in the vertical direction.
- the first vertical CCD 110 has a vertical CCD gate electrode (not shown).
- the charges transferred by the first vertical CCD 110 are swept away into the drain 251.
- the horizontal CCD 300 transfers part of the charges transferred by the plurality of first vertical CCDs 110 in the horizontal direction.
- the horizontal CCD 300 has a horizontal CCD gate electrode (not shown).
- the plurality of transfer control units 201 are provided corresponding to the plurality of first vertical CCDs 110, respectively, and transfer the charges transferred by the corresponding plurality of first vertical CCDs 110 to the horizontal CCD 300 and the drain 251.
- the transfer control unit 201 includes a second vertical CCD 210, a merging unit 221, a drain gate 250, and a vertical CCD final gate (not shown). In the transfer control unit 201, the plurality of first vertical CCDs 110 merge at the merge unit 221.
- the second vertical CCD 210 vertically transfers another part of the charges (charges not transferred to the horizontal CCD 300) transferred by the plurality of first vertical CCDs 110 corresponding to the transfer control unit 201 provided with the second vertical CCD 210. Forward.
- the vertical CCD final gate is provided between the second vertical CCD 210 and the horizontal CCD 300, and forms a potential barrier between the second vertical CCD 210 and the horizontal CCD 300.
- the vertical CCD final gate controls charge transfer between the second vertical CCD 210 and the horizontal CCD 300.
- the vertical CCD final gate includes a gate electrode and a channel region provided below the gate electrode.
- the drain gate 250 is provided between the second vertical CCD 210 and the drain 251, and forms a potential barrier between the second vertical CCD 210 and the drain 251.
- the drain gate 250 controls charge transfer between the second vertical CCD 210 and the drain 251.
- the drain gate 250 includes a gate electrode and a channel region provided below the gate electrode.
- the merge unit 221 is provided between the plurality of first vertical CCDs 110 and the second vertical CCDs 210 corresponding to the transfer control unit 201 in which the merge unit 221 is provided, and charges transferred by the plurality of first vertical CCDs 110 are received. Transfer to the second vertical CCD 210.
- the first vertical CCD 110, the transfer control unit 201, and the horizontal CCD 300 transfer packets that are charges transferred in continuous potential wells separated by a potential barrier.
- the solid-state imaging device having the above structure, photoelectric conversion is performed in the photodiode 100, and an amount of signal charge corresponding to the amount of light incident on the photodiode 100 is generated.
- the generated signal charge is read from the reading unit 101 to the first vertical CCD 110 by a read pulse applied to the vertical CCD gate electrode that also serves as a read.
- the read signal charge is transferred in the vertical direction through the first vertical CCD 110 by a vertical transfer pulse applied to the vertical CCD gate electrode as a signal charge packet, and further in the vertical direction through the junction 221 and the second vertical CCD 210. It is transferred and flows into the horizontal CCD 300.
- the inflow signal charge packet is transferred in the horizontal CCD 300 in the horizontal direction by the horizontal transfer pulse applied to the horizontal CCD gate electrode and reaches the signal output unit 301.
- the arrived signal charge packet is converted into a voltage signal by the signal output unit 301, and is swept away to a reset drain unit (not shown) after the voltage signal is detected.
- a signal charge packet that is swept away without being transferred from the second vertical CCD 210 to the horizontal CCD 300 passes through the second vertical CCD 210 and the drain gate 250 from the junction 221 and is swept away to the drain 251.
- a drive pulse (for example, a read pulse, a vertical transfer pulse, and a horizontal transfer pulse) used for reading out signal charges from the photodiode 100, vertical transfer, horizontal transfer, and sweeping-out is a drive pulse control unit (external to the solid-state imaging device) ( (Not shown).
- the drain 251 is formed by a method of applying a high voltage (for example, 10 V) from the outside to the drain formation portion of the substrate on which the solid-state imaging device is formed, a method of removing a barrier due to impurities between the drain formation portion and the substrate deep portion, or the like. Can be formed.
- a high voltage for example, 10 V
- the structure of these drains 251 is difficult in terms of processing accuracy to form in today's solid-state imaging devices that are highly miniaturized. In the case of a drain structure to which a high voltage is applied, the occurrence of breakdown or punch-through becomes an obstacle.
- the vertical CCD is configured by the first vertical CCD 110 and the second vertical CCD 210, and the vertical CCD is connected to the plurality of columns of the first vertical CCD 110 at the junction 221 before being connected to the horizontal CCD. It has a structure in which it is merged and connected to one second vertical CCD 210. Accordingly, since the interval between the adjacent vertical CCDs in the second vertical CCD 210 can be widened, the difficulty in forming the drain structure can be reduced by forming the drain structure in the widened portion.
- the solid-state imaging device of the present embodiment if the driving method described later is used, thinning out of column of output image, reduction of smear, and signal charge overflowing the vertical CCD during the horizontal scanning period to the horizontal CCD. It is possible to prevent image abnormality due to inflow. For example, when the packet is not transferred to the horizontal CCD 300, overflow can be suppressed by forming a potential barrier between the first vertical CCD 110 and the horizontal CCD 300 by the transfer control unit 201.
- Example 1 An application example of the solid-state imaging device of the present embodiment is shown by Example 1.
- FIG. 2A is a diagram illustrating a configuration of the solid-state imaging device according to the present embodiment
- FIG. 2B is a diagram illustrating a configuration of the transfer control unit 207 and the drain 251.
- the solid-state imaging device includes a photodiode 100, a reading unit 101, a first vertical CCD 110, a transfer control unit 207, a drain 251, a horizontal CCD 300, and a signal output unit 301.
- the transfer control unit 207 includes a storage gate 120, a hold gate 130, a second vertical CCD 210, a merging unit 221 and a drain gate 250.
- the second vertical CCD 210 has a branching portion 211 and a vertical CCD final gate 212.
- three rows of first vertical CCDs 110 provided corresponding to the three rows of the photodiodes 100 join at the joining unit 221.
- the hold gate 130 is provided corresponding to each of the plurality of first vertical CCDs 110 corresponding to the transfer control unit 207 provided with the hold gate 130, and has a potential between the corresponding first vertical CCD 110 and the merge unit 221. Form a barrier.
- the hold gate 130 includes a gate electrode and a channel region provided below the gate electrode.
- the vertical CCD final gate 212 is provided between the second vertical CCD 210 and the horizontal CCD 300, and forms a potential barrier between the second vertical CCD 210 and the horizontal CCD 300.
- the vertical CCD final gate 212 controls charge transfer between the second vertical CCD 210 and the horizontal CCD 300.
- the vertical CCD final gate 212 includes a gate electrode and a channel region provided below the gate electrode.
- the storage gate 120 and the hold gate 130 are supplied with drive pulses that control the transfer of charges from the first vertical CCD 110 to the junction 221.
- drive pulses ⁇ VSTL and ⁇ VHLDL are respectively supplied to the storage gate 120 and the hold gate 130 provided between the first column of the three first vertical CCDs 110 to be merged and the merge unit 221.
- the drive pulses ⁇ VSTC and ⁇ VHLDC are supplied to the storage gate 120 and the hold gate 130 provided between the second column of the three first vertical CCDs 110 to be merged and the merge unit 221, respectively.
- drive pulses ⁇ VSTR and ⁇ VHLDR are supplied to the storage gate 120 and the hold gate 130 provided between the third column of the three first vertical CCDs 110 to be merged and the merge unit 221, respectively.
- a drive pulse ⁇ VJC is supplied to the junction unit 221
- a drive pulse ⁇ VBR is supplied to the branch unit 211
- a drive pulse ⁇ VL is supplied to the vertical CCD final gate 212
- a drive pulse ⁇ VDG is supplied to the drain gate 250.
- the plurality of branch portions 211 and the drain gate 250 control charge transfer from the second vertical CCD 210 to the drain 251 in accordance with the supplied drive pulse.
- the vertical transfer pulse ⁇ Vx is supplied to the first vertical CCD 110, and the horizontal transfer pulses ⁇ H1 and ⁇ H2 are supplied to the horizontal CCD 300.
- the branching unit 211 of all the transfer control units 207 is wired to one terminal 260 to which the drive pulse ⁇ VBR is supplied. Accordingly, all the branch portions 211 arranged in a row are controlled by one system drive pulse.
- the drain gates 250 of all the transfer control units 207 are wired to one terminal 261 to which the drive pulse ⁇ VDG is supplied, and the vertical CCD final gates 212 of all the transfer control units 207 are driven to drive the vertical CCD final gates 212. It is connected to one terminal to which a pulse ⁇ VL is supplied. Accordingly, all the drain gates 250 and the vertical CCD final gate 212 arranged in rows are controlled by one system drive pulse.
- the transfer control unit 207 selectively transfers a packet transferred by a predetermined first vertical CCD 110 among the plurality of first vertical CCDs 110 corresponding to the transfer control unit 207 to the horizontal CCD 300, and sends it to the transfer control unit 207.
- a packet transferred by the first vertical CCD 110 other than the predetermined first vertical CCD 110 among the plurality of corresponding first vertical CCDs 110 is selectively transferred to the drain 251.
- the operation (driving method) of the transfer control unit 201 when the signal charge packet transferred from the first vertical CCD 110 is transferred to the signal output unit 301 and when it is swept away by the drain 251 will be described with reference to FIGS. 3A to 3E. I will explain.
- the signal charge packets in the second column among the three first vertical CCDs 110 to be merged are swept away, and the signal charge packets in the first column and the third column are mixed to the signal output unit 301.
- the case of transferring will be described.
- FIG. 3A, FIG. 3B, FIG. 3C, FIG. 3D, and FIG. 3E show potential distributions in the transfer control unit 201 (potential distributions at EE′-E ′′ and E′-E ′ ′′ in FIG. 2B). It is.
- FIG. 4 is a timing chart showing the operation of the transfer control unit 201.
- the middle level voltages ⁇ VSTL and ⁇ VSTR and Low Level voltages ⁇ VHLDL and ⁇ VHLDR are supplied. Accordingly, the storage gates 120 in the first column and the third column are set to the middle level voltage, and the hold gate 130 is set to the low level voltage, so that the first vertical in the first column and the third column are set.
- the signal charge packet of the CCD 110 is accumulated in the storage gate 120 (FIG. 3A).
- the hold gates 130 in the first column and the third column are selectively set to the middle level voltage, so that the signal charge packets stored in the storage gate 120 are transferred to the hold gate 130.
- the low level voltages ⁇ VHLDL and ⁇ VHLDR are supplied to the hold gates 130 provided corresponding to the first vertical CCDs 110 in the first column and the third column, and the middle level voltage ⁇ VJC is supplied to the junction 221. Supplied. Thereafter, the middle level voltage ⁇ VJC is supplied to the branch unit 211, and the low level voltage ⁇ VJC is supplied to the junction unit 221. Thereafter, a middle level voltage ⁇ VL is supplied to the vertical CCD final gate 212, and a low level voltage ⁇ VBR is supplied to the branching unit 211.
- the junction unit 221, the branch unit 211, and the vertical CCD final gate 212 are sequentially set to the middle level voltage, so that the signal charge packets of the first vertical CCD 110 in the first column and the third column are mixed and mixed.
- the signal charge packet thus transferred is transferred to the horizontal CCD 300 (FIGS. 3B and 3C).
- the signal charge packet transferred to the horizontal CCD 300 is transferred to the horizontal CCD 300 and output from the signal output unit 301.
- the ⁇ VSTC of the middle level voltage and the ⁇ VHLDC of the low level voltage are supplied to each of the storage gate 120 and the hold gate 130 provided corresponding to the second column of the three first vertical CCDs 110 to be joined.
- the signal charge packet of the first vertical CCD 110 in the second column is accumulated in the storage gate 120.
- the low level voltage ⁇ VSTC and the middle level voltage ⁇ VHLDC are supplied to each of the storage gate 120 and the hold gate 130 provided corresponding to the first vertical CCD 110 in the second column.
- the signal charge packet stored in the storage gate 120 in the second column is transferred to the hold gate 130.
- the low level voltage ⁇ VHLDC is supplied to the hold gate 130 provided corresponding to the first vertical CCD 110 in the second column, and the middle level voltage ⁇ VJC is supplied to the junction 221.
- the signal charge packet of the first vertical CCD 110 in the second column is transferred to the merge unit 221.
- the middle level voltage ⁇ VBR is supplied to the branching unit 211
- the low level voltage ⁇ VL is supplied to the vertical CCD final gate 212
- the low level voltage ⁇ VDG is supplied to the drain gate 250.
- the signal charge packets of the first vertical CCD 110 in the second column are accumulated in the branching unit 211 (FIG. 3D).
- the low level voltage ⁇ VBR is supplied to the branching section 211, and the middle level voltage ⁇ VDG is supplied to the drain gate 250.
- the signal charge packets of the first vertical CCD 110 in the second column are selectively swept away to the drain 251 (FIG. 3E).
- the transfer of signal charges can be selectively controlled for each column of the photodiodes 100, and the columns and signals to be output (image output) are swept away (thinned out). Since columns can be set, thinning out of the image in the row direction can be performed.
- the solid-state imaging device has the configuration shown in FIG. 2A and includes a photodiode 100, a readout unit 101, a first vertical CCD 110, a transfer control unit 207, a drain 251, a horizontal CCD 300, and a signal output unit 301.
- the transfer control unit 207 has the configuration shown in FIG. 2B, and includes a storage gate 120, a hold gate 130, a second vertical CCD 210, a merging unit 221, and a drain gate 250.
- the second vertical CCD 210 includes a branching unit. 211 and vertical CCD final gate 212.
- the transfer control unit 207 transfers the charge of the second vertical CCD 210 to the drain 251 in a state where a potential barrier is formed between the second vertical CCD 210 and the horizontal CCD 300 in the horizontal scanning period.
- FIG. 5 is a timing chart showing the operation of the transfer control unit 207.
- the middle level voltage ⁇ VJC is supplied to the junction unit 221
- the middle level voltage ⁇ VBR is supplied to the branch unit 211
- the drain gate 4 is different from the operation of FIG. 4 in that a middle level voltage ⁇ VDG is supplied to 250.
- the state where the junction part 221, the branch part 211 and the drain gate 250 are set to the middle level voltage and the vertical CCD final gate 212 is set to the low level voltage is maintained during the horizontal scanning period.
- the unnecessary charge generated by the first vertical CCD 110 and increasing until it overflows the barrier gate does not move in the direction of flowing from the branch portion 211 to the horizontal CCD 300 but flows into the drain 251 through the drain gate 250.
- junction unit 221, the branch unit 211, and the drain gate 250 are set to the middle level voltage at t3.
- the junction 221 may be set to a low level voltage.
- the vertical CCD final gate 212 may be set to the middle level voltage instead of the low level voltage.
- the low level voltage ⁇ VJC is supplied to the junction unit 221
- the low level voltage ⁇ VBR is supplied to the branch unit 211, and further to the branch unit 211.
- 4 is different from the operation of FIG. 4 in that the low level voltage ⁇ VDG is supplied to the drain gate 250 after the low level voltage ⁇ VBR is supplied.
- the junction unit 221, the branch unit 211, and the drain gate 250 sequentially change from the middle level to the low level.
- the electric charge existing in the junction part 221, the branch part 211 and the drain gate 250 is completely swept out to the drain 251.
- unnecessary charges such as smear and blooming generated in the first vertical CCD 110 increase during the horizontal scanning period, and overflow the barrier gate of the first vertical CCD 110. Inflow to the horizontal CCD 300 is suppressed. As a result, it is possible to suppress the image abnormality caused by smearing or blooming from spreading to adjacent columns or the entire image.
- the solid-state imaging device has the configuration shown in FIG. 2A and includes a photodiode 100, a readout unit 101, a first vertical CCD 110, a transfer control unit 207, a drain 251, a horizontal CCD 300, and a signal output unit 301.
- the transfer control unit 207 has the configuration shown in FIG. 2B, and includes a storage gate 120, a hold gate 130, a second vertical CCD 210, a merging unit 221, and a drain gate 250.
- the second vertical CCD 210 includes a branching unit. 211 and vertical CCD final gate 212.
- the transfer control unit 207 selectively transfers a signal charge packet including signal charges and unnecessary charges such as smear and noise to the horizontal CCD 300, and includes only unnecessary charges such as smear, blooming, and noise without including signal charges.
- the empty packet is selectively transferred to the drain 251.
- FIGS. 6A and 6B are diagrams showing how the signal charge packet 150 and the empty packet 151 are transferred.
- the signal charge packets 150 and the empty packets 151 are alternately arranged in a row in the first vertical CCD 110.
- the signal charge packet 150 stands by at the storage gate 120 at the end of the first vertical CCD 110.
- the hold gate 130 is selectively set to the middle level voltage, and the junction unit 221, the branch unit 211, and the vertical CCD final gate 212 are also sequentially set to the middle level voltage. Thereafter, the storage gate 120, the hold gate 130, the merging unit 221, the branching unit 211, and the vertical CCD final gate 212 are sequentially set to a low level voltage, and the signal charge packet 150 is transferred to the horizontal CCD 300. This operation is performed in each of the transfer control units 207, and the signal charge packets 150 in each column are transferred to the horizontal CCD 300, resulting in the state of FIG. 6B.
- all the hold gates 130 are set to the middle level voltage, and the junction unit 221, the branching unit 211, and the drain gate 250 are also sequentially set to the middle level voltage. Thereafter, the storage gate 120, the hold gate 130, the junction unit 221, the branch unit 211, and the drain gate 250 are sequentially set to the low level voltage, and the empty packet 151 waiting at the storage gate 120 at the end of the first vertical CCD 110 is Sweeped to the drain 251.
- FIG. 7 is a timing chart showing the operation of the transfer control unit 207 (the operation shown in FIGS. 6A and 6B).
- the low level voltage ⁇ VJC is supplied to the merging unit 221 in the period from t4 to t5 after the transfer of the signal charge packet 150 to the signal output unit 301 and the draining of the drain 251.
- the low level voltage ⁇ VBR is supplied to the branching part 211, and the low level voltage ⁇ VBR is supplied to the drain gate 250 after the low level voltage ⁇ VBR is supplied to the branching part 211 in FIG. Is different from the operation.
- the junction unit 221, the branch unit 211, and the drain gate 250 sequentially change from the middle level to the low level.
- the empty packet 151 is swept away to the drain 251.
- the solid-state imaging device of the present embodiment it is possible to reduce unnecessary charges caused by smearing, blooming, and the like according to the area ratio occupied by the signal charge packet 150 and the empty packet 151 in the first vertical CCD 110. It becomes possible.
- the signal charge packet 150, the barrier, the empty packet 151, and the barrier are configured as 4 gates, 2 gates, 4 gates, and 2 gates, respectively. To do.
- the unnecessary charge can be reduced by half ( ⁇ 6 decibels) as compared with the case where all packets are output as signals by addition driving.
- the solid-state imaging device has the configuration shown in FIG. 2A and includes a photodiode 100, a readout unit 101, a first vertical CCD 110, a transfer control unit 207, a drain 251, a horizontal CCD 300, and a signal output unit 301.
- the transfer control unit 207 has the configuration shown in FIG. 2B, and includes a storage gate 120, a hold gate 130, a second vertical CCD 210, a merging unit 221, and a drain gate 250.
- the second vertical CCD 210 includes a branching unit. 211 and vertical CCD final gate 212.
- the transfer control unit 207 is a signal charge packet that uses a part of a plurality of packets successively transferred by the predetermined first vertical CCD 110 among the plurality of first vertical CCDs 110 corresponding to the transfer control unit 207 as image information. To the horizontal CCD 300, and the other part of the plurality of continuously transferred packets is transferred to the drain 251 as a thinned charge packet to be thinned.
- FIG. 8 is a diagram showing how the signal charge packet 150 and the thinned charge packet 152 are transferred.
- the signal charge packets 150 and the thinned charge packets 152 are alternately present in a row in the first vertical CCD 110. Both the signal charge packet 150 and the thinned charge packet 152 include the signal charge read from the photodiode 100.
- the transfer control unit 207 performs the same operation as the case where the empty packet 151 is swept away from the drain 251 from the state of FIG. 8, that is, the operation in which the empty packet 151 is replaced with the thinned charge packet 152 in the operation shown in FIGS. As a result, the thinned charge packet 152 is swept away to the drain 251.
- the thinned-out charge packet 152 is swept away to the drain 251 and the output image can be thinned out in the column direction.
- pixel signal thinning in the column direction is performed by selectively reading out signal charges from the photodiode 100. Therefore, the number of readout gates arranged in the first vertical CCD 110 is set to a combination pattern (drive). Need to be increased depending on the type of method).
- pixel signals in the column direction can be thinned out only by changing the period of the drive pulse supplied to the transfer control unit 207. As a result, the degree of freedom of the thinning ratio is improved, the number of readout gate systems can be reduced, and the number of terminals can be reduced.
- the solid-state imaging device has the configuration shown in FIG. 2A and includes a photodiode 100, a readout unit 101, a first vertical CCD 110, a transfer control unit 207, a drain 251, a horizontal CCD 300, and a signal output unit 301.
- the transfer control unit 207 has the configuration shown in FIG. 2B, and includes a storage gate 120, a hold gate 130, a second vertical CCD 210, a merging unit 221, and a drain gate 250.
- the second vertical CCD 210 includes a branching unit. 211 and vertical CCD final gate 212.
- the transfer control unit 207 performs packet transfer to the drain 251 across the horizontal scanning period.
- FIG. 9 is a timing chart showing the operation of the transfer control unit 207.
- FIG. 9 continues the ⁇ VJC, ⁇ VBR, and ⁇ VDG of the middle level voltages supplied to the junction unit 221, the branch unit 211, and the drain gate 250 to thin out the signals of the photodiodes 100 in a predetermined column across the horizontal scanning period. 4 is different from the operation of FIG. 4 in that it is continuously supplied. As a result, the state where the junction part 221, the branch part 211 and the drain gate 250 are set to the middle level voltage and the vertical CCD final gate 212 is set to the low level voltage is maintained during the horizontal scanning period. As a result, the packet to be thinned out is swept away to the drain 251 across the horizontal scanning period. In addition, unnecessary charges generated in the first vertical CCD 110 and increased until the barrier gate overflows do not move in the direction of flowing into the horizontal CCD 300 from the branch portion 211 but flow into the drain 251 through the drain gate 250.
- the solid-state imaging device of the present embodiment not only pixel signals in the row direction can be thinned, but also unnecessary charges that overflow the first vertical CCD 110 generated during the horizontal scanning period flow into the horizontal CCD 300. It can also be prevented.
- the operation period can be shared between the sweep-out drive to the drain 251 and the other drive, the drive time can be shortened compared to the drive (drive in FIG. 8) that sweeps the thinned-out packet to the drain 251 during the horizontal blank period.
- the solid-state imaging device has the configuration shown in FIG. 2A and includes a photodiode 100, a readout unit 101, a first vertical CCD 110, a transfer control unit 207, a drain 251, a horizontal CCD 300, and a signal output unit 301.
- the transfer control unit 207 has the configuration shown in FIG. 2B, and includes a storage gate 120, a hold gate 130, a second vertical CCD 210, a merging unit 221, and a drain gate 250.
- the second vertical CCD 210 includes a branching unit. 211 and vertical CCD final gate 212.
- FIG. 10 is a timing chart showing the operation of the transfer control unit 207.
- FIG. 10 The operation of FIG. 10 is continued across the horizontal scanning period when the middle level voltages ⁇ VJC, ⁇ VBR, and ⁇ VDG supplied to the merging unit 221, the branching unit 211, and the drain gate 250 in order to sweep away the empty packet 151 to the drain gate 250.
- 7 is different from the operation of FIG.
- the state where the junction part 221, the branch part 211 and the drain gate 250 are set to the middle level voltage and the vertical CCD final gate 212 is set to the low level voltage is maintained during the horizontal scanning period.
- the empty packet 151 is swept away to the drain 251 across the horizontal scanning period.
- unnecessary charges generated in the first vertical CCD 110 and increased until the barrier gate overflows do not move in the direction of flowing into the horizontal CCD 300 from the branch portion 211 but flow into the drain 251 through the drain gate 250.
- the solid-state imaging device of this embodiment not only can the empty packet 151 be swept out, but also unnecessary charges overflowing the first vertical CCD 110 generated during the horizontal scanning period are prevented from flowing into the horizontal CCD 300. It is also possible. Further, since the operation period can be shared between the sweep drive to the drain 251 and the other drive, the drive time can be shortened compared to the drive (drive of FIG. 8) that sweeps the thinned-out packet to the drain 251 during the horizontal blank period.
- the transfer control unit 207 may replace the empty packet 151 with the thinned charge packet 152.
- FIG. 11 is a diagram illustrating a schematic configuration of the solid-state imaging device according to the present embodiment.
- the solid-state imaging device includes an imaging unit 10, an optical black unit (optical black unit) 11, a transfer control unit 207, a drain (not shown), a horizontal CCD 300, and a signal output unit 301.
- the transfer control unit 207 has the configuration shown in FIG. 2B, and includes a storage gate 120, a hold gate 130, a second vertical CCD 210, a merge unit 221 and a drain gate 250.
- the second vertical CCD 210 includes a branch unit 211 and It has a vertical CCD final gate 212.
- the imaging unit 10 has a different aspect ratio and a horizontal angle of view, is an area from which an imaging signal is read, and includes a plurality of photodiodes arranged two-dimensionally.
- the imaging unit 10 is configured by connecting a signal output area 20 that is an area having a large angle of view with respect to the aspect ratio of the imaging unit 10 and two signal sweeping areas 21 above and below the signal output area 20. .
- the signal output area 20 has a horizontally long angle of view.
- the signal output area 20 and the signal sweep-out area 21 have a photodiode, a reading unit, and a first vertical CCD.
- the transfer control unit 207 drains a packet including a signal charge from a photodiode included in the signal sweeping area 21 other than the signal output area 20 from the branch unit 211 in the transfer control unit 207.
- the data is transferred to 251 and swept away, and only the packet including the signal charge from the photodiode included in the signal output area 20 is transferred to the horizontal CCD 300 for signal output. This speeds up image output and improves the frame rate.
- the period during which the signal charges in the part of the area are swept away corresponds to the columns of the vertical CCD and the horizontal CCD. Is treated as an invalid period during which high-speed transfer is performed by applying a drive pulse ignoring.
- the solid-state imaging device of the present embodiment not only can the time for transferring the signal charges in the signal sweep area 21 from the horizontal CCD 300 to the signal output unit 301 be shortened, but also the signal charges in the signal sweep area 21 to the drain 251. Since the driving pulse of the horizontal CCD 300 can be stopped during the sweeping-out period, an effect of reducing power consumption can be obtained.
- FIG. 12A is a diagram illustrating a configuration of the solid-state imaging device according to the present embodiment
- FIG. 12B is a diagram illustrating a configuration of the transfer control unit 202 and the drain 251.
- this solid-state imaging device includes a photodiode 100, a readout unit 101, a first vertical CCD 110, a transfer control unit 202, a drain 251, a horizontal CCD 300, and a signal output unit 301.
- the transfer control unit 202 is provided corresponding to the plurality of first vertical CCDs 110 and transfers the charges transferred by the corresponding first vertical CCDs 110 to the horizontal CCD 300 and the drain 251.
- the transfer control unit 202 includes a storage gate 120, a hold gate 130, a second vertical CCD 210, a merge unit 222, and a drain gate 250.
- the second vertical CCD 210 is provided between the second vertical CCD 210 and the horizontal CCD 300 and has a vertical CCD final gate (not shown) that forms a potential barrier between the second vertical CCD 210 and the horizontal CCD 300.
- the transfer control unit 202 differs from the transfer control unit 201 of the first embodiment in that a charge transfer path from the junction unit 222 to the drain 251 via the drain gate 250 is branched.
- the junction unit 222 is provided between the plurality of first vertical CCDs 110 and the second vertical CCDs 210 corresponding to the transfer control unit 202 provided with the junction unit 222 and is transferred by the corresponding plurality of first vertical CCDs 110. The charge is transferred to the second vertical CCD 210.
- the drain gate 250 is provided between the junction 222 and the drain 251, and forms a potential barrier between the junction 222 and the drain 251.
- the transfer control unit 202 the first vertical CCDs 110 in three rows provided corresponding to the three rows of the photodiodes 100 merge at the merge unit 222.
- the storage gate 120 and the hold gate 130 are supplied with drive pulses that control the transfer of charges from the first vertical CCD 110 to the merge unit 222.
- the drive pulses ⁇ VSTL and ⁇ VHLDL are supplied to the storage gate 120 and the hold gate 130 provided between the first column of the three first vertical CCDs 110 to be merged and the merge unit 222, respectively.
- the drive pulses ⁇ VSTC and ⁇ VHLDC are supplied to the storage gate 120 and the hold gate 130 provided between the second column of the three first vertical CCDs 110 to be merged and the merge unit 222, respectively.
- drive pulses ⁇ VSTR and ⁇ VHLDR are supplied to the storage gate 120 and the hold gate 130 provided between the third column of the three first vertical CCDs 110 to be merged and the merge unit 222, respectively.
- a driving pulse ⁇ VJC is supplied to the junction unit 222, a driving pulse ⁇ VL is supplied to the vertical CCD final gate of the second vertical CCD 210, and a driving pulse ⁇ VDG is supplied to the drain gate 250.
- the vertical transfer pulse ⁇ Vx is supplied to the first vertical CCD 110, and the horizontal transfer pulses ⁇ H1 and ⁇ H2 are supplied to the horizontal CCD 300.
- the transfer control unit 202 since the junction unit 222 also serves as a branching unit to the drain gate 250 and the drain 251, the number of gates of the second vertical CCD 210 can be reduced as compared with a case where a branching unit is separately provided.
- the transfer control unit 207 of the first embodiment it is necessary to apply two independent transfer pulses to the merging unit 221 and the branching unit 211, but in the transfer control unit 202, one transfer pulse is applied to the merging unit 222. It is sufficient that only one transfer pulse plays a role of merging and branching.
- FIG. 12C is a timing chart showing the operation of the transfer control unit 202.
- FIG. 12C is a timing chart showing the waveforms of the respective drive pulses when the thinning operation in units of columns shown in FIG. 4 is performed by the transfer control unit 202 of this embodiment.
- the number of drive pulse systems can be reduced. Therefore, the number of terminals of the solid-state imaging device and the driving pulse control prepared separately from the solid-state imaging device for supplying driving pulses.
- the number of channels can be reduced.
- the horizontal blank period can be shortened, the frame rate can be increased.
- FIG. 13A is a diagram illustrating a configuration of the solid-state imaging device according to the present embodiment.
- the solid-state imaging device includes a photodiode 100, a readout unit 101, a first vertical CCD 110, a transfer control unit 203, a drain 251, a horizontal CCD 300, and a signal output unit 301.
- the transfer control unit 203 is provided corresponding to the plurality of first vertical CCDs 110, and transfers the charges transferred by the corresponding first vertical CCDs 110 to the horizontal CCD 300 and the drain 251.
- the transfer control unit 203 includes a storage gate (not shown), a hold gate (not shown), a second vertical CCD 210, a merging unit 221, and a drain gate 250.
- the second vertical CCD 210 is provided between a branch part (not shown) and the second vertical CCD 210 and the horizontal CCD 300, and a vertical CCD final gate (forming a potential barrier between the second vertical CCD 210 and the horizontal CCD 300). (Not shown).
- the hold gate is provided corresponding to each of the plurality of first vertical CCDs 110 corresponding to the transfer control unit 203 provided with the hold gate, and a potential barrier is provided between the corresponding first vertical CCD 110 and the merge unit 221.
- the width of the storage gate and the hold gate adjacent to the terminal end of the first vertical CCD 110 is widened, and the center line of the channel is compared with the center line of the channel of the first vertical CCD 110.
- the transfer control unit 207 according to the first embodiment is different from the transfer control unit 207 according to the first embodiment in that the rows joining at 222 are close to each other.
- the interval between the channels of the hold gates provided corresponding to the adjacent first vertical CCDs 110 is shorter than the interval between the channels of the adjacent first vertical CCDs 110. 1 different from the solid-state imaging device.
- the first vertical CCD 110 needs to widen the channel width at the terminal portion in order to reduce transfer defects at the connection portion with the junction portion 221.
- the transfer control unit 203 can narrow the channel width of the merge unit 221 on the first vertical CCD 110 side to form a channel with a narrowing angle, and transfer failure due to the reverse potential gradient at the merge unit 221. Can be prevented.
- breakdown and punch-through caused by applying a high voltage to the drain 251 can be suppressed.
- the transfer control unit 203 has the configuration of FIG. 13A so that the center lines of the storage gate and hold gate channels approach each other, but the transfer control unit 203 may have the configuration of FIG. 13B or 13C. Good.
- the channel width of the storage gate and the hold gate can be reduced.
- the center line of the channel between the joining columns can be made closer than in the configuration of FIG. 13A without changing the channel width of the channel of the storage gate and the hold gate.
- the converging portion 221 can be narrowed down more gradually than the configuration of FIG. 13A, and at the same time the effect of preventing transfer failure due to the reverse potential gradient at the converging portion 221 is enhanced. Therefore, the margin of the drain formation space can be expanded.
- FIG. 14A is a diagram illustrating a configuration of the solid-state imaging device according to the present embodiment.
- FIG. 14B is a diagram illustrating the configuration of the transfer control unit 204 and the drain 251.
- this solid-state imaging device includes a photodiode 100, a readout unit 101, a first vertical CCD 110, a transfer control unit 204, a drain 251, a horizontal CCD 300, and a signal output unit 301.
- the transfer control unit 204 is provided corresponding to the plurality of first vertical CCDs 110 and transfers the charges transferred by the corresponding first vertical CCDs 110 to the horizontal CCD 300 and the drain 251.
- the transfer control unit 204 includes a storage gate (not shown), a hold gate (not shown), a second vertical CCD 210, a merging unit 221 and a drain gate 250.
- the second vertical CCD 210 has a branching section 211 and a vertical CCD final gate 212 that is provided between the second vertical CCD 210 and the horizontal CCD 300 and forms a potential barrier between the second vertical CCD 210 and the horizontal CCD 300.
- the drain gate 250 includes a gate electrode 271 and a charge transfer channel (channel region) 270 provided therebelow.
- the drain 251 is provided between the adjacent transfer control units 204, and the charge of the adjacent transfer control unit 204 is swept away.
- one gate electrode 271 is disposed on one charge transfer channel 270 connecting the drain 251 and the second vertical CCD 210.
- the drain gate 250 is formed in an island shape. Therefore, in order to apply a driving pulse to the drain gate 250, a wiring connecting the terminal for receiving an external pulse and the drain gate 250 is provided.
- the transfer control unit 204 is different from the transfer control unit 207 of the first embodiment in that a drain 251 and a drain gate 250 are arranged on the left and right sides of the second vertical CCD 210 (transfer control unit 204).
- the drain gates 250 are arranged between the second vertical CCD 210 and the drains 251 on the left and right sides of the second vertical CCD 210, respectively. Further, a drain 251 is disposed outside thereof.
- the drain gate 250 forms a potential barrier between the second vertical CCD 210 and the drain 251. Therefore, when the charges in the second vertical CCD 210 are swept out to the drain 251, there are two paths for sweeping out on both the left and right sides, so that the charges can be swept out at high speed.
- FIG. 15 is a diagram illustrating a configuration of the solid-state imaging device according to the present embodiment.
- the solid-state imaging device includes a photodiode 100, a reading unit 101, a first vertical CCD 110, a transfer control unit 205, a drain 251, a horizontal CCD 300, and a signal output unit 301.
- the transfer control unit 205 is provided corresponding to the plurality of first vertical CCDs 110 and transfers the charges transferred by the corresponding first vertical CCDs 110 to the horizontal CCD 300 and the drain 251.
- the transfer control unit 205 includes a storage gate (not shown), a hold gate (not shown), a second vertical CCD 210, a merging unit 221 and a drain gate 250.
- the second vertical CCD 210 is provided between a branch part (not shown) and the second vertical CCD 210 and the horizontal CCD 300, and a vertical CCD final gate (forming a potential barrier between the second vertical CCD 210 and the horizontal CCD 300). (Not shown).
- the second vertical CCDs 210 are arranged at unequal intervals in the row direction, and a blank area is provided in units of two columns, and a drain structure (drain gate 250 and drain 251) is formed in the blank area. This is different from the transfer control unit 207 of the first embodiment.
- the drain 251 is provided between the adjacent transfer control units 205, and the charges of the adjacent transfer control units 205 are swept away.
- One drain 251 is arranged for the two transfer control units 205 (second vertical CCD 210).
- the drain gate 250 is disposed on either the left or right side of the second vertical CCD 210, and the drain 251 is disposed on the outer side.
- a second vertical CCD 210 is disposed on the other side of the two vertical CCDs 210.
- the drain gate 250 is disposed on both the left and right sides of the drain 251, and the second vertical CCD 210 is disposed outside the drain gate 250.
- the drain gate 250 is provided between the second vertical CCD 210 and the drain 251, and forms a potential barrier between the second vertical CCD 210 and the drain 251.
- one drain 251 is shared by two different second vertical CCDs 210, and charges from the two different second vertical CCDs 210 are swept out to one drain 251.
- the number of drains 251 need only be halved with respect to the number of second vertical CCDs 210, and the solid-state image sensor of the present embodiment is a technology in today's solid-state image sensor that is highly miniaturized. Is very useful.
- FIG. 16A is a diagram illustrating a configuration of the solid-state imaging element according to the present embodiment.
- FIG. 16B is a diagram illustrating the configuration of the transfer control unit 206 and the drain 251.
- this solid-state imaging device includes a photodiode 100, a readout unit 101, a first vertical CCD 110, a transfer control unit 206, a drain 251, a horizontal CCD 300, and a signal output unit 301.
- the transfer control unit 206 is provided corresponding to the plurality of first vertical CCDs 110 and transfers the charges transferred by the corresponding first vertical CCDs 110 to the horizontal CCD 300 and the drain 251.
- the transfer control unit 206 includes a storage gate (not shown), a hold gate (not shown), a second vertical CCD 210, a merging unit 221 and a drain gate 250.
- the second vertical CCD 210 has a branching section 211 and a vertical CCD final gate 212 that is provided between the second vertical CCD 210 and the horizontal CCD 300 and forms a potential barrier between the second vertical CCD 210 and the horizontal CCD 300.
- the drain gate 250 includes a gate electrode 271 and a charge transfer channel 270 provided therebelow.
- the transfer control unit 206 the first vertical CCDs 110 in the three rows provided corresponding to the three rows of the photodiodes 100 merge at the merge unit 221.
- the transfer controller 206 controls the potential of the charge transfer channel 270 disposed between the drain 251 and the second vertical CCD 210 disposed on the left and right sides of the drain 251 with one gate electrode 271. This is different from the transfer control unit 204 in the fourth embodiment and the transfer control unit 205 in the fifth embodiment. That is, the drain gate 250 of the adjacent transfer control unit 206 shares one gate electrode, and the potential of the two drain gates 250 of the adjacent transfer control unit 206 is controlled by one gate electrode 271. This is different from the solid-state imaging device of the fourth and fifth embodiments.
- the gate electrode 271 is formed so as to surround the drain 251 in a “U” shape, and one gate electrode 271 is disposed on the two charge transfer channels 270. Accordingly, one gate electrode 271 controls charge transfer from the two transfer control units 206 (second vertical CCD 210) to the drain 251.
- the drain gate 250 is formed in an island shape, in order to apply a driving pulse to the drain gate 250, it is necessary to install a wiring for receiving the driving pulse from the outside and the drain gate 250. A contact must be made with the drain gate 250 to make it conductive.
- the transfer control unit 206 the potentials of the plurality of charge transfer channels 270 can be controlled by the single gate electrode 271. Therefore, the number of contact formation points between the wiring and the drain gate 250 can be reduced. Contact formation usually requires a certain space in terms of processing accuracy and pressure resistance, and the degree of freedom of wiring is limited, but the number of locations can be reduced to improve the degree of freedom of wiring and secure a space margin to improve yield. Is realized.
- FIG. 17 is a diagram illustrating a configuration of the solid-state imaging device according to the present embodiment.
- the solid-state imaging device includes a photodiode 100, a readout unit 101, a first vertical CCD 110, a transfer control unit 208, a drain 251, a horizontal CCD 300, and a signal output unit 301.
- the transfer control unit 208 is provided corresponding to the plurality of first vertical CCDs 110, and transfers the charges transferred by the corresponding first vertical CCDs 110 to the horizontal CCD 300 and the drain 251.
- the transfer control unit 208 includes a storage gate (not shown), a hold gate (not shown), a second vertical CCD 210, a merging unit 221, and a drain gate 250.
- the second vertical CCD 210 is provided between a branch part (not shown) and the second vertical CCD 210 and the horizontal CCD 300, and a vertical CCD final gate (forming a potential barrier between the second vertical CCD 210 and the horizontal CCD 300). (Not shown).
- the transfer control unit 208 is different from the transfer control unit 207 of the first embodiment in that a plurality of drain gates 250 are wired to different terminals 261 and independent drive pulses can be applied to the plurality of drain gates 250. That is, it differs from the solid-state imaging device of the first embodiment in that the drain gates 250 of the plurality of transfer control units 208 are connected to a plurality of terminals to which different drive pulses ⁇ VDG are supplied. Therefore, the drain gates 250 arranged in rows are controlled independently by receiving at least two systems of driving pulses.
- the first vertical CCD 110 is connected to the second vertical CCD 210 via the merging unit 221 in units of three columns, and the second vertical CCD 210 is connected to two drain gates 250 controlled by independent drive pulses.
- Charge transfer is controlled by using two connected rows in the row direction as a unit.
- the transfer control unit 208 controls the charge transfer by repeating the six first vertical CCDs 110 arranged in the row direction as one unit. Thereby, pixel signal addition in the row direction and column-by-column thinning can be performed in units of six columns.
- the solid-state imaging device of the present embodiment it is possible to prevent the transfer path from being modulated due to the branch structure to the drain 251 and causing a transfer failure when transferring charges from the second vertical CCD 210 to the horizontal CCD 300. .
- FIG. 19 is an enlarged view near the transfer control unit 209.
- This solid-state imaging device includes a photodiode 100, a readout unit 101, a first vertical CCD 110, a transfer control unit 209, a horizontal CCD 300, and a signal output unit 301, as shown in FIG.
- the transfer control unit 209 is provided corresponding to the plurality of first vertical CCDs 110 and transfers the charges transferred by the corresponding first vertical CCDs 110 to the horizontal CCD 300 and the drain 251.
- the transfer control unit 209 includes a storage gate (not shown), a hold gate (not shown), a second vertical CCD 210, a junction unit 221, a drain gate 250, and a drain 251.
- the second vertical CCD 210 has a branching section 211 and a vertical CCD final gate 212 that is provided between the second vertical CCD 210 and the horizontal CCD 300 and forms a potential barrier between the second vertical CCD 210 and the horizontal CCD 300.
- the drain gate 250 includes a gate electrode 271, a charge transfer channel 270 and a P-type impurity region 280 provided below the gate electrode 271.
- the transfer control unit 209 is different from the transfer control unit 201 of the first embodiment in that a P-type impurity region 280 is formed by injecting a P-type impurity into the charge transfer channel 270 below the gate electrode 271 in a stripe shape.
- the transfer control unit 201 of the first embodiment is different from the transfer control unit 201 of the first embodiment in that the pulse application of the drain gate 250 is ternary control. That is, it is different from the solid-state imaging device of the first embodiment in that a driving pulse generation unit (not shown) that generates various driving pulses and supplies the solid-state imaging device supplies a ternary driving pulse to the drain gate 250.
- the drain gate 250 is controlled by applying a binary (Middle level voltage, Low level voltage) driving pulse to the drain gate 250.
- a binary (Middle level voltage, Low level voltage) driving pulse to the drain gate 250.
- the voltage of the drive pulse applied to the drain gate 250 is set to three values (High level voltage, Middle level voltage, Low level voltage).
- FIG. 20 is a timing chart showing the operation of the transfer control unit 209 at that time.
- 21A to 21E show potential distributions in the transfer control unit 201 when a high level voltage is applied to the drain gate 250, that is, when unnecessary charges such as a smear signal of an empty packet of the transfer control unit 209 are swept away to the drain 251.
- FIG. 21A to 21E show potential distributions in the transfer control unit 201 when a high level voltage is applied to the drain gate 250, that is, when unnecessary charges such as a smear signal of an empty packet of the transfer control unit 209 are swept away to the drain 251.
- the electric field in the drain sweeping direction can be secured by fixing the well by changing the gate (confluence portion 221) behind the storage transfer gate from the middle level voltage to the low level voltage when the high level voltage is applied to the drain gate 250.
- a high level voltage is applied to the drain gate 250 and unnecessary charges are discharged to the drain 251
- the transfer field between the branch portion 211, the drain gate 250, and the drain 251 is increased by setting the branch portion 211 to a low level voltage. Therefore, it becomes easier to discharge charges to the drain 251.
- the drain gate 250 and the drain 251 have the same potential.
- the implantation condition and implantation region of the P-type impurity into the charge transfer channel 270 below the drain gate 250 may be adjusted so as to be a potential diagram of 21E.
- FIG. 22 is a diagram showing a potential distribution in the transfer control unit 201 when the middle level voltage is applied to the drain gate 250, that is, in the horizontal scanning period.
- FIG. 22 is a potential diagram in a state in which the signal charge packet and the empty packet of the transfer control unit 209 overflow under the drain gate 250 and are swept away to the drain 251 when a very large light source becomes a subject.
- the signal charge packet and the empty packet are formed by setting the vertical CCD final gate 212 to the low level voltage and the other gates to the middle level voltage during the horizontal scanning period.
- a middle level voltage is applied to the drain gate 250, and the drain gate 250 is set to a potential deeper than the potential barrier formed by setting the vertical CCD final gate 212 to a low level voltage.
- the potential state of the drain gate 250 and the potential state of the vertical CCD final gate 212 are points. This is because if the potential of the vertical CCD final gate 212 is deeper than the potential of the drain gate 250, smear and blooming charges generated when an extremely large light source becomes a subject will eventually exceed the vertical CCD 300. This is because it will flow into the image and cause image degradation.
- the potential of the drain gate 250 can be easily adjusted by changing the region where the P-type impurity is implanted and the amount of P-type impurity implanted in the formation of the P-type impurity region 280 in the charge transfer channel 270 of the drain gate 250. Can do.
- the potential of the drain gate 250 must be adjusted by adjusting the width of the charge transfer channel of the drain gate 250. There is no problem when adjusting the potential by narrowing the width of the charge transfer channel, but when adjusting the potential by increasing the width of the charge transfer channel, the shape of the drain gate 250 must also be changed. Therefore, the change is costly.
- FIG. 23A is a diagram showing a potential distribution in the transfer control unit 201 when a low level voltage is applied to the drain gate 250, that is, when a signal packet is transferred from the branching unit 211 beside the drain gate to the vertical CCD final gate 212. It is.
- the drain gate 250 remains at the middle level voltage, it is considered that a potential dip is generated due to the potential modulation of the drain gate 250, and a part of the signal charge is trapped in the potential dip, causing a transfer failure. At this time, an image defect appears as a black vertical line on the screen. In particular, when a small light source becomes a subject, it is emphasized and appears on the screen. Therefore, a low level voltage is applied to the drain gate 250 only when transferring the charge from the second vertical CCD 210 to the horizontal CCD 300 at the time of transfer from the branch portion 211 beside the drain gate 250 to the vertical CCD final gate 212. It is possible to eliminate the vertical transfer failure caused by the potential dip of the drain gate 250 by preventing the potential from being modulated.
- the state at that time is shown in FIG. 23B as a potential diagram.
- the drain gate 250 is binary controlled, the driving shown this time cannot be performed, and therefore there is always a risk of causing a vertical transfer failure.
- the vertical transfer failure can be eliminated and the yield can be increased, which is very advantageous in terms of cost.
- each of the cases where the voltage applied to the drain gate 250 is a ternary value has been described. It is important to adjust the potential.
- the line width of the charge transfer channel 270 of the drain gate 250 is increased, the drain gate 250 may be changed. Therefore, the potential adjustment can be made only to the minimum necessary. However, the P formed in the charge transfer channel 270 of the drain gate 250 can be reduced. The potential can be easily adjusted by changing the line width of the type impurity region 280 and changing the implantation conditions.
- smear is reduced by sweeping out a smear signal of an empty packet, and smear and blooming charges generated when a very large light source becomes a subject are vertical. It is possible to achieve both the improvement of image deterioration caused by flowing into the horizontal CCD 300 over the CCD and the improvement of vertical transfer failure due to the potential dip of the drain gate 250, thereby improving smear performance and yield. Can be greatly improved in terms of both low cost and low cost.
- the solid-state imaging device and the driving method thereof according to the present invention have been described based on the embodiment.
- the present invention is not limited to this embodiment.
- the present invention includes various modifications made by those skilled in the art without departing from the scope of the present invention.
- the configuration of the transfer control unit 202 in FIG. 12A may be used for the solid-state imaging devices of the third to ninth embodiments.
- the present invention can be used for a solid-state imaging device and a driving method thereof, and can be used particularly for high-quality digital cameras and video cameras.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本発明に係る固体撮像素子は、列単位での信号の間引きが可能な固体撮像素子を提供することを目的とし、複数のフォトダイオード(100)と、複数の第1垂直CCD(110)により転送された電荷が掃き捨てられるドレイン(251)と、それぞれが複数の第1垂直CCD(110)に対応して設けられ、該対応する複数の第1垂直CCD(110)により転送された電荷を水平CCD(300)およびドレイン(251)に転送する複数の転送制御部(201)とを備え、転送制御部(201)は、該転送制御部(201)に対応する複数の第1垂直CCD(110)により転送された電荷を垂直方向に転送する1つの第2垂直CCD(210)と、第2垂直CCD(210)と水平CCD(300)との間に設けられ、第2垂直CCD(210)と水平CCD(300)との間にポテンシャルバリアを形成する垂直CCD最終ゲート(212)とを有する。
Description
本発明は、CCD型の固体撮像素子およびその駆動方法に関し、特に、垂直方向への電荷転送の技術に関する。
近年、1000万画素超まで固体撮像素子の高画素化が進み、銀塩なみの静止画を撮影したり、動画を撮影したりすることが可能になっている。この高画素化に伴い、固体撮像素子の単位画素(画素セル)サイズのピッチは2μmを切り、更に微細化が進行している。以下、電荷転送型(CCD型)の固体撮像素子を例にとって、従来の固体撮像素子の構成とその駆動方法(例えば、特許文献1参照)について説明する。
図24は、従来のCCD型の固体撮像素子の概略構成を示す図である。
この固体撮像素子は、2次元状(行列状)に配列されたフォトダイオード902と、フォトダイオード902から読み出された信号電荷(画素信号)を転送するための垂直CCD903と、読み出しを行うフォトダイオード902を行単位で選択するアドレス回路904と、垂直CCD903から分岐して形成されたドレイン915とを備える。ドレイン915への電荷転送は転送電極905および906と制御ゲート(ドレインゲート)914に印加される転送パルスにより制御される。これら転送電極905および906と制御ゲート914は、それぞれ行状(ライン状)に配置され、それぞれ独立の1つの配線により端子918、919および916に接続される。
このような固体撮像素子において、垂直CCD903により転送された信号電荷は、垂直CCD903の終端部から転送電極905および906の制御下で水平CCD911へ転送され、信号出力部から出力される。一方、スミア電荷は垂直CCD903から転送電極905と制御ゲート914の制御下でドレイン915へ掃き捨てられる。転送電極905および906と制御ゲート914は行状にそれぞれ1つの配線に接続されているため、これら一連の動作は画像に対して行単位で制御されることが一般的である。
先述のとおり、従来の固体撮像素子およびその駆動方法では、1列の垂直CCDにつき1個のドレインゲートが配置され、行状に並んだドレインゲートには同一の駆動パルスが印加される。従って、行単位のスミア電荷および不要パケットの掃き捨て動作を行うことは可能であるが、列単位でのスミア電荷および不要パケットの掃き捨て動作を行うことはできない。
近年の固体撮像素子は高度に多画素化されているが、信号電荷の読み出し速度の高速化に対し多画素化が先んじている為、フレームレートの低下の問題を生じている。このフレームレートの低下には、画素信号の間引きや画素信号の加算などによる出力パケット数の圧縮により対策することが一般的である。画素信号の加算はフォトダイオードから垂直CCDへの信号電荷の読み出しを選択的に行い、垂直CCDおよび水平CCDに印加する駆動パルスの構成により容易に実現できる。しかし、この場合には、ダイナミックレンジが損なわれる。また垂直方向(列方向)での画素信号の間引き(列方向の間引き)は、フォトダイオードから垂直CCDへの信号電荷の読み出しを選択的に行い、読み出さない信号電荷を電子シャッターにより基板へ掃き捨てさせることで容易に実現できる。しかし、この場合には、出力画像中の被写体の輪郭が階段状に現れたり、解像度が水平と垂直で大幅に偏ったりするなどの画質劣化が生じる。従って、多くの場合、画素信号の加算と画素信号の間引きを組み合わせて出力信号(出力パケット数)の圧縮を実現するが、更なる画質向上のために、フォトダイオードの列単位での信号の間引きを実現できる技術が求められている。
他方では、固体撮像素子における単位画素の微細化形成が進み、スミアやブルーミングなど垂直CCDに発生する不要電荷を防ぐことが困難となっており、垂直CCD構造や駆動による対策が求められている。特に、極めて大光量の光源が被写体となったときなどに発生するスミアやブルーミング電荷が、垂直CCDをオーバーフローして水平CCDへ流入することによる画質劣化への対策は、大きな課題である。
そこで、本発明は、列単位での信号の間引きが可能な固体撮像素子およびその駆動方法を提供することを第1の目的とする。
また、スミアやブルーミングによる画質劣化の改善が可能な固体撮像素子およびその駆動方法を提供することを第2の目的とする。
上記目的を達成するために、本発明の固体撮像素子は、2次元状に配列された複数のフォトダイオードと、それぞれが前記フォトダイオードの列に対応して設けられ、該対応するフォトダイオードの列の電荷が読み出され、電荷を垂直方向に転送する複数の第1垂直CCDと、前記複数の第1垂直CCDにより転送された電荷の一部を水平方向に転送する水平CCDと、前記複数の第1垂直CCDにより転送された電荷の他の一部が掃き捨てられるドレインと、それぞれが複数の前記第1垂直CCDに対応して設けられ、該対応する複数の第1垂直CCDにより転送された電荷を前記水平CCDおよび前記ドレインに転送する複数の転送制御部とを備え、前記転送制御部は、該転送制御部に対応する複数の第1垂直CCDにより転送された電荷を垂直方向に転送する1つの第2垂直CCDと、前記1つの第2垂直CCDと前記水平CCDとの間に設けられ、前記1つの第2垂直CCDと前記水平CCDとの間にポテンシャルバリアを形成する垂直CCD最終ゲートとを有することを特徴とする。
これにより、転送制御部により所定列のフォトダイオードの信号電荷を水平CCDに転送させ、所定列以外の列のフォトダイオードの信号電荷をドレインに転送させることができるので、列単位での信号の間引きが可能になる。その結果、多画素化および微細化した場合でも、ダイナミックレンジを確保し画質劣化を低減しつつ動画の高速性を確保できる。
また、信号電荷を水平CCDに転送していないときに、第2垂直CCDと水平CCDとの間にポテンシャルバリアを形成できるので、スミアやブルーミング電荷が垂直CCDをオーバーフローして水平CCDへ流入することが抑えられる。その結果、スミアやブルーミングによる画質劣化の改善が可能となる。
また、前記転送制御部は、水平走査期間において、前記第2垂直CCDと前記水平CCDとの間にポテンシャルバリアを形成した状態で、前記第2垂直CCDの電荷を前記ドレインに転送してもよい。
これにより、水平走査期間に垂直CCDをオーバーフローした電荷が水平CCDへ流入し画像異常が発生することを抑えることができる。
更に、前記第1垂直CCD、前記転送制御部および前記水平CCDは、ポテンシャルバリアで区切られる連続したポテンシャルウェルで転送される電荷であるパケットを転送し、前記転送制御部は、信号電荷を含むパケットを選択的に前記水平CCDに転送し、信号電荷を含まないパケットを選択的に前記ドレインに転送してもよい。
これにより、不要電荷を含むパケットを素子内でドレインへ掃き捨てることにより、出力信号中のスミア電荷を削減し、スミア改善を実現できる。
以上の説明から明らかなように、本発明に係る固体撮像素子および駆動方法によれば、列単位での画素信号の間引きが可能となるので、垂直方向と水平方向の画素信号の間引き割合の差が減少し加算画素の画素重心が均一化される。その結果、垂直方向および水平方向の解像度の不均一性が緩和され、被写体輪郭の滑らかさが向上する。また、画素圧縮を高度化させてフレームレートを向上できる。加えて、間引き量を多くできることにより画素信号の加算の加算数を抑えられることによりダイナミックレンジを向上できる。
更に、不要電荷のパケットをドレインへ掃き捨てることで画像中のスミアを軽減できる。また、水平走査期間に垂直CCDをオーバーフローする電荷を水平CCDへ流入させないことで画像異常を防止する。
よって、固体撮像素子特性の最大化が図れ、多画素化や微細化が進む今日における本発明の実用的価値は極めて高い。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
(実施の形態1)
図1は、本実施の形態に係る固体撮像素子の構成を示す図である。
図1は、本実施の形態に係る固体撮像素子の構成を示す図である。
この固体撮像素子は、図1に示されるように、2次元状に配列された光電変換手段としての複数のフォトダイオード100、複数の読み出し部101、シフトレジスタである複数の第1垂直CCD110、複数の転送制御部201、ドレイン251、シフトレジスタである水平CCD300、および信号出力部301を備える。
複数の第1垂直CCD110は、それぞれがフォトダイオード100の列に対応して設けられ、対応するフォトダイオード100の列から信号電荷が読み出され、電荷を垂直方向に転送する。第1垂直CCD110は、垂直CCDゲート電極(図示せず)を有する。
ドレイン251には、第1垂直CCD110により転送された電荷が掃き捨てられる。
水平CCD300は、複数の第1垂直CCD110により転送された電荷の一部を水平方向に転送する。水平CCD300は、水平CCDゲート電極(図示せず)を有する。
複数の転送制御部201は、それぞれが複数の第1垂直CCD110に対応して設けられ、対応する複数の第1垂直CCD110により転送された電荷を水平CCD300およびドレイン251に転送する。転送制御部201は、第2垂直CCD210、合流部221、ドレインゲート250および垂直CCD最終ゲート(図示せず)を有する。転送制御部201では、複数の第1垂直CCD110が合流部221で合流する。
第2垂直CCD210は、この第2垂直CCD210が設けられた転送制御部201に対応する複数の第1垂直CCD110により転送された電荷の他の一部(水平CCD300に転送されない電荷)を垂直方向に転送する。
垂直CCD最終ゲートは、第2垂直CCD210と水平CCD300との間に設けられ、第2垂直CCD210と水平CCD300との間にポテンシャルバリアを形成する。垂直CCD最終ゲートは、第2垂直CCD210と水平CCD300との間の電荷転送を制御する。垂直CCD最終ゲートは、ゲート電極およびその下方に設けられたチャネル領域から構成される。
ドレインゲート250は、第2垂直CCD210とドレイン251との間に設けられ、第2垂直CCD210とドレイン251との間にポテンシャルバリアを形成する。ドレインゲート250は、第2垂直CCD210とドレイン251との間の電荷転送を制御する。ドレインゲート250は、ゲート電極およびその下方に設けられたチャネル領域から構成される。
合流部221は、この合流部221が設けられた転送制御部201に対応する複数の第1垂直CCD110と第2垂直CCD210との間に設けられ、複数の第1垂直CCD110により転送された電荷を第2垂直CCD210に転送する。
第1垂直CCD110、転送制御部201および水平CCD300は、ポテンシャルバリアで区切られる連続したポテンシャルウェルで転送される電荷であるパケットを転送する。
上記構造を有する固体撮像素子では、フォトダイオード100において光電変換が行われ、フォトダイオード100に入射した光量に応じた量の信号電荷が生成される。生成した信号電荷は、読み出しを兼ねた垂直CCDゲート電極に印加される読み出しパルスにより読み出し部101から第1垂直CCD110に読み出される。読み出された信号電荷は、信号電荷パケットとして垂直CCDゲート電極に印加される垂直転送パルスにより第1垂直CCD110を垂直方向に転送されていき、さらに合流部221および第2垂直CCD210を垂直方向に転送されていき、水平CCD300に流入する。流入した信号電荷パケットは、水平CCDゲート電極に印加される水平転送パルスにより水平CCD300を水平方向に転送されていき信号出力部301に到達する。到達した信号電荷パケットは、信号出力部301で電圧信号に変換され、電圧信号検出後にリセットドレイン部(図示せず)へ掃き捨てられる。
一方、第2垂直CCD210から水平CCD300へ転送されずに掃き捨てられる信号電荷パケットは、合流部221から第2垂直CCD210およびドレインゲート250を通り、ドレイン251へ掃き捨てられる。
フォトダイオード100からの信号電荷の読み出し、垂直転送、水平転送および掃き捨て等に用いられる駆動パルス(例えば読み出しパルス、垂直転送パルスおよび水平転送パルス)は、固体撮像素子の外部の駆動パルス制御部(図示せず)より印加される。
ドレイン251は、固体撮像素子が形成された基板のドレイン形成部に外部から高電圧(例えば10V)を印加する方法や、ドレイン形成部と基板深部との間の不純物による障壁を除去する方法などによって形成することができる。これらドレイン251の構造は、高度に微細化が進んだ今日の固体撮像素子に於いては、形成することが加工精度的に困難である。また高電圧を印加するドレイン構造の場合はブレークダウンやパンチスルーの発生が障害となる。
しかしながら、本実施の形態の固体撮像素子は、垂直CCDを第1垂直CCD110および第2垂直CCD210で構成し、垂直CCDは水平CCDと接続する前に第1垂直CCD110の複数列を合流部221で合流させて1つの第2垂直CCD210に接続させる構造を持つ。従って、第2垂直CCD210の部分において隣り合う垂直CCD同士の間隔を広げることができるので、間隔が広げられた部分にドレイン構造を形成することでドレイン構造形成の難易度を下げることができる。
また、本実施の形態の固体撮像素子では、後述の駆動方法を用いれば、出力画像の列単位の間引きと、スミアの軽減と、水平走査期間で垂直CCDをオーバーフローした信号電荷の水平CCDへの流入による画像異常の防止とを実現することが可能となる。例えば、パケットの水平CCD300への転送が行われていないときに、転送制御部201により第1垂直CCD110と水平CCD300との間にポテンシャルバリアを形成することでオーバーフローを抑制できる。
(実施例1)
本実施形態の固体撮像素子の応用例を、実施例1によって示す。
本実施形態の固体撮像素子の応用例を、実施例1によって示す。
図2Aは本実施例に係る固体撮像素子の構成を示す図であり、図2Bは転送制御部207およびドレイン251の構成を示す図である。
この固体撮像素子は、図2Aに示されるように、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部207、ドレイン251、水平CCD300および信号出力部301を備える。
転送制御部207は、図2Bに示されるように、ストレージゲート120、ホールドゲート130、第2垂直CCD210、合流部221およびドレインゲート250を有する。そして、第2垂直CCD210は、分岐部211および垂直CCD最終ゲート212を有する。転送制御部201では、フォトダイオード100の3列に対応して設けられた3列の第1垂直CCD110が合流部221で合流する。
ホールドゲート130は、このホールドゲート130が設けられた転送制御部207に対応する複数の第1垂直CCD110のそれぞれに対応して設けられ、対応する第1垂直CCD110と合流部221との間にポテンシャルバリアを形成する。ホールドゲート130は、ゲート電極およびその下方に設けられたチャネル領域から構成される。
垂直CCD最終ゲート212は、第2垂直CCD210と水平CCD300との間に設けられ、第2垂直CCD210と水平CCD300との間にポテンシャルバリアを形成する。垂直CCD最終ゲート212は、第2垂直CCD210と水平CCD300との間の電荷転送を制御する。垂直CCD最終ゲート212は、ゲート電極およびその下方に設けられたチャネル領域から構成される。
ストレージゲート120およびホールドゲート130には、第1垂直CCD110から合流部221への電荷の転送を制御する駆動パルスが供給される。具体的には、合流する3つの第1垂直CCD110のうちの第1列目と合流部221との間に設けられたストレージゲート120およびホールドゲート130には、それぞれ駆動パルスφVSTLおよびφVHLDLが供給される。そして、合流する3つの第1垂直CCD110のうちの第2列目と合流部221との間に設けられたストレージゲート120およびホールドゲート130には、それぞれ駆動パルスφVSTCおよびφVHLDCが供給される。また、合流する3つの第1垂直CCD110のうちの第3列目と合流部221との間に設けられたストレージゲート120およびホールドゲート130には、それぞれ駆動パルスφVSTRおよびφVHLDRが供給される。
合流部221には駆動パルスφVJCが供給され、分岐部211には駆動パルスφVBRが供給され、垂直CCD最終ゲート212には駆動パルスφVLが供給され、ドレインゲート250には駆動パルスφVDGが供給される。複数の分岐部211およびドレインゲート250は供給された駆動パルスに従って第2垂直CCD210からドレイン251への電荷転送を制御する。
第1垂直CCD110には垂直転送パルスφVxが供給され、水平CCD300には水平転送パルスφH1およびφH2が供給される。
全ての転送制御部207の分岐部211は、駆動パルスφVBRが供給される1つの端子260に配線されている。従って、行状に配置された全ての分岐部211は1系統の駆動パルスにより制御される。
全ての転送制御部207のドレインゲート250は、駆動パルスφVDGが供給される1つの端子261に配線され、全ての転送制御部207の垂直CCD最終ゲート212は、垂直CCD最終ゲート212を駆動する駆動パルスφVLが供給される1つの端子に接続されている。従って、行状に配置された全てのドレインゲート250および垂直CCD最終ゲート212はそれぞれ1系統の駆動パルスにより制御される。
転送制御部207は、該転送制御部207に対応する複数の第1垂直CCD110のうちの所定の第1垂直CCD110により転送されたパケットを選択的に水平CCD300に転送し、該転送制御部207に対応する複数の第1垂直CCD110のうちの所定の第1垂直CCD110以外の第1垂直CCD110により転送されたパケットを選択的にドレイン251に転送する。
次に、第1垂直CCD110を転送されてきた信号電荷パケットを信号出力部301へ転送する場合およびドレイン251で掃き捨てる場合の転送制御部201の動作(駆動方法)について図3A~図3Eを用いて説明する。なお、以下では、合流する3つの第1垂直CCD110のうちの第2列目の信号電荷パケットを掃き捨て、第1列目および第3列目の信号電荷パケットを混合して信号出力部301へ転送する場合について説明を行う。
図3A、図3B、図3C、図3Dおよび図3Eは、転送制御部201におけるポテンシャル分布(図2BのE-E’-E’’とE’-E’’’におけるポテンシャル分布)を示す図である。図4は、転送制御部201の動作を示すタイミングチャートである。
まず、信号電荷パケットを信号出力部301へ転送する場合の転送制御部201の動作について説明する。
最初に、合流する3つの第1垂直CCD110のうちの第1列目および第3列目に対応して設けられたストレージゲート120およびホールドゲート130のそれぞれについて、Middleレベル電圧のφVSTLおよびφVSTR並びにLowレベル電圧のφVHLDLおよびφVHLDRが供給される。これにより、第1列目および第3列目のストレージゲート120がMiddleレベル電圧に設定され、ホールドゲート130がLowレベル電圧に設定されるため、第1列目および第3列目の第1垂直CCD110の信号電荷パケットはストレージゲート120に蓄積される(図3A)。
次に、第1列目および第3列目の第1垂直CCD110に対応して設けられたストレージゲート120およびホールドゲート130のそれぞれについて、Lowレベル電圧のφVSTLおよびφVSTR並びにMiddleレベル電圧のφVHLDLおよびφVHLDRが供給される。これにより、第1列目および第3列目のホールドゲート130が選択的にMiddleレベル電圧に設定されるため、ストレージゲート120に蓄積されている信号電荷パケットはホールドゲート130に転送される。
次に、第1列目および第3列目の第1垂直CCD110に対応して設けられたホールドゲート130にLowレベル電圧のφVHLDLおよびφVHLDRが供給され、かつ合流部221にMiddleレベル電圧のφVJCが供給される。その後、分岐部211にMiddleレベル電圧のφVJCが供給され、かつ合流部221にLowレベル電圧のφVJCが供給される。更にその後、垂直CCD最終ゲート212にMiddleレベル電圧のφVLが供給され、かつ分岐部211にLowレベル電圧のφVBRが供給される。これにより、合流部221、分岐部211および垂直CCD最終ゲート212が順次Middleレベル電圧に設定されるため、第1列目および第3列目の第1垂直CCD110の信号電荷パケットが混合され、混合された信号電荷パケットは水平CCD300へ転送される(図3Bおよび図3C)。
最後に、水平CCD300に転送された信号電荷パケットは、水平CCD300を転送されていき、信号出力部301から出力される。
次に、信号電荷パケットをドレイン251で掃き捨てる場合の転送制御部201の動作について説明する。
最初に、合流する3つの第1垂直CCD110のうちの第2列目に対応して設けられたストレージゲート120およびホールドゲート130のそれぞれについて、Middleレベル電圧のφVSTCおよびLowレベル電圧のφVHLDCが供給される。これにより、第2列目の第1垂直CCD110の信号電荷パケットはストレージゲート120に蓄積される。
次に、第2列目の第1垂直CCD110に対応して設けられたストレージゲート120およびホールドゲート130のそれぞれについて、Lowレベル電圧のφVSTCおよびMiddleレベル電圧のφVHLDCが供給される。これにより、第2列目のストレージゲート120に蓄積されている信号電荷パケットはホールドゲート130に転送される。
次に、第2列目の第1垂直CCD110に対応して設けられたホールドゲート130にLowレベル電圧のφVHLDCが供給され、かつ合流部221にMiddleレベル電圧のφVJCが供給される。これにより、第2列目の第1垂直CCD110の信号電荷パケットは合流部221に転送される。
次に、分岐部211にMiddleレベル電圧のφVBRが供給され、かつ垂直CCD最終ゲート212にLowレベル電圧のφVLが供給され、かつドレインゲート250にLowレベル電圧のφVDGが供給される。これにより、第2列目の第1垂直CCD110の信号電荷パケットが分岐部211に蓄積される(図3D)。
最後に、分岐部211にLowレベル電圧のφVBRが供給され、かつドレインゲート250にMiddleレベル電圧のφVDGが供給される。これにより、第2列目の第1垂直CCD110の信号電荷パケットが選択的にドレイン251に掃き捨てられる(図3E)。
以上のように本実施例の固体撮像素子では、フォトダイオード100の列毎に選択的に信号電荷の転送を制御することができ、信号出力(画像出力)する列と信号を掃き捨てる(間引く)列とを設定することができるため、画像の行方向の間引きを行うことができる。
(実施例2)
本実施例に係る固体撮像素子は、図2Aに示される構成を有し、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部207、ドレイン251、水平CCD300および信号出力部301を備える。そして、転送制御部207は、図2Bに示される構成を有し、ストレージゲート120、ホールドゲート130、第2垂直CCD210、合流部221およびドレインゲート250を有し、第2垂直CCD210は、分岐部211および垂直CCD最終ゲート212を有する。
本実施例に係る固体撮像素子は、図2Aに示される構成を有し、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部207、ドレイン251、水平CCD300および信号出力部301を備える。そして、転送制御部207は、図2Bに示される構成を有し、ストレージゲート120、ホールドゲート130、第2垂直CCD210、合流部221およびドレインゲート250を有し、第2垂直CCD210は、分岐部211および垂直CCD最終ゲート212を有する。
転送制御部207は、水平走査期間において、第2垂直CCD210と水平CCD300との間にポテンシャルバリアを形成した状態で、第2垂直CCD210の電荷をドレイン251に転送する。
次に水平走査期間における転送制御部207の駆動方法について説明する。
図5は転送制御部207の動作を示すタイミングチャートである。
図5の動作は、水平ブランク期間の垂直転送が完了した後のt3において、合流部221にMiddleレベル電圧のφVJCが供給され、かつ分岐部211にMiddleレベル電圧のφVBRが供給され、かつドレインゲート250にMiddleレベル電圧のφVDGが供給されるという点で図4の動作と異なる。これにより、合流部221、分岐部211およびドレインゲート250がMiddleレベル電圧に設定され、垂直CCD最終ゲート212がLowレベル電圧に設定された状態が水平走査期間中維持される。その結果、第1垂直CCD110にて発生しバリアゲートをオーバーフローするまでに増大した不要電荷は、分岐部211から水平CCD300へ流入する方向へ移動せず、ドレインゲート250を通ってドレイン251へ流れ込む。
ここで、種々の駆動方法等の関係により、t3において、合流部221、分岐部211およびドレインゲート250が全てMiddleレベル電圧に設定される必要はない。例えば、合流部221はLowレベル電圧に設定されてもよい。また、t3において、垂直CCD最終ゲート212はLowレベル電圧でなく、Middleレベル電圧に設定されていてもよい。
また、水平走査期間が終了した後のt1~t2の期間において、合流部221にLowレベル電圧のφVJCが供給された後で分岐部211にLowレベル電圧のφVBRが供給され、さらに分岐部211にLowレベル電圧のφVBRが供給された後でドレインゲート250にLowレベル電圧のφVDGが供給されるという点で図4の動作と異なる。これにより、合流部221、分岐部211およびドレインゲート250が順次MiddleレベルからLowレベルへ変化する。その結果、合流部221、分岐部211およびドレインゲート250に存在する電荷がドレイン251へ完全に掃き出される。
以上のように本実施例の固体撮像素子によれば、水平走査期間に於いて第1垂直CCD110で発生するスミアやブルーミングなどの不要電荷が増大し、第1垂直CCD110のバリアゲートをオーバーフローして水平CCD300へ流入することが抑えられる。その結果、スミアやブルーミングにより発生する画像異常が隣接する列や画像全体へ波及することを抑えることができる。
(実施例3)
本実施例に係る固体撮像素子は、図2Aに示される構成を有し、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部207、ドレイン251、水平CCD300および信号出力部301を備える。そして、転送制御部207は、図2Bに示される構成を有し、ストレージゲート120、ホールドゲート130、第2垂直CCD210、合流部221およびドレインゲート250を有し、第2垂直CCD210は、分岐部211および垂直CCD最終ゲート212を有する。
本実施例に係る固体撮像素子は、図2Aに示される構成を有し、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部207、ドレイン251、水平CCD300および信号出力部301を備える。そして、転送制御部207は、図2Bに示される構成を有し、ストレージゲート120、ホールドゲート130、第2垂直CCD210、合流部221およびドレインゲート250を有し、第2垂直CCD210は、分岐部211および垂直CCD最終ゲート212を有する。
転送制御部207は、信号電荷とスミアやノイズ等の不要電荷とを含む信号電荷パケットを選択的に水平CCD300に転送し、信号電荷を含まずスミアやブルーミングやノイズ等の不要電荷のみが含まれる空パケットを選択的にドレイン251に転送する。
次に空パケットをドレイン251へ掃き捨てるための転送制御部207の駆動方法について説明する。
図6Aおよび図6Bは、信号電荷パケット150および空パケット151が転送される様子を示す図である。
図6Aに示されるように、水平走査期間から水平ブランク期間へ移行した直後において、第1垂直CCD110には、信号電荷パケット150と、空パケット151とが交互に列状に存在する。水平走査期間から水平ブランク期間へ移行した直後は、信号電荷パケット150は、第1垂直CCD110の終端部にあるストレージゲート120で待機している。
図6Aの状態から選択的にホールドゲート130がMiddleレベル電圧に設定され、さらに合流部221、分岐部211および垂直CCD最終ゲート212も順次Middleレベル電圧に設定される。その後、ストレージゲート120、ホールドゲート130、合流部221、分岐部211および垂直CCD最終ゲート212が順次Lowレベル電圧に設定され、信号電荷パケット150が水平CCD300へ転送される。この動作が転送制御部207のそれぞれで行われ、各列の信号電荷パケット150が水平CCD300へ転送され、図6Bの状態となる。
図6Bの状態から全てのホールドゲート130がMiddleレベル電圧に設定され、さらに合流部221、分岐部211およびドレインゲート250も順次Middleレベル電圧に設定される。その後、ストレージゲート120、ホールドゲート130、合流部221、分岐部211およびドレインゲート250が順次Lowレベル電圧に設定され、第1垂直CCD110の終端部のストレージゲート120で待機している空パケット151はドレイン251へ掃き出される。
図7は、転送制御部207の動作(図6Aおよび図6Bで示した動作)を示すタイミングチャートである。
図7の動作は、信号電荷パケット150の信号出力部301への転送およびドレイン251での掃き捨てが行われた後のt4~t5の期間において、合流部221にLowレベル電圧のφVJCが供給された後で分岐部211にLowレベル電圧のφVBRが供給され、さらに分岐部211にLowレベル電圧のφVBRが供給された後でドレインゲート250にLowレベル電圧のφVDGが供給されるという点で図4の動作と異なる。これにより、合流部221、分岐部211およびドレインゲート250が順次MiddleレベルからLowレベルへ変化する。その結果、空パケット151がドレイン251に掃き捨てられる。
以上のように本実施例の固体撮像素子によれば、信号電荷パケット150と空パケット151が第1垂直CCD110内で占有する面積比に応じてスミアやブルーミング等により生ずる不要電荷を削減することが可能となる。例えば、第1垂直CCD110における連続する12枚のゲートを1つの繰り返し単位として、信号電荷パケット150、バリア、空パケット151およびバリアがそれぞれ4ゲート、2ゲート、4ゲートおよび2ゲートとして構成されるとする。この場合、全てのパケットを加算駆動により信号出力する場合と比べて、不要電荷は半分(-6デシベル)の削減効果を得られる。
(実施例4)
本実施例に係る固体撮像素子は、図2Aに示される構成を有し、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部207、ドレイン251、水平CCD300および信号出力部301を備える。そして、転送制御部207は、図2Bに示される構成を有し、ストレージゲート120、ホールドゲート130、第2垂直CCD210、合流部221およびドレインゲート250を有し、第2垂直CCD210は、分岐部211および垂直CCD最終ゲート212を有する。
本実施例に係る固体撮像素子は、図2Aに示される構成を有し、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部207、ドレイン251、水平CCD300および信号出力部301を備える。そして、転送制御部207は、図2Bに示される構成を有し、ストレージゲート120、ホールドゲート130、第2垂直CCD210、合流部221およびドレインゲート250を有し、第2垂直CCD210は、分岐部211および垂直CCD最終ゲート212を有する。
転送制御部207は、該転送制御部207に対応する複数の第1垂直CCD110のうちの所定の第1垂直CCD110により連続して転送された複数のパケットの一部を画像情報に用いる信号電荷パケットとして水平CCD300に転送し、連続して転送された複数のパケットの他部を間引きの対象となる間引き電荷パケットとしてドレイン251に転送する。
次に、間引き電荷パケットをドレイン251より掃き捨て、出力画像を行方向に間引くことについて説明する。
図8は、信号電荷パケット150および間引き電荷パケット152が転送される様子を示す図である。
図8に示されるように、水平走査期間から水平ブランク期間へ移行した直後において、第1垂直CCD110には、信号電荷パケット150と間引き電荷パケット152が交互に列状に存在する。信号電荷パケット150と間引き電荷パケット152は、ともにフォトダイオード100より読み出された信号電荷を含む。
図8の状態から空パケット151をドレイン251へ掃き捨てる場合と同様の動作、つまり図6A~図7で示した動作において空パケット151を間引き電荷パケット152に置き換えた動作が転送制御部207にて行われ、間引き電荷パケット152がドレイン251へ掃き捨てられる。
以上のように本実施例の固体撮像素子によれば、間引き電荷パケット152がドレイン251へ掃き捨てられ、出力画像を列方向に間引くことが可能となる。通常、列方向の画素信号の間引きはフォトダイオード100からの信号電荷の読み出しを選択的に行うことで実施するため、第1垂直CCD110に配置される読み出しゲートの系統数を読み出しの組み合わせパターン(駆動方法の種類)により増加させる必要がある。しかしながら、本実施例の固体撮像素子では、転送制御部207に供給する駆動パルスの周期を変化させるだけで列方向の画素信号の間引きが可能となる。その結果、間引き割合の自由度が向上し、読み出しゲートの系統数を減少させ端子数も減少させることができる。
(実施例5)
本実施例に係る固体撮像素子は、図2Aに示される構成を有し、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部207、ドレイン251、水平CCD300および信号出力部301を備える。そして、転送制御部207は、図2Bに示される構成を有し、ストレージゲート120、ホールドゲート130、第2垂直CCD210、合流部221およびドレインゲート250を有し、第2垂直CCD210は、分岐部211および垂直CCD最終ゲート212を有する。
本実施例に係る固体撮像素子は、図2Aに示される構成を有し、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部207、ドレイン251、水平CCD300および信号出力部301を備える。そして、転送制御部207は、図2Bに示される構成を有し、ストレージゲート120、ホールドゲート130、第2垂直CCD210、合流部221およびドレインゲート250を有し、第2垂直CCD210は、分岐部211および垂直CCD最終ゲート212を有する。
転送制御部207は、水平走査期間にまたがってドレイン251へのパケット転送を行う。
図9は転送制御部207の動作を示すタイミングチャートである。
図9の動作は、所定列のフォトダイオード100の信号を間引くために合流部221、分岐部211およびドレインゲート250に供給されたMiddleレベル電圧のφVJC、φVBRおよびφVDGが水平走査期間をまたがって継続して供給され続けるという点で図4の動作と異なる。これにより、合流部221、分岐部211およびドレインゲート250がMiddleレベル電圧に設定され、かつ垂直CCD最終ゲート212がLowレベル電圧に設定された状態が水平走査期間中維持される。その結果、間引きの対象となるパケットが水平走査期間をまたがってドレイン251へ掃き捨てられる。また、第1垂直CCD110にて発生しバリアゲートをオーバーフローするまでに増大した不要電荷は、分岐部211から水平CCD300へ流入する方向へ移動せず、ドレインゲート250を通ってドレイン251へ流れ込む。
以上のように本実施例の固体撮像素子によれば、行方向の画素信号の間引きができるだけでなく、水平走査期間に発生する第1垂直CCD110をオーバーフローする不要電荷が水平CCD300へ流入することを防止することも可能になる。また、ドレイン251への掃き捨て駆動と他の駆動とで動作期間を共有できるため、水平ブランク期間に間引きパケットをドレイン251へ掃き出す駆動(図8の駆動)よりも駆動時間を短縮できる。
(実施例6)
本実施例に係る固体撮像素子は、図2Aに示される構成を有し、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部207、ドレイン251、水平CCD300および信号出力部301を備える。そして、転送制御部207は、図2Bに示される構成を有し、ストレージゲート120、ホールドゲート130、第2垂直CCD210、合流部221およびドレインゲート250を有し、第2垂直CCD210は、分岐部211および垂直CCD最終ゲート212を有する。
本実施例に係る固体撮像素子は、図2Aに示される構成を有し、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部207、ドレイン251、水平CCD300および信号出力部301を備える。そして、転送制御部207は、図2Bに示される構成を有し、ストレージゲート120、ホールドゲート130、第2垂直CCD210、合流部221およびドレインゲート250を有し、第2垂直CCD210は、分岐部211および垂直CCD最終ゲート212を有する。
次に空パケットをドレイン251へ掃き捨てるための転送制御部207の動作について説明する。
図10は転送制御部207の動作を示すタイミングチャートである。
図10の動作は、空パケット151をドレインゲート250に掃き捨てるために合流部221、分岐部211およびドレインゲート250に供給されたMiddleレベル電圧のφVJC、φVBRおよびφVDGが水平走査期間をまたがって継続して供給され続けるという点で図7の動作と異なる。これにより、合流部221、分岐部211およびドレインゲート250がMiddleレベル電圧に設定され、かつ垂直CCD最終ゲート212がLowレベル電圧に設定された状態が水平走査期間中維持される。その結果、空パケット151が水平走査期間をまたがってドレイン251へ掃き捨てられる。また、第1垂直CCD110にて発生しバリアゲートをオーバーフローするまでに増大した不要電荷は、分岐部211から水平CCD300へ流入する方向へ移動せず、ドレインゲート250を通ってドレイン251へ流れ込む。
以上のように本実施例の固体撮像素子によれば、空パケット151の掃き出しができるだけでなく、水平走査期間に発生する第1垂直CCD110をオーバーフローする不要電荷が水平CCD300へ流入することを防止することも可能となる。また、ドレイン251への掃き出し駆動と他の駆動とで動作期間を共有できるため、水平ブランク期間に間引きパケットをドレイン251へ掃き出す駆動(図8の駆動)よりも駆動時間を短縮できる。
なお、図10で示した動作において空パケット151を間引き電荷パケット152に置き換えた動作が転送制御部207にて行われてもよい。
(実施例7)
図11は、本実施例に係る固体撮像素子の概略構成を示す図である。
図11は、本実施例に係る固体撮像素子の概略構成を示す図である。
本実施例に係る固体撮像素子は、撮像部10、光学黒部(オプティカルブラック部)11、転送制御部207、ドレイン(図示せず)、水平CCD300および信号出力部301を備える。転送制御部207は、図2Bに示される構成を有し、ストレージゲート120、ホールドゲート130、第2垂直CCD210、合流部221およびドレインゲート250を有し、第2垂直CCD210は、分岐部211および垂直CCD最終ゲート212を有する。
撮像部10は、縦横比が異なり横長画角であり、撮像信号が読み出される対象となるエリアであり、複数のフォトダイオードが2次元状に配列されてなる。撮像部10は、該撮像部10の縦横比に対し横の比が大きい画角のエリアである信号出力エリア20と、その上下に2つある信号掃き捨てエリア21とを連結して構成される。撮像部10と比較して信号出力エリア20は画角が横長である。信号出力エリア20および信号掃き捨てエリア21は、フォトダイオード、読み出し部および第1垂直CCDを有する。
上記構造の固体撮像素子において、転送制御部207は、信号出力エリア20以外の信号掃き捨てエリア21に含まれるフォトダイオードからの信号電荷を含むパケットを転送制御部207内部にある分岐部211からドレイン251へ転送して掃き捨て、信号出力エリア20に含まれるフォトダイオードからの信号電荷を含むパケットのみを水平CCD300へ転送して信号出力させる。これにより、画像出力が高速化されてフレームレートが向上する。
一般的には、撮像部10の上下の一部のエリアの信号を撮像情報として出力させず掃き捨てる場合、該一部のエリアの信号電荷を掃き捨てる期間は、垂直CCDと水平CCDの列対応を無視した駆動パルスが印加されて高速な転送が行われる無効期間として扱われる。本実施例の固体撮像素子によれば、信号掃き捨てエリア21の信号電荷を水平CCD300から信号出力部301へ転送する時間を短縮できるばかりでなく、信号掃き捨てエリア21の信号電荷をドレイン251へ掃き捨てる期間中は水平CCD300の駆動パルスを停止できるため消費電力の低減効果も得られる。
(実施の形態2)
図12Aは本実施の形態に係る固体撮像素子の構成を示す図であり、図12Bは転送制御部202およびドレイン251の構成を示す図である。
図12Aは本実施の形態に係る固体撮像素子の構成を示す図であり、図12Bは転送制御部202およびドレイン251の構成を示す図である。
この固体撮像素子は、図12Aに示されるように、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部202、ドレイン251、水平CCD300および信号出力部301を備える。
転送制御部202は、複数の第1垂直CCD110に対応して設けられ、対応する複数の第1垂直CCD110により転送された電荷を水平CCD300およびドレイン251に転送する。
転送制御部202は、図12Bに示されるように、ストレージゲート120、ホールドゲート130、第2垂直CCD210、合流部222およびドレインゲート250を有する。第2垂直CCD210は、第2垂直CCD210と水平CCD300との間に設けられ、第2垂直CCD210と水平CCD300との間にポテンシャルバリアを形成する垂直CCD最終ゲート(図示せず)を有する。
転送制御部202は、合流部222からドレインゲート250を介してドレイン251への電荷転送路が分岐している点で、実施例1の転送制御部201とは異なる。
合流部222は、この合流部222が設けられた転送制御部202に対応する複数の第1垂直CCD110と第2垂直CCD210との間に設けられ、対応する複数の第1垂直CCD110により転送された電荷を第2垂直CCD210に転送する。ドレインゲート250は、合流部222とドレイン251との間に設けられ、合流部222とドレイン251との間にポテンシャルバリアを形成する。
転送制御部202では、フォトダイオード100の3列に対応して設けられた3列の第1垂直CCD110が合流部222で合流する。
ストレージゲート120およびホールドゲート130には、第1垂直CCD110から合流部222への電荷の転送を制御する駆動パルスが供給される。具体的には、合流する3つの第1垂直CCD110のうちの第1列目と合流部222との間に設けられたストレージゲート120およびホールドゲート130には、それぞれ駆動パルスφVSTLおよびφVHLDLが供給される。そして、合流する3つの第1垂直CCD110のうちの第2列目と合流部222との間に設けられたストレージゲート120およびホールドゲート130には、それぞれ駆動パルスφVSTCおよびφVHLDCが供給される。また、合流する3つの第1垂直CCD110のうちの第3列目と合流部222との間に設けられたストレージゲート120およびホールドゲート130には、それぞれ駆動パルスφVSTRおよびφVHLDRが供給される。
合流部222には駆動パルスφVJCが供給され、第2垂直CCD210の垂直CCD最終ゲートには駆動パルスφVLが供給され、ドレインゲート250には駆動パルスφVDGが供給される。
第1垂直CCD110には垂直転送パルスφVxが供給され、水平CCD300には水平転送パルスφH1およびφH2が供給される。
転送制御部202では、合流部222がドレインゲート250およびドレイン251への分岐部を兼ねているため、分岐部を別途設ける場合と比較して第2垂直CCD210のゲート数を削減することができる。実施例1の転送制御部207では、合流部221と分岐部211に2系統独立の転送パルスを印加する必要があったが、転送制御部202では1系統の転送パルスを合流部222に印加するだけでよく、1系統の転送パルスが合流と分岐の役割を一括して担う。
図12Cは、転送制御部202の動作を示すタイミングチャートである。図12Cは、図4に示される実施例1の列単位の間引きの動作を、本実施の形態の転送制御部202で行う場合の各駆動パルスの波形を示すタイミングチャートである。
図12Cと図4を比較すれば明らかなように、図12CではφVBRがないため、図12Cの動作では図4の動作に対し水平ブランク期間が短縮される。
以上のように本実施の形態の固体撮像素子によれば、駆動パルスの系統数を削減できるため、固体撮像素子の端子数と、駆動パルス供給のために固体撮像素子と別に用意する駆動パルス制御部のチャンネル数を削減できる。また、水平ブランク期間を短縮できるので、フレームレートの高速化を実現することができる。
(実施の形態3)
図13Aは本実施の形態に係る固体撮像素子の構成を示す図である。
図13Aは本実施の形態に係る固体撮像素子の構成を示す図である。
この固体撮像素子は、図13Aに示されるように、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部203、ドレイン251、水平CCD300および信号出力部301を備える。
転送制御部203は、複数の第1垂直CCD110に対応して設けられ、対応する複数の第1垂直CCD110により転送された電荷を水平CCD300およびドレイン251に転送する。
転送制御部203は、ストレージゲート(図示せず)、ホールドゲート(図示せず)、第2垂直CCD210、合流部221およびドレインゲート250を有する。第2垂直CCD210は、分岐部(図示せず)、および第2垂直CCD210と水平CCD300との間に設けられ、第2垂直CCD210と水平CCD300との間にポテンシャルバリアを形成する垂直CCD最終ゲート(図示せず)を有する。
転送制御部203では、フォトダイオード100の3列に対応して設けられた3列の第1垂直CCD110が合流部221で合流する。
ホールドゲートは、このホールドゲートが設けられた転送制御部203に対応する複数の第1垂直CCD110のそれぞれに対応して設けられ、対応する第1垂直CCD110と合流部221との間にポテンシャルバリアを形成する。
転送制御部203は、第1垂直CCD110の終端部と隣接するストレージゲートおよびホールドゲートのチャネルの幅が拡幅され、該チャネルの中心線が第1垂直CCD110のチャネルの中心線と比較して合流部222にて合流する列同士で近付きあっているという点で、実施例1の転送制御部207とは異なる。つまり、1つの転送制御部203において、隣り合う第1垂直CCD110に対応して設けられたホールドゲートのチャネル同士の間隔が隣り合う第1垂直CCD110のチャネル同士の間隔よりも短いという点で実施例1の固体撮像素子とは異なる。
第1垂直CCD110は合流部221との接続部における転送不良を低減するため、終端部でチャネル幅を拡幅する必要がある。しかし、ドレイン251およびドレインゲート250を形成するスペースを確保するために、合流部221のチャネル幅は電荷転送方向に向かって狭くなるように絞り込む必要が生ずる。この絞込みによりナローチャネル効果の影響で電荷転送方向と逆のポテンシャル傾斜が発生する場合がある。しかしながら、転送制御部203では、合流部221の第1垂直CCD110側のチャネル幅を狭くして絞込みの角度を緩やかな形状でチャネル形成することができ、合流部221での逆ポテンシャル傾斜による転送不良を防止できる。合わせて、ドレイン251およびドレインゲート250を形成するスペースを広くすることで、ドレイン251に高電圧を印加することによるブレークダウンやパンチスルーの発生を抑えることができる。
なお、転送制御部203は、ストレージゲートおよびホールドゲートのチャネルの中心線が合流する列同士で近付くように、図13Aの構成を有するとしたが、図13B又は図13Cの構成を有してもよい。図13Bの場合、ストレージゲートおよびホールドゲートのチャネルのチャネル幅の拡幅を小さく抑えることができる。また図13Cの場合、ストレージゲートおよびホールドゲートのチャネルのチャネル幅を変更することなく、図13Aの構成よりも合流する列同士でのチャネルの中心線を近づけることができる。図13Bおよび図13Cのいずれの場合も、図13Aの構成と比較して合流部221の絞込みを緩やかにすることができ、合流部221での逆ポテンシャル傾斜による転送不良の防止効果を高めると同時に、ドレイン形成スペースの余裕を拡大することができる。
(実施の形態4)
図14Aは、本実施の形態に係る固体撮像素子の構成を示す図である。図14Bは、転送制御部204およびドレイン251の構成を示す図である。
図14Aは、本実施の形態に係る固体撮像素子の構成を示す図である。図14Bは、転送制御部204およびドレイン251の構成を示す図である。
この固体撮像素子は、図14Aに示されるように、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部204、ドレイン251、水平CCD300および信号出力部301を備える。
転送制御部204は、複数の第1垂直CCD110に対応して設けられ、対応する複数の第1垂直CCD110により転送された電荷を水平CCD300およびドレイン251に転送する。
転送制御部204は、図14Bに示されるように、ストレージゲート(図示せず)、ホールドゲート(図示せず)、第2垂直CCD210、合流部221およびドレインゲート250を有する。第2垂直CCD210は、分岐部211、および第2垂直CCD210と水平CCD300との間に設けられ、第2垂直CCD210と水平CCD300との間にポテンシャルバリアを形成する垂直CCD最終ゲート212を有する。ドレインゲート250は、ゲート電極271およびその下方に設けられた電荷転送チャネル(チャネル領域)270から構成される。
ドレイン251は、隣り合う転送制御部204の間に設けられ、隣り合う転送制御部204の電荷が掃き捨てられる。
転送制御部204では、ドレイン251と第2垂直CCD210とを結ぶ1つの電荷転送チャネル270上に1つのゲート電極271が配置されている。ドレインゲート250は島状に形成されている。従って、ドレインゲート250に駆動パルスを印加するために、外部からのパルスを受け取る端子とドレインゲート250とをつなぐ配線が設置される。
転送制御部204では、フォトダイオード100の3列に対応して設けられた3列の第1垂直CCD110が合流部221で合流する。
転送制御部204は、第2垂直CCD210(転送制御部204)の左右両側にドレイン251およびドレインゲート250が配置されているという点で、実施例1の転送制御部207とは異なる。
以上のように本実施の形態の固体撮像素子によれば、転送制御部204では、第2垂直CCD210とこの第2垂直CCD210の左右両側のドレイン251との間にそれぞれドレインゲート250が配置され、更にその外側にドレイン251が配置される。そして、ドレインゲート250は、第2垂直CCD210とドレイン251との間にポテンシャルバリアを形成する。従って、第2垂直CCD210にある電荷をドレイン251へ掃き出す際、左右両側に2つの掃き出しのためのパスが存在するため高速に且つ完全に電荷の掃き出しを行うことができる。
(実施の形態5)
図15は、本実施の形態に係る固体撮像素子の構成を示す図である。
図15は、本実施の形態に係る固体撮像素子の構成を示す図である。
この固体撮像素子は、図15に示されるように、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部205、ドレイン251、水平CCD300および信号出力部301を備える。
転送制御部205は、複数の第1垂直CCD110に対応して設けられ、対応する複数の第1垂直CCD110により転送された電荷を水平CCD300およびドレイン251に転送する。
転送制御部205は、ストレージゲート(図示せず)、ホールドゲート(図示せず)、第2垂直CCD210、合流部221およびドレインゲート250を有する。第2垂直CCD210は、分岐部(図示せず)、および第2垂直CCD210と水平CCD300との間に設けられ、第2垂直CCD210と水平CCD300との間にポテンシャルバリアを形成する垂直CCD最終ゲート(図示せず)を有する。
転送制御部205では、フォトダイオード100の2列に対応して設けられた2列の第1垂直CCD110が合流部221で合流する。
転送制御部205は、第2垂直CCD210が行方向に不均等間隔に配置され2列単位で空白域を設け配置され、該空白域にドレイン構造(ドレインゲート250およびドレイン251)が形成されているという点で、実施例1の転送制御部207とは異なる。
ドレイン251は、隣り合う転送制御部205の間に設けられ、隣り合う転送制御部205の電荷が掃き捨てられる。ドレイン251は、2つの転送制御部205(第2垂直CCD210)に対し1つ配置されている。
以上のように本実施の形態の固体撮像素子によれば、転送制御部205では、第2垂直CCD210の左右どちらか片側にドレインゲート250が配置され、更にその外側にドレイン251が配置され、第2垂直CCD210のもう一方の片側に第2垂直CCD210が配置されている。一方でドレイン251の左右両側にドレインゲート250が配置され、更にその外側に第2垂直CCD210が配置されている。そして、ドレインゲート250は、第2垂直CCD210とドレイン251との間に設けられ、第2垂直CCD210とドレイン251との間にポテンシャルバリアを形成する。従って、1つのドレイン251は2つの異なる第2垂直CCD210により共用され、1つのドレイン251には2つの異なる第2垂直CCD210からの電荷が掃き出される。その結果、ドレイン251は第2垂直CCD210の数に対し1/2の個数だけ生成すれば良く、本実施の形態の固体撮像素子は、高度に微細化の進んだ今日の固体撮像素子における技術として、非常に有用である。
(実施の形態6)
図16Aは、本実施の形態に係る固体撮像素子の構成を示す図である。図16Bは、転送制御部206およびドレイン251の構成を示す図である。
図16Aは、本実施の形態に係る固体撮像素子の構成を示す図である。図16Bは、転送制御部206およびドレイン251の構成を示す図である。
この固体撮像素子は、図16Aに示されるように、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部206、ドレイン251、水平CCD300および信号出力部301を備える。
転送制御部206は、複数の第1垂直CCD110に対応して設けられ、対応する複数の第1垂直CCD110により転送された電荷を水平CCD300およびドレイン251に転送する。
転送制御部206は、図16Bに示されるように、ストレージゲート(図示せず)、ホールドゲート(図示せず)、第2垂直CCD210、合流部221およびドレインゲート250を有する。第2垂直CCD210は、分岐部211、および第2垂直CCD210と水平CCD300との間に設けられ、第2垂直CCD210と水平CCD300との間にポテンシャルバリアを形成する垂直CCD最終ゲート212を有する。ドレインゲート250は、ゲート電極271およびその下方に設けられた電荷転送チャネル270から構成される。
転送制御部206では、フォトダイオード100の3列に対応して設けられた3列の第1垂直CCD110が合流部221で合流する。
転送制御部206は、ドレイン251とドレイン251の左右両側に配置された第2垂直CCD210との間に配置された電荷転送チャネル270のポテンシャルを1つのゲート電極271で制御するという点で、実施の形態4の転送制御部204および実施の形態5の転送制御部205とは異なる。つまり、隣り合う転送制御部206のドレインゲート250は1つのゲート電極を共用しており、隣り合う転送制御部206の2つのドレインゲート250のポテンシャルが1つのゲート電極271により制御されているという点で実施の形態4および実施の形態5の固体撮像素子とは異なる。
転送制御部206では、実施の形態4の転送制御部204および実施の形態5の転送制御部205と異なり、ゲート電極271がドレイン251を「コ」の字形に囲むように形成され1つのゲート電極271が2つの電荷転送チャネル270上に配置されている。従って、1つのゲート電極271が2つの転送制御部206(第2垂直CCD210)からドレイン251への電荷転送を制御する。
ドレインゲート250は島状に形成されているため、ドレインゲート250に駆動パルスを印加するためには外部からの駆動パルスを受け取る端子とドレインゲート250との配線を設置する必要があり、該配線とドレインゲート250とは接点を形成し導通させなければならない。転送制御部206の場合、複数の電荷転送チャネル270のポテンシャルを1つのゲート電極271が合わせて制御できるため、配線とドレインゲート250との接点形成箇所を少なくすることができる。接点形成には通常加工精度や耐圧の面で一定のスペースが必要で配線の自由度が制限されるが、その箇所を削減できることで配線の自由度が向上しスペースマージンを確保できることで歩留まりの改善が実現される。
(実施の形態7)
図17は、本実施の形態に係る固体撮像素子の構成を示す図である。
図17は、本実施の形態に係る固体撮像素子の構成を示す図である。
この固体撮像素子は、図17に示されるように、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部208、ドレイン251、水平CCD300および信号出力部301を備える。
転送制御部208は、複数の第1垂直CCD110に対応して設けられ、対応する複数の第1垂直CCD110により転送された電荷を水平CCD300およびドレイン251に転送する。
転送制御部208は、ストレージゲート(図示せず)、ホールドゲート(図示せず)、第2垂直CCD210、合流部221およびドレインゲート250を有する。第2垂直CCD210は、分岐部(図示せず)、および第2垂直CCD210と水平CCD300との間に設けられ、第2垂直CCD210と水平CCD300との間にポテンシャルバリアを形成する垂直CCD最終ゲート(図示せず)を有する。
転送制御部208では、フォトダイオード100の3列に対応して設けられた3列の第1垂直CCD110が合流部221で合流する。
転送制御部208は、複数のドレインゲート250がそれぞれ別の端子261に配線され、複数のドレインゲート250に独立の駆動パルスを印加できるという点で実施例1の転送制御部207とは異なる。つまり、複数の転送制御部208のドレインゲート250が異なる駆動パルスφVDGが供給される複数の端子に接続されるという点で実施例1の固体撮像素子とは異なる。従って、行状に配置されたドレインゲート250は、少なくとも2系統以上の駆動パルスの供給を受けて、独立に制御される。
図17の固体撮像素子では、第1垂直CCD110は3列単位で合流部221を介して第2垂直CCD210と接続され、第2垂直CCD210は独立の駆動パルスにより制御される2つのドレインゲート250に接続された行方向に並ぶ2つを1単位として電荷転送が制御されている。従って、転送制御部208は行方向に並ぶ6つの第1垂直CCD110を1単位とした繰り返しで電荷転送を制御する。これにより、行方向の画素信号の加算や列単位の間引きを6列単位で行うことが可能となる。通常、転送制御部の転送制御についての行方向の繰り返し単位を大きい数とする場合、それに比例して制御端子数および転送パルスの系統数が増大する。しかし、図17の固体撮像素子によれば、合流部221で合流する第1垂直CCD110の列数をa、ドレインゲート250の系統数をbとすると、繰り返し単位=a×bとして表される程度に抑えることができる。その結果、制御端子数および転送パルスの系統数の増加を小規模に抑えつつ、高度な画素信号の加算および間引きを実現することができる。
(実施の形態8)
図1の固体撮像素子に於いて、ドレインゲート250及び第2垂直CCD210に同一の電圧を印加したときドレインゲート250の下部に位置するチャネル領域と第2垂直CCD210のチャネル領域とでポテンシャルが異なるように、つまりドレインゲート250のチャネル領域が第2垂直CCD210のチャネル領域よりも浅いポテンシャルとなるように半導体基板(固体撮像素子が形成される基板)のウェルが形成される場合について説明する。
図1の固体撮像素子に於いて、ドレインゲート250及び第2垂直CCD210に同一の電圧を印加したときドレインゲート250の下部に位置するチャネル領域と第2垂直CCD210のチャネル領域とでポテンシャルが異なるように、つまりドレインゲート250のチャネル領域が第2垂直CCD210のチャネル領域よりも浅いポテンシャルとなるように半導体基板(固体撮像素子が形成される基板)のウェルが形成される場合について説明する。
本実施の形態の固体撮像素子を用いれば、第2垂直CCD210から水平CCD300へ電荷転送する際に、ドレイン251への分岐構造により転送路が変調を受けて転送不良となることを防ぐことができる。
一方で、ドレインゲート250の下部に浅いポテンシャルとなるチャネル領域を設けた場合、第2垂直CCD210からドレイン251へ電荷を掃き出す際に、電荷の完全掃き出しを行うことが困難になる場合もあるが、この種の問題はドレインゲート250にMiddleレベル電圧よりも高い電圧を印加する、つまりドレインゲート250に印加するMiddleレベル電圧を第2垂直CCD210に印加されるMiddleレベル電圧よりも高くすることで解決できる。
(実施の形態9)
図18及び図19は本実施の形態に係る固体撮像素子の構成を示す図である。図19は転送制御部209近辺の拡大図である。
図18及び図19は本実施の形態に係る固体撮像素子の構成を示す図である。図19は転送制御部209近辺の拡大図である。
この固体撮像素子は、図18に示されるように、フォトダイオード100、読み出し部101、第1垂直CCD110、転送制御部209、水平CCD300および信号出力部301を備える。
転送制御部209は、複数の第1垂直CCD110に対応して設けられ、対応する複数の第1垂直CCD110により転送された電荷を水平CCD300およびドレイン251に転送する。
転送制御部209は、図19に示されるように、ストレージゲート(図示せず)、ホールドゲート(図示せず)、第2垂直CCD210、合流部221、ドレインゲート250およびドレイン251を有する。第2垂直CCD210は、分岐部211、および第2垂直CCD210と水平CCD300との間に設けられ、第2垂直CCD210と水平CCD300との間にポテンシャルバリアを形成する垂直CCD最終ゲート212を有する。ドレインゲート250は、ゲート電極271並びにその下方に設けられた電荷転送チャネル270及びP型不純物領域280から構成される。
転送制御部209は、ゲート電極271下の電荷転送チャネル270にP型不純物をストライプ状に注入してP型不純物領域280が形成されている点で実施例1の転送制御部201とは異なる。また、ドレインゲート250のパルス印加が3値制御とされている点でも実施例1の転送制御部201とは異なる。つまり、各種駆動パルスを生成し、固体撮像素子に供給する駆動パルス生成部(図外)がドレインゲート250に3値の駆動パルスを供給するという点でも実施例1の固体撮像素子と異なる。
実施の形態1~8では、ドレインゲート250に2値(Middleレベル電圧、Lowレベル電圧)の駆動パルスを印加してドレインゲート250の制御を行っている。2値パルスの制御において前述の発明の効果を十分に得ることができるが、ドレイン251への電荷掃き出しが列ごとにバラツキを生じてしまう可能性がある。また、ドレインゲート250横の分岐部211から垂直CCD最終ゲート212への信号電荷の転送時に、信号電荷がドレイン方向に流れてしまう可能性がある。さらに、ドレインゲート250下のポテンシャル変調の影響を受けポテンシャルディップが発生し転送不良を起こしてしまう可能性がある。
そこで、本実施の形態ではこれらの課題を解消するために、ドレインゲート250に与える駆動パルスの電圧を3値(Highレベル電圧、Middleレベル電圧、Lowレベル電圧)とした。図20は、その時の転送制御部209の動作を示すタイミングチャートである。
図21A~21Eは、ドレインゲート250にHighレベル電圧が印加されている時、つまり転送制御部209の空パケットのスミア信号等の不要電荷をドレイン251に掃き捨てるときの転送制御部201におけるポテンシャル分布を示す図である。
図21Aは、垂直CCD最終ゲート212をLowレベル電圧とし、ドレインゲート250にHighレベル電圧を印加する前の状態で空パケットのスミア信号等の不要電界が溜まっている状態のポテンシャル図である(図20のt=0時)。
図21Bはドレインゲート250にHighレベル電圧を印加し、ドレイン251に電荷を掃き出し始める状態のポテンシャル図である(図20のt=1時)。Highレベル電圧を印加するため、Middleレベル電圧を印加してドレイン251へ転送するドレインゲート250の2値制御時よりも高電界を得ることができるため、ドレイン251へ不要電荷を掃き出しやすくすることができ、また不要電荷の掃き出しが列ごとにバラツキを起こす課題を無くすことができる。
図21Cはドレインゲート250にHighレベル電圧を印加し、ドレイン251に電荷を掃き出している状態のポテンシャル図である(図20のt=2時)。ドレインゲート250にHighレベル電圧印加時に蓄積転送ゲート後方のゲート(合流部221)をMiddleレベル電圧からLowレベル電圧に変化させることで、ウェル固定によりドレイン掃き出し方向への電界を確保することができる。
図21Dはドレインゲート250にHighレベル電圧を印加し、ドレイン251に電荷を掃き出している状態のポテンシャル図である(図20のt=3時)。ドレインゲート250にHighレベル電圧を印加してドレイン251に不要電荷を排出する時に、分岐部211をLowレベル電圧にすることで、分岐部211、ドレインゲート250及びドレイン251間の転送電界が高くなるので、さらにドレイン251への電荷排出がしやすくなる。
なお、ドレインゲート250にHighレベル電圧を印加しドレイン251に不要電荷を掃き出している時(図20のt=1時)において、ドレインゲート250とドレイン251とが同電位になるように、つまり図21Eのポテンシャル図となるように、ドレインゲート250下の電荷転送チャネル270へのP型不純物の注入条件及び注入領域が調整されてもよい。
図22は、ドレインゲート250にMidlleレベル電圧が印加されている時、つまり水平走査期間の転送制御部201におけるポテンシャル分布を示す図である。
図22は、極めて大光量の光源が被写体となった時に、転送制御部209の信号電荷パケット及び空パケットがドレインゲート250下をオーバーフローしてドレイン251に掃き捨てられる状態のポテンシャル図である。転送制御部209において水平走査期間中に垂直CCD最終ゲート212をLowレベル電圧にし、その他のゲートをMiddleレベル電圧にすることによって信号電荷パケット及び空パケットが形成される。このとき、ドレインゲート250にMiddleレベル電圧を印加し、垂直CCD最終ゲート212をLowレベル電圧にすることによってできたポテンシャルバリアよりも深いポテンシャルにドレインゲート250をする。これにより、極めて大光量の光源が被写体となったときなどに発生するスミア電荷及びブルーミング電荷等が垂直CCDをこえて水平CCD300に流入する前にドレインゲート250をオーバーフローしてドレイン251に捨てられるため、画像劣化を無くすことが出来る。
図22ではドレインゲート250のポテンシャル状態と垂直CCD最終ゲート212のポテンシャル状態とがポイントとなる。これは、垂直CCD最終ゲート212のポテンシャルがドレインゲート250のポテンシャルより深い状態であれば、極めて大光量の光源が被写体となったときに発生するスミアやブルーミング電荷はやがて垂直CCDをこえて水平CCD300に流入し画像劣化を起こしてしまうからである。ドレインゲート250のポテンシャルの調整は、ドレインゲート250の電荷転送チャネル270でのP型不純物領域280の形成における、P型不純物を注入する領域、及びP型不純物の注入量の変更により簡単に行うことができる。ドレインゲート250の2値制御時においては、ドレインゲート250のポテンシャルの調整は、ドレインゲート250の電荷転送チャネルの幅の調整で行わなければならない。電荷転送チャネルの幅を狭くすることでポテンシャルを調整する場合は問題ないが、電荷転送チャネルの幅を広くすることでポテンシャルを調整する場合は、合わせてドレインゲート250の形状も変更しなければならないため、変更にコストもかかってしまう。
ドレイン251の形成方法として固体撮像素子が形成された基板のドレイン形成部に外部から高電圧(例えば10V)を印加する場合について前述しているが、ドレイン形成部と基板深部との間の不純物による障壁を除去する方法もある。不純物の形状及び注入条件などを変更してドレイン251に通じる側壁のポテンシャルを周りより深い状態にすることで不要電荷をオーバーフローさせてドレイン251に捨てることができる。この方法であればドレインゲート250が無いレイアウトでも不要電荷をオーバーフローさせてドレイン251に排出することが可能となる。しかしながら、不要電荷を排出できるようにするためのポテンシャル調整が難しく、また、不要電荷を基板に排出するためシャッターパルスを印加した時に、画面上に段差が発生することがある。さらにまた、極めて大光量の光源が被写体となった時にドレイン251にオーバーフローさせて不要電荷をドレインゲート250に排出することが目的にもかかわらず、大きな電荷を扱うことによってオーバーフローさせる箇所のポテンシャルが浅くなりドレイン251に電荷を排出しにくくなる。これに対して、本実施の形態においてはドレインゲート250でゲート制御するため、このような問題を軽減させることが出来る。
図23Aは、ドレインゲート250にLowレベル電圧が印加されている時、つまりドレインゲート横の分岐部211から垂直CCD最終ゲート212への信号パケットの転送時の転送制御部201におけるポテンシャル分布を示す図である。
ドレインゲート250がMiddleレベル電圧のままではドレインゲート250のポテンシャル変調の影響を受け、ポテンシャルディップが発生し、信号電荷の一部がポテンシャルディップにトラップされ、転送不良を起こすことが考えられる。この時画面上には黒縦線となって画像不具合が現れる。特に小さい光量光源が被写体となった時は強調され画面上に現れる。そこで、ドレインゲート250横の分岐部211から垂直CCD最終ゲート212の転送時、つまり第2垂直CCD210から水平CCD300に電荷を転送している時に限り、ドレインゲート250にLowレベル電圧を印加することでポテンシャルの変調を受けない状態にし、ドレインゲート250のポテンシャルディップ起因の垂直転送不良を無くすことが出来る。その時の様子を図23Bにポテンシャル図として記す。ドレインゲート250が2値制御の場合は、今回示した駆動が出来ないため、垂直転送不良を起こしてしまうリスクが常に付きまとう。この点においてはドレインゲート250のパルス印加を3値制御することで、垂直転送不良を無くし歩留まりを上げることができるので、コスト面で非常に有利となる。
ドレインゲート250に与える電圧を3値(Highレベル電圧、Middleレベル電圧、Lowレベル電圧)とした場合のそれぞれについて記述したが、3値制御で固体撮像素子を不具合なく動かす為には、ドレインゲート250のポテンシャル調整が重要となってくる。ドレインゲート250の電荷転送チャネル270の線幅変更は広くする場合はドレインゲート250の変更も伴う場合もあるので必要最小限のポテンシャル調整しかできないが、ドレインゲート250の電荷転送チャネル270に形成するP型不純物領域280の線幅変更、及び注入条件変更で容易にポテンシャル調整することができる。
以上より、ドレインゲート250を3値のパルスで制御することにより、空パケットのスミア信号の掃き出しによるスミア低減、極めて大光量の光源が被写体となったときなどに発生するスミア及びブルーミング電荷などが垂直CCDをこえて水平CCD300に流入することで発生する画像劣化の改善、及びドレインゲート250のポテンシャルディップ起因の垂直転送不良の改善の3項目の両立を実現することができ、スミア性能と歩留改善での低コスト化との両面において大幅な改善を行うことができる。
なお、以上の説明はドレイン251が垂直CCD最終ゲート212の手前のゲート位置に配置した時の例であるが、この位置に限定しなくてもよい。
以上、本発明の固体撮像素子およびその駆動方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
例えば、図12Aの転送制御部202の構成が実施の形態3~9の固体撮像素子に用いられてもよい。
本発明は、固体撮像素子およびその駆動方法に利用でき、特に高画質のデジタルカメラやビデオカメラ等に利用することができる。
10 撮像部
11 光学黒部
20 信号出力エリア
21 信号掃き捨てエリア
100、902 フォトダイオード
101 読み出し部
110 第1垂直CCD
120 ストレージゲート
130 ホールドゲート
150 信号電荷パケット
151 空パケット
152 間引き電荷パケット
201、202、203、204、205、206、207、208、209 転送制御部
210 第2垂直CCD
211 分岐部
212 垂直CCD最終ゲート
221、222 合流部
250 ドレインゲート
251、915 ドレイン
260、261、916、918、919 端子
270 電荷転送チャネル
271 ゲート電極
280 P型不純物領域
300、911 水平CCD
301 信号出力部
903 垂直CCD
904 アドレス回路
905、906 転送電極
914 制御ゲート
11 光学黒部
20 信号出力エリア
21 信号掃き捨てエリア
100、902 フォトダイオード
101 読み出し部
110 第1垂直CCD
120 ストレージゲート
130 ホールドゲート
150 信号電荷パケット
151 空パケット
152 間引き電荷パケット
201、202、203、204、205、206、207、208、209 転送制御部
210 第2垂直CCD
211 分岐部
212 垂直CCD最終ゲート
221、222 合流部
250 ドレインゲート
251、915 ドレイン
260、261、916、918、919 端子
270 電荷転送チャネル
271 ゲート電極
280 P型不純物領域
300、911 水平CCD
301 信号出力部
903 垂直CCD
904 アドレス回路
905、906 転送電極
914 制御ゲート
Claims (21)
- 2次元状に配列された複数のフォトダイオードと、
それぞれが前記フォトダイオードの列に対応して設けられ、該対応するフォトダイオードの列の電荷が読み出され、電荷を垂直方向に転送する複数の第1垂直CCDと、
前記複数の第1垂直CCDにより転送された電荷の一部を水平方向に転送する水平CCDと、
前記複数の第1垂直CCDにより転送された電荷の他の一部が掃き捨てられるドレインと、
それぞれが複数の前記第1垂直CCDに対応して設けられ、該対応する複数の第1垂直CCDにより転送された電荷を前記水平CCDおよび前記ドレインに転送する複数の転送制御部とを備え、
前記転送制御部は、
該転送制御部に対応する複数の第1垂直CCDにより転送された電荷を垂直方向に転送する1つの第2垂直CCDと、
前記1つの第2垂直CCDと前記水平CCDとの間に設けられ、前記1つの第2垂直CCDと前記水平CCDとの間にポテンシャルバリアを形成する垂直CCD最終ゲートとを有する
固体撮像素子。 - 前記転送制御部は、さらに、
該転送制御部に対応する複数の第1垂直CCDと前記第2垂直CCDとの間に設けられ、該転送制御部に対応する複数の第1垂直CCDにより転送された電荷を前記第2垂直CCDに転送する1つの合流部と、
前記第2垂直CCDと前記ドレインとの間に設けられ、前記第2垂直CCDと前記ドレインとの間にポテンシャルバリアを形成するドレインゲートとを有する
請求項1に記載の固体撮像素子。 - 前記転送制御部は、さらに、
該転送制御部に対応する複数の第1垂直CCDと前記第2垂直CCDとの間に設けられ、該転送制御部に対応する複数の第1垂直CCDにより転送された電荷を前記第2垂直CCDに転送する1つの合流部と、
前記合流部と前記ドレインとの間に設けられ、前記合流部と前記ドレインとの間にポテンシャルバリアを形成するドレインゲートとを有する
請求項1に記載の固体撮像素子。 - 前記転送制御部は、さらに、
該転送制御部に対応する複数の第1垂直CCDと前記第2垂直CCDとの間に設けられ、該転送制御部に対応する複数の第1垂直CCDにより転送された電荷を前記第2垂直CCDに転送する1つの合流部と、
該転送制御部に対応する複数の第1垂直CCDのそれぞれに対応して設けられ、該対応する第1垂直CCDと前記合流部との間にポテンシャルバリアを形成するホールドゲートとを有し、
前記転送制御部において、隣り合う前記第1垂直CCDに対応して設けられたホールドゲートのチャネル同士の間隔は、前記隣り合う第1垂直CCDのチャネル同士の間隔よりも短い
請求項1に記載の固体撮像素子。 - 前記ドレインは、前記転送制御部の左右両側に配置され、
前記転送制御部は、さらに、 前記第2垂直CCDと該第2垂直CCDの左右両側の前記ドレインとの間にそれぞれ設けられ、前記第2垂直CCDと前記ドレインとの間にポテンシャルバリアを形成するドレインゲートを有する
請求項1に記載の固体撮像素子。 - 前記ドレインは、隣り合う前記転送制御部の間に設けられ、該隣り合う転送制御部の電荷が掃き捨てられ、
前記転送制御部は、さらに、
前記第2垂直CCDと前記ドレインとの間に設けられ、前記第2垂直CCDと前記ドレインとの間にポテンシャルバリアを形成するドレインゲートを有する
請求項1に記載の固体撮像素子。 - 隣り合う前記転送制御部のドレインゲートは、1つのゲート電極を共用しており、
前記隣り合う転送制御部のドレインゲートのポテンシャルは、1つのゲート電極により制御されている
請求項5又は6に記載の固体撮像素子。 - 全ての前記転送制御部のドレインゲートは、前記ドレインゲートを駆動する駆動パルスが供給される1つの端子に接続され、
前記全ての転送制御部の垂直CCD最終ゲートは、前記垂直CCD最終ゲートを駆動する駆動パルスが供給される1つの端子に接続される
請求項2に記載の固体撮像素子。 - 前記複数の転送制御部のドレインゲートは、前記ドレインゲートを駆動する異なる駆動パルスが供給される複数の端子に接続される
請求項2に記載の固体撮像素子。 - 前記第1垂直CCD、前記転送制御部および前記水平CCDは、ポテンシャルバリアで区切られる連続したポテンシャルウェルで転送される電荷であるパケットを転送し、
前記転送制御部は、該転送制御部に対応する複数の第1垂直CCDのうちの所定の第1垂直CCDにより転送されたパケットを選択的に前記水平CCDに転送し、該転送制御部に対応する複数の第1垂直CCDのうちの前記所定の第1垂直CCD以外の第1垂直CCDにより転送されたパケットを選択的に前記ドレインに転送する
請求項1に記載の固体撮像素子。 - 前記転送制御部は、水平走査期間において、前記第2垂直CCDと前記水平CCDとの間にポテンシャルバリアを形成した状態で、前記第2垂直CCDの電荷を前記ドレインに転送する
請求項1に記載の固体撮像素子。 - 前記第1垂直CCD、前記転送制御部および前記水平CCDは、ポテンシャルバリアで区切られる連続したポテンシャルウェルで転送される電荷であるパケットを転送し、
前記転送制御部は、信号電荷を含むパケットを選択的に前記水平CCDに転送し、信号電荷を含まないパケットを選択的に前記ドレインに転送する
請求項1に記載の固体撮像素子。 - 前記第1垂直CCD、前記転送制御部および前記水平CCDは、ポテンシャルバリアで区切られる連続したポテンシャルウェルで転送される電荷であるパケットを転送し、
前記転送制御部は、該転送制御部に対応する複数の第1垂直CCDのうちの所定の第1垂直CCDにより連続して転送された複数のパケットの一部を前記水平CCDに転送し、前記連続して転送された複数のパケットの他部を前記ドレインに転送する
請求項1に記載の固体撮像素子。 - 前記転送制御部は、水平走査期間にまたがって前記ドレインへの前記パケットの転送を行う
請求項10、12および13のいずれか1項に記載の固体撮像素子。 - 前記第1垂直CCD、前記転送制御部および前記水平CCDは、ポテンシャルバリアで区切られる連続したポテンシャルウェルで転送される電荷であるパケットを転送し、
前記転送制御部は、
前記複数のフォトダイオードが2次元状に配列されてなる撮像部における該撮像部の縦横比に対し横の比が大きい画角のエリアを信号出力エリアとし、該撮像部における前記信号出力エリア以外のエリアを信号掃き捨てエリアとしたとき、
前記信号出力エリアに含まれるフォトダイオードからの信号電荷を含むパケットを前記水平CCDに転送し、前記信号掃き捨てエリアに含まれるフォトダイオードからの信号電荷を含むパケットを前記ドレインに転送する
請求項1に記載の固体撮像素子。 - 前記ドレインゲート及び前記第2垂直CCDに同一の電圧を印加したとき、前記ドレインゲート下部のチャネル領域は、前記第2垂直CCDのチャネル領域に比べて浅いポテンシャルとなる
請求項2に記載の固体撮像素子。 - 固体撮像素子の駆動方法であって、
前記固体撮像素子は、
2次元状に配列された複数のフォトダイオードと、
それぞれが前記フォトダイオードの列に対応して設けられ、該対応するフォトダイオードの列の信号電荷が読み出され、電荷を垂直方向に転送する複数の第1垂直CCDと、
前記複数の第1垂直CCDにより転送された電荷の一部を水平方向に転送する水平CCDと、
前記複数の第1垂直CCDにより転送された電荷の他の一部が掃き捨てられるドレインとを備え、
前記第1垂直CCDおよび前記水平CCDは、ポテンシャルバリアで区切られる連続したポテンシャルウェルで転送される電荷であるパケットを転送し、
前記固体撮像素子の駆動方法は、
前記複数の第1垂直CCDのうちの所定の第1垂直CCDにより転送されたパケットを選択的に前記水平CCDに転送し、前記複数の第1垂直CCDのうちの前記所定の第1垂直CCD以外の第1垂直CCDにより転送されたパケットを選択的に前記ドレインに転送するステップを含む
固体撮像素子の駆動方法。 - 前記固体撮像素子の駆動方法は、さらに、前記パケットの前記水平CCDへの転送が行われていないときに、前記第1垂直CCDと前記水平CCDとの間にポテンシャルバリアを形成するステップを含む
請求項17に記載の固体撮像素子の駆動方法。 - 前記固体撮像素子は、さらに、
それぞれが複数の前記第1垂直CCDに対応して設けられ、該対応する複数の第1垂直CCDにより転送された電荷を前記水平CCDおよび前記ドレインに転送する複数の転送制御部を備え、 前記転送制御部は、
該転送制御部に対応する複数の第1垂直CCDにより転送された電荷を垂直方向に転送する1つの第2垂直CCDと、
前記第2垂直CCDと前記ドレインとの間に設けられ、前記第2垂直CCDと前記ドレインとの間にポテンシャルバリアを形成するドレインゲートとを有し、
前記ドレインゲートに、Highレベル電圧、Middleレベル電圧、及びLowレベル電圧の3値の駆動パルスを供給する
請求項17に記載の固体撮像素子の駆動方法。 - 前記水平CCDにより電荷が水平方向に転送されている期間中に、前記ドレインゲートにMiddleレベル電圧を印加する
請求項19に記載の固体撮像素子の駆動方法。 - 前記第2垂直CCDから前記水平CCDに電荷を転送している時に、前記ドレインゲートにLowレベル電圧を供給する
請求項19に記載の固体撮像素子の駆動方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011521805A JP5562335B2 (ja) | 2009-07-10 | 2010-06-28 | 固体撮像素子およびその駆動方法 |
US13/338,727 US8575532B2 (en) | 2009-07-10 | 2011-12-28 | Solid-state imaging device and driving method of solid-state imaging device |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009164252 | 2009-07-10 | ||
JP2009-164252 | 2009-07-10 | ||
JP2010076125 | 2010-03-29 | ||
JP2010-076125 | 2010-03-29 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US13/338,727 Continuation US8575532B2 (en) | 2009-07-10 | 2011-12-28 | Solid-state imaging device and driving method of solid-state imaging device |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2011004562A1 true WO2011004562A1 (ja) | 2011-01-13 |
Family
ID=43428994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2010/004252 WO2011004562A1 (ja) | 2009-07-10 | 2010-06-28 | 固体撮像素子およびその駆動方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8575532B2 (ja) |
JP (1) | JP5562335B2 (ja) |
WO (1) | WO2011004562A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011086622A1 (ja) * | 2010-01-12 | 2013-05-16 | パナソニック株式会社 | 固体撮像装置、その駆動方法及びカメラ |
US9503606B2 (en) * | 2011-09-28 | 2016-11-22 | Semiconductor Components Industries, Llc | Time-delay-and-integrate image sensors having variable integration times |
WO2015188146A2 (en) * | 2014-06-05 | 2015-12-10 | Edward Hartley Sargent | Sensors and systems for the capture of scenes and events in space and time |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6362480A (ja) * | 1986-09-03 | 1988-03-18 | Toshiba Corp | 固体撮像装置 |
JPS6477381A (en) * | 1987-09-18 | 1989-03-23 | Sony Corp | Solid state image pickup device |
JPH03240379A (ja) * | 1990-02-17 | 1991-10-25 | Sony Corp | 固体撮像素子 |
JPH06204451A (ja) * | 1992-12-25 | 1994-07-22 | Canon Inc | 固体撮像素子 |
JP2001111026A (ja) * | 1999-10-07 | 2001-04-20 | Fuji Film Microdevices Co Ltd | 固体撮像装置 |
JP2001267548A (ja) * | 2000-03-22 | 2001-09-28 | Sharp Corp | 固体撮像装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59201589A (ja) | 1983-04-30 | 1984-11-15 | Shoichi Tanaka | 固体撮像装置 |
JPS6276764A (ja) | 1985-09-30 | 1987-04-08 | Toshiba Corp | 固体撮像装置 |
US5528291A (en) * | 1991-09-25 | 1996-06-18 | Fuji Photo Film Co., Ltd. | CCD image pickup device and method of driving which maintains sensitivity regardless of the operating mode |
JPH0831588A (ja) | 1994-07-13 | 1996-02-02 | Sony Corp | 陰極放電管点灯装置 |
US8085331B2 (en) | 2007-12-21 | 2011-12-27 | Panasonic Corporation | Solid-state imaging device, driving method thereof, and camera |
-
2010
- 2010-06-28 WO PCT/JP2010/004252 patent/WO2011004562A1/ja active Application Filing
- 2010-06-28 JP JP2011521805A patent/JP5562335B2/ja not_active Expired - Fee Related
-
2011
- 2011-12-28 US US13/338,727 patent/US8575532B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6362480A (ja) * | 1986-09-03 | 1988-03-18 | Toshiba Corp | 固体撮像装置 |
JPS6477381A (en) * | 1987-09-18 | 1989-03-23 | Sony Corp | Solid state image pickup device |
JPH03240379A (ja) * | 1990-02-17 | 1991-10-25 | Sony Corp | 固体撮像素子 |
JPH06204451A (ja) * | 1992-12-25 | 1994-07-22 | Canon Inc | 固体撮像素子 |
JP2001111026A (ja) * | 1999-10-07 | 2001-04-20 | Fuji Film Microdevices Co Ltd | 固体撮像装置 |
JP2001267548A (ja) * | 2000-03-22 | 2001-09-28 | Sharp Corp | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2011004562A1 (ja) | 2012-12-13 |
US20120168608A1 (en) | 2012-07-05 |
US8575532B2 (en) | 2013-11-05 |
JP5562335B2 (ja) | 2014-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4329128B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法およびカメラ | |
US7053948B2 (en) | Solid-state image pickup device with discharge gate operable in an arbitrary timing | |
JP2006093517A (ja) | 固体撮像装置 | |
KR20070105261A (ko) | 촬상장치 및 고체 촬상장치의 구동방법 | |
JP5562335B2 (ja) | 固体撮像素子およびその駆動方法 | |
US8373780B2 (en) | Solid-state image sensor and camera | |
JP3317248B2 (ja) | 固体撮像装置 | |
CN101621069B (zh) | 固态成像装置和电子设备 | |
US7595517B2 (en) | Charge coupled device having diverged channel | |
JP2010232477A (ja) | 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法およびカメラ | |
JP2001053267A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
US7804539B2 (en) | Solid-state imaging device and method of driving same | |
US7733403B2 (en) | Method of driving CCD type solid-state imaging device and solid-state imaging apparatus | |
JP2006304248A (ja) | 固体撮像素子およびその駆動方法 | |
US20070262365A1 (en) | Solid-state imaging device and method of driving the same | |
JP2012120106A (ja) | 固体撮像素子および撮像装置 | |
WO2011086622A1 (ja) | 固体撮像装置、その駆動方法及びカメラ | |
JP4759450B2 (ja) | Ccd型固体撮像素子の駆動方法及びccd型固体撮像装置 | |
JP2009111427A (ja) | 固体撮像装置、固体撮像装置の駆動方法およびこれを用いたカメラ | |
JPH1127476A (ja) | 固体撮像装置 | |
JP2012109731A (ja) | 固体撮像素子および固体撮像装置 | |
WO2011092775A1 (ja) | 固体撮像装置、駆動方法およびカメラ | |
JP2013089715A (ja) | 固体撮像装置およびその駆動制御方法、並びに電子機器 | |
JP2006120967A (ja) | 固体撮像装置 | |
JP2013038325A (ja) | 固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 10796876 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2011521805 Country of ref document: JP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 10796876 Country of ref document: EP Kind code of ref document: A1 |