WO2011001575A1 - 送信回路及び通信機器 - Google Patents

Abstract

　送信回路の動作モードの切替え時に、滑らかな動作モードの切り替えを可能とする送信回路を提供する。電力増幅部１４は、直流電圧、又は振幅信号Ｍに応じた電圧が供給される第１の入力端子と、第１の可変利得アンプ１７１の出力信号、又は第２の可変利得アンプ１７２の出力信号が入力される第２の入力端子と、第１のバイアス回路１５の出力信号、又は第２のバイアス回路１６の出力信号が入力される第３の入力端子を備える。制御部１１は、電力増幅部の第１の入力端子、第２の入力端子、第３の入力端子の少なくとも１つが、無入力状態にならないように、送信回路の動作モードを切替える。

Description

送信回路及び通信機器

　本発明は、携帯電話や無線ＬＡＮ等の通信機器に用いられる送信回路に関し、より特定的には、高精度かつ高効率に動作する送信回路、及びそれを用いた通信機器に関する。

　近年の高度情報化社会の中で、携帯電話や無線ＬＡＮ等の通信機器は、広いパワー増幅の範囲で送信信号の線形性を確保し、かつ低消費電力で動作することが求められている。そして、このような通信機器には、帯域幅に関係なく高精度な送信信号を出力し、かつ高効率で動作する送信回路が用いられる。以下に、従来の送信回路について説明する。

　従来の送信回路としては、例えば、直交変調等の変調方式を利用して、送信信号を生成する送信回路（以下、直交変調回路と記す）があった。なお、直交変調回路については、広く知られているため説明を省略する。また、直交変調回路よりも高効率に動作する従来の送信回路としては、例えば、図１８に示す送信回路５００があった（例えば、非特許文献１参照）。図１８は、非特許文献１に開示されている従来の送信回路５００の構成の一例を示すブロック図である。図１８において、従来の送信回路５００は、信号生成部５０１、位相変調部５０２、レギュレータ５０３、電力増幅部（ＰＡ）５０４、及び電源端子５０５を備える。電力増幅部５０４は、増幅用トランジスタを含む。

　従来の送信回路５００において、信号生成部５０１は、振幅信号と位相信号とを生成する。振幅信号は、レギュレータ５０３に入力される。また、レギュレータ５０３には、電源端子５０５から直流電圧が供給されている。レギュレータ５０３は、入力された振幅信号に応じた電圧を電力増幅部５０４に供給する。なお、レギュレータ５０３は、典型的には入力された振幅信号の大きさに比例した電圧を電力増幅部５０４に供給する。

　一方、位相信号は、位相変調部５０２に入力される。位相変調部５０２は、位相信号を位相変調して、位相変調信号を出力する。位相変調信号は、電力増幅部５０４に入力される。電力増幅部５０４は、位相変調信号をレギュレータ５０３から供給された電圧で振幅変調して、位相変調及び振幅変調された変調信号として出力する。この変調信号が、送信信号として出力端子から出力される。なお、このような送信回路５００をポーラ変調回路という。

　ただし、従来の直交変調回路には、出力パワーが低いときの線形性は高いが、電力効率が悪いという特徴があった。また、従来のポーラ変調回路には、出力パワーが一定以上の大きさのときには、高精度かつ高効率に動作するが、出力パワーが低いときは線形性が劣化し、電力効率が悪化するという特徴があった。これは、出力パワーが低いときには、電力増幅部５０４を線形制御するのが難しく、かつ電力増幅部５０４が飽和領域から外れて動作するためである。

　そこで、出力パワーに応じて動作モードを切替える送信回路が従来から開示されている（例えば、特許文献１参照）。図１９は、特許文献１に開示されている従来の送信回路６００の構成の一例を示すブロック図である。図１９において、従来の送信回路６００は、出力パワーが低いときは、直交変調方式を利用し、出力パワーが高いときには、ポーラ変調方式を利用する。

　具体的には、従来の送信回路６００は、第１のしきい値と、第２のしきい値とを予め有している。ただし、第１のしきい値＞第２のしきい値である。そして、出力パワーが第１のしきい値以上のときは、ＡＧＣアンプ６１０の出力を電力増幅部６１１のベース端子に接続し、振幅変調回路６１３の出力を電力増幅部６１１のコレクタ端子に接続し、ポーラ変調方式を用いて出力信号を増幅する。一方、出力パワーが第１のしきい値よりも小さく、かつ第２のしきい値以上のときには、ＡＧＣアンプ６１０の出力を電力増幅部６１１のベース端子に接続するが、ＡＧＣアンプ６１０で出力レベルを調整することにより、電力増幅部６１１の線形領域を用いて出力信号を増幅する。さらに、出力パワーが第２のしきい値よりも小さいときには、電力増幅部６１１を経由すると、電力増幅部６１１の歪みの影響を受けてかえって信号品質が劣化する場合があるため、ＡＧＣアンプ６１０の出力をバッファ６１２に接続し、電力増幅部６１１を経由せずに出力信号を出力する。

　このように従来の送信回路６００は、高精度かつ高効率に動作することが可能であるが、携帯無線デバイスとして使用される場合、さらなる消費電力の削減が求められる。特に、電力の大部分は出力のパワー増幅段である電力増幅部６１１で消費されるため、電力増幅部６１１の消費電力をさらに削減することが求められる。

　特許文献２には、電力増幅部の動作条件に合わせてバイアス電圧をバイアス切り替えスイッチにより切り替える高周波増幅部が開示されている。一般に、アナログＦＭ変調波の増幅には、位相変化のみ伝送できればよいので、電力変換効率の高いＣクラス電力増幅器を使用することが好ましい。一方、ディジタル変調波、例えばπ／４シフトＱＰＳＫ変調波のような振幅・位相変化ともに伝送できなければならない変調方式の場合には、線形性の良いＡクラス電力増幅器を使用する必要がある。特許文献２は、変調信号に応じて増幅用トランジスタに印加するバイアス電圧を切り替え、電力増幅部の動作領域を制御する構成を開示している。

　図２０は、特許文献２に開示されている従来の送信回路７００の構成の一例を示すブロック図である。図２０において、ＲＦ入力端子７１１から入力される変調波は、電力増幅部７１２で増幅され、アンテナ７１３から出力される。電力増幅部７１２は、エミッタ接地の増幅用トランジスタ７１８と、増幅用トランジスタ７１８のベース端子に接続された入力側整合部７１７と、増幅用トランジスタ７１８のコレクタ端子に接続された出力側整合部７１９とを含む構成である。

　切り替え制御回路７１５は、バイアス切替スイッチ７２０によって、電力増幅部７１２を構成する増幅用トランジスタ７１８のベース端子に接続されている。バイアス切替スイッチ７２０は、制御信号入力端子７１４から入力される変調波選択用の制御信号に応じて、増幅用トランジスタ７１８のベース端子を第１のバイアス回路７２２側、あるいは第２のバイアス回路７２３側に接続する。具体的には、バイアス切替スイッチ７２０は、電力増幅部７１２をＣクラス電力増幅器として機能させる時には、増幅用トランジスタ７１８のベース端子を第１のバイアス回路７２２側に接続する。

　一方、バイアス切替スイッチ７２０は、電力増幅部７１２をＡクラス電力増幅器として動作させる時には、増幅用トランジスタ７１８のベース端子を第２のバイアス回路７２３側に接続する。このように、従来の送信回路７００には、電力増幅部７１２が増幅する変調波の種類に応じて、バイアス回路７２２，７２３を切り替えることで、電力増幅部７１２の動作領域を変換し、電力変換効率を向上させていた。

特開２００４－１０４１９４号公報 特開平５－１１０３４８号公報

エフ・エッチ・ラーブ（Ｆ．Ｈ．Ｒａａｂ）他、「ハイ－エフィシェンシー　エル－バンド　カーン－テクニック　トランスミッター（Ｈｉｇｈ－ｅｆｆｉｃｉｅｎｃｙ　Ｌ－ｂａｎｄ　Ｋａｈｎ－ｔｅｃｈｎｉｑｕｅ　ｔｒａｎｓｍｉｔｔｅｒ）」、１９９８年　アイトリプルイー・エムティティ－エス　イント・マイクロウェーブ・シンポ・ディグ（１９９８　ＩＥＥＥ　ＭＴＴ－Ｓ　Ｉｎｔ．Ｍｉｃｒｏｗａｖｅ　Ｓｙｍｐ．Ｄｉｇ．）

　しかしながら、従来の送信回路６００には、出力パワーに応じて送信回路の動作モードを切替えることについては開示されているが、電力増幅部６１１のバイアス電圧の切替え動作については、開示されていなかった。このため、電力増幅部６１１には、直交変調方式を利用時にも、ポーラ変調方式を利用時にも、同一のバイアス電圧が印加され、電力増幅部６１１の電力を削減するには不十分であった。

　また、従来の送信回路７００には、第１のバイアス回路７２２、及び第２のバイアス回路７２３の切り替え時のスイッチ動作の遅延、あるいは制御信号経路に存在する遅延要素が原因で、第１のバイアス回路７２２と第２のバイアス回路７２３との切り替え時に、電力増幅部７１２にバイアス電圧が印加されない状態（すなわち、無バイアス状態）が発生する可能性があった。

　バイアス回路切り替え時のスイッチ動作を、図２１を用いて説明する。図２１（ａ）は、制御信号入力端子７１４に時刻ｔ_０で制御信号が入力され、第１のバイアス回路７２２から第２のバイアス回路７２３に切り替わった場合のバイアス電圧の変化を示している。図２１（ａ）では、時刻ｔ_０の前後で、制御信号入力端子７１４に入力される制御信号によって、バイアス電圧がＶ_１からＶ_２にステップ状に変化している。

　図２１（ｂ）は、増幅用トランジスタ７１８のバイアス制御端子に印加するバイアス電流の遅延発生の一例を示している。バイアス切替スイッチ７２０の遅延特性や通信情報信号の伝達経路に存在する遅延要素の影響により、図２１（ｂ）に示すように、増幅用トランジスタ７１８のバイアス制御端子に印加されるバイアス電流の切り替え動作に遅延が発生する。この例では、制御信号入力端子７１４に時刻ｔ_０で制御信号が入力され、第１のバイアス回路７２２がオンからオフに切り替わるまでの遅延時間がｄ_１、第２のバイアス回路７２３がオフからオンに切り替わるまでの遅延時間がｄ_２（ｄ_２＞ｄ_１）となっている。この場合、Ｔ_１＝ｄ_２－ｄ_１の期間、第１のバイアス回路７２２と、第２のバイアス回路７２３の両方がオフとなってしまい、増幅用トランジスタ７１８は無バイアス状態となってしまう。

　すなわち、上述した送信回路７００は、無バイアス状態では、増幅用トランジスタ７１８が正常動作しないので、バイアス電圧の切り替え時に、電力増幅部７１２の出力信号が途切れることがあり、電力増幅部７１２の滑らかな動作切り替えができないという問題点があった。

　また、上述した送信回路６００に、特許文献２に開示されているバイアス制御技術を応用したとしても、電力増幅部６１１が備える増幅用トランジスタが無バイアス状態となることを回避できなかった。また、送信回路６００の動作モード切替え時に、電力増幅部６１１のベース端子、及びコレクタ端子への入力も切替えられるが、切替え時に発生する遅延により、電力増幅部６１１のベース端子、及びコレクタ端子が無入力状態になる可能性があった。このような原因により、送信回路６００は、滑らかな動作モードの切り替えができなかった。

　それ故に、本発明の目的は、上記従来の課題を解決するものであり、広い出力電力の範囲に渡って、低歪みかつ高効率に動作し、かつ送信回路の動作モードの切替え時に、滑らかな動作モードの切り替えを可能とする送信回路を提供することである。

　本発明は、送信信号を出力する送信回路に向けられている。そして、上記目的を達成するために、本発明の送信回路は、パワー情報に基づいて、送信回路の動作モードを直交変調方式か、又はポーラ変調方式に切替えるか否かを判断すると共に、送信回路の動作モードが直交変調方式であるときＩ，Ｑ信号から構成されるベクトル信号を出力し、送信回路の動作モードがポーラ変調方式であるとき振幅信号及び位相信号を出力する制御部と、制御部が出力したベクトル信号を振幅位相変調する振幅位相変調部と、振幅位相変調部の出力信号を第１の利得で増幅する第１の可変利得アンプと、制御部が出力した振幅信号に応じた電圧を出力するレギュレータと、制御部が出力した位相信号を位相変調する位相変調部と、位相変調部の出力信号を第２の利得で増幅する第２の可変利得アンプと、送信回路の動作モードが直交変調方式であるとき所定の直流電圧が供給され、当該供給された直流電圧を用いて、第１の可変利得アンプの出力信号を増幅し、送信回路の動作モードがポーラ変調方式であるとき、レギュレータから振幅信号に応じた電圧が供給され、当該供給された電圧を用いて、第２の可変利得アンプの出力信号を増幅する電力増幅部と、電力増幅部にバイアス制御信号を出力するバイアス回路とを備える。電力増幅部は、直流電圧、又は振幅信号に応じた電圧が供給される第１の入力端子と、第１の可変利得アンプの出力信号、又は第２の可変利得アンプの出力信号が入力される第２の入力端子と、バイアス制御信号が入力される第３の入力端子とを備える。制御部は、第１の入力端子、又は第２の入力端子の少なくともいずれかが、無入力状態にならないように、送信回路の動作モードの切替えを制御する。

　好ましくは、バイアス回路は、送信回路の動作モードが直交変調方式であるとき、電力増幅部に第１のバイアス制御信号を出力する第１のバイアス回路と、送信回路の動作モードがポーラ変調方式であるとき、電力増幅部に第２のバイアス制御信号を出力する第２のバイアス回路とから構成される。この場合、制御部は、第１の入力端子、第２の入力端子、又は前記第３の入力端子の少なくともいずれかが、無入力状態にならないように、送信回路の動作モードの切替えを制御する。

　レギュレータは、送信回路の動作モードが直交変調方式であるとき、所定の直流電圧を電力増幅部に供給し、送信回路の動作モードがポーラ変調方式のとき、制御部が出力した振幅信号に応じた電圧を電力増幅部に供給するものであってもよい。

　好ましくは、送信回路は、制御部が出力した前記振幅信号を第３の利得で増幅する第３の可変利得アンプをさらに備える。

　送信回路は、電力増幅部に供給する直流電圧の切り替えを第１の遅延時間だけ遅延させる第１の遅延調整回路と、レギュレータを動作させるために供給する直流電圧の切り替えを第２の遅延時間だけ遅延させる第２の遅延調整回路とをさらに備える。制御部は、電力増幅部の第１の入力端子に、直流電圧、及び振幅信号に応じた電圧のどちらか一方が必ず供給されるように、第１の遅延時間、及び第２の遅延時間を調整する。

　送信回路は、第１の可変利得アンプの動作の切替えを第３の遅延時間だけ遅延させる第３の遅延調整回路と、第２の可変利得アンプの動作の切替えを第４の遅延時間だけ遅延させる第４の遅延調整回路とをさらに備える。制御部は、電力増幅部の第２の入力端子に、第１の可変利得アンプの出力信号、及び第２の可変利得アンプの出力信号のどちらか一方が必ず入力されるように、第３の遅延時間、及び第４の遅延時間を調整する。

　送信回路は、第１のバイアス回路の動作の切り替えを第５の遅延時間だけ遅延させる第５の遅延調整回路と、第２のバイアス回路の動作の切り替えを第６の遅延時間だけ遅延させる第６の遅延調整回路とを備えをさらに備える。制御部は、電力増幅部の第３の入力端子に、第１のバイアス制御信号、及び第２のバイアス制御信号のどちらか一方が必ず入力されるように、第５の遅延時間、及び第６の遅延時間を調整する。

　制御部は、送信回路の動作モードが直交変調方式であるときベクトル信号を生成し、送信回路の動作モードがポーラ変調方式であるとき振幅信号及び位相信号を生成する信号生成部と、送信回路の動作モードの切替え時に、電力増幅部の第１の入力端子に直流電圧、及び振幅信号に応じた電圧のどちらか一方が必ず供給されるか、電力増幅部の第２の入力端子に、第１の可変利得アンプの出力信号、及び第２の可変利得アンプの出力信号のどちらか一方が必ず入力されるか、電力増幅部の第３の入力端子に、第１のバイアス制御信号、及び第２のバイアス制御信号のどちらか一方が必ず入力されるかの少なくとも１つの条件を満たすように、送信回路の動作モードの切替えを制御するバイアス制御部と、パワー情報に基づいて、動作モードを直交変調方式、又はポーラ変調方式に切替えるか否かを判断するモード切替判断部と、モード切替判断部の判断に従って、信号生成部、バイアス制御部を制御するモード切替え制御部とを備える。

　好ましくは、モード切替判断部は、パワー情報に応じて、動作モードが規定されたルックアップテーブルに基づいて、送信回路の動作モードを直交変調方式、又はポーラ変調方式に切替えるか否かを判断する。

　また、モード切替判断部は、パワー情報が所定のしきい値よりも小さければ直交変調方式で動作させると判断し、パワー情報が所定のしきい値以上であれば、ポーラ変調方式で動作させると判断してもよい。

　送信回路は、電力増幅部が出力する送信信号を分配する分配器と、送信回路の動作モードの切り替え時に、分配器の出力電力を検波し、当該出力電力に比例した電圧値を出力するディテクタとをさらに備える。制御部は、送信回路の動作モードを切り替える前にディテクタが検出した電圧値と、送信回路の動作モードの切り替えた後にディテクタが検出した電圧値とを比較し、その差分を出力する比較部と、比較部が出力した差分と、パワー情報とに基づいて、電力増幅部の出力パワーが指定された出力パワーレベルに収束するように、第１の利得、及び第２の利得の少なくともいずれかを制御するゲイン制御部とをさらに備える。

　送信回路は、電力増幅部が出力する送信信号を分配する分配器と、送信回路の動作モードの切り替え時に、分配器の出力電力を検波し、当該出力電力に比例した電圧値を出力するディテクタとをさらに備える。制御部は、送信回路の動作モードを切り替える前にディテクタが検出した電圧値と、送信回路の動作モードの切り替えた後にディテクタが検出した電圧値とを比較し、その差分を出力する比較部と、比較部が出力した差分と、パワー情報とに基づいて、電力増幅部の出力パワーが指定された出力パワーレベルに収束するように、第１の利得、第２の利得、及び第３の利得の少なくともいずれかを制御するゲイン制御部とをさらに備える。

　送信回路の動作モードを切り替えた場合、制御部は、シンボルの境界の前後の一定期間内に、電力増幅部の出力パワーを指定された出力パワーレベルに収束させる。

　送信回路は、送信回路の動作モードが直交変調方式であるとき、電力増幅部の第１の入力端子に直流電圧を供給する第１のＤＣ電源発生部と、送信回路の動作モードがポーラ変調方式であるとき、レギュレータを動作させる直流電圧を供給する第２のＤＣ電源発生部とをさらに備える。

　送信回路は、送信回路の動作モードが直交変調方式であるとき、第１の可変利得アンプを動作させる直流電圧を供給する第３のＤＣ電源発生部と、送信回路の動作モードがポーラ変調方式であるとき、第１の可変利得アンプを動作させる直流電圧を供給する第４のＤＣ電源発生部とをさらに備える。

　送信回路は、送信回路の動作モードが直交変調方式であるとき、第１のバイアス制御回路を動作させる直流電圧を供給する第５のＤＣ電源発生部と、送信回路の動作モードがポーラ変調方式であるとき、第２のバイアス制御回路を動作させる直流電圧を供給する第６のＤＣ電源発生部とをさらに備える。

　送信回路は、送信回路の動作モードをポーラ変調方式から直交変調方式に切替える場合、制御部が出力するＩ信号をアナログ変換し振幅位相変調部に出力するように接続され、送信回路の動作モードを直交変調方式からポーラ変調方式に切替える場合、制御部が出力する振幅信号をアナログ変換しレギュレータに出力するように接続される第１のＤＡＣと、送信回路の動作モードをポーラ変調方式から直交変調方式に切替える場合、制御部が出力するＱ信号をアナログ変換し振幅位相変調部に出力し、送信回路の動作モードが直交変調方式からポーラ変調方式に切替える場合、制御部が出力する位相信号をアナログ変換し位相変調部に出力するように接続される第２のＤＡＣと、送信回路の動作モードがポーラ変調方式から直交変調方式に切替えられる場合、電力増幅部の第１の入力端子が無入力状態にならないように、レギュレータに直流電圧を供給し、送信回路の動作モードが直交変調方式からポーラ変調方式に切替えられる場合、電力増幅部の第２の入力端子が無入力状態にならないように、振幅位相変調部に直流電圧を供給するＤＣ電源発生部をさらに備える。

　第１の遅延時間ｔ_１を除き、制御部から、電力増幅部の第１の入力端子までの経路で発生する遅延時間ｄ_１の最小値をｍｉｎ（ｄ_１）とし、第２の遅延時間ｔ_２を除き、制御部からレギュレータを介して電力増幅部の第１の入力端子までの経路で発生する遅延時間ｄ_２の最大値をｍａｘ（ｄ_２）とすると、送信回路の動作モードを直交変調方式からポーラ変調方式に切替える場合は、第１の遅延時間ｔ_１、及び第２の遅延時間ｔ_２は、下記式の関係を満たすように設定される。
　　　ｔ_１＋ｍｉｎ（ｄ_１）＞ｔ_２＋ｍａｘ（ｄ_２）

　第１の遅延時間ｔ_１を除き、制御部から、電力増幅部の第１の入力端子までの経路で発生する遅延時間ｄ_１の最大値をｍａｘ（ｄ_１）とし、第２の遅延時間ｔ_２を除き、制御部からレギュレータを介して電力増幅部の第１の入力端子までの経路で発生する遅延時間ｄ_２の最小値をｍｉｎ（ｄ_２）とすると、送信回路の動作モードをポーラ変調方式から直交変調方式に切替える場合は、第１の遅延時間ｔ_１、及び第２の遅延時間ｔ_２は、下記式の関係を満たすように設定される。
　　　ｔ_１＋ｍａｘ（ｄ_１）＜ｔ_２＋ｍｉｎ（ｄ_２）

　第３の遅延時間ｔ_３を除き、制御部から、振幅位相変調部、及び第１の可変利得アンプを介して、第２の入力端子までの経路で発生する遅延時間ｄ_３の最小値をｍｉｘ（ｄ_３）とし、第３の遅延時間ｔ_３を除き、制御部から、位相変調部、及び第２の可変利得アンプを介して、第２の入力端子までの経路で発生する遅延時間ｄ_４の最大値をｍａｘ（ｄ_４）とすると、送信回路の動作モードを直交変調方式からポーラ変調方式に切替える場合は、第３の遅延時間ｔ_３、及び第４の遅延時間ｔ_４は、下記式の関係を満たすように設定される。
　　　ｔ_３＋ｍｉｎ（ｄ_３）＞ｔ_４＋ｍａｘ（ｄ_４）

　第３の遅延時間ｔ_３を除き、制御部から、振幅位相変調部、及び第１の可変利得アンプを介して、第２の入力端子までの経路で発生する遅延時間ｄ_３の最大値をｍａｘ（ｄ_３）とし、第４の遅延時間ｔ_４を除き、制御部から、位相変調部、及び第２の可変利得アンプを介して、第２の入力端子までの経路で発生する遅延時間ｄ_４の最小値をｍｉｎ（ｄ_４）とすると、送信回路の動作モードをポーラ変調方式から直交変調方式に切替える場合は、第３の遅延時間ｔ_３、及び第４の遅延時間ｔ_４は、下記式の関係を満たすように設定される。
　　　ｔ_３＋ｍａｘ（ｄ_３）＜ｔ_４＋ｍｉｎ（ｄ_４）

　第５の遅延時間ｔ_５を除き、制御部から、第１のバイアス回路を介して、第３の入力端子までの経路で発生する遅延時間ｄ_５の最小値をｍｉｘ（ｄ_５）とし、第６の遅延時間ｔ_６を除き、制御部から、第２のバイアス回路を介して、第３の入力端子までの経路で発生する遅延時間ｄ_６の最大値をｍａｘ（ｄ_６）とすると、送信回路の動作モードを直交変調方式からポーラ変調方式に切替える場合は、第５の遅延時間ｔ_５、及び第６の遅延時間ｔ_６は、下記式の関係を満たすように設定される。
　　　ｔ_５＋ｍｉｎ（ｄ_５）＞ｔ_６＋ｍａｘ（ｄ_６）

　第５の遅延時間ｔ_５を除き、制御部から、第１のバイアス回路を介して、第３の入力端子までの経路で発生する遅延時間ｄ_５の最大値をｍａｘ（ｄ_５）とし、第６の遅延時間ｔ_６を除き、制御部から、第２のバイアス回路を介して、第３の入力端子までの経路で発生する遅延時間ｄ_６の最小値をｍｉｎ（ｄ_６）とすると、送信回路の動作モードをポーラ変調方式から直交変調方式に切替える場合は、第５の遅延時間ｔ_５、及び第６の遅延時間ｔ_６は、下記式の関係を満たすように設定される。
　　　ｔ_５＋ｍａｘ（ｄ_５）＜ｔ_６＋ｍｉｎ（ｄ_６）

　また、本発明は、上述した送信回路を備える通信機器にも向けられている。通信機器は、送信信号を生成する送信回路と、送信回路で生成された送信信号を出力するアンテナとを備える。また、通信機器は、アンテナから受信した受信信号を処理する受信回路と、送信回路で生成された送信信号をアンテナに出力し、アンテナから受信した受信信号を受信回路に出力するアンテナ共用部とをさらに備えてもよい。

　以上のように、本発明の送信回路は、動作モードの切替え時に、電力増幅部のコレクタ端子に供給する電圧を切替えるタイミングを調整することで、電力増幅部のコレクタ端子が無入力状態になることを防止できる。また、送信回路は、第１の可変利得アンプ、及び第２の可変利得アンプを切替えるタイミングを調整することで、電力増幅部のベース端子が無入力状態になることを防止できる。また、送信回路は、動作モードの切り替え時に、第１のバイアス回路、及び第２のバイアス回路の切り替えタイミングを調整することで、電力増幅部が無バイアス状態になることを防止できる。これによって、送信回路は、動作モードを切り替える時に、電力増幅部の出力信号が途切れることを防止し、動作モードの滑らかな切り替えが可能となる。

　また、送信回路は、動作モードの切り替え時に、帰還信号である電力増幅部の出力信号が途切れないので、ディテクタが電力増幅部の出力パワーの変動を素早く検知することが可能となる。このため、送信回路は、動作モードの切り替えに伴って、出力パワーが不連続に変動することを短時間で抑制することが可能となる。

　また、本発明の通信機器によれば、上述した送信回路を用いることで、広い帯域幅で出力信号の精度を確保しつつ、高効率に動作することができる。

図１は、本発明の第１の実施形態に係る送信回路１の構成の一例を示すブロック図である。 図２Ａは、本発明の第１の実施形態に係るレギュレータ１２ａの構成の一例を示すブロック図である。 図２Ｂは、本発明の第１の実施形態に係るレギュレータ１２ｂの構成の一例を示すブロック図である。 図２Ｃは、本発明の第１の実施形態に係るレギュレータ１２ｃの構成の一例を示すブロック図である。 図３は、本発明の第１の実施形態に係る制御部１１の詳細な構成の一例を示す機能ブロック図である。 図４は、パワー情報Ｐと、送信回路１の動作モードとの関係を記述したルックアップテーブルの一例を示す図である。 図５は、モード切替判断部１０１のモード切替時の動作の一例を示すフローチャートである。 図６Ａは、遅延調整回路２０の構成の一例を示すブロック図である。 図６Ｂは、遅延調整回路２１の構成の一例を示すブロック図である。 図７Ａは、第１の可変利得アンプ１７１から第２の可変利得アンプ１７２に切り替えた場合の、第１の可変利得アンプ１７１及び第２の可変利得アンプ１７２の入力電圧及び出力電流の関係の一例を示す図である。 図７Ｂは、第２の可変利得アンプ１７２から第１の可変利得アンプ１７１に切り替えた場合の、第１の可変利得アンプ１７１及び第２の可変利得アンプ１７２の入力電圧及び出力電流の関係の一例を示す図である。 図８Ａは、遅延調整回路２２の構成の一例を示すブロック図であり、である。 図８Ｂは、遅延調整回路２３の構成の一例を示すブロック図であり、である。 図９Ａは、第１のバイアス回路１５から第２のバイアス回路１６に切り替えた場合の、第１のバイアス回路１５及び第２のバイアス回路１６の入力電圧及び出力電流の関係の一例を示す図である。 図９Ｂは、第２のバイアス回路１６から第１のバイアス回路１５に切り替えた場合の、第１のバイアス回路１５及び第２のバイアス回路１６の入力電圧及び出力電流の関係の一例を示す図である。 図１０Ａは、遅延調整回路２４の構成の一例を示すブロック図である。 図１０Ｂは、遅延調整回路２５の構成の一例を示すブロック図である。 図１１Ａは、送信回路１の動作モードの切替え時に、遅延調整回路２０～２５を用いた遅延調整を行わなかった場合の送信回路１の出力パワー遷移の一例を示す図である。 図１１Ｂは、送信回路１の動作モードの切替え時に、遅延調整回路２０～２５を用いた遅延調整を行った場合の送信回路１の出力パワー遷移の一例を示す図である。 図１２Ａは、本発明の第１の実施形態に係る送信回路１ａの構成の一例を示すブロック図である。 図１２Ｂは、本発明の第１の実施形態に係る送信回路１ｂの構成の一例を示すブロック図である。 図１２Ｃは、本発明の第１の実施形態に係る送信回路１ｃの構成の一例を示すブロック図である。 図１３は、本発明の第１の実施形態に係る送信回路１ｄの構成の一例を示すブロック図である。 図１４は、本発明の第１の実施形態に係る送信回路１ｅの構成の一例を示すブロック図である。 図１５は、本発明の第１の実施形態に係る送信回路１ｆの構成の一例を示すブロック図である。 図１６Ａは、本発明の第１の実施形態に係る送信回路１ｇの構成の一例を示すブロック図である。 図１６Ｂは、本発明の第１の実施形態に係る送信回路１ｈの構成の一例を示すブロック図である。 図１７は、本発明の第２の実施形態に係る通信機器２００の構成の一例を示すブロック図である。 図１８は、従来の送信回路５００の構成の一例を示すブロック図である。 図１９は、従来の送信回路６００の構成の一例を示すブロック図である。 図２０は、従来の送信回路７００の構成の一例を示すブロック図である。 図２１は、従来のバイアス回路切り替え時のスイッチ動作を説明する図である。

　（第１の実施形態）
　図１は、本発明の第１の実施形態に係る送信回路１の構成の一例を示すブロック図である。図１において、送信回路１は、制御部１１、レギュレータ１２、位相変調部１３、電力増幅部（ＰＡ）１４、第１のバイアス回路１５、第２のバイアス回路１６、第１の可変利得アンプ１７１、第２の可変利得アンプ１７２、第３の可変利得アンプ１７３、振幅位相変調部１９、遅延調整回路２０～２５、分配器２６、及びディテクタ２７を備える。電力増幅部１４は、増幅用トランジスタ１４１を含む構成である。

　送信回路１には、ベースバンド信号、及びパワー情報Ｐが入力される。パワー情報Ｐは、送信回路１の出力電力の大きさを示す情報であり、例えばＷ－ＣＤＭＡシステムでは、基地局によってスロット時間毎に制御される。

　制御部１１は、送信回路１の動作モードを直交変調方式か、あるいはポーラ変調方式に切替える動作を制御する。また、制御部１１は、送信回路１の動作モードが直交変調方式であるとき、Ｉ，Ｑ信号から構成されるベクトル信号を出力する。一方、制御部１１は、送信回路１の動作モードがポーラ変調方式であるとき、振幅信号Ｍ及び位相信号θを出力する。振幅信号Ｍ及び位相信号θは、Ｉ，Ｑ信号との関係では、（式１）及び（式２）により表される。制御部１１の詳細については、後述する。

　

　　　・・・（式１）
　

　　　　　　　・・・（式２）

　送信回路１の動作モードが直交変調方式である場合、制御部１１は、Ｉ，Ｑ信号を出力する。Ｉ，Ｑ信号は、振幅位相変調部１９で変調された後、第１の可変利得アンプ１７１を介して、電力増幅部１４で増幅され、変調信号として出力される。この変調信号が、送信回路１からの送信信号として出力される。

　また、送信回路１の動作モードがポーラ変調方式である場合、制御部１１は、振幅信号Ｍ、位相信号θを出力する。振幅信号Ｍは、第３の可変利得アンプ１７３を介して、レギュレータ１２に入力される。レギュレータ１２は、振幅信号Ｍに応じた電圧を電力増幅部１４に供給する。典型的には、レギュレータ１２は、振幅信号の大きさに比例した電圧を電力増幅部１４に供給する。

　位相信号は、位相変調部１３に入力される。位相変調部１３は、位相信号を位相変調して、位相変調信号を出力する。位相変調信号は、第２の可変利得アンプ１８を介して、電力増幅部１４に入力される。電力増幅部１４は、位相変調信号をレギュレータ１２から供給された電圧で振幅変調して、位相変調及び振幅変調された変調信号として出力する。この変調信号が、送信回路１からの送信信号として出力される。

　レギュレータ１２は、例えば、図２Ａに示すレギュレータ１２ａのように、スイッチングレギュレータ１２１を用いて構成することが可能である。スイッチングレギュレータ１２１の電源端子には、遅延調整回路２１を介して、バイアス制御信号ＤＣ２が入力される。スイッチングレギュレータ１２１は、振幅信号Ｍに応じた電圧を電力増幅部１４に供給する。

　また、レギュレータ１２は、例えば、図２Ｂに示すレギュレータ１２ｂのように、シリーズレギュレータ１２２を用いて構成することが可能である。シリーズレギュレータ１２２の電源端子には、遅延調整回路２１を介して、バイアス制御信号ＤＣ２が入力される。シリーズレギュレータ１２２は、振幅信号Ｍに応じた電圧を電力増幅部１４に供給する。

　また、レギュレータ１２は、例えば、図２Ｃに示すレギュレータ１２ｃのように、スイッチングレギュレータ１２１と、シリーズレギュレータ１２２とを組み合わせて構成することが可能である。スイッチングレギュレータ１２１の電源端子には、遅延調整回路２１を介して、バイアス制御信号ＤＣ２が入力される。また、スイッチングレギュレータ１２１には、例えば、パワー情報Ｐが入力される。また、スイッチングレギュレータ１２１には、パワー情報Ｐの代わりに、例えば、振幅信号Ｍを一定の時間毎に平均化したような信号が入力されてもよい。スイッチングレギュレータ１２１は、パワー情報Ｐなどの入力信号に応じた電圧をシリーズレギュレータ１２２に供給する。シリーズレギュレータ１２２は、振幅信号Ｍに応じた電圧を電力増幅部１４に供給する。また、レギュレータ１２は、電流駆動型のレギュレータを用いて構成することも可能である。

　次に、制御部１１の詳細について説明する。図３は、制御部１１の詳細な構成の一例を示す機能ブロック図である。図３において、制御部１１は、モード切替判断部１０１、モード切替制御部１０２、信号生成部１０３、ゲイン制御部１０４、バイアス制御部１０５、及び比較部１０６を備える。なお、制御部１１は、図３では複数の機能ブロックの集まりとして説明しているが、１つの機能ブロックとして実現してもよい。

　モード切替判断部１０１は、パワー情報Ｐに応じて、送信回路１の動作モードをポーラ変調方式、又は直交変調方式に切替えるか否かを判断する機能ブロックである。この判断手法としては、例えば、モード切替判断部１０１は、パワー情報Ｐと、送信回路１の動作モードとの関係を記述したルックアップテーブル（例えば、図４を参照）に基づいて、送信回路１の動作モードを切り替えるか否かを判断する。

　あるいは、モード切替判断部１０１は、ルックアップテーブルを備える代わりに、図５に示すように、パワー情報Ｐを所定のしきい値と比較することにより、送信回路１の動作モードを切り替えるか否かを判断してもよい。図５は、モード切替判断部１０１のモード切替時の動作の一例を示すフローチャートである。図５を参照して、モード切替判断部１０１は、パワー情報Ｐと所定のしきい値とを比較する（ステップＳ１１）。そして、パワー情報Ｐが所定のしきい値よりも小さければ、次の動作モードが直交変調方式であると判断する（ステップＳ１２：Ｙｅｓ、ステップＳ１３）。

　一方、モード切替判断部１０１は、パワー情報Ｐが所定のしきい値以上であれば、次の動作モードがポーラ変調方式であると判断する（ステップＳ１２：Ｎｏ、ステップＳ１４）。モード切替判断部１０１は、現在の動作モードと、次の動作モードとが異なる場合は、動作モードの切り替えが必要であると判断し、動作モードの切替えをモード切替制御部１０２に指示する（ステップＳ１５：Ｙｅｓ、ステップＳ１６）。モード切替判断部１０１は、現在の動作モードと、次の動作モードとが同じであれば、動作モードの切り替えが必要ないと判断し、処理を終了する（ステップＳ１５：Ｎｏ）。

　なお、パワー情報Ｐと比較するしきい値の数は、１つに限られず、複数であってもよい。例えば、モード切替判断部１０１は、直交変調方式からポーラ変調方式への切り替えを判断するための第１のしきい値と、直交変調方式からポーラ変調方式への切り替えを判断するための第２のしきい値との２つを持っていてもよい。これにより、モード切替判断部１０１は、パワー情報Ｐが第１のしきい値以上であれば、次の動作モードがポーラ変調方式であると判断し、パワー情報Ｐが第２のしきい値未満であれば、次の動作モードが直交変調方式であると判断することができる。

　モード切替制御部１０２は、モード切替判断部１０１の判断に従って、信号生成部１０３、ゲイン制御部１０４、及びバイアス制御部１０５における動作モードの切替えを制御する。

　信号生成部１０３は、モード切替制御部１０２の制御に従って、生成する信号の種類を切替える。具体的には、信号生成部１０３は、送信回路１の動作モードが直交変調方式であるとき、ベースバンド信号に所定の信号処理を施して、Ｉ，Ｑ信号から構成されるベクトル信号を出力する。一方、信号生成部１０３は、送信回路１の動作モードがポーラ変調方式であるとき、ベースバンド信号に所定の信号処理を施して、振幅信号Ｍと位相信号θとを生成する。振幅信号Ｍ及び位相信号θと、Ｉ，Ｑ信号との関係は、上述した通りである。

　また、比較部１０６には、分配器２６及びディテクタ２７を介して、電力増幅器１４の出力信号がフィードバックされる。比較部１０６及びゲイン制御部１０４は、電力増幅器１４の出力信号に基づいて、電力増幅部１４の出力を安定化させるように、第１の可変利得アンプ１７１の利得Ｇ１、第２の可変利得アンプ１７２の利得Ｇ２、及び第３の可変利得アンプ１７３の利得Ｇ３を制御する。分配器２６、ディテクタ２７、比較部１０６、及びゲイン制御部１０４の詳細については、後述する。

　バイアス制御部１０５は、モード切替制御部１０２の制御に従って、バイアス制御信号ＤＣ１、ＤＣ２を出力し、電力増幅部１４（すなわち、増幅用トランジスタ１４１のコレクタ端子）に供給する電圧の切替えを制御する。また、バイアス制御部１０５は、モード切替制御部１０２の制御に従って、バイアス制御信号ＤＣ３、ＤＣ４を出力し、第１の可変利得アンプ１７１、及び第２の可変利得アンプ１７２の切替えを制御する。また、バイアス制御部１０５は、モード切替制御部１０２の制御に従って、バイアス制御信号ＤＣ５、ＤＣ６を出力し、第１のバイアス回路１５、及び第２のバイアス回路１６の切替えを制御する。

　なお、バイアス制御部１０５は、送信回路１の動作モードの切替時に、バイアス制御信号ＤＣ１、ＤＣ２の組と、バイアス制御信号ＤＣ３、ＤＣ４の組と、バイアス制御信号ＤＣ５、ＤＣ６の組を全て出力する必要はなく、少なくとも１つの組のバイアス制御信号を出力するものであってもよい。

　ここで、バイアス制御部１０５が、バイアス制御信号ＤＣ１、ＤＣ２を出力し、増幅用トランジスタ１４１のコレクタ端子に供給する電圧を切替える場合の動作の詳細について説明する。例えば、バイアス制御部１０５は、ポーラ変調方式から直交変調方式に切替える場合は、増幅用トランジスタ１４１のコレクタ端子に供給する直流電圧をオンして、レギュレータ１２の電源端子に供給する電源電圧をオフするために、ＤＣ１＞Ｖ_ｔｈ１を満たすバイアス制御信号ＤＣ１と、ＤＣ２＜Ｖ_ｔｈ２を満たすバイアス制御信号ＤＣ２とを出力する。これによって、増幅用トランジスタ１４１のコレクタ端子には、バイアス制御信号ＤＣ１に応じた、直流電圧が供給される。

　また、逆に、バイアス制御部１０５は、直交変調方式からポーラ変調方式に切替える場合は、増幅用トランジスタ１４１のコレクタ端子に供給する直流電圧をオフして、レギュレータ１２の電源端子に供給する直流電圧をオンするために、ＤＣ１＜Ｖ_ｔｈ１を満たすバイアス制御信号ＤＣ１と、ＤＣ２＞Ｖ_ｔｈ２を満たすバイアス制御信号ＤＣ２とを出力する。これによって、レギュレータ１２の電源端子には、バイアス制御信号ＤＣ２に応じた直流電圧が供給される。すなわち、増幅用トランジスタ１４１のコレクタ端子には、振幅信号Ｍに応じた電圧が供給される。

　ここで、Ｖ_ｔｈ１、Ｖ_ｔｈ２とは、バイアス制御信号ＤＣ１、ＤＣ２のオン状態を規定するための閾値であり、任意の大きさに設定可能である。すなわち、バイアス制御信号ＤＣ１、ＤＣ２は、増幅用トランジスタ１４１のコレクタ端子に供給する直流電圧、及びレギュレータ１２の電源端子に供給する直流電圧のオン／オフを制御するための信号であるので、その目的を達成できるのであれば、任意の電圧値を用いても構わない。さらに、電力増幅部１４、及びレギュレータ１２の種類によっては、バイアス制御信号ＤＣ１、ＤＣ２として、電流値を用いても構わない。

　遅延調整回路２０は、バイアス制御信号ＤＣ１を所定の時間ｔ_１だけ遅延させる。遅延調整回路２１は、バイアス制御信号ＤＣ２を所定の時間ｔ_２だけ遅延させる。このため、遅延調整回路２０は、増幅用トランジスタ１４１のコレクタ端子に供給する直流電圧の切り替えを所定の時間ｔ_１だけ遅延させる。同様に、遅延調整回路２１は、レギュレータ１２の電源端子に供給する直流電圧の切り替えを所定の時間ｔ_２だけ遅延させる。これらの遅延時間ｔ_１、ｔ_２は、送信回路１の動作モード切り替え時に、増幅用トランジスタ１４１のコレクタ端子が、無入力状態にならないように調整される。

　ここで、遅延調整回路２０による遅延時間ｔ_１を除き、バイアス制御部１０５から、増幅用トランジスタ１４１のコレクタ端子までの経路で発生する遅延時間をｄ_１とする。また、遅延調整回路２１による遅延時間ｔ_２を除き、バイアス制御部１０５から、レギュレータ１２を介して、増幅用トランジスタ１４１のコレクタ端子までの経路で発生する遅延時間をｄ_２とする。

　この場合、遅延調整回路２０による遅延時間ｔ_１を合わせると、バイアス制御部１０５から、増幅用トランジスタ１４１のコレクタ端子までの経路による遅延時間はｔ_１＋ｄ_１となる。また、遅延調整回路２１による遅延時間ｔ_２を合わせると、バイアス制御部１０５から、レギュレータ１２を介して、増幅用トランジスタ１４１のコレクタ端子までの経路による遅延時間はｔ_２＋ｄ_２となる。

　すなわち、直交変調方式からポーラ変調方式に切替える場合は、増幅用トランジスタ１４１のコレクタ端子が無入力状態にならないためには、ｔ_１＋ｄ_１＞ｔ_２＋ｄ_２という条件を満たす必要がある。逆に、ポーラ変調方式から直交変調方式に切り替える場合は、増幅用トランジスタ１４１のコレクタ端子が無入力状態にならないためには、ｔ_１＋ｄ_１＜ｔ_２＋ｄ_２という条件を満たす必要がある。

　ここで、遅延時間ｄ_１、ｄ_２は、回路素子のばらつきや温度変化等によって値が変化するので、遅延時間ｄ_１の最小値をｍｉｎ（ｄ_１）とし、遅延時間ｄ_２の最大値をｍａｘ（ｄ_２）とすると、直交変調方式からポーラ変調方式に切り替える場合は、ｔ_１＋ｍｉｎ（ｄ_１）＞ｔ_２＋ｍａｘ（ｄ_２）を満たすように遅延時間ｔ_１、ｔ_２を設定する必要がある。逆に、ポーラ変調方式から直交変調方式に切替える場合は、遅延時間ｄ_１の最大値をｍａｘ（ｄ_１）とし、遅延時間ｄ_２の最小値をｍｉｎ（ｄ_２）とすると、ｔ_１＋ｍａｘ（ｄ_１）＜ｔ_２＋ｍｉｎ（ｄ_２）を満たすように遅延時間ｔ_１、ｔ_２を設定する必要がある。

　図６Ａは、遅延調整回路２０の構成の一例を示すブロック図である。図６Ａにおいて、遅延調整回路２０は、第１の高速スイッチ２０１と、第２の高速スイッチ２０２と、第１の伝送線路２０３と、第２の伝送線路２０４とを用いて構成される。第１の伝送線路２０３は、低遅延の伝送線路であり、その遅延時間はＤ_１０である。一方、第２の伝送線路２０４は、大遅延の伝送線路であり、その遅延時間はＤ_１１である。第１の高速スイッチ２０１、及び第２の高速スイッチ２０２の切り替えにより、遅延時間ｔ_１は、Ｄ_１０もしくはＤ_１１に設定される。

　図６Ｂは、遅延調整回路２１の構成の一例を示すブロック図である。図６Ｂにおいて、遅延調整回路２１は、第１の高速スイッチ２１１と、第２の高速スイッチ２１２と、第１の伝送線路２１３と、第２の伝送線路２１４とを用いて構成される。第１の伝送線路２１３は、低遅延の伝送線路であり、その遅延時間はＤ_２０である。一方、第２の伝送線路２１４は、大遅延の伝送線路であり、その遅延時間はＤ_２１である。高速スイッチ２１１、２１２の切り替えにより、遅延時間ｔ_２は、Ｄ_２０もしくはＤ_２１に設定される。

　直交変調方式からポーラ変調方式に切り替える際は、ｔ_１＝Ｄ_１１、ｔ_２＝Ｄ_２０と設定し、ポーラ変調方式から直交変調方式に切り替える際は、ｔ_１＝Ｄ_１０、ｔ_２＝Ｄ_２１と設定する。Ｄ_１１は、（Ｄ_１１－Ｄ_２０）＞ｍａｘ（ｄ_２）－ｍｉｎ（ｄ_１）を満たし、Ｄ_２１は、（Ｄ_２１－Ｄ_１０）＞　ｍａｘ（ｄ_１）－ｍｉｎ（ｄ_２）を満たすように設計される。

　バイアス回路切り替え後は、次の切り替えに備えて、ｔ_１とｔ_２との値を設定する。例えば、直交変調方式からポーラ変調方式に切り替えた後は、ｔ_１＝Ｄ_１０、ｔ_２＝Ｄ_２１に設定する。逆に、ポーラ変調方式から直交変調方式に切替えた場合は、ｔ_１＝Ｄ_１１、ｔ_２＝Ｄ_２０に設定する。このように遅延時間を制御することによって、常に増幅用トランジスタ１４１のコレクタ端子に、バイアス制御信号ＤＣ１の応じた直流電圧、又は振幅信号Ｍに応じた電圧が供給され、増幅用トランジスタ１４１のコレクタ端子が無入力状態になることを防ぐことができる。

　なお、送信回路１は、ｔ_１＝０のときに、増幅用トランジスタ１４１のコレクタ端子が無入力状態になることを防ぐことができる場合は、遅延調整回路２０を備える必要はない。同様に、送信回路１は、ｔ_２＝０のときに、増幅用トランジスタ１４１のコレクタ端子が無入力状態になることを防ぐことができる場合は、遅延調整回路２１を備える必要はない。

　次に、バイアス制御部１０５が、バイアス制御信号ＤＣ３、ＤＣ４を出力し、第１の可変利得アンプ１７１、及び第２の可変利得アンプ１７２を切替える場合の動作について説明する。バイアス制御部１０５は、モード切替制御部１０２から動作モードの切替を指示されると、バイアス制御信号ＤＣ３を、遅延調整回路２２を介して、第１の可変利得アンプ１７１に出力する。また、バイアス制御部１０５は、バイアス制御信号ＤＣ４を、遅延調整回路２３を介して、第２の可変利得アンプ１７２に出力する。

　具体的には、バイアス制御部１０５は、ポーラ変調方式から直交変調方式に切替える場合は、第１の可変利得アンプ１７１をオンして、第２の可変利得アンプ１７２をオフするために、ＤＣ３＞Ｖ_ｔｈ３を満たすバイアス制御信号ＤＣ３と、ＤＣ４＜Ｖ_ｔｈ４を満たすバイアス制御信号ＤＣ４とを出力する。また、逆に、バイアス制御部１０５は、直交変調方式からポーラ変調方式に切替える場合は、第１の可変利得アンプ１７１をオフして、第２の可変利得アンプ１７２をオンするために、ＤＣ３＜Ｖ_ｔｈ３を満たすバイアス制御信号ＤＣ３と、ＤＣ４＞Ｖ_ｔｈ４を満たすバイアス制御信号ＤＣ４とを出力する。

　ここで、Ｖ_ｔｈ３、Ｖ_ｔｈ４とは、バイアス制御信号ＤＣ３、ＤＣ４のオン状態を規定するための閾値であり、任意の大きさに設定可能である。すなわち、バイアス制御信号ＤＣ３、ＤＣ４とは、第１の可変利得アンプ１７１、及び第２の可変利得アンプ１７２のオン／オフを制御するための信号であるので、その目的を達成できるのであれば、任意の電圧値を用いても構わない。さらに、第１の可変利得アンプ１７１、及び第２の可変利得アンプ１７２の種類によっては、バイアス制御信号ＤＣ３、ＤＣ４として、電流値を用いても構わない。

　遅延調整回路２２は、バイアス制御信号ＤＣ３を所定の時間ｔ_３だけ遅延させる。遅延調整回路２３は、バイアス制御信号ＤＣ４を所定の時間ｔ_４だけ遅延させる。このため、遅延調整回路２２は、第１の可変利得アンプ１７１の切り替えを所定の時間ｔ_３だけ遅延させる。同様に、遅延調整回路２３は、第２の可変利得アンプ１７２の切り替えを所定の時間ｔ_４だけ遅延させる。これらの遅延時間ｔ_３、ｔ_４は、送信回路１の動作モード切り替え時に、増幅用トランジスタ１４１のベース端子が無入力状態にならないように調整される。

　ここで、遅延調整回路２２による遅延時間ｔ_３を除き、バイアス制御部１０５から、振幅位相変調部１９、及び第１の可変利得アンプ１７１を介して、増幅用トランジスタ１４１のベース端子までの経路で発生する遅延時間をｄ_３とする。また、遅延調整回路２３による遅延時間ｔ_４を除き、バイアス制御部１０５から、位相変調部１３、及び第２の可変利得アンプ１７２を介して、増幅用トランジスタ１４１のベース端子までの経路で発生する遅延時間をｄ_４とする。

　この場合、遅延調整回路２２による遅延時間ｔ_３を合わせると、バイアス制御部１０５から、振幅位相変調部１９、及び第１の可変利得アンプ１７１を介して、増幅用トランジスタ１４１のベース端子までの経路による遅延時間はｔ_３＋ｄ_３となる。また、遅延調整回路２３による遅延時間ｔ_４を合わせると、バイアス制御部１０５から、位相変調部１３、及び第２の可変利得アンプ１８を介して、増幅用トランジスタ１４１のベース端子までの経路による遅延時間はｔ_４＋ｄ_４となる。

　すなわち、直交変調方式からポーラ変調方式に切替える場合は、増幅用トランジスタ１４１のベース端子が無入力状態にならないためには、ｔ_３＋ｄ_３＞ｔ_４＋ｄ_４という条件を満たす必要がある。このときの、第１の可変利得アンプ１７１及び第２の可変利得アンプ１７１の入力電圧及び出力電流の関係は、例えば、図７Ａに示すようになる。また、逆に、ポーラ変調方式から直交変調方式に切り替える場合は、増幅用トランジスタ１４１のベース端子が無入力状態にならないためには、ｔ_３＋ｄ_３＜ｔ_４＋ｄ_４という条件を満たす必要がある。このときの、第１の可変利得アンプ１７１及び第２の可変利得アンプ１７２の入力電圧及び出力電流の関係は、例えば、図７Ｂに示すようになる。

　ここで、遅延時間ｄ_３、ｄ_４は、回路素子のばらつきや温度変化等によって値が変化するので、遅延時間ｄ_３の最小値をｍｉｎ（ｄ_３）とし、遅延時間ｄ_４の最大値をｍａｘ（ｄ_４）とすると、直交変調方式からポーラ変調方式に切り替える場合は、ｔ_３＋ｍｉｎ（ｄ_３）＞ｔ_４＋ｍａｘ（ｄ_４）を満たすように遅延時間ｔ_３、ｔ_４を設定する必要がある。逆に、ポーラ変調方式から直交変調方式に切替える場合は、遅延時間ｄ_３の最大値をｍａｘ（ｄ_３）とし、遅延時間ｄ_４の最小値をｍｉｎ（ｄ_４）とすると、ｔ_３＋ｍａｘ（ｄ_３）＜ｔ_４＋ｍｉｎ（ｄ_４）を満たすように遅延時間ｔ_３、ｔ_４を設定する必要がある。

　図８Ａは、遅延調整回路２２の構成の一例を示すブロック図である。図８Ａにおいて、遅延調整回路２２は、第１の高速スイッチ２２１と、第２の高速スイッチ２２２と、第１の伝送線路２２３と、第２の伝送線路２２４とを用いて構成される。第１の伝送線路２２３は、低遅延の伝送線路であり、その遅延時間はＤ_３０である。一方、第２の伝送線路２２４は、大遅延の伝送線路であり、その遅延時間はＤ_３１である。第１の高速スイッチ２２１、及び第２の高速スイッチ２２２の切り替えにより、遅延時間ｔ_３は、Ｄ_３０もしくはＤ_３１に設定される。

　図８Ｂは、遅延調整回路２３の構成の一例を示すブロック図である。図８Ｂにおいて、遅延調整回路２３は、第１の高速スイッチ２３１と、第２の高速スイッチ２３２と、第１の伝送線路２３３と、第２の伝送線路２３４とを用いて構成される。第１の伝送線路２３３は、低遅延の伝送線路であり、その遅延時間はＤ_４０である。一方、第２の伝送線路２３４は、大遅延の伝送線路であり、その遅延時間はＤ_４１である。高速スイッチ２３１、２３２の切り替えにより、遅延時間ｔ_４は、Ｄ_４０もしくはＤ_４１に設定される。

　直交変調方式からポーラ変調方式に切り替える際は、ｔ_３＝Ｄ_３１、ｔ_４＝Ｄ_４０と設定し、ポーラ変調方式から直交変調方式に切り替える際は、ｔ_３＝Ｄ_３０、ｔ_４＝Ｄ_４１と設定する。Ｄ_３１は、（Ｄ_３１－Ｄ_４０）＞ｍａｘ（ｄ_４）－ｍｉｎ（ｄ_３）を満たし、Ｄ_４１は、（Ｄ_４１－Ｄ_３０）＞　ｍａｘ（ｄ_３）－ｍｉｎ（ｄ_４）を満たすように設計される。

　切替え後は、次の切り替えに備えて、ｔ_３とｔ_４との値を設定する。例えば、直交変調方式からポーラ変調方式に切り替えた後は、ｔ_３＝Ｄ_３０、ｔ_４＝Ｄ_４１に設定する。逆に、ポーラ変調方式から直交変調方式に切替えた場合は、ｔ_３＝Ｄ_３１、ｔ_４＝Ｄ_４０に設定する。このように遅延時間を制御することによって、常に第１の可変利得アンプ１７１と、第２の可変利得アンプ１７２のうち少なくとも一方がオンとなり、増幅用トランジスタ１４１のベース端子が無入力状態になることを防ぐことができる。

　なお、送信回路１は、ｔ_３＝０のときに、増幅用トランジスタ１４１のベース端子が、無入力状態になることを防ぐことができる場合は、遅延調整回路２２を備える必要はない。同様に、送信回路１は、ｔ_４＝０のときに、増幅用トランジスタ１４１のベース端子が無入力状態になることを防ぐことができる場合は、遅延調整回路２３を備える必要はない。

　次に、バイアス制御部１０５が、バイアス制御信号ＤＣ５、ＤＣ６を出力し、電力増幅部１４のバイアス電圧を切替える場合の動作の詳細について説明する。バイアス制御部１０５は、モード切替制御部１０２から動作モードの切替を指示されると、第１のバイアス回路１５を制御するためのバイアス制御信号ＤＣ５を、遅延調整回路２４に供給すると共に、第２のバイアス回路１６を制御するためのバイアス制御信号ＤＣ６を、遅延調整回路２５に供給する。例えば、バイアス制御部１０５は、ポーラ変調方式から直交変調方式に切替える場合は、第１のバイアス回路１５をオンして、第２のバイアス回路１６をオフするために、ＤＣ５＞Ｖ_ｔｈ5を満たすバイアス制御信号ＤＣ５と、ＤＣ６＜Ｖ_ｔｈ6を満たすバイアス制御信号ＤＣ６とを出力する。

　ここで、Ｖ_ｔｈ5、Ｖ_ｔｈ6とは、バイアス制御信号ＤＣ５、ＤＣ６のオン状態を規定するための閾値であり、任意の大きさに設定可能である。すなわち、バイアス制御信号ＤＣ５、ＤＣ６とは、第１のバイアス回路１５、及び第２のバイアス回路１６のオン／オフを制御するための信号であるので、その目的を達成できるのであれば、任意の電圧値を用いても構わない。さらに、第１のバイアス回路１５、及び第２のバイアス回路１６の種類によっては、バイアス制御信号ＤＣ５、ＤＣ６として、電流値を用いても構わない。

　遅延調整回路２４を介して供給されるバイアス制御信号ＤＣ５が、第１のバイアス回路１５がオンとなる閾値Ｖ_ｔｈ5よりも大きい場合、第１のバイアス回路１５は、電力増幅部１４にバイアス電圧を供給する。同様に、遅延調整回路２５を介して供給されるバイアス制御信号ＤＣ６が、第２のバイアス回路１６がオンとなる閾値Ｖ_ｔｈ6よりも大きい場合、第２のバイアス回路１６は、電力増幅部１４にバイアス電圧を供給する。

　遅延調整回路２４は、第１のバイアス回路１５の切り替えを所定の時間ｔ_５だけ遅延させる。遅延調整回路２５は、第２のバイアス回路１６の切り替えを所定の時間ｔ_６だけ遅延させる。具体的には、遅延調整回路２４は、バイアス制御信号ＤＣ５を所定の時間ｔ_５だけ遅延させる。同様に、遅延調整回路２５は、バイアス制御信号ＤＣ６を所定の時間ｔ_６だけ遅延させる。これらの遅延時間ｔ_５、ｔ_６は、送信回路１の動作モード切り替え時に、電力増幅部１４が無バイアス状態にならないように調整される。

　ここで、遅延調整回路２４による遅延時間ｔ_５を除き、バイアス制御部１０５から、第１のバイアス回路１５を介して、増幅用トランジスタ１４１のベース端子までの経路で発生する遅延時間をｄ_５とする。また、遅延調整回路２５による遅延時間ｔ_６を除き、バイアス制御部１０５から、第２のバイアス回路１６を介して、増幅用トランジスタ１４１のベース端子までの経路で発生する遅延時間をｄ_６とする。

　この場合、遅延調整回路２４による遅延時間ｔ_５を含み、バイアス制御部１０５から、第１のバイアス回路１５を介して、増幅用トランジスタ１４１のベース端子までの経路による遅延時間はｔ_５＋ｄ_５となる。また、遅延調整回路２５による遅延時間ｔ_６を含み、バイアス制御部１０５から、第２のバイアス回路１６を介して、増幅用トランジスタ１４１のベース端子までの経路による遅延時間はｔ_６＋ｄ_６となる。すなわち、第１のバイアス回路１５から第２のバイアス回路１６に切り替える場合は、電力増幅部１４が無バイアス状態にならないためには、ｔ_５＋ｄ_５＞ｔ_６＋ｄ_６という条件を満たす必要がある。このときの、第１のバイアス回路１５及び第２のバイアス回路１６の入力電圧及び出力電流の関係は、例えば、図９Ａに示すようになる。

　また、逆に、第２のバイアス回路１６から第１のバイアス回路１５に切り替える場合は、電力増幅部１４が無バイアス状態にならないためには、ｔ_５＋ｄ_５＜ｔ_６＋ｄ_６という条件を満たす必要がある。このときの、第１のバイアス回路１５及び第２のバイアス回路１６の入力電圧及び出力電流の関係は、例えば、図９Ｂに示すようになる。

　ここで、遅延時間ｄ_５、ｄ_６は、回路素子のばらつきや温度変化等によって値が変化するので、遅延時間ｄ_５の最小値をｍｉｎ（ｄ_５）とし、遅延時間ｄ_６の最大値をｍａｘ（ｄ_６）とすると、第１のバイアス回路１５から第２のバイアス回路１６に切り替える場合は、ｔ_５＋ｍｉｎ（ｄ_５）＞ｔ_６＋ｍａｘ（ｄ_６）を満たすように遅延時間ｔ_５、ｔ_６を設定する必要がある。逆に、第２のバイアス回路１６から第１のバイアス回路１５に切り替える場合は、遅延時間ｄ_５の最大値をｍａｘ（ｄ_５）とし、遅延時間ｄ_６の最小値をｍｉｎ（ｄ_６）とすると、ｔ_５＋ｍａｘ（ｄ_５）＜ｔ_６＋ｍｉｎ（ｄ_６）を満たすように遅延時間ｔ_５、ｔ_６を設定する必要がある。

　図１０Ａは、遅延調整回路２４の構成の一例を示すブロック図である。図１０Ａにおいて、遅延調整回路２４は、第１の高速スイッチ２４１と、第２の高速スイッチ２４２と、第１の伝送線路２４３と、第２の伝送線路２４４とを用いて構成される。第１の伝送線路２４３は、低遅延の伝送線路であり、その遅延時間はＤ_５０である。一方、第２の伝送線路２４４は、大遅延の伝送線路であり、その遅延時間はＤ_５１である。高速スイッチ２４１、２４２の切り替えにより、遅延時間ｔ_５は、Ｄ_５０もしくはＤ_５１に設定される。

　図１０Ｂは、遅延調整回路２５の構成の一例を示すブロック図である。図１０Ｂにおいて、遅延調整回路２５は、第１の高速スイッチ２５１と、第２の高速スイッチ２５２と、第１の伝送線路２５３と、第２の伝送線路２５４とを用いて構成される。第１の伝送線路２５３は、低遅延の伝送線路であり、その遅延時間はＤ_２０である。一方、第２の伝送線路２５４は、大遅延の伝送線路であり、その遅延時間はＤ_２１である。高速スイッチ２５１、２５２の切り替えにより、遅延時間ｔ_６は、Ｄ_６０もしくはＤ_６１に設定される。

　第１のバイアス回路１５から第２のバイアス回路１６に切り替える際は、ｔ_５＝Ｄ_５１、ｔ_６＝Ｄ_６０と設定し、第２のバイアス回路１６から第１のバイアス回路１５に切り替える際は、ｔ_５＝Ｄ_５０、ｔ_６＝Ｄ_６１と設定する。Ｄ_５１は、（Ｄ_５１－Ｄ_６０）＞ｍａｘ（ｄ_６）－ｍｉｎ（ｄ_５）を満たし、Ｄ_６１は、（Ｄ_６１－Ｄ_５０）＞ｍａｘ（ｄ_５）－ｍｉｎ（ｄ_６）を満たすように設計される。

　バイアス回路切り替え後は、次の切り替えに備えて、ｔ_５とｔ_６との値を設定する。例えば、第１のバイアス回路１５から第２のバイアス回路１６に切り替えた後は、ｔ_５＝Ｄ_５０、ｔ_６＝Ｄ_６１に設定する。このように遅延時間を制御することによって、常に第１のバイアス回路１５と、第２のバイアス回路１６のうち少なくとも一方のバイアス回路がオンとなり、電力増幅部１４が無バイアス状態になることを防ぐことができる。

　なお、送信回路１は、ｔ_５＝０のときに、電力増幅部１４が無バイアス状態になることを防ぐことができる場合は、遅延調整回路２４を備える必要はない。同様に、送信回路１は、ｔ_６＝０のときに、電力増幅部１４が無バイアス状態になることを防ぐことができる場合は、遅延調整回路２５を備える必要はない。

　また、遅延調整回路２４は、第１のバイアス回路１５の出力端子と電力増幅部１４の増幅用トランジスタ１４１のベース端子との間に設置しても同様の効果が得られる。同様に、遅延調整回路２５は、第２のバイアス回路１６の出力端子と電力増幅部１４の増幅用トランジスタ１４１のベース端子との間に設置しても同様の効果が得られる。

　なお、上述した説明では、電力増幅部１４が備える増幅用トランジスタ１４１がバイポーラトランジスタであることを想定して説明したが、増幅用トランジスタ１４１が電界効果トランジスタ（ＦＥＴ）であっても、同様の効果を得ることができる。また、電力増幅部１４は、多段構成であってもよい。

　次に、分配器２６、ディテクタ２７、比較部１０６、及びゲイン制御部１０４で構成されるループ（以下、パワー制御ループと記す）の動作について説明する。パワー制御ループは、送信回路１の動作モードを切り替えたときに、送信回路１（すなわち、電力増幅部１４）の出力パワーが不連続に変動することを防止するために動作する。この場合、例えば、ディテクタ２７には、パワー情報Ｐが入力される。ディテクタ２７は、パワー情報Ｐに基づいて、送信回路１の動作モードが切り替わるタイミングを検出する。なお、ディテクタ２７は、モード切替判断部１０１の判断に従って、送信回路１の動作モードが切り替わるタイミングを検出してもよい。ディテクタ２７は、送信回路１の動作モードが切り替わるタイミングに合わせて動作し、分配器２６の出力を検波し、分配器２６の出力電力に比例した電圧値を比較部１０６に出力する。

　比較部１０６は、モード切り替え前に検出したディテクタ２７の検出電圧Ｖ_ｄｅｔ０と、モード切り替え直後のディテクタ２７の検出電圧Ｖ_ｄｅｔ１とを比較し、それらの差分ΔＶ_ｄｅｔをゲイン制御部１０４に出力する。ゲイン制御部１０４は、パワー情報Ｐと比較部１０６から出力される差分ΔＶ_ｄｅｔとに基づいて、電力増幅部１４の出力パワーが指定された出力レベルに収束するように、第１の可変利得アンプ１７１の利得Ｇ１、第２の可変利得アンプ１７２の利得Ｇ２、及び第３の可変アンプ１７３の利得Ｇ３を算出する。ゲイン制御部１０４は、パワー情報Ｐと、比較部１０６から出力される差分ΔＶ_ｄｅｔとを用いた所定の演算によって、利得Ｇ１と、利得Ｇ２と、利得Ｇ３とを算出することが可能である。あるいは、ゲイン制御部１０４は、ルックアップテーブル（ＬＵＴ）を参照することで、利得Ｇ１と、利得Ｇ２と、利得Ｇ３とを算出することも可能である。ただし、ルックアップテーブルには、パワー情報Ｐと、比較部１０６から出力される差分ΔＶ_ｄｅｔとに対応した最適な利得Ｇ１、Ｇ２、Ｇ３が予め設定されているものとする。

　第１の可変利得アンプ１７１は、ゲイン制御部１０４が出力した利得Ｇ１で、振幅位相変調部１９の出力信号を増幅する。第２の可変利得アンプ１７２は、ゲイン制御部１０４が出力した利得Ｇ２で、位相変調部１３の出力信号を増幅する。第３の可変利得アンプ１７３は、ゲイン制御部１０４が出力した利得Ｇ３で、振幅信号Ｍを増幅する。これによって、送信回路１は、動作モードを切り替えたときに、出力パワーが不連続に変動することを防止できる。なお、第３の可変利得アンプ１７３は、動作モードが直交変調方式である場合は、制御部１１（バイアス制御部１０５）の制御により、動作を停止することが可能である。

　次に、Ｗ－ＣＤＭＡ規格において、送信回路１の動作モードをポーラ変調方式から、直交変調方式に切替える場合の例を用いて、本実施形態の効果について説明する。図１１Ａは、送信回路１の動作モードの切替え時に、遅延調整回路２０～２５を用いた遅延調整を行わなかった場合の送信回路１の出力パワー遷移の一例を示す図である。図１１Ｂは、送信回路１の動作モードの切替え時に、遅延調整回路２０～２５を用いた遅延調整を行った場合の送信回路１の出力パワー遷移の一例を示す図である。図１１Ａ，１１Ｂでは、シンボルとシンボルとの境界を０μｓｅｃのところに設定してある。

　上述したように、Ｗ－ＣＤＭＡ規格では、シンボル境界の前後の所定期間（例えば、２５μｓｅｃ）内に、電力増幅部１４の出力信号を指定されたパワーレベルに変更する必要がある。図１１Ａに示すように、遅延調整回路２０～２５を用いた調整をしなかった場合、増幅用トランジスタ１４１の各端子が無入力状態になる期間が発生し、電力増幅部１４の出力信号が一旦途切れることになる。このため、電力増幅部１４の出力パワーを検出するディテクタ２７の立ち上がりが遅れ、シンボル境界の前後の所定期間内に、電力増幅部１４の出力パワーが指定されたパワーレベルに収束しない可能性がある。

　一方、図１１Ｂに示すように、増幅用トランジスタ１４１の各端子が無入力状態にならないように、遅延調整回路２０～２５を用いて調整調整した場合、電力増幅部１４の出力信号が一旦途切れることを防止できる。このため、電力増幅部１４の出力パワーを検出するディテクタ２７がすぐに立ち上がり、シンボル境界の前後の所定期間内に、電力増幅部１４の出力信号が指定されたパワーレベルに収束する可能性が高くなる。

　なお、上述した送信回路１は、第１～３の可変利得アンプ１７１～１７３を備える構成であるとしたが、第１～３の可変利得アンプ１７１～１７３のうち、少なくともいずれか１つを備える構成であってもよい。この場合、ゲイン制御部１０４は、パワー情報Ｐと比較部１０６から出力される差分ΔＶ_ｄｅｔとに基づいて、電力増幅部１４の出力パワーが指定された出力レベルに収束するように、第１の可変利得アンプ１７１の利得Ｇ１、第２の可変利得アンプ１７２の利得Ｇ２、又は第３の可変アンプ１７３の利得Ｇ３のうち、少なくともいずれか１つの利得を算出する。これによっても、送信回路１は、動作モードを切り替えたときに、出力パワーが不連続に変動することを防止できる。

　また、送信回路１は、第１～３の可変利得アンプ１７１～１７３を備える代わりに、制御部１１が、出力するＩ，Ｑ信号、位相信号θ、及び振幅信号Ｍのうち、少なくともいずれか１つの大きさを調整する構成であってもよい。

　また、送信回路１は、図１２Ａに示す送信回路１ａように、レギュレータ１２が、送信回路１ａの動作モードに応じて、振幅信号Ｍに応じた電圧、又は直流電圧を電力増幅部１４に供給する構成であってもよい。この場合、レギュレータ１２には、制御部１１から、送信回路１ａの動作モードに応じて、振幅信号Ｍ又は直流電圧制御信号ＤＣ１ａが入力される。レギュレータ１２は、入力された振幅信号Ｍに応じた電圧、又は直流電圧制御信号ＤＣ１ａに応じた直流電圧を電力増幅部１４に供給する。

　また、送信回路１は、図１２Ｂに示す送信回路１ｂのように、送信回路１ｂの動作モードに応じて、バイアス回路の切り替えを行わない構成であってもよい。この場合、制御部１１ｂは、バイアス回路１５ｂを動作させるバイアス制御信号ＤＣ５ｂを出力する。電力増幅部１４には、送信回路１ｂの動作モードに関係なく、バイアス回路１５ｂからバイアス電圧が供給される。

　また、送信回路１は、図１２Ａに示す送信回路１ａと、図１２Ｂに示す送信回路１ｂとを組み合わせて、図１２Ｃに示す送信回路１ｃのような構成であってもよい。図１２Ｃにおいて、レギュレータ１２は、送信回路１ｃの動作モードに応じて、振幅信号Ｍに応じた電圧、又は直流電圧を電力増幅部１４に供給する。電力増幅部１４には、送信回路１ｃの動作モードに関係なく、バイアス回路１５ｂからバイアス電圧が供給される。

　また、上述した送信回路１では、制御部１１がバイアス制御信号ＤＣ１～ＤＣ６を出力することで、電力増幅部１４、レギュレータ１２、第１の可変利得アンプ１７１、第２の可変利得アンプ１７２、第１のバイアス回路１５、及び第２のバイアス回路１６等に電圧を供給していたが、図１３に示す送信回路１ｄのように、ＤＣ電源発生部２８～３３をさらに備える構成であってもよい。

　図１３は、ＤＣ電源発生部２８～３３を備える送信回路１ｄの構成の一例を示すブロック図である。図１３において、ＤＣ電源発生部２８は、バイアス制御信号ＤＣ１に従って、増幅用トランジスタ１４１のコレクタ端子に直流電圧を供給する。ＤＣ電源発生部２９は、バイアス制御信号ＤＣ２に従って、レギュレータ１２に直流電圧を供給する。ＤＣ電源発生部３０は、バイアス制御信号ＤＣ３に従って、第１の可変利得アンプ１７１に直流電圧を供給する。ＤＣ電源発生部３１は、バイアス制御信号ＤＣ４に従って、第２の可変利得アンプ１７２に直流電圧を供給する。ＤＣ電源発生部３２は、バイアス制御信号ＤＣ５に従って、第１のバイアス回路１５に直流電圧を供給する。ＤＣ電源発生部３３は、バイアス制御信号ＤＣ６に従って、第２のバイアス回路１６に直流電圧を供給する。

　また、上述した送信回路１、１ａ、１ｂ、１ｃ、１ｄは、遅延調整回路２０～２５を備えていたが、図１４に示す送信回路１ｅのように、遅延調整回路２０～２５を備えず、遅延調整回路２０～２５に相当する機能を制御部１１ｅが備えるものであってもよい。この場合、制御部１１ｅは、バイアス制御信号ＤＣ１～ＤＣ６を出力するタイミングを調整し、直交変調方式と、ポーラ変調方式とを切替えるタイミングを調整する。

　また、上述した送信回路１，１ａ，１ｂ、１ｃ、１ｄ、１ｅは、制御部１１、第３の可変利得アンプ１７３、位相変調部１３、振幅位相変調部１９、及びディテクタ２７等が、デジタル部品かアナログ部品かに応じて、ＤＡＣ（デジタルアナログ変換器）、及びＡＤＣ（アナログデジタル変換器）をさらに備える構成であってもよい。例えば、図１５に示すように、制御部１１がデジタル部品で構成され、第３の可変利得アンプ１７３、位相変調部１３、振幅位相変調部１９がアナログ部品で構成される場合には、送信回路１ｆは、ＤＡＣ３４～３７を備える。また、図１５に示すように、制御部１１がデジタル部品で構成され、ディテクタ２７がアナログ部品で構成される場合は、送信回路１ｆは、ＡＤＣ３８を備える。

　また、上述した送信回路１ｆは、それぞれ個別にＤＡＣ３４～３７を備えていたが、これらのＤＡＣ３４～３７は共用されていてもよい。例えば、図１６Ａに示す送信回路１ｇのように、ＤＡＣ３４とＤＡＣ３５とが共用されていてもよい。同様に、ＤＡＣ３６とＤＡＣ３７とが共用されていてもよい。これによって、送信回路１ｇは、使用するＤＡＣの数を減らすことができる。なお、図１６Ａに示す送信回路１ｇでは、説明を簡単にするため、遅延調整回路２１～２５の記載を省略している。なお、送信回路１ｇは、遅延調整回路２１～２５を備える代わりに、制御部１１が遅延調整回路２０～２５に相当する機能を備えるものであってもよい。同様に、送信回路１ｇは、ＤＣ電源発生部２８～３３を備えるものであってもよい。

　ただし、図１６Ａに示す送信回路１ｇにおいて、ＤＡＣ３４とＤＡＣ３５とが共用され、ＤＡＣ３６とＤＡＣ３７とが共用された場合、送信回路１ｇの動作モードの切替え時に、増幅用トランジスタ１４１のコレクタ端子への入力、及び増幅用トランジスタ１４１のベース端子への入力が無入力状態になる可能性があった。これを防ぐために、上述した送信回路１ｇは、図１６Ｂに示す送信回路１ｈのように、ＤＣ電源発生部４２をさらに備える構成であってもよい。図１６Ｂにおいて、ＤＡＣ４０は、ＤＡＣ３４とＤＡＣ３５とが共用されたものである。ＤＡＣ４１は、ＤＡＣ３６とＤＡＣ３７とが共用されたものである。

　図１６Ｂにおいて、送信回路１ｈの動作モードを直交変調方式からポーラ変調方式に切り替える場合、ＤＡＣ４０は、振幅信号Ｍをレギュレータ１２に入力するように接続が切り替えられ、ＤＡＣ４１は、位相信号θを位相変調部１３に入力するように接続が切り替えられる。また、ＤＡＣ４０，４１の接続の切り替えと同時に、ＤＣ電源発生部４２は、増幅用トランジスタ１４１のベース端子への入力が無入力状態にならないように、振幅位相変調部１９のＩ端子４３に所定時間接続され、Ｉ端子４３に直流電圧を供給する。なお、ＤＣ電源発生部４２は、振幅位相変調部１９のＱ端子４４に所定時間接続され、Ｑ端子４４に直流電圧を供給するものであってもよい。

　逆に、送信回路１ｈの動作モードをポーラ変調方式から直交変調方式に切り替える場合、ＤＡＣ４０は、Ｉ信号を振幅位相変調部１９に入力するように接続が切り替えられ、ＤＡＣ４１は、Ｑ信号を振幅位相変調部１９に入力するように接続が切り替えられる。また、ＤＡＣ４０，４１の接続の切り替えと同時に、ＤＣ電源発生部４２は、増幅用トランジスタ１４１のコレクタ端子への入力が無入力状態にならないように、第３の可変利得アンプ１７３に所定時間接続され、直流電圧を供給する。これら接続の切り替えは、制御部１１の制御により行われる。

　すなわち、この動作モードの切替え時に、増幅用トランジスタ１４１のコレクタ端子への入力、及び増幅用トランジスタ１４１のベース端子への入力が無入力状態にならないように、ＤＣ電源発生部４２は、振幅位相変調部１９のＩ端子４３（又はＱ端子４４）、又はレギュレータ１２に接続され、直流電圧を供給する。これによって、送信回路１ｇは、動作モードの切替え時に、増幅用トランジスタ１４１のコレクタ端子への入力、及び増幅用トランジスタ１４１のベース端子への入力が無入力状態になることを防止できる。

　以上のように、本発明の第１の実施形態に係る送信回路は、動作モードの切替え時に、増幅用トランジスタ１４１のコレクタ端子に供給する電圧を切替えるタイミングを調整することで、増幅用トランジスタ１４１のコレクタ端子が無入力状態になることを防止できる。また、送信回路は、第１の可変利得アンプ１７１、及び第２の可変利得アンプ１７２を切替えるタイミングを調整することで、増幅用トランジスタ１４１のベース端子が無入力状態になることを防止できる。また、送信回路は、動作モードの切り替え時に、第１のバイアス回路１５、及び第２のバイアス回路１６の切り替えタイミングを調整することで、電力増幅部１４が無バイアス状態になることを防止できる。これによって、送信回路は、動作モードを切り替える時に、電力増幅部１４の出力信号が途切れることを防止し、動作モードの滑らかな切り替えが可能となる。

　また、送信回路は、動作モードの切り替え時に、帰還信号である電力増幅部１４の出力信号が途切れないので、ディテクタ２７が電力増幅部１４の出力パワーの変動を素早く検知することが可能となる。このため、送信回路１は、動作モードの切り替えに伴って、出力パワーが不連続に変動することを短時間で抑制することが可能となる。

　なお、本実施形態においては、制御部１１は、送信回路１の動作モードを直交変調方式か、あるいはポーラ変調方式かに切り替える動作を制御する場合の説明を行ったが、切り替える動作モードが直交変調方式とポーラ変調方式以外でも、本発明の効果を得ることは可能である。すなわち、電力増幅部１４の第１の入力端子に入力される信号と、第２の入力端子に入力される信号の少なくともどちらかが動作モードの切り替えに応じて切り替えられる場合、切り替えが発生する経路の遅延調整回路を上述のように制御することにより、電力増幅部１４の第１の入力端子、および第２の入力端子は無入力状態にならないため、同様の効果を得ることができる。

　（第２の実施形態）
　図１７は、本発明の第２の実施形態に係る通信機器の構成の一例を示すブロック図である。図１７を参照して、第２の実施形態に係る通信機器２００は、送信回路２１０、受信回路２２０、アンテナ共用部２３０、及びアンテナ２４０を備える。送信回路２１０は、上述した第１のいずれかに記載の送信回路である。アンテナ共用部２３０は、送信回路２１０から出力された送信信号をアンテナ２４０に伝達し、受信回路２２０に送信信号が漏れるのを防ぐ。また、アンテナ共用部２３０は、アンテナ２４０から入力された受信信号を受信回路２２０に伝達し、受信信号が送信回路２１０に漏れるのを防ぐ。

　従って、送信信号は、送信回路２１０から出力され、アンテナ共用部２３０を介してアンテナ２４０から空間に放出される。受信信号は、アンテナ２４０で受信され、アンテナ共用部２３０を介して受信回路２２０で受信される。第４の実施形態に係る通信機器２００は、第１の実施形態に係る送信回路を用いることで、送信信号の線形性を確保しつつ、かつ無線装置としての低歪みを実現することができる。また、送信回路２１０の出力に方向性結合器などの分岐がないため、送信回路２１０からアンテナ２４０までの損失を低減することが可能であり、送信時の消費電力を低減することができ、無線通信機器として、長時間の使用が可能となる。なお、通信機器２００は、送信回路２１０とアンテナ２４０とのみを備えた構成であってもよい。

　本発明に係る送信回路は、携帯電話や無線ＬＡＮなどの通信機器等に適用することができる。

　１　　送信回路
　１１　制御部
　１２　レギュレータ
　１３　位相変調部
　１４　電力増幅部
　１５、１６　　バイアス回路
　１７１，１７２，１７３　　可変利得アンプ
　１９　振幅位相変調部
　２０～２５　遅延調整回路
　２６　分配器
　２７　ディテクタ
　２８～３３、４２　ＤＣ電源発生部
　３４～３７、４０、４１　ＤＡＣ
　３８　ＡＤＣ
　１０１　モード切替判断部
　１０２　モード切替制御部
　１０３　信号生成部
　１０４　ゲイン制御部
　１０５　バイアス制御部
　１０６　比較部
　１２１　スイッチングレギュレータ
　１２２　シリーズレギュレータ
　１４１　増幅用トランジスタ
　２０１，２１１，２２１，２３１　第１の高速スイッチ
　２０２，２１２，２２２，２３２　第２の高速スイッチ
　２０３，２１３，２２３，２３３　第１の伝送線路
　２０４，２１４，２２４，２３４　第２の伝送線路
　２００　通信機器
　２１０　送信回路
　２２０　受信回路
　２３０　アンテナ共用器
　２４０　アンテナ
　５００、６００、７００　送信回路
　５０１　信号生成部
　５０２　位相変調部
　５０３　レギュレータ
　５０４、６１１　電力増幅部
　６１０　ＡＧＣアンプ
　６１２　バッファ
　６１３　振幅変調回路
　７１１　ＲＦ入力端子
　７１２　電力増幅部
　７１３　アンテナ
　７１４　制御信号入力端子
　７１５　切り替え制御回路
　７１７　入力側整合部
　７１８　増幅用トランジスタ
　７１９　出力側整合部
　７２０　バイアス切り替えスイッチ
　７２１　電源端子
　７２２　第１のバイアス回路
　７２３　第２のバイアス回路

Claims (26)

1. 　送信信号を出力する送信回路であって、
   　パワー情報に基づいて、前記送信回路の動作モードを直交変調方式か、又はポーラ変調方式に切替えるか否かを判断すると共に、前記送信回路の動作モードが直交変調方式であるときＩ，Ｑ信号から構成されるベクトル信号を出力し、前記送信回路の動作モードがポーラ変調方式であるとき振幅信号及び位相信号を出力する制御部と、
   　前記制御部が出力した前記ベクトル信号を振幅位相変調する振幅位相変調部と、
   　前記振幅位相変調部の出力信号を第１の利得で増幅する第１の可変利得アンプと、
   　前記制御部が出力した前記振幅信号に応じた電圧を出力するレギュレータと、
   　前記制御部が出力した前記位相信号を位相変調する位相変調部と、
   　前記位相変調部の出力信号を第２の利得で増幅する第２の可変利得アンプと、
   　前記送信回路の動作モードが直交変調方式であるとき所定の直流電圧が供給され、当該供給された直流電圧を用いて、前記第１の可変利得アンプの出力信号を増幅し、前記送信回路の動作モードがポーラ変調方式であるとき、前記レギュレータから前記振幅信号に応じた電圧が供給され、当該供給された電圧を用いて、前記第２の可変利得アンプの出力信号を増幅する電力増幅部と、
   　前記電力増幅部にバイアス制御信号を出力するバイアス回路とを備え、
   　前記電力増幅部は、前記直流電圧、又は前記振幅信号に応じた電圧が供給される第１の入力端子と、前記第１の可変利得アンプの出力信号、又は前記第２の可変利得アンプの出力信号が入力される第２の入力端子と、前記バイアス制御信号が入力される第３の入力端子とを備え、
   　前記制御部は、前記第１の入力端子、又は前記第２の入力端子の少なくともいずれかが、無入力状態にならないように、前記送信回路の動作モードの切替えを制御する、送信回路。
2. 　前記バイアス回路は、
   　　前記送信回路の動作モードが直交変調方式であるとき、前記電力増幅部に第１のバイアス制御信号を出力する第１のバイアス回路と、
   　　前記送信回路の動作モードがポーラ変調方式であるとき、前記電力増幅部に第２のバイアス制御信号を出力する第２のバイアス回路とから構成され、
   　前記制御部は、前記第１の入力端子、前記第２の入力端子、又は前記第３の入力端子の少なくともいずれかが、無入力状態にならないように、前記送信回路の動作モードの切替えを制御することを特徴とする、請求項１に記載の送信回路。
3. 　前記レギュレータは、前記送信回路の動作モードが直交変調方式であるとき、前記所定の直流電圧を前記電力増幅部に供給し、前記送信回路の動作モードがポーラ変調方式のとき、前記制御部が出力した前記振幅信号に応じた電圧を前記電力増幅部に供給することを特徴とする、請求項１に記載の送信回路。
4. 　前記制御部が出力した前記振幅信号を第３の利得で増幅する第３の可変利得アンプをさらに備えることを特徴とする、請求項１に記載の送信回路。
5. 　前記送信回路は、
   　　前記電力増幅部に供給する前記直流電圧の切り替えを第１の遅延時間だけ遅延させる第１の遅延調整回路と、
   　　前記レギュレータを動作させるために供給する直流電圧の切り替えを第２の遅延時間だけ遅延させる第２の遅延調整回路とをさらに備え、
   　前記制御部は、前記電力増幅部の前記第１の入力端子に、前記直流電圧、及び前記振幅信号に応じた電圧のどちらか一方が必ず供給されるように、前記第１の遅延時間、及び前記第２の遅延時間を調整することを特徴とする、請求項１に記載の送信回路。
6. 　前記送信回路は、
   　　前記第１の可変利得アンプの動作の切替えを第３の遅延時間だけ遅延させる第３の遅延調整回路と、
   　　前記第２の可変利得アンプの動作の切替えを第４の遅延時間だけ遅延させる第４の遅延調整回路とをさらに備え、
   　前記制御部は、前記電力増幅部の前記第２の入力端子に、前記第１の可変利得アンプの出力信号、及び前記第２の可変利得アンプの出力信号のどちらか一方が必ず入力されるように、前記第３の遅延時間、及び前記第４の遅延時間を調整することを特徴とする、請求項１に記載の送信回路。
7. 　前記送信回路は、
   　　前記第１のバイアス回路の動作の切り替えを第５の遅延時間だけ遅延させる第５の遅延調整回路と、
   　　前記第２のバイアス回路の動作の切り替えを第６の遅延時間だけ遅延させる第６の遅延調整回路とを備えをさらに備え、
   　前記制御部は、前記電力増幅部の前記第３の入力端子に、前記第１のバイアス制御信号、及び前記第２のバイアス制御信号のどちらか一方が必ず入力されるように、前記第５の遅延時間、及び前記第６の遅延時間を調整することを特徴とする、請求項２に記載の送信回路。
8. 　前記制御部は、
   　　前記送信回路の動作モードが直交変調方式であるとき前記ベクトル信号を生成し、前記送信回路の動作モードがポーラ変調方式であるとき前記振幅信号及び前記位相信号を生成する信号生成部と、
   　　前記送信回路の動作モードの切替え時に、前記電力増幅部の前記第１の入力端子に前記直流電圧、及び前記振幅信号に応じた電圧のどちらか一方が必ず供給されるか、前記電力増幅部の前記第２の入力端子に、前記第１の可変利得アンプの出力信号、及び前記第２の可変利得アンプの出力信号のどちらか一方が必ず入力されるか、前記電力増幅部の前記第３の入力端子に、前記第１のバイアス制御信号、及び前記第２のバイアス制御信号のどちらか一方が必ず入力されるかの少なくとも１つの条件を満たすように、前記送信回路の動作モードの切替えを制御するバイアス制御部と、
   　　前記パワー情報に基づいて、前記動作モードを前記直交変調方式、又は前記ポーラ変調方式に切替えるか否かを判断するモード切替判断部と、
   　　前記モード切替判断部の判断に従って、前記信号生成部、前記バイアス制御部を制御するモード切替え制御部とを備える、請求項２に記載の送信回路。
9. 　前記モード切替判断部は、前記パワー情報と、前記動作モードとが規定されたルックアップテーブルに基づいて、前記送信回路の動作モードを直交変調方式、又は前記ポーラ変調方式に切替えるか否かを判断することを特徴とする、請求項８に記載の送信回路。
10. 　前記モード切替判断部は、前記パワー情報が所定のしきい値よりも小さければ直交変調方式で動作させると判断し、前記パワー情報が前記所定のしきい値以上であれば、前記ポーラ変調方式で動作させると判断することを特徴とする、請求項８５に記載の送信回路。
11. 　前記送信回路は、
    　　前記電力増幅部が出力する送信信号を分配する分配器と、
    　　前記送信回路の動作モードの切り替え時に、前記分配器の出力電力を検波し、当該出力電力に比例した電圧値を出力するディテクタとをさらに備え、
    　前記制御部は、
    　　前記送信回路の動作モードを切り替える前に前記ディテクタが検出した電圧値と、前記送信回路の動作モードの切り替えた後に前記ディテクタが検出した電圧値とを比較し、その差分を出力する比較部と、
    　　前記比較部が出力した差分と、前記パワー情報とに基づいて、前記電力増幅部の出力パワーが指定された出力パワーレベルに収束するように、前記第１の利得、及び前記第２の利得の少なくともいずれかを制御するゲイン制御部とをさらに備えることを特徴とする、請求項１に記載の送信回路。
12. 　前記送信回路は、
    　　前記電力増幅部が出力する送信信号を分配する分配器と、
    　　前記送信回路の動作モードの切り替え時に、前記分配器の出力電力を検波し、当該出力電力に比例した電圧値を出力するディテクタとをさらに備え、
    　前記制御部は、
    　　前記送信回路の動作モードを切り替える前に前記ディテクタが検出した電圧値と、前記送信回路の動作モードの切り替えた後に前記ディテクタが検出した電圧値とを比較し、その差分を出力する比較部と、
    　　前記比較部が出力した差分と、前記パワー情報とに基づいて、前記電力増幅部の出力パワーが指定された出力パワーレベルに収束するように、前記第１の利得、前記第２の利得、及び前記第３の利得の少なくともいずれかを制御するゲイン制御部とをさらに備えることを特徴とする、請求項２に記載の送信回路。
13. 　前記送信回路の動作モードを切り替えた場合、前記制御部は、シンボルの境界の前後の一定期間内に、前記電力増幅部の出力パワーを指定された出力パワーレベルに収束させることを特徴とする、請求項１１に記載の送信回路。
14. 　前記送信回路は、
    　　前記送信回路の動作モードが直交変調方式であるとき、前記電力増幅部の前記第１の入力端子に前記直流電圧を供給する第１のＤＣ電源発生部と、
    　　前記送信回路の動作モードがポーラ変調方式であるとき、前記レギュレータを動作させる直流電圧を供給する第２のＤＣ電源発生部とをさらに備えることを特徴とする、請求項１に記載の送信回路。
15. 　前記送信回路は、
    　　前記送信回路の動作モードが直交変調方式であるとき、前記第１の可変利得アンプを動作させる直流電圧を供給する第３のＤＣ電源発生部と、
    　　前記送信回路の動作モードがポーラ変調方式であるとき、前記第１の可変利得アンプを動作させる直流電圧を供給する第４のＤＣ電源発生部とをさらに備えることを特徴とする、請求項１に記載の送信回路。
16. 　前記送信回路は、
    　　前記送信回路の動作モードが直交変調方式であるとき、前記第１のバイアス制御回路を動作させる直流電圧を供給する第５のＤＣ電源発生部と、
    　　前記送信回路の動作モードがポーラ変調方式であるとき、前記第２のバイアス制御回路を動作させる直流電圧を供給する第６のＤＣ電源発生部とをさらに備えることを特徴とする、請求項２に記載の送信回路。
17. 　前記送信回路は、
    　　前記送信回路の動作モードをポーラ変調方式から直交変調方式に切替える場合、前記制御部が出力する前記Ｉ信号をアナログ変換し、前記振幅位相変調部に出力するように接続され、前記送信回路の動作モードを直交変調方式からポーラ変調方式に切替える場合、前記制御部が出力する前記振幅信号をアナログ変換し、前記レギュレータに出力するように接続される第１のＤＡＣと、
    　　前記送信回路の動作モードをポーラ変調方式から直交変調方式に切替える場合、前記制御部が出力する前記Ｑ信号をアナログ変換し、前記振幅位相変調部に出力し、前記送信回路の動作モードが直交変調方式からポーラ変調方式に切替える場合、前記制御部が出力する前記位相信号をアナログ変換し前記位相変調部に出力するように接続される第２のＤＡＣと、
    　　前記送信回路の動作モードがポーラ変調方式から直交変調方式に切替えられる場合、前記電力増幅部の前記第１の入力端子が無入力状態にならないように、前記レギュレータに直流電圧を供給し、前記送信回路の動作モードが直交変調方式からポーラ変調方式に切替えられる場合、前記電力増幅部の第２の入力端子が無入力状態にならないように、前記振幅位相変調部に直流電圧を供給するＤＣ電源発生部をさらに備えることを特徴とする、請求項１に記載の送信回路。
18. 　前記第１の遅延時間ｔ_１を除き、前記制御部から、前記電力増幅部の前記第１の入力端子までの経路で発生する遅延時間ｄ_１の最小値をｍｉｎ（ｄ_１）とし、前記第２の遅延時間ｔ_２を除き、前記制御部から前記レギュレータを介して前記電力増幅部の前記第１の入力端子までの経路で発生する遅延時間ｄ_２の最大値をｍａｘ（ｄ_２）とすると、
    　前記送信回路の動作モードを前記直交変調方式から前記ポーラ変調方式に切替える場合は、前記第１の遅延時間ｔ_１、及び前記第２の遅延時間ｔ_２は、下記式の関係を満たすように設定されることを特徴とする、請求項５に記載の送信回路。
    　　　ｔ_１＋ｍｉｎ（ｄ_１）＞ｔ_２＋ｍａｘ（ｄ_２）
19. 　前記第１の遅延時間ｔ_１を除き、前記制御部から、前記電力増幅部の前記第１の入力端子までの経路で発生する遅延時間ｄ_１の最大値をｍａｘ（ｄ_１）とし、前記第２の遅延時間ｔ_２を除き、前記制御部から前記レギュレータを介して前記電力増幅部の前記第１の入力端子までの経路で発生する遅延時間ｄ_２の最小値をｍｉｎ（ｄ_２）とすると、
    　前記送信回路の動作モードを前記ポーラ変調方式から前記直交変調方式に切替える場合は、前記第１の遅延時間ｔ_１、及び前記第２の遅延時間ｔ_２は、下記式の関係を満たすように設定されることを特徴とする、請求項５に記載の送信回路。
    　　　ｔ_１＋ｍａｘ（ｄ_１）＜ｔ_２＋ｍｉｎ（ｄ_２）
20. 　前記第３の遅延時間ｔ_３を除き、前記制御部から、前記振幅位相変調部、及び前記第１の可変利得アンプを介して、前記第２の入力端子までの経路で発生する遅延時間ｄ_３の最小値をｍｉｘ（ｄ_３）とし、前記第３の遅延時間ｔ_３を除き、前記制御部から、前記位相変調部、及び前記第２の可変利得アンプを介して、前記第２の入力端子までの経路で発生する遅延時間ｄ_４の最大値をｍａｘ（ｄ_４）とすると、
    　前記送信回路の動作モードを前記直交変調方式から前記ポーラ変調方式に切替える場合は、前記第３の遅延時間ｔ_３、及び前記第４の遅延時間ｔ_４は、下記式の関係を満たすように設定されることを特徴とする、請求項６に記載の送信回路。
    　　　ｔ_３＋ｍｉｎ（ｄ_３）＞ｔ_４＋ｍａｘ（ｄ_４）
21. 　前記第３の遅延時間ｔ_３を除き、前記制御部から、前記振幅位相変調部、及び前記第１の可変利得アンプを介して、前記第２の入力端子までの経路で発生する遅延時間ｄ_３の最大値をｍａｘ（ｄ_３）とし、前記第４の遅延時間ｔ_４を除き、前記制御部から、前記位相変調部、及び前記第２の可変利得アンプを介して、前記第２の入力端子までの経路で発生する遅延時間ｄ_４の最小値をｍｉｎ（ｄ_４）とすると、
    　前記送信回路の動作モードを前記ポーラ変調方式から前記直交変調方式に切替える場合は、前記第３の遅延時間ｔ_３、及び前記第４の遅延時間ｔ_４は、下記式の関係を満たすように設定されることを特徴とする、請求項６に記載の送信回路。
    　　　ｔ_３＋ｍａｘ（ｄ_３）＜ｔ_４＋ｍｉｎ（ｄ_４）
22. 　前記第５の遅延時間ｔ_５を除き、前記制御部から、前記第１のバイアス回路を介して、前記第３の入力端子までの経路で発生する遅延時間ｄ_５の最小値をｍｉｘ（ｄ_５）とし、前記第６の遅延時間ｔ_６を除き、前記制御部から、前記第２のバイアス回路を介して、前記第３の入力端子までの経路で発生する遅延時間ｄ_６の最大値をｍａｘ（ｄ_６）とすると、
    　前記送信回路の動作モードを前記直交変調方式から前記ポーラ変調方式に切替える場合は、前記第５の遅延時間ｔ_５、及び前記第６の遅延時間ｔ_６は、下記式の関係を満たすように設定されることを特徴とする、請求項７に記載の送信回路。
    　　　ｔ_５＋ｍｉｎ（ｄ_５）＞ｔ_６＋ｍａｘ（ｄ_６）
23. 　前記第５の遅延時間ｔ_５を除き、前記制御部から、前記第１のバイアス回路を介して、前記第３の入力端子までの経路で発生する遅延時間ｄ_５の最大値をｍａｘ（ｄ_５）とし、前記第６の遅延時間ｔ_６を除き、前記制御部から、前記第２のバイアス回路を介して、前記第３の入力端子までの経路で発生する遅延時間ｄ_６の最小値をｍｉｎ（ｄ_６）とすると、
    　前記送信回路の動作モードを前記ポーラ変調方式から前記直交変調方式に切替える場合は、前記第５の遅延時間ｔ_５、及び前記第６の遅延時間ｔ_６は、下記式の関係を満たすように設定されることを特徴とする、請求項７に記載の送信回路。
    　　　ｔ_５＋ｍａｘ（ｄ_５）＜ｔ_６＋ｍｉｎ（ｄ_６）
24. 　送信信号を出力する送信回路であって、
    　パワー情報に基づいて、第１の動作モードと第２の動作モードとを切り替える制御部と、
    　第１の入力端子から入力される信号に基づいて、第２の入力端子から入力される信号を増幅する電力増幅部とを備え、
    　前記電力増幅部の前記第１の入力端子に入力される信号と前記第２の入力端子に入力される信号の少なくともどちらかは、前記送信回路の動作モードの切り替えに応じて切り替えられ、
    　前記制御部は、前記第１の入力端子、または前記第２の入力端子の少なくとも１つが、無入力状態にならないように、前記送信回路の動作モードの切り替えを制御する、送信回路。
25. 　通信機器であって、
    　送信信号を生成する送信回路と、
    　前記送信回路で生成された送信信号を出力するアンテナとを備え、
    　前記送信回路は、請求項１に記載の送信回路であることを特徴とする、通信機器。
26. 　前記アンテナから受信した受信信号を処理する受信回路と、
    　前記送信回路で生成された送信信号を前記アンテナに出力し、前記アンテナから受信した受信信号を前記受信回路に出力するアンテナ共用部とをさらに備えることを特徴とする、請求項２５に記載の通信機器。

Images