WO2010143283A1 - コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置 - Google Patents

コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
WO2010143283A1
WO2010143283A1 PCT/JP2009/060603 JP2009060603W WO2010143283A1 WO 2010143283 A1 WO2010143283 A1 WO 2010143283A1 JP 2009060603 W JP2009060603 W JP 2009060603W WO 2010143283 A1 WO2010143283 A1 WO 2010143283A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
insulating film
contact hole
forming
organic
Prior art date
Application number
PCT/JP2009/060603
Other languages
English (en)
French (fr)
Inventor
太郎 直井
悟 大田
隆 中馬
Original Assignee
パイオニア株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パイオニア株式会社 filed Critical パイオニア株式会社
Priority to PCT/JP2009/060603 priority Critical patent/WO2010143283A1/ja
Priority to JP2011518178A priority patent/JP4976590B2/ja
Publication of WO2010143283A1 publication Critical patent/WO2010143283A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources

Definitions

  • the present invention relates to a contact hole forming method, a semiconductor device manufacturing method using the forming method, and a semiconductor device formed by the manufacturing method.
  • semiconductor devices which are electronic devices, are provided with multilayer wiring. More specifically, a technique is known in which wiring patterns arranged above and below an insulating film are electrically connected through a contact hole penetrating a part of the insulating film. Further, when a plurality of semiconductor devices are arranged adjacent to each other, a contact hole forming technique is also used as a method of electrically connecting the semiconductor devices.
  • Patent Documents 1 to 3 disclose a technique for forming a contact hole and a method for manufacturing a semiconductor device using the contact hole.
  • the object of the present invention has been made in view of the above circumstances, and a contact hole forming method capable of forming a contact hole with high accuracy and ease, and cost reduction and manufacturing by using the forming method. It is an object to provide a semiconductor device manufacturing method capable of reducing time and improving reliability, and a low-cost and high-reliability semiconductor device manufactured by the manufacturing method.
  • the contact hole forming method of the present invention excludes the step of forming an organic liquid repellent film having a shape corresponding to the contact hole on the connected layer and the organic liquid repellent film.
  • a contact hole is formed by evaporating the organic liquid repellent film to expose the layer to be connected.
  • a method for manufacturing a semiconductor device includes forming a plurality of gate electrodes on a light transmission substrate and forming an organic liquid repellent film having a desired shape on the gate electrodes.
  • a semiconductor device of the present invention includes a gate electrode formed on a light transmission substrate, a gate insulating film covering the gate electrode, a source electrode formed on the gate insulating film, and A drain electrode, an organic semiconductor part formed on the source electrode and the drain electrode, and a switching transistor and a drive transistor made of an interlayer insulating film formed on the organic semiconductor part, and formed on the light transmission substrate
  • a light emitting unit comprising a light emitting unit anode, an organic EL layer formed on the light emitting unit electrode, and a light emitting unit cathode formed on the organic EL layer, a switching transistor, a drive transistor, and a bank for separating the light emitting unit.
  • the drain electrode of the switching transistor penetrates through the gate insulating film of the drive transistor and serves as the gate electrode. Subsequently, the gate insulating film of the drive transistor has a protrusion protruding in the film thickness direction of the gate insulating film at the periphery of the portion of the gate insulating film of the drive transistor through which the drain electrode of the switching transistor passes. It is characterized by that.
  • the method for forming a contact hole according to the present invention includes a step of forming an organic liquid repellent film having a shape corresponding to a contact hole on a connected layer, and a light conversion film on the connected layer excluding the organic liquid repellent film. And the step of irradiating the organic liquid repellent film and the light conversion film with vacuum ultraviolet light, and the irradiation of the vacuum ultraviolet light converts the light conversion film into an insulating film and the organic liquid repellent film.
  • the contact hole is formed by evaporating and exposing the connected layer.
  • the contact hole forming method of the present invention the formation of the insulating film by the conversion of the light conversion film and the removal of the organic liquid repellent film are completed at the same time, so that the contact hole can be formed accurately and easily. can do.
  • a plurality of gate electrodes are formed on a light transmission substrate, an organic liquid repellent film having a desired shape is formed on the gate electrode, and the plurality of gate electrodes are covered.
  • a light conversion film is formed, and the organic liquid repellent film and the light conversion film are irradiated with vacuum ultraviolet light to convert the light conversion film into a gate insulating film, and the organic liquid repellent film is vaporized to electrically connect with the gate electrode.
  • An organic semiconductor part is formed in the enclosed region, an interlayer insulating film is formed on the organic semiconductor part to form a switching transistor and a drive transistor, and an organic layer is formed on the bank, the interlayer insulating film, and the light emitting part anode. Forming an EL layer, forming a light emitting part cathode on the organic EL layer, and forming a light emitting part.
  • the method for manufacturing a semiconductor device of the present invention uses the contact hole forming method described above, it is possible to easily reduce the cost and the manufacturing time in the manufacturing process of the semiconductor device. A semiconductor device having high reliability can be manufactured.
  • the semiconductor device of the present invention includes a gate electrode formed on a light transmission substrate, a gate insulating film covering the gate electrode, a source electrode and a drain electrode formed on the gate insulating film, a source electrode and a drain electrode.
  • the switching transistor and the drive transistor made of an interlayer insulating film formed on the organic semiconductor part, and the light emitting part anode and the light emitting part electrode formed on the light transmission substrate
  • the drain electrode penetrates through the gate insulating film of the drive transistor and is connected to the gate electrode.
  • Over gate insulating film has a convex portion projecting to the periphery of the portion where the drain electrode of the switching transistor in the gate insulating film of the drive transistor is penetrating in the thickness direction of the gate insulating film.
  • the convex portion formed on the gate insulating film of the drive transistor constituting the semiconductor device of the present invention is manufactured by the above-described method for manufacturing a semiconductor device.
  • the semiconductor device of the present invention can have low cost and high reliability.
  • FIG. 1 is a cross-sectional view showing each step of forming a contact hole.
  • a gate electrode 12 made of nickel / phosphorus (Ni—P) is formed on a glass substrate 11 which is a light transmitting substrate by an electroless nickel plating method (FIG. 1A).
  • an organic liquid repellent film 13 is formed on the surface of the gate electrode 12 and in a portion corresponding to a contact hole formation region described later (FIG. 1B). More specifically, a resist is applied on the surface of the gate electrode 12. Next, patterning is performed so that the applied resist has a desired pattern (that is, a shape of a contact hole described later). An organic liquid repellent material is applied to the opening portion of the patterned resist by a spin coat method. Thereafter, by removing the resist (lift-off method), the organic liquid repellent film 13 is formed only in a portion corresponding to a contact hole formation region described later.
  • the organic liquid repellent film 13 is an amorphous fluoropolymer thin film having a contact angle of 100 ° or more with respect to pure water.
  • the organic liquid repellent film 13 is obtained by cyclopolymerizing perfluoro (4-vinyloxy-1-butene).
  • polysilazane that is, a light conversion material
  • Si—N silicon-nitrogen
  • the edge portion of the polysilazane film 14 that is in contact with the side surface of the organic liquid repellent film 13 is raised. That is, a convex portion 15 protruding in the film thickness direction is formed at the edge portion of the polysilazane film 14.
  • VUV vacuum ultraviolet
  • a 172 nanometer (nm) vacuum ultraviolet light source is used for VUV irradiation.
  • the polysilazane film 14 is converted into the silicon oxide film 16 and the organic liquid repellent film 13 is changed (vaporized) to a gas such as carbon dioxide and fluorine, whereby the gate electrode 12 is partially exposed. That is, the contact hole 17 is formed (FIG. 1E).
  • the conversion of the polysilazane film 14 into the silicon oxide film 16 is represented by the following chemical reaction formulas 1 and 2.
  • the formation of the silicon oxide film 16 that is an insulating film and the contact hole 17 is completed at the same time.
  • the time required to form the contact hole 17 can be reduced as compared with the case where the silicon oxide film 16 and the contact hole 17 are formed in separate steps.
  • the silicon oxide film 16 has a thickness smaller than that of the polysilazane film 14 and is cured. Is formed.
  • the convex portion 15 remains on the edge portion of the silicon oxide film 16 (that is, around the contact hole 17).
  • the wiring pattern 18 is formed by an ink jet method using metal fine particles (FIG. 1 (f)). More specifically, ink (metal particle-containing liquid) in which fine particles of silver (Ag) are mixed with an organic solvent is drawn by an ink jet printing technique, and the wiring pattern 18 is formed.
  • ink metal particle-containing liquid
  • the convex portion 15 is formed at the edge portion of the silicon oxide film 16
  • the metal particle-containing liquid does not flow out onto the silicon oxide film 15. That is, the convex part 15 functions as a barrier for suppressing the outflow of the metal particle-containing liquid.
  • the electrode material can be embedded in the contact hole 15 with high accuracy. In addition, it is possible to prevent contact failure caused by variations in inkjet alignment accuracy and discharge amount.
  • the film thickness of the protrusion 15 is about 10% or more of the film thickness of the flat part of the silicon oxide film 16 (that is, It is preferable that the convex portion 15 is raised by about 10% or more with respect to the flat portion.
  • the method for forming a contact hole according to the present invention includes a step of forming an organic liquid repellent film having a shape corresponding to the contact hole on the connected layer, and a step of forming the connected layer except on the organic liquid repellent film.
  • a step of forming a light conversion film on the surface, and a step of irradiating the organic liquid repellent film and the light conversion film with vacuum ultraviolet light, and the irradiation of the vacuum ultraviolet light converts the light conversion film into an insulating film.
  • the contact hole is formed by evaporating the organic liquid repellent film to expose the connected layer.
  • the formation of the insulating film by the conversion of the polysilazane film and the vaporization (removal) of the organic liquid repellent film are completed at the same time. Can be formed.
  • the cost of the apparatus used for forming the contact hole can be reduced, and the alignment accuracy equivalent to that of the RIE (Reactive Ion Etching) method is provided.
  • the contact hole can be easily formed.
  • the contact hole is formed on the gate electrode 12 .
  • a contact hole may be formed on a connected layer such as a patterned wiring connected using the above-described formation method.
  • a vacuum ultraviolet light source of 142 nm or 146 nm may be used in addition to 172 nm.
  • VUV is irradiated so as to form a silicon oxide film as an insulating film.
  • SiON silicon oxynitride
  • SiNx silicon nitride
  • a film, an inorganic polymer alkoxide, a metal alkoxide, or siloxane may be formed.
  • a cyclopolymerized perfluoro (4-vinyloxy-1-butene) was used for the organic liquid repellent film.
  • SAM self-assembled monolayer
  • a silane coupling material to which fluorine is added or a resin mixed with fluorine may be used for the organic liquid repellent film.
  • another organic film having a property of repelling the organic liquid repellent film may be formed around the organic liquid repellent film.
  • another organic film there is a polymer material in which melamine is mixed with polyvinyl phenol (PVP: Poly (4-vinylphenol)).
  • Example 2 a method for manufacturing a semiconductor device using the contact hole forming method according to Example 1 and a semiconductor device manufactured thereby will be described in detail with reference to FIGS.
  • an organic TFT (ThinThFilm Transistor) array 20 which is a semiconductor device includes a glass substrate 21 which is a light transmission substrate, a switching transistor (selection transistor) 22, a drive transistor (driving transistor) 23, The light-emitting unit 24, the switching transistor 22, the drive transistor 23, and the bank 25 that separates the light-emitting unit 24 are configured.
  • the switching transistor 22 includes a gate electrode 31 (hereinafter referred to as ST gate electrode 31), a first gate insulating film 32 (hereinafter referred to as first ST gate insulating film 32), and a second gate insulating film 33 (hereinafter referred to as ST gate electrode 31).
  • Second ST gate insulating film 33 Source electrode 34 (hereinafter referred to as ST source electrode 34), drain electrode 35 (hereinafter referred to as ST drain electrode 35), organic semiconductor portion 36 (hereinafter referred to as ST organic).
  • an interlayer insulating film 37 hereinafter referred to as an ST interlayer insulating film 37).
  • the ST gate electrode 31 is connected to an external connection wiring (not shown) for applying a voltage to the ST gate electrode 31 from the outside of the organic TFT array 20.
  • the drive transistor 23 includes a gate electrode 41 (hereinafter referred to as a DT gate electrode 41), a first gate insulating film 42 (hereinafter referred to as a first DT gate insulating film 42), a second gate insulating film 43 ( Hereinafter, the second DT gate insulating film 43), the source electrode 44 (hereinafter referred to as DT source electrode 44), the drain electrode 45 (hereinafter referred to as DT drain electrode 45), and the organic semiconductor portion 46 (hereinafter referred to as DT). And an interlayer insulating film 47 (hereinafter referred to as a DT interlayer insulating film 47).
  • the ST drain electrode 35 is connected to the DT gate electrode 41. That is, the ST drain electrode 35 electrically connects the drain region of the ST organic semiconductor portion 36 and the DT gate electrode 41.
  • the light emitting unit 24 includes a light emitting unit anode 51, an organic EL layer 52, and a light emitting unit cathode 53.
  • a DT drain electrode 45 is connected to the light emitting portion anode 51. That is, the DT drain electrode 45 electrically connects the drain region of the DT organic semiconductor portion 46 and the light emitting portion anode 51.
  • a glass substrate 21 is prepared as a substrate that transmits light (FIG. 3A).
  • an ST gate electrode 31 and a DT gate electrode 41 made of nickel / phosphorus (Ni—P) are formed on the glass substrate 21 by electroless nickel plating (FIG. 3B).
  • an organic liquid repellent film 61 is formed on the surface of the DT gate electrode 41 and in a portion corresponding to a contact hole formation region described later (FIG. 3C). More specifically, a resist is applied on the surface of the DT gate electrode 41. Next, patterning is performed so that the applied resist has a desired pattern (that is, a shape of a contact hole described later). An organic liquid repellent material is applied to the opening portion of the patterned resist by a spin coat method. Thereafter, by removing the resist (lift-off method), the organic liquid repellent film 61 is formed only in a portion corresponding to a contact hole formation region described later.
  • the organic liquid repellent film 61 is an amorphous fluoropolymer thin film having a contact angle of 100 ° or more with respect to pure water.
  • the organic liquid repellent film 61 is a film obtained by cyclopolymerizing perfluoro (4-vinyloxy-1-butene).
  • the organic liquid repellent film 61 may also be formed on the surface of the ST gate electrode 31. As a result, a contact hole for external connection wiring used for applying a voltage to the ST gate electrode 31 from the outside of the organic TFT array 20 can be formed.
  • a polymer material in which melamine is mixed with polyvinyl phenol (PVP: Poly (4-vinylphenol)) is applied by spin coating so as to cover the ST gate electrode 31 and the DT gate electrode 41.
  • PVP Poly (4-vinylphenol)
  • the first ST gate insulating film 32 and the first DT gate insulating film 42 are formed (FIG. 3D).
  • polysilazane which is a compound having a silicon-nitrogen (Si—N) bond is applied by spin coating so as to cover the first ST gate insulating film 32 and the first DT gate insulating film 42, A polysilazane film 62, which is a conversion film, is formed (FIG. 3E).
  • FIG. 6 (a) an enlarged view of the broken line region 6a in FIG. 3 (e) is shown in FIG. 6 (a).
  • the first DT gate insulating film 42 and the polysilazane film 62 are not formed on the organic liquid repellent film 61, and the organic liquid repellent film 61 is exposed. Further, the edge portion of the first DT gate insulating film 42 and the polysilazane film 62 that is in contact with the side surface of the organic liquid repellent film 61 is raised.
  • a protrusion 63 protruding in the film thickness direction is formed at the edge portion of the first DT gate insulating film 42, and a protrusion 64 protruding in the film thickness direction is formed at the edge portion of the polysilazane film 62.
  • the reason is that the organic liquid repellent film 13 repels PVP and polysilazane because the organic liquid repellent film 13 has high liquid repellency.
  • VUV is irradiated from the main surface side of the glass substrate 21 (that is, the surface side on which the polysilazane film 62 is formed).
  • a 172 nanometer (nm) vacuum ultraviolet light source is used for VUV irradiation.
  • the polysilazane film 62 is converted into a silicon oxide film, and the second ST gate insulating film 33 and the second DT gate insulating film 43 are formed.
  • the contact hole 71 is formed by changing (vaporizing) the organic liquid repellent film 61 to carbon dioxide, fluorine, or the like by the VUV irradiation (FIG. 4A).
  • the conversion of the polysilazane film 62 into the silicon oxide film is represented by the chemical reaction formulas 1 and 2 as in the conversion of the first embodiment, the description thereof is omitted.
  • the change (vaporization) of the organic liquid repellent film 61 to carbon dioxide, fluorine, or the like is represented by the chemical reaction formula 3 as in the first embodiment, and thus the description thereof is omitted.
  • the formation of the second ST gate insulating film 33 and the second DT gate insulating film 43 and the contact hole 71 are formed.
  • the formation is completed at the same time.
  • the time required from the preparation of the glass substrate 21 to the formation of the contact hole 71 can be reduced as compared with the case where the second DT gate insulating film 43 and the contact hole 71 are formed in separate steps.
  • the formation region of the organic liquid repellent film 61 becomes the formation region of the contact hole 71, the contact hole 71 can be formed with higher accuracy than the contact hole formation method by etching using an opening mask.
  • FIG. 6B shows an enlarged view of the broken line region 6b in FIG. 4A.
  • the second ST that has a thickness smaller than the thickness of the polysilazane film 62 and has been cured by the conversion of the polysilazane film 62.
  • a gate insulating film 33 and a second DT gate insulating film 43 are formed. Even if the film thickness is reduced by the conversion, the protrusions 63 and 64 remain on the edge portions of the first DT gate insulating film 42 and the second DT gate insulating film 43 (that is, around the contact hole 71). Yes.
  • the insulating film covering the ST gate electrode 31 and the DT gate electrode 41 can be made into two layers. As a result, it is possible to easily control the relative dielectric constant and insulating characteristics of the insulating film covering the ST gate electrode 31 and the DT gate electrode 41.
  • the conductivity between the source and drain electrodes can be increased by the first ST gate insulating film 32 and the first DT gate insulating film 42, and the second ST gate insulating film 33 and the second DT gate insulating film Current leakage can be efficiently suppressed by the DT gate insulating film 43.
  • a contact hole is also formed on the ST gate electrode 31. Since such a contact hole is also formed through the above-described steps, it can be formed with high accuracy like the contact hole 71.
  • a transparent electrode material made of indium zinc oxide (IZO) is deposited on the glass substrate 21 by sputtering.
  • a resist is applied on the transparent electrode material, and the resist is patterned.
  • the light-emitting portion anode 51 is formed by patterning the transparent electrode material into a desired shape by wet etching using the patterned resist as a mask.
  • FIG. 4B shows a cross-sectional view of the state where the light emitting unit anode 51 is formed.
  • an ST source electrode 34, an ST drain electrode 35, a DT source electrode 44, and a DT drain electrode 45 are formed by an ink jet method using metal fine particles (FIG. 4C). More specifically, ink (metal particle-containing liquid) in which fine particles of silver (Ag) are mixed with an organic solvent is drawn by an inkjet printing technique, and the ST source electrode 34, the ST drain electrode 35, the DT source electrode 44, and the DT drain. An electrode 45 is formed.
  • the ST drain electrode 35 is filled with a contact hole 71. Thereby, the drain of the switching transistor 22 and the gate electrode 41 of the drive transistor 23 can be electrically connected. Further, the DT drain electrode 45 is connected to the light emitting portion anode 51.
  • a contact hole on the ST gate electrode 31 is filled by an ink jet method using the metal fine particles, and an external connection wiring connected to the ST gate electrode 31 is also formed.
  • the metal particle-containing liquid is contacted. It does not flow out of the hole 71. That is, the convex parts 63 and 64 function as a barrier that suppresses the outflow of the metal particle-containing liquid. As a result, the electrode material can be embedded in the contact hole 71 with high accuracy. In addition, it is possible to prevent contact failure caused by variations in inkjet alignment accuracy and discharge amount.
  • the film thickness of the protrusions 63 and 64 is about 10% or more of the film thickness of the flat part of each insulating film 16 ( That is, it is preferable that the convex portions 63 and 64 are raised by about 10% or more with respect to the flat portion.
  • the convex portions 63 and 64 are raised by about 10% or more with respect to the flat portion.
  • a resin that can be patterned by ultraviolet (UV) irradiation is applied by spin coating.
  • a photomask is placed on the resin, and the resin is patterned by UV irradiation, whereby the bank 25 is formed (FIG. 4D).
  • the ST organic semiconductor part 36 is formed on the ST source electrode 34 and the ST drain electrode 35, and the DT organic semiconductor part 46 is formed on the DT source electrode 44 and the DT drain electrode 45 by an inkjet method using tetrabenzoporphyrin. It is formed (FIG. 5A).
  • an insulator made of an organic material is applied onto the ST organic semiconductor portion 36 and the DT organic semiconductor portion 46 by spin coating to form an ST interlayer insulating film 37 and a DT interlayer insulating film 47 (FIG. 5 ( b)).
  • a light emitting material is applied on the bank 25, the ST interlayer insulating film 37, the DT interlayer insulating film 47, and the light emitting portion anode 51 by an ink jet method or a spin coat method to form an organic EL layer 52 (FIG. 5).
  • C organic EL layer
  • Al aluminum
  • Al is vapor-deposited on the organic EL layer 52 by a vacuum vapor deposition method to form the light emitting portion cathode 53 (FIG. 5D).
  • a plurality of gate electrodes are formed on a light transmitting substrate, an organic liquid repellent film having a desired shape is formed on the gate electrode, and a plurality of gates are formed.
  • Forming a light conversion film covering the electrode, irradiating the organic liquid repellent film and the light conversion film with vacuum ultraviolet light to convert the light conversion film into a gate insulating film and vaporizing the organic liquid repellent film to form a gate electrode A step of forming a contact hole for electrical connection, a light emitting part anode is formed on the light transmitting substrate, the contact hole is filled, and each of the switching transistor and the drive transistor is formed on the gate insulating film.
  • Forming a source electrode and a drain electrode Forming a bank for element isolation on the gate electrode and the drain electrode, and forming a bank on the source electrode and the drain electrode.
  • Forming an organic semiconductor portion in a region surrounded by the step forming an interlayer insulating film on the organic semiconductor portion to form a switching transistor and a drive transistor, and on the bank, the interlayer insulating film, and the light emitting portion anode.
  • the method for manufacturing a semiconductor device according to the present invention uses a contact hole forming method in which the formation of an insulating film by conversion of a polysilazane film and the vaporization (removal) of an organic liquid repellent film are completed simultaneously.
  • the contact hole can be formed accurately and easily, so that it is possible to easily reduce the cost and manufacturing time in the manufacturing process of the semiconductor device, and to manufacture a highly reliable semiconductor device. can do.
  • the gate insulating film covering the gate electrode has a two-layer structure, but a structure having three or more layers may be used.
  • the gate insulating film has two or more layers, it is necessary to apply a polysilazane film as the uppermost layer.
  • VUV is irradiated so as to form a silicon oxide film as an insulating film.
  • SiON silicon oxynitride
  • SiNx silicon nitride
  • a film, an inorganic polymer alkoxide, a metal alkoxide, or siloxane may be formed.
  • each source electrode and each drain electrode are formed by an ink jet method, but a source electrode and a drain electrode made of gold may be formed by a desired plating technique.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】コンタクトホールを精度良く且つ容易に形成することができるコンタクトホールの形成方法と、当該形成方法を用いることでコスト低減、製造時間の短縮及び信頼性の向上を図ることができる半導体装置の製造方法と、当該製造方法によって製造される低コスト且つ高い信頼性を有する半導体装置とを提供すること。 【解決手段】被接続層の上にコンタクトホールに対応した形状を有する有機撥液膜を形成する工程と、有機撥液膜上を除く被接続層の上に光転化膜を形成する工程と、有機撥液膜及び光転化膜に真空紫外光を照射する工程と、を有し、真空紫外光の照射により、光転化膜を絶縁膜に転化させるとともに、有機撥液膜を気化して被接続層を露出させてコンタクトホールを形成すること。

Description

コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置
　本発明は、コンタクトホールの形成方法、当該形成方法を用いる半導体装置の製造方法、当該製造方法によって形成される半導体装置に関する。
　近年において、液晶テレビ及びプラズマテレビ等の薄型ディスプレイの普及に伴い、薄型ディスプレイに用いられる半導体装置には、小型化、薄肉化、軽量化及び微細配線基板への高密度実装の要求が強くなっている。また、携帯電話、モバイルコンピュータ、パーソナル携帯情報端末、家庭用ビデオカメラ及びデジタルカメラ等の電子機器及び当該電子機器の周辺部品に対する小型軽量化に伴い、これらに用いられる半導体装置についても、小型化、薄肉化、軽量化及び微細配線基板への高密度実装等の要求が強くなっている。
　このような要求に対応するために、電子デバイスである半導体装置には、配線の多層化が施されている。より具体的には、絶縁膜の上部及び下部に配置された配線パターンを絶縁膜の一部分を貫通するコンタクトホールを介して、電気的に接続する技術が知られている。また、複数の半導体装置を隣接して配置する場合に、半導体装置同士を電気的に接続する方法としてもコンタクトホールの形成技術が用いられる。
　例えば、特許文献１乃至３には、コンタクトホールの形成方法及びこれを用いた半導体装置の製造方法の技術が開示されている。
特開２００４－３０４１６２号公報 特開２００５－１４２３２６号公報 特開２００６－２６１６１６号公報
　近年においては、薄型ディスプレイ及び電子機器のコスト低減及び信頼性の向上の上で、当該ディスプレイ及び電子機器に用いられる半導体装置についてもコスト低減及び信頼性向上の要求がより強まっている。半導体装置のコスト低減の対策としては、例えば、製造時間の短縮及び使用部材の低減がある。また、信頼性の向上としては、例えば、半導体装置のばらつきを低減する設計及び製造方法がある。
　しかしながら、一旦形成された絶縁膜にコンタクトホールを形成する場合には、絶縁膜の膜厚及び性質によってコンタクトホールの形成時間にばらつきが生じる。また、このようなばらつきによって半導体装置の特性のばらつきが生じてしまう問題がある。更に、絶縁膜の形成を行い、当該絶縁膜にコンタクトホールを形成する必要があるので、半導体装置の製造に所定の時間を要する。
　本発明の目的は、以上の如き事情に鑑みてなされたものであり、コンタクトホールを精度良く且つ容易に形成することができるコンタクトホールの形成方法と、当該形成方法を用いることでコスト低減、製造時間の短縮及び信頼性の向上を図ることができる半導体装置の製造方法と、当該製造方法によって製造される低コストで且つ高い信頼性を有する半導体装置とを提供することである。
　上述した課題を解決するために、本発明のコンタクトホールの形成方法は、被接続層の上にコンタクトホールに対応した形状を有する有機撥液膜を形成する工程と、有機撥液膜上を除く被接続層の上に光転化膜を形成する工程と、有機撥液膜及び光転化膜に真空紫外光を照射する工程と、を有し、真空紫外光の照射により、光転化膜を絶縁膜に転化させるとともに、有機撥液膜を気化して被接続層を露出させてコンタクトホールを形成することを特徴とする。
　また、上述した課題を解決するために、本発明の半導体装置の製造方法は、光透過基板の上に複数のゲート電極を形成し、ゲート電極の上に所望の形状を有する有機撥液膜を形成し、複数のゲート電極を覆う光転化膜を形成し、有機撥液膜及び光転化膜に真空紫外光を照射して、光転化膜をゲート絶縁膜に転化させるとともに、有機撥液膜を気化してゲート電極と電気的な接続を取るためのコンタクトホールを形成する工程と、光透過基板の上に発光部陽極を形成し、コンタクトホールを充填するとともにゲート絶縁膜の上にスイッチングトランジスタ及びドライブトランジスタのそれぞれを構成するソース電極及びドレイン電極を形成する工程と、ゲート電極及びドレイン電極の上に素子分離用のバンクを形成し、ソース電極及びドレイン電極の上であってバンクによって囲まれた領域内に有機半導体部を形成し、有機半導体部の上に層間絶縁膜を形成してスイッチングトランジスタ及びドライブトランジスタを形成する工程と、バンク、層間絶縁膜及び発光部陽極の上に有機ＥＬ層を形成し、有機ＥＬ層の上に発光部陰極を形成して発光部を形成する工程と、を有することを特徴とする。
　更に、上述した課題を解決するために、本発明の半導体装置は、光透過基板の上に形成されたゲート電極、ゲート電極を覆うゲート絶縁膜、ゲート絶縁膜の上に形成されたソース電極及びドレイン電極、ソース電極及びドレイン電極の上に形成された有機半導体部、並びに、有機半導体部の上に形成された層間絶縁膜からなるスイッチングトランジスタ及びドライブトランジスタと、光透過基板の上に形成された発光部陽極、発光部電極の上に形成された有機ＥＬ層、及び、有機ＥＬ層の上に形成された発光部陰極からなる発光部と、スイッチングトランジスタ、ドライブトランジスタ、発光部を素子分離するバンクと、を有し、スイッチングトランジスタのドレイン電極は、ドライブトランジスタのゲート絶縁膜を貫通してゲート電極に接続し、ドライブトランジスタのゲート絶縁膜は、ドライブトランジスタのゲート絶縁膜におけるスイッチングトランジスタのドレイン電極が貫通している部分の周辺部にゲート絶縁膜の膜厚方向に突出する凸部を有していることを特徴とする。
　本発明のコンタクトホールの形成方法は、被接続層の上にコンタクトホールに対応した形状を有する有機撥液膜を形成する工程と、有機撥液膜上を除く被接続層の上に光転化膜を形成する工程と、有機撥液膜及び光転化膜に真空紫外光を照射する工程と、を有し、真空紫外光の照射により、光転化膜を絶縁膜に転化させるとともに、有機撥液膜を気化して被接続層を露出させてコンタクトホールを形成することを特徴とする。
　このように、本発明のコンタクトホールの形成方法によれば、光転化膜の転化による絶縁膜の形成と、有機撥液膜の除去とが同時に完了するため、コンタクトホールを精度良く且つ容易に形成することができる。
　また、本発明の半導体装置の製造方法は、光透過基板の上に複数のゲート電極を形成し、ゲート電極の上に所望の形状を有する有機撥液膜を形成し、複数のゲート電極を覆う光転化膜を形成し、有機撥液膜及び光転化膜に真空紫外光を照射して、光転化膜をゲート絶縁膜に転化させるとともに、有機撥液膜を気化してゲート電極と電気的な接続を取るためのコンタクトホールを形成する工程と、光透過基板の上に発光部陽極を形成し、コンタクトホールを充填するとともにゲート絶縁膜の上にスイッチングトランジスタ及びドライブトランジスタのそれぞれを構成するソース電極及びドレイン電極を形成する工程と、ゲート電極及びドレイン電極の上に素子分離用のバンクを形成し、ソース電極及びドレイン電極の上であってバンクによって囲まれた領域内に有機半導体部を形成し、有機半導体部の上に層間絶縁膜を形成してスイッチングトランジスタ及びドライブトランジスタを形成する工程と、バンク、層間絶縁膜及び発光部陽極の上に有機ＥＬ層を形成し、有機ＥＬ層の上に発光部陰極を形成して発光部を形成する工程と、を有している。
　このように、本発明の半導体装置の製造方法は、上述したコンタクトホールの形成方法を用いているので、半導体装置の製造工程におけるコスト低減、製造時間の短縮を容易に図ることができ、更には高い信頼性を有する半導体装置を製造することができる。
　更に、本発明の半導体装置は、光透過基板の上に形成されたゲート電極、ゲート電極を覆うゲート絶縁膜、ゲート絶縁膜の上に形成されたソース電極及びドレイン電極、ソース電極及びドレイン電極の上に形成された有機半導体部、並びに、有機半導体部の上に形成された層間絶縁膜からなるスイッチングトランジスタ及びドライブトランジスタと、光透過基板の上に形成された発光部陽極、発光部電極の上に形成された有機ＥＬ層、及び、有機ＥＬ層の上に形成された発光部陰極からなる発光部と、スイッチングトランジスタ、ドライブトランジスタ、発光部を素子分離するバンクと、を有し、スイッチングトランジスタのドレイン電極は、ドライブトランジスタのゲート絶縁膜を貫通してゲート電極に接続し、ドライブトランジスタのゲート絶縁膜は、ドライブトランジスタのゲート絶縁膜におけるスイッチングトランジスタのドレイン電極が貫通している部分の周辺部にゲート絶縁膜の膜厚方向に突出する凸部を有している。
　本発明の半導体装置を構成するドライブトランジスタのゲート絶縁膜に形成された凸部は、上述した半導体装置の製造方法により製造されている。このことから、本発明の半導体装置は、低コスト且つ高い信頼性を有することができる。
本発明の実施例１に係るコンタクトホールの形成の各工程を示す断面図である。 本発明の実施例２の半導体装置の断面図である。 本発明の実施例２の半導体装置の各製造工程における断面図である。 本発明の実施例２の半導体装置の各製造工程における断面図である。 本発明の実施例２の半導体装置の各製造工程における断面図である。 本発明の実施例２の半導体装置の各製造工程における断面図である。
　以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
　図１を参照しつつ、本発明の実施例１に係るコンタクトホールの形成方法について説明する。図１は、コンタクトホールの形成の各工程を示す断面図である。
　先ず、無電解ニッケルメッキ法により、光透過基板であるガラス基板１１の上にニッケル・リン（Ｎｉ－Ｐ）からなるゲート電極１２が形成される（図１（ａ））。
　次に、ゲート電極１２の表面上であって、後述するコンタクトホールの形成領域に対応する部分に、有機撥液膜１３が形成される（図１（ｂ））。より具体的には、ゲート電極１２の表面上にレジストが塗布される。次に、塗布されたレジストが所望のパターン（すなわち、後述するコンタクトホールの形状）になるように、パターンニングが施される。パターンニングされたレジストの開口部分に、スピンコート法によって有機撥液材料が塗布される。その後、レジストを除去すること（リフトオフ法）で、後述するコンタクトホールの形成領域に対応する部分のみに有機撥液膜１３が形成される。
　ここで、有機撥液膜１３は、純水に対して１００°以上の接触角を有するアモルファスフッ素高分子薄膜である。例えば、有機撥液膜１３は、ペルフルオロ（４－ビニルオキシ－１－ブテン）を環化重合させたものである。
　次に、ゲート電極１２の表面上であって有機撥液膜１３の周囲に、スピンコート法によって珪素－窒素（Ｓｉ－Ｎ）結合を有する化合物であるポリシラザン（すなわち、光転化材料）が塗布され、光転化膜であるポリシラザン膜１４が形成される（図１（ｃ））。ここで、有機撥液膜１３は高い撥液性を有しているため、有機撥液膜１３の主表面上（すなわち、有機撥液膜１３とゲート電極１２との接触面とは逆側の面上）にはポリシラザン膜１４が形成されることがなく、有機撥液膜１３の主表面は露出している。また、有機撥液膜１３の主表面上にポリシラザン膜１４が形成されないため、ポリシラザン膜１４の縁部分であって有機撥液膜１３の側面に接する部分は盛り上がっている。すなわち、ポリシラザン膜１４の縁部分には、膜厚方向に突出した凸部１５が形成されている。
　次に、有機撥液膜１３及びポリシラザン膜１４が形成されている面側から真空紫外線（ＶＵＶ：Vacuum Ultra Violet）が照射される（図１（ｄ））。ここで、ＶＵＶの照射には、１７２ナノメートル（ｎｍ）の真空紫外光源が用いられる。かかるＶＵＶ照射により、ポリシラザン膜１４がシリコン酸化膜１６に転化し、有機撥液膜１３が二酸化炭素及びフッ素等の気体に変化（気化）することで、ゲート電極１２が部分的に露出する。すなわち、コンタクトホール１７が形成される（図１（ｅ））。ここで、ポリシラザン膜１４がシリコン酸化膜１６に転化することは以下の化学反応式１及び２で表わされる。
－(SiH2NH)－+ 2O → －(SiO2)－+ NH3　　（式１）
2－(SiH2NH)－+ 2O3 → 2－(SiO2)－+ 2NH3 + O2　　（式２）
すなわち、ＶＵＶのエネルギー（１７２ｎｍ）を用いることで、Ｓｉ－Ｎ結合及びＮ－Ｈ結合を切断し、活性酸素（Ｏ）又はオゾン（Ｏ３）をポリシラザンと反応させることが可能になる。また、有機撥液膜１３が二酸化炭素及びフッ素等に変化（気化）することは、以下の化学反応式３で表わされる。
－(C6F10O)－+ 11O → 6CO2－ + 5F2　　（式３）
すなわち、ＶＵＶのエネルギーを用いることで、Ｃ－Ｃ結合及びＣ－Ｆ結合を切断し、活性酸素（Ｏ）又はオゾン（Ｏ３）をペルフルオロ（４－ビニルオキシ－１－ブテン）と反応させることが可能になる。
　上述した反応が同時に起きるため、絶縁膜であるシリコン酸化膜１６とコンタクトホール１７との形成が同時に完了する。これによって、シリコン酸化膜１６とコンタクトホール１７とを別々の工程で形成する場合よりも、コンタクトホール１７の形成までの所要時間を削減することができる。
　図１（ｄ）、（ｅ）に示されているように、ポリシラザン膜１４が絶縁体に転化することで、ポリシラザン膜１４の膜厚よりも薄い膜厚を有し且つ硬化したシリコン酸化膜１６が形成される。ここで、転化によって膜厚が薄くなっても、シリコン酸化膜１６の縁部分（すなわち、コンタクトホール１７の周囲）には凸部１５が残存している。
　次に、金属微粒子を用いたインクジェット法により、配線パターン１８が形成される（図１（ｆ））。より具体的には、銀（Ａｇ）の微粒子を有機溶剤に混ぜたインク（金属粒子含有液）がインクジェットプリンティング技術で描画され、配線パターン１８が形成される。ここで、シリコン酸化膜１６の縁部分には凸部１５が形成されているため、金属粒子含有液がシリコン酸化膜１５の上に流出することがない。すなわち、凸部１５は、金属粒子含有液の流出を抑制する防壁として機能する。これによって、コンタクトホール１５に対して精度良く電極材料を埋め込むことが可能になる。また、インクジェットのアライメント精度及び吐出量の変動に起因するコンタクト不良を防止することが可能になる。なお、このような金属粒子含有液の流出をより高精度に制御するためには、凸部１５の膜厚がシリコン酸化膜１６の平坦部の膜厚の約１０％以上であること（すなわち、凸部１５が平坦部に対して約１０％以上盛り上っていること）が好ましい。
　以上のことから、本発明のコンタクトホールの形成方法は、被接続層の上にコンタクトホールに対応した形状を有する有機撥液膜を形成する工程と、有機撥液膜上を除く被接続層の上に光転化膜を形成する工程と、有機撥液膜及び光転化膜に真空紫外光を照射する工程と、を有し、真空紫外光の照射により、光転化膜を絶縁膜に転化させるとともに、有機撥液膜を気化して被接続層を露出させてコンタクトホールを形成することを特徴とする。
　このように、本発明のコンタクトホールの形成方法によれば、ポリシラザン膜の転化による絶縁膜の形成と、有機撥液膜の気化（除去）とが同時に完了するため、コンタクトホールを精度良く且つ容易に形成することができる。
　また、本実施例においては、コンタクトホールを形成するために真空を用いないため、コンタクトホールの形成に用いられる装置のコストを低減できるとともに、RIE（Reactive Ion Etching）方式と同等のアライメント精度を持ちつつ簡便にコンタクトホールを形成することができる。
　なお、本実施例においては、ゲート電極１２の上にコンタクトホールを形成する場合を説明したが、例えば、電界効果型トランジスタのソース領域又はドレイン領域の上（すなわち、半導体基板の上）や電極に接続されているパターンされた配線等の被接続層の上に、上述した形成方法を用いてコンタクトホールを形成しても良い。また、ＶＵＶの照射には、１７２ｎｍ以外にも１４２ｎｍ又は１４６ｎｍの真空紫外光源を用いても良い。
　また、本実施例においては、絶縁膜としてシリコン酸化膜を形成するようにＶＵＶを照射したが、ＶＵＶの波長及び照射時間等を調整することで、シリコン酸窒化（ＳｉＯＮ）膜、シリコン窒化（ＳｉＮｘ）膜、無機高分子系のアルコキシド、金属系のアルコキシド又はシロキサンを形成しても良い。
　また、本実施例においては、ペルフルオロ（４－ビニルオキシ－１－ブテン）を環化重合させたものを有機撥液膜に用いていたが、自己組織化単分子（ＳＡＭ：Self assembled monolayer）系のフッ素が添加されているシランカップリング材や、フッ素系を混合した樹脂を有機撥液膜に用いても良い。
　更に、ポリシラザン膜を塗布する前に、有機撥液膜に対して撥ねる性質を有する他の有機膜を有機撥液膜の周囲に形成しても良い。例えば、他の有機膜としては、ポリビニールフェノール（ＰＶＰ：Poly(4-vinylphenol)）にメラミンを混合したポリマー材料がある。
　実施例２においては、実施例１に係るコンタクトホールの形成方法を用いた半導体装置の製造方法及びこれによって製造される半導体装置について、図２乃至図６を参照しつつ詳細に説明する。
　先ず、図２を参照しつつ、本実施例に係る半導体装置の構造について説明する。図２に示されているように、半導体装置である有機ＴＦＴ（Thin Film Transistor）アレイ２０は、光透過基板であるガラス基板２１、スイッチングトランジスタ（選択トランジスタ）２２、ドライブトランジスタ（駆動トランジスタ）２３、発光部２４並びにスイッチングトランジスタ２２、ドライブトランジスタ２３及び発光部２４を素子分離するバンク２５から構成されている。
　スイッチングトランジスタ２２は、ゲート電極３１（以下、ＳＴゲート電極３１と称する）、第１のゲート絶縁膜３２（以下、第１のＳＴゲート絶縁膜３２と称する）、第２のゲート絶縁膜３３（以下、第２のＳＴゲート絶縁膜３３と称する）、ソース電極３４（以下、ＳＴソース電極３４と称する）、ドレイン電極３５（以下、ＳＴドレイン電極３５と称する）、有機半導体部３６（以下、ＳＴ有機半導体部３６と称する）、及び層間絶縁膜３７（以下、ＳＴ層間絶縁膜３７と称する）、から構成されている。なお、ＳＴゲート電極３１には、有機ＴＦＴアレイ２０の外部からＳＴゲート電極３１に電圧を印加するための外部接続配線（図示せず）が接続されている。
　ドライブトランジスタ２３は、ゲート電極４１（以下、ＤＴゲート電極４１と称する）、第１のゲート絶縁膜４２、（以下、第１のＤＴゲート絶縁膜４２と称する）、第２のゲート絶縁膜４３（以下、第２のＤＴゲート絶縁膜４３と称する）、ソース電極４４（以下、ＤＴソース電極４４と称する）、ドレイン電極４５（以下、ＤＴドレイン電極４５と称する）、有機半導体部４６（以下、ＤＴ有機半導体部４６と称する）及び層間絶縁膜４７（以下、ＤＴ層間絶縁膜４７と称する）から構成されている。また、ＤＴゲート電極４１には、ＳＴドレイン電極３５が接続されている。すなわち、ＳＴドレイン電極３５は、ＳＴ有機半導体部３６のドレイン領域とＤＴゲート電極４１とを電気的に接続している。
　発光部２４は、発光部陽極５１、有機ＥＬ層５２及び発光部陰極５３から構成されている。また、発光部陽極５１には、ＤＴドレイン電極４５が接続されている。すなわち、ＤＴドレイン電極４５は、ＤＴ有機半導体部４６のドレイン領域と発光部陽極５１とを電気的に接続している。
　次に、図３乃至図６を参照しつつ、有機ＴＦＴアレイ２０の製造方法について詳細に説明する。
　先ず、光を透過する基板としてガラス基板２１が準備される（図３（ａ））。次に、無電解ニッケルめっき法により、ガラス基板２１の上にニッケル・リン（Ｎｉ－Ｐ）からなるＳＴゲート電極３１及びＤＴゲート電極４１が形成される（図３（ｂ））。
　次に、ＤＴゲート電極４１の表面上であって、後述するコンタクトホールの形成領域に対応する部分に、有機撥液膜６１が形成される（図３（ｃ））。より具体的には、ＤＴゲート電極４１の表面上にレジストが塗布される。次に、塗布されたレジストが所望のパターン（すなわち、後述するコンタクトホールの形状）になるように、パターンニングが施される。パターンニングされたレジストの開口部分に、スピンコート法によって有機撥液材料が塗布される。その後、レジストを除去すること（リフトオフ法）で、後述するコンタクトホールの形成領域に対応する部分のみに有機撥液膜６１が形成される。有機撥液膜６１は、純水に対して１００°以上の接触角を有するアモルファスフッ素高分子薄膜である。例えば、有機撥液膜６１は、ペルフルオロ（４－ビニルオキシ－１－ブテン）を環化重合させたものである。なお、ＳＴゲート電極３１の表面上にも有機撥液膜６１が形成されても良い。これにより、有機ＴＦＴアレイ２０の外部からＳＴゲート電極３１に電圧を印加するために用いられる外部接続配線用のコンタクトホールを形成することができる。
　次に、スピンコート法により、ＳＴゲート電極３１及びＤＴゲート電極４１を覆うように、ポリビニールフェノール（ＰＶＰ：Poly(4-vinylphenol)）にメラミンを混合したポリマー材料が塗布される。これにより、第１のＳＴゲート絶縁膜３２及び第１のＤＴゲート絶縁膜４２が形成される（図３（ｄ））。続いて、スピンコート法により、第１のＳＴゲート絶縁膜３２及び第１のＤＴゲート絶縁膜４２を覆うように、珪素－窒素（Ｓｉ－Ｎ）結合を有する化合物であるポリシラザンが塗布され、光転化膜であるポリシラザン膜６２が形成される（図３（ｅ））。
　ここで、図３（ｅ）の破線領域６ａの拡大図を図６（ａ）に示す。図６（ａ）に示されているように、有機撥液膜６１の上部には第１のＤＴゲート絶縁膜４２及びポリシラザン膜６２が形成されず、有機撥液膜６１が露出している。また、第１のＤＴゲート絶縁膜４２及びポリシラザン膜６２の縁部分であって有機撥液膜６１の側面に接する部分は盛り上がっている。すなわち、第１のＤＴゲート絶縁膜４２の縁部分には膜厚方向に突出した凸部６３が、ポリシラザン膜６２の縁部分には膜厚方向に突出した凸部６４が形成されている。これらの理由としては、有機撥液膜１３が高い撥液性を有していることで、有機撥液膜１３がＰＶＰ及びポリシラザンを撥ねることが考えられる。
　次に、ガラス基板２１の主面側（すなわち、ポリシラザン膜６２が形成されている面側）からＶＵＶが照射される。ここで、ＶＵＶの照射には、１７２ナノメートル（ｎｍ）の真空紫外光源が用いられる。かかるＶＵＶ照射により、ポリシラザン膜６２がシリコン酸化膜に転化し、第２のＳＴゲート絶縁膜３３及び第２のＤＴゲート絶縁膜４３が形成される。また、かかるＶＵＶ照射により、有機撥液膜６１が二酸化炭素及びフッ素等に変化（気化）することで、コンタクトホール７１が形成される（図４（ａ））。ここで、ポリシラザン膜６２のシリコン酸化膜へ転化は、実施例１の転化と同様に化学反応式１及び２によって示されるため、その説明は省略する。また、有機撥液膜６１が二酸化炭素及びフッ素等に変化（気化）することは、実施例１と同様に化学反応式３によって示されるため、その説明は省略する。
　ここで、ＶＵＶの照射によってポリシラザン膜６２の転化及び有機撥液膜６１の気化が同時に起こるため、第２のＳＴゲート絶縁膜３３及び第２のＤＴゲート絶縁膜４３の形成と、コンタクトホール７１の形成と、が同時に完了する。これによって、第２のＤＴゲート絶縁膜４３及びコンタクトホール７１を別々の工程で形成する場合よりも、ガラス基板２１の準備からコンタクトホール７１の形成までの所要時間を削減することができる。また、有機撥液膜６１の形成領域がコンタクトホール７１の形成領域になるため、開口マスクを用いるエッチングによるコンタクトホールの形成方法よりも、コンタクトホール７１の形成を精度良く行うことができる。
　また、図４（ａ）の破線領域６ｂの拡大図を図６（ｂ）に示す。図６（ａ）と図６（ｂ）を比較することで判るように、ポリシラザン膜６２が転化することで、ポリシラザン膜６２の膜厚よりも薄い膜厚を有し且つ硬化した第２のＳＴゲート絶縁膜３３及び第２のＤＴゲート絶縁膜４３が形成される。転化によって膜厚が薄くなっても、第１のＤＴゲート絶縁膜４２及び第２のＤＴゲート絶縁膜４３の縁部分（すなわち、コンタクトホール７１の周囲）には凸部６３、６４が残存している。
　このような製造工程を経ることで、ＳＴゲート電極３１及びＤＴゲート電極４１を覆う絶縁膜を２層とすることができる。これによって、ＳＴゲート電極３１及びＤＴゲート電極４１を覆う絶縁膜の比誘電率及び絶縁特性の制御を容易に行うことができる。本実施例においては、第１のＳＴゲート絶縁膜３２及び第１のＤＴゲート絶縁膜４２によってソース・ドレイン電極間の導電率を引き上げることができ、第２のＳＴゲート絶縁膜３３及び第２のＤＴゲート絶縁膜４３によって電流リークを効率よく抑制することができる。
　なお、ＳＴゲート電極３１の表面上にも有機撥液膜６１を形成した場合には、ＳＴゲート電極３１の上にもコンタクトホールが形成される。かかるコンタクトホールも上述した工程を経て形成されるため、コンタクトホール７１のように高精度で形成することができる。
　次に、スパッタ法により、ガラス基板２１の上にインジウム・ズィンク・オキサイド（ＩＺＯ）からなる透明電極材料を堆積させる。続いて、透明電極材料の上にレジストを塗布し、かかるレジストをパターニングする。パターニングされたレジストをマスクとして用い、ウエットエッチングによって透明電極材料を所望の形状にパターニングすることで、発光部陽極５１が形成される。発光部陽極５１が形成された状態の断面図を図４（ｂ）に示す。
　次に、金属微粒子を用いたインクジェット法により、ＳＴソース電極３４、ＳＴドレイン電極３５、ＤＴソース電極４４及びＤＴドレイン電極４５が形成される（図４（ｃ））。より具体的には、銀（Ａｇ）の微粒子を有機溶剤に混ぜたインク（金属粒子含有液）がインクジェットプリンティング技術で描画され、ＳＴソース電極３４、ＳＴドレイン電極３５、ＤＴソース電極４４及びＤＴドレイン電極４５が形成される。また、ＳＴドレイン電極３５は、コンタクトホール７１を充填している。これにより、スイッチングトランジスタ２２のドレインとドライブトランジスタ２３のゲート電極４１とを電気的に接続することができる。更に、ＤＴドレイン電極４５が発光部陽極５１に接続している。これにより、ドライブトランジスタ２３のドレインと発光部２４の発光部陽極５１とを電気的に接続することができる。なお、図示されていないが、当該金属微粒子を用いたインクジェット法により、ＳＴゲート電極３１の上のコンタクトホールも充填され、ＳＴゲート電極３１に接続する外部接続配線も形成される。
　ここで、コンタクトホール７１の周囲には凸部６３を有する第１のＤＴゲート絶縁膜４２及び凸部６４を有する第２のＤＴゲート絶縁膜４３が形成されているため、金属粒子含有液がコンタクトホール７１から流出することがない。すなわち、凸部６３、６４は、金属粒子含有液の流出を抑制する防壁として機能する。これによって、コンタクトホール７１に対して精度良く電極材料を埋め込むことが可能になる。また、インクジェットのアライメント精度及び吐出量の変動に起因するコンタクト不良を防止することが可能になる。なお、このような金属粒子含有液の流出をより高精度に制御するためには、凸部６３、６４の膜厚が各絶縁膜１６の平坦部の膜厚の約１０％以上であること（すなわち、凸部６３、６４が平坦部に対して約１０％以上盛り上っていること）が好ましい。また、本実施例においては、スイッチングトランジスタ２２のドレインとドライブトランジスタ２３のゲート電極４１と電気的に接続させるために、凸部６４の一部上にも金属粒子含有液を塗布する必要がある。
　次に、紫外線（ＵＶ）照射によってパターニングすることができる樹脂が、スピンコート法によって塗布される。続いて、フォトマスクをかかる樹脂上に配置し、ＵＶ照射によってかかる樹脂をパターンニングすることで、バンク２５が形成される（図４（ｄ））。
　次に、テトラベンゾポルフィリンを用いたインクジェット法により、ＳＴソース電極３４及びＳＴドレイン電極３５の上にＳＴ有機半導体部３６が、ＤＴソース電極４４及びＤＴドレイン電極４５の上にＤＴ有機半導体部４６が形成される（図５（ａ））。続いて、スピンコート法により、有機材料からなる絶縁物をＳＴ有機半導体部３６及びＤＴ有機半導体部４６の上に塗布し、ＳＴ層間絶縁膜３７及びＤＴ層間絶縁膜４７を形成する（図５（ｂ））。
　次に、インクジェット法又はスピンコート法により、バンク２５、ＳＴ層間絶縁膜３７、ＤＴ層間絶縁膜４７及び発光部陽極５１の上に発光材料が塗布され、有機ＥＬ層５２が形成される（図５（ｃ））。続いて、真空蒸着法により、有機ＥＬ層５２の上にアルミニウム（Ａｌ）が蒸着され、発光部陰極５３が形成される（図５（ｄ））。これらの工程を経てることで、有機ＴＦＴアレイ２０が完成する。
　以上のように、本発明の半導体装置の製造方法は、光透過基板の上に複数のゲート電極を形成し、ゲート電極の上に所望の形状を有する有機撥液膜を形成し、複数のゲート電極を覆う光転化膜を形成し、有機撥液膜及び光転化膜に真空紫外光を照射して、光転化膜をゲート絶縁膜に転化させるとともに、有機撥液膜を気化してゲート電極と電気的な接続を取るためのコンタクトホールを形成する工程と、光透過基板の上に発光部陽極を形成し、コンタクトホールを充填するとともにゲート絶縁膜の上にスイッチングトランジスタ及びドライブトランジスタのそれぞれを構成するソース電極及びドレイン電極を形成する工程と、ゲート電極及びドレイン電極の上に素子分離用のバンクを形成し、ソース電極及びドレイン電極の上であってバンクによって囲まれた領域内に有機半導体部を形成し、有機半導体部の上に層間絶縁膜を形成してスイッチングトランジスタ及びドライブトランジスタを形成する工程と、バンク、層間絶縁膜及び発光部陽極の上に有機ＥＬ層を形成し、有機ＥＬ層の上に発光部陰極を形成して発光部を形成する工程と、を有している。
　このように、本発明の半導体装置の製造方法は、ポリシラザン膜の転化による絶縁膜の形成と、有機撥液膜の気化（除去）とが同時に完了させるコンタクトホールの形成方法が用いられている。これにより、コンタクトホールを精度良く且つ容易に形成することができるため、半導体装置の製造工程におけるコスト低減、製造時間の短縮を容易に図ることができ、更には高い信頼性を有する半導体装置を製造することができる。
　なお、本実施例においてはゲート電極を覆うゲート絶縁膜を２層構造としたが、３層以上の構造としても良い。ゲート絶縁膜を２層以上とする場合には、最上層にポリシラザン膜を塗布する必要がある。また、本実施例においては、絶縁膜としてシリコン酸化膜を形成するようにＶＵＶを照射したが、ＶＵＶの波長及び照射時間等を調整することで、シリコン酸窒化（ＳｉＯＮ）膜、シリコン窒化（ＳｉＮｘ）膜、無機高分子系のアルコキシド、金属系のアルコキシド又はシロキサンを形成しても良い。
　また、本実施例においては、各ソース電極及び各ドレイン電極をインクジェット法によって形成したが、所望のメッキ技術により金からなるソース電極及びドレイン電極を形成しても良い。
１１、２１　ガラス基板
１２　ゲート電極
１３　有機撥液膜
１４　ポリシラザン膜
１５　凸部
１６　シリコン酸化膜
１７　コンタクトホール
１８　配線パターン
２０　有機ＴＦＴアレイ
２２　スイッチングトランジスタ（選択トランジスタ）
２３　ドライブトランジスタ（駆動トランジスタ）
２４　発光部

Claims (13)

  1. 　絶縁膜に覆われた被接続層と電気的な接続を取るためのコンタクトホールの形成方法であって、
    　前記被接続層の上に前記コンタクトホールに対応した形状を有する有機撥液膜を形成する工程と、
    　前記有機撥液膜上を除く前記被接続層の上に光転化膜を形成する工程と、
    　前記有機撥液膜及び前記光転化膜に真空紫外光を照射する工程と、を有し、
    　前記真空紫外光の照射により、前記光転化膜を前記絶縁膜に転化させるとともに、前記有機撥液膜を気化して前記被接続層を露出させて前記コンタクトホールを形成することを特徴とする形成方法。
  2. 　前記絶縁膜は、前記コンタクトホールの周辺部に前記絶縁膜の膜厚方向に突出する凸部を有していることを特徴とする請求項１に記載の形成方法。
  3. 　前記凸部の膜厚は、前記絶縁膜の平坦部の膜厚の１０％以上であることを特徴とする請求項２に記載の形成方法。
  4. 　前記有機撥液膜は、ペルフルオロ（４－ビニルオキシ－１－ブテン）を環化重合させたものからなることを特徴とする請求項２又は３に記載の形成方法。
  5. 　前記絶縁膜は、シリコン酸化膜、シリコン酸窒化膜又はシリコン窒化膜であることを特徴とする請求項２乃至４のいずれか１に記載の形成方法。
  6. 　スイッチングトランジスタ、ドライブトランジスタ及び発光部を備える半導体装置の製造方法であって、
    　光透過基板の上に複数のゲート電極を形成し、前記ゲート電極の上に所望の形状を有する有機撥液膜を形成し、前記複数のゲート電極を覆う光転化膜を形成し、前記有機撥液膜及び前記光転化膜に真空紫外光を照射して、前記光転化膜をゲート絶縁膜に転化させるとともに、前記有機撥液膜を気化して前記ゲート電極と電気的な接続を取るためのコンタクトホールを形成する工程と、
    　前記光透過基板の上に発光部陽極を形成し、前記コンタクトホールを充填するとともに前記ゲート絶縁膜の上に前記スイッチングトランジスタ及び前記ドライブトランジスタのそれぞれを構成するソース電極及びドレイン電極を形成する工程と、
    　前記ゲート電極及び前記ドレイン電極の上に素子分離用のバンクを形成し、前記ソース電極及び前記ドレイン電極の上であって前記バンクによって囲まれた領域内に有機半導体部を形成し、前記有機半導体部の上に層間絶縁膜を形成して前記スイッチングトランジスタ及び前記ドライブトランジスタを形成する工程と、
    　前記バンク、前記層間絶縁膜及び前記発光部陽極の上に有機ＥＬ層を形成し、前記有機ＥＬ層の上に発光部陰極を形成して前記発光部を形成する工程と、を有することを特徴とする製造方法。
  7. 　前記スイッチングトランジスタの前記ドレイン電極は、前記コンタクトホールを充填するとともに、前記ドライブトランジスタの前記ゲート電極に接続していることを特徴とする請求項６に記載の製造方法。
  8. 　前記コンタクトホールの周辺部に前記ゲート絶縁膜の膜厚方向に突出する凸部を有しいていることを特徴とする請求項７に記載の製造方法。
  9. 　前記凸部の膜厚は、前記絶縁膜の平坦部の膜厚の１０％以上であることを特徴とする請求項８に記載の製造方法。
  10. 　前記光転化膜の形成前に、前記有機撥液膜に対して撥ねる性質を有する有機膜を前記有機撥液膜の周囲に形成することを特徴とする請求項７乃至９のいずれか１に記載の製造方法。
  11. 　スイッチングトランジスタ、ドライブトランジスタ及び発光部を備える半導体装置であって、
    　光透過基板の上に形成されたゲート電極、前記ゲート電極を覆うゲート絶縁膜、
    前記ゲート絶縁膜の上に形成されたソース電極及びドレイン電極、前記ソース電極及び前記ドレイン電極の上に形成された有機半導体部、並びに、前記有機半導体部の上に形成された層間絶縁膜からなる前記スイッチングトランジスタ及び前記ドライブトランジスタと、
    　前記光透過基板の上に形成された発光部陽極、前記発光部電極の上に形成された有機ＥＬ層、及び、前記有機ＥＬ層の上に形成された発光部陰極からなる前記発光部と、
    　前記スイッチングトランジスタ、前記ドライブトランジスタ、前記発光部を素子分離するバンクと、を有し、
    　前記スイッチングトランジスタの前記ドレイン電極は、前記ドライブトランジスタの前記ゲート絶縁膜を貫通して前記ゲート電極に接続し、
    　前記ドライブトランジスタの前記ゲート絶縁膜は、前記ドライブトランジスタの前記ゲート絶縁膜における前記スイッチングトランジスタの前記ドレイン電極が貫通している部分の周辺部に前記ゲート絶縁膜の膜厚方向に突出する凸部を有していることを特徴とする半導体装置。
  12. 　前記凸部の膜厚は、前記ドライブトランジスタの前記ゲート絶縁膜の平坦部の膜厚の１０％以上であることを特徴とする請求項１１に記載の半導体装置。
  13. 　前記スイッチングトランジスタ及び前記ドライブトランジスタの前記ゲート絶縁膜は多層であって、最上層にシリコン酸化膜、シリコン酸窒化膜又はシリコン窒化膜のいずれかを有することを特徴とする請求項１２に記載の半導体装置。
PCT/JP2009/060603 2009-06-10 2009-06-10 コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置 WO2010143283A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2009/060603 WO2010143283A1 (ja) 2009-06-10 2009-06-10 コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置
JP2011518178A JP4976590B2 (ja) 2009-06-10 2009-06-10 コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/060603 WO2010143283A1 (ja) 2009-06-10 2009-06-10 コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
WO2010143283A1 true WO2010143283A1 (ja) 2010-12-16

Family

ID=43308551

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/060603 WO2010143283A1 (ja) 2009-06-10 2009-06-10 コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
JP (1) JP4976590B2 (ja)
WO (1) WO2010143283A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012176291A1 (ja) * 2011-06-22 2012-12-27 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリコンオキシナイトライド膜の形成方法およびそれにより製造されたシリコンオキシナイトライド膜付き基板
JP2013197470A (ja) * 2012-03-22 2013-09-30 Fujitsu Ltd 貫通電極の形成方法
US9029071B2 (en) 2010-06-17 2015-05-12 Merck Patent Gmbh Silicon oxynitride film formation method and substrate equipped with silicon oxynitride film formed thereby
JP2022529255A (ja) * 2019-04-16 2022-06-20 アプライド マテリアルズ インコーポレイテッド トレンチに薄膜を堆積する方法
US11629402B2 (en) 2019-04-16 2023-04-18 Applied Materials, Inc. Atomic layer deposition on optical structures

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243328A (ja) * 2001-12-05 2003-08-29 Seiko Epson Corp 液滴吐出装置、パターン形成装置、配線形成装置、パターン形成媒体、液滴吐出方法、パターン形成方法および配線形成方法
JP2004061728A (ja) * 2002-07-26 2004-02-26 Ricoh Microelectronics Co Ltd レンズアレイ製造方法
JP2005167229A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
WO2006019157A1 (ja) * 2004-08-20 2006-02-23 National Institute Of Advanced Industrial Science And Technology 半導体素子及びその製造方法
JP2006100757A (ja) * 2004-08-30 2006-04-13 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電気光学装置及び電子デバイス
JP2006253613A (ja) * 2005-03-14 2006-09-21 Ricoh Co Ltd 有機半導体層を有する電界効果型有機薄膜トランジスタ
JP2007324510A (ja) * 2006-06-05 2007-12-13 Sony Corp 半導体装置の製造方法
JP2008122649A (ja) * 2006-11-13 2008-05-29 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、液晶装置、有機エレクトロルミネッセンス装置、及び電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243328A (ja) * 2001-12-05 2003-08-29 Seiko Epson Corp 液滴吐出装置、パターン形成装置、配線形成装置、パターン形成媒体、液滴吐出方法、パターン形成方法および配線形成方法
JP2004061728A (ja) * 2002-07-26 2004-02-26 Ricoh Microelectronics Co Ltd レンズアレイ製造方法
JP2005167229A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
WO2006019157A1 (ja) * 2004-08-20 2006-02-23 National Institute Of Advanced Industrial Science And Technology 半導体素子及びその製造方法
JP2006100757A (ja) * 2004-08-30 2006-04-13 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電気光学装置及び電子デバイス
JP2006253613A (ja) * 2005-03-14 2006-09-21 Ricoh Co Ltd 有機半導体層を有する電界効果型有機薄膜トランジスタ
JP2007324510A (ja) * 2006-06-05 2007-12-13 Sony Corp 半導体装置の製造方法
JP2008122649A (ja) * 2006-11-13 2008-05-29 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、液晶装置、有機エレクトロルミネッセンス装置、及び電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029071B2 (en) 2010-06-17 2015-05-12 Merck Patent Gmbh Silicon oxynitride film formation method and substrate equipped with silicon oxynitride film formed thereby
WO2012176291A1 (ja) * 2011-06-22 2012-12-27 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリコンオキシナイトライド膜の形成方法およびそれにより製造されたシリコンオキシナイトライド膜付き基板
JP2013197470A (ja) * 2012-03-22 2013-09-30 Fujitsu Ltd 貫通電極の形成方法
JP2022529255A (ja) * 2019-04-16 2022-06-20 アプライド マテリアルズ インコーポレイテッド トレンチに薄膜を堆積する方法
US11629402B2 (en) 2019-04-16 2023-04-18 Applied Materials, Inc. Atomic layer deposition on optical structures
JP7364688B2 (ja) 2019-04-16 2023-10-18 アプライド マテリアルズ インコーポレイテッド トレンチに薄膜を堆積する方法

Also Published As

Publication number Publication date
JPWO2010143283A1 (ja) 2012-11-22
JP4976590B2 (ja) 2012-07-18

Similar Documents

Publication Publication Date Title
CN111564482B (zh) 显示基板及制备方法、显示装置
KR101058176B1 (ko) 박막 트랜지스터의 제조 방법
US7989955B2 (en) Semiconductor device, electronic device, and method of producing semiconductor device
US7820465B2 (en) Manufacturing method for a circuit pattern, a thin film transistor and an electronic appliance
WO2019214580A1 (zh) 显示基板及其制造方法、显示装置
WO2011142089A1 (ja) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
JP4976590B2 (ja) コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置
KR20130049785A (ko) 패턴 형성 방법, 발광장치 제조방법, 및 발광장치
TW200525594A (en) Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and el television
CN112151445B (zh) 一种显示基板的制备方法及显示基板、显示装置
CN1870284A (zh) 有机薄膜晶体管阵列板及其制造方法
KR20170074252A (ko) 투명 표시 장치
JP6084805B2 (ja) 保護膜溶液組成物、薄膜トランジスター表示板及び薄膜トランジスター表示板の製造方法
TW200529446A (en) Light emitting display device, method for manufacturing the same, and TV set
US11489052B2 (en) Thin film transistor, manufacturing method of thin film transistor and display device
WO2005057530A1 (ja) 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法
JP5842008B2 (ja) 薄膜トランジスタ、有機ｅｌ発光素子及び薄膜トランジスタの製造方法
JP4785396B2 (ja) 半導体装置の作製方法
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP4713192B2 (ja) 薄膜トランジスタの作製方法
JP2009026671A (ja) 電気光学装置、電子機器、電気光学装置の製造方法
JP4603780B2 (ja) 発光素子の製造方法
JP2007266596A (ja) 回路パターン及び薄膜トランジスタの作製方法、並びに該薄膜トランジスタを搭載した電子機器
KR101275999B1 (ko) 박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조방법
JP2005101556A (ja) 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09845808

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2011518178

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09845808

Country of ref document: EP

Kind code of ref document: A1