WO2010108409A1 - 共用存储设备的方法、移动终端及计算机程序产品 - Google Patents

共用存储设备的方法、移动终端及计算机程序产品 Download PDF

Info

Publication number
WO2010108409A1
WO2010108409A1 PCT/CN2010/070954 CN2010070954W WO2010108409A1 WO 2010108409 A1 WO2010108409 A1 WO 2010108409A1 CN 2010070954 W CN2010070954 W CN 2010070954W WO 2010108409 A1 WO2010108409 A1 WO 2010108409A1
Authority
WO
WIPO (PCT)
Prior art keywords
state
processor
storage device
mobile terminal
instruction
Prior art date
Application number
PCT/CN2010/070954
Other languages
English (en)
French (fr)
Inventor
张福良
单文英
孙春辉
杨金妹
Original Assignee
联想(北京)有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 联想(北京)有限公司 filed Critical 联想(北京)有限公司
Priority to US13/260,463 priority Critical patent/US9128891B2/en
Publication of WO2010108409A1 publication Critical patent/WO2010108409A1/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present invention relates to the field of computer communication technologies, and in particular, to a method, a mobile terminal, and a computer program product for sharing a storage device.
  • Existing mobile terminals typically include two processors, an ARM processor and an X86 processor.
  • ARM processors usually have low power consumption and low speed, so they have long standby time and can only support low complexity applications.
  • X86 processors usually have high speed and high power consumption. It can support the general-purpose Windows operating system processor and can handle tasks with high processing power requirements.
  • a hybrid system of an ARM processor and an X86 processor generally uses a shared memory for data sharing: a storage access controller and a plurality of processors are provided between the ARM processor and the X86 processor.
  • a multiplexer for selecting address, data, and control signals.
  • the memory access controller has a control register including a first memory element corresponding to the ARM memory and a second memory element corresponding to the X86 processor.
  • the memory access controller generates an access signal through the access request received by the two memory elements to generate a selection signal as a selection switch of the multiplexer, and the logic is controlled to be used by the ARM processor or the X86 processor.
  • the inventor found that when the ARM processor and the X86 processor share the memory, it is necessary to set components including a memory access controller and a multiplexer in the mobile terminal, and the like.
  • the hardware cost of the mobile terminal; and the storage access controller needs to generate a selection signal according to the access requests of the two processors, and the internal logic control process is complicated, which increases the complexity of the shared memory.
  • An object of the present invention is to provide a method for sharing a storage device, a mobile terminal, and a computer program In order to solve the problem that the shared memory device in the prior art needs to add a large number of components, resulting in an increase in the hardware cost of the mobile terminal.
  • the present invention provides the following technical solutions:
  • a method for sharing a storage device is applied to a mobile terminal including a first processor, a second processor, and a readable and writable non-volatile storage device, the first processor and the second processor having different processing capabilities
  • the first processor is in operation and the state of using the storage device is the second state, and the second processor is working and the state of using the storage device is the third state, including:
  • the first processor receives the switching instruction
  • the first processor controls the storage device to enter the second state or the third state according to the switching instruction.
  • the first processor is in a first state, and the first processor is in communication with the storage device after the mobile terminal is powered on;
  • the first processor controls the storage device to be in a powered down state, and the mobile terminal enters the first state.
  • the first processor receives an instruction to switch to the second state; the first processor controls, according to the instruction, that the storage device is in a power-on state, and the mobile terminal enters The second state is described.
  • the first processor receives an instruction to switch to the first state; the first processor controls, according to the instruction, that the storage device is in a power-off state, and the mobile terminal enters a location Said the first state.
  • the first processor receives, in the second state, an instruction to switch to the third state; the first processor, according to the switching instruction, controlling the storage device to enter the third state, includes:
  • the first processor After receiving the instruction, the first processor switches the preset switch from communicating with the first processor to the second processor; the first processor controls the storage device to be in a power-on state The mobile terminal enters the third state; or
  • the first processor After the first processor receives the instruction, establishing the storage device and the second processor a direct connection channel; the first processor controls the storage device to be in a power-on state, and the mobile terminal enters the third state.
  • the first processor receives, in the third state, an instruction to switch to the second state; the first processor, according to the switching instruction, controlling the storage device to enter the second state, includes:
  • the first processor After receiving the instruction, the first processor switches the preset switch from communicating with the second processor to be connected to the first processor; the first processor controls the storage device to be in a power-on state The mobile terminal enters the second state; or
  • the first processor disconnects the established direct connection channel between the storage device and the second processor; the first processor controls the storage device to be in a power-on state, The mobile terminal enters the second state.
  • the first processor operating and not using the state of the storage device is a first state, further comprising: in the third state, the first processor receiving an instruction to switch to the first state; The first processor controls the storage device to enter the first state according to the instruction. And controlling, by the first processor, the storage device to enter the first state according to the instruction:
  • the first processor After receiving the instruction, the first processor switches the preset switch from communicating with the second processor to be connected to the first processor; the first processor controls the storage device to be in a powered state.
  • the mobile terminal enters the first state; or
  • the first processor disconnects the established direct connection channel between the storage device and the second processor; the first processor controls the storage device to be in a power-off state, The mobile terminal enters the first state.
  • the first processor receives an instruction to switch to the third state; the first processor controls the storage device to enter the third state according to the instruction. And controlling, by the first processor, the storage device to enter the third state according to the instruction:
  • the first processor After receiving the instruction, the first processor switches the preset switch from communicating with the first processor to the second processor; the first processor controls the storage device to be in In a power-on state, the mobile terminal enters the third state; or
  • the first processor After receiving the instruction, the first processor establishes a direct connection channel between the storage device and the second processor; the first processor controls the storage device to be in a power-on state, and the mobile terminal Enter the third state.
  • a mobile terminal includes a first processor, a second processor, and a readable and writable non-volatile storage device, wherein the first processor and the second processor have different processing capabilities, and the first processor operates and uses The state of the storage device is a second state, the second processor is working, and the state of using the storage device is a third state, where the first processor includes:
  • a receiving unit configured to receive a switching instruction
  • control unit configured to control the storage device to enter the second state or the third state according to the switching instruction.
  • the first processor is in a first state, and the first processor further includes:
  • the initialization unit is configured to communicate with the storage device after the mobile terminal is powered on, to control the storage device to be in a power-off state, and the mobile terminal enters the first state.
  • the receiving unit further includes: a first receiving unit, configured to receive, in the first state, an instruction to switch to the second state;
  • the control unit further includes: a first control unit, configured to control, according to the instruction, that the storage device is in a power-on state, and the mobile terminal enters the second state.
  • the receiving unit further includes: a second receiving unit, configured to receive, in the second state, an instruction to switch to the first state;
  • the control unit further includes: a second control unit, configured to control, according to the instruction, that the storage device is in a power-off state, and the mobile terminal enters the first state.
  • the receiving unit includes: a third receiving unit, configured to receive, in the second state, an instruction to switch to the third state;
  • the control unit includes: a third control unit, configured to switch a preset switch from communicating with the first processor to be in communication with the second processor, and controlling the storage device to be in a power-on state, The mobile terminal enters the third state, or establishes a direct connection channel between the storage device and the second processor, and controls the storage device to be in a power-on state, where the mobile terminal The end enters the third state.
  • the receiving unit includes: a fourth receiving unit, configured to receive, in the third state, an instruction to switch to the second state;
  • the control unit includes: a fourth control unit, configured to switch a preset switch from communication with the second processor to be in communication with the first processor, and control the storage device to be in a power-on state, The mobile terminal enters the second state, or disconnects the established direct connection channel between the storage device and the second processor, and controls the storage device to be in a power-on state, the mobile terminal Entering the second state.
  • the receiving unit is configured to operate in a first state, and the receiving unit further includes: a fifth receiving unit, configured to receive, in the third state, to switch to the first state Instruction
  • the control unit further includes: a fifth control unit, configured to switch a preset switch from communication with the second processor to be in communication with the first processor, and control the storage device to be in a powered state
  • the mobile terminal enters the first state, or disconnects the established direct connection channel between the storage device and the second processor, and controls the storage device to be in a power-off state, the moving The terminal enters the first state.
  • the receiving unit further includes: a sixth receiving unit, configured to receive, in the first state, an instruction to switch to the third state;
  • the control unit further includes: a sixth control unit, configured to switch a preset switch from communicating with the first processor to be in communication with the second processor, and controlling the storage device to be in a power-on state
  • the mobile terminal enters the third state, or establishes a direct connection channel between the storage device and the second processor, and controls the storage device to be in a power-on state, and the mobile terminal enters the The third state.
  • the mobile terminal also includes a message channel between the first processor and the second processor for communicating messages between the first processor and the second processor.
  • a computer program product comprising a computer usable medium implementing a computer usable program, the computer usable program being incorporated into the mobile terminal, the program causing a first processor to receive a switching instruction;
  • a processor controls the storage device to enter the second state or the third state according to the switching instruction.
  • the embodiment of the present invention is applied to have the first process.
  • the first processor controls the storage device to enter a second state used by the first processor or a third state used by the second processor.
  • the invention controls the sharing of the storage device by the first processor, so the number of components in the mobile terminal is smaller than the prior art, which saves the hardware cost of the mobile terminal; and the physical connection between the components in the mobile terminal Simple and easy to control.
  • FIG. 1 is a flow chart of a first embodiment of a method for sharing a storage device according to the present invention
  • FIG. 2 is a flow chart of a second embodiment of a method for sharing a storage device according to the present invention.
  • FIG. 3 is a schematic diagram of an internal structure of a mobile terminal according to the present invention.
  • FIG. 4 is a schematic diagram of state transition of a second embodiment of a method of the present invention.
  • FIG. 5 is a flowchart of a third embodiment of a method for sharing a storage device according to the present invention.
  • FIG. 6 is a schematic diagram of another internal structure of a mobile terminal according to the present invention.
  • FIG. 7 is a schematic diagram of state transition of a third embodiment of a method of the present invention.
  • FIG. 8 is a schematic diagram of still another internal structure of a mobile terminal according to the present invention.
  • FIG. 9 is a block diagram of a first embodiment of a mobile terminal according to the present invention.
  • FIG. 10 is a block diagram of a second embodiment of a mobile terminal of the present invention.
  • the present invention provides a method for sharing a storage device and a mobile terminal, and the above objects, features and advantages of the present invention will be more apparent and understood by those skilled in the art.
  • the present invention will be further described in detail below in conjunction with the drawings and specific embodiments.
  • the mobile terminal in the embodiment of the present invention includes a first processor and a second processor, both of which can independently use a readable and writable non-volatile storage device.
  • the processor in the mobile terminal of the embodiment of the present invention mainly includes three states when the storage device is shared, respectively: the first processor works and does not use the first state of the storage device, and the first processor works and uses A second state of the storage device, the second processor is operative and uses a third state of the storage device.
  • the flow of the first embodiment of the method for sharing a storage device of the present invention is as shown in FIG. 1: Step 101: The first processor receives a switching instruction.
  • Step 102 The first processor controls the readable and writable non-volatile storage device to enter the second state or the third state according to the switching instruction.
  • FIG. 2 The flow of the second embodiment of the method for sharing a storage device of the present invention is as shown in FIG. 2.
  • This embodiment shows a process in which the first processor can share the storage device by different processors in the mobile terminal by controlling the switch:
  • Step 201 After the mobile terminal is powered on, the first processor is in communication with the storage device.
  • Step 202 The first processor controls the storage device to be in a power-off state, and the mobile terminal enters a first state.
  • Step 203 Determine the type of the received switching instruction, if it is an instruction to switch to the second state, execute step 204; if it is an instruction to switch to the third state, execute step 209.
  • Step 204 The first processor controls the storage device to be in a power-on state, and the mobile terminal enters a second state.
  • Step 205 Determine the type of the received switching instruction, if it is an instruction to switch to the third state, execute step 206; if it is an instruction to switch to the first state, execute step 210.
  • Step 206 The first processor switches the preset switch from the first processor to the second processor, and controls the storage device to be in the power-on state, and the mobile terminal enters the third state.
  • Step 207 Determine the type of the received switching instruction, if it is an instruction to switch to the second state, execute step 208; if it is an instruction to switch to the first state, execute step 211.
  • Step 208 The first processor switches the preset switch from the second processor to the first processor, and controls the storage device to be in the power-on state, and the mobile terminal enters the second state, and returns to step 205.
  • Step 209 The first processor switches the preset switch from the first processor to the second processor, and controls the storage device to be in the power-on state, and the mobile terminal enters the third state, and returns to step 207.
  • Step 210 The first processor controls the storage device to be in a power-off state, and the mobile terminal enters the first state, and returns to step 203.
  • Step 211 The first processor switches the preset switch from the second processor to the second processor. And communicating with the first processor, and controlling the storage device to be in a power-off state, the mobile terminal enters the first state, and returns to step 203.
  • the first processor is an ARM processor
  • the second processor is an X86 processor
  • a switch circuit which is exemplified by a USB switch (USB Switch), a selection end of the USB switch and the ARM
  • USB switch USB Switch
  • the processor is connected, the other selection end is connected to the X86 processor, the switching signal receiving end (SEL-USB) is connected to the ARM processor, the switching signal SEL-USB is pulled down to the ground, and the switching of the USB switch is controlled by the ARM processor, the USB switch
  • the connection end is connected to a hard disk drive (HDD, Hard Disk Drive), and the USB HDD is used as an example.
  • HDD Hard Disk Drive
  • the ARM processor and the X86 processor share the USB HDD.
  • the USB HDD controls the USB switch circuit through the ARM processor to switch to the ARM.
  • the ARM processor is also directly connected to the USB HDD, which is used to send control signals (HDD-Power-Control) to the USB HDD, and control the USB HDD to be powered on or off according to the usage of the USB HDD.
  • control signals HDD-Power-Control
  • the message channel can be implemented by means of I2C or UART serial port, etc., for transmitting state information and whether to switch messages between the X86 processor and the ARM processor. .
  • USB HDD-Power-Control whether the USB HDD is powered on (HDD-Power-Control), and the switching of the switch switch USB switch (SEL-USB) is controlled by the ARM processor, because the ARM processor has low power consumption characteristics in the mobile terminal.
  • the X86 processor is always powered on, and the X86 processor may not be powered for a period of time due to high power consumption. Therefore, since the ARM processor is powered on all the time, it is easier and more direct in control logic than the X86 processor, and Since the ARM processor uses GPIO (General Purpose I/O) interface to send control signaling, its control mode is also simpler than that of the X86 processor.
  • GPIO General Purpose I/O
  • the ARM processor When the ARM processor is under control, in the case of X86 processor shutdown or deep sleep, the ARM processor can control the USB switch to communicate with itself when needed, and then access the contents of the USB HDD through USB; the ARM processor can also work alone.
  • the USB HDD is powered off by sending HDD-Power-Control to reduce the power consumption of the mobile terminal.
  • the ARM processor communicates with the X86 processor through the SEL-USB control USB switch and passes through the HDD.
  • Power Control controls the USB HDD to power up.
  • FIG. 4 is a schematic diagram showing transition between states in which the above embodiment is applied, which is combined with FIG. 3
  • the schematic diagram of the structure of the mobile terminal is shown in detail, and the transfer process between the states is described in detail.
  • State 1 Indicates that the ARM processor is operating, but does not use USB HDD, and the X86 processor is powered down or deeply sleeped;
  • the ARM processor has a flash memory, and the operating system started by the ARM processor is stored in the flash, so there is no need to save the operating system of the ARM processor in the HDD.
  • HDD is equivalent to an external storage device of the ARM processor system.
  • State 2 Indicates that the ARM processor is operating, while using the USB HDD, while the X86 processor is powered down or in deep sleep;
  • State 3 Indicates that the X86 processor is operating and uses the USB HDD while the ARM processor is in standby but still maintains USB HDD connectivity to the X86 processor.
  • the operating system booted by the X86 processor in the embodiment of the present invention is stored in the HDD, and the HDD is equivalent to being an integral part of the X86 processor system.
  • Initial power-on state 1 After the mobile terminal is initially powered on, the USB HDD is connected to the ARM processor by default. At this time, the ARM processor does not use the USB HDD, so the USB HDD is powered off to save power.
  • Transition from state 2 to state 3 When the X86 processor needs to use the USB HDD, the ARM processor controls the USB switch to switch from communicating with the ARM processor to the X86 processor. When switching, the SEL can be used. The way (preset SEL - USB is high when the USB switch is connected to the X86 processor, SEL - USB is low when the USB switch is connected to the ARM processor), and the ARM processor can further send HDD - Power - Control signal to the USB HDD Control the USB HDD to power off and then power on to ensure that the hard disk is in normal state when the X86 processor is working.
  • Transition from state 3 to state 1 When the X86 processor does not require a USB HDD and the ARM processor does not require a USB HDD, the ARM processor controls the USB switch to switch from communicating with the X86 processor to communicating with the ARM processor. When switching, you can use SEL - USB is low In the same way, the ARM processor sends the HDD-Power-Control signal to the USB HDD to control the USB HDD to power off;
  • Transition from state 1 to state 3 When the X86 processor needs to use the USB HDD, the ARM processor controls the USB switch to switch from communicating with the ARM processor to the X86 processor, setting SEL_USB high during switching, and ARM processing Sends HDD—Power—Control signal to the USB HDD to control USB HDD power-on;
  • Transition from state 3 to state 2 When the ARM processor needs to use the USB HDD, the ARM processor controls the USB switch to switch from communicating with the X86 processor to the ARM processor, and SEL_USB is set low when switching, and ARM processing
  • the device can further transmit the HDD-Power-Control signal to the USB HDD, and control the USB HDD to be powered on after being powered off first to ensure that the state of the hard disk is normal when the ARM processor is working;
  • Transition from state 2 to state 1 When the ARM processor does not require a USB HDD, the ARM processor sends an HDD-Power-Control signal to the USB HDD to control the USB HDD to power down.
  • the present invention realizes the sharing of the storage device by controlling the switch circuit by the ARM processor, so the physical connection and logic control circuit between the components in the mobile terminal are simple.
  • the state switching logic is simple and easy to control through software.
  • FIG. 5 A third embodiment of the method for sharing a storage device of the present invention is shown in FIG. 5.
  • This embodiment shows a process in which a first processor can share a storage device by different processors in a mobile terminal by establishing or disconnecting a direct connection channel. :
  • Step 501 After the mobile terminal is powered on, the first processor is in communication with the storage device.
  • Step 502 The first processor controls the storage device to be in a power-off state, and the mobile terminal enters the first state.
  • Step 503 Determine the type of the received switching instruction, if it is an instruction to switch to the second state, execute step 504; if it is an instruction to switch to the third state, execute step 509.
  • Step 504 The first processor controls the storage device to be in a power-on state, and the mobile terminal enters a second state.
  • Step 505 Determine the type of the received switching instruction, if it is an instruction to switch to the third state, execute step 506; if it is an instruction to switch to the first state, execute step 510.
  • Step 506 The first processor establishes a direct connection channel between the storage device and the second processor, and controls the storage device to be in a power-on state, and the mobile terminal enters a third state.
  • Step 507 Determine the type of the received switching instruction, if it is the instruction to switch to the second state, execute step 508; if it is the instruction to switch to the first state, execute step 511.
  • Step 508 The first processor disconnects the direct communication between the established storage device and the second processor, and controls the storage device to be in a power-on state, and the mobile terminal enters the second state, and returns to step 505.
  • Step 509 The first processor establishes a direct connection channel between the storage device and the second processor, and controls the storage device to be in a power-on state, and the mobile terminal enters a third state, and returns to step 507.
  • Step 510 The first processor controls the storage device to be in a power-off state, and the mobile terminal enters the first state, and returns to step 503.
  • Step 511 The first processor disconnects the direct communication channel between the established storage device and the second processor, and controls the storage device to be in a power-off state, and the mobile terminal enters the first state, and returns to step 503.
  • FIG. 6 it is a schematic diagram of the internal structure of the mobile terminal to which the above embodiment is applied.
  • the mobile terminal the same is the ARM processor, the X86 processor, the USB HDD, the first processor is the ARM processor, the second processor is the X86 processor, the USB HDD is directly connected to the ARM processor, the ARM processor and The X86 processor shares the USB HDD.
  • the USB HDD can be connected to the ARM processor or the X86 processor through whether the ARM processor establishes a direct connection channel.
  • the ARM processor can also send a control signal to the USB HDD (HDD—Power— Control ), used to control the USB HDD to power on or off according to the usage of the USB HDD.
  • USB HDD-Power-Control whether the USB HDD is powered on (HDD-Power-Control), and the direct connection between the X86 processor and the USB HDD is controlled by the ARM processor, because the ARM processor is in the mobile terminal due to the work.
  • the low-cost feature has been in the power-on state, and the X86 processor may not be powered for a period of time due to high power consumption. Therefore, since the ARM processor is powered on all the time, it is more control logic than the X86 processor. It is simple and straightforward, and because the ARM processor uses the GPIO interface to send control signaling, its control mode is also simpler than that of the X86 processor.
  • the ARM processor When the ARM processor is under control, in the case of X86 processor shutdown or deep sleep, the ARM processor can access the contents of the USB HDD when needed. At this time, the ARM processor controls the USB direct connection channel to be disconnected, and the ARM processor acts as the USB host.
  • the USB Host accesses the USB HDD; the ARM processor can also work alone, powering down the USB HDD by sending HDD-Power-Control.
  • the ARM processor establishes a transparent USB direct connection channel, bridges the X86 processor and the USB HDD, and the ARM processor only maintains the USB direct connection channel. And through the HDD-Power-Control to control the USB HDD power-on, the ARM processor enters the standby state at the same time to save the power consumption of the mobile terminal.
  • FIG. 7 is a schematic diagram showing transitions between states in which the foregoing embodiments are applied. The following describes the transition process between states in combination with the schematic diagram of the mobile terminal shown in FIG. 6, where a state definition may exist in the mobile terminal. It is consistent with the description in FIG. 4 and will not be described again here.
  • Initial power-on state 1 After the mobile terminal is initially powered on, the USB HDD is connected to the ARM processor by default. At this time, the ARM processor does not use the USB HDD, so the USB HDD is powered off to save power.
  • the ARM processor When the X86 processor needs to use a USB HDD, the ARM processor establishes a USB direct connection between the X86 processor and the USB HDD, and the ARM processor sends the HDD to the USB HDD—Power—Control Signal , control USB HDD power-on; transition from state 3 to state 2: When the ARM processor needs to use USB HDD, the ARM processor disconnects the USB direct channel between the X86 processor and the USB HDD, and the ARM processor can further Send the HDD-Power-Control signal to the USB HDD, and control the USB HDD to power off first after power-off to ensure that the hard disk is in normal state when the ARM processor is working.
  • Transition from state 2 to state 1 When the ARM processor does not require a USB HDD, ARM The processor sends an HDD-Power-Control signal to the USB HDD to control the USB HDD to power off.
  • the present invention maintains the connection or disconnection of the USB direct connection channel between the X86 processor and the USB HDD through the ARM processor, thereby realizing the sharing of the storage device, since it is unnecessary. Additional hardware devices, only the ARM processor controls the USB HDD to power on or off, so the physical connection and logic control circuit between the components in the mobile terminal is simple, easy to control through software, and with the prior art In comparison, the hardware cost is further saved.
  • the internal structure of the above mobile terminal provides a possibility for the X86 processor and the ARM processor to jointly access the USB HDD in the future.
  • FIG. 8 Another schematic diagram of the internal structure of the mobile terminal of the present invention is shown in FIG. 8.
  • the difference between the embodiment of the internal structure of the two mobile terminals is that the first processor and the second processor can be initiated in the mobile terminal.
  • the switching control of the switch is implemented, so there is no need to keep a certain processor in an active state.
  • USB switch when the USB switch is controlled, it may pass through the USB-SEL-1 of the first processor or the USB-SEL-2 of the second processor, and they are connected to the USB switch through the logic circuit 1. Before connecting the USB switch, grounding through the pull-down resistor is the default access state of the USB switch.
  • the power-on signal of the USB HDD may be the HDD-Power-Control-1 sent by the first processor, or the HDD-Power-Control-2 sent by the second processor, which is connected to the USB switch through the logic circuit 2. .
  • the message channel can be an I2C, a UART serial port, or the like.
  • the role of the message channel is to pass status information and whether a message needs to be switched between the first processor and the second processor.
  • the user finds more useful image data, and hopes to download the image data to the HDD.
  • the ARM processor responds to the file save command, the HDD is automatically connected to the ARM system and powered on, thereby entering state 2.
  • the specific implementation can have the option to enter the X86 processor in the ARM processor interface, select this After the option, the ARM processor notifies the X86 processor through the I2C or UART serial port, thereby controlling the X86 processor to boot and enter state 3. After the X86 processor is booted, the ARM processor is informed by the I2C or UART serial port. The ARM processor is put into standby.
  • the user wants to use the power saving mode to access the Internet, and then returns to the state 1.
  • the specific implementation may be that the operating device of the X86 processor has access to the ARM processor.
  • the X86 processor notifies the ARM processor through the channel such as I2C or UART serial port, thereby controlling the ARM processor to wake up and enter state 1 or state 2.
  • the I2C or UART serial port is completed. The same channel tells the X86 processor that the X86 processor goes to sleep or shuts down.
  • the operation mode can be various.
  • two switch buttons can be set on the notebook computer, one corresponding to the ARM processor system, and the other corresponding to the X86 processor.
  • the system is used to control which state is entered, which is not described in detail in the embodiment of the present invention.
  • the USB interface is used as an example (USB switch, USB HDD), but in actual application, it may also be an interface such as PATA or SATA. If you are using an interface that is not directly supported by a processor, you can convert the PATA or SATA interface to a USB interface before accessing the processor after controlling the switch.
  • the readable and writable non-volatile memory is only exemplified by the HDD, and may be other storage devices that satisfy the condition, such as an SSD.
  • the first processor when describing a mobile terminal application, is an ARM architecture processor, and the second processor is an X86 architecture processor, but is merely exemplified herein.
  • the first processor and the second processor may be ARM architecture processors, or all X86 architecture processors, or other architecture processors, that is, different types of processors.
  • the embodiments of the present invention are used in combination without limitation, as long as the first processor and the second processor are different, and can handle tasks of different complexity, and there are tasks that the first processor cannot process but the second processor can process.
  • the mobile terminal device that integrates the two processors can be a notebook Notepad computer) or Netbook (netbook), can also be a Smartphone (smartphone), or PDA (personal digital assistant), or UMPC (ultra-portable computer;), or MID (mobile Internet device).
  • the present invention also provides an embodiment of a mobile terminal using the method.
  • FIG. 9 A block diagram of a first embodiment of a mobile terminal of the present invention is shown in FIG. 9.
  • the mobile terminal includes: a first processor 910, a second processor 920, and a readable and writable non-volatile storage device 930.
  • the first processor 910 is pre-defined to operate and the state in which the storage device 930 is used is the second state, the second processor 920 operates and the state in which the storage device 930 is used is the third state.
  • the first processor 910 includes:
  • the receiving unit 911 is configured to receive a switching instruction
  • the control unit 912 is configured to control the storage device 930 to enter the second state or the third state according to the switching instruction.
  • FIG. 10 A block diagram of a second embodiment of the mobile terminal of the present invention is shown in FIG. 10.
  • the mobile terminal includes: a first processor 1010, a second processor 1020, and a readable and writable non-volatile storage device 1030.
  • a first processor 1010 Predefining the state in which the first processor 1010 is operating and not using the storage device 1030 is the first state, the first processor 1010 is operating and the state using the storage device 1030 is the second state, and the second processor 1020 is operating
  • the state in which the storage device 1030 is used is the third state.
  • the first processor 1010 includes:
  • the initializing unit 1011 is configured to communicate with the storage device 1030 after the mobile terminal is powered on, control the storage device 1030 to be in a power-off state, the mobile terminal enters the first state, and the receiving unit 1012 is configured to receive a switching instruction; the control unit 1013 is configured to control the storage device 1030 to enter a second state used by the first processor 1010 or a third state used by the second processor 1020 according to the switching instruction.
  • the different units included in the different states of the receiving unit 1012 and the control unit 1013 are specifically described below, and these units are not shown in FIG.
  • the receiving unit 1012 may further include: a first receiving unit, configured to receive, in the first state, an instruction to switch to the second state; and correspondingly, the control unit 1013 may further include: a first control unit, Controlling, by the instruction, that the storage device 1030 is in a power-on state, and the mobile terminal enters the second state;
  • the receiving unit 1012 may further include: a second receiving unit, configured to receive in the second state An instruction to switch to the first state;
  • the control unit may further include: a second control unit, configured to control, according to the instruction, that the storage device 1030 is in a power-off state, and the mobile terminal enters the first state ;
  • the receiving unit 1012 may further include: a third receiving unit, configured to receive, in the second state, an instruction to switch to the third state;
  • the control unit 1013 may further include: a third control unit, configured to The set switch is switched from being in communication with the first processor 1010 to be in communication with the second processor 1020, and controlling the storage device 1030 to be in a power-on state, the mobile terminal entering the third state, or Establishing a direct connection channel between the storage device 1030 and the second processor 1020, and controlling the storage device 1030 to be in a power-on state, where the mobile terminal enters the third state;
  • the receiving unit 1012 may further include: a fourth receiving unit, configured to receive an instruction to switch to the second state in the third state;
  • the control unit 1013 may further include: a fourth control unit, configured to The set switching switch is switched from being in communication with the second processor 1020 to be in communication with the first processor 1010, and controlling the storage device 1030 to be in a power-on state, the mobile terminal entering the second state, or Disconnecting the established direct connection channel between the storage device 1030 and the second processor 1020, and controlling the storage device 1030 to be in a power-on state, the mobile terminal entering the second state;
  • the receiving unit 1012 may further include: a fifth receiving unit, configured to receive an instruction to switch to the first state in the third state;
  • the control unit 1013 may further include: a fifth control unit, configured to be preset The switch is switched from being in communication with the second processor 1020 to be in communication with the first processor 1010, and controlling the storage device 1030 to be in a powered down state, the mobile terminal enters the first state, or is disconnected Establishing a direct connection channel between the storage device 1030 and the second processor 1020, and controlling the storage device 1030 to be in a power-off state, the mobile terminal entering the first state;
  • the receiving unit 1012 may further include: a sixth receiving unit, configured to receive, in the first state, an instruction to switch to the third state;
  • the control unit 1013 may further include: a sixth control unit, configured to The set switch is switched from being in communication with the first processor 1010 to be in communication with the second processor 1020, and controlling the storage device 1030 to be in a power-on state, the mobile terminal entering the third state, or Establishing a direct connection channel between the storage device 1030 and the second processor 1020, and controlling the storage device 1030 to be in a power-on state, the moving The terminal enters the third state.
  • the embodiment of the present invention is applied to a mobile terminal having a first processor, a second processor, and a storage device, and after receiving the switching command, the first processor controls the storage device to enter the first The second state used by the processor or the third state used by the second processor.
  • the invention controls the sharing of the storage device by the first processor, so the number of components in the mobile terminal is smaller than the prior art, which saves the hardware cost of the mobile terminal; and the physical connection between the components in the mobile terminal Simple and easy to control.
  • the present invention can be implemented by means of software plus the necessary general purpose hardware platform. Based on such understanding, the technical solution of the present invention, which is essential or contributes to the prior art, may be embodied in the form of a software product, which may be stored in a storage medium such as a ROM/RAM or a disk. , an optical disk, etc., includes instructions for causing a computer device (which may be a personal computer, server, or network device, etc.) to perform the methods described in various embodiments of the present invention or portions of the embodiments.
  • a computer device which may be a personal computer, server, or network device, etc.
  • a computer program product of the present invention can include a computer usable medium that implements a computer usable program.
  • the computer usable program can be incorporated into the mobile terminal described above such that the first processor receives the switching instruction; causing the first processor to control the storage device to enter the second state or the third state in accordance with the switching instruction.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)

Description

共用存储设备的方法、 移动终端及计算机程序产品
技术领域 本发明涉及计算机通信技术领域， 特别涉及共用存储设备的方法、 移动 终端及计算机程序产品。
背景技术 现有移动终端通常包括两个处理器，分别为 ARM处理器和 X86处理器。 其中， ARM处理器通常具有低功耗、 低速率的特点， 因此其待机时间长， 仅能支持复杂度比较低的应用； 而 X86处理器通常具有高速率、 高功耗的特 点，是一种可以支持通用的 Windows操作***的处理器，可以对处理能力要 求较高的任务进行处理。
现有技术中， ARM处理器和 X86处理器的混合***，为了数据的共享， 一般会釆用共用存储器的方式为： 在 ARM处理器和 X86处理器之间设置一 个存储访问控制器和多个多路复用器， 用于对地址、 数据和控制信号进行选 择。 存储访问控制器具有一个控制寄存器， 包括对应 ARM存储器的第一存 储元件，和对应 X86处理器的第二存储元件。存储访问控制器通过两个存储 元件接收到的访问请求， 生成选择信号， 作为多路复用器的选择开关， 通过 逻辑判断控制存储器由 ARM处理器或 X86处理器使用。
发明人在对现有技术的研究过程中发现， ARM处理器和 X86处理器共 用存储器时， 需要在移动终端内设置包括存储访问控制器和多路复用器等在 内的元器件， 增加了移动终端的硬件成本； 并且存储访问控制器需要根据两 个处理器的访问请求生成选择信号， 其内部逻辑控制过程复杂， 增加了共用 存储器的复杂度。
发明内容 本发明的目的在于提供共用存储设备的方法、移动终端及计算机程序产 品， 以解决现有技术中共用存储设备需要增加大量元器件， 导致移动终端硬 件成本增加的问题。
为解决上述技术问题， 本发明提供如下技术方案：
一种共用存储设备的方法， 应用于包括第一处理器、 第二处理器和可读 写的非易失性存储设备的移动终端， 所述第一处理器和第二处理器的处理能 力不同， 第一处理器工作且使用所述存储设备的状态为第二状态， 第二处理 器工作且使用所述存储设备的状态为第三状态， 包括：
第一处理器接收切换指令；
第一处理器根据所述切换指令， 控制所述存储设备进入所述第二状态或 所述第三状态。
所述第一处理器工作且未使用所述存储设备的状态为第一状态，还包括： 所述移动终端开机后， 所述第一处理器与所述存储设备连通；
所述第一处理器控制所述存储设备处于下电状态， 所述移动终端进入所 述第一状态。
还包括：
在所述第一状态， 所述第一处理器接收切换到所述第二状态的指令； 所述第一处理器根据所述指令控制所述存储设备处于上电状态， 所述移 动终端进入所述第二状态。
还包括：
在所述第二状态， 所述第一处理器接收切换到所述第一状态的指令； 所述第一处理器根据所述指令控制所述存储设备处于下电状态， 所述移 动终端进入所述第一状态。
所述第一处理器在所述第二状态， 接收切换到所述第三状态的指令； 所述第一处理器根据所述切换指令， 控制所述存储设备进入所述第三状 态包括：
第一处理器接收到所述指令后， 将预先设置的切换开关从与所述第一处 理器连通切换到与所述第二处理器连通； 第一处理器控制所述存储设备处于 上电状态， 所述移动终端进入所述第三状态； 或
第一处理器接收到所述指令后， 建立所述存储设备与所述第二处理器之 间的直连通道； 第一处理器控制所述存储设备处于上电状态， 所述移动终端 进入所述第三状态。
所述第一处理器在所述第三状态， 接收切换到所述第二状态的指令； 所述第一处理器根据所述切换指令， 控制所述存储设备进入所述第二状 态包括：
第一处理器接收到所述指令后， 将预先设置的切换开关从与所述第二处 理器连通切换到与所述第一处理器连通； 第一处理器控制所述存储设备处于 上电状态， 所述移动终端进入所述第二状态； 或
第一处理器接收到所述指令后， 断开已建立的所述存储设备与所述第二 处理器之间的直连通道； 第一处理器控制所述存储设备处于上电状态， 所述 移动终端进入所述第二状态。
所述第一处理器工作且未使用所述存储设备的状态为第一状态，还包括： 在所述第三状态， 所述第一处理器接收切换到所述第一状态的指令； 所述第一处理器根据所述指令控制所述存储设备进入所述第一状态。 所述第一处理器根据所述指令控制所述存储设备进入所述第一状态包 括：
第一处理器接收到所述指令后， 将预先设置的切换开关从与所述第二处 理器连通切换到与所述第一处理器连通； 第一处理器控制所述存储设备处于 下电状态， 所述移动终端进入所述第一状态； 或
第一处理器接收到所述指令后， 断开已建立的所述存储设备与所述第二 处理器之间的直连通道； 所述第一处理器控制所述存储设备处于下电状态， 所述移动终端进入所述第一状态。
还包括：
在所述第一状态， 所述第一处理器接收切换到所述第三状态的指令； 所述第一处理器根据所述指令控制所述存储设备进入所述第三状态。 所述第一处理器根据所述指令控制所述存储设备进入所述第三状态包 括：
第一处理器接收到所述指令后， 将预先设置的切换开关从与所述第一处 理器连通切换到与所述第二处理器连通； 第一处理器控制所述存储设备处于 上电状态， 所述移动终端进入所述第三状态； 或
第一处理器接收到所述指令后， 建立所述存储设备与所述第二处理器之 间的直连通道； 所述第一处理器控制所述存储设备处于上电状态， 所述移动 终端进入所述第三状态。
一种移动终端， 包括第一处理器、 第二处理器和可读写的非易失性存储 设备， 所述第一处理器和第二处理器的处理能力不同， 第一处理器工作且使 用所述存储设备的状态为第二状态， 第二处理器工作且使用所述存储设备的 状态为第三状态， 所述第一处理器包括：
接收单元， 用于接收切换指令；
控制单元， 用于根据所述切换指令， 控制所述存储设备进入所述第二状 态或所述第三状态。
所述第一处理器工作且未使用所述存储设备的状态为第一状态， 所述第 一处理器还包括：
初始化单元， 用于所述移动终端开机后， 与所述存储设备连通， 控制所 述存储设备处于下电状态， 所述移动终端进入所述第一状态。
所述接收单元还包括： 第一接收单元， 用于在所述第一状态， 接收切换 到所述第二状态的指令；
所述控制单元还包括： 第一控制单元， 用于根据所述指令控制所述存储 设备处于上电状态， 所述移动终端进入所述第二状态。
所述接收单元还包括： 第二接收单元， 用于在所述第二状态， 接收切换 到所述第一状态的指令；
所述控制单元还包括： 第二控制单元， 用于根据所述指令控制所述存储 设备处于下电状态， 所述移动终端进入所述第一状态。
所述接收单元包括： 第三接收单元， 用于在所述第二状态， 接收切换到 所述第三状态的指令；
所述控制单元包括： 第三控制单元， 用于将预先设置的切换开关从与所 述第一处理器连通切换到与所述第二处理器连通， 并控制所述存储设备处于 上电状态， 所述移动终端进入所述第三状态， 或建立所述存储设备与所述第 二处理器之间的直连通道， 并控制所述存储设备处于上电状态， 所述移动终 端进入所述第三状态。
所述接收单元包括： 第四接收单元， 用于在所述第三状态， 接收切换到 所述第二状态的指令；
所述控制单元包括： 第四控制单元， 用于将预先设置的切换开关从与所 述第二处理器连通切换到与所述第一处理器连通， 并控制所述存储设备处于 上电状态， 所述移动终端进入所述第二状态， 或断开已建立的所述存储设备 与所述第二处理器之间的直连通道， 并控制所述存储设备处于上电状态， 所 述移动终端进入所述第二状态。
所述第一处理器工作且未使用所述存储设备的状态为第一状态， 所述接 收单元还包括： 第五接收单元， 用于在所述第三状态， 接收切换到所述第一 状态的指令；
所述控制单元还包括： 第五控制单元， 用于将预先设置的切换开关从与 所述第二处理器连通切换到与所述第一处理器连通， 并控制所述存储设备处 于下电状态， 所述移动终端进入所述第一状态， 或断开已建立的所述存储设 备与所述第二处理器之间的直连通道， 并控制所述存储设备处于下电状态， 所述移动终端进入所述第一状态。
所述接收单元还包括： 第六接收单元， 用于在所述第一状态， 接收切换 到所述第三状态的指令；
所述控制单元还包括： 第六控制单元， 用于将预先设置的切换开关从与 所述第一处理器连通切换到与所述第二处理器连通， 并控制所述存储设备处 于上电状态， 所述移动终端进入所述第三状态， 或建立所述存储设备与所述 第二处理器之间的直连通道， 并控制所述存储设备处于上电状态， 所述移动 终端进入所述第三状态。
所述移动终端还包括位于所述第一处理器和所述第二处理器之间的消息 通道， 用于在所述第一处理器和所述第二处理器之间传递消息。
一种计算机程序产品， 该计算机程序产品包括实现了计算机可用程序的 计算机可用介质， 所述计算机可用程序被并入上述移动终端中， 所述程序使 得第一处理器接收切换指令； 使得所述第一处理器根据所述切换指令， 控制 所述存储设备进入所述第二状态或所述第三状态。
由以上本发明提供的技术方案可见， 本发明实施例应用在具有第一处理 器、 第二处理器和存储设备的移动终端内， 第一处理器接收到切换命令后， 控制存储设备进入由第一处理器使用的第二状态或由第二处理器使用的第 三状态。本发明通过第一处理器控制存储设备的共用，因此与现有技术相比， 移动终端内的元器件数量较少， 节约了移动终端的硬件成本； 并且移动终端 内各部件之间的物理连接简单， 便于控制。
附图说明 图 1为本发明共用存储设备的方法的第一实施例流程图；
图 2为本发明共用存储设备的方法的第二实施例流程图；
图 3为本发明移动终端的一种内部结构示意图；
图 4为应用本发明方法第二实施例的状态转移示意图；
图 5为本发明共用存储设备的方法的第三实施例流程图；
图 6为本发明移动终端的另一种内部结构示意图；
图 7为应用本发明方法第三实施例的状态转移示意图；
图 8为本发明移动终端的又一种内部结构示意图；
图 9为本发明移动终端的第一实施例框图；
图 10为本发明移动终端的第二实施例框图。
具体实施方式 本发明提供了一种共用存储设备的方法及移动终端， 为了使本技术领域 的人员更好地理解本发明方案， 并使本发明的上述目的、 特征和优点能够更 加明显易懂， 下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明实施例中的移动终端包括第一处理器和第二处理器， 这两个处理 器均可以独立使用可读写的非易失性存储设备。 其中， 本发明实施例的移动 终端内的处理器在共用存储设备时， 主要包括三个状态， 分别为： 第一处理 器工作且未使用存储设备的第一状态， 第一处理器工作且使用存储设备的第 二状态， 第二处理器工作且使用存储设备的第三状态。 本发明共用存储设备的方法的第一实施例流程如图 1所示： 步骤 101 : 第一处理器接收切换指令。
步骤 102:第一处理器根据切换指令控制可读写的非易失性存储设备进入 第二状态或第三状态。
本发明共用存储设备的方法的第二实施例流程如图 2所示， 该实施例示 出了第一处理器通过控制切换开关使移动终端内的不同处理器可以共用存 储设备的过程：
步骤 201 : 移动终端开机后， 第一处理器与存储设备连通。
步骤 202: 第一处理器控制存储设备处于下电状态，移动终端进入第一状 态。
步骤 203: 判断接收到的切换指令的类型， 若为切换到第二状态的指令， 则执行步骤 204; 若为切换到第三状态的指令， 则执行步骤 209。
步骤 204: 第一处理器控制存储设备处于上电状态，移动终端进入第二状 态。
步骤 205: 判断接收到的切换指令的类型， 若为切换到第三状态的指令， 则执行步骤 206; 若为切换到第一状态的指令， 则执行步骤 210。
步骤 206:第一处理器将预先设置的切换开关从与第一处理器连通切换到 与第二处理器连通，并控制存储设备处于上电状态，移动终端进入第三状态。
步骤 207: 判断接收到的切换指令的类型， 若为切换到第二状态的指令， 则执行步骤 208; 若为切换到第一状态的指令， 则执行步骤 211。
步骤 208:第一处理器将预先设置的切换开关从与第二处理器连通切换到 与第一处理器连通，并控制存储设备处于上电状态，移动终端进入第二状态， 返回步骤 205。
步骤 209:第一处理器将预先设置的切换开关从与第一处理器连通切换到 与第二处理器连通，并控制存储设备处于上电状态，移动终端进入第三状态， 返回步骤 207。
步骤 210: 第一处理器控制存储设备处于下电状态，移动终端进入第一状 态， 返回步骤 203。
步骤 211 :第一处理器将预先设置的切换开关从与第二处理器连通切换到 与第一处理器连通，并控制存储设备处于下电状态，移动终端进入第一状态， 返回步骤 203。
如图 3所示， 为应用上述实施例的移动终端的内部结构示意图。 该移动 终端内， 第一处理器为 ARM处理器， 第二处理器为 X86处理器， 还包括一 个切换开关 （Switch ) 电路， 以 USB开关 （USB Switch )举例， USB开关 的一个选择端与 ARM处理器相连， 另一个选择端与 X86处理器相连， 切换 信号接收端（ SEL— USB )与 ARM处理器相连， 切换信号 SEL— USB下拉接 地， 由 ARM处理器控制该 USB开关的切换， USB开关的连接端与硬盘驱 动器（HDD, Hard Disk Drive )相连， 以 USB HDD举例， ARM处理器和 X86处理器共用该 USB HDD, USB HDD通过 ARM处理器对 USB开关电 路的控制可以选择切换连接到 ARM处理器或 X86处理器上， ARM处理器 还直接与 USB HDD 连接， 用 于向 USB HDD 发送控制信号 ( HDD— Power— Control ),根据 USB HDD的使用情况控制 USB HDD上电或 下电。 X86处理器与 ARM处理器之间还存在一条消息通道， 该消息通道可 以通过 I2C或 UART串口等方式实现，用于在 X86处理器与 ARM处理器之 间传递状态信息和是否需要切换的消息等。
其中， USB HDD是否上电 （ HDD— Power— Control ), 以及切换开关电路 USB开关的切换（ SEL— USB )均由 ARM处理器控制，原因在于移动终端内， ARM处理器由于功耗低的特点， 一直处于上电工作状态， 而 X86处理器由 于功耗高， 可能在一段时间内不上电， 因此 ARM处理器由于一直上电， 所 以其在控制逻辑上比 X86处理器更简便直接， 并且由于 ARM处理器釆用 GPIO ( General Purpose I/O, 通用型输入 /输出）接口发送控制信令， 因此其 控制方式也比 X86处理器的控制方式简单。
ARM处理器在控制时， 在 X86处理器关机或深度睡眠情况下， ARM处 理器可在需要时控制 USB开关与自身连通， 然后通过 USB访问 USB HDD 的内容； ARM处理器也可以在单独工作时， 通过发送 HDD— Power— Control 使 USB HDD断电，以减少移动终端的功耗；当 X86处理器处于工作状态时， ARM处理器通过 SEL— USB 控制 USB 开关与 X86 处理器连通， 并通过 HDD— Power— Control控制 USB HDD上电。
如图 4所示为应用上述实施例的状态之间转移示意图， 下面结合图 3所 示的移动终端结构示意图， 对各个状态之间的转移过程进行详细描述。
首先， 对移动终端可能存在的状态进行定义：
状态 1 : 表示 ARM处理器工作， 但不使用 USB HDD, 而 X86处理器处 于下电或深度睡眠状态；
此处需要说明的是，本发明实施例中 ARM处理器具有一个 flash存储器， ARM处理器启动的操作***存储在该 flash中， 因此并不需要在 HDD中保 存 ARM处理器的操作***，此时 HDD相当于是 ARM处理器***的一个外 接存储设备。
状态 2: 表示 ARM处理器工作， 同时使用 USB HDD, 而 X86处理器处 于下电或深度睡眠状态；
状态 3: 表示 X86处理器工作， 同时使用 USB HDD, 而 ARM处理器进 入待机状态， 但仍然维持 USB HDD与 X86处理器的连通。
此处需要说明的是， 本发明实施例中的 X86处理器启动的操作***存储 在该 HDD中， HDD相当于是 X86处理器***的组成部分。
其次， 对状态之间的转移进行描述：
初始开机进入状态 1 : 移动终端初始开机后， USB HDD默认与 ARM处 理器连通，此时 ARM处理器不使用 USB HDD, 因此 USB HDD处于下电状 态， 以便节约功耗。
从状态 1转移到状态 2: 当 ARM处理器需要使用 USB HDD时， ARM 处理器向 USB HDD发送 HDD— Power— Control信号， 以控制其上电；
从状态 2转移到状态 3: 当 X86处理器需要使用 USB HDD时， 则 ARM 处理器控制 USB开关从与 ARM处理器连通切换到与 X86处理器连通， 切 换时可以釆用置 SEL— USB为高的方式（预设 SEL— USB为高时 USB开关与 X86处理器连通， SEL— USB为低时 USB开关与 ARM处理器连通）， 同时 ARM处理器可以进一步向 USB HDD发送 HDD— Power— Control信号， 控制 USB HDD先下电再上电， 以保证 X86处理器工作时硬盘状态正常；
从状态 3转移到状态 1 : 当 X86处理器不需要使用 USB HDD, 且 ARM 处理器也不需要使用 USB HDD时， ARM处理器控制 USB开关从与 X86处 理器连通切换到与 ARM处理器连通， 切换时可以釆用置 SEL— USB为低的 方式， 同时 ARM处理器向 USB HDD发送 HDD— Power— Control信号， 控制 USB HDD下电；
从状态 1转移到状态 3: 当 X86处理器需要使用 USB HDD时， ARM处 理器控制 USB开关从与 ARM处理器连通切换到与 X86处理器连通， 切换 时将 SEL— USB 置 高 ， 同 时 ARM 处理器向 USB HDD 发送 HDD— Power— Control信号， 控制 USB HDD上电；
从状态 3转移到状态 2: 当 ARM处理器需要使用 USB HDD时， ARM 处理器控制 USB开关从与 X86处理器连通切换到与 ARM处理器连通， 切 换时将 SEL— USB置低， 同时 ARM处理器可以进一步向 USB HDD发送 HDD— Power— Control信号， 控制 USB HDD先下电后上电， 以保证 ARM处 理器工作时硬盘状态正常；
从状态 2转移到状态 1 : 当 ARM处理器不需要使用 USB HDD时， ARM 处理器向 USB HDD发送 HDD— Power— Control信号， 控制 USB HDD下电。
由上述实施例可知， 相对于现有共用存储设备的方案， 本发明通过 ARM 处理器对切换开关电路的控制实现存储设备的共用， 因此移动终端内各部件 之间的物理连接与逻辑控制电路简单， 状态切换逻辑简便， 易于通过软件实 现控制。
本发明共用存储设备的方法的第三实施例流程如图 5所示， 该实施例示 出了第一处理器通过建立或断开直连通道使移动终端内的不同处理器可以 共用存储设备的过程：
步骤 501 : 移动终端开机后， 第一处理器与存储设备连通。
步骤 502: 第一处理器控制存储设备处于下电状态，移动终端进入第一状 态。
步骤 503: 判断接收到的切换指令的类型， 若为切换到第二状态的指令， 则执行步骤 504; 若为切换到第三状态的指令， 则执行步骤 509。
步骤 504: 第一处理器控制存储设备处于上电状态，移动终端进入第二状 态。
步骤 505: 判断接收到的切换指令的类型， 若为切换到第三状态的指令， 则执行步骤 506; 若为切换到第一状态的指令， 则执行步骤 510。 步骤 506: 第一处理器建立存储设备与第二处理器之间的直连通道，并控 制所述存储设备处于上电状态， 移动终端进入第三状态。
步骤 507: 判断接收到的切换指令的类型， 若为切换到第二状态的指令， 则执行步骤 508; 若为切换到第一状态的指令， 则执行步骤 511。
步骤 508:第一处理器断开已建立的存储设备与第二处理器之间的直连通 道， 并控制存储设备处于上电状态， 移动终端进入第二状态， 返回步骤 505。
步骤 509: 第一处理器建立存储设备与第二处理器之间的直连通道，并控 制存储设备处于上电状态， 移动终端进入第三状态， 返回步骤 507。
步骤 510: 第一处理器控制存储设备处于下电状态，移动终端进入第一状 态， 返回步骤 503。
步骤 511：第一处理器断开已建立的存储设备与第二处理器之间的直连通 道， 并控制存储设备处于下电状态， 移动终端进入第一状态， 返回步骤 503。
如图 6所示， 为应用上述实施例的移动终端内部结构示意图。 该移动终 端内， 同样以 ARM处理器、 X86处理器、 USB HDD举例， 第一处理器为 ARM处理器， 第二处理器为 X86处理器， USB HDD直接与 ARM处理器相 连， ARM处理器和 X86处理器共用该 USB HDD, USB HDD可以通过 ARM 处理器是否建立直连通道选择连接到 ARM处理器或 X86处理器上； 另外， ARM处理器还可以向 USB HDD发送控制信号 （ HDD— Power— Control ), 用 于根据 USB HDD的使用情况控制 USB HDD上电或者下电。
其中， USB HDD是否上电（ HDD— Power— Control ), 以及建立或断开 X86 处理器与 USB HDD之间的直连通道均由 ARM处理器控制， 原因在于移动 终端内， ARM处理器由于功耗低的特点， 一直处于上电工作状态， 而 X86 处理器由于功耗高， 可能在一段时间内不上电， 因此 ARM处理器由于一直 上电， 所以其在控制逻辑上比 X86处理器更简便直接， 并且由于 ARM处理 器釆用 GPIO接口发送控制信令， 因此其控制方式也比 X86处理器的控制方 式简单。
ARM处理器在控制时， 在 X86处理器关机或深度睡眠情况下， ARM处 理器可在需要时访问 USB HDD的内容，此时 ARM处理器控制 USB直连通 道断开， ARM处理器作为 USB主机端 （ USB Host )访问 USB HDD; ARM 处理器也可以单独工作， 通过发送 HDD— Power— Control使 USB HDD断电， 以减少移动终端的功耗； 当 X86处理器处于工作状态时， ARM处理器建立 一个透明的 USB直连通道， 桥接 X86处理器与 USB HDD, 此时 ARM处理 器仅仅维持此 USB直连通道， 并通过 HDD— Power— Control控制 USB HDD 上电， ARM处理器同时进入待机状态以节约移动终端的功耗。
如图 7所示为应用上述实施例的状态之间转移示意图， 下面结合图 6所 示的移动终端结构示意图， 对各个状态之间的转移过程进行描述， 其中， 移 动终端内可能存在的状态定义与图 4中的描述一致， 在此不再赘述。
初始开机进入状态 1 : 移动终端初始开机后， USB HDD默认与 ARM处 理器连通，此时 ARM处理器不使用 USB HDD, 因此 USB HDD处于下电状 态， 以便节约功耗。
从状态 1转移到状态 2: 当 ARM处理器需要使用 USB HDD时， ARM 处理器向 USB HDD发送 HDD— Power— Control信号， 以控制其上电， 此时 ARM处理器作为 USB的主机端访问该 USB HDD;
从状态 2转移到状态 3: 当 X86处理器需要使用 USB HDD时， 则 ARM 处理器为 X86处理器和 USB HDD之间建立 USB直连通道， 此时 X86处理 器作为 USB的主机端可以通过该 USB直连通道对 USB HDD进行访问， 同 时 ARM处理器可以进一步向 USB HDD发送 HDD— Power— Control信号， 控 制 USB HDD先下电再上电， 以保证 X86处理器工作时硬盘状态正常； 从状态 3转移到状态 1 : 当 X86处理器不需要使用 USB HDD, 且 ARM 处理器也不需要使用 USB HDD时， ARM处理器断开 X86处理器与 USB HDD 之间的 USB 直连通道， 同时 ARM 处理器向 USB HDD 发送 HDD— Power— Control信号， 控制 USB HDD下电；
从状态 1转移到状态 3: 当 X86处理器需要使用 USB HDD时， ARM处 理器为 X86处理器和 USB HDD之间建立 USB直连通道， 同时 ARM处理 器向 USB HDD发送 HDD— Power— Control信号， 控制 USB HDD上电； 从状态 3转移到状态 2: 当 ARM处理器需要使用 USB HDD时， ARM 处理器断开 X86处理器与 USB HDD之间的 USB直连通道， 同时 ARM处 理器可以进一步向 USB HDD发送 HDD— Power— Control信号，控制 USB HDD 先下电后上电， 以保证 ARM处理器工作时硬盘状态正常；
从状态 2转移到状态 1 : 当 ARM处理器不需要使用 USB HDD时， ARM 处理器向 USB HDD发送 HDD— Power— Control信号， 控制 USB HDD下电。 由上述实施例可知， 相对于现有共用存储设备的方案， 本发明通过 ARM 处理器维护 X86处理器与 USB HDD之间 USB直连通道的连接或断开， 实 现存储设备的共用，由于其无需额外的硬件的设备，只需 ARM处理器对 USB HDD 上电或下电进行控制， 因此移动终端内各部件之间的物理连接与逻辑 控制电路简单， 易于通过软件实现控制， 并且与现有技术相比， 进一步节约 了硬件成本。并且，上述移动终端的内部结构为未来实现 X86处理器与 ARM 处理器共同访问 USB HDD提供了可能。
本发明移动终端内部结构的又一种示意图如图 8所示， 与前述两个移动 终端内部结构示意图的实施例不同在于， 该移动终端内， 第一处理器和第二 处理器都可以发起并实施对切换开关的切换控制， 因此无需让某一处理器一 直处于启动状态。
其中， 在对 USB开关进行控制时， 可以通过第一处理器的 USB— SEL— 1 , 也可以是第二处理器的 USB— SEL— 2, 它们通过逻辑电路 1接入到 USB开关 上。 在接入 USB开关之前， 通过下拉电阻接地， 即为 USB开关默认接入状 态。
USB HDD的上电信号可以是第一处理器发出的 HDD— Power— Control— 1 , 也可以是第二处理器发出的 HDD— Power— Control— 2, 它们通过逻辑电路 2接 入到 USB开关上。
第一处理器和第二处理器之间存在消息通道， 该消息通道可以是 I2C、 UART串口等等。 消息通道的作用就是在第一处理器和第二处理器之间传递 状态信息与是否需要切换的消息。
下面通过一个实际应用场景描述本发明实施例：
4叚设 X86处理器与 ARM处理器共存于一个笔记本电脑中， 各自具有独 立的***， 为了省电， 开机后仅进入状态 1 , 用户仅使用笔记本电脑的 ARM ***上网， HDD不工作。
在上网过程中， 用户发现比较有用的图像资料， 希望将该图像资料下载 到 HDD, ARM处理器在响应文件保存命令的时候，自动使 HDD连接在 ARM ***并上电工作， 从而进入状态 2。
当下载完毕后，可以根据设定策略自动或者根据用户手动选择返回状态 1 或仍保持状态 2。 如果需要使用复杂度较高的图片编辑软件， 如 Photoshop, 对下载的图像资料进行编辑修改时， 则进入状态 3 , 具体实现可以在 ARM 处理器操作界面中存在进入 X86处理器的选项， 选择该选项后， ARM处理 器通过 I2C或 UART串口等通道， 通知 X86处理器， 由此控制 X86处理器 启动并进入状态 3 , X86处理器启动完成后再由 I2C或 UART串口等通道告 知 ARM处理器， 使得 ARM处理器进入待机状态。
当通过 X86处理器对照片编辑修改的工作完成并保存退出后， 用户想接 着用省电方式上网， 于是返回到状态 1 , 具体实现可以为在 X86处理器操作 界面上存在进入 ARM处理器工作的选项， 选择该选项后， X86处理器通过 I2C或 UART串口等通道， 通知 ARM处理器， 由此控制 ARM处理器唤醒 并进入状态 1或状态 2, ARM处理器启动完成后再由 I2C或 UART串口等 通道告知 X86处理器， 使得 X86处理器进入睡眠或关机。
上述应用场景举例， 仅仅示出了一种实现方式， 实际上操作方式可以是 多种多样的， 比如笔记本电脑上可以设置两个开关机按键， 一个对应 ARM 处理器***， 另一个对应 X86处理器***， 用以控制进入哪种状态， 对此本 发明实施例不再赘述。
需要说明的是， 上述各个实施例中均是以 USB接口举例 （USB 开关、 USB HDD ), 但在实际应用过程中， 也可以是 PATA或 SATA等接口。 如果 使用的是某一处理器不直接支持的接口， 具体实现可以是在控制切换开关 后， 接入处理器之前， 将 PATA或 SATA接口转换成 USB接口。
此外， 上述各个实施例中， 可读写的非易失性存储器仅以 HDD举例， 当 然也可以是其他满足条件的存储设备， 比如 SSD等。
另外，上述实施例在描述移动终端应用时，第一处理器为 ARM架构处理 器， 第二处理器为 X86架构处理器， 但是此处仅为示例性描述。 根据移动终 端的具体类型不同， 实际上第一处理器和第二处理器可以均为 ARM架构处 理器， 或均为 X86架构处理器， 或为其他架构处理器等， 即对不同种类处理 器的组合使用本发明实施例不做限制， 只要第一处理器和第二处理器不同， 并可以处理不同复杂度的任务， 并且存在第一处理器无法处理但第二处理器 可以处理的任务。
并且， 将两个处理器集成在一起的移动终端设备， 可以是 Notebook (笔 记本计算机 )或 Netbook (上网本）， 还可以是 Smartphone (智能手机）， 或 者 PDA (个人数码助理）， 或者 UMPC (超便携计算机；)， 或者 MID (移动 互联网设备）等。
与本发明共用存储设备的方法的实施例相对应， 本发明还提供了使用该 方法的移动终端的实施例。
本发明移动终端的第一实施例框图如图 9所示， 该移动终端包括： 第一 处理器 910、 第二处理器 920和可读写的非易失性存储设备 930。 预先定义 第一处理器 910工作且使用所述存储设备 930的状态为第二状态， 第二处理 器 920工作且使用所述存储设备 930的状态为第三状态。
其中， 第一处理器 910包括：
接收单元 911 , 用于接收切换指令； 控制单元 912, 用于根据所述切换指 令， 控制所述存储设备 930进入第二状态或第三状态。
本发明移动终端的第二实施例框图如图 10所示， 该移动终端包括： 第一 处理器 1010、 第二处理器 1020和可读写的非易失性存储设备 1030。 预先定 义第一处理器 1010工作且未使用所述存储设备 1030的状态为第一状态， 第 一处理器 1010工作且使用所述存储设备 1030的状态为第二状态， 第二处理 器 1020工作且使用所述存储设备 1030的状态为第三状态。
其中， 第一处理器 1010包括：
初始化单元 1011 ,用于所述移动终端开机后，与所述存储设备 1030连通， 控制所述存储设备 1030处于下电状态， 所述移动终端进入所述第一状态； 接收单元 1012 , 用于接收切换指令； 控制单元 1013 , 用于根据所述切换指 令，控制所述存储设备 1030进入由所述第一处理器 1010使用的第二状态或 由所述第二处理器 1020使用的第三状态。
下面具体描述接收单元 1012和控制单元 1013对应不同状态所包含的不 同单元， 这些单元在图 10中未示出。
其中，接收单元 1012还可以包括： 第一接收单元，用于在所述第一状态， 接收切换到所述第二状态的指令； 相应的， 控制单元 1013还可以包括： 第 一控制单元， 用于根据所述指令控制所述存储设备 1030处于上电状态， 所 述移动终端进入所述第二状态；
接收单元 1012还可以包括： 第二接收单元， 用于在所述第二状态， 接收 切换到所述第一状态的指令； 所述控制单元还可以包括： 第二控制单元， 用 于根据所述指令控制所述存储设备 1030处于下电状态， 所述移动终端进入 所述第一状态；
接收单元 1012还可以包括： 第三接收单元， 用于在所述第二状态， 接收 切换到所述第三状态的指令； 所述控制单元 1013还可以包括： 第三控制单 元， 用于将预先设置的切换开关从与所述第一处理器 1010连通切换到与所 述第二处理器 1020连通， 并控制所述存储设备 1030处于上电状态， 所述移 动终端进入所述第三状态， 或建立所述存储设备 1030 与所述第二处理器 1020之间的直连通道， 并控制所述存储设备 1030处于上电状态， 所述移动 终端进入所述第三状态；
接收单元 1012还可以包括： 第四接收单元， 用于在所述第三状态， 接收 切换到所述第二状态的指令； 所述控制单元 1013还可以包括： 第四控制单 元， 用于将预先设置的切换开关从与所述第二处理器 1020连通切换到与所 述第一处理器 1010连通， 并控制所述存储设备 1030处于上电状态， 所述移 动终端进入所述第二状态， 或断开已建立的所述存储设备 1030与所述第二 处理器 1020之间的直连通道， 并控制所述存储设备 1030处于上电状态， 所 述移动终端进入所述第二状态；
接收单元 1012还可以包括： 第五接收单元， 用于在所述第三状态， 接收 切换到所述第一状态的指令； 控制单元 1013还可以包括： 第五控制单元， 用于将预先设置的切换开关从与所述第二处理器 1020连通切换到与所述第 一处理器 1010连通， 并控制所述存储设备 1030处于下电状态， 所述移动终 端进入所述第一状态， 或断开已建立的所述存储设备 1030与所述第二处理 器 1020之间的直连通道， 并控制所述存储设备 1030处于下电状态， 所述移 动终端进入所述第一状态；
接收单元 1012还可以包括： 第六接收单元， 用于在所述第一状态， 接收 切换到所述第三状态的指令； 所述控制单元 1013还可以包括： 第六控制单 元， 用于将预先设置的切换开关从与所述第一处理器 1010连通切换到与所 述第二处理器 1020连通， 并控制所述存储设备 1030处于上电状态， 所述移 动终端进入所述第三状态， 或建立所述存储设备 1030 与所述第二处理器 1020之间的直连通道， 并控制所述存储设备 1030处于上电状态， 所述移动 终端进入所述第三状态。
通过以上的实施方式的描述可知，本发明实施例应用在具有第一处理器、 第二处理器和存储设备的移动终端内， 第一处理器接收到切换命令后， 控制 存储设备进入由第一处理器使用的第二状态或由第二处理器使用的第三状 态。 本发明通过第一处理器控制存储设备的共用， 因此与现有技术相比， 移 动终端内的元器件数量较少， 节约了移动终端的硬件成本； 并且移动终端内 各部件之间的物理连接简单， 便于控制。
本领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬 件平台的方式来实现。 基于这样的理解， 本发明的技术方案本质上或者说对 现有技术做出贡献的部分可以以软件产品的形式体现出来， 该计算机软件产 品可以存储在存储介质中， 如 ROM/RAM、 磁碟、 光盘等， 包括若干指令用 以使得一台计算机设备（可以是个人计算机， 服务器， 或者网络设备等）执 行本发明各个实施例或者实施例的某些部分所述的方法。
例如， 本发明的计算机程序产品可包括实现了计算机可用程序的计算机 可用介质。 该计算机可用程序可被并入上述移动终端中， 使得第一处理器接 收切换指令； 使得第一处理器根据所述切换指令， 控制存储设备进入第二状 态或所述第三状态。
以上所述的本发明实施方式， 并不构成对本发明保护范围的限定。 任何 在本发明的精神和原则之内所作的修改、 等同替换和改进等， 均应包含在本 发明的保护范围之内。

Claims

权利要求
1、 一种共用存储设备的方法， 应用于包括第一处理器、 第二处理器和可 读写的非易失性存储设备的移动终端， 其特征在于， 所述第一处理器和第二 处理器的处理能力不同， 第一处理器工作且使用所述存储设备的状态为第二 状态， 第二处理器工作且使用所述存储设备的状态为第三状态， 包括： 第一处理器接收切换指令；
第一处理器根据所述切换指令， 控制所述存储设备进入所述第二状态或 所述第三状态。
2、 根据权利要求 1所述的方法， 其特征在于， 所述第一处理器工作且未 使用所述存储设备的状态为第一状态， 还包括：
所述移动终端开机后， 所述第一处理器与所述存储设备连通；
所述第一处理器控制所述存储设备处于下电状态， 所述移动终端进入所 述第一状态。
3、 根据权利要求 2所述的方法， 其特征在于， 还包括：
在所述第一状态， 所述第一处理器接收切换到所述第二状态的指令； 所述第一处理器根据所述指令控制所述存储设备处于上电状态， 所述移 动终端进入所述第二状态。
4、 根据权利要求 3所述的方法， 其特征在于， 还包括：
在所述第二状态， 所述第一处理器接收切换到所述第一状态的指令； 所述第一处理器根据所述指令控制所述存储设备处于下电状态， 所述移 动终端进入所述第一状态。
5、 根据权利要求 1所述的方法， 其特征在于， 所述第一处理器在所述第 二状态， 接收切换到所述第三状态的指令；
所述第一处理器根据所述切换指令， 控制所述存储设备进入所述第三状 态包括：
第一处理器接收到所述指令后， 将预先设置的切换开关从与所述第一处 理器连通切换到与所述第二处理器连通； 第一处理器控制所述存储设备处于 上电状态， 所述移动终端进入所述第三状态； 或 第一处理器接收到所述指令后， 建立所述存储设备与所述第二处理器之 间的直连通道； 第一处理器控制所述存储设备处于上电状态， 所述移动终端 进入所述第三状态。
6、 根据权利要求 1所述的方法， 其特征在于， 所述第一处理器在所述第 三状态， 接收切换到所述第二状态的指令；
所述第一处理器根据所述切换指令， 控制所述存储设备进入所述第二状 态包括：
第一处理器接收到所述指令后， 将预先设置的切换开关从与所述第二处 理器连通切换到与所述第一处理器连通； 第一处理器控制所述存储设备处于 上电状态， 所述移动终端进入所述第二状态； 或
第一处理器接收到所述指令后， 断开已建立的所述存储设备与所述第二 处理器之间的直连通道； 第一处理器控制所述存储设备处于上电状态， 所述 移动终端进入所述第二状态。
7、 根据权利要求 1所述的方法， 其特征在于， 所述第一处理器工作且未 使用所述存储设备的状态为第一状态， 还包括：
在所述第三状态， 所述第一处理器接收切换到所述第一状态的指令； 所述第一处理器根据所述指令控制所述存储设备进入所述第一状态。
8、 根据权利要求 7所述的方法， 其特征在于， 所述第一处理器根据所述 指令控制所述存储设备进入所述第一状态包括：
第一处理器接收到所述指令后， 将预先设置的切换开关从与所述第二处 理器连通切换到与所述第一处理器连通； 第一处理器控制所述存储设备处于 下电状态， 所述移动终端进入所述第一状态； 或
第一处理器接收到所述指令后， 断开已建立的所述存储设备与所述第二 处理器之间的直连通道； 所述第一处理器控制所述存储设备处于下电状态， 所述移动终端进入所述第一状态。
9、 根据权利要求 7所述的方法， 其特征在于， 还包括：
在所述第一状态， 所述第一处理器接收切换到所述第三状态的指令； 所述第一处理器根据所述指令控制所述存储设备进入所述第三状态。
10、 根据权利要求 9所述的方法， 其特征在于， 所述第一处理器根据所 述指令控制所述存储设备进入所述第三状态包括：
第一处理器接收到所述指令后， 将预先设置的切换开关从与所述第一处 理器连通切换到与所述第二处理器连通； 第一处理器控制所述存储设备处于 上电状态， 所述移动终端进入所述第三状态； 或
第一处理器接收到所述指令后， 建立所述存储设备与所述第二处理器之 间的直连通道； 所述第一处理器控制所述存储设备处于上电状态， 所述移动 终端进入所述第三状态。
11、 一种移动终端， 包括第一处理器、 第二处理器和可读写的非易失性 存储设备， 其特征在于， 所述第一处理器和第二处理器的处理能力不同， 第 一处理器工作且使用所述存储设备的状态为第二状态， 第二处理器工作且使 用所述存储设备的状态为第三状态 , 所述第一处理器包括：
接收单元， 用于接收切换指令；
控制单元， 用于根据所述切换指令， 控制所述存储设备进入所述第二状 态或所述第三状态。
12、 根据权利要求 11所述的移动终端， 其特征在于， 所述第一处理器工 作且未使用所述存储设备的状态为第一状态， 所述第一处理器还包括：
初始化单元， 用于所述移动终端开机后， 与所述存储设备连通， 控制所 述存储设备处于下电状态， 所述移动终端进入所述第一状态。
13、 根据权利要求 12所述的移动终端， 其特征在于， 所述接收单元还包 括： 第一接收单元，用于在所述第一状态，接收切换到所述第二状态的指令； 所述控制单元还包括： 第一控制单元， 用于根据所述指令控制所述存储 设备处于上电状态， 所述移动终端进入所述第二状态。
14、 根据权利要求 13所述的移动终端， 其特征在于， 所述接收单元还包 括： 第二接收单元，用于在所述第二状态，接收切换到所述第一状态的指令； 所述控制单元还包括： 第二控制单元， 用于根据所述指令控制所述存储 设备处于下电状态， 所述移动终端进入所述第一状态。
15、根据权利要求 11所述的移动终端，其特征在于，所述接收单元包括： 第三接收单元， 用于在所述第二状态， 接收切换到所述第三状态的指令； 所述控制单元包括： 第三控制单元， 用于将预先设置的切换开关从与所 述第一处理器连通切换到与所述第二处理器连通， 并控制所述存储设备处于 上电状态， 所述移动终端进入所述第三状态， 或建立所述存储设备与所述第 二处理器之间的直连通道， 并控制所述存储设备处于上电状态， 所述移动终 端进入所述第三状态。
16、根据权利要求 11所述的移动终端，其特征在于，所述接收单元包括： 第四接收单元， 用于在所述第三状态， 接收切换到所述第二状态的指令； 所述控制单元包括： 第四控制单元， 用于将预先设置的切换开关从与所 述第二处理器连通切换到与所述第一处理器连通， 并控制所述存储设备处于 上电状态， 所述移动终端进入所述第二状态， 或断开已建立的所述存储设备 与所述第二处理器之间的直连通道， 并控制所述存储设备处于上电状态， 所 述移动终端进入所述第二状态。
17、 根据权利要求 11所述的方法， 其特征在于， 所述第一处理器工作且 未使用所述存储设备的状态为第一状态， 所述接收单元还包括： 第五接收单 元， 用于在所述第三状态， 接收切换到所述第一状态的指令；
所述控制单元还包括： 第五控制单元， 用于将预先设置的切换开关从与 所述第二处理器连通切换到与所述第一处理器连通， 并控制所述存储设备处 于下电状态， 所述移动终端进入所述第一状态， 或断开已建立的所述存储设 备与所述第二处理器之间的直连通道， 并控制所述存储设备处于下电状态， 所述移动终端进入所述第一状态。
18、 根据权利要求 17所述的移动终端， 其特征在于， 所述接收单元还包 括： 第六接收单元，用于在所述第一状态，接收切换到所述第三状态的指令； 所述控制单元还包括： 第六控制单元， 用于将预先设置的切换开关从与 所述第一处理器连通切换到与所述第二处理器连通， 并控制所述存储设备处 于上电状态， 所述移动终端进入所述第三状态， 或建立所述存储设备与所述 第二处理器之间的直连通道， 并控制所述存储设备处于上电状态， 所述移动 终端进入所述第三状态。
19、 根据权利要求 11所述的移动终端， 其特征在于， 还包括位于所述第 一处理器和所述第二处理器之间的消息通道， 用于在所述第一处理器和所述 第二处理器之间传递消息。
20、 一种计算机程序产品， 该计算机程序产品包括实现了计算机可用程 序的计算机可用介质， 所述计算机可用程序被并入根据权利要求 11到 19中 的任何一个所述的移动终端中， 其特征在于， 所述程序使得第一处理器接收 切换指令； 使得所述第一处理器根据所述切换指令， 控制所述存储设备进入 所述第二状态或所述第三状态。
PCT/CN2010/070954 2009-03-25 2010-03-10 共用存储设备的方法、移动终端及计算机程序产品 WO2010108409A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/260,463 US9128891B2 (en) 2009-03-25 2010-03-10 Method, mobile terminal and computer program product for sharing storage device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2009100807081A CN101847043B (zh) 2009-03-25 2009-03-25 共用存储设备的方法及移动终端
CN200910080708.1 2009-03-25

Publications (1)

Publication Number Publication Date
WO2010108409A1 true WO2010108409A1 (zh) 2010-09-30

Family

ID=42771677

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2010/070954 WO2010108409A1 (zh) 2009-03-25 2010-03-10 共用存储设备的方法、移动终端及计算机程序产品

Country Status (3)

Country Link
US (1) US9128891B2 (zh)
CN (1) CN101847043B (zh)
WO (1) WO2010108409A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102567238B (zh) * 2010-12-13 2015-12-16 联想(北京)有限公司 接口切换控制方法、便携终端、便携移动设备及输入设备
CN103049420A (zh) * 2011-10-17 2013-04-17 联想(北京)有限公司 内存复用方法及便携终端
CN103092701B (zh) * 2011-10-31 2017-02-08 联想(北京)有限公司 一种通信方法、装置及电子设备
CN103092305B (zh) * 2011-11-01 2015-09-23 联想(北京)有限公司 共享设备切换控制方法及便携终端
CN103488598B (zh) * 2012-06-11 2016-12-14 中兴通讯股份有限公司 一种多模终端及其实现usb共用的方法
TWI489296B (zh) * 2013-05-17 2015-06-21 Wistron Corp 電腦
CN104714923B (zh) * 2013-12-17 2018-04-20 华为技术有限公司 一种实现设备共享的方法和装置
CN107766280B (zh) * 2016-08-23 2022-05-17 北京小米移动软件有限公司 终端通信方法及装置
CN112416832A (zh) * 2020-11-06 2021-02-26 光华临港工程应用技术研发(上海)有限公司 基于mips架构处理器的通信***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922597A (zh) * 2003-12-30 2007-02-28 索尼爱立信移动通讯股份有限公司 具有共享存储器判优的多处理器移动终端
US20080256374A1 (en) * 2007-04-10 2008-10-16 Harris Ian F Sharing Non-Sharable Devices Between an Embedded Controller and A Processor in a Computer System
CN101346700A (zh) * 2005-12-26 2009-01-14 安泰科技有限公司 便携式装置和用于控制便携式装置中的共享存储器的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7062615B2 (en) * 2003-08-29 2006-06-13 Emulex Design & Manufacturing Corporation Multi-channel memory access arbitration method and system
CN1294488C (zh) * 2003-12-31 2007-01-10 英业达股份有限公司 多处理器计算机***的开机切换方法
US7650453B2 (en) * 2004-09-16 2010-01-19 Nec Corporation Information processing apparatus having multiple processing units sharing multiple resources
US7308539B2 (en) * 2004-12-17 2007-12-11 International Business Machines Corporation Concurrent read access and exclusive write access to data in shared memory architecture
CN100399318C (zh) * 2004-12-31 2008-07-02 联想(北京)有限公司 一种具有多处理器的计算机及其操作方法
US8364857B2 (en) * 2009-08-31 2013-01-29 Qualcomm Incorporated Wireless modem with CPU and auxiliary processor that shifts control between processors when in low power state while maintaining communication link to wireless network

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922597A (zh) * 2003-12-30 2007-02-28 索尼爱立信移动通讯股份有限公司 具有共享存储器判优的多处理器移动终端
CN101346700A (zh) * 2005-12-26 2009-01-14 安泰科技有限公司 便携式装置和用于控制便携式装置中的共享存储器的方法
US20080256374A1 (en) * 2007-04-10 2008-10-16 Harris Ian F Sharing Non-Sharable Devices Between an Embedded Controller and A Processor in a Computer System

Also Published As

Publication number Publication date
CN101847043B (zh) 2012-11-21
CN101847043A (zh) 2010-09-29
US9128891B2 (en) 2015-09-08
US20120030433A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
WO2010108409A1 (zh) 共用存储设备的方法、移动终端及计算机程序产品
CN108073421B (zh) 为***子***提供个体化电源控制的方法和装置
US9940143B2 (en) Using peripheral component interconnect express vendor-defined message (PCIe-VDM) and inter-integrated circuit (I2C) transport for network communications
EP2619679B1 (en) System and method for facilitating wireless communication during a pre-boot phase of a computing device
JP2001242965A (ja) コンピュータシステム、情報処理装置、及び電源供給システム
WO2018098825A1 (zh) 一种工作模式的切换方法及用户设备
KR20100070465A (ko) 유에스비 네트워크 장치의 선택적 대기 모드 지원 장치 및 방법
US11074084B2 (en) Technologies for optimizing resume time for media agnostic USB
US8589954B2 (en) Method and program for selective suspension of USB network device
JP2010226657A (ja) 通信装置、通信装置の制御方法、プログラム
TWI510933B (zh) 遠端存取資料的方法以及本地端裝置
JP5143191B2 (ja) 周辺装置を利用するためのシステム、サーバ装置、方法
US11068430B2 (en) Configuration parameter transfer
WO2012023150A2 (en) Handheld electronic devices
US10645166B2 (en) Network interface card
JP2005135269A (ja) 電子機器
JP2012150797A (ja) データカード、データカードがポートを報告するための方法、およびデータカードを起動するための方法
JP6938991B2 (ja) 情報処理装置、プログラム及び情報処理システム
JP2017151593A (ja) 通信状態制御装置及び通信状態制御方法、組み込み装置、並びにコンピュータ・プログラム
CN116745768B (zh) 一种数据处理方法及电子设备
US9317248B2 (en) Information processing device, subsystem, information processing method, and recording medium storing information processing program
WO2023087901A1 (zh) 上电操作执行方法、装置、芯片、电子设备和计算机程序产品
JP4057360B2 (ja) 多機能ｉｃカード及びその制御方法
JP2017017658A (ja) 通信装置、制御方法、および、プログラム
WO2020057345A1 (zh) 切换串口工作状态的方法、***、蓝牙追踪设备及存储介质

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10755409

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13260463

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10755409

Country of ref document: EP

Kind code of ref document: A1