WO2010106779A1 - 半導体素子用基板の製造方法および半導体装置 - Google Patents

半導体素子用基板の製造方法および半導体装置 Download PDF

Info

Publication number
WO2010106779A1
WO2010106779A1 PCT/JP2010/001829 JP2010001829W WO2010106779A1 WO 2010106779 A1 WO2010106779 A1 WO 2010106779A1 JP 2010001829 W JP2010001829 W JP 2010001829W WO 2010106779 A1 WO2010106779 A1 WO 2010106779A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor element
resin layer
metal plate
etching
Prior art date
Application number
PCT/JP2010/001829
Other languages
English (en)
French (fr)
Inventor
戸田順子
馬庭進
境泰宏
塚本健人
Original Assignee
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社 filed Critical 凸版印刷株式会社
Priority to CN201080012230.XA priority Critical patent/CN102356462B/zh
Priority to SG2011067980A priority patent/SG174486A1/en
Publication of WO2010106779A1 publication Critical patent/WO2010106779A1/ja
Priority to US13/234,630 priority patent/US20120061809A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a semiconductor element substrate for mounting a semiconductor element.
  • the present invention relates to a method for manufacturing a lead frame substrate and a semiconductor device using the same.
  • Interposer semiconductor element mounting board
  • a semiconductor element is mounted on one surface of the interposer, and connection with the printed circuit board is made on the other surface or the periphery of the substrate.
  • the interposer has a metal lead frame inside or on the surface, and an electrical connection path is routed by the lead frame to extend the pitch of external connection terminals for connection to a printed circuit board.
  • FIGS. 2A to 2C are diagrams schematically showing a structure of an interposer using a QFN (Quad Flat Non-lead) type lead frame which is an example of a conventional interposer.
  • a flat portion 15 of the lead frame on which the semiconductor element 16 is mounted is provided at the center of the lead frame made of mainly aluminum or copper.
  • Leads 17 having a wide pitch are disposed on the outer periphery of the lead frame.
  • the lead 17 and the electrical connection terminal of the semiconductor element 16 are connected by a wire bonding method using a metal wire 18 such as a gold wire.
  • FIG. 2B the whole is finally molded with a molding resin 19 and integrated. 2A and 2B holds the lead frame, and after being molded with the molding resin 19, it is removed as shown in FIG. 2C.
  • the connection between the printed board and the interposer is performed by attaching a metal pin to the extraction electrode 20 on the outer peripheral portion of the interposer.
  • BGA Ball Grid Array
  • solder balls are arranged in an array on external connection terminals on the outer periphery of an interposer.
  • a method of multilayering and stacking the wiring layers of the interposer is often employed.
  • Connection terminals of a semiconductor element having a small area and a large number of terminals are often formed in an array on the bottom surface of the semiconductor element. For this reason, a flip chip connection method is often employed in which the external connection terminals on the interposer side are arranged in the same array as the connection terminals of the semiconductor element, and a small solder ball is used for connection between the interposer and the printed circuit board. Wiring in the interposer is perforated from above with a drill or a laser in the vertical direction, and metal plating is performed in the hole, so that electrical conduction between the upper and lower layers is performed.
  • the pitch of the external connection terminals can be reduced to about 150 to 200 ⁇ m, so that the number of connection terminals can be increased.
  • the reliability and stability of the bonding are lowered, and it is not suitable for in-vehicle use where high reliability is required.
  • these interposers are made of ceramic, P-BGA (Plastic Ball Grid Array), CSP (Chip Size Package), or LGA (Land Dry Array) depending on the material and structure used.
  • P-BGA Physical Ball Grid Array
  • CSP Chip Size Package
  • LGA Land Dry Array
  • Any of the above interposers can be used to reduce the size, increase the number of pins, or increase the speed of the semiconductor element.
  • the pitch of the connection part with the semiconductor element is reduced, that is, the fine pitch and the high-speed signal are compatible. Is progressing. Considering the progress of miniaturization, the pitch of terminal portions of recent interposers needs to be about 80 to 100 ⁇ m.
  • a lead frame serving as a conductive portion / cum / support member is typically formed by etching a thin metal plate.
  • the thickness of the metal plate is desirably about 120 ⁇ m.
  • a certain degree of metal layer thickness and land area are required. Considering the above conditions, it can be said that the minimum thickness of the metal plate for the lead frame is about 100 to 120 ⁇ m. In this case, if etching is performed from both sides of the metal plate, the lead pitch is limited to about 120 ⁇ m and the lead wire width is limited to about 60 ⁇ m.
  • the lead frame is affixed to a holding material 21 made of polyimide tape, and the semiconductor element 16 is fixed to the flat portion 15 of the lead frame with fixing resin or fixing tape 22. Thereafter, wire bonding is performed, and a plurality of chips, that is, the semiconductor elements 16 are collectively molded with the molding resin 19 by a transfer molding method. After that, exterior processing is performed, and the interposer is cut into one piece.
  • the molding resin 19 wraps around the connection terminal surface on the back surface of the lead frame and does not adhere to the connection terminals during molding. Therefore, the holding material 21 is necessary in the manufacturing process of the interposer. However, since the holding material 21 is finally unnecessary, it is necessary to remove and hold the holding material 21 after molding, leading to an increase in cost.
  • Patent Document 1 discloses a lead frame-shaped substrate for a semiconductor element having a structure in which a resin for pre-molding is used as a support for wiring.
  • a method of manufacturing the lead frame-shaped substrate for semiconductor elements described in Patent Document 1 will be described below.
  • a resist pattern for forming a connection post is formed on the first surface of a copper metal plate, and a resist pattern for forming a wiring pattern is formed on the second surface.
  • a premolding resin is applied to the first surface to form a premold layer, and then etching is performed from the second surface to form a wiring.
  • the resist on both sides is peeled off.
  • the lead frame-like semiconductor element substrate manufactured in this way has a stable etching because the pre-mold resin is a support even if the thickness of the metal is reduced to a level that enables fine etching. Is possible.
  • the wire bonding property is also excellent.
  • a holding material such as polyimide tape is not used, the cost spent on it can be reduced.
  • the premold resin may become spherical due to the effect of the surface tension, and may remain in a narrow range. In this case, even if a small amount of the premold resin is injected, the premold resin is high. There is also a concern about the occurrence of defects due to high height and the occurrence of defects due to application beyond the height of the connection posts.
  • a countermeasure plan for providing a plurality of injection locations at the bottom of the application surface is also conceivable, but due to the high viscosity of the premold resin, the premold resin is While moving from one injection location to another, this premold resin pulls the yarn, and the yarn adheres to the bottom of the connection post, and the premold resin moves on the application surface. It is thought that the defect that bubbles are included due to this is likely to occur.
  • the present invention easily provides a premold resin to an appropriate thickness in the process of manufacturing a lead frame-like semiconductor element substrate with a premold using a liquid resin.
  • a method for manufacturing a semiconductor element substrate and a semiconductor device are provided.
  • a first aspect of the present invention is a method for manufacturing a substrate for a semiconductor element, which includes a mask process, a molding process, and a wiring pattern forming process, wherein the mask process is performed on a first surface of a metal plate.
  • the first photosensitive resin layer developed is formed on the first surface of the metal plate by selectively performing exposure according to the pattern of 1 and developing the first photosensitive resin layer. Forming a first etching mask for forming a connection post, and selectively exposing the second photosensitive resin layer in accordance with a second pattern, whereby the second photosensitive resin layer is exposed.
  • the development is performed on the second surface of the metal plate by developing the conductive resin layer.
  • a method for manufacturing a substrate for a semiconductor element, comprising etching the second surface of the plate to form a wiring pattern.
  • a substrate for a semiconductor element according to the first aspect of the present invention, wherein the liquid resin for pre-molding is applied in a vacuum chamber.
  • the thickness of applying the liquid resin for the pre-mold is not set higher than the height of the connection post.
  • the first and second etching masks are peeled off after the molding step and the wiring pattern forming step are completed. It is a manufacturing method of the board
  • the first and second etching masks are removed after the molding step and the wiring pattern forming step are completed. This is a method for manufacturing a semiconductor element substrate.
  • a metal plate having a first surface and a second surface different from the first surface, a connection post disposed on the first surface of the metal plate,
  • a semiconductor element comprising: a wiring pattern disposed on the second surface of the metal plate; and a premold resin layer in which a portion of the first surface where the connection posts do not exist is filled with a premold resin. Substrate.
  • a semiconductor element is mounted on the semiconductor element substrate according to the sixth aspect of the present invention, and the semiconductor element substrate and the semiconductor element are electrically connected by wire bonding. It is a semiconductor substrate characterized by the above-mentioned.
  • the eighth aspect of the present invention is the semiconductor element substrate according to the sixth aspect of the present invention, characterized in that the height of the pre-mold resin layer is not higher than the height of the connection post.
  • a ninth aspect of the present invention is the semiconductor substrate according to the seventh aspect of the present invention, wherein the height of the premold resin layer is not higher than the height of the connection post.
  • the present invention when manufacturing a lead frame type substrate with a pre-mold, it is possible to prevent the height of the liquid pre-mold resin from being higher than that of the connection post without including bubbles.
  • This height of the pre-mold resin has the advantages that it has sufficient rigidity as a support for the lead frame-shaped substrate and that the connection posts are easily exposed. Therefore, it has sufficient mechanical strength, and high reliability and high bonding strength can be obtained for electrical connection.
  • Explanatory drawing which shows typically the manufacturing process of the board
  • Explanatory drawing which shows typically the manufacturing process of the board
  • Explanatory drawing which shows typically the manufacturing process of the board
  • Explanatory drawing which shows typically the manufacturing process of the board
  • Explanatory drawing which shows typically the manufacturing process of the board
  • Explanatory drawing which shows typically the manufacturing process of the board
  • Explanatory drawing which shows typically the manufacturing process of the board
  • Explanatory drawing which shows typically the manufacturing process of the board
  • the LGA size of each manufactured unit is 10 mm square, and has external connection parts in an array shape in plan view of 168 pins.
  • the LGA was multifaceted to the substrate and cut and cut after the following manufacturing steps to obtain individual LGA type lead frame type substrates.
  • a long strip-shaped copper substrate 1 having a width of 150 mm and a thickness of 150 ⁇ m was prepared.
  • both sides of the copper substrate 1 are coated with a photosensitive resist 2 (manufactured by Tokyo Ohka Kogyo Co., Ltd., OFPR4000) to a thickness of 5 ⁇ m with a roll coater, and then prebaked at 90 ° C. did.
  • a photosensitive resist 2 manufactured by Tokyo Ohka Kogyo Co., Ltd., OFPR4000
  • First resist pattern 3 and second resist pattern 7 were obtained.
  • the connection post 5 is provided on one surface side of the copper substrate 1 (the surface opposite to the surface on which the semiconductor element 10 is mounted, in the present embodiment, hereinafter referred to as the first surface side).
  • a first resist pattern 3 for forming is formed on one surface side of the copper substrate 1 (the surface on which the semiconductor element 10 is mounted, which will be referred to as the second surface side in this embodiment). Formed.
  • the semiconductor element 10 is mounted on the upper surface of the lead frame at the center of the copper substrate 1.
  • a wire bonding land 4 is formed on the upper surface of the outer periphery of the lead frame near the outer periphery of the semiconductor element 10.
  • the outer periphery of the semiconductor element 10 and the land 4 are connected by a thin gold wire 8.
  • connection posts 5 for guiding an electrical signal from the upper wiring to the back surface are arranged, for example, in an array in plan view. Further, it is necessary to electrically connect some of the lands 4 to the connection posts 5. Therefore, the wiring patterns 6 respectively connected to some of the lands 4 are formed radially, for example, from the outer periphery of the substrate toward the center so as to be connected to the connection posts 5 (not shown).
  • the first etching treatment is performed, As shown in FIG. 1D, the thickness of the copper substrate 1 portion exposed from the first resist pattern 3 on the first surface side was reduced to 30 ⁇ m.
  • the specific gravity of the ferric chloride solution was 1.38, and the liquid temperature was 50 ° C.
  • the copper substrate 1 in the portion where the first resist pattern 3 for forming the connection post 5 is formed is not etched. Therefore, in the thickness direction of the copper substrate 1, external connection with the printed circuit board extending from the etching surface formed by the first etching process to the lower side surface of the copper substrate 1 is possible.
  • a connection post 5 can be formed.
  • the copper substrate 1 at the site where the etching process is to be performed is not completely dissolved and removed by the etching process, but the etching process is terminated when the copper substrate 1 has a predetermined thickness. Etching is performed halfway.
  • the resist pattern 3 was peeled off with a 20% aqueous sodium hydroxide solution, and the temperature of the peeling solution was 100 ° C.
  • a liquid resin for premolding was applied to the lower surface of the first surface formed by the first etching by a potting method.
  • a liquid thermosetting resin (“SMC-376KF1” manufactured by Shin-Etsu Chemical Co., Ltd.) was used as the liquid resin for premolding.
  • a release film 14 having a low elastic modulus of 5 to 0.01 GPa was placed on the applied liquid resin for premolding, and was pressed in a vacuum chamber to form a premolding resin layer 11. The thickness of the release film 14 was adjusted to 130 ⁇ m so that the liquid for pre-molding was filled to a height not covering the bottom surface of the connection post.
  • a vacuum / pressure laminating apparatus was used.
  • the pre-mold liquid resin was pressed at a temperature of 100 ° C., a vacuum degree in the vacuum chamber of 0.2 torr, and a press time of 30 seconds.
  • covering the liquid resin for premolding with the release film 14 having a low elastic modulus and performing the vacuum press processing not only simplifies the processing by the potting method using the liquid resin, but also the premolding.
  • By adjusting the application amount of the liquid resin for connection it is possible to make the connection post higher than the resin surface in terms of eliminating the defect that the resin is covered on the connection post 5, and it is stable with the printed circuit board. It is effective in that it can be connected to. Further, by performing press working in a vacuum chamber, there is an effect of eliminating voids generated in the resin, and generation of voids in the resin can be suppressed.
  • the liquid resin was pressed, it was heated at 180 ° C. for 60 minutes as a post bake. After the post-baking of the premold resin, the release film was removed, the back sheet on the second surface was removed, and then the second surface was etched.
  • the etching solution a ferric chloride solution was used, the specific gravity of the solution was 1.32 and the temperature of the solution was 50 ° C. The purpose of the etching is to form the wiring pattern 6 on the second surface, and the copper exposed from the second resist pattern 7 on the second surface is dissolved and removed.
  • the second resist pattern 7 and the release film 14 on the second surface were peeled off to obtain a desired lead frame LGA substrate.
  • the exposed metal surface of the first surface was subjected to a surface treatment by an electroless nickel / palladium / gold plating forming method to form a plating layer 12.
  • an electrolytic plating method can also be applied.
  • the electrolytic plating method since it is necessary to form a plating electrode for supplying a plating current, the wiring area is narrowed as much as the plating electrode is formed, so that it is difficult to route the wiring. We are concerned about defects.
  • the electroless nickel / palladium / gold plating forming method that does not require a supply electrode is generally preferred.
  • the plating layer 12 was formed on the metal surface by the procedures of acidic degreasing, soft etching, acid cleaning, platinum catalyst activation treatment, pre-dip, electroless platinum plating, and electroless gold plating.
  • the plating thickness was 3 ⁇ m for nickel, 0.2 ⁇ m for palladium, and 0.03 ⁇ m for gold.
  • nickel is Enplate NI (made by Meltex)
  • palladium is Paulobond EP (made by Rohm and Haas)
  • gold is Paulobond IG (made by Rohm and Haas).
  • the semiconductor element 10 was bonded and mounted on the lead frame with a fixing adhesive or a fixing tape 13. After that, wire bonding was performed between the electrical connection terminals of the semiconductor element 10 and the wire bonding lands 4 of the wiring pattern using the fine gold wires 8. Thereafter, molding was performed so as to cover the lead frame and the semiconductor element 10. Thereafter, the imprinted semiconductor substrate was cut to obtain individual semiconductor substrates.
  • the manufacturing method and the semiconductor device for a semiconductor element substrate according to the present embodiment facilitate the premold resin to an appropriate thickness in the process of manufacturing a lead frame-shaped semiconductor element substrate with a premold using a liquid resin. It could be provided.
  • the height of the liquid pre-mold resin can be prevented from becoming higher than that of the connection post without including bubbles.
  • This height of the pre-mold resin has the advantages that it has sufficient rigidity as a support for the lead frame type substrate and that the connection posts are easily exposed. Therefore, it has sufficient mechanical strength, and high reliability and high bonding strength can be obtained for electrical connection.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　金属板の第１の面に第１の感光性樹脂層を設けることと、金属板の第２の面に第２の感光性樹脂層を設けることと、前記金属板の前記第１の面に、接続用ポスト形成用の第１のエッチング用マスクを形成することと、前記金属板の前記第２の面に、配線パターン形成用の第２のエッチング用マスクを形成することと、前記第１の面側から前記金属板の中途まで前記金属板の前記第１の面のエッチングを行い、前記接続用ポストを形成することと、プリモールド用の液状樹脂を前記エッチングされた前記金属板の前記第１の面に塗布することと、前記塗布されたプリモールド用の液状樹脂を硬化させてプリモールド樹脂層を形成することと、前記第２の面側から前記金属板の前記第２の面のエッチングを行い、配線パターンを形成すること、を含む半導体素子用基板の製造方法。

Description

半導体素子用基板の製造方法および半導体装置
　本発明は、半導体素子を実装するための半導体素子用基板に関する。特にリードフレーム状の基板の製造方法とそれを用いた半導体装置に関する。
　本願は、２００９年３月１７日に、日本に出願された特願２００９－０６４２３１号に基づき優先権を主張し、その内容をここに援用する。
　ウェハープロセスで製造される各種のメモリー、ＣＭＯＳ、ＣＰＵ等の半導体素子は、電気的接続用の端子を有する。その電気的接続用端子のピッチと、半導体素子が装着されるプリント基板側の接続部のピッチとは、そのスケールが数倍から数百倍程度も異なる。そのため、半導体素子とプリント基板を接続しようとする場合、「インターポーザ」と称されるピッチ変換のための仲介用基板（半導体素子実装用基板）が使用される。
　このインターポーザの一方の面に、半導体素子を実装し、他方の面もしくは基板の周辺でプリント基板との接続が成される。インターポーザは内部もしくは表面に金属リードフレームを有しており、リードフレームにより電気的接続経路を引き回して、プリント基板との接続を行う外部接続端子のピッチを拡張している。
　図２Ａ－図２Ｃは、従来技術のインターポーザの一例であるＱＦＮ（Ｑｕａｄ　Ｆｌａｔ　Ｎｏｎ－ｌｅａｄ）式リードフレームを用いたインターポーザの構造を模式的に示した図である。
　図２Ａに示すように、材質が主にアルミニウムまたは銅のいずれかで出来たリードフレームの中央部に半導体素子１６を搭載するリードフレームの平坦部分１５を設ける。リードフレームの外周部にはピッチの広いリード１７を配設する。リード１７と半導体素子１６の電気的接続用端子との接続は、金線などのメタルワイヤー１８を使用したワイヤーボンディング法によって行われる。図２Ｂに示すように、最終的には全体をモールド用樹脂１９でモールドして一体化する。
　尚、図２Ａと図２Ｂ中に描かれた保持材２１はリードフレームを保持するもので、モールド用樹脂１９でモールドした後に図２Ｃに示すように除去される。
　しかし、図２Ａ－図２Ｃに示すインターポーザでは、電気的接続が半導体素子１６の外周部とリードフレームの外周部とでしか行えないため、端子数が多い半導体素子には不向きという問題が有った。
　プリント基板とインターポーザの接続は、半導体素子の端子数が少ない場合には、インターポーザの外周部の取り出し電極２０に金属ピンを装着して行われる。又、半導体素子の端子数が多い場合には、半田ボールをインターポーザの外周部の外部接続端子にアレイ状に配置するＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）が知られている。
　面積が狭く端子数が多い半導体素子においては、配線層が一層のみのインターポーザではピッチの変換が困難である。その為、インターポーザの配線層を多層化し積層する手法がよく採用されている。
　面積が狭く端子数が多い半導体素子の接続端子は、半導体素子の底面にアレイ状に配置して形成されることが多い。そのため、インターポーザ側の外部接続端子を半導体素子の接続端子と同一なアレイ状の配置とし、インターポーザとプリント基板との接続には微少な半田ボールを用いるフリップチップ接続方式がよく採用される。インターポーザ内の配線は、上部から垂直方向にドリルもしくはレーザー等で穿孔し、その孔内に金属めっきを行うことにより、上下の層間の電気的な導通が行われる。この方式によるインターポーザでは、外部接続端子のピッチは凡そ１５０～２００μｍ程度まで微細化できるため、接続端子数を増やすことはできる。
　但し、接合の信頼性や安定性は低下し、高い信頼性が要求される車載用などには向いていない。
　こうしたインターポーザは使用する材料や構造により、リードフレーム部分を保持する部分の構造がセラミックのものや、Ｐ－ＢＧＡ（Ｐｌａｓｔｉｃ　Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）、又はＬＧＡ（Ｌａｎｄ　Ｄｒｉｄ　Ａｒｒａｙ）のように基材が有機物のものなど、数種類が考えられており、実際の用途や要求仕様に応じて適宜使い分けられている。
　上記のいずれのインターポーザも、半導体素子の小型化、多ピン化、又は高速化に対応して、インターポーザ側でも、半導体素子との接続部分のピッチの微細化すなわちファインピッチ化や高速信号への適合化が進んでいる。微細化の進展を考慮すると、最近のインターポーザの端子部分のピッチは凡そ８０～１００μｍが必要である。
　ところで、導通部・兼・支持部材の役目を果たすリードフレームは、代表例としては薄い金属板をエッチング加工することにより形成される。そして、安定したエッチング処理と、その後の加工工程における適切なハンドリングの為には、金属板の厚さは凡そ１２０μｍ程度であることが望ましい。またワイヤーボンディングの際に十分な接合強度を得る為には、ある程度の金属層の厚みとランド面積とが必要となる。
　上記の条件を考慮すると、リードフレーム用の金属板の厚さとしては最低でも凡そ１００～１２０μｍ程度が必要といえる。
　また、その場合には、金属板の両側からエッチング加工を行うとして、リードのピッチで１２０μｍ程度まで、リード線幅は６０μｍ程度までの微細化が限界とされている。
　さらに別の問題として、インターポーザの製造プロセスにおいて、図２Ｃに示されるように、保持材を廃棄する必要性があり、これは材料費や加工費の観点では無駄の一種として評価することができ、結果的にコスト大に繋がっていると考えられる。この点に関して、また図２Ａ－図２Ｃを用いて説明する。
　リードフレームはポリイミドテープからなる保持材２１に貼り付けられ、リードフレームの平坦部分１５に半導体素子１６を固定用樹脂もしくは固定用テープ２２で固定する。
　その後、ワイヤーボンディングを行い、トランスファーモールド法で複数のチップすなわち半導体素子１６をモールド用樹脂１９で一括してモールドしてしまう。
　しかる後に、外装加工を施し、インターポーザが１個１個になるよう断裁してしまう。
　リードフレームの裏面がプリント基板との接続面となる場合、モールド時にモールド用樹脂１９がリードフレームの裏面の接続端子面に回り込み、接続端子に付着しないようにすることが不可欠である。そのため、インターポーザの製造プロセスにおいて、保持材２１が必要であった。
　しかし、最終的には保持材２１は不要であるため、モールド加工をした後に、保持材２１を取り外して棄てる必要があり、コストアップに繋がってしまう。
　これらの問題を解決し、超ファインピッチの配線すなわちピッチが極めて小さい配線を形成でき、安定したワイヤーボンディング加工が可能で、且つ、経済性にも優れた類の半導体素子用基板を提供する手法として、例えばプリモールド用樹脂を配線の支持体とした構造のリードフレーム状の半導体素子用基板が特許文献１に記載されている。
　特許文献１に記載のリードフレーム状の半導体素子用基板の製造方法について以下に述べる。
　例えば銅製の金属板の第１の面には接続用ポスト形成用のレジストパターンを、また第２の面には配線パターン形成用のレジストパターンをそれぞれ形成し、第１の面の上から、金属板を所望の厚さまでエッチングしたのち、第１の面にプリモールド用樹脂を塗布し、プリモールド層を形成し、その後に、第２の面からエッチングを行い、配線を形成して、最後に両面のレジストを剥離している。
　このようにして製造したリードフレーム状の半導体素子用基板は、金属の厚さをファインエッチングが可能なレベルまで薄くしても、プリモールド用樹脂が支持体となっている為に、安定したエッチングが可能である。また超音波エネルギーの拡散が小さい為に、ワイヤーボンディング性にも優れる。さらに、ポリイミドテープなどの保持材を使用しない為、それに費やしていたコストも削減できる。
特開平１０－２２３８２８号公報
　しかしながら、特許文献１の技術にも問題点が見られる。即ち、特許文献１の技術では、金属板を厚さ方向の途中までエッチングした面に液状プリモールド用樹脂をポティング法により塗布しているが、これは技術的には困難である。つまり、塗布する膜の厚さは、リードフレームに必要な剛性を与えるのに十分な程度必要であり、且つ、接続用ポストの底面は、完全に露出していなければならない。
　このような厚さを制御して塗布する為の具体策としては、例えば、シリンジ等を用いて塗布面の底の一点から樹脂を流し込み、それが塗布面全体まで濡れ広がるのを待つ手法が考えられる。しかし、プリモールド用樹脂はある程度の粘性を持っている為に、プリモールド用樹脂が塗布面の全体に濡れ広がるのにあまりに長い時間を要してしまうことになるので、これでは生産性の面では問題となってしまう。
　また、プリモールド用樹脂が、その表面張力の作用から球状になってしまい、狭い範囲に留まってしまう場合もあって、その場合には、注入したプリモールド用樹脂が少量であったとしても高さが高く成ってしまう不良や、また接続用ポストの高さ以上に塗布してしまうことによる不良の発生も心配される。
　また、ディスペンサー等の装置を用いて、塗布面の底に複数の注入箇所を設けてやる対策案も考えられるが、やはりプリモールド用樹脂の粘性の高さの為に、プリモールド用樹脂が、ある注入箇所から他の箇所に移動していく間に、このプリモールド用樹脂が糸をひき、糸が接続用ポストの底面に付着するという不良や、塗布面をプリモールド用樹脂が移動することによって気泡を含んでしまうという不良も発生しやすいと考えられる。
　前記従来技術が抱える問題点に鑑み、本発明は、液状樹脂を用いたプリモールド付きのリードフレーム状の半導体素子用基板を製造する過程で、プリモールド用樹脂を適切な厚さに容易に設けることができる半導体素子用基板の製造方法や半導体装置を提供する。
　本発明の第１様態は、マスク工程と、モールド工程と、配線パターン形成工程と、を含む半導体素子用基板の製造方法であって、前記マスク工程は、金属板の第１の面に第１の感光性樹脂層を設けることと、前記金属板の前記第１の面とは異なる第２の面に第２の感光性樹脂層を設けることと、前記第１の感光性樹脂層に対し第１のパターンに応じて選択的に露光を行い、前記第１の感光性樹脂層を現像することにより、前記金属板の前記第１の面に、前記現像された前記第１の感光性樹脂層からなる、接続用ポスト形成用の第１のエッチング用マスクを形成することと、前記第２の感光性樹脂層に対し第２のパターンに応じて選択的に露光を行い、前記第２の感光性樹脂層を現像することにより、前記金属板の前記第２の面に、前記現像された前記第２の感光性樹脂層からなる、配線パターン形成用の第２のエッチング用マスクを形成することと、を含み、前記モールド工程は、前記マスク工程の後に、前記第１の面側から前記金属板の中途まで前記金属板の前記第１の面のエッチングを行い、前記接続用ポストを形成することと、プリモールド用の液状樹脂を前記エッチングされた前記金属板の前記第１の面に塗布することと、前記塗布されたプリモールド用の液状樹脂を硬化させてプリモールド樹脂層を形成することと、を含み、前記配線パターン形成工程は、前記第２の面側から前記金属板の前記第２の面のエッチングを行い、配線パターンを形成すること、を含む、半導体素子用基板の製造方法である。
　本発明の第２様態は、前記プリモールド用の液状樹脂の塗布を真空チャンバー内で行うこと、を特徴とする本発明の第１様態に記載の半導体素子用基板の製造方法である。
　本発明の第３様態は、前記プリモールド用の液状樹脂を塗布する厚さを前記接続用ポストの高さよりも高くしないこと、を特徴とする本発明の第１様態又は本発明の第２様態のいずれかに記載の半導体素子用基板の製造方法である。
　本発明の第４様態は、前記モールド工程、及び前記配線パターン形成工程が終了した後に、前記第１及び第２のエッチング用マスクを剥離すること、を特徴とする本発明の第１様態乃至本発明の第２様態のいずれかに記載の半導体素子用基板の製造方法である。
　本発明の第５様態は、前記モールド工程、及び前記配線パターン形成工程が終了した後に、前記第１及び第２のエッチング用マスクを剥離すること、を特徴とする本発明の第３様態に記載の半導体素子用基板の製造方法である。
　本発明の第６様態は、第１の面および前記第１の面とは異なる第２の面を持つ金属板と、前記金属板の前記第１の面に配置された接続用ポストと、前記金属板の前記第２の面に配置された配線パターンと、前記第１の面の前記接続用ポストの存在しない部分にプリモールド用樹脂が充填されたプリモールド樹脂層と、を含む、半導体素子用基板である。
　本発明の第７様態は、本発明の第６様態に記載の半導体素子用基板に、半導体素子が実装されており、前記半導体素子用基板と前記半導体素子とがワイヤーボンディングで電気的に接続されていること、を特徴とする、半導体基板である。
　本発明の第８様態は、前記プリモールド樹脂層の高さが前記接続用ポストの高さよりも高くないこと、を特徴とする、本発明の第６様態に記載の半導体素子用基板である。
　本発明の第９様態は、前記プリモールド樹脂層の高さが前記接続用ポストの高さよりも高くないこと、を特徴とする、本発明の第７様態に記載の半導体基板である。
　本発明によれば、プリモールド付きのリードフレーム状型基板を製造する際に、気泡を含まずまた簡便に、液状プリモールド樹脂の高さを接続用ポストより高くならないようにすることが出来る。
　プリモールド樹脂のこの高さは、リードフレーム状型基板の支持体として、十分な剛性をもち、且つ、接続用ポストが露出しやすいという長所を呈する。そのため、十分な機械的強度を持ち、且つ、電気的な接続を行うことについても高い信頼性と高い接合強度を得られる。
本発明の実施例に関わるリードフレーム状の半導体素子用基板の製造工程を模式的に示す説明図。 本発明の実施例に関わるリードフレーム状の半導体素子用基板の製造工程を模式的に示す説明図。 本発明の実施例に関わるリードフレーム状の半導体素子用基板の製造工程を模式的に示す説明図。 本発明の実施例に関わるリードフレーム状の半導体素子用基板の製造工程を模式的に示す説明図。 本発明の実施例に関わるリードフレーム状の半導体素子用基板の製造工程を模式的に示す説明図。 本発明の実施例に関わるリードフレーム状の半導体素子用基板の製造工程を模式的に示す説明図。 本発明の実施例に関わるリードフレーム状の半導体素子用基板の製造工程を模式的に示す説明図。 本発明の実施例に関わるリードフレーム状の半導体素子用基板の製造工程を模式的に示す説明図。 従来技術のインターポーザの一例であるＱＦＮ（Ｑｕａｄ　Ｆｌａｔ　Ｎｏｎ－ｌｅａｄ）式リードフレームを用いたインターポーザの構造を模式的に示した図。 従来技術のインターポーザの一例であるＱＦＮ（Ｑｕａｄ　Ｆｌａｔ　Ｎｏｎ－ｌｅａｄ）式リードフレームを用いたインターポーザの構造を模式的に示した図。 従来技術のインターポーザの一例であるＱＦＮ（Ｑｕａｄ　Ｆｌａｔ　Ｎｏｎ－ｌｅａｄ）式リードフレームを用いたインターポーザの構造を模式的に示した図。
　以下、本発明によるリードフレーム状基板の製造方法の一実施例として、ＬＧＡタイプの半導体素子用基板を対象に挙げて図１Ａ－図１Ｈを参照しながら説明する。
　製造した個々の単位のＬＧＡのサイズは１０ｍｍ角で、１６８ピンの平面視でアレイ状の外部接続部をもつものとする。このＬＧＡを基板に多面付けして、以下の製造工程を経た後に切断、断裁を行い、個々のＬＧＡタイプのリードフレーム状型基板を得た。
　まず、図１Ａに示すように、幅が１５０ｍｍ、厚みが１５０μｍの長尺帯状の銅基板１を用意した。次いで、図１Ｂに示すように、銅基板１の両面をロールコーターで感光性レジスト２（東京応化（株）製、ＯＦＰＲ４０００）を５μｍの厚さになるようにコーティングした後、９０℃でプリベークをした。
　次に、所望のパターンを有するパターン露光用フォトマスクを介して、両面からパターン露光し、その後１％水酸化ナトリウム溶液で現像処理を行った後に、水洗およびポストベークを行い、図１Ｃに示すように第１のレジストパターン３及び第２のレジストパターン７を得た。
　尚、銅基板１の一方の面側（半導体素子１０が搭載される面とは反対側の面であり、本実施例では以下、第１の面側と記す）には、接続用ポスト５を形成するための第１のレジストパターン３を形成する。銅基板１の他方の面側（半導体素子１０が搭載される面であり、本実施例では以下、第２の面側と記す）には、配線パターンを形成するための第２のレジストパターン７を形成した。
　尚、図１Ｈに示すように、半導体素子１０は銅基板１の中央部のリードフレーム上面に搭載される。本実施例の配線パターンに関しては、半導体素子１０の外周付近のリードフレームの外周の上面にワイヤーボンディング用のランド４が形成されている。半導体素子１０の外周とランド４とは、金細線８で接続される。リードフレームの裏面には、上部配線からの電気信号を裏面に導くための接続用ポスト５が、例えば平面視アレイ状に配置される。
　また、ランド４のうち幾つかを、接続用ポスト５に電気的に接続させる必要がある。その為、ランド４の幾つかと各々接続した配線パターン６を接続用ポスト５と接続するよう基板の外周から中心方向に向けて、例えば放射状に形成している（図示せず）。
　次に、銅基板の第２の面側をバックシートで覆って保護した後、塩化第二鉄溶液を用いて、銅基材の第１の面側より、第１回目のエッチング処理を行い、図１Ｄに示すように、第１の面側の第１のレジストパターン３から露出した銅基板１部位の厚さを３０μｍまで薄くした。
　塩化第二鉄溶液の比重は１．３８、液温５０℃とした。第１回目のエッチングの際、接続用ポスト５形成用の第１のレジストパターン３が形成された部位の銅基板１には、エッチング処理が行われない。そのため、銅基板１の厚み方向に、第１回目のエッチング処理で形成されたエッチング面から銅基板１下側面までの高さを有して延在する、プリント基板との外部接続を可能とした接続用ポスト５を形成することが出来る。
　なお、第１回目のエッチングでは、エッチング処理を行う部位の銅基板１をエッチング処理で完全に溶解除去するものではなく、所定の厚さの銅基板１となった段階でエッチング処理を終了するよう、中途までエッチング処理を行う。
　次に、図１Ｅに示すように、第１の面に関して、２０％水酸化ナトリウム水溶液によって、レジストパターン３の剥離を行った、剥離液の温度は１００℃とした。
　次に、図１Ｆに示すように、第１回目のエッチングで形成された第１の面の下面に、ポッティング法によってプリモールド用液状樹脂を塗布した。プリモールド用液状樹脂としては、液状の熱硬化性樹脂（信越化学株式会社製「ＳＭＣ－３７６ＫＦ１」）を用いた。塗布したプリモールド用液状樹脂の上に弾性率が５～０．０１ＧＰａと低い離型フィルム１４を被せ、真空チャンバー内でプレス加工し、プリモールド樹脂層１１を形成した。離型フィルム１４の厚さについては、プリモールド用液状樹脂が接続用ポストの底面に被さらない高さまで充填されるように調整し、１３０μｍとした。
　上記プレス加工に際しては、真空加圧式ラミネート装置を用いた。プレス部の温度は１００℃、真空チャンバー内の真空度は０．２ｔｏｒｒ、プレス時間は３０秒にてプリモールド用液状樹脂のプレス加工を行った。
　このように、プリモールド用液状樹脂の上に、弾性率の低い離型フィルム１４を被せて真空プレス加工することは、液状樹脂を用いたポッティング法による加工を簡便にするだけでなく、プリモールド用液状樹脂の塗布量を調整することにより、接続用ポスト５の上に樹脂が被ってしまう不良をなくすという点で、また、接続用ポストを樹脂面より高くすることができ、プリント基板と安定に接続できる点で効果的である。
　また、真空チャンバー内でのプレス加工を行うことによって、樹脂内に生じた空隙を解消する効果があり、樹脂内のボイドの発生を抑えることができる。
　そして、液状樹脂をプレス加工した後には、ポストベークとして、１８０℃にて６０分間の加熱を行った。プリモールド樹脂のポストベークの後には、離型フィルムをはずし、第２の面のバックシートを除去した後、第２の面のエッチングを行った。エッチング液としては、塩化第二鉄溶液を用い、液の比重は１．３２、液温は５０℃とした。エッチングは、第２の面に配線パターン６を形成することを目的としており、第２の面の上の第２のレジストパターン７から露出した銅を溶解除去した。次いで、図１Ｇに示すように、第２の面の第２のレジストパターン７及び離型フィルム１４の剥離を行い、所望のリードフレーム状ＬＧＡ基板を得た。
　次に、露出した第１の面の金属面に対し、無電解ニッケル／パラジウム／金めっき形成法による表面処理を施し、めっき層１２を形成した。
　ここで、リードフレームへのめっき層１２の形成には他に、電解めっき法も適用可能ではある。しかし、電解めっき法によると、めっき電流を供給するためのめっき電極の形成が必要になるので、めっき電極を形成する分、配線領域が狭くなってしまうことから、配線の引き回しが困難になり易い欠点も心配される。
　この観点で、供給用電極が不要な、無電解ニッケル／パラジウム／金めっき形成法の方が一般に好ましい。
　この実施例では、金属面に酸性脱脂、ソフトエッチング、酸洗浄、白金触媒活性処理、プレディップ、無電解白金めっき、無電解金めっき、の手順によりめっき層１２を形成した。
　めっき厚さはニッケルが３μｍ、パラジウムが０．２μｍ、金が０．０３μｍとした。使用しためっき液は、ニッケルがエンプレートＮＩ（メルテックス社製）、パラジウムがパウロボンドＥＰ（ロームアンドハース社製）、金がパウロボンドＩＧ（ロームアンドハース社製）である。
　次いで、リードフレーム上に半導体素子１０を固定用接着剤もしくは固定用テープ１３で接着、搭載した。その後、半導体素子１０の電気的接続用端子と配線パターンのワイヤボンディング用ランド４とを金細線８を用いてワイヤボンディングを行った。その後、リードフレームと半導体素子１０とを被覆するようにモールディングを行った。その後、面付けされた半導体基板に断裁を行い、個々の半導体基板を得た。
　本実施例の半導体素子用基板の製造方法及び半導体装置は、液状樹脂を用いたプリモールド付きのリードフレーム状の半導体素子用基板を製造する過程で、プリモールド樹脂を適切な厚さに容易に設けることができるものであった。
　以上、本発明の好適な実施例について説明し例証したが、これらはあくまで発明の例示であって限定的に考慮されるべきものではなく、追加、削除、置換及び他の変更は本発明の範囲を逸脱しない範囲で可能である。即ち、本発明は前述した実施例により限定されるものではなく、請求の範囲により限定されるものである。
　本発明によれば、プリモールド付きのリードフレーム状基板を製造する際に、気泡を含まずまた簡便に、液状プリモールド樹脂の高さを接続用ポストより高くならないようにすることが出来る。
　プリモールド樹脂のこの高さは、リードフレーム型基板の支持体として、十分な剛性をもち、且つ、接続用ポストが露出しやすいという長所を呈する。そのため、十分な機械的強度を持ち、且つ、電気的な接続を行うことについても高い信頼性と高い接合強度を得られる。
　１　　銅基板
　２　　感光性レジスト
　３　　第１のレジストパターン
　４　　ワイヤボンディング用ランド
　５　　接続用ポスト
　６　　配線パターン
　７　　第２のレジストパターン
　８　　金細線
　１０　　半導体素子
　１１　　プリモールド樹脂層
　１２　　めっき層
　１３　　固定用接着剤もしくは固定用テープ
　１４　　離型フィルム
　１５　　リードフレームの平坦部分
　１６　　半導体素子
　１７　　リード
　１８　　メタルワイヤー
　１９　　モールド用樹脂
　２０　　取り出し電極
　２１　　保持材
　２２　　固定用樹脂もしくは固定用テープ

Claims (9)

  1. 　マスク工程と、モールド工程と、配線パターン形成工程と、を含む半導体素子用基板の製造方法であって、
    　前記マスク工程は、
    　金属板の第１の面に第１の感光性樹脂層を設けることと、
    　前記金属板の前記第１の面とは異なる第２の面に第２の感光性樹脂層を設けることと、
    　前記第１の感光性樹脂層に対し第１のパターンに応じて選択的に露光を行い、前記第１の感光性樹脂層を現像することにより、前記金属板の前記第１の面に、前記現像された前記第１の感光性樹脂層からなる、接続用ポスト形成用の第１のエッチング用マスクを形成することと、
    　前記第２の感光性樹脂層に対し第２のパターンに応じて選択的に露光を行い、前記第２の感光性樹脂層を現像することにより、前記該金属板の前記第２の面に、前記現像された前記第２の感光性樹脂層からなる、配線パターン形成用の第２のエッチング用マスクを形成することと、を含み、
    　前記モールド工程は、
    　前記マスク工程の後に、前記第１の面側から前記金属板の中途まで前記金属板の前記第１の面のエッチングを行い、前記接続用ポストを形成することと、
    　プリモールド用の液状樹脂を前記エッチングされた前記金属板の前記第１の面に塗布することと、
    　前記塗布されたプリモールド用の液状樹脂を硬化させてプリモールド樹脂層を形成することと、を含み、
    　前記配線パターン形成工程は、
    　前記第２の面側から前記金属板の前記第２の面のエッチングを行い、配線パターンを形成すること、
    　を含む、半導体素子用基板の製造方法。
  2. 　前記プリモールド用の液状樹脂の塗布を真空チャンバー内で行うこと、を特徴とする請求項１に記載の半導体素子用基板の製造方法。
  3. 　前記プリモールド用の液状樹脂を塗布する厚さを前記接続用ポストの高さよりも高くしないこと、を特徴とする請求項１又は２のいずれかに記載の半導体素子用基板の製造方法。
  4. 　前記モールド工程、及び前記配線パターン形成工程が終了した後に、前記第１及び第２のエッチング用マスクを剥離すること、を特徴とする請求項１又は２のいずれかに記載の半導体素子用基板の製造方法。
  5. 　前記モールド工程、及び前記配線パターン形成工程が終了した後に、前記第１及び第２のエッチング用マスクを剥離すること、を特徴とする請求項３に記載の半導体素子用基板の製造方法。
  6. 　第１の面および前記第１の面とは異なる第２の面を持つ金属板と、
    　前記金属板の前記第１の面に配置された接続用ポストと、
    　前記金属板の前記第２の面に配置された配線パターンと、
    　前記第１の面の前記接続用ポストの存在しない部分にプリモールド用樹脂が充填されたプリモールド樹脂層と、
    　を含む、半導体素子用基板。
  7. 　請求項６に記載の半導体素子用基板に、半導体素子が実装されており、前記半導体素子用基板と前記半導体素子とがワイヤーボンディングで電気的に接続されていること、を特徴とする、半導体基板。
  8. 　前記プリモールド樹脂層の高さが前記接続用ポストの高さよりも高くないこと、を特徴とする、請求項６に記載の半導体素子用基板。
  9. 　前記プリモールド樹脂層の高さが前記接続用ポストの高さよりも高くないこと、を特徴とする、請求項７に記載の半導体基板。
PCT/JP2010/001829 2009-03-17 2010-03-15 半導体素子用基板の製造方法および半導体装置 WO2010106779A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201080012230.XA CN102356462B (zh) 2009-03-17 2010-03-15 半导体元件用基板的制造方法及半导体器件
SG2011067980A SG174486A1 (en) 2009-03-17 2010-03-15 Method for manufacturing substrate for semiconductor element, and semiconductor device
US13/234,630 US20120061809A1 (en) 2009-03-17 2011-09-16 Method for manufacturing substrate for semiconductor element, and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-064231 2009-03-17
JP2009064231A JP5672652B2 (ja) 2009-03-17 2009-03-17 半導体素子用基板の製造方法および半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/234,630 Continuation US20120061809A1 (en) 2009-03-17 2011-09-16 Method for manufacturing substrate for semiconductor element, and semiconductor device

Publications (1)

Publication Number Publication Date
WO2010106779A1 true WO2010106779A1 (ja) 2010-09-23

Family

ID=42739447

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/001829 WO2010106779A1 (ja) 2009-03-17 2010-03-15 半導体素子用基板の製造方法および半導体装置

Country Status (7)

Country Link
US (1) US20120061809A1 (ja)
JP (1) JP5672652B2 (ja)
KR (1) KR101648602B1 (ja)
CN (1) CN102356462B (ja)
SG (1) SG174486A1 (ja)
TW (1) TWI473175B (ja)
WO (1) WO2010106779A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210376563A1 (en) * 2020-05-26 2021-12-02 Excelitas Canada, Inc. Semiconductor Side Emitting Laser Leadframe Package and Method of Producing Same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102747366A (zh) * 2012-06-26 2012-10-24 昆山世铭金属塑料制品有限公司 一种金属标牌的蚀刻方法
TWM539698U (zh) * 2016-12-29 2017-04-11 Chang Wah Technology Co Ltd 具改良式引腳的導線架預成形體
CN107507780B (zh) * 2017-08-09 2020-05-12 杰群电子科技（东莞）有限公司 一种半导体封装方法及半导体结构
US11664240B2 (en) * 2017-11-16 2023-05-30 Mitsubishi Gas Chemical Company, Inc. Method for producing laminate having patterned metal foil, and laminate having patterned metal foil

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022440A (ja) * 1996-05-01 1998-01-23 Toyo Seimitsu Kogyo Kk 半導体装置及びその製造方法
JP2001127228A (ja) * 1999-10-28 2001-05-11 Matsushita Electronics Industry Corp ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5123985A (en) * 1986-09-02 1992-06-23 Patricia Evans Vacuum bagging apparatus and method including a thermoplastic elastomer film vacuum bag
IT1274181B (it) * 1994-05-18 1997-07-15 Amedeo Candore Laminazione di pellicole fotosensibili per formare una maschera di saldatura su schede di circuito stampato
US6048483A (en) * 1996-07-23 2000-04-11 Apic Yamada Corporation Resin sealing method for chip-size packages
JP3642911B2 (ja) 1997-02-05 2005-04-27 大日本印刷株式会社 リードフレーム部材とその製造方法
JP3282988B2 (ja) * 1997-05-01 2002-05-20 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
JP4058182B2 (ja) * 1998-12-09 2008-03-05 アピックヤマダ株式会社 樹脂封止方法
JP3494586B2 (ja) * 1999-03-26 2004-02-09 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
TW460717B (en) * 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same
JP2000299334A (ja) * 1999-04-14 2000-10-24 Apic Yamada Corp 樹脂封止装置
JP4077118B2 (ja) * 1999-06-25 2008-04-16 富士通株式会社 半導体装置の製造方法および半導体装置製造用金型
JP2001168117A (ja) * 1999-12-06 2001-06-22 Idemitsu Petrochem Co Ltd 半導体素子の封止用離型フィルム及びそれを用いる半導体素子の封止方法
JP2001176902A (ja) * 1999-12-16 2001-06-29 Apic Yamada Corp 樹脂封止方法
JP3971541B2 (ja) * 1999-12-24 2007-09-05 富士通株式会社 半導体装置の製造方法及びこの方法に用いる分割金型
JP2001310348A (ja) * 2000-04-27 2001-11-06 Apic Yamada Corp リリースフィルム使用樹脂成形用モールド金型装置
JP2002026047A (ja) * 2000-07-04 2002-01-25 Apic Yamada Corp チップサイズパッケージの樹脂封止方法及び樹脂封止装置
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP4607429B2 (ja) * 2003-03-25 2011-01-05 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
JP3859654B2 (ja) * 2003-07-31 2006-12-20 沖電気工業株式会社 半導体装置の製造方法
DE102005016830A1 (de) * 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP5004410B2 (ja) * 2004-04-26 2012-08-22 Ｔｏｗａ株式会社 光素子の樹脂封止成形方法および樹脂封止成形装置
JP4443334B2 (ja) * 2004-07-16 2010-03-31 Ｔｏｗａ株式会社 半導体素子の樹脂封止成形方法
KR101048712B1 (ko) * 2005-06-24 2011-07-14 엘지디스플레이 주식회사 소프트 몰드를 이용한 미세패턴 형성방법
US7520052B2 (en) * 2005-06-27 2009-04-21 Texas Instruments Incorporated Method of manufacturing a semiconductor device
US7147447B1 (en) * 2005-07-27 2006-12-12 Texas Instruments Incorporated Plastic semiconductor package having improved control of dimensions
US20070063393A1 (en) * 2005-09-22 2007-03-22 Nicolas Vernin Vacuum assisted resin transfer molding techniques with flow flooding chamber
JP2007227503A (ja) * 2006-02-22 2007-09-06 Sanyo Electric Co Ltd 板状体およびそれを用いた回路装置の製造方法
JP4668096B2 (ja) * 2006-03-09 2011-04-13 芝浦メカトロニクス株式会社 樹脂層形成装置及び樹脂層形成方法
JP2007251094A (ja) * 2006-03-20 2007-09-27 Towa Corp 半導体チップの樹脂封止成形装置
US20070243667A1 (en) * 2006-04-18 2007-10-18 Texas Instruments Incorporated POP Semiconductor Device Manufacturing Method
KR100857521B1 (ko) * 2006-06-13 2008-09-08 엘지디스플레이 주식회사 박막트랜지스터 제조용 몰드의 제조방법 및 그 제조장비
JP2008021904A (ja) * 2006-07-14 2008-01-31 Apic Yamada Corp コーティング装置及びコーティング方法
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
JP5003260B2 (ja) * 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
JP4857175B2 (ja) * 2007-04-26 2012-01-18 芝浦メカトロニクス株式会社 樹脂層形成方法及び樹脂層形成装置
JP2008293575A (ja) * 2007-05-23 2008-12-04 Shibaura Mechatronics Corp 樹脂層形成装置及び樹脂層形成方法
US8134085B2 (en) * 2007-10-29 2012-03-13 Mitsubishi Electric Corporation Printed interconnection board having a core including carbon fiber reinforced plastic
US8906743B2 (en) * 2013-01-11 2014-12-09 Micron Technology, Inc. Semiconductor device with molded casing and package interconnect extending therethrough, and associated systems, devices, and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022440A (ja) * 1996-05-01 1998-01-23 Toyo Seimitsu Kogyo Kk 半導体装置及びその製造方法
JP2001127228A (ja) * 1999-10-28 2001-05-11 Matsushita Electronics Industry Corp ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210376563A1 (en) * 2020-05-26 2021-12-02 Excelitas Canada, Inc. Semiconductor Side Emitting Laser Leadframe Package and Method of Producing Same

Also Published As

Publication number Publication date
KR20110129446A (ko) 2011-12-01
US20120061809A1 (en) 2012-03-15
TWI473175B (zh) 2015-02-11
TW201113956A (en) 2011-04-16
CN102356462B (zh) 2015-07-29
SG174486A1 (en) 2011-11-28
JP2010219288A (ja) 2010-09-30
JP5672652B2 (ja) 2015-02-18
KR101648602B1 (ko) 2016-08-16
CN102356462A (zh) 2012-02-15

Similar Documents

Publication Publication Date Title
JP5526575B2 (ja) 半導体素子用基板の製造方法および半導体装置
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
JP5629969B2 (ja) リードフレーム型基板の製造方法と半導体装置の製造方法
WO2010106779A1 (ja) 半導体素子用基板の製造方法および半導体装置
JP2009147117A (ja) リードフレーム型基板の製造方法及び半導体基板
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
KR101674536B1 (ko) 리드프레임을 이용한 회로 기판의 제조 방법
JP5521301B2 (ja) リードフレーム型基板とその製造方法および半導体装置
JP2017130522A (ja) 樹脂付リードフレーム基板
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법
JP2017092247A (ja) 樹脂付リードフレーム基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080012230.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10753276

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20117022905

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 10753276

Country of ref document: EP

Kind code of ref document: A1