WO2010029939A1 - 太陽電池モジュールの製造方法 - Google Patents

太陽電池モジュールの製造方法 Download PDF

Info

Publication number
WO2010029939A1
WO2010029939A1 PCT/JP2009/065730 JP2009065730W WO2010029939A1 WO 2010029939 A1 WO2010029939 A1 WO 2010029939A1 JP 2009065730 W JP2009065730 W JP 2009065730W WO 2010029939 A1 WO2010029939 A1 WO 2010029939A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode layer
metal electrode
semiconductor layer
pinhole
Prior art date
Application number
PCT/JP2009/065730
Other languages
English (en)
French (fr)
Inventor
聡生 柳浦
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to CN200980100613XA priority Critical patent/CN101809761B/zh
Priority to JP2010528733A priority patent/JPWO2010029939A1/ja
Priority to US12/740,092 priority patent/US8158454B2/en
Publication of WO2010029939A1 publication Critical patent/WO2010029939A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • This invention relates to the manufacturing method of a solar cell module provided with a reverse voltage repair process.
  • a thin-film solar cell module includes a transparent electrode, a semiconductor layer, and a metal electrode that are sequentially formed on a transparent substrate.
  • reverse voltage a voltage opposite to the photovoltaic force generated in the semiconductor layer
  • the microscopic short circuit occurs when a part of the semiconductor layer has a low resistance, or when a minute pinhole is formed as a result of the entry of a small foreign substance. Even if a reverse voltage is applied to the location where such a microscopic short circuit occurs, the metal electrode material is not heated to such a high temperature that it evaporates, so the microscopic short circuit cannot be removed.
  • This invention is made
  • the method for manufacturing a solar cell module includes a step of sequentially forming a transparent electrode layer, a semiconductor layer, and a metal electrode layer on a main surface of a transparent substrate, and a step of forming a resin layer on the metal electrode layer By applying a voltage opposite to the photovoltaic force generated in the semiconductor layer between the transparent electrode layer and the metal electrode layer, a part of the metal electrode layer is formed in the pinhole formed in the resin layer.
  • the gist includes providing a step of exposing and a step of removing a part of the metal electrode layer by etching a part of the metal electrode layer using the resin layer as a mask.
  • the metal electrode layer cannot be evaporated because the short circuit occurring between the transparent electrode layer and the metal electrode layer is microscopic. Even if it exists, it removes by evaporating a part of resin layer, and a pinhole is formed in the resin layer. Therefore, the part which has generated the microscopic short circuit among metal electrode layers can be exposed in a pinhole. By removing the exposed metal electrode layer, that is, the portion of the metal electrode layer that is causing the microscopic short-circuit by etching, the microscopic short-circuit between the transparent electrode and the metal electrode is generated. Can be suppressed.
  • the step of sequentially forming a transparent electrode layer, a semiconductor layer, and a metal electrode layer on the main surface of the transparent substrate is opposite to the photovoltaic power generated in the semiconductor layer.
  • a step of forming a first pinhole in the metal electrode layer by applying a voltage in a direction between the transparent electrode layer and the metal electrode layer, and forming a resin layer on the metal electrode layer and in the first pinhole A step of exposing a part of the metal electrode layer in the second pinhole formed in the resin layer by applying a reverse voltage between the transparent electrode layer and the metal electrode layer, and masking the resin layer and a step of removing a part of the metal electrode layer by etching a part of the metal electrode layer.
  • the semiconductor layer includes a first semiconductor layer, a light-transmitting conductive layer, and a second semiconductor layer sequentially formed on the transparent electrode.
  • One pinhole may penetrate at least the metal electrode layer and the second semiconductor layer.
  • the present invention it is possible to provide a method for manufacturing a solar cell module that can suppress the occurrence of a microscopic short circuit between a transparent electrode and a metal electrode.
  • FIG. 1 is a cross-sectional view of a solar cell module 10 according to the first embodiment of the present invention.
  • FIG. 2 is an overview of the solar cell module 10 according to the first embodiment of the present invention.
  • FIG. 3 is a view for explaining a manufacturing process of the solar cell module 10 according to the first embodiment of the present invention (No. 1).
  • FIG. 4 is a view for explaining a manufacturing process of the solar cell module 10 according to the first embodiment of the present invention (No. 2).
  • FIG. 5 is a view for explaining a manufacturing process of the solar cell module 10 according to the first embodiment of the present invention (No. 3).
  • FIG. 6 is a cross-sectional view of a solar cell module 30 according to the second embodiment of the present invention.
  • FIG. 1 is a cross-sectional view of a solar cell module 10 according to the first embodiment of the present invention.
  • FIG. 2 is an overview of the solar cell module 10 according to the first embodiment of the present invention.
  • FIG. 3 is a view for explaining a
  • FIG. 7 is a view for explaining a manufacturing process of the solar cell module 30 according to the second embodiment of the present invention (No. 1).
  • FIG. 8 is a view for explaining a manufacturing process of the solar cell module 30 according to the second embodiment of the present invention (No. 2).
  • FIG. 9 is a diagram for explaining a manufacturing process for the solar cell module 30 according to the second embodiment of the present invention (No. 3).
  • FIG. 1 is an enlarged cross-sectional view of a solar cell module 10 according to the first embodiment.
  • the solar cell module 10 includes a transparent substrate 1, a transparent electrode layer 2, a semiconductor layer 3, a metal electrode layer 4, and a resin layer 5.
  • the transparent electrode layer 2, the semiconductor layer 3, the metal electrode layer 4, and the resin layer 5 are sequentially formed on the main surface of the transparent substrate 1.
  • the current generated in the semiconductor layer 3 flows through the solar cell module 10 in the first direction.
  • the transparent substrate 1 is a single substrate of the solar cell module 10.
  • the transparent electrode layer 2 is laminated on the main surface of the transparent substrate 1.
  • the transparent electrode layer 2 is composed of a metal oxide having conductivity and translucency.
  • indium oxide (In 2 O 3 ), zinc oxide (ZnO), titanium oxide (TiO 2 ), or tin oxide (SnO 2 ) can be used as the transparent electrode layer 2.
  • the transparent electrode layer 2 may be doped with fluorine (F), tin (Sn), aluminum (Al), iron (Fe), gallium (Ga), niobium (Nb), or the like.
  • the first separation groove H i is formed along a second direction substantially orthogonal to the first direction.
  • the bottom surface of the first isolation trench H i is constituted by a transparent substrate 1.
  • the semiconductor layer 3 is laminated on the transparent electrode layer 2.
  • the semiconductor layer 3 has a pin junction (not shown) formed by stacking a p-type semiconductor layer, an i-type semiconductor layer as a power generation layer, and an n-type semiconductor layer from the transparent substrate 1 side. Accordingly, the photovoltaic current generated in the semiconductor layer 3 flows from the transparent electrode layer 2 toward the metal electrode layer 4 in the semiconductor layer 3.
  • a silicon-based semiconductor material such as amorphous silicon or microcrystalline silicon can be used.
  • the semiconductor layer 3 is separated on the transparent electrode layer 2 by the second separation groove Hii .
  • the second separation groove H ii is formed along the second direction.
  • the bottom surface of the second separation groove H ii is configured by the transparent electrode layer 2.
  • the metal electrode layer 4 is laminated on the semiconductor layer 3.
  • a metal material such as conductive silver (Ag) can be used.
  • the metal electrode layer 4 is also formed inside the second separation groove Hii .
  • the semiconductor layer 3 and the metal electrode layer 4 are separated on the transparent electrode layer 2 by the third separation groove Hiii .
  • the third separation groove H iii is formed along the second direction.
  • the bottom surface of the third separation groove H iii is constituted by the transparent electrode layer 2.
  • the resin layer 5 is laminated on the metal electrode layer 4.
  • the resin layer 5 is made of an insulating resin material.
  • acrylic (PMMA), polycarbonate (PC), polyethylene (PE), polyethylene terephthalate (PET), polyvinyl chloride (PVC), polyester (ABS), epoxy (EP), or the like is used. it can.
  • the resin layer 5 is preferably evaporated at a temperature lower than the temperature at which the metal electrode layer 4 is evaporated by heating.
  • the resin layer 5 is also formed inside the third separation groove Hiii .
  • the solar cell module 10 has a first pinhole PH i and a second pinhole PH ii as shown in FIG.
  • the first pinhole PH i penetrates the semiconductor layer 3, the metal electrode layer 4, and the resin layer 5.
  • the second pinhole PH ii penetrates the metal electrode layer 4 and the resin layer 5. The process of forming the first pinhole PH i and the second pinhole PH ii will be described later.
  • the solar cell module 10 having the above configuration may constitute a sealed body sealed with a sealing material 6 and a back surface side protective material 7.
  • the first pinhole PH i and the second pinhole PH ii are filled with the sealing material 6.
  • resins such as EVA, EEA, PVB, silicone, urethane, acrylic, and epoxy can be used.
  • the back surface side protective material 7 a resin film such as PET, a laminated film having a structure in which an Al foil is sandwiched between resin films, and the like can be used.
  • the sealing body may be reinforced by fixing the outer peripheral portion with the elastic body 8 and the frame body 9.
  • the elastic body 8 silicone rubber, butyl rubber, or the like can be used.
  • the frame body 9 an Al frame, an iron frame, a SUS frame, or the like can be used.
  • the transparent electrode layer 2 is laminated on the main surface of the transparent substrate 1.
  • a part of the transparent electrode layer 2 is removed along the second direction.
  • a first separation groove H i for separating the transparent electrode layer 2 is formed.
  • the first isolation trench H i can also be formed by laminating a transparent electrode layer 2 using a mask.
  • FIG. 3 (c) by using a CVD method to form a first semiconductor layer 3 inside the upper transparent electrode layer 2 and the first isolation trench H i.
  • the semiconductor layer 3 is removed along the second direction by irradiating the formed semiconductor layer 3 with laser light.
  • a second separation groove H ii for separating the semiconductor layer 3 is formed.
  • pinholes PH i ′ are formed in the semiconductor layer 3.
  • foreign matter B may adhere on the semiconductor layer 3 when the semiconductor layer 3 is formed.
  • a pinhole PH ii ′ is formed in the semiconductor layer 3.
  • the metal electrode layer 4 is formed on the semiconductor layer 3 and inside the second separation groove Hii . Specifically, sputtering silver in the semiconductor layer 3 and on the second isolation trench H ii. In this case, the metal electrode layer 4 is also formed inside the pinhole PH i ′ and inside the pinhole PH ii ′. Subsequently, the semiconductor layer 3 and the metal electrode layer 4 are removed along the second direction by irradiating the opposite side of the first separation groove H i with the second separation groove H ii interposed therebetween. Thereby, as shown in FIG. 4B, a third separation groove H iii for separating the semiconductor layer 3 and the metal electrode layer 4 is formed.
  • the resin layer 5 is formed on the metal electrode layer 4 and inside the third separation groove Hiii .
  • a resin material dissolved in an organic solvent is applied by a spray method, a spin coating method, a printing method, or the like.
  • the thickness of the resin layer 5 formed on the metal electrode layer 4 can be appropriately set in consideration of easiness of evaporation in a reverse voltage repair process described later and etching resistance in an etching process described later.
  • the first contact hole CH i and the second contact hole CH ii that penetrate the resin layer 5 are formed by using a mask. Specifically, as shown in FIG. 4C, the first contact hole CH i is formed so that a part of one metal electrode layer 4 is exposed. The second contact hole CH ii is formed so that a part of another adjacent metal electrode layer 4 is exposed.
  • the resin layer 5 is cured by heating the resin layer 5 at about 100 ° C. for about 10 minutes.
  • the first electrode 21 is inserted into the first contact hole CH i .
  • the second electrode 22 is inserted into the second contact hole CH ii.
  • a voltage opposite to the photovoltaic force generated in the semiconductor layer 3 is applied between the transparent electrode layer 2 and the metal electrode layer 4.
  • the first electrode 21 is set to a high potential and the second electrode 22 is set to a low potential.
  • the process of applying the reverse voltage is referred to as “reverse voltage repair process”.
  • This reverse voltage repair process 'and the metal electrode layer 4 formed inside, the pinhole PH ii' pinhole PH i portion for generating a microscopic short circuit due to the metal electrode layer 4 formed inside (hereinafter, "Microscopic short-circuited part") and are heated.
  • the metal electrode layer 4 formed inside the heated pinhole PH i ′ evaporates. As a result, the first pinhole PH i penetrating the semiconductor layer 3, the metal electrode layer 4, and the resin layer 5 is formed.
  • the microscopic short-circuit portion of the metal electrode layer 4 is less likely to flow current than the metal electrode layer 4 formed inside the pinhole PH i ′, the micro-short-circuit portion of the metal electrode layer 4 is Hard to be heated. For this reason, the temperature of the microscopic short-circuit portion of the metal electrode layer 4 does not reach the temperature at which the metal electrode layer 4 evaporates. However, since the evaporation temperature of resin is lower than that of metal, the resin layer 5 formed on the pinhole PH ii ′ evaporates. As a result, as shown in FIG. 5B, a pinhole PH ii ′′ is formed on the pinhole PH ii ′ of the resin layer 5. A part of the metal electrode layer 4 is formed inside the pinhole PH ii ′′. Is exposed.
  • the metal electrode layer 4 exposed inside the pinhole PH ii ′′ is removed by etching using the resin layer 5 as a mask.
  • the metal electrode layer 4 exposed inside the pinhole PH ii ′′ is etched with a hydrochloric acid aqueous solution for about 3 minutes. As a result, the second pinhole PH ii penetrating the metal electrode layer 4 and the resin layer 5 is formed.
  • the solar cell module 10 manufactured as described above is sealed with the sealing material 6 and the back surface side protective material 7.
  • the first pinhole PH i and the second pinhole PH ii are filled with the sealing material 6.
  • the manufacturing method of the solar cell module 10 according to the first embodiment of the present invention is formed in the resin layer 5 by applying a reverse voltage between the transparent electrode layer 2 and the metal electrode layer 4 in the reverse voltage repair process.
  • a part of the resin layer 5 is evaporated by the microscopic short-circuit portion of the metal electrode layer 4 to form a pinhole PH ii ′′ in the resin layer 5. That is, the micro-short circuit portion of the metal electrode layer 4 is formed. Can be exposed in the pinhole PH ii ′′. Therefore, the microscopic short circuit between the transparent electrode layer 2 and the metal electrode layer 4 can be accurately removed by removing the micro short circuit part of the metal electrode layer 4 by etching.
  • the resin layer 5 in which the pinhole PH ii ′′ is formed can be used as a mask. Therefore, the productivity of the solar cell module can be improved. .
  • a metal material constituting the metal electrode layer 4 may enter between the microcrystalline silicon grains.
  • the microcrystalline silicon semiconductor layer has a locally low resistance, which may reduce the output of the solar cell module.
  • the semiconductor layer may be locally crystallized when the semiconductor layer is removed by laser light irradiation. In this case, the crystallized semiconductor layer has a low resistance and may reduce the output of the solar cell module.
  • the present invention is also suitable for removing the metal electrode layer 4 on the semiconductor layer with reduced resistance. By removing the metal electrode layer 4, it is possible to suppress a decrease in the output of the solar cell module.
  • FIG. 6 is a cross-sectional view of the solar cell module 30 according to the second embodiment. In the following, differences from the first embodiment will be mainly described.
  • the resin layer 5 is filled in the first pinhole PH i ′ according to the present embodiment.
  • the semiconductor layer 3 includes a first semiconductor layer 3a, a translucent conductive layer 3b, and a second semiconductor layer 3c.
  • the first semiconductor layer 3a generates photogenerated carriers by light incident from the transparent electrode layer 2 side. In addition, the first semiconductor layer 3a generates photogenerated carriers by light reflected by a translucent conductive layer 3b described later.
  • the first semiconductor layer 3a has a pin junction in which a p-type semiconductor, an i-type semiconductor, and an n-type semiconductor are stacked from the substrate 1 side (not shown).
  • the i-type semiconductor constitutes a power generation layer in the first semiconductor layer 3a.
  • an amorphous silicon semiconductor such as a-Si or a-SiC can be used.
  • the first semiconductor layer 3a is filled in the first isolation trench H i.
  • the translucent conductive layer 3b has translucency and conductivity.
  • the translucent conductive layer 3b transmits part of the light transmitted through the first semiconductor layer 3a to the second semiconductor layer 3c side, and transmits part of the light transmitted through the first semiconductor layer 3a to the first semiconductor layer 3a. Reflect to the side.
  • a metal oxide such as ZnO, ITO, or TiO 2 can be used.
  • the translucent conductive layer 3b may be doped with a dopant such as Al.
  • the second semiconductor layer 3c generates photogenerated carriers by light transmitted through the transparent electrode layer 2, the first semiconductor layer 3a, and the translucent conductive layer 3b among the light incident from the transparent electrode layer 2 side.
  • the second semiconductor layer 3c has a pin junction in which a p-type semiconductor, an i-type semiconductor, and an n-type semiconductor are stacked from the transparent substrate 1 side (not shown).
  • the i-type semiconductor constitutes a power generation layer in the second semiconductor layer 3c.
  • a microcrystalline silicon-based semiconductor such as ⁇ c-Si or ⁇ c-SiGe can be used as the i-type semiconductor layer in the second semiconductor layer 3c.
  • the transparent electrode layer 2 is laminated on the main surface of the transparent substrate 1.
  • the transparent electrode layer 2 is removed along the second direction.
  • a first separation groove H i for separating the transparent electrode layer 2 is formed.
  • a first semiconductor layer 3a, a translucent conductive layer 3b, and a second semiconductor layer 3c are sequentially formed on the transparent electrode layer 2 by an RF plasma CVD method or the like. Thereby, the semiconductor layer 3 is formed.
  • the first semiconductor layer 3a and the second semiconductor layer 3c are formed by a plasma CVD method.
  • the translucent conductive layer 3b is formed by sputtering or the like.
  • the semiconductor layer 3 By irradiating the formed semiconductor layer 3 with laser light, the semiconductor layer 3 is removed along the second direction. Thereby, as shown in FIG. 7D, a second separation groove H ii for separating the semiconductor layer 3 is formed.
  • the pinhole PH i ′ is formed in the semiconductor layer 3 by removing the foreign matter A taken in the semiconductor layer 3 from the semiconductor layer 3 as in the first embodiment.
  • foreign matter B may adhere on the semiconductor layer 3 when the second semiconductor layer 3 c is formed. As the foreign matter B comes off from the second semiconductor layer 3c, a pinhole PH ii ′ is formed in the second semiconductor layer 3c.
  • the metal electrode layer 4 is formed on the semiconductor layer 3 in the second separation groove H ii and in the pinhole PH i ′. Subsequently, the semiconductor electrode 3 and the metal electrode layer 4 are removed along the second direction by irradiating the metal electrode layer 4 with laser light. As a result, as shown in FIG. 8B, a third separation groove H iii for separating the semiconductor layer 3 and the metal electrode layer 4 is formed.
  • the first electrode 21 is set to a high potential and the second electrode 22 is set to a low potential.
  • the metal electrode layer 4 formed inside the pinhole PH i ′ is heated and evaporated.
  • the first pinhole PH i penetrating the semiconductor layer 3 and the metal electrode layer 4 is formed.
  • the micro short circuit portion formed in the pinhole PH ii ′ is heated, the temperature of the micro short circuit portion formed in the pin hole PH ii ′ does not reach the evaporation temperature. Accordingly, the pinhole PH ii ′ remains covered with the metal electrode layer 4.
  • the resin layer 5 is formed inside the third isolation groove H iii interior and first pinhole PH i.
  • the first contact hole CH i and the second contact hole CH ii are formed in the resin layer 5.
  • the resin layer 5 is cured by heating the resin layer 5 at about 100 ° C. for about 10 minutes.
  • the first electrode 21 is inserted into the first contact hole CH i .
  • the second electrode 22 is inserted into the second contact hole CH ii.
  • a reverse voltage is applied between the transparent electrode layer 2 and the metal electrode layer 4.
  • the microscopic short-circuit portion of the metal electrode layer 4 formed inside the pinhole PH ii ′ is heated to a temperature lower than the evaporation temperature.
  • the resin layer 5 on the pinhole PH ii ′ of the resin layer 5 evaporates.
  • a pinhole PH ii ′′ is formed on the pinhole PH ii ′ of the resin layer 5. A part of the metal electrode layer 4 is exposed inside the pinhole PH ii ′′.
  • the metal electrode layer 4 exposed inside the pinhole PH ii ′′ is removed by etching the metal electrode layer 4 using the resin layer 5 as a mask.
  • a second pinhole PH ii that penetrates the metal electrode layer 4 and the resin layer 5 is formed.
  • the manufacturing method of the solar cell module 30 according to the second embodiment of the present invention includes a reverse voltage repair process as a pre-process of the process of forming the resin layer 5.
  • the reliability of the solar cell module 30 can be improved by suppressing the translucent conductive layer 3b from being deteriorated by moisture.
  • the metal electrode layer is formed by using a conductive metal material such as silver.
  • a coating-type electrode can also be used as the metal electrode layer.
  • any one of silver particles, aluminum particles (Al), and copper particles (Cu), or a metal paste in which two or more particles are mixed with a resin can be used. This metal paste is applied on the semiconductor layer.
  • the coated electrode is formed by firing the coated metal paste. Examples of the application method include screen printing, spin coating, and spraying.
  • the semiconductor layer 3 includes the pin junction, but is not limited thereto.
  • the semiconductor layer 3 may include a pn junction formed by a p-type semiconductor and an n-type semiconductor.
  • the semiconductor layer 3 includes one pin junction, but the present invention is not limited to this.
  • the semiconductor layer 3 may include two or more pin junctions.
  • the semiconductor layer 3 includes two pin junctions, but the present invention is not limited to this.
  • the semiconductor layer 3 may include one or more pin junctions.
  • the semiconductor layer 3 is mainly composed of an amorphous silicon semiconductor, but is not limited to this.
  • the semiconductor layer 3 may contain a crystalline silicon semiconductor as a main component.
  • crystalline silicon includes microcrystalline silicon and polycrystalline silicon.
  • the first semiconductor layer 3a is mainly composed of an amorphous silicon semiconductor, but is not limited thereto.
  • the first semiconductor layer 3a may contain a crystalline silicon semiconductor as a main component.
  • the second semiconductor layer 3c is mainly composed of a microcrystalline silicon semiconductor, but is not limited thereto.
  • the second semiconductor layer 3c may contain an amorphous silicon semiconductor as a main component.
  • the solar cell module according to the present invention will be specifically described with reference to examples.
  • the present invention is not limited to those shown in the following examples. In the range which does not change the gist, it can change suitably and can carry out.
  • the solar cell module according to the example was manufactured as follows.
  • An SnO 2 layer was formed on the glass substrate.
  • a part of the SnO 2 layer was removed by irradiating Nd: YAG laser light from the SnO 2 layer side.
  • Nd YAG laser light
  • a fundamental wave having a wavelength of 1064 nm was used as the Nd: YAG laser light.
  • the width of the first separation groove was 40 ⁇ m.
  • a p-type amorphous silicon semiconductor layer, an i-type amorphous silicon semiconductor layer, and an n-type amorphous silicon semiconductor layer were sequentially stacked on the SnO 2 layer using an RF plasma CVD method.
  • the thickness of the i-type amorphous silicon semiconductor was 300 nm.
  • a ZnO layer containing Al as a dopant was formed on the n-type amorphous silicon semiconductor layer by using a DC sputtering method.
  • the thickness of the ZnO layer was 50 nm.
  • a p-type microcrystalline silicon semiconductor, an i-type microcrystalline silicon semiconductor, and an n-type microcrystalline silicon semiconductor were sequentially stacked on the ZnO layer by using an RF plasma CVD method.
  • the thickness of the i-type microcrystalline silicon semiconductor was 2000 nm.
  • Table 1 shows the conditions for forming each semiconductor layer by the RF plasma CVD method.
  • Nd YAG laser light was irradiated from the glass substrate side to remove part of each semiconductor layer and ZnO layer. Thereby, the 2nd separation groove was formed.
  • Nd YAG laser light
  • a second harmonic having a wavelength of 532 nm was used as the Nd: YAG laser light.
  • the width of the second separation groove was 50 ⁇ m.
  • an Ag layer was formed on the n-type microcrystalline silicon semiconductor using a DC sputtering method.
  • the thickness of the Ag layer was 200 nm.
  • the Nd: YAG laser light is irradiated from the glass substrate side to the position on the opposite side of the first separation groove across the second separation groove, whereby a part of each of the Ag layer, each semiconductor layer, and the ZnO layer is formed. Removed. Thereby, the third separation groove was formed.
  • the Nd: YAG laser light a second harmonic having a wavelength of 532 nm was used. The width of the third separation groove was 50 ⁇ m.
  • an acrylic resin dissolved in an organic solvent was applied on the Ag layer by a spray method. Thereby, an acrylic resin layer having a thickness of about 15 ⁇ m was formed. At this time, a pair of contact holes for inserting a pair of electrodes was formed by using a mask.
  • the Ag layer exposed inside the pinhole was etched with a 5% hydrochloric acid aqueous solution for about 3 minutes. As a result, pinholes penetrating the Ag layer and the acrylic resin layer were formed.
  • the characteristic values of the solar cell modules according to the examples were better than the characteristic values of the solar cell modules according to Comparative Example 1 and Comparative Example 2.
  • the method for manufacturing a solar cell module according to the present invention can provide a solar cell module capable of suppressing the occurrence of a microscopic short circuit between the transparent electrode and the metal electrode. Useful in the manufacture of battery modules.
  • SYMBOLS 1 Transparent substrate, 2 ... Transparent electrode layer, 3 ... Semiconductor layer, 3a ... 1st semiconductor layer, 3b ... Translucent conductive layer, 3c ... 2nd semiconductor layer, 4 ... Metal electrode layer, 5 ... Resin layer, 6 DESCRIPTION OF SYMBOLS ... Sealing material, 7 ... Back surface side protective material, 8 ... Elastic body, 9 ... Frame, 21 ... 1st electrode, 22 ... 2nd electrode, 10, 30 ... Solar cell module, A, B ... Foreign material, Hi ... first separation groove, H ii ... second separation groove, H iii ... third separation groove

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　太陽電池モジュール１０の製造方法は、逆電圧リペア工程において、透明電極層２と金属電極層４との間に逆電圧を印加することによって、樹脂層５に形成されるピンホールＰＨii’内において金属電極層４の一部分を露出させる工程と、樹脂層５をマスクとしてエッチングすることによって金属電極層４の一部分を除去する工程とを備える。

Description

太陽電池モジュールの製造方法
　本発明は、逆電圧リペア工程を備える太陽電池モジュールの製造方法に関する。
　一般的に、薄膜系の太陽電池モジュールは、透明基板上に順次形成された、透明電極、半導体層及び金属電極を備える。
　例えば、ＣＶＤ法によって半導体層を透明電極上に形成する際、透明電極上に付着した異物が半導体層に取り込まれる場合がある。このような異物が半導体層から外れることによって形成されるピンホールに金属電極材料が充填されると、透明電極と金属電極との間で短絡が発生してしまう。その結果、太陽電池モジュールの出力が低下するという問題があった。
　そこで、半導体層において発生される光起電力とは逆向きの電圧（以下、「逆電圧」という。）を印加することによって、ピンホールに充填された金属電極材料を蒸発させる手法が提案されている（例えば、特許文献１参照）。一般的に、逆電圧を印加する工程は、逆電圧リペア工程と呼ばれる。
昭６０－４６０８０号公報
　しかしながら、特許文献１に記載の手法では、透明電極と金属電極との間の微視的な短絡を除去することは困難である。具体的には、微視的な短絡は、半導体層の一部が低抵抗化することによって、或いは小さな異物の混入に伴い微小なピンホールが形成されることによって発生する。このような微視的な短絡の発生箇所に逆電圧を印加したとしても、金属電極材料は蒸発するほど高温に加熱されないため、微視的な短絡を除去することができない。
　本発明は、上記の状況に鑑みてなされたものであり、透明電極と金属電極との間における微視的な短絡の発生を抑制可能とする太陽電池モジュールの製造方法を提供することを目的とする。
　本発明の特徴に係る太陽電池モジュールの製造方法は、透明基板の主面上に透明電極層、半導体層及び金属電極層を順次形成する工程と、金属電極層上に樹脂層を形成する工程と、半導体層において発生される光起電力とは逆向きの電圧を、透明電極層と金属電極層との間に印加することによって、樹脂層に形成されるピンホール内において金属電極層の一部分を露出させる工程と、樹脂層をマスクとして金属電極層の一部分をエッチングすることによって、金属電極層の一部分を除去する工程とを備えることを要旨とする。
　本発明の特徴に係る太陽電池モジュールの製造方法によれば、透明電極層と金属電極層の間に発生している短絡が微視的であるために金属電極層を蒸発させることができない場合であっても、樹脂層の一部を蒸発させることによって除去され、樹脂層にピンホールが形成される。そのため、金属電極層のうち微視的な短絡を発生させている部分を、ピンホール内に露出させることができる。露出した金属電極層、すなわち、金属電極層のうち微視的な短絡を発生させている部分、をエッチングによって除去することによって、透明電極と金属電極との間における微視的な短絡の発生を抑制することができる。
　本発明の特徴に係る太陽電池モジュールの製造方法は、透明基板の主面上に透明電極層、半導体層及び金属電極層を順次形成する工程と、半導体層において発生される光起電力とは逆向きの電圧を、透明電極層と金属電極層との間に印加することによって、金属電極層に第１ピンホールを形成する工程と、金属電極層上及び第１ピンホール内に樹脂層を形成する工程と、逆電圧を透明電極層と金属電極層との間に印加することによって、樹脂層に形成される第２ピンホール内において金属電極層の一部分を露出させる工程と、樹脂層をマスクとして金属電極層の一部分をエッチングすることによって、金属電極層の一部分を除去する工程とを備えることを要旨とする。
　本発明の特徴において、半導体層は、透明電極上に順次形成された第１半導体層、透光性導電層及び第２半導体層を有しており、第１ピンホールを形成する工程において、第１ピンホールは、少なくとも金属電極層及び第２半導体層を貫通していてもよい。
　本発明によれば、透明電極と金属電極との間における微視的な短絡の発生を抑制可能とする太陽電池モジュールの製造方法を提供することができる。
図１は、本発明の第１実施形態に係る太陽電池モジュール１０の断面図である。 図２は、本発明の第１実施形態に係る太陽電池モジュール１０の概観図である。 図３は、本発明の第１実施形態に係る太陽電池モジュール１０の製造工程を説明するための図である（その１）。 図４は、本発明の第１実施形態に係る太陽電池モジュール１０の製造工程を説明するための図である（その２）。 図５は、本発明の第１実施形態に係る太陽電池モジュール１０の製造工程を説明するための図である（その３）。 図６は、本発明の第２実施形態に係る太陽電池モジュール３０の断面図である。 図７は、本発明の第２実施形態に係る太陽電池モジュール３０の製造工程を説明するための図である（その１）。 図８は、本発明の第２実施形態に係る太陽電池モジュール３０の製造工程を説明するための図である（その２）。 図９は、本発明の第２実施形態に係る太陽電池モジュール３０の製造工程を説明するための図である（その３）。
　図面を用いて、本発明の実施形態について説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
［第１実施形態］
（太陽電池モジュールの構成）
　以下において、本発明の第１実施形態に係る太陽電池モジュールの構成について、図１を参照しながら説明する。図１は、第１実施形態に係る太陽電池モジュール１０の拡大断面図である。
　図１に示すように、太陽電池モジュール１０は、透明基板１と、透明電極層２と、半導体層３と、金属電極層４と、樹脂層５とを備える。透明電極層２、半導体層３、金属電極層４及び樹脂層５は、透明基板１の主面上に順次形成される。半導体層３において発生される電流は、第１方向に従って、太陽電池モジュール１０内部を流れる。
　透明基板１は、太陽電池モジュール１０の単一基板である。透明基板１としては、透光性を有するガラス、プラスチックなどを用いることができる。
　透明電極層２は、透明基板１の主面上に積層されている。透明電極層２は、導電性及び透光性を有する金属酸化物によって構成される。透明電極層２としては、例えば、酸化インジウム（Ｉｎ２Ｏ３）、酸化亜鉛（ＺｎＯ）、酸化チタン（ＴｉＯ２）、或いは酸化錫（ＳｎＯ２）などを用いることができる。透明電極層２には、フッ素（Ｆ）、錫（Ｓｎ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）などがドープされていてもよい。
　透明電極層２は、図１に示すように、透明基板１上において、第１分離溝Ｈiによって分離されている。第１分離溝Ｈiは、第１方向に略直交する第２方向に沿って形成される。第１分離溝Ｈiの底面は、透明基板１によって構成される。
　半導体層３は、透明電極層２上に積層されている。半導体層３は、ｐ型半導体層と、発電層であるｉ型半導体層と、ｎ型半導体層とが透明基板１側から積層されることによって形成されたｐｉｎ接合（不図示）を有する。従って、半導体層３において発生する光起電流は、半導体層３内部を透明電極層２から金属電極層４に向かって流れる。半導体層３としては、例えば、非晶質シリコンや微結晶シリコンなどのシリコン系半導体材料を用いることができる。
　半導体層３は、図１に示すように、第１分離溝Ｈiの内部にも形成される。
　半導体層３は、図１に示すように、透明電極層２上において、第２分離溝Ｈiiによって分離されている。第２分離溝Ｈiiは、第２方向に沿って形成される。第２分離溝Ｈiiの底面は、透明電極層２によって構成される。
　金属電極層４は、半導体層３上に積層されている。金属電極層４としては、例えば、導電性を有する銀（Ａｇ）などの金属材料を用いることができる。
　金属電極層４は、図１に示すように、第２分離溝Ｈiiの内部にも形成される。
　半導体層３及び金属電極層４は、透明電極層２上において、第３分離溝Ｈiiiによって分離されている。第３分離溝Ｈiiiは、第２方向に沿って形成される。第３分離溝Ｈiiiの底面は、透明電極層２によって構成される。
　樹脂層５は、金属電極層４上に積層されている。樹脂層５は、絶縁性を有する樹脂材料によって構成される。樹脂層５としては、例えば、アクリル（ＰＭＭＡ）、ポリカーボネート（ＰＣ）、ポリエチレン（ＰＥ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリ塩化ビニル（ＰＶＣ）、ポリエステル（ＡＢＳ）、エポキシ（ＥＰ）などを用いることができる。樹脂層５は、金属電極層４が加熱によって蒸発される温度よりも低い温度で蒸発することが好ましい。
　樹脂層５は、図１に示すように、第３分離溝Ｈiiiの内部にも形成される。
　本実施形態において、太陽電池モジュール１０は、図１に示すように、第１ピンホールＰＨiと第２ピンホールＰＨiiとを有する。
　第１ピンホールＰＨiは、半導体層３、金属電極層４及び樹脂層５を貫通する。第２ピンホールＰＨiiは、金属電極層４及び樹脂層５を貫通する。第１ピンホールＰＨi及び第２ピンホールＰＨiiが形成される経緯については後述する。
　以上の構成を有する太陽電池モジュール１０は、図２に示すように、封止材６及び裏面側保護材７によって封止された封止体を構成してもよい。この場合、第１ピンホールＰＨi及び第２ピンホールＰＨiiには封止材６が充填される。封止材６としては、ＥＶＡ、ＥＥＡ、ＰＶＢ、シリコーン、ウレタン、アクリル、エポキシ等の樹脂を用いることができる。裏面側保護材７としては、ＰＥＴ等の樹脂フィルム、Ａｌ箔を樹脂フィルムでサンドイッチした構造を有する積層フィルムなどを用いることができる。
　図２に示すように、封止体は、弾性体８及び枠体９によって外周部を固定することによって補強されてもよい。弾性体８としては、シリコーンゴムやブチルゴムなどを用いることができる。枠体９としては、Ａｌ枠、鉄枠或いはＳＵＳ枠などを用いることができる。
（太陽電池モジュールの製造方法）
　第１実施形態に係る太陽電池モジュール１０の製造方法について、図３乃至図５を参照しながら説明する。
　図３（ａ）に示すように、透明基板１の主面上に、透明電極層２を積層する。積層された透明電極層２にレーザ光を照射することによって、透明電極層２の一部を第２方向に沿って除去する。これにより、図３（ｂ）に示すように、透明電極層２を分離する第１分離溝Ｈiが形成される。第１分離溝Ｈiは、マスクを用いて透明電極層２を積層することによっても形成することができる。
　次に、図３（ｃ）に示すように、ＣＶＤ法などを用いて、透明電極層２上及び第１分離溝Ｈi内部に第１半導体層３を形成する。この場合、図３（ｃ）に示すように、透明電極層２上に異物Ａが付着している場合、異物Ａは半導体層３に取り込まれてしまう。続いて、形成された半導体層３にレーザ光を照射することによって、半導体層３を第２方向に沿って除去する。これにより、図３（ｄ）に示すように、半導体層３を分離する第２分離溝Ｈiiが形成される。半導体層３に取り込まれた異物Ａが半導体層３から外れることによって、半導体層３にはピンホールＰＨi’が形成される。
　図３（ｃ）に示すように、半導体層３を形成している際に、半導体層３上に異物Ｂが付着することがある。異物Ｂが半導体層３から外れることによって、半導体層３にはピンホールＰＨii’が形成される。
　次に、図４（ａ）に示すように、半導体層３上及び第２分離溝Ｈii内部に金属電極層４を形成する。具体的には、半導体層３上及び第２分離溝Ｈii内部に銀などをスパッタリングする。この場合、金属電極層４は、ピンホールＰＨi’内部及びピンホールＰＨii’内部にも形成される。続いて、第２分離溝Ｈiiを挟んで第１分離溝Ｈiの反対側にレーザ光を照射することによって、半導体層３及び金属電極層４を第２方向に沿って除去する。これにより、図４（ｂ）に示すように、半導体層３及び金属電極層４を分離する第３分離溝Ｈiiiが形成される。
　次に、図４（ｃ）に示すように、金属電極層４上及び第３分離溝Ｈiii内部に樹脂層５を形成する。具体的には、スプレー法、スピンコート法、或いは印刷法などによって、有機溶媒によって溶解された樹脂材料を塗布する。金属電極層４上に形成される樹脂層５の厚みは、後述する逆電圧リペア工程における蒸発のしやすさと、後述するエッチング工程における耐エッチング性とを考慮して適宜設定することができる。
　本実施形態では、マスクを用いることによって、樹脂層５を貫通する第１コンタクトホールＣＨi及び第２コンタクトホールＣＨiiを形成する。具体的には、図４（ｃ）に示すように、一の金属電極層４の一部が露出するように第１コンタクトホールＣＨiを形成する。隣接する他の金属電極層４の一部が露出するように第２コンタクトホールＣＨiiを形成する。
　次に、樹脂層５を約１００℃で１０分程度加熱することによって、樹脂層５を硬化させる。
　次に、図５（ａ）に示すように、第１コンタクトホールＣＨiに第１電極２１を挿入する。第２コンタクトホールＣＨiiに第２電極２２を挿入する。半導体層３において発生する光起電力とは逆向きの電圧を、透明電極層２と金属電極層４との間に印加する。具体的には、第１電極２１を高電位にするとともに、第２電極２２を低電位にする。本実施形態では、この逆電圧を印加する工程を「逆電圧リペア工程」と呼ぶ。
　この逆電圧リペア工程によって、ピンホールＰＨi’内部に形成された金属電極層４と、ピンホールＰＨii’内部に形成された金属電極層４による微視的な短絡を発生させる部分（以下、「微視的短絡部分」という。）と、が加熱される。
　加熱されたピンホールＰＨi’内部に形成された金属電極層４は、蒸発する。これによって、半導体層３、金属電極層４及び樹脂層５を貫通する第１ピンホールＰＨiが形成される。
　一方、金属電極層４の微視的短絡部分は、ピンホールＰＨi’内部に形成された金属電極層４に比べると、電流が流れにくいため、金属電極層４の微視的短絡部分は、加熱されにくい。このため、金属電極層４の微視的短絡部分の温度は、金属電極層４の蒸発する温度にまで達しない。しかしながら、金属に比べて樹脂は、蒸発温度が低いため、ピンホールＰＨii’上に形成された樹脂層５は蒸発する。これによって、図５（ｂ）に示すように、樹脂層５のピンホールＰＨii’上にピンホールＰＨii”が形成される。ピンホールＰＨii”の内部には、金属電極層４の一部分が露出する。
　次に、図５（ｃ）に示すように、樹脂層５をマスクとしてエッチングすることによって、ピンホールＰＨii”内部に露出された金属電極層４を除去する。具体的には、５％の塩酸水溶液によって、ピンホールＰＨii”内部に露出された金属電極層４を３分程度エッチングする。これによって、金属電極層４及び樹脂層５を貫通する第２ピンホールＰＨiiが形成される。
　以上のように製造される太陽電池モジュール１０を封止材６及び裏面側保護材７によって封止する。第１ピンホールＰＨi及び第２ピンホールＰＨiiには封止材６が充填される。
（作用及び効果）
　本発明の第１実施形態に係る太陽電池モジュール１０の製造方法は、逆電圧リペア工程において、透明電極層２と金属電極層４との間に逆電圧を印加することによって、樹脂層５に形成されるピンホールＰＨii”内において金属電極層４の一部分を露出させる工程と、樹脂層５をマスクとしてエッチングすることによって金属電極層４の一部分を除去する工程とを備える。
　従って、金属電極層４の微視的短絡部分によって樹脂層５の一部が蒸発し、樹脂層５にピンホールＰＨii”が形成される。すなわち、金属電極層４の微視的短絡部分を、ピンホールＰＨii”内に露出させることができる。従って、金属電極層４の微視的短絡部分をエッチングによって除去することによって、透明電極層２と金属電極層４との間における微視的な短絡を精度良く除去することができる。
　金属電極層４の微視的短絡部分をエッチングする工程では、ピンホールＰＨii”が形成された樹脂層５をマスクとして利用することできる。そのため、太陽電池モジュールの生産性を向上させることができる。
　なお、微結晶シリコン半導体層と金属電極が接続される構造にあっては、微結晶シリコン粒の間に金属電極層４を構成する金属材料が入る場合がある。この場合、微結晶シリコン半導体層は局部的に低抵抗となり、太陽電池モジュールの出力を低下させることがある。また、レーザ光を照射することによって半導体層を除去する場合があっては、半導体層が局部的に結晶化することがある。この場合、結晶化した半導体層は低抵抗となり、太陽電池モジュールの出力を低下させることがある。本発明は、これらの低抵抗化された半導体層上の金属電極層４の除去にも好適である。この金属電極層４の除去により、太陽電池モジュールの出力の低下を抑制することができる。
［第２実施形態］
（太陽電池モジュールの構成）
　以下において、本発明の第２実施形態に係る太陽電池モジュールの構成について、図６を参照しながら説明する。図６は、第２実施形態に係る太陽電池モジュール３０の断面図である。以下においては、上記第１実施形態との相違点について主に説明する。
　図６に示すように、本実施形態に係る第１ピンホールＰＨi’には樹脂層５が充填されている。
　また、図６に示すように、半導体層３は、第１半導体層３ａ、透光性導電層３ｂ及び第２半導体層３ｃによって構成される。
　第１半導体層３ａは、透明電極層２側から入射する光により光生成キャリアを生成する。また、第１半導体層３ａは、後述する透光性導電層３ｂによって反射される光により光生成キャリアを生成する。第１半導体層３ａは、ｐ型半導体と、ｉ型半導体と、ｎ型半導体とが基板１側から積層されたｐｉｎ接合を有する（不図示）。ｉ型半導体は、第１半導体層３ａにおける発電層を構成する。第１半導体層３ａにおけるｉ型半導体としては、例えば、ａ－Ｓｉあるいはａ－ＳｉＣなどの非晶質シリコン系半導体を用いることができる。第１半導体層３ａは、第１分離溝Ｈiに充填される。
　透光性導電層３ｂは、透光性及び導電性を有する。透光性導電層３ｂは、第１半導体層３ａを透過した光の一部を第２半導体層３ｃ側に透過するとともに、第１半導体層３ａを透過した光の一部を第１半導体層３ａ側に反射する。透光性導電層３ｂとしては、ＺｎＯ、ＩＴＯ、ＴｉＯ２などの金属酸化物を用いることができる。透光性導電層３ｂには、Ａｌなどのドーパントがドープされていてもよい。
　第２半導体層３ｃは、透明電極層２側から入射した光のうち、透明電極層２、第１半導体層３ａ及び透光性導電層３ｂを透過した光により光生成キャリアを生成する。第２半導体層３ｃは、ｐ型半導体と、ｉ型半導体と、ｎ型半導体とが透明基板１側から積層されたｐｉｎ接合を有する（不図示）。ｉ型半導体は、第２半導体層３ｃにおける発電層を構成する。第２半導体層３ｃにおけるｉ型半導体層としては、例えば、μｃ－Ｓｉあるいはμｃ－ＳｉＧｅなどの微結晶シリコン系半導体を用いることができる。
（太陽電池モジュールの製造方法）
　第２実施形態に係る太陽電池モジュール３０の製造方法について、図７乃至図９を参照しながら説明する。
　図７（ａ）に示すように、透明基板１の主面上に、透明電極層２を積層する。積層された透明電極層２にレーザ光を照射することによって、透明電極層２を第２方向に沿って除去する。これにより、図７（ｂ）に示すように、透明電極層２を分離する第１分離溝Ｈiが形成される。
　次に、図７（ｃ）に示すように、ＲＦプラズマＣＶＤ法などによって、透明電極層２上に、第１半導体層３ａ、透光性導電層３ｂ及び第２半導体層３ｃを順次形成する。これにより、半導体層３が形成される。第１半導体層３ａ及び第２半導体層３ｃは、プラズマＣＶＤ法によって形成される。透光性導電層３ｂは、スパッタ法などによって形成される。
　形成された半導体層３にレーザ光を照射することによって、半導体層３を第２方向に沿って除去する。これにより、図７（ｄ）に示すように、半導体層３を分離する第２分離溝Ｈiiが形成される。本実施形態では、上記第１実施形態と同様に、半導体層３に取り込まれた異物Ａが半導体層３から外れることによって、半導体層３にピンホールＰＨi’が形成される。
　図７（ｃ）に示すように、第２半導体層３ｃを形成している際に、半導体層３上に異物Ｂが付着することがある。異物Ｂが第２半導体層３ｃから外れることによって、第２半導体層３ｃにはピンホールＰＨii’が形成される。
　次に、図８（ａ）に示すように、半導体層３上、第２分離溝Ｈii内部及びピンホールＰＨi’内部に金属電極層４を形成する。続いて、金属電極層４にレーザ光を照射することによって、半導体層３及び金属電極層４を第２方向に沿って除去する。これにより、図８（ｂ）に示すように、半導体層３及び金属電極層４を分離する第３分離溝Ｈiiiが形成される。
　次に、半導体層３において発生する光起電力の向きとは逆向きの電圧を、透明電極層２と金属電極層４との間に印加する。具体的には、図８（ｃ）に示すように、第１電極２１を高電位にするとともに、第２電極２２を低電位にする。この逆電圧リペア工程によって、ピンホールＰＨi’内部に形成された金属電極層４は、加熱され、蒸発する。これによって、半導体層３及び金属電極層４を貫通する第１ピンホールＰＨiが形成される。一方、ピンホールＰＨii’内部に形成された微視的短絡部分は、加熱されるものの、ピンホールＰＨii’内部に形成された微視的短絡部分の温度は、蒸発温度にまで達しない。従って、ピンホールＰＨii’上は、金属電極層４に覆われたままである。
　次に、図８（ｄ）に示すように、金属電極層４上、第３分離溝Ｈiii内部及び第１ピンホールＰＨi内部に樹脂層５を形成する。本実施形態では、上記第１実施形態と同様に、樹脂層５に第１コンタクトホールＣＨi及び第２コンタクトホールＣＨiiを形成する。
　次に、樹脂層５を約１００℃で１０分程度加熱することによって、樹脂層５を硬化させる。
　次に、図９（ａ）に示すように、第１コンタクトホールＣＨiに第１電極２１を挿入する。第２コンタクトホールＣＨiiに第２電極２２を挿入する。続いて、透明電極層２と金属電極層４との間に逆電圧を印加する。この逆電圧リペア工程によって、ピンホールＰＨii’内部に形成された金属電極層４の微視的短絡部分は、蒸発温度より低い温度まで加熱される。この加熱により、樹脂層５のうちピンホールＰＨii’上にある樹脂層５は、蒸発する。図９（ｂ）に示すように、樹脂層５のピンホールＰＨii’上にピンホールＰＨii”が形成される。ピンホールＰＨii”内部には、金属電極層４の一部分が露出する。
　次に、図９（ｃ）に示すように、樹脂層５をマスクとして金属電極層４をエッチングすることによって、ピンホールＰＨii”内部に露出された金属電極層４を除去する。これによって、金属電極層４及び樹脂層５を貫通する第２ピンホールＰＨiiが形成される。
（作用及び効果）
　本発明の第２実施形態に係る太陽電池モジュール３０の製造方法は、樹脂層５を形成する工程の前工程として、逆電圧リペア工程を備える。
　従って、当該逆電圧リペア工程において形成される第１ピンホールＰＨiに樹脂層５を充填することができる。そのため、第１ピンホールＰＨiを介して、水分が半導体層３まで到達することを抑制できる。その結果、太陽電池モジュール３０の耐湿性を向上させることができる。ポリエチレンテレフタラート（ＰＥＴ）又はエポキシ（ＥＰ）は、高温・高湿の環境下においても、水蒸気を透過しにくい。従って、樹脂層５として、ポリエチレンテレフタラート又はエポキシを用いることで、水分が半導体層３まで到達することをより抑制できる。その結果、太陽電池モジュール３０の耐湿性をより向上させることができる。
　透光性導電層３ｂが水分によって劣化されることを抑制することによって、太陽電池モジュール３０の信頼性を向上させることができる。
　〈その他の実施形態〉
　本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
　例えば、上述した実施形態では、導電性を有する銀などの金属材料を用いることで、金属電極層を形成したが、これに限定されるものではない。金属電極層として、塗布型電極を用いることもできる。塗布型電極の材料として、銀粒子、アルミニウム粒子（Ａｌ）、銅粒子（Ｃｕ）のいずれか１種、もしくは、２種以上の粒子を樹脂に混合させた金属ペーストを用いることができる。この金属ペーストを半導体層上に塗布する。塗布された金属ペーストを焼成することによって、塗布型電極は形成される。塗布する方法には、スクリーン印刷、スピンコート法、及びスプレー法等が挙げられる。
　上述した実施形態では、半導体層３がｐｉｎ接合を含むこととしたが、これに限定されるものではない。半導体層３は、ｐ型半導体とｎ型半導体とによって形成されるｐｎ接合を含んでいてもよい。
　上述した第１実施形態では、半導体層３が１つのｐｉｎ接合を含むこととしたが、これに限定されるものではない。半導体層３は、２以上のｐｉｎ接合を含んでいてもよい。
　上述した第２実施形態では、半導体層３が２つのｐｉｎ接合を含むこととしたが、これに限定されるものではない。半導体層３は、１又は３以上のｐｉｎ接合を含んでいてもよい。
　上述した第１実施形態では、半導体層３は、アモルファスシリコン半導体を主成分としているが、これに限定されるものではない。例えば、半導体層３は、結晶質シリコン半導体を主成分としてもよい。なお、結晶質シリコンには、微結晶シリコンや多結晶シリコンが含まれる。
　上述した第２実施形態では、第１半導体層３ａは、アモルファスシリコン半導体を主成分としているが、これに限定されるものではない。例えば、第１半導体層３ａは、結晶質シリコン半導体を主成分としてもよい。
　上述した第２実施形態では、第２半導体層３ｃは、微結晶シリコン半導体を主成分としているが、これに限定されるものではない。例えば、第２半導体層３ｃは、アモルファスシリコン半導体を主成分としてもよい。
　このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
　以下、本発明に係る太陽電池モジュールについて、実施例を挙げて具体的に説明する。本発明は、下記の実施例に示したものに限定されるものではない。その要旨を変更しない範囲において、適宜変更して実施することができる。
　〈実施例〉
　以下のようにして、実施例に係る太陽電池モジュールを作製した。
　ガラス基板上に、ＳｎＯ２層を形成した。
　次に、ＳｎＯ２層側からＮｄ：ＹＡＧレーザ光を照射することにより、ＳｎＯ２層の一部を除去した。これにより、ＳｎＯ２層を分離する第１分離溝が形成された。Ｎｄ：ＹＡＧレーザ光としては、波長１０６４ｎｍの基本波を用いた。また、第１分離溝の幅は、４０μｍとした。
　次に、ＲＦプラズマＣＶＤ法を用いて、ＳｎＯ２層上にｐ型アモルファスシリコン半導体層と、ｉ型アモルファスシリコン半導体層と、ｎ型アモルファスシリコン半導体層とを順次積層した。ｉ型アモルファスシリコン半導体の厚さは、３００ｎｍとした。
　次に、ＤＣスパッタリング法を用いて、ｎ型アモルファスシリコン半導体層上に、Ａｌをドーパントとして含むＺｎＯ層を形成した。ＺｎＯ層の厚さは、５０ｎｍとした。
　次に、ＲＦプラズマＣＶＤ法を用いて、ＺｎＯ層上にｐ型微結晶シリコン半導体と、ｉ型微結晶シリコン半導体と、ｎ型微結晶シリコン半導体とを順次積層した。ｉ型微結晶シリコン半導体の厚さは、２０００ｎｍとした。
　ＲＦプラズマＣＶＤ法による各半導体層の形成条件を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　次に、ガラス基板側からＮｄ：ＹＡＧレーザ光を照射することにより、各半導体層及びＺｎＯ層それぞれの一部を除去した。これにより、第２分離溝が形成された。Ｎｄ：ＹＡＧレーザ光としては、波長５３２ｎｍの第２高調波を用いた。第２分離溝の幅は、５０μｍとした。
　次に、ＤＣスパッタリング法を用いて、ｎ型微結晶シリコン半導体上にＡｇ層を形成した。Ａｇ層の厚さは、２００ｎｍとした。
　次に、ガラス基板側から、第２分離溝を挟んで第１分離溝の反対側の位置にＮｄ：ＹＡＧレーザ光を照射することにより、Ａｇ層、各半導体層及びＺｎＯ層それぞれの一部を除去した。これにより、第３分離溝が形成された。Ｎｄ：ＹＡＧレーザ光としては、波長５３２ｎｍの第２高調波を用いた。また、第３分離溝の幅は５０μｍとした。
　次に、スプレー法によって、Ａｇ層上に有機溶媒に溶解させたアクリル樹脂を塗布した。これによって、約１５μｍ厚のアクリル樹脂層を形成した。この際、マスクを用いることによって、一対の電極を挿入する一対のコンタクトホールを形成した。
　次に、各半導体層において発生する光起電力とは逆向きに一つ一つの半導体層に６Ｖの逆電圧がかかるようにＳｎＯ２層とＡｇ層との間に印加した。これによって、アクリル樹脂層の一部が蒸発し、アクリル樹脂層を貫通するピンホールが形成された。ピンホールの内部においてＡｇ層の一部分が露出した。
　次に、５％の塩酸水溶液によって、ピンホール内部において露出したＡｇ層を３分程度エッチングした。これによって、Ａｇ層及びアクリル樹脂層を貫通するピンホールが形成された。
　〈比較例１〉
　比較例１に係る太陽電池モジュールを作製した。上記実施例との相違点は、アクリル樹脂層の形成工程以降の工程を行わなかった点である。すなわち、比較例１では、逆電圧リペア工程を行わなかった。その他の工程は上記第１実施形態と同様とした。
　〈比較例２〉
　比較例２に係る太陽電池モジュールを作製した。上記実施例との相違点は、アクリル樹脂層の形成工程及びエッチング工程を行わずに、一般的に行われる逆電圧リペア工程を行った点である。その他の工程は上記第１実施形態と同様とした。
　〈出力特性評価〉
　次に、実施例、比較例１及び比較例２に係る太陽電池モジュールについて、開放電圧Ｖｏｃ、短絡電流Ｉｓｃ、曲線因子Ｆ．Ｆ．及び出力値Ｐｍａｘの比較を行った。比較結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２に示すように、実施例に係る太陽電池モジュールの各特性値は、比較例１及び比較例２に係る太陽電池モジュールの特性値よりも良好であった。
　これは、ピンホール内部に露出されたＡｇ層をエッチングすることによって、Ａｇ層のうち微視的な短絡を引き起こしていた部分を除去できたためである。従って、実施例に係る太陽電池モジュールの製造方法によれば、微視的短絡を除去することによって、太陽電池モジュールの特性を向上できることが確認された。
　一方、比較例２に係る太陽電池モジュールでは、一般的な逆電圧リペア工程のみを行ったため、微視的短絡を除去することができなかった。そのため、実施例に係る太陽電池モジュールに比べて低い各特性値が得られた。
　比較例１に係る太陽電池モジュールでは、一般的な逆電圧リペア工程も行わなかったため、微視的短絡だけでなく、一般的な逆電圧リペア工程で除去される短絡も除去されなかった。そのため、実施例及び比較例２に係る太陽電池モジュールに比べて低い各特性値が得られた。
　なお、日本国特許出願第２００８－２３１３２１号（２００８年９月９日出願）の全内容が、参照により、本願明細書に組み込まれている。
　以上のように、本発明に係る太陽電池モジュールの製造方法は、透明電極と金属電極との間における微視的な短絡の発生を抑制可能とする太陽電池モジュールを提供することができるため、太陽電池モジュールの製造において有用である。
１…透明基板、２…透明電極層、３…半導体層、３ａ…第１半導体層、３ｂ…透光性導電層、３ｃ…第２半導体層、４…金属電極層、５…樹脂層、６…封止材、７…裏面側保護材、８…弾性体、９…枠体、２１…第１電極、２２…第２電極、１０,３０…太陽電池モジュール、Ａ,Ｂ…異物、Ｈi…第１分離溝、Ｈii…第２分離溝、Ｈiii…第３分離溝

Claims (3)

  1. 　透明基板の主面上に透明電極層、半導体層及び金属電極層を順次形成する工程と、
    　前記金属電極層上に樹脂層を形成する工程と、
    　前記半導体層において発生される光起電力とは逆向きの電圧を、前記透明電極層と前記金属電極層との間に印加することによって、前記樹脂層に形成されるピンホール内において前記金属電極層の一部分を露出させる工程と、
    　前記樹脂層をマスクとして前記金属電極層の前記一部分をエッチングすることによって、前記金属電極層の前記一部分を除去する工程とを備えることを特徴とする太陽電池モジュールの製造方法。
  2. 　透明基板の主面上に透明電極層、半導体層及び金属電極層を順次形成する工程と、
    　前記半導体層において発生される光起電力とは逆向きの電圧を、前記透明電極層と前記金属電極層との間に印加することによって、前記金属電極層に第１ピンホールを形成する工程と、
    　前記金属電極層上及び前記第１ピンホール内に樹脂層を形成する工程と、
    　前記逆電圧を前記透明電極層と前記金属電極層との間に印加することによって、前記樹脂層に形成される第２ピンホール内において前記金属電極層の一部分を露出させる工程と、
    　前記樹脂層をマスクとして前記金属電極層の前記一部分をエッチングすることによって、前記金属電極層の前記一部分を除去する工程とを備えることを特徴とする太陽電池モジュールの製造方法。
  3. 　前記半導体層は、前記透明電極上に順次形成された第１半導体層、透光性導電層及び第２半導体層を有しており、
    　前記第１ピンホールを形成する工程において、前記第１ピンホールは、少なくとも前記金属電極層及び前記第２半導体層を貫通することを特徴とする請求項２に記載の太陽電池モジュールの製造方法。
PCT/JP2009/065730 2008-09-09 2009-09-09 太陽電池モジュールの製造方法 WO2010029939A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200980100613XA CN101809761B (zh) 2008-09-09 2009-09-09 太阳能电池组件的制造方法
JP2010528733A JPWO2010029939A1 (ja) 2008-09-09 2009-09-09 太陽電池モジュールの製造方法
US12/740,092 US8158454B2 (en) 2008-09-09 2009-09-09 Method for manufacturing solar cell module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008231321 2008-09-09
JP2008-231321 2008-09-09

Publications (1)

Publication Number Publication Date
WO2010029939A1 true WO2010029939A1 (ja) 2010-03-18

Family

ID=42005192

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/065730 WO2010029939A1 (ja) 2008-09-09 2009-09-09 太陽電池モジュールの製造方法

Country Status (4)

Country Link
US (1) US8158454B2 (ja)
JP (1) JPWO2010029939A1 (ja)
CN (1) CN101809761B (ja)
WO (1) WO2010029939A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158454B2 (en) 2008-09-09 2012-04-17 Sanyo Electric Co., Ltd. Method for manufacturing solar cell module
JP2016538722A (ja) * 2013-11-12 2016-12-08 ピーピージー・インダストリーズ・オハイオ・インコーポレイテッドＰＰＧ Ｉｎｄｕｓｔｒｉｅｓ Ｏｈｉｏ，Ｉｎｃ． 光起電システムおよび光起電システムを製造するためのスプレーコーティング方法
US10950391B2 (en) 2017-09-15 2021-03-16 Kabushiki Kaisha Toshiba Photoelectric conversion device and manufacturing method and apparatus thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4166918A (en) * 1978-07-19 1979-09-04 Rca Corporation Method of removing the effects of electrical shorts and shunts created during the fabrication process of a solar cell
JPS6046080A (ja) * 1983-08-03 1985-03-12 エナージー・コンバーション・デバイセス・インコーポレーテッド 太陽電池の製造方法
JPS6341081A (ja) * 1986-08-07 1988-02-22 Fuji Electric Co Ltd 薄膜半導体装置の製造方法
JPH104202A (ja) * 1996-06-17 1998-01-06 Kanegafuchi Chem Ind Co Ltd 太陽電池の短絡部除去方法及び該短絡部除去装置
JP2001135835A (ja) * 1999-11-08 2001-05-18 Kanegafuchi Chem Ind Co Ltd 薄膜光電変換セルの欠陥修復方法、薄膜光電変換モジュールの製造方法、及び薄膜光電変換モジュールの欠陥修復装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4196918A (en) * 1978-05-17 1980-04-08 Motor Wheel Corporation Utility trailer frame assembly
US4464823A (en) 1982-10-21 1984-08-14 Energy Conversion Devices, Inc. Method for eliminating short and latent short circuit current paths in photovoltaic devices
JPS59227985A (ja) * 1983-06-10 1984-12-21 Kao Corp 金属加工油組成物
US20040058602A1 (en) * 2001-10-30 2004-03-25 Maynard Wallace J. Composite poly insulation facing material
JP4194468B2 (ja) * 2003-10-10 2008-12-10 シャープ株式会社 太陽電池およびその製造方法
JP4368704B2 (ja) * 2004-03-12 2009-11-18 三井金属鉱業株式会社 電子部品実装用プリント配線板の電気検査方法および電気検査装置ならびにコンピュータ読み取り可能な記録媒体
US8158454B2 (en) 2008-09-09 2012-04-17 Sanyo Electric Co., Ltd. Method for manufacturing solar cell module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4166918A (en) * 1978-07-19 1979-09-04 Rca Corporation Method of removing the effects of electrical shorts and shunts created during the fabrication process of a solar cell
JPS6046080A (ja) * 1983-08-03 1985-03-12 エナージー・コンバーション・デバイセス・インコーポレーテッド 太陽電池の製造方法
JPS6341081A (ja) * 1986-08-07 1988-02-22 Fuji Electric Co Ltd 薄膜半導体装置の製造方法
JPH104202A (ja) * 1996-06-17 1998-01-06 Kanegafuchi Chem Ind Co Ltd 太陽電池の短絡部除去方法及び該短絡部除去装置
JP2001135835A (ja) * 1999-11-08 2001-05-18 Kanegafuchi Chem Ind Co Ltd 薄膜光電変換セルの欠陥修復方法、薄膜光電変換モジュールの製造方法、及び薄膜光電変換モジュールの欠陥修復装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158454B2 (en) 2008-09-09 2012-04-17 Sanyo Electric Co., Ltd. Method for manufacturing solar cell module
JP2016538722A (ja) * 2013-11-12 2016-12-08 ピーピージー・インダストリーズ・オハイオ・インコーポレイテッドＰＰＧ Ｉｎｄｕｓｔｒｉｅｓ Ｏｈｉｏ，Ｉｎｃ． 光起電システムおよび光起電システムを製造するためのスプレーコーティング方法
US10950391B2 (en) 2017-09-15 2021-03-16 Kabushiki Kaisha Toshiba Photoelectric conversion device and manufacturing method and apparatus thereof

Also Published As

Publication number Publication date
JPWO2010029939A1 (ja) 2012-02-02
CN101809761A (zh) 2010-08-18
US8158454B2 (en) 2012-04-17
CN101809761B (zh) 2011-12-28
US20100255631A1 (en) 2010-10-07

Similar Documents

Publication Publication Date Title
US20180175234A1 (en) Array Of Monolithically Integrated Thin Film Photovoltaic Cells And Associated Methods
JP2006332453A (ja) 薄膜太陽電池の製造方法および薄膜太陽電池
JP2008085224A (ja) 太陽電池モジュール
JP2014112711A (ja) 太陽電池及びその製造方法
US9818897B2 (en) Device for generating solar power and method for manufacturing same
JP2013506990A (ja) 太陽光発電装置及びその製造方法
JP2013506987A (ja) 太陽光発電装置及びその製造方法
CN110574170B (zh) 一种柔性薄膜太阳电池及其制造方法
WO2009104737A1 (ja) 太陽電池モジュール
JP2008060374A (ja) 太陽電池モジュール
TW200816503A (en) Solar battery module
JP2012532442A (ja) 太陽電池及びその製造方法
JPH11186573A (ja) 集積型薄膜光電変換装置の製造方法
WO2010029939A1 (ja) 太陽電池モジュールの製造方法
JP2013532907A (ja) 太陽光発電装置及びその製造方法
JP2013532911A (ja) 太陽光発電装置及びその製造方法
US9040815B2 (en) Thin-film solar cell and method of fabricating thin-film solar cell
KR101550927B1 (ko) 태양전지 및 이의 제조방법
EP2248183A2 (en) Insulating glass unit with integrated mini-junction device
JP2014135343A (ja) 光電変換素子および光電変換素子の製造方法
JP2013149697A (ja) 集積化太陽電池の製造方法
JP2010080885A (ja) 太陽電池の製造方法
JP2005322707A (ja) 集積型太陽電池
JP6013198B2 (ja) 光電変換素子および光電変換素子の製造方法
KR20110001792A (ko) 태양전지 및 이의 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980100613.X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2010528733

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09813085

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12740092

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09813085

Country of ref document: EP

Kind code of ref document: A1