WO2009077040A2 - Capacitor block comprising capacitors that can be connected to each other and method for charging and discharging the same - Google Patents

Capacitor block comprising capacitors that can be connected to each other and method for charging and discharging the same Download PDF

Info

Publication number
WO2009077040A2
WO2009077040A2 PCT/EP2008/009436 EP2008009436W WO2009077040A2 WO 2009077040 A2 WO2009077040 A2 WO 2009077040A2 EP 2008009436 W EP2008009436 W EP 2008009436W WO 2009077040 A2 WO2009077040 A2 WO 2009077040A2
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
capacitors
capacitor block
switches
block
Prior art date
Application number
PCT/EP2008/009436
Other languages
German (de)
French (fr)
Other versions
WO2009077040A3 (en
Inventor
Richard Fodor
Original Assignee
Forschungszentrum Karlsruhe Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Karlsruhe Gmbh filed Critical Forschungszentrum Karlsruhe Gmbh
Publication of WO2009077040A2 publication Critical patent/WO2009077040A2/en
Publication of WO2009077040A3 publication Critical patent/WO2009077040A3/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0019—Circuits for equalisation of charge between batteries using switched or multiplexed charge circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/14—Arrangements or processes for adjusting or protecting hybrid or EDL capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0024—Parallel/serial switching of connection of batteries to charge or load circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices

Definitions

  • the invention relates to a capacitor block of interconnectable capacitors and a method for electrical loading and unloading of the same and is thus classified in the technical field of storage of electrical energy.
  • the loading and unloading of a capacitor is a known, simple electrophysical process that is determined by the capacitance of the capacitor and the resistance of the connected charger or load.
  • the electrical energy of 1 / 2CU 0 2 introduced in a capacitor can be used up to a remaining charge of l / 2CU u 2 .
  • the storage of electrical energy by means of capacitors has the disadvantage that the voltage across the capacitor continuously decreases during discharge, ie, is proportional to the charge remaining on the capacitor. Only part of the energy introduced into the capacitor can be used economically. When the storage capacitor is discharged to 1 / 2U 0 , 25% of the charged energy remains on the capacitor.
  • DE 602 01 615 an electric drive system for a vehicle is described, in which the drive system has, inter alia, one or more supercapacitors.
  • the unit for controlling the torque applied to the wheel of the vehicle uses the electric energy storage device different from the other electric power source as a matter of priority to supply the power required for driving the vehicle in case of request of drive torque.
  • the electrical energy storage device is prioritized in relation to the use of any other braking device.
  • the invention is based on the object stored in a capacitor block, or introduced electrical energy between two electrical voltage thresholds, namely the charging voltage U 0 and a predetermined lower threshold voltage U u make available.
  • the object is achieved by a block of n capacitors or n capacitor cells according to the features of claim 1, wherein for exhaustion of the energy stored in the capacitor block, a switching method of successive switching steps and thus successive discharge intervals according to the method steps described in claim 7 is applied.
  • the capacitor block of n capacitors Ci to C n (3 (nl) + l) switches and two out of the condenser block out terminals.
  • a first, lying on reference potential capacitor Ci three switches are connected.
  • a switch is connected to the reference capacitor located at the first capacitor plate and two switches are connected to the second capacitor plate.
  • the switch connected to the first capacitor plate is also connected to the first plate of a second capacitor C 2 .
  • a switch of the two switches connected to the second plate of the first capacitor C 1 is also connected to the first plate of the second capacitor C 2 and the second switch of the two to the second plate of the second capacitor C 2 .
  • Three further switches are connected in the same manner as on the first capacitor Ci to the second capacitor C 2 and connected in the same manner as in the second capacitor C 2 to a third capacitor C 3 .
  • the other capacitors up to the nth capacitor line up in this manner.
  • the (3 (nl) + l) -th switch is connected to the bottom plate of the nth capacitor and connected to one of the two terminals, which are at ground potential - usually at ground potential.
  • the second plate of the nth capacitor C n is connected directly to the second terminal.
  • the first plate of the first capacitor Ci is also at reference potential.
  • the n capacitors can be converted into the conducting or blocking state via a switch control input to a processor for actuating the (3 (nl) + 1)) switches from the pure parallel circuit via each combinable parallel-serial sub-block to pure series connection, whereby one respective one discrete total capacity C ges from the set of all possible discrete total capacities is switchable.
  • the capacitor block is connected to a processor / computer and is operated and monitored by him.
  • the switches are controlled according to the concept entered into the computer into the intended state.
  • switch states are stored, with which all combinations for interconnecting the capacitors from pure parallel circuit can be set to pure series connection.
  • the discharge of the capacitor block is started with the pure parallel connection of the capacitors, this discharge interval expires until reaching a predetermined, lower threshold voltage U u at the two terminals of the capacitor block.
  • -th from the processor of the (3 (n-1) +1) switch is transferred to the blocking state and the other switch in order to form the total capacitance Cg it that is smaller than that of the previous discharge interval, however, such that at the two terminals of the capacitor block initially applied a voltage which is greater than the lower threshold voltage U u .
  • the processor reconnects the capacitors to the new discharge interval, taking into account the requirement of the new smaller total capacitance and the initially higher terminal voltage. In this manner, the discharge of the capacitor block runs until each of the terminal voltage U u , until the last discharge interval on the pure series circuit of the n capacitors is switched by the processor.
  • the regular determination of all parallel-series circuit combinations can be obtained, for example, by connecting k parallel capacitors in series to parallel capacitors k k and these nk capacitors are converted in further steps to further serial parallel connection, until finally in a last circuit, the k capacitors in series with each other and the nk are parallel capacitors.
  • n is natural and k is integer ⁇ n.
  • a sequence of all possible total capacities C tot of n capacities can be produced. From the monotonically decreasing sequence of all possible total capacitances, this or a monotonically decreasing subsequence can be selected from it, which, however, contains the pure parallel and series circuit each time.
  • the necessary switch states are programmed into the processor, which switches to the next lower programmed total capacity after reaching the lower threshold voltage U u at the two terminals of the capacitor block.
  • the charging of the capacitor block is possible in two ways.
  • the second way of charging if the capacitors of the capacitor block are all the same in terms of capacitance, is that the n capacitors of the same capacitance C for electrical charging from the processor are all connected in series with each other and thus the typical charging time constant
  • the latter type of charge is faster in terms of time, but requires isolation-technical consideration, since the voltage at the two terminals of the capacitor block is a multiple of the initial discharge voltage U 0 .
  • the drawing shows an example of a capacitor block of n equal capacitors C. This is technically the obvious case.
  • the capacitor block can, as generally shown above, also consist of n different capacitors C n . However limited to the parallel charge of the capacitors C n . 1 shows the capacitor block,
  • n capacitors C are arranged next to one another. Between two contiguous capacitors C sit 3 switches, a first connects the two lower plates of the capacitors C, a second, the two upper plates and the third switch is diagonal, ie it is between the upper plate of the first capacitor and the lower plate of the follower , This is important if the very first capacitor C with its lower plate to reference potential, usually ground potential sits. It can be seen that with n capacitors C 3 (nl) switches are necessary.
  • the (3 (n-1) +1) -th switch at the output of the capacitor block to ground terminal is in the conducting state in the pure parallel circuit and in the first switching to the next discharge interval in the blocking state, because then the capacitor block for the first time and further consists of a first series circuit combination, namely the remaining parallel circuit in series with the first subset of capacitors, which may be one or more.
  • the monotonically decreasing, complete sequence of the total capacities is:
  • the monotone decreasing sequence 7C, 12 / 7C, 3 / 4C, 7 / 17C, 3 / 13C, 2 / 1C, 1 / 7C, is selected. Normalized to C is then the sequence of numbers: 7, 1.71, 0.75, 0.4, 0.23, 0.18, 0.14, before, whose members in Figure 2 in conjunction with C side of the associated circuit are written. This circuit sequence for the discharge of the capacitor block is possible with the switch positions shown in FIG.
  • a capacitance is always switched off from the largest parallel block and parallel connected to the small or smaller parallel block, taking into account the voltage direction for charging.
  • the terminal voltage at the two terminals of the capacitor block decreases more slowly and is subject to the constant switching with a small, jagged course.
  • the capacity circuit required for this purpose is clocked in its sub-block arrangement and thus prevents transhipment in small and smaller capacitor sub-blocks.
  • the initial voltage thereof is definitely greater than zero, and the
  • electrolytic capacitors can be used as capacitive energy storage elements.
  • the final charge or capacity utilization for seven identical capacitors C illustrates the advantageous charge utilization or utilization of the stored electrical energy:

Abstract

A capacitor block comprises n capacitors C1 to Cn, (3 (n - 1) + 1) switches, and two terminals conducted out of the capacitor block. In each case, three switches are located between two capacitors, two switches connect identical capacitor plates, and one switch connects different capacitor plates. The last capacitor is conducted with the lower plate thereof via the (3(n - 1) + 1)th switch to the terminal having reference potential, and the upper plate is conducted directly on the other. The capacitor block is switched by means of a processor by successive switching, starting from the purely parallel circuit, to a subsequent smaller overall capacitance and thereby has discharge intervals, in which the time constant τ = 1/n RC acts. In order to avoid charge reversals in parts of the capacitor block, the capacitor circuit of the capacitor block is switched at least one cyclically during a discharge interval while maintaining the just switch overall capacitance.

Description

Kondensatorenblock aus miteinander verschaltbaren Kondensatoren und Verfahren zum Be- und Entladen desselbenCapacitor block of interconnectable capacitors and method for loading and unloading the same
Die Erfindung betrifft einen Kondensatorenblock aus miteinander verschaltbaren Kondensatoren und ein Verfahren zum elektrischen Be- und Entladen desselben und ist damit in das technische Gebiet der Speicherung elektrischer Energie einzuordnen.The invention relates to a capacitor block of interconnectable capacitors and a method for electrical loading and unloading of the same and is thus classified in the technical field of storage of electrical energy.
Das Be- und Entladen eines Kondensators ist ein bekannter, einfacher elektrophysikalischer Vorgang, der zeitlich von der Kapazität des Kondensators und dem Widerstand des angeschlossenen Ladegeräts oder angeschlossenen Last bestimmt wird.The loading and unloading of a capacitor is a known, simple electrophysical process that is determined by the capacitance of the capacitor and the resistance of the connected charger or load.
Die in einem Kondensator eingebrachte elektrische Energie von 1/2CU0 2 ist bis auf eine verbleibende Ladung von l/2CUu 2 nutzbar. Das ist insbesondere von Bedeutung, wenn der Kondensator als elektrischer E- nergiespeicher zum Betrieb einer Last dient, die in einem gewissen Spannungsbereich betrieben werden muss oder nur betrieben werden kann. Die Speicherung von elektrischer Energie mit Hilfe von Kondensatoren ist mit dem Nachteil behaftet, dass die Spannung am Kondensator während der Entladung kontinuierlich abnimmt, d. h. proportional der noch vorhandenen Ladung auf dem Kondensator ist. Es kann nur ein Teil der in den Kondensator eingebrachten Energie wirtschaftlich genutzt werden. Bei der Entladung des Speicherkondensators auf 1/2U0 bleibt 25% der geladenen Energie auf dem Kondensator zurück.The electrical energy of 1 / 2CU 0 2 introduced in a capacitor can be used up to a remaining charge of l / 2CU u 2 . This is of particular importance if the capacitor serves as an electrical energy store for operating a load which has to be operated in a certain voltage range or can only be operated. The storage of electrical energy by means of capacitors has the disadvantage that the voltage across the capacitor continuously decreases during discharge, ie, is proportional to the charge remaining on the capacitor. Only part of the energy introduced into the capacitor can be used economically. When the storage capacitor is discharged to 1 / 2U 0 , 25% of the charged energy remains on the capacitor.
In der DE 602 01 615 wird ein elektrisches Antriebssystem für ein Fahrzeug beschrieben, bei dem das Antriebssystem u. a. einen oder mehrere Superkondensatoren aufweist. Die Einheit zum Steuern des an das Rad des Fahrzeugs angelegten Drehmoments nutzt die sich von der anderen elektrischen Energiequelle unterscheidende elektrische Energiespeichervorrichtung prioritär, um die im Fall einer Anforderung eines Antriebsmoments notwendige Energie für den Antrieb des Fahrzeugs zu liefern. Im andern Fall, nämlich der Bremsanforderung wird die elektrische Energiespeichervorrichtung im Verhältnis zur Nutzung jeder anderen Bremsvorrichtung prioritär aufgeladen. Der Erfindung liegt die Aufgabe zugrunde, die in einem Kondensatorblock gespeicherte, bzw. eingebrachte elektrische Energie zwischen zwei elektrischen Spannungsschwellen, nämlich der Ladespannung U0 und einer vorgegebenen unteren Schwellenspannung Uu verfügbar zu machen.In DE 602 01 615 an electric drive system for a vehicle is described, in which the drive system has, inter alia, one or more supercapacitors. The unit for controlling the torque applied to the wheel of the vehicle uses the electric energy storage device different from the other electric power source as a matter of priority to supply the power required for driving the vehicle in case of request of drive torque. In the other case, namely the braking request, the electrical energy storage device is prioritized in relation to the use of any other braking device. The invention is based on the object stored in a capacitor block, or introduced electrical energy between two electrical voltage thresholds, namely the charging voltage U 0 and a predetermined lower threshold voltage U u make available.
Die Aufgabe wird durch einen Block aus n Kondensatoren oder n Kondensatorzellen gemäß den Merkmalen des Anspruchs 1 gelöst, wobei zur Erschöpfung der in dem Kondensatorblock gespeicherten Energie ein Schaltverfahren aus sukzessiven Schaltschritten und damit aufeinander folgender Entladungsintervalle gemäß der in Anspruch 7 beschriebenen Verfahrensschritte angewendet wird.The object is achieved by a block of n capacitors or n capacitor cells according to the features of claim 1, wherein for exhaustion of the energy stored in the capacitor block, a switching method of successive switching steps and thus successive discharge intervals according to the method steps described in claim 7 is applied.
Gemäß Anspruch 1 besteht der Kondensatorenblock aus n Kondensatoren Ci bis Cn, (3(n-l)+l) Schaltern und zwei aus dem Kondensatorblock heraus geführten Anschlussklemmen. An einem ersten, auf Bezugspotential liegenden Kondensator Ci sind drei Schalter angeschlossen. Ein Schalter ist an der auf Bezugspotential liegenden ersten Kondensatorplatte und zwei Schalter sind an der zweiten Kondensatorplatte angeschlossen. Der an der ersten Kondensatorplatte angeschlossene Schalter ist auch an der ersten Platte eines zweiten Kondensators C2 angeschlossen. Ein Schalter von den zwei Schaltern, die an der zweiten Platte des ersten Kondensators C1 angeschlossen sind, ist auch an der ersten Platte des zweiten Kondensators C2 und der zweite Schalter von den zweien an der zweiten Platte des zweiten Kondensators C2 angeschlossen. Drei weitere Schalter sind in gleicher Manier wie am ersten Kondensator Ci am zweiten Kondensator C2 angeschlossen und in gleicher Manier wie beim zweiten Kondensator C2 an einem dritten Kondensator C3 angeschlossen. Die weiteren Kondensatoren bis zum n-ten Kondensator reihen sich in dieser Manier ein.According to claim 1, the capacitor block of n capacitors Ci to C n , (3 (nl) + l) switches and two out of the condenser block out terminals. At a first, lying on reference potential capacitor Ci three switches are connected. A switch is connected to the reference capacitor located at the first capacitor plate and two switches are connected to the second capacitor plate. The switch connected to the first capacitor plate is also connected to the first plate of a second capacitor C 2 . A switch of the two switches connected to the second plate of the first capacitor C 1 is also connected to the first plate of the second capacitor C 2 and the second switch of the two to the second plate of the second capacitor C 2 . Three further switches are connected in the same manner as on the first capacitor Ci to the second capacitor C 2 and connected in the same manner as in the second capacitor C 2 to a third capacitor C 3 . The other capacitors up to the nth capacitor line up in this manner.
An der unteren Platte des n-ten Kondensators ist der der (3(n-l)+l)- te Schalter angeschlossen und mit einer der beiden, auf Bezugspotential - meist Erdpotential - liegenden Anschlussklemmen verbunden. Die zweite Platte des n-ten Kondensators Cn ist direkt mit der zweiten Anschlussklemme verbunden. Es sitzen somit n Kondensatoren unter Zwischenschaltung dreier Schalter aufgereiht nebeneinander, wobei die obere Platte des n-ten Kondensators Cn direkt die nicht auf Bezugspo- tential liegende Anschlussklemme kontaktiert und die zweite Anschlussklemme über den (3 (n-1) +1) -ten Schalter den je nach dem verschalteten Kondensatorblock kontaktiert. Die erste Platte des ersten Kondensators Ci liegt ebenfalls auf Bezugspotential.The (3 (nl) + l) -th switch is connected to the bottom plate of the nth capacitor and connected to one of the two terminals, which are at ground potential - usually at ground potential. The second plate of the nth capacitor C n is connected directly to the second terminal. There are thus n capacitors lined up next to each other with the interposition of three switches, the upper plate of the nth capacitor C n being directly connected to the reference position. contacted terminal and contacted the second terminal via the (3 (n-1) +1) -th switch depending on the interconnected capacitor block. The first plate of the first capacitor Ci is also at reference potential.
Die n Kondensatoren sind über eine in einen Prozessor eingegebene Schaltersteuerung zum Betätigen der (3(n-l)+l)) Schalter von der reinen Parallelschaltung über einen jeden kombinierbaren Parallel - Serienteilblock bis zur reinen Serienschaltung in den leitenden oder sperrenden Zustand überführbar, wodurch jeweils eine diskrete Gesamtkapazität Cges aus der Menge aller möglichen diskreten Gesamtkapazitäten
Figure imgf000004_0001
schaltbar ist. Die für ein Entladungsintervall vorgegebene Verschal- tung der n Kondensatoren, ist während des Entladungsintervalls unter Beibehaltung der Gesamtkapazität zyklisch umstellbar.The n capacitors can be converted into the conducting or blocking state via a switch control input to a processor for actuating the (3 (nl) + 1)) switches from the pure parallel circuit via each combinable parallel-serial sub-block to pure series connection, whereby one respective one discrete total capacity C ges from the set of all possible discrete total capacities
Figure imgf000004_0001
is switchable. The predetermined for a discharge interval interconnection of the n capacitors, during the discharge interval while maintaining the total capacity cyclically adjustable.
Der Kondensatorblock ist an einen Prozessor/Rechner angeschlossenen und wird durch ihn betrieben und überwacht . Die Schalter werden nach in den Rechner eingegebenem Konzept in den beabsichtigten Zustand gesteuert. Das Verfahren zum Handhaben des Kondensatorblocks nach einem der Ansprüche 1 bis 6 besteht nach Anspruch 7 aus den zwei Hauptfunktionen des Aufladens mit elektrischer Energie, d. h. das Einbringen elektrischer Ladung auf die Kondensatoren, und des Entladens, d. h. des Treibens der Ladung aus dem Kondensatorblock durch eine Last R.The capacitor block is connected to a processor / computer and is operated and monitored by him. The switches are controlled according to the concept entered into the computer into the intended state. The method for handling the capacitor block according to one of claims 1 to 6 according to claim 7 from the two main functions of charging with electrical energy, d. H. the introduction of electrical charge to the capacitors, and the discharge, d. H. of driving the charge from the capacitor block through a load R.
Zum Laden mit elektrischer Ladung wird der Kondensatorblock mit seinen beiden Klemmen an ein Ladegerät angeschlossen und mit einer für den Ladestromkreis typischen Zeitkonstanten von r,=Cges*RL elektrisch aufgeladen, bis in den Kondensatorblock die elektrische Ladung
Figure imgf000004_0002
n eingebracht und damit darin die elektrische Energie
Figure imgf000005_0001
gespeichert wird.For charging with electrical charge, the capacitor block is connected with its two terminals to a charger and electrically charged with a typical for the charging circuit time constant of r, = C ges * R L , up in the capacitor block, the electrical charge
Figure imgf000004_0002
n introduced and thus the electrical energy
Figure imgf000005_0001
is stored.
In den Prozessor werden Schalterzustände abgelegt, mit denen sämtliche Kombinationen zum Verschalten der Kondensatoren von der reinen Parallelschaltung bis zur reinen Serienschaltung eingestellt werden können. Die Entladung des Kondensatorblocks wird mit der reinen Parallelschaltung der Kondensatoren begonnen, wobei dieses Entladungsintervall bis zum Erreichen einer vorgegebenen, unteren Schwellenspannung Uu an den beiden Klemmen des Kondensatorblocks abläuft. Dann wird vom Prozessor der (3 (n-1) +1) -te Schalter in den sperrenden Zustand überführt und die übrigen Schalter in den zur Bildung der Gesamtkapazität Cges, die kleiner ist als die des vorangegangenen Entladungsintervalls, jedoch derart, dass an den beiden Anschlussklemmen des Kondensatorblocks anfänglich eine Spannung anliegt, die größer als die untere Schwellenspannung Uu ist. Nach erneutem Erreichen der unteren Schwellenspannung Uu wird vom Prozessor eine erneute Ver- schaltung der Kondensatoren zum neuen Entladungsintervall durchgeführt, wobei die Forderung der neuen kleineren Gesamtkapazität und der anfänglich höheren Klemmenspannung berücksichtigt wird. In dieser Manier läuft die Entladung des Kondensatorblocks bis jeweils auf die Klemmenspannung Uu ab, bis das letzte Entladungsintervall über die reine Serienschaltung der n Kondensatoren vom Prozessor geschaltet wird.In the processor switch states are stored, with which all combinations for interconnecting the capacitors from pure parallel circuit can be set to pure series connection. The discharge of the capacitor block is started with the pure parallel connection of the capacitors, this discharge interval expires until reaching a predetermined, lower threshold voltage U u at the two terminals of the capacitor block. Then -th from the processor of the (3 (n-1) +1) switch is transferred to the blocking state and the other switch in order to form the total capacitance Cg it that is smaller than that of the previous discharge interval, however, such that at the two terminals of the capacitor block initially applied a voltage which is greater than the lower threshold voltage U u . After the lower threshold voltage U u has been reached again , the processor reconnects the capacitors to the new discharge interval, taking into account the requirement of the new smaller total capacitance and the initially higher terminal voltage. In this manner, the discharge of the capacitor block runs until each of the terminal voltage U u , until the last discharge interval on the pure series circuit of the n capacitors is switched by the processor.
Die regelmäßige Ermittlung sämtlicher Parallel-Serien- Schaltungskombinationen kann beispielsweise dadurch gewonnen werden, dass zu n-k parallelen Kondensatoren k parallele Kondensatoren in Serie geschaltet werden und diese n-k Kondensatoren in weitern Schritten zu weiteren seriellen Parallelschaltung umgebaut werden, bis schließlich in einer letzten Schaltung die k Kondensatoren in Reihe zu sich und der n-k parallelen Kondensatoren sind. Dabei ist n natürlich und k ganzzahlig < n. Daraus ist eine Folge aller möglichen Gesamtkapazitäten Cges aus n Kapazitäten herstellbar. Aus der monoton abnehmenden Folge aller möglichen Gesamtkapazitäten kann diese oder eine monoton abnehmende Teilfolge daraus, die allerdings jedes Mal die reine Parallel- und Serienschaltung enthält, ausgewählt werden. Die dazu notwendigen Schalterzustände werden dem Prozessor einprogrammiert, der nach Erreichen der unteren Schwellenspannung Uu an den beiden Klemmen des Kondensatorblocks zur nächst kleineren programmierten Gesamtkapazität schaltet.The regular determination of all parallel-series circuit combinations can be obtained, for example, by connecting k parallel capacitors in series to parallel capacitors k k and these nk capacitors are converted in further steps to further serial parallel connection, until finally in a last circuit, the k capacitors in series with each other and the nk are parallel capacitors. Here, n is natural and k is integer <n. From this, a sequence of all possible total capacities C tot of n capacities can be produced. From the monotonically decreasing sequence of all possible total capacitances, this or a monotonically decreasing subsequence can be selected from it, which, however, contains the pure parallel and series circuit each time. The necessary switch states are programmed into the processor, which switches to the next lower programmed total capacity after reaching the lower threshold voltage U u at the two terminals of the capacitor block.
Überließe man den Kondensatorblock während eines Entladungsintervalls sich selbst, könnte es zu funktionsschädlichen Umladungen in einer momentanen Kondensatorverschaltung kommen, und zwar am schnellsten in die Teilgruppe mit kleinster Kapazität. In der Figur 5 wird das für n = 3 am Wechsel von der reinen Parallelschaltung auf die reine Serienschaltung dargestellt und unten erläutert. Um dies zu verhindern, wird während eines jeden Entladungsintervalls zwischen dem der reinen Parallelschaltung und dem der reinen Serienschaltung der Kondensatoren die Parallel-Serien-Verschaltung der Gesamtkapazität für das momentane Entladungsintervall über den Prozessor ständig unter Beibehaltung der Gesamtkapazität umgestellt. Damit werden Ladungsausgleichvorgänge zwischen einzelnen Kondensatoren / Kondensatorteilblöcken bewirkt, die die völlige Entladung eines Kondensators oder gar Umladung verhindern. Es wird so gewissermaßen eine Spannungsmittelung unter bekleidender langsamerer Spannungsabsenkung an den beiden Klemmen des Kondensatorblocks betrieben.Leaving the capacitor block to itself during a discharge interval could result in detrimental transhipment in a current capacitor connection, and most rapidly in the least capacitive subset. In FIG. 5, this is shown for n = 3 at the change from the pure parallel connection to the pure series connection and explained below. To prevent this, during each discharge interval between the pure parallel connection and the pure series connection of the capacitors, the parallel-series connection of the total capacity for the instantaneous discharge interval is constantly changed over the processor while retaining the total capacity. This charge balance operations between individual capacitors / capacitor blocks are effected, which prevent the complete discharge of a capacitor or even transhipment. It is as it were operated a Spannmittelung under bekleidendem slower voltage drop across the two terminals of the capacitor block.
Das Laden des Kondensatorblocks ist auf zwei Wegen möglich. Der eine ist, der Kondensatorblock wird von dem Prozessor in die reine Parallelschaltung geschaltet, um eine eventuell vorhandene Restladung QR bis zur Spannungsgleichheit an den Kondensatoren durch interne Ausgleichsvorgänge zu verteilen: Danach werden dann die beiden Klemmen des Kondensatorblocks an ein Ladegerät angeschlossen und mit einer für den Ladestromkreis typischen Zeitkonstanten von
Figure imgf000006_0001
n elektrisch aufgeladen, bis in den Kondensatorblock die elektrische Ladung Q0 = (∑Ck)UQ , n eingebracht ist und damit die elektrische Energie
Figure imgf000007_0001
gespeichert wird. Für diesen Ladevorgang ist der (3 (n-1) +1) -te Schalter in den leitenden Zustand versetzt. Diese Art Laden ist für kapazitätsmäßig verschiedne Kondensatoren Cn und für kapazitätsmäßig gleiche Kondensatoren C möglich. Im letzteren Fall wird die typische Ladezeitkonstante τlp=nCRL.The charging of the capacitor block is possible in two ways. One is, the capacitor block is switched by the processor in the pure parallel circuit to distribute any residual charge Q R to equal voltage on the capacitors by internal balancing operations: Thereafter, then the two terminals of the capacitor block are connected to a charger and with a for the charging circuit typical time constant of
Figure imgf000006_0001
n electrically charged, up to the capacitor block, the electric charge Q 0 = (ΣC k ) U Q , n is introduced and thus the electrical energy
Figure imgf000007_0001
is stored. For this charging, the (3 (n-1) +1) th switch is set in the conducting state. This type of charging is possible for capacitors of different capacitors C n and capacitors C of the same capacitance. In the latter case, the typical charging time constant τ lp = nCR L.
Der zweite Weg zum Laden besteht, falls die Kondensatoren des Kondensatorblocks kapazitätsmäßig alle gleich sind, darin, dass die n Kondensatoren gleicher Kapazität C für das elektrische Laden vom Prozessor alle in Reihe zueinander geschaltet werden und damit die typische LadezeitkonstanteThe second way of charging, if the capacitors of the capacitor block are all the same in terms of capacitance, is that the n capacitors of the same capacitance C for electrical charging from the processor are all connected in series with each other and thus the typical charging time constant
τιs =—n RL besteht, wobei der Kondensatorblock bis zu der Klemmenspannung nU0. aufgeladen wird.τιs = -n R L, the capacitor block up to the terminal voltage nU 0 . is charged.
Letztere Ladeart ist die zeitlich schnellere, erfordert dafür aber isolationstechnische Berücksichtigung, da die Spannung an den beiden Klemmen des Kondensatorblocks ein Vielfaches der anfänglichen EntladungsSpannung U0 ist .The latter type of charge is faster in terms of time, but requires isolation-technical consideration, since the voltage at the two terminals of the capacitor block is a multiple of the initial discharge voltage U 0 .
Die folgende Ladungs- und Speicherenergiebetrachtung verdeutlicht die vorteilhafte Ausnutzung durch die sukzessive Umschaltung von der anfänglich reinen Parallelschaltung zu der abschließenden Serienschaltung. Es ist die anfänglich in den Kondensatorblock eingebrachte Ladung
Figure imgf000007_0002
n und die damit eingebrachte elektrische Energie
Figure imgf000007_0003
The following charge and storage energy consideration illustrates the advantageous utilization by the successive switching from the initially pure parallel circuit to the final series circuit. It is the charge initially introduced into the capacitor block
Figure imgf000007_0002
n and the electrical energy introduced with it
Figure imgf000007_0003
Am Ende der letzten Teilentladungszeit te(n-i) befindet sich im Kondensatorblock noch die Restladung n W und damit die Restenergie von
Figure imgf000008_0001
At the end of the last partial discharge time t e ( n -i), the residual charge remains in the capacitor block n W and thus the residual energy of
Figure imgf000008_0001
Daraus wird schnell ersichtlich, dass durch die Kondensatorverschaltung eine hohe Entladung am Schluss der Entladung des Kondensatorblocks erreicht wird. Unten wird das für den Fall, dass alle Kondensatoren die gleiche Kapazität haben noch deutlicher.From this it is quickly apparent that a high discharge at the end of the discharge of the capacitor block is achieved by the capacitor connection. Below, in the event that all capacitors have the same capacity will be even more apparent.
Die Zeichnung zeigt beispielhaft einen Kondensatorblock aus n gleichen Kondensatoren C. Das ist technisch der nahe liegende Fall. Der Kondensatorblock kann aber, wie oben allgemein gezeigt, auch aus n verschiedenen Kondensatoren Cn bestehen. Allerdings beschränkt auf die Parallelladung der Kondensatoren Cn. Es zeigt: Figur 1 den Kondensatorblock,The drawing shows an example of a capacitor block of n equal capacitors C. This is technically the obvious case. However, the capacitor block can, as generally shown above, also consist of n different capacitors C n . However limited to the parallel charge of the capacitors C n . 1 shows the capacitor block,
Figur 2 eine Schaltungsfolge mit monoton abnehmende Cges für n = 7; Figur 3 die Taktzyklen für ein ausgewähltes Cges bei n = 7; Figur 4. eine Schaltungsfolge mit monoton abnehmende Cges für n = 8 ; Figur 5 die Erläuterung der Umladungsproblematik für n = 3.FIG. 2 shows a circuit sequence with monotonically decreasing C ges for n = 7; FIG. 3 shows the clock cycles for a selected C ges at n = 7; Figure 4. a circuit sequence with monotonically decreasing C ges for n = 8; FIG. 5 shows the explanation of the transhipment problem for n = 3.
Der technisch einfachste Fall ist, für alle natürlichen n sei Cn = C. Dabei kann die Kapazität C ein Kondensator oder selbst ein Kondensatorblock sein.. In Figur 1 liegen n Kondensatoren C nebeneinander aufgereiht. Zwischen zwei aneinander gereihten Kondensatoren C sitzen 3 Schalter, einer erster verbindet die beiden unteren Platten der Kondensatoren C, ein zweiter die beiden oberen Platten und der dritte Schalter liegt diagonal, d. h. er liegt zwischen der oberen Platte des ersten Kondensators und der unteren Platte des Folgekondenstors . Das ist wichtig, wenn der allererste Kondensator C mit seiner untern Platte auf Bezugspotential, üblicherweise Erdpotential sitzt. Daraus ist ersichtlich, dass dazu bei n Kondensatoren C 3(n-l) Schalter notwendig sind. Der (3 (n-1) +1) -te Schalter am Ausgang des Kondensatorblocks zur auf Erdpotential liegenden Anschlussklemme ist bei der reinen Parallelschaltung im leitenden Zustand und geht bei der ersten Umschaltung zum folgenden Entladungsintervall in den sperrenden Zustand über, da dann der Kondensatorblock für die Entladung erstmalig und weiter aus einer ersten Serienschaltungskombination besteht, nämlich die verbliebene Parallelschaltung in Reihe zu der ersten Teil- gruppe an Kondensatoren, das kann einer oder das können mehrere sein. Das geht aus oben geschilderter regelmäßiger Erzeugung hervor. Figur 2 zeigt die Situation für n = 7. Für n = 7 sind maximal 15 verschiedene Kondensatorverschaltungen von der reinen Parallelschaltung über die gemischt parallel-serielle bis zur rein seriellen Verschaltung möglich. Das entspricht einer Gesamtkapazitätenfolge von Cgeg = 7C bis Cges = X/IC. Die monoton abfallende, vollständige Folge der Gesamtkapazitäten ist:The technically simplest case is, for all natural n, C n = C. In this case, the capacitance C may be a capacitor or even a capacitor block. In FIG. 1, n capacitors C are arranged next to one another. Between two contiguous capacitors C sit 3 switches, a first connects the two lower plates of the capacitors C, a second, the two upper plates and the third switch is diagonal, ie it is between the upper plate of the first capacitor and the lower plate of the follower , This is important if the very first capacitor C with its lower plate to reference potential, usually ground potential sits. It can be seen that with n capacitors C 3 (nl) switches are necessary. The (3 (n-1) +1) -th switch at the output of the capacitor block to ground terminal is in the conducting state in the pure parallel circuit and in the first switching to the next discharge interval in the blocking state, because then the capacitor block for the first time and further consists of a first series circuit combination, namely the remaining parallel circuit in series with the first subset of capacitors, which may be one or more. This is evident from the above-mentioned regular generation. FIG. 2 shows the situation for n = 7. For n = 7, a maximum of 15 different capacitor connections are possible, from pure parallel connection via mixed parallel-serial to purely serial connection. This corresponds to a total capacity sequence from C geg = 7C to Cges = X / IC. The monotonically decreasing, complete sequence of the total capacities is:
7C, 12/7C, 10/7C, 6/7C1 3/4C, 3/5C, 4/7C, 5/11C, 7/17C, 2/5C, 4/13C, 3/13C, 2/11C, 1/7C.7C, 12 / 7C, 10 / 7C, 6 / 7C 1 3 / 4C, 3 / 5C, 4 / 7C, 5 / 11C, 7 / 17C, 2 / 5C, 4 / 13C, 3 / 13C, 2 / 11C, 1 / 7C.
Aus dieser Folge wird hier beispielsweise die monoton fallende Folge: 7C, 12/7C, 3/4C, 7/17C, 3/13C, 2/llC, 1/7C, ausgewählt. Normiert auf C liegt dann die Zahlenfolge: 7, 1,71, 0,75, 0,4, 0,23, 0,18, 0,14, vor, deren Glieder in Figur 2 in Verbindung mit C seitlich an der zugehörigen Schaltung geschrieben sind. Diese Schaltungsabfolge für die Entladung des Kondensatorblocks ist mit den in Figur 1 gezeigten Schalterpositionen möglich.From this sequence, for example, the monotone decreasing sequence: 7C, 12 / 7C, 3 / 4C, 7 / 17C, 3 / 13C, 2 / 1C, 1 / 7C, is selected. Normalized to C is then the sequence of numbers: 7, 1.71, 0.75, 0.4, 0.23, 0.18, 0.14, before, whose members in Figure 2 in conjunction with C side of the associated circuit are written. This circuit sequence for the discharge of the capacitor block is possible with the switch positions shown in FIG.
Figur 3 zeigt nun das Takten während der Entladung für ein Cges = 0,75C, um Umladungen in den Schaltungsblöcken mit kleinen oder kleineren Kapazitäten zu verhindern. Dabei wird stets vom größten Parallelteilblock eine Kapazität abgeschaltet und dem kleinen oder kleineren Parallelteilblock unter Beachtung der Spannungsrichtung zur Aufladung parallel zugeschaltet . Dadurch sinkt die Klemmenspannung an den beiden Klemmen des Kondensatorblocks langsamer ab und ist aufgrund des ständigen Umschaltens mit kleinem, zackenförmigem Verlauf behaftet. Für jede Gesamtkapazität außer für die reine Parallel- und Serienschaltung wird die dazu notwendige Kapazitätsschaltung in ihrer Teilblockanordnung getaktet und verhindert so Umladungen in kleinen und kleineren Kondensatorteilblöcken.Figure 3 shows the timing during discharge for a C tot = 0,75C to prevent transhipment in the circuit blocks with small or smaller capacity. In this case, a capacitance is always switched off from the largest parallel block and parallel connected to the small or smaller parallel block, taking into account the voltage direction for charging. As a result, the terminal voltage at the two terminals of the capacitor block decreases more slowly and is subject to the constant switching with a small, jagged course. For each total capacity except for the pure parallel and series circuit, the capacity circuit required for this purpose is clocked in its sub-block arrangement and thus prevents transhipment in small and smaller capacitor sub-blocks.
In Figur 4 wird das geradzahlige Beispiel von n = 8 auf diese Art nach Figur 1 verschaltbaren Kondensatoren gezeigt. Aus der Folge von maximal 22 Möglichkeiten der Parallel- und Serienversschaltung, wird die in Figur 4 dargestellte und monoton abnehmende Teilfolge der Gesamtkapazitäten mit Kapazitätswert und Schaltung gezeigt. Die Taktung jeder Gesamtkapazitätsschaltung wird entsprechend obiger Schilderung über den Prozessor durchgeführt. Bis an den beiden Klemmen des Kondensatorblocks die untere Spannungsschwelle Uu und die reine Serien- verschaltung erreicht wird.FIG. 4 shows the even-numbered example of n = 8 capacitors which can be connected in this way according to FIG. From the episode of A maximum of 22 possibilities of parallel and series oversetting, the shown in Figure 4 and monotone decreasing subsequence of the total capacity with capacity value and circuit is shown. The timing of each total capacity circuit is performed according to the above description via the processor. Until the two terminals of the capacitor block, the lower voltage threshold U u and the pure series connection is achieved.
Aus dieser Betrachtung ist auch ersichtlich, dass die Folge der Gesamtkapazitäten für eine Entladung des Kondensatorblocks streng monoton fallend zur reinen Serienschaltung hin sein muss. Würde man bei der Entladung zu einer größeren Gesamtkapazität weiterschalten, würde man eine AnfangsSpannung für diese Intervall von Ui + ΔU < Ui bekommen und der Prozessor würde aufgrund der zu kleinen Spannung an den beiden Klemmen des Kondensatorblocks nicht einschalten.It can also be seen from this observation that the sequence of the total capacitances for a discharge of the capacitor block must be strictly monotonically decreasing in relation to the pure series connection. If one were to switch on the discharge to a larger total capacity, one would get an initial voltage for this interval of Ui + ΔU <Ui and the processor would not turn on due to the too low voltage at the two terminals of the capacitor block.
Vorausbetrachtung :Preview:
Zur Wirkung der zyklischen Umschaltung während einer Entladungsphase wird kurz ansatzweise der einfache Fall der Verschaltung dreier gleicher Kapazitäten C betrachtet:For the effect of the cyclic switching during a discharge phase, the simple case of interconnecting three equal capacitances C is briefly considered:
In Figur 5 ist links zunächst die Ausgangssituation der reinen Parallelschaltung dargestellt. Diese Schaltung werde über die Last R auf die untere Schwellenspannung Uu entladen und dann vom Prozessor auf die Folgeschaltung aus einem Kondensator und zwei parallelen Kondensatoren umgeschaltet, bei der die Anfangsbedingung u(0) = 2UU besteht. Somit ergibt sich für den Strom i(t) aus dem Kondensatorblock bei Belastung:In FIG. 5, initially the starting situation of the pure parallel connection is shown on the left. This circuit is discharged via the load R to the lower threshold voltage U u and then switched by the processor to the sequential circuit of a capacitor and two parallel capacitors, in which the initial condition u (0) = 2U U exists. Thus, for the current i (t) from the capacitor block under load:
und für die Spannung u(t) an den Anschlussklemmen während der Entladung:and for the voltage u (t) at the terminals during discharge:
u(t) =
Figure imgf000010_0001
Dabei ist die Spannung an dem unteren Block aus den zwei parallelenu (t) =
Figure imgf000010_0001
The stress on the lower block is from the two parallel ones
Kondensatoren :Capacitors:
Figure imgf000011_0001
und die Spannung an dem einzelnen Kondensator in Reihe:
Figure imgf000011_0001
and the voltage across the single capacitor in series:
Figure imgf000011_0002
Figure imgf000011_0002
Die untere Spanung uu(t) kann also in dieser Schaltung nicht negativ werden, wohl aber die obere uo(t) . D. h. am oberen Kondensator könnte eine Umladung im oberen einzelnen Kondensator in dieser Schaltung auf maximal wo(∞) = —Ux erfolgen.The lower voltage u u (t) can not be negative in this circuit, but the upper u o (t). Ie. At the upper capacitor, a recharge in the upper individual capacitor in this circuit could take place at a maximum w o (∞) = -U x .
Wird nun einer der beiden Kondensatoren C der unteren Parallelschaltung zu einem vorgegebenen Zeitpunkt tzi parallel an den einzelnen oberen Kondensator geschaltet (Figur 4, dritte Schaltung)- das wäre ein erster zyklischer Schaltschritt während des bestehenden Entladungsintervalls - stellt sich dort folgender Ladungsausgleich ein:If one of the two capacitors C of the lower parallel circuit is then connected in parallel to the individual upper capacitor at a predetermined time t.sub.zi (FIG. 4, third circuit) -that would be a first cyclical switching step during the existing discharge interval-the following charge equalization occurs there:
Q0= C(uuQ21) +u0(/„)) aufgrund der die AnfangsSpannungQ 0 = C (u u Q 21 ) + u 0 (/ ")) due to the initial voltage
Figure imgf000011_0003
die für endliche Zeiten stets größer null ist. Die Gesamtkapazität
Figure imgf000011_0003
which is always greater than zero for finite times. The total capacity
2 von —C bleibt erhalten. Damit geht unmittelbar nach dem Zeitpunkt tzi die Entladung weiter, jedoch mit neuer Anfangsspannung2 of -C is retained. Thus, the discharge continues immediately after the time t z i, but with a new starting voltage
Figure imgf000011_0004
Die Anfangsspannung davon ist auf jeden Fall größer null, und die
Figure imgf000011_0004
The initial voltage thereof is definitely greater than zero, and the
Entladung in die Last R geht weiter in exponentieller Form mit der für das Entladungsintervall typischen Zeitkonstanten von: τ = -CRDischarge into the load R continues in exponential form with the time constant of the discharge interval of: τ = -CR
3 bis zum Ende diese Zyklusintervalls tz2, nach dem für diese Gesamtka-3 until the end of this cycle interval t z2 , after which
2 pazität von —C ein voller Zyklus durchlaufen wäre. Ist schließlich die reine Serienschaltung der Kondensatoren im Kondensatorblock erreicht werden die Kondensatoren nicht mehr zyklisch vertauscht, da jeder Kondensator eine gleiche Spannungsrichtung wie die übrigen aufweist und die Gesamtentladung mit der kleinsten Zeitkonstante von hier τ = -CR2 capacity of -C would undergo a full cycle. Finally, if the pure series connection of the capacitors in the capacitor block is reached, the capacitors are no longer cyclically interchanged since each capacitor has the same voltage direction as the rest and the total discharge with the smallest time constant of τ = -CR
3 abläuft.3 expires.
Die zyklische Umschaltung einer bestehenden Gesamtkapazität verhindert Umladungen an Kondensatorblöcken mit kleinerer Kapazität wie ein angeschlossener größerer Kondensatorblock. Damit sind auch Elektrolytkondensatoren als kapazitive Energiespeicherelemente einsetzbar.Cyclic switching of existing total capacity prevents reload on smaller capacity capacitor blocks such as a larger capacitor block connected. Thus, electrolytic capacitors can be used as capacitive energy storage elements.
Die abschließende Ladungs- bzw. Kapazitätsausnutzung für sieben gleiche Kondensatoren C verdeutlicht die vorteilhafte Ladungsausnutzung bzw. Ausnutzung der gespeicherten elektrischen Energie: Die verbleibende Restladung nach dem erstmaligen Erreichen der unteren Spannungsschwelle ist bei der reinen Parallelschaltung QRLP = 7*CUi, die verbleibende Restladung bei der Serienschaltung ist QRLS =The final charge or capacity utilization for seven identical capacitors C illustrates the advantageous charge utilization or utilization of the stored electrical energy: The remaining charge after the first reaching the lower voltage threshold is in the pure parallel circuit Q RLP = 7 * CUi, the remaining charge at the series connection is QRL S =
Der kapazitive Energiespeicher wird durch Umschaltung bis auf QR/QΠ = l/n2*Ui/U0 = l/49*Ui/U0 geleert, d. H. Eine Restladung von QR = l/n2*Ui/U0 = l/49*Ui/U0*Qn verbleibt in dem auf die untere Klemmenspannung entladenen Kondensatorblock. Es wird dadurch bis auf die verbleibende Restenergie von ER = l/n2* (Ui/U0) 2*EA in die angeschlossene Last R eingespeist. The capacitive energy storage is emptied by switching to QR / Q Π = 1 / n 2 * Ui / U 0 = 1/49 * Ui / U 0 , i. H. A residual charge of Q R = 1 / n 2 * Ui / U 0 = 1/49 * Ui / U 0 * Qn remains in the capacitor block discharged to the lower terminal voltage. As a result, it is fed into the connected load R except for the remaining residual energy of E R = 1 / n 2 * (U i / U 0 ) 2 * E A.

Claims

Patentansprüche claims
1. Kondensatorenblock aus miteinander verschaltbaren Kondensatoren,1. Capacitor block of interconnectable capacitors,
dadurch gekennzeichnet, dass:characterized in that:
der Kondensatorenblock aus n Kondensatoren Ci bis Cn, (3 (n - 1) + 1) Schaltern und zwei aus dem Kondensatorblock heraus geführten Anschlussklemmen besteht,the capacitor block consists of n capacitors Ci to C n , (3 (n-1) + 1) switches and two terminals led out of the capacitor block,
an einem ersten, auf Bezugspotential liegendem Kondensator Ci drei Schalter angeschlossen sind, wovon ein Schalter an der auf Bezugspotential liegenden ersten Kondensatorplatte und zwei Schalter an der zweiten Kondensatorplatte angeschlossen sind,three switches are connected to a first capacitor C1 lying at reference potential, of which one switch is connected to the first capacitor plate lying at reference potential and two switches are connected to the second capacitor plate,
der an der ersten Kondensatorplatte angeschlossene Schalter auch an der ersten Platte eines zweiten Kondensators C2 angeschlossen ist,the switch connected to the first capacitor plate is also connected to the first plate of a second capacitor C 2 ,
ein Schalter von den zwei Schaltern, die an der zweiten Platte des ersten Kondensators Ci angeschlossen sind, auch an der ersten Platte des zweiten Kondensators C2 und der zweite Schalter von den zweien an der zweiten Platte des zweiten Kondensators C2 angeschlossen ist,a switch of the two switches connected to the second plate of the first capacitor Ci is also connected to the first plate of the second capacitor C 2 and the second switch of the two is connected to the second plate of the second capacitor C 2 ,
drei weitere Schalter in gleicher Manier wie am ersten Kondensator Ci am zweiten Kondensator C2 angeschlossen und in gleicher Manier wie beim zweiten Kondensator C2 an einem dritten Kondensator C3 angeschlossen sind,three further switches are connected in the same manner as on the first capacitor Ci to the second capacitor C 2 and connected in the same manner as in the second capacitor C 2 to a third capacitor C 3 ,
die weiteren Kondensatoren bis zum n-ten Kondensator in dieser Manier aufeinander folgen, an der unteren Platte des n-ten Kondensators C3 der (3 (n - 1) + 1) -te Schalter angeschlossen und mit einer der beiden, auf Bezugspotential liegenden Anschlussklemmen verbunden ist, die zweite Platte des n-ten Kondensators Cn direkt mit der zweiten Anschlussklemme verbunden ist, die n Kondensatoren über eine in einen Prozessor eingegebene Schaltersteuerung für die (3(n-l)+l)) Schalter von der reinen Parallelschaltung über einen jeden kombinierbaren Parallel- Serienblock bis zur reinen Serienschaltung miteinander verschalt- bar sind, wodurch jeweils eine diskrete Gesamtkapazität Cges aus der Menge von
Figure imgf000014_0001
schaltbar ist,the further capacitors follow each other up to the nth capacitor in this manner, connected to the lower plate of the nth capacitor C 3 of the (3 (n-1) + 1) th switches and with one of the two, at reference potential Connected terminals, the second plate of the n-th capacitor C n is connected directly to the second terminal, the n capacitors can be connected to one another via a switch control input to a processor for the (3 (nl) + 1)) switches from the pure parallel connection via each combinable parallel series block to pure series connection, whereby a discrete total capacitance C tot from the crowd of
Figure imgf000014_0001
is switchable,
die Parallel-Serienteilblöcke eines festen Cges über die 3(n-l) Schalter während eines Entladungsintervalls zyklisch vertauschbar sind.the parallel series sub-blocks of a fixed C ges are cyclically interchangeable over the 3 (nl) switches during a discharge interval.
2. Kondensatorblock nach Anspruch 1, dadurch gekennzeichnet, dass die n Kondensatoren jeweils unterschiedliche Kapazität haben.2. Capacitor block according to claim 1, characterized in that the n capacitors each have different capacitance.
3. Kondensatorblock nach Anspruch 1, dadurch gekennzeichnet, dass die n Kondensatoren jeweils die gleiche Kapazität C haben.3. capacitor block according to claim 1, characterized in that the n capacitors each have the same capacitance C.
4. Kondensatorblock nach den Ansprüchen 2 und 3 , dadurch gekennzeichnet, dass die n Kondensatoren bipolare Kondensatoren sind.4. capacitor block according to claims 2 and 3, characterized in that the n capacitors are bipolar capacitors.
5. Kondensatorblock nach den Ansprüchen 2 und 3 , dadurch gekennzeichnet, dass die n Kondensatoren Elektrolytkondensatoren sind.5. capacitor block according to claims 2 and 3, characterized in that the n capacitors are electrolytic capacitors.
6. Kondensatorblock nach Anspruch 1, dadurch gekennzeichnet, dass die (3 (n - 1) + 1) -te Schalter Halbleiterschalter sind.6. capacitor block according to claim 1, characterized in that the (3 (n - 1) + 1) -th switches are semiconductor switches.
7. Verfahren zum elektrischen Laden und Entladen eines Kondensatorblocks nach einem der Ansprüche 1 bis 6,7. A method for electrically charging and discharging a capacitor block according to any one of claims 1 to 6,
bestehend aus den Verfahrensschritten:consisting of the process steps:
zum Beladen mit elektrischer Ladung wird der Kondensatorblock mit seinen beiden Klemmen an ein Ladegerät angeschlossen und mit einer für den Ladestromkreis typischen Zeitkonstanten von r, = Cges * RL elektrisch aufgeladen, bis in den Kondensatorblock die elektrische Ladung
Figure imgf000015_0001
n eingebracht ist,for charging with electric charge, the capacitor block with its two terminals connected to a charger and electrically charged with a typical for the charging current time constant of r, = C ges * R L , up to the capacitor block, the electrical charge
Figure imgf000015_0001
n is introduced,
in den Prozessor werden Schalterzustände abgelegt, mit denen sämtliche Kombinationen zum Verschalten der Kondensatoren von der reinen Parallelschaltung bis zur reinen Serienschaltung eingestellt werden können,switch states are stored in the processor with which all combinations for connecting the capacitors from the pure parallel connection to the pure series connection can be set,
die Entladung des Kondensatorblocks wird mit der reinen Parallelschaltung der Kondensatoren begonnen, wobei dieses Entladungsintervall bis zum Erreichen einer unteren Schwellenspannung Uu an den beiden Klemmen des Kondensatorblocks abläuft,the discharge of the capacitor block is started with the pure parallel connection of the capacitors, this discharge interval running until a lower threshold voltage U u is reached at the two terminals of the capacitor block,
dann wird vom Prozessor der (3 (n-1) +1) -te Schalter in den sperrenden Zustand überführt und die übrigen Schalter in den zur Bildung der neuen Gesamtkapazität Cges, die kleiner ist als die des vorangegangenen Entladungsintervalls, jedoch derart, dass an den beiden Anschlussklemmen des Kondensatorblocks anfänglich eine Spannung anliegt, die größer als die Schwellenspannung Uu ist,then the processor transfers the (3 (n-1) +1) -th switch to the blocking state and the other switches into the new total capacitance C tot , which is smaller than the previous discharge interval, but in such a way that initially applied to the two terminals of the capacitor block a voltage which is greater than the threshold voltage U u ,
nach erneutem Erreichen der unteren Schwellenspannung Uu wird vom Prozessor eine erneute Verschaltung der Kondensatoren zum neuen Entladungsintervall durchgeführt, wobei die Forderung der neuen, kleineren Gesamtkapazität und der anfänglich höheren Klemmenspannung berücksichtigt wird,after the lower threshold voltage U u has been reached again , the processor performs a new connection of the capacitors to the new discharge interval, taking into account the requirement of the new, smaller total capacitance and the initially higher terminal voltage,
in dieser Manier läuft die Entladung des Kondensatorblocks bis auf die Klemmenspannung Uu ab, bis das letzte Entladungsintervall über die reine Serienschaltung der n Kondensatoren vom Prozessor geschaltet wird, wobei während jedem Entladungsintervall zwischen dem der reinen Parallelschaltung und dem der reinen Serienschaltung der Kondensatoren des Kondensatorblocks die Verschaltung der momentan geschalteten Gesamtkapazität für das momentane Entladungsintervall die Parallel-Serienteilblöcke des festen Cges über die 3 (n-1) Schalter während eines Entladungsintervalls über den Prozessor zyklisch vertauscht werden.In this manner, the discharge of the capacitor block runs down to the terminal voltage U u until the last discharge interval is switched by the processor via the pure series connection of the n capacitors. wherein during each discharge interval between the pure parallel connection and the pure series connection of the capacitors of the capacitor block, the interconnection of the instantaneous total capacitance for the instantaneous discharge interval, the parallel series sub-blocks of the fixed C ges via the 3 (n-1) switches during a discharge interval over the Processor cyclically reversed.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass zum Beladen des Kondensatorblocks von dem Prozessor die reine Parallelschaltung eingestellt wird, damit eventuell vorhandene Restladung QR bis zur Spannungsgleichheit an den Kondensatoren verteilt wird, dann werden die beiden Klemmen des Kondensatorblocks an ein Ladegerät angeschlossen und mit einer für den Ladestromkreis typischen Zeitkonstanten von
Figure imgf000016_0001
n elektrisch aufgeladen.8. The method according to claim 7, characterized in that for loading the capacitor block of the processor, the pure parallel circuit is set so that any existing residual charge Q R is distributed to the voltage equality of the capacitors, then the two terminals of the capacitor block are connected to a charger and with a typical for the charging circuit time constant of
Figure imgf000016_0001
n electrically charged.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die n Kondensatoren Cn voneinander verschieden Kapazitäten haben oder die n Kondensatoren Cn gleiche Kapazität C haben und damit die typische Ladezeitkonstante τlp=nCRL besteht.9. The method according to claim 8, characterized in that the n capacitors C n have different capacitances from one another or the n capacitors C n have the same capacitance C and thus the typical charging time constant τ lp = nCR L exists.
10. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die n Kondensatoren Cn gleiche Kapazität C haben, für das elektrische Laden vom Prozessor alle in Reihe zueinander geschaltet werden und damit die typische Ladezeitkonstante10. The method according to claim 7, characterized in that the n capacitors C n have the same capacitance C, for the electrical charging of the processor are all connected in series with each other and thus the typical charging time constant
τιs = —n RL besteht , wobei der Kondensatorblock bis auf die Klemmenspannung nU0. aufgeladen wird. τιs = -n R L exists, the capacitor block up to the terminal voltage nU 0 . is charged.
PCT/EP2008/009436 2007-12-14 2008-11-08 Capacitor block comprising capacitors that can be connected to each other and method for charging and discharging the same WO2009077040A2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007060329.2 2007-12-14
DE102007060329A DE102007060329A1 (en) 2007-12-14 2007-12-14 Capacitor block of interconnectable capacitors and method for loading and unloading the same

Publications (2)

Publication Number Publication Date
WO2009077040A2 true WO2009077040A2 (en) 2009-06-25
WO2009077040A3 WO2009077040A3 (en) 2009-08-20

Family

ID=40678085

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/009436 WO2009077040A2 (en) 2007-12-14 2008-11-08 Capacitor block comprising capacitors that can be connected to each other and method for charging and discharging the same

Country Status (2)

Country Link
DE (2) DE102007060329A1 (en)
WO (1) WO2009077040A2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2582009A1 (en) * 2011-10-13 2013-04-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Energy storage system with implemented regulating algorithm and method for controlling the charge levels of its elements
CN103814510A (en) * 2011-07-01 2014-05-21 泰科电子公司 Power harvesting device
JP2015133817A (en) * 2014-01-10 2015-07-23 萩原電気株式会社 Backup power supply device
CN105720639A (en) * 2016-03-30 2016-06-29 北京交通大学 Super-capacitor-based parallel mode and series mode switching circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103534859B (en) 2011-03-17 2017-03-29 电动车芯片能量有限公司 battery pack system
FR2976743A1 (en) * 2011-06-17 2012-12-21 Commissariat Energie Atomique METHOD FOR MANAGING AND DIAGNOSING A BATTERY
JP6998116B2 (en) * 2017-03-09 2022-01-18 正毅 千葉 Dielectric elastomer power generation system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020113493A1 (en) * 2001-02-17 2002-08-22 Morrow Michael W. Digitally controlling the output voltage of a plurality of voltage sources
US20050212493A1 (en) * 2004-03-29 2005-09-29 Toko Electric Corporation Capacitor system
WO2006112512A1 (en) * 2005-04-15 2006-10-26 Toyota Jidosha Kabushiki Kaisha Battery device, internal combustion engine and vehicle including the battery device
WO2007046138A1 (en) * 2005-10-19 2007-04-26 Limited Company Tm Charge storing device using capacitor and its control method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0513920B1 (en) * 1991-05-15 1995-11-08 Matsushita Electric Works, Ltd. Apparatus for operating discharge lamps
US6484056B2 (en) * 1997-05-14 2002-11-19 Pacesetter, Inc. System and method of generating a high efficiency biphasic defibrillation waveform for use in an implantable cardioverter/defibrillator (ICD)
JP3487780B2 (en) * 1999-03-01 2004-01-19 株式会社岡村研究所 Connection switching control capacitor power supply

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020113493A1 (en) * 2001-02-17 2002-08-22 Morrow Michael W. Digitally controlling the output voltage of a plurality of voltage sources
US20050212493A1 (en) * 2004-03-29 2005-09-29 Toko Electric Corporation Capacitor system
WO2006112512A1 (en) * 2005-04-15 2006-10-26 Toyota Jidosha Kabushiki Kaisha Battery device, internal combustion engine and vehicle including the battery device
WO2007046138A1 (en) * 2005-10-19 2007-04-26 Limited Company Tm Charge storing device using capacitor and its control method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103814510A (en) * 2011-07-01 2014-05-21 泰科电子公司 Power harvesting device
US9312400B2 (en) 2011-07-01 2016-04-12 Tyco Electronics Corporation Power harvesting device
EP2582009A1 (en) * 2011-10-13 2013-04-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Energy storage system with implemented regulating algorithm and method for controlling the charge levels of its elements
JP2015133817A (en) * 2014-01-10 2015-07-23 萩原電気株式会社 Backup power supply device
CN105720639A (en) * 2016-03-30 2016-06-29 北京交通大学 Super-capacitor-based parallel mode and series mode switching circuit

Also Published As

Publication number Publication date
DE102007060329A1 (en) 2009-07-02
DE202007018842U1 (en) 2009-07-02
WO2009077040A3 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
WO2009077040A2 (en) Capacitor block comprising capacitors that can be connected to each other and method for charging and discharging the same
DE102011108920B4 (en) Electric drive system
EP3172824B1 (en) Modular energy storage direct converter system
WO2006097328A2 (en) Arrangement provided with a voltage converter for supplying voltage to an electrical load and associated method
WO2017016674A1 (en) Individual module, electrical converter system, and battery system
EP2043243A1 (en) Converter switching mechanism and method for operating such a converter switching mechanism
WO2013124078A1 (en) Exchangeable energy storage device
DE19843417A1 (en) Cell voltage compensation circuit for accumulators
DE102019214240B3 (en) Configurable DC / DC converter circuit and vehicle electrical system
EP2044669A1 (en) Charging circuit for battery cells
WO2009015960A1 (en) Charge distribution by charge transfer within battery packs
DE102014201365A1 (en) Method and circuit arrangement for determining the Coulomb efficiency of battery modules
DE19526836C2 (en) Charge balancing device between at least two energy stores or converters
DE102018217238A1 (en) Configurable circuit, charging circuit and vehicle electrical system
DE102016118039A1 (en) Solar module, photovoltaic system and voltage limiting method
CH715078A2 (en) Electronic circuit for performing a state of charge compensation between battery cells of a battery system.
DE102018216238A1 (en) Energy storage device and high-voltage vehicle electrical system
DE102010035073A1 (en) Energy Management System
WO2014076138A1 (en) Converter
DE2641183C2 (en) Installation without losses due to the principle of operation to relieve electrical or electronic one-way switches from their power dissipation when they are switched off
DE102012212122A1 (en) Circuit arrangement for charging intermediate circuit capacitor in battery of partially or completely electrically-driven vehicle, has battery connected in series with another battery, and switch bridging latter battery in closed condition
DE102021004055A1 (en) Method of heating a battery and battery
DE102020004578A1 (en) Voltage converter and method for charging an electrical energy storage device of an electrically operated vehicle
DE102014212263A1 (en) Circuit arrangement for self-regulating starting current limitation of an electrical machine
WO2020058162A1 (en) Device and method for coupling two dc grids

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08861998

Country of ref document: EP

Kind code of ref document: A2

122 Ep: pct application non-entry in european phase

Ref document number: 08861998

Country of ref document: EP

Kind code of ref document: A2