WO2008152151A2 - Strukturierte schichtabscheidung auf prozessierten wafern der mikrosystemtechnik - Google Patents

Strukturierte schichtabscheidung auf prozessierten wafern der mikrosystemtechnik Download PDF

Info

Publication number
WO2008152151A2
WO2008152151A2 PCT/EP2008/057579 EP2008057579W WO2008152151A2 WO 2008152151 A2 WO2008152151 A2 WO 2008152151A2 EP 2008057579 W EP2008057579 W EP 2008057579W WO 2008152151 A2 WO2008152151 A2 WO 2008152151A2
Authority
WO
WIPO (PCT)
Prior art keywords
mask
wafer
structures
mechanical
microsystem
Prior art date
Application number
PCT/EP2008/057579
Other languages
English (en)
French (fr)
Other versions
WO2008152151A3 (de
Inventor
Roy Knechtel
Original Assignee
X-Fab Semiconductor Foundries Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X-Fab Semiconductor Foundries Ag filed Critical X-Fab Semiconductor Foundries Ag
Priority to US12/664,272 priority Critical patent/US20100311248A1/en
Publication of WO2008152151A2 publication Critical patent/WO2008152151A2/de
Publication of WO2008152151A3 publication Critical patent/WO2008152151A3/de

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0154—Film patterning other processes for film patterning not provided for in B81C2201/0149 - B81C2201/015
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/03—Processes for manufacturing substrate-free structures
    • B81C2201/038—Processes for manufacturing substrate-free structures not provided for in B81C2201/034 - B81C2201/036
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention is concerned with the structured layer deposition on processed wafers of microsystem technology. Method and apparatus are proposed.
  • a wafer process for short - microsystem technology often requires that, during or at the end of the fabrication of complex microelectromechanical structures, the wafers or chip structures be partially, i. structured, provided with layers.
  • the usual multi-layer technology which is based on the full-surface deposition of the layer and its subsequent photochemical structuring, as a rule can not be used efficiently.
  • Either certain portions of the wafer / chips must not be coated at all, since e.g. This coating would make micromechanical structures unusable, and / or a photochemical structuring is not possible due to a pronounced surface profile and / or the presence of non-etchable layers, or the cost is too large.
  • the object of the invention is to specify a method and a device for structured layer deposition on processed microsystem technology wafers which eliminate the described disadvantages of the prior art and improve the quality of this process.
  • the object is achieved in one aspect by a method comprising the steps of: providing two or more mechanical alignment structures on the microsystem technology wafer, providing a vapor deposition mask having two or more mechanical mask adjustment structures designed in shape and location for mechanical engagement with the two or more mechanical alignment structures on the microsystem wafer. Furthermore, the two or more mechanical alignment structures of the microsystem wafer are brought into contact with the two or more mechanical mask alignment structures of the vapor deposition mask, and material is selectively applied to the microsystem wafer through openings provided in the vapor deposition mask. Finally, the vapor deposition mask is lifted after the selective application of the material.
  • the invention specifies a method which is based on the use of a special coating mask as a vapor deposition mask, and in particular an alignment system for the coating mask and microsystem technology wafer, which increases the alignment accuracy and the exact boundary of the applied structured layers.
  • a structure is provided which is referred to as mechanical in the sense that the connection of the adjustment structures on the mask and the wafer is achieved by mechanical engagement with each other, so that a mechanical fixation (or lock) with respect to rotation or lateral relative movement takes place.
  • the alignment structures on the wafer and the mask are designed as complementary structures, for example by means of elevation and to complementary depression (in the appropriate number).
  • a self-adjusting effect is achieved by the adjustment structures by providing inclined fixing, blocking or contact surfaces of the mask adjustment structures and complementary surfaces on / in the wafer, which allow sliding until the desired lateral relative position is reached.
  • This can be achieved by a conical design of corresponding depression and the complementary conical elevation (claims 2 and 4 or claims 8 to 12).
  • the method according to the invention can be used in connection with many types of material deposition and coating, for example CVD, PVD, etc. (claim 6). Furthermore, the method can also be integrated efficiently into the overall production sequence for producing microsystem structures on wafers, since the alignment structures on the wafers can be produced together with the component structures.
  • a vapor deposition mask is provided which can be used multiple times for selective material deposition in microsystem wafers.
  • the thickness of the mask is preferably less than 1 mm (claim 16). It can be made as a disk of a composite of several materials (claim 15).
  • Figure 1 shows schematically a cross-sectional view of an arrangement of a
  • Various types of adjustment structures 4a, 4b or 5a, 5b are shown.
  • FIG. 2 schematically shows a cross-sectional view of the wafer 2 of FIG.
  • Microsystem technology with applied coating mask 1 during the vapor deposition process Microsystem technology with applied coating mask 1 during the vapor deposition process.
  • FIG. 3 schematically shows a cross-sectional view of the
  • Microsystem technology wafers with elements 8, 8 'of the coated structure The mask 1 is removed.
  • FIGS. 4a, 4b are outgrowths of two types complementary
  • FIG. 1 shows a schematic cross-sectional view of an arrangement with a coating mask 1, which is also referred to as a vapor deposition mask 1, for the selective coating of one, and in advantageous embodiments, of a plurality of microsystem technology wafers 2, the sensitive structures 3a in an area not to be coated 3 have. These should not be coated.
  • a coating mask which is also referred to as a vapor deposition mask 1
  • a vapor deposition mask 1 for the selective coating of one, and in advantageous embodiments, of a plurality of microsystem technology wafers 2
  • the sensitive structures 3a in an area not to be coated 3 have. These should not be coated.
  • the coating mask 1 has at least two mechanically acting adjustment structures 4, 4 ', which are also referred to as mask adjustment structures, which are formed very precisely matching adjustment structures 5, 5' on the microsystem technology wafer 2.
  • the Justage Scheme 4 and 5 or 4 'and 5' are complementary to one another in the sense that they can mechanically interlock and thus allow a fixation of the relative position, at least in relation to a rotation - of the wafer 2, relative to the mask 1.
  • the alignment structures 4 and 5 in the same geometry, ie with complementary or inverse structure, and position each deepened in the wafer 2, in the form of a recess 5a, and raised on the vapor deposition mask 1, mounted in the form of a survey 4a, so that they can sit well together and thus bring wafer 2 and mask 1 in a very well-defined position to each other and secure against displacement or rotation.
  • the mask 1 has the adjustment structures 4 in the form of a depression 4b, and the adjustment structures 5 have a projection 5b (shown in dashed lines in FIG. 1).
  • both adjustment structures 4 and 5 may each have elevations and depressions, but in a mutually complementary manner.
  • One of the structures 4 may have an elevation and another structure 4 a depression, so that the corresponding adjustment structures 5 on the wafer also have a depression or an elevation.
  • elevations and depressions in the form of a "fine structure" can be provided within a single adjustment structure.
  • the coating mask 1 as well as the microsystem technology wafer 2 consists of silicon, so that the same patterning techniques, such as etching or the like are used to form the alignment structures 4 and 5 and 4 'and 5'.
  • the mask 1 and the wafer 2 can be constructed of different materials, so that a desired behavior can be taken into account, in particular with regard to the materials of the mask 1. This regarding the reuse, the compatibility with the process conditions in material deposition, with respect to a cleaning of the mask 1, or the like.
  • the mask 1 can be constructed from one or more base layers or materials and a final layer is provided with a suitable thickness so that, on the one hand, the nominal dimensions are met and, on the other hand, the desired surface properties are achieved.
  • a layer in the range of several 10 nm may be formed of SiN, SiC, SiO, etc., to adjust the surface properties.
  • a self-adjusting effect of the adjustment structures 4 and 5 is achieved by the adjustment structure 4 oblique edges 4c and the adjustment structures 5 (complementary) oblique edges 5c have that allow an exact fitting of the coating mask 1 and the wafer 2, so that positioning accuracies in the micrometer range.
  • the oblique edge results in a cone or truncated cone, in the sense of a conicity in an adjustment structure 4 and a counter-conicity in the other adjustment structure 5.
  • the conicity can occupy a section, preferably the adjustment elements have truncated cone shape with end-side flattening.
  • FIG. 2 shows the coating mask 1 and the microsystem technology wafer 2 when they are joined, wherein the joining can be done manually or with the aid of equipment, for example by a wafer bond aligner.
  • a layer deposition 6 through openings 7, 7 'in the coating mask 1, which define the areas to be coated so that the coated areas result after the coating mask has been lifted off.
  • Figure 3 shows the wafer 2 after application of the material by the process 6, which may include CVD, PVD, stencil printing or the like.
  • the mechanical fit of the adjustment marks 4 and 5 is generally sufficient for automatic handling in the coating systems; if necessary, however, the wafer 2 and the mask 1 can be secured by clamping in addition to each other.
  • FIGS. 4a and 4b are outward enlargements of two types of complementary alignment structures 4a, 4b or 5a, 5b from FIG. 1, wherein they are depicted here in two separate images as two separate embodiments. The same applies to the structures 5 'and 4' on the left edge of Figure 1, which may also be designed.
  • Adjustment element 4a is formed with inclined flanks survey on the mask, suitable for adjusting insertion into the recess 5a, with corresponding inclined flanks 5c.
  • Adjustment element 5b is a raised edge 5c 'formed survey on the wafer 2 of the microsystem technology, suitable for adjusting insertion into the recess 4b, with corresponding inclined flanks 4c'.
  • the method is suitable for different coating processes such as metallization by sputtering and evaporation, but also for the deposition of dielectric layers in CVD processes and even for the stencil printing, the coating mask 1 in this case serves as a template.
  • the thickness of the coating mask 1 vapor deposition mask
  • a thickness of several 100 microns is suitable for many situations in the manufacture of microstructures.
  • a thickness in the range of 100 .mu.m to 900 .mu.m may be used, or substantially the same thickness as for the wafer 2 may be used.
  • the structure 3 In the production of the actual component structures, so the structure 3, a variety of process techniques are used, for example, layer deposition, lithography, etching and the like, wherein at least some of these processes can also be used to the adjustment structures 5, 5 'in the wafer 2 produce.
  • the structures 5, 5 ' can be formed in the form of depressions 5a during an etching process, in which other depressions are formed for the actual components (structures 3), wherein a suitable lithography mask can provide the desired lateral dimensions.
  • suitable process steps are incorporated in the production process in order to produce the structures 5 in the desired geometry, without adversely affecting the overall process.
  • a selective coating 8 of the structured microsystem technology wafer 2 takes place, wherein the coating takes place through the openings 7 in a multi-use coating mask 1 placed on the wafer 2.
  • the mask 1 covers regions 3 of the microsystem technology wafer 2 that are not to be coated, mechanical adjustment structures 4 and 5 being mounted on the microsystem technology wafer 2 and on the coating mask 1 in exactly the same position and at equal distances from one another.
  • the alignment structures on the coating mask 1 are raised and sunk on the wafer 2 of the microsystem technology, or vice versa.
  • the coating mask 1 is lifted off. In the next coating process, the mask 1 can be used again, with the same procedure. O

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Die Erfindung beschreibt eine Verfahrensweise und eine Durchdampfmaske zur strukturierten Schichtabscheidung mit einer besonders gestalteten Beschichtungsmaske (1), die Strukturen (4) aufweist, welche sich passgenau in komplementäre Justagestrukturen (5) des strukturiert zu beschichtenden (8) Mikrosystemtechnikwafers (2) setzen, so dass sich die Maske und der Wafer genau zueinander ausrichten lassen. Durch Löcher (7, 7') in der Beschichtungsmaske hindurch werden sehr exakt definierte Bereiche auf dem Mikrosystemtechnikwafer beschichtet (8), beispielsweise durch Sputtern, CVD oder Verdampfungsprozesse.

Description

Strukturierte Schichtabscheidung auf prozessierten Wafern der Mikrosystemtechnik
Die Erfindung befasst sich mit der strukturierten Schichtabscheidung auf prozessierten Wafern der Mikrosystemtechnik. Verfahren und Vorrichtung werden dazu vorgeschlagen.
In der Scheibenbearbeitung zur Herstellung von Mikrostruktursystemen auf geeigneten Substratscheiben - beispielsweise Halbleiterscheiben in Form von z.B. Siliziumscheiben, was hierein auch kurz als Waferprozess bezeichnet wird - durch Mikrosystemtechnik ist es (sehr) häufig notwendig, dass im Verlauf oder am Ende der Fertigung komplexer mikroelektromechanischer Strukturen die Halbleiterscheiben (Wafer) oder Chipstrukturen teilweise, d.h. strukturiert, mit Schichten versehen werden. Dabei ist die übliche Mehrschichttechnologie, die auf dem ganzflächigen Abscheiden der Schicht und ihrer anschließenden fotochemischen Strukturierung beruht, in der Regel nicht effizient einsetzbar. Entweder dürfen bestimmte Teilbereiche der Wafer/Chips gar nicht erst beschichtet werden, da z.B. dieses Beschichten mikromechanische Strukturen unbrauchbar machen würde, und/oder eine fotochemische Strukturierung ist aufgrund eines ausgeprägten Oberflächenprofils und/oder dem Vorhandensein von nicht ätzbaren Schichten nicht möglich, oder der Aufwand ist zu groß.
Lange bekannt sind Beschichtungsmasken, welche Öffnungen für das abzuscheidende Material besitzen. Solche Masken, z.B. aus Metall sind insofern problematisch, als es bei sehr profilierten Oberflächen zu Fehllagen kommt und die abzuscheidenden Strukturen dadurch nicht scharf begrenzt sind. Nachteile bezüglich der Qualität, der Ausbeute und der Packungsdichte entstehen auf diese Weise. In gleicher Weise nachteilig wirkt sich die schlechte Justierbarkeit solcher Hartmasken bei Mikrostrukturen aus.
Aufgabe der Erfindung ist es, ein Verfahren und eine Vorrichtung zur strukturierten Schichtabscheidung auf prozessierten Mikrosystemtechnik-Wafern anzugeben, welche die geschilderten Nachteile des Standes der Technik beseitigen und die Qualität dieses Prozesses verbessern.
Die Aufgabe wird gemäß einem Aspekt gelöst durch ein Verfahren mit den folgenden Schritten: Vorsehen von zwei oder mehr mechanischen Justagestrukturen am Mikrosystemtechnikwafer, Bereitstellen einer Durchdampfmaske mit zwei oder mehr mechanischen Maskenjustagestrukturen, die in ihrer Form und Lage auf ein mechanisches Eingreifen mit den zwei oder mehr mechanischen Justagestrukturen am Mikrosystemwafer ausgelegt sind. Des weiteren werden die zwei oder mehr mechanischen Justagestrukturen des Mikrosystemwafers mit den zwei oder mehr mechanischen Maskenjustagestrukturen der Durchdampfmaske in Kontakt gebracht, und es wird selektiv Material auf den Mikrosystemwafer durch Öffnungen aufgebracht, die in der Durchdampfmaske vorgesehen sind. Schließlich wird die Durchdampfmaske nach dem selektiven Aufbringen des Materials abgehoben.
Damit gibt die Erfindung eine Verfahrensweise an, die auf der Anwendung einer besonderen Beschichtungsmaske als Durchdampfmaske, und insbesondere eines Justiersystems für die Beschichtungsmaske und Mikrosystemtechnikwafer beruht, welche die Justiergenauigkeit und die exakte Begrenzung der aufzubringenden strukturierten Schichten erhöht. In dem erfindungsgemäßen Verfahren wird also eine Struktur vorgesehen, die als mechanisch bezeichnet wird in dem Sinne, dass die Verbindung der Justagestrukturen auf der Maske und dem Wafer durch mechanisches Eingreifen ineinander erreicht wird, so dass eine mechanische Fixierung (oder Sperre) in Bezug auf Verdrehung oder laterale Relativbewegung stattfindet. Die Justagestrukturen auf dem Wafer und der Maske sind dabei als komplementäre Strukturen ausgebildet, beispielsweise mittels Erhebung und dazu komplementärer Einsenkung (in der entsprechenden Zahl).
Nach erfolgter Abscheidung des gewünschten Materials durch die Öffnungen der Durchdampfmaske kann diese wieder abgehoben werden und bei Bedarf für die selektive Beschichtung einer weiteren Scheibe (Ansprüche 7, 18) verwendet werden (Anspruch 3).
In vorteilhaften Ausführungsformen wird durch die Justagestrukturen eine selbstjustierende Wirkung erreicht, indem geneigte Fixier-, Sperr- oder Kontaktflächen der Maskenjustagestrukturen und dazu komplementäre Flächen auf/in dem Wafer vorgesehen werden, die ein Abgleiten ermöglichen, bis die gewünschte laterale Relativposition erreicht wird. Dies kann durch eine konische Ausbildung von entsprechender Einsenkung und der komplementär-konischen Erhebung erreicht werden (Ansprüche 2 und 4 oder Ansprüche 8 bis 12).
Das erfindungsgemäße Verfahren kann in Verbindung mit vielen Arten der Materialabscheidung und der Beschichtung angewendet werden, beispielsweise CVD, PVD, etc. (Anspruch 6). Des weiteren lässt sich das Verfahren auch effizient in den Gesamt-Herstellungsablauf zur Erzeugung von Mikrosystemstrukturen auf Wafern integrieren, da die Justagestrukturen an den Wafern zusammen mit den Bauteilstrukturen hergestellt werden können.
In einem weiteren Aspekt der vorliegenden Erfindung wird eine Durchdampfmaske bereit gestellt, die mehrfach zur selektiven Materialaufbringung in Mikrosystemwafern verwendet werden kann (Anspruch 7).
Eine mehrfache Verwendung ist vorteilhaft (Anspruch 17). Mehrere Wafer haben passende Justagestrukturen zu denjenigen Justagestrukturen, welche an der Maske angeordnet sind (Anspruch 18).
Die Dicke der Maske ist bevorzugt unter 1 mm (Anspruch 16). Sie kann als Scheibe aus einem Verbund mehrerer Werkstoffe bestehen (Anspruch 15).
Weitere vorteilhafte Ausgestaltungen der Maske sowie des zuvor genannten Verfahrens sind den weiteren Ansprüchen und auch der folgenden Beschreibung zu entnehmen.
Die Erfindung wird nun anhand von Ausführungsbeispielen unter Zuhilfenahme der schematischen Zeichnung näher erläutert.
Figur 1 zeigt schematisch eine Querschnittsansicht einer Anordnung aus einem
Mikrosystemtechnikwafer 2 und einer Beschichtungsmaske 1 als Durchdampfmaske in vorjustierter Stellung, wobei die Beschichtungsmaske noch nicht aufgesetzt ist. Es sind verschiedene Arten von Justagestrukturen 4a, 4b oder 5a, 5b gezeigt.
Figur 2 zeigt schematisch eine Querschnittsansicht des Wafers 2 der
Mikrosystemtechnik mit aufgesetzter Beschichtungsmaske 1 während des Aufdampfprozesses.
Figur 3 zeigt schematisch eine Querschnittsansicht des
Mikrosystemtechnikwafers mit Elementen 8, 8' der beschichteten Struktur. Die Maske 1 ist abgenommen.
Figur 4a, 4b sind Herausvergrößerungen von zwei Arten komplementärer
Justagestrukturen 4a, 4b oder 5a, 5b aus Figur 1 , wobei sie hier nicht gemeinsam in einem Bild, sondern in zwei getrennten Bildern als zwei eigene Ausführungsformen abgebildet sind. Entsprechendes gilt für die Strukturen 5' und 4' am linken Rand der Figur 1 , die ebenso gestaltet sein können.
Figur 1 zeigt eine schematische Querschnittsansicht einer Anordnung mit einer Beschichtungsmaske 1 , die auch als Durchdampfmaske 1 bezeichnet wird, für das selektive Beschichten eines, und in vorteilhaften Ausführungsformen, von mehreren Mikrosystemtechnikwafern 2, der bzw. die empfindliche Strukturen 3a in einem nicht zu beschichtenden Bereich 3 aufweisen. Diese sollen nicht beschichtet werden.
In der gezeigten Ausführungsform weist die Beschichtungsmaske 1 mindestens zwei mechanisch wirkende Justagestrukturen 4, 4' auf, die auch als Masken- Justagestrukturen bezeichnet werden, die sehr genau passend zu Justagestrukturen 5, 5' auf dem Mikrosytemtechnikwafer 2 ausgebildet sind. Die Justagestrukturen 4 und 5 oder 4' und 5' sind zueinander komplementär in dem Sinne, dass sie mechanisch ineinander eingreifen können und damit eine Fixierung der Relativposition zumindest in Bezug auf eine Verdrehung - des Wafers 2, relativ zur Maske 1 - ermöglichen. Dazu sind in der gezeigten Ausführungsform die Justagestrukturen 4 und 5 in gleicher Geometrie, also mit komplementärer oder inverser Struktur, und Lage jeweils vertieft im Wafer 2, in Form einer Einsenkung 5a, und erhaben an der Durchdampfmaske 1 , in Form einer Erhebung 4a angebracht, so dass sie sich gut ineinander setzen können und somit Wafer 2 und Maske 1 in eine sehr genau definierte Lage zueinander bringen und gegen ein Verschieben oder Verdrehen sichern.
In anderen Ausführungsformen weist die Maske 1 die Justagestrukturen 4 in Form einer Einsenkung 4b auf, und die Justagestrukturen 5 besitzen eine Erhebung 5b (gestrichelt gezeichnet in Figur 1 ).
In weiteren Ausführungsformen können beide Justagestrukturen 4 und 5 jeweils Erhebungen und Einsenkungen aufweisen, allerdings in zueinander komplementärer Weise. Eine der Strukturen 4 kann eine Erhebung und eine andere Struktur 4 eine Einsenkung aufweisen, so dass auch die entsprechenden Justagestrukturen 5 auf dem Wafer eine Einsenkung bzw. eine Erhebung aufweisen. Auch können innerhalb einer einzelnen Justagestruktur Erhebungen und Einsenkungen in Form einer „Feinstruktur" vorgesehen werden.
Gleiches gilt für die Strukturen 5' und 4' auf der anderen Seite der empfindlichen Mikrostruktur 3a.
In einer Ausführungsform besteht die Beschichtungsmaske 1 wie auch der Mikrosystemtechnikwafer 2 aus Silizium, so dass gleiche Strukturierungstechniken, beispielsweise Ätzen oder dergleichen eingesetzt werden, um die Justagestrukturen 4 und 5 sowie 4' und 5' zu bilden.
In anderen Ausführungsformen können die Maske 1 und der Wafer 2 aus unterschiedlichen Materialien aufgebaut sein, so dass insbesondere im Hinblick auf die Materialien der Maske 1 ein gewünschtes Verhalten berücksichtigt werden kann. Dieses bezüglich der Wiederverwendung, bezüglich der Verträglichkeit mit den Prozessbedingungen bei Materialabscheidung, bezüglich einer Reinigung der Maske 1 , oder bezüglich dergleichen. Beispielsweise kann die Maske 1 aus einem oder mehreren Basisschichten oder Materialien aufgebaut sein und eine abschließende Schicht wird mit geeigneter Dicke so vorgesehen, dass zum einen die Sollabmessungen eingehalten werden und zum anderen die gewünschten Oberflächeneigenschaften erreicht werden. Z.B. kann eine Schicht im Bereich von mehreren 10 nm aus SiN, SiC, SiO etc. aufgebracht werden, um die Oberflächeneigenschaften einzustellen. In einer Ausführungsform wird eine selbstjustierende Wirkung der Justagestrukturen 4 und 5 erreicht, indem die Justagestruktur 4 schräge Flanken 4c und die Justagestrukturen 5 (komplementäre) schräge Flanken 5c aufweisen, die ein exaktes Einpassen der Beschichtungsmaske 1 und des Wafers 2 ermöglichen, so dass sich Positioniergenauigkeiten im Mikrometerbereich ergeben. Durch die schräge Flanke ergibt sich ein Kegel oder Kegelstumpf, im Sinne einer Konizität bei einer Justagestruktur 4 und einer Gegenkonizität bei der anderen Justagestruktur 5. Die Konizität kann einen Abschnitt belegen, bevorzugt haben die Justagelemente Kegelstumpfform mit endseitiger Abflachung.
Doch auch jede andere mechanisch exakt passende Kombination aus Justageelementen ist geeignet.
Figur 2 zeigt die Beschichtungsmaske 1 und den Mikrosystemtechnikwafer 2, wenn diese gefügt sind, wobei das Fügen manuell oder mit Hilfe von Anlagen, beispielsweise durch einen Waferbond-Aligner erfolgen kann. Daraufhin folgt eine Schichtabscheidung 6 durch Öffnungen 7, 7' in der Beschichtungsmaske 1 , welche die zu beschichtenden Bereiche definieren, so dass sich nach dem Abheben der Beschichtungsmaske die beschichteten Bereiche ergeben.
Figur 3 zeigt den Wafer 2 nach dem Aufbringen des Materials durch den Prozess 6, der CVD, PVD, Schablonendrucken oder dergleichen beinhalten kann. Bei der Bearbeitung während des Prozesses 6 und der damit verknüpften Scheibenhandhabung ist in der Regel die mechanische Passung der Justagemarken 4 und 5 ausreichend für ein automatisches Handling in den Beschichtungsanlagen; ggf. können jedoch der Wafer 2 und die Maske 1 durch Klemmen zusätzlich zueinander gesichert werden.
Figuren 4a und 4b sind Herausvergrößerungen von zwei Arten komplementärer Justagestrukturen 4a, 4b oder 5a, 5b aus Figur 1 , wobei sie hier in zwei getrennten Bildern als zwei eigene Ausführungsformen abgebildet sind. Entsprechendes gilt für die Strukturen 5' und 4' am linken Rand der Figur 1 , die ebenso gestaltet sein können.
Justageelement 4a ist eine mit geneigten Flanken ausgebildete Erhebung an der Maske, geeignet zum justierenden Einsetzen in die Einsenkung 5a, mit entsprechend geneigten Flanken 5c. Justageelement 5b ist eine mit geneigten Flanken 5c' ausgebildete Erhebung an dem Wafer 2 der Mikrosystemtechnik, geeignet zum justierenden Einsetzen in die Einsenkung 4b, mit entsprechend geneigten Flanken 4c'. Das Verfahren eignet sich für unterschiedliche Beschichtungsprozesse wie Metallisierung durch Sputtern und Verdampfen, aber auch für die Abscheidung von dielektrischen Schichten in CVD-Prozessen und sogar für den Schablonendruck, wobei die Beschichtungsmaske 1 in diesem Fall als Schablone dient. Aus praktischen Aspekten, etwa im Hinblick auf das Wafer-Handling, die Strukturierung, die Stabilität, etc. wird die Dicke der Beschichtungsmaske 1 (Durchdampfmaske) in geeigneter weise ausgewählt. Eine Dicke von einigen 100 Mikrometern ist für viele Situationen bei der Herstellung von Mikrostrukturen geeignet. So kann eine Dicke im Bereich von 100μm bis 900μm verwendet werden, oder es kann im Wesentlichen die gleiche Dicke wie für den Wafer 2 verwendet werden.
Bei der Erzeugung der eigentlichen Bauteilstrukturen, so der Struktur 3, werden eine Vielzahl an Prozesstechniken eingesetzt, beispielsweise Schichtabscheidung, Lithographie, Ätzen und dergleichen, wobei zumindest einige dieser Prozesse auch eingesetzt werden können, um die Justagestrukturen 5, 5' in dem Wafer 2 zu erzeugen. Beispielsweise können die Strukturen 5, 5' in Form von Einsenkungen 5a während eines Ätzprozesses gebildet werden, in dem auch andere Einsenkungen für die eigentlichen Bauteile (Strukturen 3) gebildet werden, wobei eine geeignete Lithographiemaske für die gewünschten lateralen Abmessungen sorgen kann. In anderen Fällen werden im Herstellungsablauf geeignete Prozessschritte eingefügt, um die Strukturen 5 in der gewünschten Geometrie herzustellen, ohne dass dadurch nachteilig in den Gesamtablauf eingegriffen wird.
In einer speziellen Ausführungsform erfolgt eine selektive Beschichtung 8 des strukturierten Mikrosystemtechnikwafers 2, wobei die Beschichtung durch die Öffnungen 7 in einer auf den Wafer 2 aufgesetzten mehrfach verwendbaren Beschichtungsmaske 1 erfolgt. Die Maske 1 deckt nicht zu beschichtenden Bereiche 3 des Mikrosystemtechnikwafers 2 ab, wobei auf dem Mikrosystemtechnikwafer 2 und auf der Beschichtungsmaske 1 in exakt gleicher Lage und mit gleichen Abständen zueinander mechanische Justagestrukturen 4 und 5 angebracht werden. Die Justagestrukturen auf der Beschichtungsmaske 1 sind erhaben und auf dem Wafer 2 der Mikrosystemtechnik eingesenkt, oder umgekehrt.
Beim Aufsetzen der Beschichtungsmaske 1 erfolgt eine Selbstjustierung der Beschichtungsmaske 1 gegenüber dem Mikrosystemtechnikwafer 2.
Nach dem Beschichtungsprozess der Schicht oder des Schichtstücks 8 wird die Beschichtungsmaske 1 abgehoben. Beim nächsten Beschichtungsprozess kann die Maske 1 wieder verwendet werden, bei gleichem Ablauf. o
Bezugszeichenliste (Auszug)
1 Beschichtungsmaske
2 Mikrosystemtechnikwafer
3 nicht zu beschichtender Bereich; mit empfindlichen Mikrostrukturen 3a (z.B. MEMS)
4, 4' mechanisch wirkende Justagestruktur der Beschichtungsmaske
4a Erhebung in der Justagestruktur 4 4b Einsenkung in der Justagestruktur 4 4c schräge Flanke in der Justagestruktur 4
5, 5' mechanisch wirkende Justagestruktur des Mikrosystemtechnikwafer
5a Einsenkung in der Justagestruktur 5
5b Erhebung in der Justagestruktur 5
5c schräge Flanke in der Justagestruktur 5
6 Beschichtungsprozess, beispielsweise Strahl des Besen ichtungsstoffes
7, T Maskenöffnungen in der Beschichtungsmaske
8, 8' unter Verwendung der selbst-justierenden Beschichtungsmaske 1 aufgebrachte
Schichtstruktur

Claims

Ansprüche:
1. Verfahren zur selektiven Beschichtung eines strukturierten Wafers (2) der Mikrosystemtechnik, das Verfahren mit den Schritten
Vorsehen von zwei oder mehr mechanischen Justagestrukturen
(5', 5) am Mikrosystemtechnikwafer (2);
Bereitstellen einer Durchdampfmaske (1 ) mit zwei oder mehr mechanischen Maskenjustagestrukturen (4, 4'), die in ihrer Form und Lage auf ein mechanisches Eingreifen mit den zwei oder mehr mechanischen Justagestrukturen (5, 5') am
Mikrosystemwafer (2) ausgelegt sind; in-Kontakt-Bringen der mechanischen Justagestrukturen (5) des
Mikrosystem wafers (2) und der mechanischen
Maskenjustagestrukturen (4) der Durchdampfmaske (1 ); selektives Aufbringen von Material (6) auf den Mikrosystemwafer
(2) durch zumindest eine Öffnung (7, T), die in der
Durchdampfmaske (1 ) vorgesehen ist;
Abheben der Durchdampfmaske (1 ) nach dem selektiven
Aufbringen des Materials.
2. Verfahren nach Anspruch 1 , wobei die zwei oder mehr mechanischen Justagestrukturen (5, 5') und die zwei oder mehr mechanischen Maskenjustagestrukturen (4', 4) Erhebungen und/oder Einsenkungen, bevorzugt mit geneigten Flanken (4c, 5c) aufweisen, die beim in-Kontakt-Bringen eine selbstjustierende Wirkung auf Maske relativ zum Wafer entfalten.
3. Verfahren nach Anspruch 1 oder 2, das ferner die Schritte umfasst: Vorsehen eines weiteren Mikrosystemwafers, der entsprechende mechanische Justagestrukturen aufweist, in-Kontakt-Bringen der Durchdampfmaske mit dem weiteren Mikrosystemwafer und selektives Aufbringen des Materials auf den weiteren Mikrosystemwafer.
4. Verfahren nach Anspruch 2 oder 3, wobei die mechanischen Justagestrukturen (5) und die mechanischen Maskenmontagestrukturen (4) - zumindest abschnittsweise - konisch ausgebildet sind.
5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Vorsehen der zwei oder mehr mechanischen Justagestrukturen (5) umfasst: Erzeugen der mechanischen Justagestrukturen (5) am, insbesondere auf dem Mikrosystemtechnikwafer (2) gleichzeitig mit anderen Strukturen (3).
6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das Aufbringen des
Materials (8) durch Verdampfen, durch PVD (physikalische Dampfabscheidung), durch CVD (chemische Dampfabscheidung) oder durch Schablonendruck erfolgt.
7. Durchdampfmaske zur selektiven und aufeinanderfolgenden Beschichtung von Wafern (2) der Mikrosystemtechnik, die umfasst zwei oder mehr mechanische Maskenjustagestrukturen (4',4), die in ihrer Lage und Abstand zumindest zwei komplementären mechanischen Justagestrukturen (5,5') an zumindest einem Mikrosystemtechnikwafer (2) entsprechen;
Maskenöffnungen (7,7'), die in ihren lateralen Größe und Lagen relativ zu den Maskenjustierstrukturen zur selektiven Abscheidung von Material auf den Mikrosystemwafern angepasst sind.
8. Mehrfach wieder verwendbare Durchdampfmaske nach Anspruch 7, wobei die Maskenjustagestrukturen (4) Erhebungen (4a) und/oder Einsenkungen (4b) aufweisen.
9. Mehrfach wieder verwendbare Durchdampfmaske nach Anspruch 7 oder 8, wobei die Maskenjustagestrukturen (4) Erhebungen (4a) aufweisen und die komplementären Justagestrukturen (5) in zumindest zwei Mikrosystemtechnikwafern (2) Einsenkungen (5a) aufweisen.
10. Mehrfach wieder verwendbare Durchdampfmaske nach Anspruch 7 oder 8, wobei die Maskenjustagestrukturen (4) Einsenkungen (4b) aufweisen und die komplementären Justagestrukturen (5) an zumindest zwei Mikrosystemtechnikwafern (2) Erhebungen (5b) aufweisen.
11. Mehrfach wieder verwendbare Durchdampfmaske nach einem der Ansprüche 7 bis 10, wobei jede der Maskenjustagestrukturen (4) zumindest eine geneigte Flanke (4c) aufweist, die mit je einer entsprechenden komplementär geneigten Flanke (5c) am jeweiligen Wafer (2) eine selbstjustierende Wirkung haben.
12. Mehrfach wieder verwendbare Durchdampfmaske nach Anspruch 11 , wobei die Maskenjustagestrukturen (4) konisch ausgebildet sind, insbesondere endseitig abgeflacht.
13. Mehrfach wieder verwendbare Durchdampfmaske (1 ) nach einem der Ansprüche 7 bis 12, wobei diese aus Silizium besteht.
14. Mehrfach wieder verwendbare Durchdampfmaske (1 ) nach einem der Ansprüche 7 bis 12, wobei diese aus Glas besteht.
15. Mehrfach wieder verwendbare Durchdampfmaske nach einem der Ansprüche 7 bis 12, wobei diese aus einem Verbund aus Glas und Silizium besteht.
16. Mehrfach wieder verwendbare Durchdampfmaske nach einem der Ansprüche 7 bis 15, wobei diese eine Dicke von zwischen 100 μm bis 900 μm hat.
17. Durchdampfmaske nach einem der Ansprüche 7 bis 15, die mehrfach wieder verwendbar ist oder verwendet wird.
18. Durchdampfmaske nach Anspruch 7, wobei zumindest zwei Wafer (2) der Mikrosystemtechnik vorgesehen sind, die jede Justagestrukturen aufweist, und die Masken-Justagestrukturen (5, 5') der Maske (1 ) mit Justagestrukturen (5, 5') der zumindest zwei Wafer selbst-justierend zusammenpassen.
19. Verfahren nach Anspruch 1 oder Anspruch 2, wobei die Justagestruktur (4, 4') einstückig oder stoffschlüssig mit der Maske (1 ) verbunden ist, und/oder die Justagestruktur (5, 5') einstückig oder stoffschlüssig mit dem Wafer (2) verbunden ist.
PCT/EP2008/057579 2007-06-14 2008-06-16 Strukturierte schichtabscheidung auf prozessierten wafern der mikrosystemtechnik WO2008152151A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/664,272 US20100311248A1 (en) 2007-06-14 2008-06-16 Structured layer deposition on processed wafers used in microsystem technology

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007027435A DE102007027435A1 (de) 2007-06-14 2007-06-14 Verfahren und Vorrichtung zur strukturierten Schichtabscheidung auf prozessierten Mikrosystemtechnikwafern
DE102007027435.3 2007-06-14

Publications (2)

Publication Number Publication Date
WO2008152151A2 true WO2008152151A2 (de) 2008-12-18
WO2008152151A3 WO2008152151A3 (de) 2009-03-26

Family

ID=39986116

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/057579 WO2008152151A2 (de) 2007-06-14 2008-06-16 Strukturierte schichtabscheidung auf prozessierten wafern der mikrosystemtechnik

Country Status (3)

Country Link
US (1) US20100311248A1 (de)
DE (1) DE102007027435A1 (de)
WO (1) WO2008152151A2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053402A1 (ja) * 2010-10-19 2012-04-26 シャープ株式会社 蒸着装置、蒸着方法、並びに、有機エレクトロルミネッセンス表示装置の製造方法
CN106784373A (zh) * 2016-12-27 2017-05-31 武汉华星光电技术有限公司 Oled保护膜的封装结构及其封装方法
KR102427557B1 (ko) * 2017-09-29 2022-08-01 삼성전자주식회사 반도체 패키지
CN109136836A (zh) * 2018-10-12 2019-01-04 京东方科技集团股份有限公司 掩膜板、晶圆、蒸镀装置及蒸镀方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3224234A1 (de) * 1981-09-01 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von metallfreien streifen bei der metallbedampfung eines isolierstoffbandes und vorrichtung zur durchfuehrung des verfahrens
US4980240A (en) * 1989-04-20 1990-12-25 Honeywell Inc. Surface etched shadow mask
US5154797A (en) * 1991-08-14 1992-10-13 The United States Of America As Represented By The Secretary Of The Army Silicon shadow mask
EP0784542B1 (de) * 1995-08-04 2001-11-28 International Business Machines Corporation Stempel für lithographie-verfahren
US5810931A (en) * 1996-07-30 1998-09-22 Applied Materials, Inc. High aspect ratio clamp ring
US6080513A (en) * 1998-05-04 2000-06-27 International Business Machines Corporation Mask and method for modification of a surface
GB0007419D0 (en) * 2000-03-27 2000-05-17 Smithkline Beecham Gmbh Composition
DE10062713C1 (de) * 2000-12-15 2002-09-05 Zeiss Carl Verfahren zum Beschichten von Substraten und Maskenhaltern
JP2003253434A (ja) * 2002-03-01 2003-09-10 Sanyo Electric Co Ltd 蒸着方法及び表示装置の製造方法
JP2004183044A (ja) * 2002-12-03 2004-07-02 Seiko Epson Corp マスク蒸着方法及び装置、マスク及びマスクの製造方法、表示パネル製造装置、表示パネル並びに電子機器
JP3794407B2 (ja) * 2003-11-17 2006-07-05 セイコーエプソン株式会社 マスク及びマスクの製造方法、表示装置の製造方法、有機ｅｌ表示装置の製造方法、有機ｅｌ装置、及び電子機器
JP4971723B2 (ja) * 2006-08-29 2012-07-11 キヤノン株式会社 有機発光表示装置の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BRUGGER ET AL: "Resistless patterning of sub-micron structures by evaporation through nanostencils" MICROELECTRONIC ENGINEERING, ELSEVIER PUBLISHERS BV., AMSTERDAM, NL, Bd. 53, Nr. 1-4, 1. Juni 2000 (2000-06-01), Seiten 403-405, XP022553210 ISSN: 0167-9317 *
KIM G ET AL: "All-photoplastic microstencil with self-alignment for multiple layer shadow-mask patterning" SENSORS AND ACTUATORS A, ELSEVIER SEQUOIA S.A., LAUSANNE, CH, Bd. 107, Nr. 2, 15. Oktober 2003 (2003-10-15), Seiten 132-136, XP004460579 ISSN: 0924-4247 *

Also Published As

Publication number Publication date
DE102007027435A1 (de) 2008-12-18
WO2008152151A3 (de) 2009-03-26
US20100311248A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
WO2004036952A2 (de) Membran und verfahren zu deren herstellung
DE10222609A1 (de) Verfahren zur Herstellung strukturierter Schichten auf Substraten
DE10055421A1 (de) Verfahren zur Erzeugung einer mikromechanischen Struktur und mikromechanische Struktur
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
EP1133795A1 (de) Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises
WO2008152151A2 (de) Strukturierte schichtabscheidung auf prozessierten wafern der mikrosystemtechnik
DE4232821C2 (de) Verfahren zur Herstellung eines feinstrukturierten Halbleiterbauelements
DE102005056879A1 (de) Verfahren zur Erzeugung einer Mehrzahl regelmäßig angeordneter Nanoverbindungen auf einem Substrat
DE102008037947B4 (de) Verfahren zum Herstellen eines Element-Wafer und eines Elements
DE102004038548A1 (de) Verfahren zur Herstellung eines Maskenblank für photolithographische Anwendungen und Maskenblank
WO2004025714A2 (de) Herstellungsverfahren für eine halbleiterstruktur
EP1261989B1 (de) Metall-isolator-metall-kondensator und verfahren zu seiner herstellung
DE102019128479A1 (de) Befestigungssystem, Halteplatte und Verfahren zu deren Herstellung
DE102006043113B3 (de) Verfahren zur Bearbeitung einer Struktur eines Halbleiter-Bauelements und Struktur in einem Halbleiter-Bauelement
EP0551118A1 (de) Verfahren zur Herstellung von nicht linearen optischen Mikro-Bauelementen
DE19945170B4 (de) Verfahren zur Herstellung einer Schablonenmaske
WO2008152150A1 (de) Herstellung von justagestrukturen fuer eine strukturierte schichtabscheidung auf einem wafer der mikrosystemtechnik
DE102006057568A1 (de) Mikrooptisches Element mit einem Substrat und Verfahren zu seiner Herstellung
DE60316977T2 (de) Verfahren zur herstellung einer beweglichen linsenstruktur für eine lichtformungseinheit
DE10143239A1 (de) Verfahren zur Herstellung einer Membranmaske
EP3214644A2 (de) Klebeverfahren zum verbinden zweier wafer mittels einer strukturierten doppelklebeschicht
DE102006030265B4 (de) Verfahren zum Verbessern der Planarität einer Oberflächentopographie in einer Mikrostruktur
DE10128481B4 (de) Verfahren zur Ätzung eines Substrats
WO2001008215A1 (de) Verfahren zur herstellung eines halbleiterspeicherbauelements
DE102011006596B4 (de) Mikromechanische Anordnung und entsprechendes Herstellungsverfahren

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08774102

Country of ref document: EP

Kind code of ref document: A2

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08774102

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 12664272

Country of ref document: US