WO2008074401A1 - Method and device for detecting a sensor interface - Google Patents

Method and device for detecting a sensor interface Download PDF

Info

Publication number
WO2008074401A1
WO2008074401A1 PCT/EP2007/010581 EP2007010581W WO2008074401A1 WO 2008074401 A1 WO2008074401 A1 WO 2008074401A1 EP 2007010581 W EP2007010581 W EP 2007010581W WO 2008074401 A1 WO2008074401 A1 WO 2008074401A1
Authority
WO
WIPO (PCT)
Prior art keywords
sensor interface
supply voltage
sensor
interface
detecting
Prior art date
Application number
PCT/EP2007/010581
Other languages
German (de)
French (fr)
Inventor
Karl Hehl
Original Assignee
Karl Hehl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Karl Hehl filed Critical Karl Hehl
Publication of WO2008074401A1 publication Critical patent/WO2008074401A1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21083—At start up detect if connected devices are input or output devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/23—Pc programming
    • G05B2219/23299—Remote load of program, through fieldbus

Definitions

  • the invention relates to a method and a device for detecting a sensor interface according to claims 1 and 10, respectively.
  • a communication between the sensor and the machine control can be set up, but corresponding components must be available locally at the encoder. Due to the then possibly there required data attack must be used, if necessary, larger evaluation FPGA (Field Programmable Gate Array) or ASIC or a decentralized CPU must be used.
  • FPGA Field Programmable Gate Array
  • the present invention is based on the task of recognizing different encoders at different supply voltages without communication.
  • Fig. 1 a, 1 b is a flow chart for the detection of the sensor interface
  • Fig. 2 is a block diagram of the components of the device.
  • FIG. 1a, 1b shows a flow chart for a method for controlling a sensor interface to a parameterizable FPGA (Free Programmable Gate Array) for various encoder interfaces or sensor interfaces.
  • sensors with digital, serial interface based on RS422 / RS485 are to be detected.
  • other interfaces can also be recognized.
  • the respective required supply voltage of the sensor is adjusted automatically.
  • the interface module with the evaluation program for this specific sensor is loaded into the FPGA.
  • Common interfaces are the interfaces EnDat, Hiperface, DyMoS, SSI and BiSS.
  • a differentiation possibility is based on analyzing the logic level which the various interfaces drive after application of the supply voltage as well as on the evaluation of specific characteristics.
  • Each interface has a certain level at the data output drivers when the supply voltage is applied.
  • the EnDat interface initially drives an indeterminate level at its data output. After an initialization by a clock pulse, the data output then changes to "0.” The same applies to the BiSS interface.At first, an active "0" or “1" level can be at the data output, but after the initialization it changes to in each case to the "1" level. The three other interfaces do not require initialization. These interfaces are supported by different supply voltages. At a supply voltage of 5 volts, the different interfaces BiSS and EnDat, with a supply voltage of 12 volts, the Hiperface interface supported and at a supply voltage of 24 volts, the supported interfaces BiSS, DyMoS and SSI.
  • the supply voltage is switched from stage to stage, i.e. in the embodiment from 5 volts to 12 volts to 24 volts.
  • the method can be described by the following steps: a) application of a first supply voltage to the sensor interface, b) detection of the logic level at the data output of the sensor interface due to the first supply voltage, c) initialization of the sensor interface by at least one clock pulse, d) detection of the logic level on Data output of the sensor interface as a result of the clock pulse, e) plausibility check of the sensor interface based on the detected logic levels from steps b) and d) on the basis of expected logic levels of known sensor interfaces, f) if the plausibility check is successful, operating the detected sensor interface with the associated sensor software, g) if the plausibility check is unsuccessful, repeating steps b) to f) with the next higher supply voltage or aborting the method.
  • the plausibility check can also be significantly shortened. If, for example, If only one interface is known at a certain supply voltage, the plausibility check can take place immediately. On the other hand, if it is clear that a high-impedance state "Z" does not match any of the known sensor interfaces, it is possible to continue working immediately with the next higher supply voltage.
  • step 2 After the start of the program, a voltage of 5 volts is released in step 2 after the test of the reverse polarity protection in step 1 as the first supply voltage.
  • step 3 After applying the supply voltage level A is queried from the data line in step 3.
  • step 4 a clock pulse for initialization is preferably input as a bit and the level of the data line is queried as level B in step 5.
  • step 20 immediately after interrogation of level B, ie 12 volts
  • the Hiperface sensor interface provides a supply voltage of 12 volts, so that the plausibility check with the Hiperface interface can be carried out immediately without carrying out steps b) to d). If the Hiperface interface is detected using the plausibility check, the Hiperface sensor software becomes used in step 22.
  • step 31 the level C is queried due to the supply voltage. If it turns out that the level has a high-impedance state "Z", there is no sensor and the process is aborted in step 32. Otherwise, a clock pulse is given in step 33 for initialization and the level D at the output of the data line in Step 34. If a level C of "0" and a level D of "0”, there is a DyMoS interface according to step 40. Was the level C due to the supply voltage "0" and the level D due to the clock pulse " 1 ", the BiSS interface is tested in step 41.
  • the logic levels of known sensor interfaces can be stored in a database and used as needed for detection.
  • the sensor software including the interface module and the evaluation program need not be present on the FPGA of the sensor interface. If a successful plausibility check has taken place, this sensor software can be downloaded from a central computer to the FPGA of the sensor interface. As a result, smaller and thus cheaper FPGAs can be used.
  • the reverse polarity protection in step can also be used to test whether the data lines and supply line and earth are correctly poled.
  • a prerequisite is that a defined terminating resistor must be present on the encoder side on the clock and data line (RS-485 differential line) (normally 120 hm) and the voltage source is current-limited. Then the following can be recognized:
  • FIG. 2 shows a device for detecting a sensor interface 111 in a block diagram.
  • Means 112 for detecting the logic level at the data output of the sensor interface 111 due to the supply voltage are also provided.
  • means 113 for detecting a given via line 120 clock pulse present, the means 112 also serve to detect the logic level at the data output of the sensor interface due to the clock pulse.
  • a database 114 the logic levels of a certain spectrum of known sensor interfaces are stored.
  • An evaluation unit 115 is used for evaluating the logic level based on the database 114 for detecting the sensor interface 111. It gives to a central computer unit 116 a signal 119 to means 117 for downloading the sensor software from the central processing unit 116 to the FPGA 118 of the sensor interface 111.
  • 112 means for detecting the logic level

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

The invention relates to a method and a device for detecting a sensor interface by applying a first supply voltage to the sensor interface, by acquiring the logic level at the data output of the sensor interface due to the first supply voltage and the initialization of the sensor interface by at least one clock pulse. The logic level at the data output of the sensor interface due to the clock pulse is acquired. A plausibility check of the sensor interface based on the acquired logic levels is performed on the basis of logic levels of known sensor interfaces to be expected. If the plausibility check is successful, the detected sensor interface is operated with the associated sensor software. Otherwise, the steps are repeated with the next higher supply voltage or the process is aborted. In this way, different sensors can be detected without communication at different supply voltages.

Description

Verfahren und Vorrichtung zur Erkennung einer Sensorschnittstelle Method and device for detecting a sensor interface
Gebiet der ErfindungField of the invention
Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Erkennung einer Sensorschnittstelle nach den Ansprüchen 1 bzw. 10.The invention relates to a method and a device for detecting a sensor interface according to claims 1 and 10, respectively.
Stand der TechnikState of the art
In der Technik werden vielfach Sensoren eingesetzt, die über Sensorschnittstellen mit der Maschinensteuerung verbunden sind. Zwar gibt es einheitliche Standards, wie diese Sensorschnittstellen zu polen und zu betreiben sind, dennoch kommt es immer wieder zu Anschlussfehlern, die häufig zur Zerstörung des Sensors führen. Gründe hierfür liegen entweder in einer Verpolung der Kabel oder im Betrieb des Sensors mit einer zu hohen Versorgungsspannung.Many sensors are used in technology, which are connected to the machine control via sensor interfaces. Although there are uniform standards for how these sensor interfaces are to be poled and operated, there are still repeated connection faults, which often lead to the destruction of the sensor. Reasons for this are either in a polarity reversal of the cable or in the operation of the sensor with too high a supply voltage.
Grundsätzlich kann gemäß einem Kommunikationsprotokoll eine Kommunikation zwischen Sensor und Maschinensteuerung aufgebaut werden, allerdings müssen dafür entsprechende Bausteine vor Ort am Geber vorhanden sein. Aufgrund des dann dort gegebenenfalls erforderlichen Datenanfalls müssen bedarfsweise größere Auswerte-FPGA (Field Programable Gate Array) bzw. ASIC eingesetzt werden oder es muss eine dezentrale CPU verwendet werden.Basically, according to a communication protocol, a communication between the sensor and the machine control can be set up, but corresponding components must be available locally at the encoder. Due to the then possibly there required data attack must be used, if necessary, larger evaluation FPGA (Field Programmable Gate Array) or ASIC or a decentralized CPU must be used.
Aus der DE 100 47 924 B4 ist aus Fig. 2 in Verbindung mit [0020] ein Übertragungs- Protokoll für ein Gebersystem bekannt, welches eine Identifizierung und Diagnose des Gebersystems durch eine übergeordnete Regelungseinheit erlaubt und damit eine automatische Anpassung in der Regelungs-Software an vom Gebersystem zur Verfügung gestellte Daten ermöglicht.From DE 100 47 924 B4, a transmission protocol for a transmitter system is known from FIG. 2 in connection with [0020] which permits identification and diagnosis of the transmitter system by a superordinate control unit and thus automatic adaptation in the control software data provided by the encoder system.
Aus der EP 0 542 657 A1 ist gemäß Fig. 3 in Verbindung mit Spalte 5, Zeilen 6 bis 21 ein Schnittstellensystem bekannt, welches an eine Vielzahl von elektrischen Schnittstellen-Standards angepasst werden kann, indem Kabel-Identifizierungs-Bits - 1a -From EP 0 542 657 A1 an interface system is known according to FIG. 3 in conjunction with column 5, lines 6 to 21, which can be adapted to a variety of electrical interface standards by cable identification bits - 1a -
zu einem Kommunikationsprozessor des Schnittstellensystems übertragen werden, um den entsprechenden Schnittstellen-Standard zu identifizieren.to a communications processor of the interface system to identify the appropriate interface standard.
Aus der US 5,594,874 A, Fig. 2 in Verbindung mit Spalte 4, Zeilen 39 bis 47 ist eine Schnittstelleneinheit zum Erfassen und Umschalten eines Busses bekannt, wobei die Schnittstelleneinheit eine Mehrzahl von Bussen, welche die gleichen Anschlüsse der Schnittstelleneinheit für verschiedene Funktionen nutzen, unterstützen kann, indem ein Adressenabtastungsanschluss genutzt wird, um automatisch den Signalpegel eines entsprechenden Busses zu erfassen.From US 5,594,874 A, Fig. 2 in conjunction with column 4, lines 39 to 47, there is known an interface unit for detecting and switching a bus, the interface unit supporting a plurality of buses using the same ports of the interface unit for different functions can be used by automatically using an address strobe port to automatically detect the signal level of a corresponding bus.
Aus MAHN, C: Open vs. Closed Encoder Communication Protocols: How to Choose the Right Protocol For Your Application {online], 2005 [recherchiert am 19.07.2007]. Im Internet: http://www.dvnapar.com/uploadedFiles/Downloads- vs Closed COMM Protocol Final 627.05pdf ist aus Tabelle 2 die Verwendung der Protokolle HYPERFACE, SSI, EnDat und BiSS für Sensorschnittstellen bekannt.From MAHN, C: Open vs. Closed Encoder Communication Protocols: How to Choose the Right Protocol For Your Application {online], 2005 [researched 19.07.2007]. On the Internet: http://www.dvnapar.com/uploadedFiles/Downloads- vs. Closed COMM Protocol Final 627.05pdf, Table 2 shows the use of the HYPERFACE, SSI, EnDat, and BiSS for sensor interfaces.
Aufgabe der ErfindungObject of the invention
Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung die Auf- gäbe zugrunde, ohne Kommunikation verschiedene Geber an verschiedenen Versorgungsspannungen zu erkennen.Based on this state of the art, the present invention is based on the task of recognizing different encoders at different supply voltages without communication.
Diese Aufgabe wird durch ein Verfahren und eine Vorrichtung mit den Merkmalen der Ansprüche 1 bzw. 10 gelöst. Dazu werden die Logikpegel analysiert, die die verschiedenen Schnittstellen nach Anlegen einer Versorgungsspannung bzw. eines Taktpulses treiben und aufgrund der Auswertung verschiedener Eckdaten spezifischer Merkmale kann eine Erkennung der Sensorschnittstelle zumindest in einem begrenzten Rahmen für ein bestimmtes Spektrum an Sensorschnittstellen durchgeführt werden. Eine Differenzie- rung von Sensorkabeln und Versorgungsspannungen ist nicht mehr nötig, da durch die vorgeschaltete Plausibilitätsprüfung eine Verwechslungsgefahr und damit Zerstörung des Sensors vermieden wird. Grundsätzlich erfolgt gleichzeitig bei jedem neuen Anschluss eines Sensors eine Plausibilitätsprüfung zwischen der Maschinenvorgabe und dem tatsächlich erkannten Sensor, was damit zur Servicefreundlichkeit beiträgt.This object is achieved by a method and an apparatus having the features of claims 1 and 10, respectively. For this purpose, the logic levels are analyzed, which drive the various interfaces after applying a supply voltage or a clock pulse and based on the evaluation of various key data specific characteristics can be carried out a recognition of the sensor interface at least in a limited framework for a particular range of sensor interfaces. A differentiation of sensor cables and supply voltages is no longer necessary because the upstream plausibility check avoids any risk of confusion and thus destruction of the sensor. Basically, every new one takes place at the same time Connecting a sensor a plausibility check between the machine specification and the actually detected sensor, which thus contributes to ease of service.
Wird erst nach der Plausibilitätsprüfung die vollständige Sensorsoftware mit dem Auswerteprogramm für diesen spezifischen Sensor von einer zentralen Steuereinheit heruntergeladen, können Hardwarekosten eingespart werden, da nur der Teil der Sensorauswertung ins Auswerte-FPGA transferiert wird, der für diese Schnittstelle benötigt wird. Damit können kleinere und günstige FPGAs verwendet werden.If the complete sensor software with the evaluation program for this specific sensor is downloaded from a central control unit only after the plausibility check, hardware costs can be saved since only the part of the sensor evaluation is transferred to the evaluation FPGA required for this interface. This allows smaller and cheaper FPGAs to be used.
Weitere Vorteile ergeben sich aus den Unteransprüchen und der nachfolgenden Beschreibung.Further advantages emerge from the subclaims and the following description.
Kurzbeschreibung der FigurenBrief description of the figures
Im Folgenden wird die Erfindung anhand eines in den beigefügten Zeichnungen dargestellten Ausführungsbeispieles näher erläutert. Es zeigen:In the following the invention will be explained in more detail with reference to an embodiment shown in the accompanying drawings. Show it:
Fig. 1 a, 1 b ein Ablaufdiagramm für die Erkennung der Sensorschnittstelle, Fig. 2 ein Blockdiagramm der Bauteile der Vorrichtung.Fig. 1 a, 1 b is a flow chart for the detection of the sensor interface, Fig. 2 is a block diagram of the components of the device.
Beschreibung bevorzugter AusführungsbeispieleDescription of preferred embodiments
Bevor die Erfindung im Detail beschrieben wird, ist darauf hinzuweisen, das sie nicht auf die jeweiligen Bauteile der Vorrichtung sowie die jeweiligen Verfahrensschritte beschränkt ist, da diese Bauteile und Verfahren variieren können. Die hier verwendeten Begriffe sind lediglich dafür bestimmt, besondere Ausführungsformen zu beschreiben und werden nicht einschränkend verwendet. Wenn zudem in der Beschreibung oder in den Ansprüchen die Einzahl oder unbestimmte Artikel verwendet werden, bezieht sich dies auch auf die Mehrzahl dieser Elemente, solange nicht der Gesamtzusammenhang eindeutig etwas Anderes deutlich macht.Before the invention is described in detail, it should be noted that it is not limited to the respective components of the device and the respective method steps, since these components and methods can vary. The terms used herein are intended only to describe particular embodiments and are not intended to be limiting. In addition, if singular or indefinite articles are used in the specification or claims, this also applies to the majority of these elements unless the overall context clearly makes otherwise clear.
Figuren 1a, 1b zeigt ein Ablaufdiagramm für ein Verfahren zur Steuerung einer Sensorschnittstelle, um einen parametrierbaren FPGA (Free Programable Gate Array) für verschiedene Geberschnittstellen bzw. Sensorschnittstellen einzusetzen. Im konkreten Ausführungsbeispiel sollen Sensoren mit digitaler, serieller Schnittstelle auf Basis RS422/RS485 erkannt werden. Es können aber auch andere Schnittstellen erkannt werden. Die dazu jeweils benötigte Versorgungsspannung des Sensors wird automatisch angepasst. Vorzugsweise wird nach Erkennung des Sensors und Plau- sibilitätsprüfung durch die Zentralrechner der Schnittstellenbaustein mit dem Auswerteprogramm für diesen spezifischen Sensor in den FPGA geladen.1a, 1b shows a flow chart for a method for controlling a sensor interface to a parameterizable FPGA (Free Programmable Gate Array) for various encoder interfaces or sensor interfaces. In the specific embodiment, sensors with digital, serial interface based on RS422 / RS485 are to be detected. However, other interfaces can also be recognized. The respective required supply voltage of the sensor is adjusted automatically. Preferably, after detection of the sensor and plausibility check by the central computer, the interface module with the evaluation program for this specific sensor is loaded into the FPGA.
Übliche Schnittstellen sind die Schnittstellen EnDat, Hiperface, DyMoS, SSI und BiSS. Für solche Schnittstellen wie die genannten beruht eine Unterscheidungsmöglichkeit darauf, den Logikpegel zu analysieren, den die verschiedenen Schnittstellen nach Anlegung der Versorgungsspannung treiben sowie auf der Auswertung von spezifischen Merkmalen. Jede Schnittstelle hat beim Anlegen der Versorgungsspannung einen bestimmten Pegel an den Datenausgangstreibern. Diese sind in der fol- genden Tabelle aufgelistet.Common interfaces are the interfaces EnDat, Hiperface, DyMoS, SSI and BiSS. For such interfaces as those mentioned, a differentiation possibility is based on analyzing the logic level which the various interfaces drive after application of the supply voltage as well as on the evaluation of specific characteristics. Each interface has a certain level at the data output drivers when the supply voltage is applied. These are listed in the following table.
Figure imgf000006_0001
Figure imgf000006_0001
Unter Berücksichtigung dieser Tabelle treibt die EnDat-Schnittstelle an ihrem Datenausgang zunächst einen unbestimmten Pegel. Nach einer Initialisierung durch einen Taktpuls wechselt der Datenausgang dann auf „0". Das gleiche gilt für die BiSS- Schnittstelle. Zunächst kann ein aktiver „0"- oder „1 "-Pegel am Datenausgang sein. Nach der Initialisierung wechselt dieser dann aber in jedem Fall auf den „1 "-Pegel. Bei den drei anderen Schnittstellen ist keine Initialisierung notwendig. Diese Schnittstellen werden durch unterschiedliche Versorgungsspannungen unterstützt. Bei einer Versorgungsspannung von 5 Volt sind die unterschiedlichen Schnittstellen BiSS und EnDat, bei einer Versorgungsspannung von 12 Volt die Hiperface- Schnittstelle unterstützt und bei einer Versorgungsspannung von 24 Volt sind die unterstützten Schnittstellen BiSS, DyMoS und SSI.Taking this table into consideration, the EnDat interface initially drives an indeterminate level at its data output. After an initialization by a clock pulse, the data output then changes to "0." The same applies to the BiSS interface.At first, an active "0" or "1" level can be at the data output, but after the initialization it changes to in each case to the "1" level. The three other interfaces do not require initialization. These interfaces are supported by different supply voltages. At a supply voltage of 5 volts, the different interfaces BiSS and EnDat, with a supply voltage of 12 volts, the Hiperface interface supported and at a supply voltage of 24 volts, the supported interfaces BiSS, DyMoS and SSI.
Wenn auch bisher die Erläuterungen anhand dieser bestimmten Schnittstellen und Versorgungsspannungen durchgeführt wurde, versteht sich, dass bedarfsweise auch andere Versorgungsspannungen und andere Schnittstellen unterstützt werden kön- nen. Der Algorithmus zum Erkennen der Schnittstellen muss nur entsprechend an- gepasst werden.Although the explanations have hitherto been carried out on the basis of these specific interfaces and supply voltages, it is understood that other supply voltages and other interfaces can be supported as required. The algorithm for recognizing the interfaces only has to be adapted accordingly.
Grundsätzlich wird mit verschiedenen Versorgungsspannungen zunächst getestet, welcher Pegel beim Anlegen der Versorgungsspannung und der Datenleitung an- steht. Zusätzlich wird der Pegel abgefragt nach Vorliegen eines Ein-Bit-Taktpulses also einer Initialisierung. Damit ergeben sich verschiedene Kombinationen, die dann auf die eine oder die andere Sensorschnittstelle hinweisen. Durch den Initialisierungsimpuls findet entweder ein Pull Up auf eine echte 1 oder ein Pull Down auf eine echte 0 statt. Zusätzlich kann sich ein hochpoliger Zustand „Z" einstellen. Um eine Zerstörung beim Testen der Geber zu vermeiden, wird zudem die Versorgungsspannung von Stufe zu Stufe höher geschaltet, d.h. im Ausführungsbeispiel von 5 Volt über 12 Volt zu 24 Volt.Basically, with different supply voltages it is first tested which level is applied when the supply voltage and the data line are applied. In addition, the level is queried after the presence of a one-bit clock pulse, ie an initialization. This results in various combinations, which then point to one or the other sensor interface. The initialization pulse will either pull up to a true 1 or pull down to a true 0. In addition, a high pole state "Z" may be set in. In addition, in order to avoid destruction in testing the encoders, the supply voltage is switched from stage to stage, i.e. in the embodiment from 5 volts to 12 volts to 24 volts.
Allgemein lässt sich das Verfahren durch folgende Schritte beschreiben: a) Anlegen einer ersten Versorgungsspannung an die Sensorschnittstelle, b) Erfassen des Logikpegels am Datenausgang der Sensorschnittstelle infolge der ersten Versorgungsspannung, c) Initialisierung der Sensorschnittstelle durch wenigstens einen Taktpuls, d) Erfassen des Logikpegels am Datenausgang der Sensorschnittstelle infolge des Taktpulses, e) Plausibilitätsprüfung der Sensorschnittstelle anhand der erfassten Logikpegel aus den Schritten b) und d) auf der Basis zu erwartender Logikpegel bekannter Sensorschnittstellen, f) falls die Plausibilitätsprüfung erfolgreich ist, Betreiben der erkannten Sensorschnittstelle mit der zugehörigen Sensorsoftware, g) falls die Plausibilitätsprüfung nicht erfolgreich ist, Wiederholen der Schritte b) bis f) mit der nächst höheren Versorgungsspannung oder Abbruch des Verfahrens.In general, the method can be described by the following steps: a) application of a first supply voltage to the sensor interface, b) detection of the logic level at the data output of the sensor interface due to the first supply voltage, c) initialization of the sensor interface by at least one clock pulse, d) detection of the logic level on Data output of the sensor interface as a result of the clock pulse, e) plausibility check of the sensor interface based on the detected logic levels from steps b) and d) on the basis of expected logic levels of known sensor interfaces, f) if the plausibility check is successful, operating the detected sensor interface with the associated sensor software, g) if the plausibility check is unsuccessful, repeating steps b) to f) with the next higher supply voltage or aborting the method.
Je nachdem, ob bei den einzelnen Versorgungsspannungen wiederum Besonderheiten vorliegen, kann die Plausibilitätsprüfung auch deutlich verkürzt werden. Liegt z.B. bei einer bestimmten Versorgungsspannung nur eine Schnittstelle als bekannt vor, kann unmittelbar die Plausibilitätsprüfung stattfinden. Ist andererseits klar, dass ein hochohmiger Zustand „Z" zu keiner der bekannten Sensorschnittstellen passt, kann unmittelbar mit der nächst höheren Versorgungsspannung weitergearbeitet werden.Depending on whether there are special features of the individual supply voltages, the plausibility check can also be significantly shortened. If, for example, If only one interface is known at a certain supply voltage, the plausibility check can take place immediately. On the other hand, if it is clear that a high-impedance state "Z" does not match any of the known sensor interfaces, it is possible to continue working immediately with the next higher supply voltage.
Dies lässt sich für die konkreten Sensorschnittstellen EnDat, BiSS, SSI, Hiperface und DyMoS anhand Fig. 1a, 1b erkennen.This can be seen for the concrete sensor interfaces EnDat, BiSS, SSI, Hiperface and DyMoS with reference to FIGS. 1a, 1b.
Nach dem Start des Programms wird nach dem Test des Verpolungsschutzes in Schritt 1 als erste Versorgungsspannung eine Spannung von 5 Volt im Schritt 2 freigegeben. Nach Anlegen der Versorgungsspannung wird im Schritt 3 der Pegel A aus der Datenleitung abgefragt. Im Schritt 4 wird ein Taktpuls zur Initialisierung vorzugs- weise als ein Bit eingegeben und der Pegel der Datenleitung als Pegel B in Schritt 5 abgefragt.After the start of the program, a voltage of 5 volts is released in step 2 after the test of the reverse polarity protection in step 1 as the first supply voltage. After applying the supply voltage level A is queried from the data line in step 3. In step 4, a clock pulse for initialization is preferably input as a bit and the level of the data line is queried as level B in step 5.
Aufgrund der oben eingeführten Tabellen sind nun folgende Möglichkeiten gegeben: War Pegel A „Z" oder „1" und Pegel B = „0" findet in Schritt 11 eine Plausibilitätsprü- fung auf die EnDat-Schnittstelle statt. Ist die Plausibilitätsprüfung erfolgreich, wird im Schritt 12 die EnDat-Schnittstelle erkannt. Ist die Plausibilitätsprüfung nicht erfolgreich, gelangt das Programm über die Fehlermeldung 5 Volt in Schritt 13 und führt zu einem Programmabbruch.Based on the tables introduced above, the following options are now available: If level A "Z" or "1" and level B = "0", a plausibility check is performed on the EnDat interface in step 11. If the plausibility check is successful, the Step 12 detects the EnDat interface If the plausibility check is unsuccessful, the program enters the error message 5 volts in step 13 and causes a program abort.
War Pegel A = „0" und Pegel B = „0" wird ebenfalls im Schritt 11 auf EnDat überprüft. Wird in diesem Fall jedoch keine EnDat-Schnittstelle erkannt, gelangt das Programm zur Freigabe der nächst höheren Spannung in Schritt 20. War Pegel A = „0" und nach dem Taktpuls Pegel B = „1" wird in Schritt 14 die Plausi- bilitätsprüfung für die BiSS-Schnittstelle durchgeführt. Ist die Plausibilitäts-Prüfung erfolgreich, wird die BiSS-Schnittstelle in Schritt 16 für 5 Volt Versorgungsspannung erkannt. Ansonsten erfolgt in Schritt 13 die Fehlermeldung für 5 Volt und das Pro- gramm wird abgebrochen.If level A = "0" and level B = "0" is also checked in step 11 for EnDat. However, if no EnDat interface is detected in this case, the program will enter the next higher voltage in step 20. If level A = "0" and after the clock pulse level B = "1", the plausibility check for the BiSS interface is carried out in step 14. If the plausibility check is successful, the BiSS interface is detected in step 16 for 5 volts supply voltage. Otherwise, in step 13, the error message for 5 volts and the program is aborted.
Die BiSS-Schnittstelle wird ebenfalls getestet, wenn der Pegel A = „1" und der Pegel B = „1" ist. Wird die BiSS-Schnittstelle erkannt, führt dies im Schritt 16 zur Verwendung der entsprechenden Software bei 5 Volt, ist der Pegel jedoch immer bei „1" führt dies zur Freigabe der nächst höheren Spannung in Schritt 20.The BiSS interface is also tested when level A = "1" and level B = "1". If the BiSS interface is detected, this results in the use of the appropriate software at 5 volts in step 16, but if the level is always at "1" this will result in the next higher voltage being released in step 20.
War der Pegel jedoch „Z", also ein hochohmiger Zustand, so war keine der mit 5 Volt zu betreibenden Schnittstellen einschlägig. In diesem Fall gelangt das Verfahren unmittelbar nach Abfrage des Pegels B zu Schritt 20, d.h. zur Freigabe von 12 Volt. Bei der Versorgungsspannung von 12 Volt gibt es jedoch nur die Hiperface Sensorschnittstelle, sodass unmittelbar ohne nochmalige Durchführung der Schritte b) bis d) die Plausibilitätsprüfung mit der Hiperface-Schnittstelle erfolgen kann. Wird unter Verwendung der Plausibilitätsprüfung die Hiperface-Schnittstelle erkannt, wird die Hiperface-Sensorsoftware in Schritt 22 verwendet.However, if the level was "Z", that is, a high impedance state, none of the 5 volt interfaces were relevant, in which case the procedure goes to step 20 immediately after interrogation of level B, ie 12 volts However, only the Hiperface sensor interface provides a supply voltage of 12 volts, so that the plausibility check with the Hiperface interface can be carried out immediately without carrying out steps b) to d). If the Hiperface interface is detected using the plausibility check, the Hiperface sensor software becomes used in step 22.
Liegt kein Hiperface vor, wird mit Schritt 30 -jetzt in Fig. 1b die nächste Versorgungsspannung in Höhe von 24 Volt freigegeben. Hier wird zunächst in Schritt 31der Pegel C infolge der Versorgungsspannung abgefragt. Stellt sich dabei heraus, dass der Pegel einen hochohmigen Zustand „Z" hat, liegt kein Sensor vor und das Verfah- ren wird in Schritt 32 abgebrochen. Andernfalls wird ein Taktpuls in Schritt 33 zur Initialisierung aufgegeben und der Pegel D am Ausgang der Datenleitung in Schritt 34 abgefragt. Ergibt sich ein Pegel C von „0" und ein Pegel D von „0", liegt gemäß Schritt 40 eine DyMoS-Schnittstelle vor. War der Pegel C infolge der Versorgungsspannung „0" und der Pegel D infolge des Taktpulses „1" wird in Schritt 41 die BiSS- Schnittstelle getestet. Diese wird dann entweder als solche aufgrund gültiger BiSS- Daten erkannt, sodass sie als BiSS mit Versorgungsspannung 24 Volt in Schritt 44 geladen wird, oder sie wird nicht als solche erkannt, was zu einer Fehlermeldung bei 24 Volt und damit zu einem Abbruch des Verfahrens in Schritt 43 führt. War der Pe- gel C = „1" und der Pegel D = „1", wird im Schritt 42 ebenfalls getestet, ob eine BiSS- Schnittstelle vorliegt. Wird diese als solche erkannt, kann sie gemäß Schritt 44 mit einer Versorgungsspannung von 24 Volt entsprechend betrieben werden. War der Pegel jedoch immer „1" liegt eine SSI-Schnittstelle mit 24 Volt vor, die gemäß Schritt 45 entsprechend betrieben werden kann.If there is no hiperface, the next supply voltage in the amount of 24 volts is now released in step 1 b in FIG. 1 b. Here, first in step 31, the level C is queried due to the supply voltage. If it turns out that the level has a high-impedance state "Z", there is no sensor and the process is aborted in step 32. Otherwise, a clock pulse is given in step 33 for initialization and the level D at the output of the data line in Step 34. If a level C of "0" and a level D of "0", there is a DyMoS interface according to step 40. Was the level C due to the supply voltage "0" and the level D due to the clock pulse " 1 ", the BiSS interface is tested in step 41. This is then either recognized as such due to valid BiSS data, so it is loaded as BiSS with 24 volt supply voltage in step 44, or it is not recognized as such, resulting in a Error message at 24 volts and thus leads to an abort of the method in step 43. Was the Pe gel C = "1" and the level D = "1", it is also tested in step 42 whether a BiSS interface is present. If this is recognized as such, it can be operated according to step 44 with a supply voltage of 24 volts accordingly. However, if the level was always "1" there is an SSI interface with 24 volts, which can be operated according to step 45.
Die Logikpegel bekannter Sensorschnittstellen können in einer Datenbank hinterlegt werden und bedarfsweise für die Erkennung eingesetzt werden. Die Sensorsoftware inklusive Schnittstellenbaustein und Auswerteprogramm muss nicht an dem FPGA der Sensorschnittstelle vorliegen. Hat nämlich eine erfolgreiche Plausibilitätsprüfung stattgefunden, kann diese Sensorsoftware von einem Zentralrechner auf den FPGA der Sensorschnittstelle heruntergeladen werden. Dadurch können kleinere und damit günstigere FPGAs verwendet werden.The logic levels of known sensor interfaces can be stored in a database and used as needed for detection. The sensor software including the interface module and the evaluation program need not be present on the FPGA of the sensor interface. If a successful plausibility check has taken place, this sensor software can be downloaded from a central computer to the FPGA of the sensor interface. As a result, smaller and thus cheaper FPGAs can be used.
Durch den Verpolungsschutz in Schritt kann zusätzlich getestet werden, ob überhaupt Datenleitungen und Versorgungsleitung und Masse richtig gepolt sind. Vorraussetzung ist, dass auf der Geberseite an der Takt- und Datenleitung (RS-485 Differenzleitung) ein definierter Abschlusswiderstand muss sein (normalerweise 120 hm) vorhanden ist und die Spannungsquelle strombegrenzt ist. Dann kann Folgen- des erkannt werden:The reverse polarity protection in step can also be used to test whether the data lines and supply line and earth are correctly poled. A prerequisite is that a defined terminating resistor must be present on the encoder side on the clock and data line (RS-485 differential line) (normally 120 hm) and the voltage source is current-limited. Then the following can be recognized:
• Kurzschluss zwischen Takt- oder Datendifferenzleitungen• Short circuit between clock or data differential lines
• Kurzschluss zwischen positiver Spannungsversorgung und Takt- oder Datenleitungen• Short circuit between positive power supply and clock or data lines
• Kurzschluss zwischen Spannungsversorgung GND und Takt- oder Datenleitun- gen• Short circuit between power supply GND and clock or data lines
• Überkreuzung zwischen Takt-, Daten- und Versorgungsleitungen• Crossover between clock, data and supply lines
• Kabelbruch der Takt-, Daten- und Versorgungsleitungen• Cable break of the clock, data and supply cables
• Verpolung der Spannungsquelle• reverse polarity of the voltage source
• Kurzschluss der Spannungsquelle• Short circuit of the voltage source
Vorzugsweise wird das Verfahren an einer Spritzgießmaschine zur Verarbeitung von Kunststoff und anderer plastifizierbarer Massen verwendet. Fig. 2 zeigt eine Vorrichtung zur Erkennung einer Sensorschnittstelle 111 in einem Blockdiagramm. Vorgesehen ist eine nacheinander auf höhere Versorgungsspannung schaltbare Spannungsquelle 110 zur Erzeugung verschiedener Versorgungsspannungen. Mittel 112 zur Erfassung des Logikpegels am Datenausgang der Sen- sorschnittstelle 111 infolge der Versorgungsspannung sind ebenfalls vorgesehen. Ferner sind Mittel 113 zur Erfassung eines über Leitung 120 gegebenen Taktpulses vorhanden, wobei die Mittel 112 ebenfalls zur Erfassung des Logikpegels am Datenausgang der Sensorschnittstelle infolge des Taktpulses dienen. In einer Datenbank 114 sind die Logikpegel eines bestimmten Spektrums bekannter Sensorschnittstellen hinterlegt. Eine Auswerteeinheit 115 dient zur Auswertung der Logikpegel anhand der Datenbank 114 zur Erkennung der Sensorschnittstelle 111. Sie gibt an eine zentrale Rechnereinheit 116 ein Signal 119 an Mittel 117 zum Herunterladen der Sensorsoftware von der zentralen Rechnereinheit 116 auf den FPGA 118 der Sensorschnittstelle 111. Preferably, the method is used on an injection molding machine for processing plastic and other plasticizable materials. FIG. 2 shows a device for detecting a sensor interface 111 in a block diagram. Provided is a successively switchable to a higher supply voltage voltage source 110 for generating different supply voltages. Means 112 for detecting the logic level at the data output of the sensor interface 111 due to the supply voltage are also provided. Further, means 113 for detecting a given via line 120 clock pulse present, the means 112 also serve to detect the logic level at the data output of the sensor interface due to the clock pulse. In a database 114, the logic levels of a certain spectrum of known sensor interfaces are stored. An evaluation unit 115 is used for evaluating the logic level based on the database 114 for detecting the sensor interface 111. It gives to a central computer unit 116 a signal 119 to means 117 for downloading the sensor software from the central processing unit 116 to the FPGA 118 of the sensor interface 111.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
110 schaltbare Spannungsquelle110 switchable voltage source
111 Sensorschnittstelle111 sensor interface
112 Mittel zur Erfassung des Logikpegels112 means for detecting the logic level
113 Mittel zur Erfassung eines Taktpulses113 means for detecting a clock pulse
114 Datenbank114 database
115 Auswerteeinheit115 evaluation unit
116 zentrale Rechnereinheit116 central computer unit
117 Mittel zum Herunterladen der Sensorsoftware117 means for downloading the sensor software
118 FPGA118 FPGA
119 Signal119 signal
120 Leitung 120 line

Claims

Patentansprüche claims
1. Verfahren zur Erkennung einer Sensorschnittstelle mit den Schritten: a. Anlegen einer ersten Versorgungsspannung an die Sensorschnittstelle, b. Erfassen des Logikpegels am Datenausgang der Sensorschnittstelle infolge der ersten Versorgungsspannung, c. Initialisierung der Sensorschnittstelle durch wenigstens einen Taktpuls, d. Erfassen des Logikpegels am Datenausgang der Sensorschnittstelle infolge des Taktpulses, e. Plausibilitätsprüfung der Sensorschnittstelle anhand der erfassten Logikpegel aus den Schritten b) und d) auf der Basis zu erwartender Logikpegel bekannter Sensorschnittstellen, f. falls die Plausibilitätsprüfung erfolgreich ist, Betreiben der erkannten Sensorschnittstelle mit der zugehörigen Sensorsoftware, g. falls die Plausibilitätsprüfung nicht erfolgreich ist, Wiederholen der Schritte b) bis f) mit der nächst höheren Versorgungsspannung oder Abbruch des Verfahrens.1. A method for detecting a sensor interface comprising the steps of: a. Applying a first supply voltage to the sensor interface, b. Detecting the logic level at the data output of the sensor interface due to the first supply voltage, c. Initialization of the sensor interface by at least one clock pulse, d. Detecting the logic level at the data output of the sensor interface as a result of the clock pulse, e. Plausibility check of the sensor interface based on the detected logic levels from steps b) and d) on the basis of expected logic levels of known sensor interfaces, f. if the plausibility check is successful, operating the detected sensor interface with the associated sensor software, g. if the plausibility check is unsuccessful, repeating steps b) to f) with the next higher supply voltage or aborting the method.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die erste Versorgungsspannung 5 Volt ist.2. The method according to claim 1, characterized in that the first supply voltage is 5 volts.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine erste nächst höhere Versorgungsspannung 12 Volt beträgt.3. The method according to claim 1 or 2, characterized in that a first next higher supply voltage is 12 volts.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine weitere nächst höhere Versorgungsspannung 24 Volt beträgt.4. The method according to any one of the preceding claims, characterized in that a further next higher supply voltage is 24 volts.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei erfolgreicher Plausibilitätsprüfung die Sensorsoftware mit Schnittstellenbausteinen und Auswerteprogramm von einem Zentralrechner auf einen FPGA der Sensorschnittstelle heruntergeladen wird. 5. The method according to any one of the preceding claims, characterized in that upon successful plausibility check the sensor software with interface modules and evaluation program is downloaded from a central computer to an FPGA of the sensor interface.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass dann, wenn bei der ersten Versorgungsspannung der Logikpegel infolge des Taktpulses im Schritt d) weder „0" noch „1" ist, die Schritte b) bis f) mit der nächst höheren Versorgungsspannung durchgeführt werden.6. The method according to any one of the preceding claims, characterized in that when at the first supply voltage of the logic level due to the clock pulse in step d) neither "0" nor "1", the steps b) to f) with the next higher Supply voltage to be performed.
7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass, wenn die Plausibilitätsprüfung bei einer Versorgungsspannung von 5 Volt nicht erfolgreich war, eine Plausibilitätsprüfung mit einer Versorgungsspannung von 12 Volt unmittelbar anhand des erfassten Logikpegels aus Schritt b) auf der Basis des zu erwartenden Logikpegels einer bekannten Sensorschnittstelle erfolgt.7. Method according to claim 2, characterized in that, if the plausibility check at a supply voltage of 5 V was unsuccessful, a plausibility check with a supply voltage of 12 V directly based on the detected logic level from step b) on the basis of expected logic level of a known sensor interface takes place.
8. Verfahren nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, dass die Logikpegel bekannter Sensorschnittstellen einer Datenbank hinterlegt werden.8. The method according to any one of the preceding claims, characterized in that the logic levels of known sensor interfaces of a database are stored.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass es an einer Spritzgießmaschine zur Verarbeitung von Kunststoffen und anderer plastifizierbarer Massen verwendet wird.9. The method according to any one of the preceding claims, characterized in that it is used on an injection molding machine for processing plastics and other plasticizable masses.
10. Vorrichtung zur Erkennung einer Sensorschnittstelle (111 ) mit einer nacheinander in der Versorgungsspannung höher schaltbaren Spannungsquelle (110) zur Erzeugung verschiedener Versorgungsspannungen, Mitteln (112) zur Erfassung des Logikpegels am Datenausgang der Sensorschnittstelle (111 ) bei Anlegen einer Versorgungsspannung, - Mitteln (113) zur Erzeugung eines Taktspulses,10. Device for detecting a sensor interface (111) having a voltage source (110) which can be switched higher in the supply voltage to generate different supply voltages, means (112) for detecting the logic level at the data output of the sensor interface (111) when a supply voltage is applied, 113) for generating a clock pulse,
Mitteln (112) zur Erfassung des Logikpegel am Datenausgang der Sensorschnittstelle (111 ) infolge des Taktpulses, einer Datenbank (114) mit darin hinterlegten Logikpegeln bekannter Sensorschnittstellen, einer Auswerteeinheit (115) zur Auswertung der Logikpegel anhand der Datenbank (114) zur Erkennung der Sensorschnittstelle (111). Means (112) for detecting the logic level at the data output of the sensor interface (111) due to the clock pulse, a database (114) with stored logic levels of known sensor interfaces, an evaluation unit (115) for evaluating the logic levels from the database (114) for detecting the sensor interface (111).
11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass Mittel zum Herunterladen der Sensorsoftware von einer zentralen Rechnereinheit (116) zu einem FPGA (118) der Sensorschnittstelle (111 ) vorgesehen sind.11. The device according to claim 10, characterized in that means for downloading the sensor software from a central computer unit (116) to an FPGA (118) of the sensor interface (111) are provided.
12. Vorrichtung nach Anspruch 10 oder 11 , dadurch gekennzeichnet, dass die schaltbare Spannungsquelle nacheinander von 5 Volt über 12 Volt auf 24 Volt schaltet. 12. The apparatus of claim 10 or 11, characterized in that the switchable voltage source successively switches from 5 volts through 12 volts to 24 volts.
PCT/EP2007/010581 2006-12-18 2007-12-06 Method and device for detecting a sensor interface WO2008074401A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006059749.4 2006-12-18
DE200610059749 DE102006059749B4 (en) 2006-12-18 2006-12-18 Method and device for detecting a sensor interface

Publications (1)

Publication Number Publication Date
WO2008074401A1 true WO2008074401A1 (en) 2008-06-26

Family

ID=39310905

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2007/010581 WO2008074401A1 (en) 2006-12-18 2007-12-06 Method and device for detecting a sensor interface

Country Status (2)

Country Link
DE (1) DE102006059749B4 (en)
WO (1) WO2008074401A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008054887B4 (en) * 2008-12-18 2021-03-25 Dr. Johannes Heidenhain Gmbh Device and method for the automated recognition of an interface

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0542657A1 (en) * 1991-11-12 1993-05-19 International Business Machines Corporation Universal communications interface adaptable for a plurality of interface standards
US5444644A (en) * 1994-01-27 1995-08-22 Johnson Service Company Auto-configured instrumentation interface
US5594874A (en) * 1993-09-30 1997-01-14 Cirrus Logic, Inc. Automatic bus setting, sensing and switching interface unit
DE10027006A1 (en) * 2000-05-31 2001-12-06 Bosch Gmbh Robert System for controlling and regulating running processes in a motor vehicle and method for starting it up uses indirect memory access points for control devices to load required programs into their operating memory.
DE10047924A1 (en) * 2000-09-27 2002-04-18 Siemens Ag Encoder system for position / position detection and / or speed detection and / or acceleration detection, drive control based thereon and method for networking a control unit with one or more sensor systems
EP1450223A1 (en) * 2003-02-24 2004-08-25 Hartmut B. Dr. Brinkhus Universal configurable interface circuit for I/O interfacing to a process
GB2403043A (en) * 2003-06-18 2004-12-22 Fisher Rosemount Systems Inc Configuration of a wireless enabled field device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0542657A1 (en) * 1991-11-12 1993-05-19 International Business Machines Corporation Universal communications interface adaptable for a plurality of interface standards
US5594874A (en) * 1993-09-30 1997-01-14 Cirrus Logic, Inc. Automatic bus setting, sensing and switching interface unit
US5444644A (en) * 1994-01-27 1995-08-22 Johnson Service Company Auto-configured instrumentation interface
DE10027006A1 (en) * 2000-05-31 2001-12-06 Bosch Gmbh Robert System for controlling and regulating running processes in a motor vehicle and method for starting it up uses indirect memory access points for control devices to load required programs into their operating memory.
DE10047924A1 (en) * 2000-09-27 2002-04-18 Siemens Ag Encoder system for position / position detection and / or speed detection and / or acceleration detection, drive control based thereon and method for networking a control unit with one or more sensor systems
EP1450223A1 (en) * 2003-02-24 2004-08-25 Hartmut B. Dr. Brinkhus Universal configurable interface circuit for I/O interfacing to a process
GB2403043A (en) * 2003-06-18 2004-12-22 Fisher Rosemount Systems Inc Configuration of a wireless enabled field device

Also Published As

Publication number Publication date
DE102006059749A1 (en) 2008-06-19
DE102006059749B4 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
EP1818672B1 (en) Measuring device and method for operating the measuring device
DE2439577C2 (en) Method for testing highly integrated logic circuits and device for carrying out the method
EP3114652B1 (en) Electronic unit for a vehicle communication interface
DE102018201718A1 (en) Method and device for detecting an anomaly in a data stream in a communication network
WO2013072425A1 (en) Method, computer program, computer-readable medium, and computing unit for operating field devices
DE102009033156B4 (en) Apparatus and method for measuring and / or generating electrical quantities
EP2031105B1 (en) System for controlling a rotor drive of an open end rotor spinning machine
EP2007077A1 (en) Method of detecting the position of slave devices in a series connection and slave device for a series connection
DE102011009583B4 (en) Easy creation of a remote control sequence for measuring devices
DE102006059749B4 (en) Method and device for detecting a sensor interface
WO2013167464A1 (en) Measuring system and data processing infrastructure
DE102015107865A1 (en) Bus system and method for allocating addresses of bus users of a bus system
DE102018128305B4 (en) Method for the sensor-side setting of the signal type expected from the signal input of a higher-level control unit of automation technology
EP2219116B1 (en) Communication module for an automation system
DE102019219663A1 (en) Device and method for processing video signals and controlling cameras in an autonomous or semi-autonomous vehicle
WO2016146506A1 (en) Projecting device and method for configuring and/or parameterising automation components of an automation system
DE102009041781A1 (en) Provision of plant-related operating data using a diagnostic data server as another fieldbus master
DE102010062670B4 (en) Maintenance unit for an ASI bus system and ASI bus system
DE102011010041B4 (en) Modular CAN-SWITCH
DE102010044722B4 (en) Method for activating a device for a vehicle and a correspondingly configured arrangement, correspondingly configured component and vehicle
DE102006037592A1 (en) Test system e.g. for automated test of communication interfaces, has power supply unit for provision of supply voltages for circuit under test unit
BE1026569A1 (en) Control and data transmission system to support various communication protocols and an adapter module
DE10131317A1 (en) Control unit for road vehicle controllers has test mode activated by connection to remote unit
DE19946548A1 (en) Method and device for selecting different functions for implementation on a connection of a control unit
DE102010039782A1 (en) Method for carrying out a communication

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07856394

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 07856394

Country of ref document: EP

Kind code of ref document: A1