WO2007079907A1 - Schaltungsanordnung zur energieversorgung einer batterie und zugehöriges verfahren - Google Patents

Schaltungsanordnung zur energieversorgung einer batterie und zugehöriges verfahren Download PDF

Info

Publication number
WO2007079907A1
WO2007079907A1 PCT/EP2006/012135 EP2006012135W WO2007079907A1 WO 2007079907 A1 WO2007079907 A1 WO 2007079907A1 EP 2006012135 W EP2006012135 W EP 2006012135W WO 2007079907 A1 WO2007079907 A1 WO 2007079907A1
Authority
WO
WIPO (PCT)
Prior art keywords
arrangement
output
circuit arrangement
input
coupled
Prior art date
Application number
PCT/EP2006/012135
Other languages
English (en)
French (fr)
Inventor
Manfred Lueger
Original Assignee
Austriamicrosystems Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems Ag filed Critical Austriamicrosystems Ag
Priority to US12/087,022 priority Critical patent/US8350536B2/en
Publication of WO2007079907A1 publication Critical patent/WO2007079907A1/de
Priority to GB0811435A priority patent/GB2446756A/en

Links

Classifications

    • H02J7/0072—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/00714—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery charging or discharging current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/007182—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage

Definitions

  • the present invention relates to a power supply circuit, a power supply device, a use of the power supply device and a method of charging a battery.
  • Such circuits for power supply can be used for charging a rechargeable battery.
  • Document US 6,664,765 B2 describes a battery charging arrangement with a power limitation.
  • the arrangement comprises a charge control circuit, a current measurement circuit, and a control arrangement including an analog-to-digital converter, a computation unit, and a memory.
  • Object of the present invention is to provide a Heidelbergungsan- order for energy supply, a power supply arrangement and a method for charging a battery, which determines a power in a control device and can be realized inexpensively.
  • the circuit arrangement comprises a first and a second input, a first output and a power determination arrangement.
  • the first input of the circuit arrangement is connected to a first connection of a coupling device. Baren control device connected.
  • the second input of the circuit arrangement is connected to a second terminal of the coupling-on control component.
  • the first output of the circuit arrangement is coupled to a control terminal of the connectable control component.
  • the power discovery arrangement includes a switched capacitor arrangement. On the input side, the switched-capacitor arrangement is coupled to the first and the second input of the circuit arrangement. At one output, the switched capacitor arrangement is coupled to an output of the power detection arrangement. The output of the power detection arrangement is in turn coupled to the first output.
  • a first voltage can be tapped, which is supplied to the circuit arrangement via the first input. Accordingly, a second voltage can be tapped off at the second terminal of the connectable control component. The second voltage is supplied to the circuit arrangement via the second input.
  • a control signal is provided which is fed to the control terminal of the coupling-on control component.
  • the switched-capacitor arrangement is supplied on the input side with the first and the second voltage.
  • the circuit arrangement is designed such that at the first output of the circuit arrangement, which is coupled to an output of the power determination arrangement, a control signal in response to a signal at the first output of the switched-capacitor arrangement can be tapped off.
  • the first and the second voltage which can be tapped off at the two terminals of the connectable control component, are taken into account for determining the power.
  • the switched-capacitor arrangement can be implemented inexpensively for determining the performance.
  • the switched-capacitor arrangement can be provided for processing electrical variables, in particular electrical measured variables.
  • the switched-capacitor arrangement can be used to determine an electrical power.
  • the switched-capacitor arrangement is designed as a multiplier.
  • the switched capacitor arrangement may comprise a multiplier and a clock generator.
  • the switched-capacitor arrangement can be implemented to multiply a digitally coded value by an analogue value.
  • the digitally coded value may be a digitally coded current value.
  • the analog value can be a voltage.
  • the analog value is preferably a voltage difference.
  • the switched-capacitor arrangement may be configured to multiply a difference of the first and the second voltage by the current value.
  • the current value can be supplied as digitally coded current limit of the circuit arrangement and thus the multiplier.
  • the current limit value can be supplied to the circuit arrangement via a bus, in particular a serial bus.
  • the current limit is stored permanently or programmably in the circuit arrangement.
  • the current limit may be stored in a register with a first number N bits.
  • the current value can be determined from a charging current flowing through the control component and made available to the multiplier element.
  • the multiplier in the switched-capacitor arrangement can be realized as a digital-to-analog converter.
  • the multiplier comprises an input capacitor, a transfer capacitor and an integrator.
  • the integrator includes an amplifier, a coupling capacitor, and a switch.
  • the couplings and connections within the multiplier may include switches.
  • the switches can be designed as field-effect transistors.
  • the input capacitor, the transfer capacitor and the coupling capacitor may have the same capacitance value. Since no scaling is provided between the three capacitors in this embodiment, the three capacitors can be advantageously realized on a small area.
  • the multiplier comprises a first voltage divider which is connected between the first input of the circuit arrangement and a first electrode of the input capacitor. Accordingly, a second voltage divider may be connected between the second input of the circuit arrangement and a second electrode of the input capacitor.
  • a first and a second voltage can also be processed with higher values.
  • the input and / or the transfer and / or the coupling capacitor may be formed as polysilicon capacitors or alternatively as metal capacitors.
  • the power determination arrangement has a subtractor, which is connected between the output of the switched capacitor arrangement and the output of the power determination arrangement. The subtractor can be connected at a first input to the output of the switched-capacitor arrangement. The subtractor may be supplied with a power limit at a second input.
  • the circuit arrangement may be supplied with a digital power limit.
  • the digital power limit value can be supplied to the circuit arrangement by means of a bus.
  • the power limit may be storable in a register with a second number of M bits.
  • the power determination arrangement may include another digital-to-analog converter provided for providing a power limit as an analog signal from a digital power limit.
  • the subtractor may be supplied with an analog power limit.
  • the subtracter can be designed as a differential amplifier. Alternatively, the subtractor can be realized as a comparator.
  • the power determination arrangement has a correction device which is connected on the input side to the output of the subtractor and on the output side to the output of the power determination arrangement.
  • the correction device may be supplied with the current limit value.
  • the correction means is provided for providing a maximum current value.
  • the correction device can have a linear amplifier, also referred to as a proportional amplifier. It may additionally comprise an integrator and / or a differentiator.
  • the circuit arrangement has a second output, so that a charging current, which flows through the coupling-on control component, can be supplied to the second input of the circuit arrangement and output via the second output of the circuit arrangement.
  • the circuit arrangement has a current detection arrangement, which is connected between the second input and the second output of the circuit arrangement and through which the charging current flows.
  • the Stromarsan- order may be configured to determine a charging current value of the charging current.
  • the current detection arrangement comprises a resistor connecting the second input and the second output of the circuit arrangement.
  • the current determination arrangement may comprise a voltage tap circuit for determining the charge current value from a voltage drop across the resistor.
  • an output of the current detection arrangement may be connected to the switched-capacitor arrangement for providing the charge current value as a current value.
  • the current value may be an analog value.
  • the current value is present as a digitally coded value.
  • the circuit arrangement comprises a
  • Control arrangement This is the input side connected to the output of the power detection arrangement and the output side to the first output of the circuit arrangement.
  • the control arrangement is designed to provide the control signal.
  • control arrangement is on the input side with an output of the current determination arrangement for Supply of charging current value connected.
  • the control arrangement is configured to perform a comparison of the charging current value and the maximum current value and to provide the control signal in dependence on the comparison.
  • the circuit arrangement has a third input via which the control arrangement can be coupled to a terminal of a battery which can be coupled.
  • the control arrangement can be supplied with a voltage limit value.
  • the voltage limit may be storable in a register with a third number L bits.
  • the control arrangement can thus be designed to compare the battery voltage and the voltage limit value and to output the control signal as a function of the comparison.
  • the control arrangement is connected to the second output of the circuit for supplying the battery voltage.
  • the control arrangement can have a digital computing unit.
  • the control arrangement may comprise a first and a second comparator.
  • the first comparator is connected on the input side to the output of the power determination arrangement and to the output of the current determination arrangement.
  • the first comparator thus the input side, the maximum current value and the charging current value are supplied.
  • On the output side a signal as the result of a comparison of the maximum current value and the charging current value can be tapped off at the first comparator.
  • the second comparator, the battery voltage and the voltage limit are supplied on the input side.
  • a signal provided as a function of a comparison between the battery voltage and the voltage limit value can be tapped off at the second comparator.
  • a power supply arrangement comprises a circuit arrangement as described above and a control component which is connected at the first and the second terminal to the first and second input of the circuit arrangement and at the control terminal to the first output of the circuit arrangement.
  • the control device comprises a transistor.
  • the transistor may be formed as a bipolar transistor.
  • the transistor is realized as a field effect transistor.
  • the control device comprises a Darlington circuit.
  • the power supply arrangement has a DC voltage source which is connected to the first terminal of the control component.
  • the DC voltage source is realized as a power supply.
  • the power supply can be designed as a plug-in power supply.
  • the power supply arrangement may be used to operate an electrical load, such as a lighting device or a display device.
  • the power supply arrangement is preferably usable for charging a rechargeable battery.
  • the battery can be coupled to the second connection of the control component.
  • the circuit arrangement can be realized on a semiconductor body.
  • the semiconductor body can additionally also comprise the control component.
  • a method for supplying energy provides the following steps: A charging current flows through a control circuit. component to an electrical load and is controlled by the control device.
  • the electrical load may in particular be a battery.
  • a total power value is determined in response to a voltage drop across the control device and a current limit. The total power value is compared with a power limit.
  • a control signal is provided in response to the comparison result and supplied to the control device.
  • the control component is advantageously set according to the power limit value.
  • the total power value is determined by multiplying the voltage drop across the control device by the current limit using a switched-capacitor circuit.
  • the inventive principle has the following
  • the control component is set as a function of a voltage drop across the control component.
  • the power dropped in the control device which is a power loss, may be set smaller than the power limit.
  • the control device is protected against thermal overload and can be designed according to the adjustable power limit.
  • the performance is determined by means of a switched-capacitor arrangement and is therefore very cost-effectively feasible.
  • Figures IA and IB show exemplary embodiments of a power supply arrangement with a circuit arrangement according to the proposed principle.
  • Figures 2A to 2D show exemplary devices for determining power.
  • FIG. 3 shows an exemplary embodiment of an analog-to-digital converter in the switched-capacitor arrangement.
  • FIGS. 4A to 4D show exemplary method steps for determining a total power value.
  • FIGS. 5A to 5D show exemplary method steps for determining a power limit value.
  • FIGS. 6A to 6H show exemplary method steps for determining a difference between the power limit value and the total power value.
  • Figures 7A and 7B show exemplary embodiments of a control device.
  • FIG. 8 shows a further exemplary embodiment of a current determination arrangement.
  • FIG. 1A shows an exemplary embodiment of the power supply arrangement with a circuit arrangement 10 according to the proposed principle, a power supply unit 13, a control component 3 and a battery 14.
  • the circuit arrangement 10 comprises a power determination arrangement 20, a control arrangement 50, a current determination arrangement 60 and three registers 66, 67, 68.
  • the power determination arrangement 20 is connected on the input side to a first input 1 and to a second input 2 of the circuit arrangement 10. Furthermore, the power determination arrangement 20 is coupled on the input side to a register 66 for supplying a current limit value Iset and to a register 67 for supplying a digital power limit value Pset.
  • the butterargsan- order 20 includes a switched-capacitor arrangement 21, which is connected downstream of an output 28 of a first input 24 of a subtractor 23. At an output 26 of the subtractor 23, a correction device 27 is connected, which is connected on the input side to the register 66. An output 22 of the power detection arrangement is connected to an output of the correction device 27. Furthermore, the power determination arrangement 20 comprises a digital-to-analog converter 29, which is connected on the input side to a register 67 and on the output side to a second input of the subtracter 25.
  • the circuit arrangement 10 further has a second output
  • the second input 2 and the second output 11 are coupled by means of the current determination arrangement 60.
  • the current determination arrangement 60 has a resistor 61, which is coupled at one terminal to the second input 2 and to another terminal to the second output 11.
  • An output 63 of the current detection arrangement 60 is connected to an input of the control arrangement 50.
  • the control arrangement is connected to the output 22 of the power determination arrangement 20, to a register 68 for supplying a voltage limit value Vset and to a third input 15 of the circuit arrangement 10.
  • the control arrangement 50 has a computing unit 51 and an output driver 52 on, which is connected between the arithmetic unit 51 and a first output 9 of the circuit arrangement.
  • the arithmetic unit 51 is connected to the inputs of the control device 50.
  • the control component 3 comprises a transistor 12, which is connected between a first and a second terminal 4, 5 of the control component 3.
  • a control terminal of the transistor 12 is connected to the first output 9 of the circuit arrangement 10.
  • the first terminal 4 of the control device 3 is connected to the first input 1 of the circuit 10 as well as the power supply 13.
  • the second terminal 5 of the control device 3 is connected to the second input 2 of the circuit arrangement 10.
  • the first output 9 of the circuit 10 is connected to a control terminal of
  • Transistors 12 coupled. At the second output 11 of the circuit 10, a battery 14 is connected. A tap between the second output 11 and the battery 14 is connected to the third input 15.
  • a first and a second voltage Vch_in, Vch_out can be tapped, which are fed to the power determination arrangement 20 and the switched capacitor arrangement 21 included in the power determination arrangement 20.
  • the first and the second voltage Vch_in, Vch_out are present as analog values, in particular as value-continuous values.
  • the power determination arrangement 20 and thus the switched-capacitor arrangement 21 is likewise supplied with a current limit value Iset.
  • the current limit Iset is digitally coded, in particular value-discrete. From these three input values, a total power value VPtot is determined by means of the switched-capacitor arrangement 21, which is the first input 24 of the submitter. Trahierers 23 is forwarded.
  • the total power value VPtot is present as an analog value, in particular as a value-continuous value.
  • the switched-capacitor arrangement 21 thus performs a digital-to-analog conversion with simultaneous multiplication.
  • the factors of this multiplication are the current limit Iset and the difference between the first voltage Vch_in and the second voltage Vch_out.
  • a digital power limit Pset is converted by the digital-to-analog converter 29 into an analog power limit VPmax and fed to the second input of the subtracter 23.
  • a signal can be tapped as a function of the subtraction of the total power value VPtot minus the power limit value VPmax and is supplied to the correction device 27.
  • the current limit value Iset is supplied to the correction device 27.
  • the correction device 27 provides a maximum current value Imax as a function of the signal that can be tapped off at the output side of the subtractor 23, the current limit value Iset and a clock signal CLK.
  • the maximum current value Imax can be provided in digitized form.
  • the charging current II flows through the current determining arrangement.
  • the voltage tapping circuit 59 coupled to the two terminals of the transistor 61 is designed to provide a charging current value Hv at the output 63 of the current determining arrangement 60 on the output side.
  • the control arrangement 50 is thus supplied with the maximum current value Imax, the charging current value Hv, the voltage limit value Vset and the battery voltage Vbat.
  • the arithmetic unit 51 in the control arrangement 50 By means of the arithmetic unit 51 in the control arrangement 50, the maximum current value Imax with the charging current value Hv and the voltage limit Vset compared to the battery voltage Vbat.
  • the control voltage Vctrl provided at the output 9 of the circuit 10.
  • the control terminal of the transistor 12 yak too the control signal Vctrl. Between the two terminals of the transistor 12, a voltage drop Vds can be tapped.
  • a power loss in the control component 3 that occurs due to energy consumption in the control component 3 is less than a digital power limit value Pset or a power limit value VPmax. It is advantageously achieved by means of the current determination arrangement 60, the power determination arrangement 20 and the control arrangement 50 that the current II flowing through the control component 3 is smaller than an adjustable current limit value Iset.
  • FIG. 1B shows an exemplary development of the energy supply arrangement with circuit arrangement 10 according to FIG. 1A.
  • the output 63 of the current determination arrangement 60 is also connected to an input of the switched-capacitor arrangement 21.
  • two comparators 53, 54 are provided in the control arrangement 50 according to FIG.
  • the first comparator 53 is connected on the input side to the output 22 of the power-determining arrangement 20 and to the output 63 of the current-determining arrangement 60 connected.
  • the second comparator 54 is connected on the input side to the register 68 and the third input 15 of the circuit arrangement 10.
  • the first and second comparators 53, 54 are connected to a computing unit 51 '.
  • the product of the charging current value Hv and the difference between the first voltage and the second voltage Vch_in, Vch_out as the actual power value VP1 can thus be tapped at the output 28 of the switched-capacitor arrangement 21.
  • the actual power value VP1 is supplied to the first input of the subtracter 23.
  • the maximum current value Imax and the charging current value Hv are fed to the first comparator 53.
  • the arithmetic unit 51 ' is designed as a function of
  • the actual power value VP1 that actually drops in the control component 3 is thus advantageously formed and used for comparison with the adjustable power limit value VPmax.
  • an analog preprocessing of the signals to be compared is carried out by means of the two comparators 53, 54, so that the arithmetic unit 51 'comprises only a small number of logic gates connecting with little effort.
  • FIGS. 2A to 2D show exemplary devices for performance determination.
  • FIGS. 2A to 2C show an exemplary switched-capacitor arrangement 21, as can be used in the circuit arrangements 1 according to FIGS. 1A and 1B.
  • FIG. 2D shows an exemplary analog-to-digital converter 29, which can likewise be used in the circuit arrangements 1 according to FIGS. 1A and 1B.
  • FIG. 2A shows a switched-capacitor arrangement 21, comprising a digital-to-analogue converter 45 and a clock generator 46, which is coupled to the digital-to-analogue converter 45.
  • the digital-to-analog converter 45 is the input side of the current limit Iset supplied by N-lines.
  • the current limit Iset is present as a digitally coded value.
  • the digital-to-analog converter 45 On the input side, the digital-to-analog converter 45, the voltage drop Vds is supplied as a reference voltage.
  • the clock generator 46 provides control signals for operation of the digital-to-analog converter 45.
  • the digital-to-analog converter 45 thus performs the conversion of the digitally coded current limit value with the voltage drop Vds as a reference voltage.
  • an output voltage Vout which is the product of the current limit value Iset and the voltage drop Vds, can thus be tapped off at the digital-to-analog converter 45.
  • FIG. 2B likewise shows an exemplary embodiment of the switched-capacitor arrangement 21 with the digital-to-analog converter 45 and the clock generator 46.
  • the digital-to-analog converter 45 is supplied with the current limit values Iset and the first voltage Vch_in and the second voltage Vch_out .
  • the total power value VPtot which is a product of the current limit value Iset and the difference between the first and the second voltage Vch_in, Vch_out, can be tapped off at the digital-to-analog converter 45.
  • FIG. 2C shows another exemplary embodiment of the switched-capacitor arrangement 21 with the digital-to-analog converter 45 and the clock generator 46.
  • the digital-to-analog converter 45 is supplied with the charge current value Hv and the first and the second voltage Vch_in, Vch_out on the input side ,
  • the charging current value Hv is digital coded information which is supplied to the digital-to-analog converter 45 via N lines.
  • the current detection arrangement 60 comprises an analog-to-digital converter for providing a digitally coded charging current value Hv. At the output of the analog-to-digital converter 45 is the
  • Actual power value VPl can be tapped, which is the product of the charging current value Hv and the difference of the first and the second voltage Vch_in, Vch_out.
  • FIG. 2D shows the digital / analogue converter 29, to which the digital power limit value Pset is supplied on the input side by means of M lines and a reference voltage Vref, and a clock generator 46 '.
  • the power limit value VPmax which is a product of the digital power limit value Pset and the reference voltage Vref, can be tapped on the digital-to-analog converter 29.
  • the present as digitally coded power limit Pset information is converted into an analog signal with advantage.
  • FIG. 3 shows an exemplary embodiment of the digital-to-analog converter 45 in the switched-capacitor arrangement 21, as can be used in the circuit arrangements 1 in FIGS. 1A and 1B.
  • the digital-to-analog converter 45 comprises an input capacitor 30, a transfer capacitor 33, an integrator 36 and eight switches 70 to 77.
  • the first input 1 of the circuit arrangement 10, at which the first voltage Vch_in can be tapped, is via the switch 70 connected to a first electrode 31 of the input capacitor 30.
  • the second input 2 of the circuit arrangement 10, to which the second voltage Vch_out can be tapped is linked via the switch 71 to a second electrode 32 of the input capacitor 30.
  • the first electrode 31 of the input capacitor 30 is connected via the switch 72 with a first th electrode 34 of the transfer capacitor 33 is connected.
  • the second electrode 32 of the input capacitor 30 is coupled to the reference potential terminal 8 via the switch 73.
  • the first electrode 34 of the transfer capacitor 33 is also connected via the switch 74 to the reference potential terminal 8 and via the switch 76 to an input 37 of the integrator 36.
  • a second electrode 35 of the transfer capacitor 33 is connected via the switch 75 to the reference potential terminal 8 and via the switch 77 to the input 37 of the integrator 36.
  • An output 38 of the integrator is connected to the output 28 of the switched-capacitor array 21.
  • the integrator 36 comprises an amplifier 39, a feedback capacitor 43 and a switch 44.
  • the input 37 of the integrator is connected to an inverting input 40 of the amplifier 39.
  • a non-inverting input 41 of the amplifier 39 is connected to the reference potential terminal 8.
  • An output 42 of the amplifier 39 is connected to the inverting input 40 of the amplifier 39 via a parallel circuit comprising the feedback capacitor 43 and the switch 44.
  • the output 42 of the amplifier 39 is coupled via the output 39 of the integrator 36 to the output 28 of the switched-capacitor arrangement.
  • the clock generator 46 not shown, is connected to the control terminals of the transistors 44, 70 to 77. The operation of the device and the circuit will be explained in Figs. 4A to 4D, 5A to 5D and 6A to 6H.
  • FIGS. 4A to 4D show an exemplary profile in the multiplier 45 of the switched-capacitor arrangement 21 for providing the total power value VPtot.
  • FIGS. 4A to 4D serve to explain the processes in the switched Capacitor circuit according to Figure 3.
  • the switches are omitted for ease of illustration.
  • the input capacitor 30 is supplied with the first and the second voltage Vch_in, Vch_out.
  • the transfer capacitor 33 is short-circuited.
  • the feedback capacitor 43 is short-circuited. This sets an initial state.
  • the second electrode 32 of the input capacitor 30 is linked to the reference potential connection 8 and the first electrode 31 of the input capacitor 30 is connected to the first electrode 34 of the transfer capacitor 33.
  • the switch 44 is switched to the open position.
  • the first electrode of the transfer capacitor 33 is connected to the reference potential terminal 8 and the second electrode 35 of the transfer capacitor 33 is connected to the input of the integrator 36 according to FIG. 4C.
  • Figure 4D shows the ratios at a value zero of the bit of the current limit Iset.
  • both the first and the second electrode 34, 35 of the transfer capacitor 33 is linked to the reference potential terminal 8. If the last bit of the current limit value Iset has not yet been reached, then the circuit position according to FIG. 4B is subsequently returned to FIG. 4D. The voltage on the input capacitor 30 is further reduced by short-circuiting the first electrode 31 of the input capacitor 30 and the shorted to the first electrode 34 of the transfer capacitor 33. If a value of one is present at the bit of the current limit value I-set, the procedure according to FIG. 4C is followed, and the smaller charge is added to the feedback capacitor 43. If the bit is present in the form of a value zero, then the
  • Transfer capacitor 33 is discharged and there is no increase in the charge on the feedback capacitor 43. This is repeated until the last bit of the current limit Iset is reached. If the register 66 comprises a first number of N bits, the step 4B is performed N times the first number and steps 4C and 4D together the first number N times.
  • FIGS. 5A to 5D show an exemplary method for determining the power limit value VPmax by means of the analog-to-digital converter 29.
  • the input capacitor is fused between the reference voltage Vref and the voltage reference Reference potential connection 8 connected.
  • the further procedure corresponds to FIGS. 4B to 4D. If a value of the digital power limit Pset is present, charge is transferred to the feedback capacitor 43. If a value zero of the corresponding bit of the digital power limit Pset is present, the transfer capacitor 33 is discharged.
  • the power limit value VPmax is advantageously formed and provided on the output side by the integrator.
  • FIGS. 6A to 6H show an example method for determining the difference of the power limit value VPmax and the total power value VPtot.
  • the input capacitor 30 is connected between a reference voltage terminal 7 for supplying the reference voltage Vref and the reference potential terminal 8 and thus at Output of the integrator 36 of the power limit VPmax provided. From this power limit value VPmax, the total power value VPtot is subtracted according to the steps in FIGS. 6E to 6H.
  • the input capacitor 30 is connected between the first input and the second input 1, 2 for supplying the first and the second voltage Vch_in, Vch_out.
  • FIGS 7A to 7B show exemplary developments of the control device 3, as it can be used in the power supply arrangements according to the figures IA and IB.
  • FIG. 7A shows an exemplary embodiment of the control element 3, which comprises a bipolar transistor 12 '.
  • the bipolar transistor 12 ' is designed as an NPN bipolar transistor.
  • a controlled path of the bipolar transistor 12 ' is connected between the first and second terminals 4, 5.
  • a control terminal of the bipolar transistor 12 ', the control voltage Vctrl is supplied.
  • a PNP bipolar transistor may be used.
  • FIG. 7B shows a further exemplary embodiment of the control element 3, comprising a field-effect transistor 12 ", which is connected between the first connection and the second connection 4, 5 of the control component 3 and is supplied with the control voltage Vctrl at a control connection.
  • the field effect transistor 12 " is realized as a self-blocking p-channel metal-oxide-semiconductor field-effect transistor.
  • FIG. 8 shows an exemplary embodiment of a current determination arrangement 60 ', as can be used in the circuit arrangements 10 of FIGS. 1A and 1B.
  • the Current determination arrangement 60 ' according to FIG. 8 comprises a Hall sensor 64 and an evaluation circuit 69 to which the Hall sensor 64 is connected on the input side and the output side.
  • the second input 2 and the second output 11 of the circuit 10 are connected by means of a line 62.
  • the Hall sensor 64 is arranged on a semiconductor body, which comprises the circuit arrangement 10, that a magnetic field generated by the current Il enters or leaves the Hall sensor 64 in the semiconductor body.
  • the evaluation circuit 69 provides the Hall current Ih.
  • a Hall voltage Uh can be tapped off, which is fed to the evaluation circuit 69, which determines therefrom the charging current value Hv and provides it at an output.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Dc-Dc Converters (AREA)
  • Secondary Cells (AREA)

Abstract

Die Schaltungsanordnung zur Energieversorgung umfasst einen ersten und einen zweiten Eingang (1, 2), einen ersten Ausgang (9)und eine Leistungsermittlungsanordnung (20). Der erste Eingang (1) dient zum Zuführen einer ersten Spannung (Vch in), die an einem ersten Anschluss (4) eines ankoppelbaren Steuerbauelements (3) abgreifbar ist. Der zweite Eingang (2) ist zum Zuführen einer zweiten Spannung (Vch_out) vorgesehen, die an einem zweiten Anschluss (5) des ankoppelbaren Steuerbauelements (3) abgreifbar ist. Mittels des ersten Ausgangs (9) wird ein Steuersignal (Vctrl) an einen Steueranschluss (6) des ankoppelbaren Steuerbauelements (3) zur Steuerung der Energieversorgung einer elektrischen Last abgegeben. Die Leistungsermittlungsanordnung (20) umfasst eine Switched-Capacitor-Anordnung (21), die eingangsseitig mit dem ersten und dem zweiten Eingang (1, 2) der Schaltungsanordnung (10) und ausgangsseitig mit dem ersten Ausgang (9) der Schaltungsanordnung (10) gekoppelt ist.

Description

Beschreibung
SCHALTUNGSANORDNUNG ZUR ENERGIEVERSORGUNG EINER BATTERIE UND ZUGEHÖRIGES VERFAHREN
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Energieversorgung, eine Energieversorgungsanordnung, eine Verwendung der Energieversorgungsanordnung und ein Verfahren zum Aufladen einer Batterie.
Derartige Schaltungsanordnungen zur Energieversorgung sind zum Aufladen einer wiederaufladbaren Batterie einsetzbar.
Dokument US 6,664,765 B2 beschreibt eine Batterieladeanordnung mit einer Leistungsbegrenzung. Die Anordnung umfasst ei- nen Schaltkreis zur LadungsSteuerung, einen Schaltkreis zur Strommessung sowie eine Steueranordnung mit einem Analog- Digital-Wandler, einer Recheneinheit und einem Speicher.
Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsan- Ordnung zur Energieversorgung, eine Energieversorgungsanordnung und ein Verfahren zum Aufladen einer Batterie bereitzustellen, mit denen eine Leistung in einem Steuerbauelement ermittelt und die kostengünstig realisiert werden können.
Diese Aufgabe wird mit dem Gegenstand der Patentansprüche 1 und 23 sowie dem Verfahren gemäß dem Patentanspruch 28 gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche.
Erfindungsgemäß umfasst die Schaltungsanordnung einen ersten und einen zweiten Eingang, einen ersten Ausgang und eine Leistungsermittlungsanordnung. Der erste Eingang der Schaltungsanordnung ist mit einem ersten Anschluss eines ankoppel- baren Steuerbauelements verbunden. Ebenso ist der zweite Eingang der Schaltungsanordnung mit einem zweiten Anschluss des ankoppelbaren Steuerbauelements verbunden. Der erste Ausgang der Schaltungsanordnung ist mit einem Steueranschluss des an- koppelbaren Steuerbauelements gekoppelt. Die Leistungsermitt- lungsanordnung umfasst eine Switched-Capacitor-Anordnung. Eingangsseitig ist die Switched-Capacitor-Anordnung mit dem ersten und dem zweiten Eingang der Schaltungsanordnung gekoppelt. An einem Ausgang ist die Switched-Capacitor-Anordnung mit einem Ausgang der Leistungsermittlungsanordnung gekoppelt. Der Ausgang der Leistungsermittlungsanordnung ist wiederum mit dem ersten Ausgang gekoppelt.
An dem ersten Anschluss des ankoppelbaren Steuerbauelements ist eine erste Spannung abgreifbar, welche der Schaltungsanordnung über den ersten Eingang zugeleitet wird. Entsprechend ist an dem zweiten Anschluss des ankoppelbaren Steuerbauelements eine zweite Spannung abgreifbar. Die zweite Spannung wird der Schaltungsanordnung über den zweiten Eingang zuge- führt. An dem ersten Ausgang der Schaltungsanordnung wird ein Steuersignal bereitgestellt, das dem Steueranschluss des ankoppelbaren Steuerbauelements zugeleitet wird. Der Switched- Capacitor-Anordnung werden eingangsseitig die erste und die zweite Spannung zugeführt. Die Schaltungsanordnung ist derart ausgelegt, dass an dem ersten Ausgang der Schaltungsanordnung, der mit einem Ausgang der Leistungsermittlungsanordnung gekoppelt ist, ein Steuersignal in Abhängigkeit von einem Signal an dem ersten Ausgang der Switched-Capacitor-Anordnung abgreifbar ist.
Mit Vorteil werden zur Leistungsermittlung die erste und die zweite Spannung, welche an den beiden Anschlüssen des ankoppelbaren Steuerbauelements abgreifbar sind, berücksichtigt. Mit Vorteil ist die Switched-Capacitor-Anordnung zur Leistungsermittlung kostengünstig realisierbar.
Die Switched-Capacitor-Anordnung kann zur Verarbeitung elekt- rischer Größen, insbesondere elektrischer Messgrößen vorgesehen sein. Die Switched-Capacitor-Anordnung kann zur Ermittlung einer elektrischen Leistung eingesetzt sein.
In einer Ausführungsform ist die Switched-Capacitor-Anordnung als Multiplikator ausgebildet. Die Switched-Capacitor- Anordnung kann ein Multiplizierglied und einen Taktgenerator umfassen. Die Switched-Capacitor-Anordnung kann dazu realisiert sein, einen digital kodierten Wert mit einem analogen Wert zu multiplizieren. Der digital kodierte Wert kann ein digital kodierter Stromwert sein. Der analoge Wert kann eine Spannung sein. Der analoge Wert ist bevorzugt eine Spannungsdifferenz. Die Switched-Capacitor-Anordnung kann ausgelegt sein, eine Differenz der ersten und der zweiten Spannung mit dem Stromwert zu multiplizieren. Es ist ein Vorteil der Leis- tungsermittlungsanordnung mit der Switched-Capacitor- Anordnung, dass sie mit geringem Aufwand realisierbar ist, da kein zusätzlicher Analog-Digital-Wandler zur Umwandlung des analogen Wertes der Spannungsdifferenz in einen digital kodierten Wert für eine Multiplikation in Digitaltechnik oder alternativ kein zusätzlicher Digital-Analog-Wandler zur Umwandlung des digital kodierten Stromwerts für eine Multiplikation in Analogtechnik erforderlich ist.
Der Stromwert kann als digital kodierter Stromgrenzwert der Schaltungsanordnung und damit dem Multiplizierglied zugeführt sein. Der Stromgrenzwert kann über einen Bus, insbesondere einem seriellen Bus, der Schaltungsanordnung zuführbar sein. In einer alternativen Ausführungsform ist der Stromgrenzwert fest oder programmierbar in der Schaltungsanordnung abgelegt. Der Stromgrenzwert kann in einem Register mit einer ersten Anzahl N Bits gespeichert sein. Alternativ kann der Stromwert aus einem durch das Steuerbauelement fließenden Ladestrom er- mittelt und dem Multiplizierglied bereitgestellt werden. Das Multiplizierglied in der Switched-Capacitor-Anordnung kann als Digital-Analog-Wandler realisiert sein.
In einer Weiterbildung umfasst das Multiplizierglied einen Eingangskondensator, einen Transferkondensator und einen Integrator. In einer Ausführungsform weist der Integrator einen Verstärker, einen Kopplungskondensator und einen Schalter auf. Die Kopplungen und Verbindungen innerhalb des Multiplizierglieds können Schalter umfassen. Die Schalter können als Feldeffekttransistoren ausgeführt sein. In einer Ausführungsform können der Eingangskondensator, der Transferkondensator und der Kopplungskondensator den gleichen Kapazitätswert aufweisen. Da bei dieser Ausführungsform keine Skalierung zwischen den drei Kondensatoren vorgesehen ist, sind mit Vorteil die drei Kondensatoren auf einer kleinen Fläche realisierbar.
In einer alternativen Ausführungsform umfasst das Multiplizierglied einen ersten Spannungsteiler, der zwischen den ersten Eingang der Schaltungsanordnung und einer ersten Elektro- de des Eingangskondensators geschaltet ist. Entsprechend kann ein zweiter Spannungsteiler zwischen den zweiten Eingang der Schaltungsanordnung und einer zweiten Elektrode des Eingangskondensators geschaltet sein. Mit Vorteil sind eine erste und eine zweite Spannung auch mit höheren Werten verarbeitbar. Der Eingangs- und/oder der Transfer- und/oder der Kopplungs- kondensator können als Polysilizium-Kondensatoren oder alternativ als Metallkondensatoren ausgebildet sein. In einer Weiterbildung weist die Leistungsermittlungsanord- nung einen Subtrahierer auf, der zwischen den Ausgang der Switched-Capacitor-Anordnung und den Ausgang der Leistungser- mittlungsanordnung geschaltet ist. Der Subtrahierer kann dazu an einem ersten Eingang mit dem Ausgang der Switched- Capacitor-Anordnung verbunden sein. Dem Subtrahierer kann an einem zweiten Eingang ein Leistungsgrenzwert zuleitbar sein.
In einer Ausführungsform kann der Schaltungsanordnung ein di- gitaler Leistungsgrenzwert zugeführt sein. In einer Weiterbildung kann der digitale Leistungsgrenzwert mittels eines Busses der Schaltungsanordnung zugeleitet sein. Der Leistungsgrenzwert kann in einem Register mit einer zweiten Anzahl M Bits speicherbar sein. Die Leistungsermittlungsanord- nung kann einen weiteren Digital-Analog-Wandler umfassen, der zum Bereitstellen eines Leistungsgrenzwertes als analoges Signal aus einem digitalen Leistungsgrenzwert vorgesehen ist. Dem Subtrahierer kann ein analoger Leistungsgrenzwert zugeleitet werden. Der Subtrahierer kann als Differenzverstärker ausgebildet sein. Alternativ kann der Subtrahierer als Kompa- rator realisiert sein.
In einer Ausführungsform weist die Leistungsermittlungsanord- nung eine Korrektureinrichtung auf, die eingangsseitig mit dem Ausgang des Subtrahierers und ausgangsseitig mit dem Ausgang der Leistungsermittlungsanordnung verbunden ist. Der Korrektureinrichtung kann der Stromgrenzwert zugeführt sein. Die Korrektureinrichtung ist zum Bereitstellen eines maximalen Stromwerts vorgesehen. Die Korrektureinrichtung kann ei- nen linearen Verstärker, auch Proportional-Verstärker bezeichnet, aufweisen. Sie kann zusätzlich einen Integrator und/oder einen Differenziator umfassen. In einer Weiterbildung weist die Schaltungsanordnung einen zweiten Ausgang auf, so dass ein Ladestrom, welcher durch das ankoppelbare Steuerbauelement fließt, dem zweiten Eingang der Schaltungsanordnung zugeleitet und über den zweiten Ausgang der Schaltungsanordnung abgegeben werden kann. In einer Ausführungsform weist die Schaltungsanordnung eine Stromermittlungsanordnung auf, welche zwischen den zweiten Eingang und den zweiten Ausgang der Schaltungsanordnung geschaltet ist und durch die der Ladestrom fließt. Die Stromermittlungsan- Ordnung kann dazu eingerichtet sein, einen Ladestromwert des Ladestroms zu ermitteln. In einer Ausführungsform weist die Stromermittlungsanordnung einen Widerstand auf, der den zweiten Eingang und den zweiten Ausgang der Schaltungsanordnung verbindet. Die Stromermittlungsanordnung kann eine Spannungs- abgriffsschaltung zur Ermittelung des Ladestromwertes aus einem Spannungsabfall über dem Widerstand umfassen.
In einer Ausführungsform kann ein Ausgang der Stromermittlungsanordnung mit der Switched-Capacitor-Anordnung zur Be- reitstellung des Ladestromwertes als Stromwert verbunden sein. In einer Ausführungsform kann der Stromwert ein analoger Wert sein. In einer bevorzugten Ausführungsform liegt der Stromwert als digital kodierter Wert vor.
In einer Weiterbildung umfasst die Schaltungsanordnung eine
Steuerungsanordnung. Diese ist eingangsseitig mit dem Ausgang der Leistungsermittlungsanordnung und ausgangsseitig mit dem ersten Ausgang der Schaltungsanordnung verbunden. Die Steuerungsanordnung ist zum Bereitstellen des Steuersignals ausge- legt.
In einer Weiterbildung ist die Steuerungsanordnung eingangsseitig mit einem Ausgang der Stromermittlungsanordnung zur Zuführung des Ladestromwertes verbunden. Die Steuerungsanordnung ist dazu eingerichtet, einen Vergleich des Ladestromwertes und des maximalen Stromwertes durchzuführen und das Steuersignal in Abhängigkeit von dem Vergleich bereitzustellen.
In einer Weiterbildung weist die Schaltungsanordnung einen dritten Eingang auf, über den die Steuerungsanordnung mit einem Anschluss einer ankoppelbaren Batterie koppelbar ist. Der Steuerungsanordnung kann ein Spannungsgrenzwert zuführbar sein. Der Spannungsgrenzwert kann in einem Register mit einer dritten Anzahl L Bits speicherbar sein. Die Steuerungsanordnung kann somit zu einem Vergleich der Batteriespannung und des Spannungsgrenzwertes und zur Abgabe des Steuersignals in Abhängigkeit des Vergleichs ausgelegt sein. In einer alterna- tiven Ausführungsform ist die Steuerungsanordnung mit dem zweiten Ausgang der Schaltungsanordnung zur Zuführung der Batteriespannung verbunden.
Die Steuerungsanordnung kann eine digitale Recheneinheit auf- weisen. Die Steuerungsanordnung kann einen ersten und einen zweiten Komparator umfassen. Der erste Komparator ist ein- gangsseitig mit dem Ausgang der Leistungsermittlungsanordnung und dem Ausgang der Stromermittlungsanordnung verbunden. Dem ersten Komparator sind somit eingangsseitig der maximale Stromwert und der Ladestromwert zugeführt. Ausgangsseitig ist an dem ersten Komparator ein Signal als Ergebnis eines Vergleichs des maximalen Stromwerts und des Ladestromwerts abgreifbar. Dem zweiten Komparator sind eingangsseitig die Batteriespannung und der Spannungsgrenzwert zugeleitet. Aus- gangsseitig ist an dem zweiten Komparator ein, in Abhängigkeit eines Vergleiches zwischen der Batteriespannung und dem Spannungsgrenzwert bereitgestelltes Signal abgreifbar. Gemäß einem Aspekt des vorgeschlagenen Prinzip umfasst eine Energieversorgungsanordnung eine Schaltungsanordnung wie oben beschrieben sowie ein Steuerbauelement, das an dem ersten und dem zweiten Anschluss mit dem ersten beziehungsweise zweiten Eingang der Schaltungsanordnung und an dem Steueranschluss mit dem ersten Ausgang der Schaltungsanordnung verbunden ist. In einer Ausführungsform weist das Steuerbauelement einen Transistor auf. Der Transistor kann als Bipolartransistor ausgebildet sein. In einer anderen Ausführungsform ist der Transistor als Feldeffekttransistor realisiert. Alternativ umfasst das Steuerbauelement eine Darlington-Schaltung.
In einer Ausführungsform weist die Energieversorgungsanordnung eine Gleichspannungsquelle auf, welche mit dem ersten Anschluss des Steuerbauelements verbunden ist. Bevorzugt ist die Gleichspannungsquelle als Netzteil realisiert. Das Netzteil kann als Steckernetzteil ausgebildet sein.
Die Energieversorgungsanordnung kann zum Betreiben einer e- lektrischen Last wie beispielsweise einer Beleuchtungsvorrichtung oder einer Anzeigevorrichtung verwendet sein. Die Energieversorgungsanordnung ist bevorzugt zum Laden einer wiederaufladbaren Batterie verwendbar. Die Batterie ist mit dem zweiten Anschluss des Steuerbauelementes koppelbar.
Die Schaltungsanordnung kann auf einem Halbleiterkörper realisiert sein. In einer alternativen Ausführungsform kann der Halbleiterkörper zusätzlich auch das Steuerbauelement umfassen.
Nach dem vorgeschlagenen Prinzip sieht ein Verfahren zur E- nergieversorgung, insbesondere zum Aufladen einer Batterie, folgende Schritte vor: Ein Ladestrom fließt durch ein Steuer- bauelement zu einer elektrischen Last und wird von dem Steuerbauelement gesteuert. Die elektrische Last kann insbesondere eine Batterie sein. Ein Gesamtleistungswert wird in Abhängigkeit von einem Spannungsabfall an dem Steuerbauelement und einem Stromgrenzwert ermittelt. Der Gesamtleistungswert wird mit einem Leistungsgrenzwert verglichen. Ein Steuersignal wird in Abhängigkeit von dem Vergleichsergebnis bereitgestellt und dem Steuerbauelement zugeleitet. Somit wird mit Vorteil das Steuerbauelement entsprechend dem Leistungsgrenz- wert eingestellt.
Bevorzugt wird der Gesamtleistungswert durch eine Multiplikation des Spannungsabfalls an dem Steuerbauelement mit dem Stromgrenzwert mittels einer Switched-Capacitor-Schaltung er- mittelt.
Zusammenfassend hat das erfindungsgemäße Prinzip folgende
Vorteile:
- Das Steuerbauelement wird in Abhängigkeit von einer über dem Steuerbauelement abfallenden Spannung eingestellt. Die in dem Steuerbauelement abfallende Leistung, welche eine Verlustleistung ist, kann kleiner als der Leistungsgrenzwert eingestellt werden. Damit wird das Steuerbauelement vor thermischer Überlastung geschützt und kann entsprechend dem ein- stellbaren Leistungsgrenzwert entworfen werden.
Die Leistungsermittlung erfolgt mittels einer Switched- Capacitor-Anordnung und ist daher sehr kosteneffektiv realisierbar .
Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Bauelemente tragen die gleichen Bezugszeichen. Insoweit sich Schaltungsteile oder Bauelemente in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.
Figuren IA und IB zeigen beispielhafte Ausführungsformen einer Energieversorgungsanordnung mit einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip.
Figuren 2A bis 2D zeigen beispielhafte Vorrichtungen zum Bestimmen einer Leistung.
Figur 3 zeigt eine beispielhafte Ausführungsform eines Ana- log-Digital-Wandlers in der Switched-Capacitor-Anordnung.
Figuren 4A bis 4D zeigen beispielhafte Verfahrensschritte zur Ermittlung eines Gesamtleistungswertes.
Figuren 5A bis 5D zeigen beispielhafte Verfahrensschritte zur Ermittlung eines Leistungsgrenzwertes.
Figuren 6A bis 6H zeigen beispielhafte Verfahrensschritte zur Bestimmung einer Differenz zwischen Leistungsgrenzwert und Gesamtleistungswert.
Figuren 7A und 7B zeigen beispielhafte Ausführungsformen eines Steuerbauelementes.
Figur 8 zeigt eine weitere beispielhafte Ausführungsform einer Stromermittlungsanordnung.
Figur IA zeigt eine beispielhafte Ausführungsform der Energieversorgungsanordnung mit einer Schaltungsanordnung 10 nach dem vorgeschlagenen Prinzip, einem Netzteil 13, einem Steuerbauelement 3 und einer Batterie 14. Die Schaltungsanordnung 10 umfasst eine Leistungsermittlungsanordnung 20, eine Steuerungsanordnung 50, eine Stromermittlungsanordnung 60 und drei Register 66, 67, 68. Die Leistungsermittlungsanordnung 20 ist eingangsseitig mit einem ersten Eingang 1 und mit einem zwei- ten Eingang 2 der Schaltungsanordnung 10 verbunden. Weiter ist die Leistungsermittlungsanordnung 20 eingangsseitig mit einem Register 66 zur Zuführung eines Stromgrenzwertes Iset und mit einem Register 67 die Zuführung eines digitalen Leistungsgrenzwertes Pset gekoppelt. Die Leistungsermittlungsan- Ordnung 20 umfasst eine Switched-Capacitor-Anordnung 21, der an einem Ausgang 28 ein erster Eingang 24 eines Subtrahierer 23 nachgeschaltet ist. An einem Ausgang 26 des Subtrahierers 23 ist eine Korrektureinrichtung 27 angeschlossen, die eingangsseitig mit dem Register 66 verbunden ist. Ein Ausgang 22 der Leistungsermittlungsanordnung ist mit einem Ausgang der Korrektureinrichtung 27 verbunden. Weiter umfasst die Leistungsermittlungsanordnung 20 einen Digital-Analog-Wandler 29, der eingangsseitig mit einem Register 67 und ausgangsseitig mit einem zweiten Eingang des Subtrahierers 25 verbunden ist.
Die Schaltungsanordnung 10 weist weiter einen zweiten Ausgang
11 auf. Der zweite Eingang 2 und der zweite Ausgang 11 sind mittels der Stromermittlungsanordnung 60 gekoppelt. Die Stromermittlungsanordnung 60 weist einen Widerstand 61 auf, der an einem Anschluss mit dem zweiten Eingang 2 und an einen weiteren Anschluss mit dem zweiten Ausgang 11 gekoppelt ist. Ein Ausgang 63 der Stromermittlungsanordnung 60 ist mit einem Eingang der Steuerungsanordnung 50 verbunden. Ferner ist die Steuerungsanordnung mit dem Ausgang 22 der Leistungsermitt- lungsanordnung 20, mit einem Register 68 zur Zuführung eines Spannungsgrenzwertes Vset und mit einem dritten Eingang 15 der Schaltungsanordnung 10 verbunden. Die Steuerungsanordnung 50 weist eine Recheneinheit 51 und einen Ausgangstreiber 52 auf, der zwischen der Recheneinheit 51 und einem ersten Ausgang 9 der Schaltungsanordnung geschaltet ist. Die Recheneinheit 51 ist mit den Eingängen der Steuerungsanordnung 50 verbunden .
Das Steuerbauelement 3 umfasst einen Transistor 12, der zwischen einem ersten und einem zweiten Anschluss 4, 5 des Steuerbauelements 3 geschaltet ist. Ein Steueranschluss des Transistors 12 ist mit dem ersten Ausgang 9 der Schaltungsanord- nung 10 verbunden. Der erste Anschluss 4 des Steuerbauelements 3 ist mit dem ersten Eingang 1 der Schaltungsanordnung 10 wie auch dem Netzteil 13 verbunden. Der zweite Anschluss 5 des Steuerbauelements 3 ist mit dem zweiten Eingang 2 der Schaltungsanordnung 10 verbunden. Der erste Ausgang 9 der Schaltungsanordnung 10 ist mit einem Steueranschluss des
Transistors 12 gekoppelt. Am zweiten Ausgang 11 der Schaltungsanordnung 10 ist eine Batterie 14 angeschlossen. Ein Abgriff zwischen dem zweiten Ausgang 11 und der Batterie 14 ist mit dem dritten Eingang 15 verbunden.
An dem ersten und dem zweiten Eingang 1, 2 der Schaltungsanordnung 10 sind eine erste und eine zweite Spannung Vch_in, Vch_out abgreifbar, die der Leistungsermittlungsanordnung 20 und der von der Leistungsermittlungsanordnung 20 umfassten Switched-Capacitor-Anordnung 21 zugeleitet werden. Die erste und die zweite Spannung Vch_in, Vch_out liegen als analoge Werte, insbesondere als wertkontinuierliche Werte, vor. Der Leistungsermittlungsanordnung 20 und damit der Switched- Capacitor-Anordnung 21 wird ebenso ein Stromgrenzwert Iset zugeführt. Der Stromgrenzwert Iset ist digital kodiert, insbesondere wertdiskret . Aus diesen drei Eingangswerten wird mittels der Switched-Capacitor-Anordnung 21 ein Gesamtleistungswert VPtot ermittelt, der dem ersten Eingang 24 des Sub- trahierers 23 zugeleitet wird. Der Gesamtleistungswert VPtot liegt als analoger Wert, insbesondere als wertkontinuierlicher Wert, vor. Die Switched-Capacitor-Anordnung 21 führt somit eine Digital-Analog-Wandlung mit gleichzeitiger Multipli- kation durch. Die Faktoren dieser Multiplikation sind der Stromgrenzwert Iset und die Differenz zwischen der ersten Spannung Vch_in und der zweiten Spannung Vch_out .
Ein digitaler Leistungsgrenzwert Pset wird von dem Digital- Analog-Wandler 29 in einen analogen Leistungsgrenzwert VPmax übergeführt und dem zweiten Eingang des Subtrahierers 23 zugeleitet. An dem Ausgang 26 des Subtrahierers 23 ist ein Signal in Abhängigkeit der Subtraktion des Gesamtleistungswerts VPtot abzüglich des Leistungsgrenzwert VPmax abgreifbar und wird der Korrektureinrichtung 27 zugeführt. Ebenso wird der Stromgrenzwert Iset der Korrektureinrichtung 27 zugeleitet. Die Korrektureinrichtung 27 stellt einen maximalen Stromwert Imax in Abhängigkeit von dem Signal, das ausgangsseitig an dem Subtrahierer 23 abgreifbar ist, dem Stromgrenzwert Iset und einem Taktsignal CLK bereit. Der maximale Stromwert Imax kann in digitalisierter Form bereitgestellt werden.
Durch die Stromermittlungsanordnung fließt der Ladestrom II. Die mit den beiden Anschlüssen des Transistors 61 gekoppelte Spannungsabgriffsschaltung 59 ist dazu ausgelegt, ausgangsseitig einen Ladestromwert Hv an dem Ausgang 63 der Stromermittlungsanordnung 60 bereitzustellen.
Der Steuerungsanordnung 50 werden somit der maximale Strom- wert Imax, der Ladestromwert Hv, der Spannungsgrenzwert Vset und die Batteriespannung Vbat zugeleitet. Mittels der Recheneinheit 51 in der Steuerungsanordnung 50 wird der maximale Stromwert Imax mit dem Ladestromwert Hv und der Spannungs- grenzwert Vset mit der Batteriespannung Vbat verglichen. Entsprechend den Vergleichsergebnissen wird von der Recheneinheit 51 über den Ausgangstreiber 52 die SteuerSpannung Vctrl an dem Ausgang 9 der Schaltungsanordnung 10 bereitgestellt. Dem Steueranschluss des Transistors 12 wird das Steuersignal Vctrl zugleitet. Zwischen den beiden Anschlüsse des Transistors 12 ist ein Spannungsfall Vds abgreifbar.
Mit Vorteil wird mittels der Schaltungsanordnung 10 erreicht, dass eine Verlustleistung im Steuerbauelement 3, die aufgrund eines Energieverbrauchs im Steuerbauelement 3 auftritt, kleiner als ein digitaler Leistungsgrenzwert Pset beziehungsweise ein Leistungsgrenzwert VPmax ist. Mit Vorteil ist mittels der Stromermittlungsanordnung 60, der Leistungsermittlungsanord- nung 20 und der Steuerungsanordnung 50 erzielt, dass der durch das Steuerbauelement 3 fließende Strom Il kleiner als ein einstellbarer Stromgrenzwert Iset ist. Mit Vorteil ist mittels der Steuerungsanordnung 20 und der Zuführung der Batteriespannung Vbat erreicht, dass die Batteriespannung Vbat maximal die Höhe des Spannungsgrenzwertes Vset erreicht.
Figur IB zeigt eine beispielhafte Weiterbildung der Energieversorgungsanordnung mit Schaltungsanordnung 10 gemäß Figur IA. Im Unterschied zur Schaltungsanordnung 10 gemäß Figur IA ist in der Schaltungsanordnung 10 gemäß Figur IB der Ausgang 63 der Stromermittlungsanordnung 60 auch mit einem Eingang der Switched-Capacitor-Anordnung 21 verbunden.
Im Unterschied zur Steuerungsanordnung 50 gemäß Figur IA sind in der Steuerungsanordnung 50 gemäß Figur IB zwei Komparato- ren 53, 54 vorgesehen. Der erste Komparator 53 ist eingangs- seitig mit dem Ausgang 22 der Leistungsermittlungsanordnung 20 sowie mit dem Ausgang 63 der Stromermittlungsanordnung 60 verbunden. Der zweite Komparator 54 ist eingangsseitig mit dem Register 68 und dem dritten Eingang 15 der Schaltungsanordnung 10 verknüpft. Ausgangsseitig sind der erste und zweite Komparator 53, 54 mit einer Recheneinheit 51' verbunden.
An dem Ausgang 28 der Switched-Capacitor-Anordnung 21 ist somit das Produkt aus dem Ladestromwert Hv und der Differenz der ersten Spannung und der zweiten Spannung Vch_in, Vch_out als Istleistungswert VPl abgreifbar. Der Istleistungswert VPl wird dem ersten Eingang des Subtrahierers 23 zugeführt. Dem ersten Komparator 53 werden eingangsseitig der maximale Stromwert Imax sowie der Ladestromwert Hv zugeleitet. Dem zweiten Komparator 54 werden eingangsseitig der Spannungsgrenzwert Vset und die Batteriespannung Vbat zugeführt. Die Recheneinheit 51' ist dazu ausgelegt, in Abhängigkeit der
Vergleichsergebnisse das Steuersignal Vctrl mittels des Ausgangstreibers 52 bereitzustellen.
Mit Vorteil wird somit der tatsächlich in dem Steuerbauele- ment 3 abfallende Istleistungswert VPl gebildet und zum Vergleich mit dem einstellbaren Leistungsgrenzwert VPmax herangezogen. Mit Vorteil wird mittels der beiden Komparatoren 53, 54 eine analoge Vorverarbeitung der zu vergleichenden Signale durchgeführt, sodass die Recheneinheit 51' aufwandsarm nur eine geringe Anzahl von verknüpfenden Logikgattern umfasst.
Figuren 2A bis 2D zeigen beispielhafte Vorrichtungen für eine Leistungsbestimmung. Figuren 2A bis 2C zeigen eine beispielhafte Switched-Capacitor-Anordnung 21, wie sie in den Schal- tungsanordnungen 1 gemäß Figuren IA und IB einsetzbar ist. Figur 2D zeigt einen beispielhaften Analog-Digital-Wandler 29, der ebenfalls in den Schaltungsanordnungen 1 gemäß Figuren IA und IB verwendbar ist. Figur 2A zeigt eine Switched-Capacitor-Anordnung 21, umfassend einen Digital-Analog-Wandler 45 und eine Taktgenerator 46, der mit dem Digital-Analog-Wandler 45 gekoppelt ist. Dem Digital-Analog-Wandler 45 wird eingangsseitig der Stromgrenzwert Iset mittels N-Leitungen zugeführt. Der Stromgrenzwert Iset liegt als digital codierter Wert vor. Eingangsseitig wird dem Digital-Analog-Wandler 45 der Spannungsabfall Vds als BezugsSpannung zugeführt. Der Taktgenerator 46 stellt Steuersignale zum Betrieb des Digital-Analog-Wandler 45 bereit. Der Digital-Analog-Wandler 45 führt somit die Wandlung des digital kodierten Stromgrenzwertes mit dem Spannungsabfall Vds als Bezugsspannung durch. Ausgangsseitig sind somit an dem Digital-Analog-Wandler 45 eine AusgangsSpannung Vout abgreifbar, die das Produkt aus dem Stromgrenzwert Iset und dem Spannungsabfall Vds ist.
Figur 2B zeigt ebenfalls eine beispielhafte Ausführungsform der Switched-Capacitor-Anordnung 21 mit dem Digital-Analog- Wandler 45 und dem Taktgenerator 46. Eingangsseitig werden dem Digital-Analog-Wandler 45 der Stromgrenzwerte Iset sowie die erste Spannung Vch_in und die zweite Spannung Vch_out zugeführt. Ausgangsseitig ist an dem Digital-Analog-Wandler 45 der Gesamtleistungswert VPtot abgreifbar, welcher ein Produkt aus dem Stromgrenzwert Iset und der Differenz aus der ersten und der zweiten Spannung Vch_in, Vch_out ist.
Figur 2C zeigt eine andere beispielhafte Ausführungsform der Switched-Capacitor-Anordnung 21 mit dem Digital-Analog- Wandler 45 und dem Taktgenerator 46. Dem Digital-Analog- Wandler 45 werden eingangsseitig der Ladestromwert Hv und die erste sowie die zweite Spannung Vch_in, Vch_out zugeleitet. Gemäß Figur 2C liegt der Ladestromwert Hv als digital codierte Information vor, welche über N-Leitungen dem Digital-Analog-Wandler 45 zugeführt wird. Gegebenenfalls umfasst die Stromermittlungsanordnung 60 einen Analog-Digital-Wandler zum Bereitstellen eines digital codierten Ladestromwertes Hv. An dem Ausgang des Analog-Digital-Wandlers 45 ist der
Ist-Leistungswert VPl abgreifbar, welcher das Produkt aus dem Ladestromwert Hv und der Differenz der ersten und der zweiten Spannung Vch_in, Vch_out ist.
Figur 2D zeigt den Digital-Analog-Wandler 29, dem eingangs- seitig der digitale Leistungsgrenzwert Pset mittels M- Leitungen und eine Referenzspannung Vref zugeführt werden, und einen Taktgenerator 46 ' . Ausgangsseitig ist an dem Digi- tal-Analog-Wandler 29 der Leistungsgrenzwert VPmax abgreif- bar, welcher ein Produkt aus dem digitalen Leistungsgrenzwert Pset und der Referenzspannung Vref ist. Somit ist mit Vorteil der als digital codierter Leistungsgrenzwert Pset vorliegende Information in ein Analogsignal gewandelt.
Figur 3 zeigt eine beispielhafte Ausführungsform des Digital- Analog-Wandlers 45 in der Switched-Capacitor-Anordnung 21, wie sie in den Schaltungsanordnungen 1 in den Figuren IA und IB einsetzbar ist. Der Digital-Analog-Wandler 45 umfasst einen Eingangskondensator 30, einen Transferkondensator 33, ei- nen Integrator 36 und acht Schalter 70 bis 77. Der erste Eingang 1 der Schaltungsanordnung 10, an dem die erste Spannung Vch_in abgreifbar ist, ist über den Schalter 70 mit einer ersten Elektrode 31 des Eingangskondensators 30 verbunden. Entsprechend ist der zweite Eingang 2 der Schaltungsanordnung 10, an dem die zweite Spannung Vch_out abgreifbar ist, über den Schalter 71 mit einer zweiten Elektrode 32 des Eingangs- kondensators 30 verknüpft. Die erste Elektrode 31 des Eingangskondensators 30 ist über den Schalter 72 mit einer ers- ten Elektrode 34 des Transferkondensators 33 verbunden. Die zweite Elektrode 32 des Eingangskondensators 30 ist über den Schalter 73 mit dem Bezugspotenzialanschluss 8 gekoppelt. Die erste Elektrode 34 des Transferkondensators 33 ist über den Schalter 74 ebenfalls mit dem Bezugspotenzialanschluss 8 sowie über den Schalter 76 mit einem Eingang 37 des Integrators 36 verbunden. Eine zweite Elektrode 35 des Transferkondensators 33 ist über den Schalter 75 mit dem Bezugspotenzialanschluss 8 und über den Schalter 77 mit dem Eingang 37 des In- tegrators 36 verbunden. Ein Ausgang 38 des Integrators ist mit dem Ausgang 28 der Switched-Capacitor-Anordnung 21 verbunden .
Der Integrator 36 umfasst einen Verstärker 39, einen Rück- kopplungskondensator 43 und einen Schalter 44. Der Eingang 37 des Integrators ist mit einem invertierenden Eingang 40 des Verstärkers 39 verbunden. Ein nicht-invertierender Eingang 41 des Verstärkers 39 ist an dem Bezugspotenzialanschluss 8 angeschlossen. Ein Ausgang 42 des Verstärkers 39 ist über eine Parallelschaltung, umfassend den Rückkopplungskondensator 43 und den Schalter 44, mit dem invertierenden Eingang 40 des Verstärkers 39 verbunden. Der Ausgang 42 des Verstärkers 39 ist über den Ausgang 39 des Integrators 36 mit dem Ausgang 28 der Switched-Capacitor-Anordnung gekoppelt. Der nicht gezeig- te Taktgenerator 46 ist mit den Steueranschlüssen der Transistoren 44, 70 bis 77 verbunden. Die Funktion des Bauelemente und der Schaltung werden in den Figuren 4A bis 4D, 5A bis 5D und 6A bis 6H erläutert.
Figuren 4A bis 4D zeigen einen beispielhaften Verlauf in dem Multiplizierglied 45 der Switched-Capacitor-Anordnung 21 zum Bereitstellen des Gesamtleistungswerts VPtot. Figuren 4A bis 4D dienen zur Erläuterung der Vorgänge in der Switched- Capacitor-Schaltung gemäß Figur 3. In den Figuren 4A bis 4D sind die Schalter zur Vereinfachung der Darstellung weggelassen. Gemäß Figur 4A wird der Eingangskondensator 30 mit der ersten und der zweiten Spannung Vch_in, Vch_out beaufschlagt. Der Transferkondensator 33 ist kurzgeschlossen. Ebenfalls wird mittels des nicht gezeigten Schalters 44 der Rückkopplungskondensator 43 kurzgeschlossen. Damit ist ein Ausgangszustand eingestellt.
Beim Übergang der Schaltzustände von Figur 4A nach Figur 4B wird die zweite Elektrode 32 des Eingangskondensators 30 mit dem Bezugspotenzialanschluss 8 verknüpft und die erste Elektrode 31 des Eingangskondensators 30 mit der ersten Elektrode 34 des Transferkondensators 33 verbunden. Der Schalter 44 wird in offener Stellung geschaltet.
Trägt das Bit des Stromgrenzwerts Iset den Wert eins, so wird gemäß Figur 4C die erste Elektrode des Transferkondensators 33 mit dem Bezugspotenzialanschluss 8 verbunden sowie die zweite Elektrode 35 des Transferkondensators 33 an den Eingang des Integrators 36 angeschlossen. Somit fließt Ladung von dem Transferkondensator 33 auf den Rückkopplungskondensator 43 des Verstärkers 39.
Figur 4D zeigt die Verhältnisse bei einem Wert null des Bits des Stromgrenzwertes Iset. In diesem Falle wird sowohl die erste wie auch die zweite Elektrode 34, 35 des Transferkondensators 33 mit dem Bezugspotenzialanschluss 8 verknüpft. Ist noch nicht das letzte Bit des Stromgrenzwertes Iset er- reicht, so wird anschließend an Figur 4D auf die Schaltungsstellung gemäß Figur 4B zurückgegangen. Es wird weiter die Spannung an dem Eingangskondensator 30 durch Kurzschließen der ersten Elektrode 31 des Eingangskondensators 30 und der ersten Elektrode 34 des Transferkondensators 33 kurzgeschlossen. Liegt ein Wert eins bei dem Bit des Stromgrenzwertes I- set vor, so wird gemäß Figur 4C vorgegangen und die kleinere Ladung auf den Rückkopplungskondensator 43 hinzuaddiert. Liegt das Bit in Form eines Wertes null vor, so wird der
Transferkondensator 33 entladen und es erfolgt keine Erhöhung der Ladung auf dem Rückkopplungskondensator 43. Dies wird so häufig wiederholt, bis das letzte Bit des Stromgrenzwertes Iset erreicht ist. Umfasst das Register 66 eine erste Anzahl N Bits, so wird der Schritt 4B die erste Anzahl N mal und die Schritte 4C und 4D zusammen die erste Anzahl N mal durchgeführt .
Figuren 5A bis 5D zeigen ein beispielhaftes Verfahren zur Er- mittlung des Leistungsgrenzwertes VPmax mittels des Analog- Digital-Wandlers 29. Im Unterschied zu den Figuren 4A bis 4D wird in den Figuren 5A bis 5D der Eingangskondensator bei der Spannungsnahme zwischen der Referenzspannung Vref und dem Be- zugspotenzialanschluss 8 geschaltet. Das weitere Vorgehen entspricht den Figuren 4B bis 4D. Liegt ein Wert des digitalen Leistungsgrenzwertes Pset vor, so wird Ladung auf den Rückkopplungskondensator 43 übertragen. Liegt ein Wert null des entsprechenden Bits des digitalen Leistungsgrenzwertes Pset vor, so wird der Transferkondensator 33 entladen. Hier- durch wird mit Vorteil der Leistungsgrenzwert VPmax gebildet und ausgangsseitig von dem Integrator zur Verfügung gestellt.
Figuren 6A bis 6H zeigen ein beispielhaftes Verfahren zur Ermittlung der Differenz des Leistungsgrenzwertes VPmax und des Gesamtleistungswertes VPtot. Zunächst wird gemäß den Figuren 6A bis 6D der Eingangskondensator 30 zwischen einen Referenz- spannungsanschluss 7 zur Zuführung der Referenzspannung Vref und den Bezugspotenzialanschluss 8 geschaltet und somit am Ausgang des Integrators 36 der Leistungsgrenzwert VPmax bereitgestellt. Von diesem Leistungsgrenzwert VPmax wird gemäß den Schritten in Figuren 6E bis 6H der Gesamtleistungswert VPtot subtrahiert . Dazu wird gemäß Figur 6E der Eingangskon- densator 30 zwischen den ersten Eingang und den zweiten Eingang 1, 2 zur Zuführung der ersten und der zweiten Spannung Vch_in, Vch_out geschaltet.
Figuren 7A bis 7B zeigen beispielhafte Weiterbildungen des Steuerbauelements 3, wie es in den Energieversorgungsanordnungen gemäß den Figuren IA und IB eingesetzt werden kann.
Figur 7A zeigt eine beispielhafte Ausführungsform des Steuerelements 3, das einen Bipolartransistor 12' umfasst. Der Bi- polartransistor 12 ' ist als NPN-Bipolartransistor ausgebildet. Eine gesteuerte Strecke des Bipolartransistors 12' ist zwischen den ersten und den zweiten Anschluss 4, 5 geschaltet. Einem Steueranschluss des Bipolartransistors 12' ist die SteuerSpannung Vctrl zugeleitet. Alternativ ist ein PNP- Bipolartransistor verwendbar.
Figur 7B zeigt eine weitere beispielhafte Ausführungsform des Steuerelements 3, umfassend einen Feldeffekttransistor 12'', der zwischen den ersten Anschluss und den zweiten Anschluss 4, 5 des Steuerbauelements 3 geschaltet ist und an einem Steueranschluss mit der SteuerSpannung Vctrl beaufschlagt wird. Der Feldeffekttransistor 12 ' ' ist als selbstsperrender p-Kanal Metall-Oxid-Halbleiter Feldeffekttransistor realisiert .
Figur 8 zeigt eine beispielhafte Ausführungsform einer Stromermittlungsanordnung 60', wie sie in den Schaltungsanordnun- gen 10 der Figuren IA und IB eingesetzt werden kann. Die Stromermittlungsanordnung 60' gemäß Figur 8 umfasst einen Hallsensor 64 und eine Auswerteschaltung 69, mit der der Hallsensor 64 eingangsseitig und ausgangsseitig verbunden ist. Der zweite Eingang 2 und der zweite Ausgang 11 der Schaltungsanordnung 10 sind mittels einer Leitung 62 verbunden. Der Hallsensor 64 ist derart auf einem Halbleiterkörper angeordnet, welcher die Schaltungsanordnung 10 umfasst, dass ein von dem Strom Il erzeugtes magnetische Feld bei dem Hallsensor 64 in den Halbleiterkörper ein- oder austritt. Die Auswerteschaltung 69 stellt den Hallstrom Ih bereit. An dem ersten Hallsensor 64 ist eine Hallspannung Uh abgreifbar, die der Auswerteschaltung 69 zugeleitet wird, die daraus den Ladestromwert Hv ermittelt und an einem Ausgang bereitstellt.
Bezugszeichenliste
1 erster Eingang
2 zweiter Eingang 3 Steuerbauelement
4 erster Anschluss
5 zweiter Anschluss
6 Steueranschluss
7 Referenzspannungsanschluss 8 Bezugspotentialanschluss
9 erster Ausgang
10 Schaltungsanordnung
11 zweiter Ausgang
12 Transistor 12 ' Bipolartransistor
12 ' ' Feldeffekttransistor
13 Netzteil
14 Batterie
15 dritter Eingang 20 Leistungsermittlungsanordnung
21 Switched-Capacitor-Anordnung
22 Ausgang
23 Subtrahierer
24 erster Eingang 25 zweiter Eingang
26 Ausgang
27 Korrektureinrichtung
28 Ausgang
29 Digital-Analog-Wandler 30 Eingangskondensator
31 erste Elektrode
32 zweite Elektrode
33 Transferkondensator 34 erste Elektrode
35 zweite Elektrode 36 Integrator
37 Eingang 38 Ausgang
39 Verstärker
40 invertierender Eingang
41 nicht-invertierender Eingang
42 Ausgang 43 Rückkopplungskondensator
44 Schalter
45 Multiplizierglied 46, 46' Taktgenerator
50 Steuerungsanordnung 51, 51' Recheneinheit
52 Ausgangstreiber
53, 54 Komparator
59 Spannungsabgriffsschaltung
60, 60' Stromermittlungsanordnung 61 Widerstand
62 Leitung
63 Ausgang
64 Hallsensor 66, 67, 68 Register 69 Auswerteschaltung
70 bis 77 Schalter
CIk Taktsignal
IhI erster Hallsensorstrom
Ih2 zweiter Hallsensorstrom Il Ladestrom
Hv Ladestromwert
Imax maximaler Stromwert
Iset Stromgrenzwert L, M, N Busbreite
Pset digitaler Leistungsgrenzwert
Vbat Batteriespannung
Vch_in erste Spannung Vch_out zweite Spannung
Vctrl Steuersignal
Vds Spannungsabfall
Vout AusgangsSpannung
VPmax Leistungsgrenzwert VPtot Gesamtleistungswert
VPl Istleistungswert
Vref Referenzspannung
Vset Spannungsgrenzwert

Claims

Patentansprüche
1. Schaltungsanordnung zur Energieversorgung, umfassend
- einen ersten Eingang (1) zum Zuführen einer ersten Spannung (Vch_in) , die an einem ersten Anschluss (4) eines ankoppelbaren Steuerbauelements (3) abgreifbar ist,
- einen zweiten Eingang (2) zum Zuführen einer zweiten Spannung (Vch_out) , die an einem zweiten Anschluss (5) des ankoppelbaren Steuerbauelements (3) abgreifbar ist, - einen ersten Ausgang (9) zur Abgabe eines Steuersignals (Vctrl) an einen Steueranschluss (6) des ankoppelbaren Steuerbauelements (3) zur Steuerung der Energieversorgung einer elektrischen Last,
- eine Leistungsermittlungsanordnung (20), umfassend eine Switched-Capacitor-Anordnung (21) , die eingangsseitig mit dem ersten und dem zweiten Eingang (1, 2) der Schaltungsanordnung (10) und an einem Ausgang (28) über einen Ausgang (22) der Leistungsermittlungsanordnung (20) mit dem ersten Ausgang (6) der Schaltungsanordnung gekoppelt ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Switched-Capacitor-Anordnung (21) zu einer Multiplikation der Differenz der ersten und der zweiten Spannung (Vch_in, Vch_out) mit einem Stromwert (Iset, Ilv) ausgelegt ist.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Switched-Capacitor-Anordnung (21) ein Multiplizierglied (45) umfasst.
4. Schaltungsanordnung nach Anspruch 2 und 3, dadurch gekennzeichnet, dass das Multiplizierglied (45) als Digital-Analog-Wandler ausgebildet ist, dem ein Stromwert (Iset, Ilv) als digitale Information und dem die Differenz der ersten und der zweiten Spannung (Vch_in, Vch_out) als Bezugsspannung zuleitbar ist.
5. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass das Multiplizierglied (45) umfasst:
- einen Eingangskondensator (30) , der an einer ersten Elekt- rode (31) mit dem ersten Eingang (1) der Schaltungsanordnung (10) und an einer zweiten Elektrode (32) mit dem zweiten Eingang (2) der Schaltungsanordnung (10) und einem Be- zugspotentialanschluss (8) gekoppelt ist,
- einen Transferkondensator (33), der an einer ersten Elekt- rode (34) mit der ersten Elektrode (31) des Eingangskondensators (30) und dem Bezugspotentialanschluss (8) und an einer zweiten Elektrode (35) mit dem Bezugspotentialanschluss
(8) gekoppelt ist, und
- einen Integrator (36) , der an einem Eingang (37) mit der ersten und der zweiten Elektrode (34, 35) des Transferkondensators (33) gekoppelt ist und einen Ausgang (38) aufweist, der mit dem Ausgang (28) der Switched-Capacitor- Anordnung (21) gekoppelt ist.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass der Integrator (36) umfasst:
- einen Verstärker (39), der an einem invertierenden Eingang (40) mit dem Eingang (37) des Integrators (36) , an einem nicht-invertierenden Eingang (41) mit dem Bezugspotentialanschluss (8) und an einem Ausgang (42) mit dem Ausgang (38) des Integrators (37) gekoppelt ist, - einen Rückkopplungskondensator (43), der zwischen den invertierenden Anschluss (40) des Verstärkers (39) und den Ausgang (42) des Verstärkers (39) geschaltet ist, und
- einen Schalter (44), der zwischen den invertierenden Ein- gang (40) des Verstärkers (39) und den Ausgang (38) des
Verstärkers (39) geschaltet ist.
7. Schaltungsanordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass das Multiplizierglied (45) mindestens einen Schalter (44, 70 bis 77) umfasst, der in Abhängigkeit mindestens eines Ansteuersignals (VcIk) geschaltet ist.
8. Schaltungsanordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass die Switched-Capacitor-Anordnung (21) einen Taktgenerator (46) umfasst, der mit dem Multiplizierglied (45) gekoppelt ist.
9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Leistungsermittlungsanordnung (20) einen Subtrahierer (23) umfasst, der an einem ersten Eingang (24) mit dem Ausgang (38) der Switched-Capacitor-Anordnung (21) gekoppelt ist, dem an einem zweiten Eingang (25) ein Leistungsgrenzwert (VPmax) zuführbar ist und der an einem Ausgang (26) mit dem ersten Ausgang (9) der Schaltungsanordnung (10) gekoppelt ist.
10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, dass der Subtrahierer (23) als Komparator ausgebildet ist.
11. Schaltungsanordnung nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass die Leistungsermittlungsanordnung (20) eine Korrektureinrichtung (27) umfasst, welche zwischen den Ausgang (26) des Sub- trahierers (23) und den Ausgang (22) der Leistungsermittlungsanordnung (20) geschaltet ist, welcher ein Stromgrenzwert (Iset) zugeleitet ist und welche zum Bereitstellen eines maximalen Stromwerts (Imax) ausgelegt ist.
12. Schaltungsanordnung nach Anspruch 2 und 11, dadurch gekennzeichnet, dass der Switched-Capacitor-Anordnung (21) ein Stromgrenzwert (I- set) als Stromwert zuführbar ist.
13. Schaltungsanordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass der Schaltungsanordnung (10) an dem zweiten Eingang (2) ein Ladestrom (II) zuführbar ist und die Schaltungsanordnung (10) einen zweiten Ausgang (11) zur Ladestromabgabe umfasst.
14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, dass die Schaltungsanordnung (10) eine Stromermittlungsanordnung (60, 60') umfasst, die mit dem zweiten Eingang (2) und dem zweiten Ausgang (11) der Schaltungsanordnung (10) gekoppelt ist und zur Ermittelung eines Ladestromwertes (Ilv) des Ladestromes (II) vorgesehen ist.
15. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, dass die Stromermittlungsanordnung (60) einen Widerstand (61) umfasst, der zwischen den zweiten Eingang (2) und den zweiten Ausgang (11) der Schaltungsanordnung (10) geschaltet ist.
16. Schaltungsanordnung nach Anspruch 14 oder 15, dadurch gekennzeichnet, dass die Stromermittlungsanordnung (60') einen Hallsensor (64) zur Ermittlung eines Magnetfeldes des Ladestromes (II) umfasst.
17. Schaltungsanordnung nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass die Switched-Capacitor-Anordnung (21) mit einem Ausgang (63) der Stromermittlungsanordnung (60, 60') zur Zuführung des La- destromwertes (Ilv) als Stromwert gekoppelt ist.
18. Schaltungsanordnung nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass die Schaltungsanordnung (10) eine Steuerungsanordnung (50) umfasst, die eingangsseitig mit dem Ausgang (22) der Leis- tungsermittlungsanordnung (20) und ausgangsseitig mit dem ersten Ausgang (9) der Schaltungsanordnung (10) gekoppelt ist.
19. Schaltungsanordnung nach einem der Ansprüche 14 bis 17 und nach Anspruch 18, dadurch gekennzeichnet, dass die Steuerungsanordnung (50) eingangsseitig mit einem Ausgang
(63) der Stromermittlungsanordnung (60, 60') zur Zuführung des Ladestromwertes (Ilv) gekoppelt ist und zur Abgabe des
Steuersignals (Vctrl) in Abhängigkeit eines Vergleiches des
Ladestromwertes (Ilv) und eines maximalen Stromwertes (Imax) ausgelegt ist.
20. Schaltungsanordnung nach Anspruch 18 oder 19, dadurch gekennzeichnet, dass die Steuerungsanordnung (50) mit einem dritten Eingang (15) der Schaltungsanordnung (10) zur Zuführung einer Batterie- Spannung (Vbat) gekoppelt ist, der Steuerungsanordnung (50) ein Spannungsgrenzwert (Vset) zuführbar ist und die Steuerungsanordnung (50) zur Abgabe des Steuersignals (Vctrl) in Abhängigkeit eines Vergleiches der Batteriespannung (Vbat) mit dem Spannungsgrenzwert (Vset) ausgelegt ist.
21. Schaltungsanordnung nach einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, dass die Steuerungsanordnung (50) eine digitale Recheneinheit (51, 51') und eine Treiberschaltung (52) aufweist, wobei die Treiberschaltung (52) zwischen der digitalen Recheneinheit (51, 51') und den ersten Ausgang (9) zum Bereitstellen des Steuersignals (Vctrl) geschaltet ist.
22. Schaltungsanordnung nach Anspruch 11 oder 12 und nach einem der Ansprüche 14 bis 17 und nach Anspruch 21, dadurch gekennzeichnet, dass die Steuerungsanordnung (50) umfasst:
- einen ersten Komparator (53), der eingangsseitig mit dem Ausgang (22) der Leistungsermittlungsanordnung (20) zur Zuführung des maximalen Stromwertes (Imax) und dem Ausgang (63) der Stromermittlungsanordnung (60, 60') zur Zuführung des Ladestromwertes (IIv) gekoppelt ist, und
- einen zweiten Komparator (54), der eingangsseitig mit dem zweiten Ausgang (11) der Schaltungsanordnung (10) zur Zuführung einer Batteriespannung (Vbat) gekoppelt ist und dem ein Spannungsgrenzwert (Vset) zuführbar ist, wobei der erste und der zweite Komparator (53, 54) ausgangs- seitig mit der digitalen Recheneinheit (51') gekoppelt sind.
23. Energieversorgungsanordnung, umfassend eine Schaltungsanordnung (10) nach einem der Ansprüche 1 bis 22 und ein Steuerbauelement (3), das an dem ersten Anschluss (4) mit dem ersten Eingang (1) der Schaltungsanordnung (10) , an dem zweiten Anschluss (5) mit dem zweiten Eingang (2) der Schaltungsanordnung (10) und an dem Steueranschluss (6) mit dem ersten Ausgang (9) der Schal- tungsanordnung (10) gekoppelt ist.
24. Energieversorgungsanordnung nach Anspruch 23, dadurch gekennzeichnet, dass das Steuerbauelement (3) einen Transistor (12) umfasst.
25. Energieversorgungsanordnung nach Anspruch 23 oder 24, dadurch gekennzeichnet, dass die Energieversorgungsanordnung ein Netzteil (13) umfasst, das mit dem ersten Anschluss (4) des Steuerbauelementes (3) gekoppelt ist.
26. Energieversorgungsanordnung nach einem der Ansprüche 23 bis 25, dadurch gekennzeichnet, dass die Energieversorgungsanordnung eine aufladbare Batterie (14) umfasst, die mit dem zweiten Anschluss (5) des Steuerbauelementes (3) gekoppelt ist.
27. Verwendung der Energieversorgungsanordnung zum Laden ei- ner Batterie (14) .
28. Verfahren zum Aufladen einer Batterie (14), umfassend folgende Schritte:
- Steuern eines Ladestroms (II) der Batterie (14) mittels ei- nes Steuerbauelements (3),
- Ermitteln eines Leistungswertes (VPtot, VPl) in Abhängigkeit von einem Spannungsabfall (Vds) zwischen zwei strom- durchflossenen Anschlüssen (4, 5) des Steuerbauelements (3) und einem Stromwert (Iset, Ilv) mittels einer Switched- Capacitor-Anordnung (21), - Vergleichen des Leistungswertes (VPtot, VPl) mit einem
Leistungsgrenzwert (VPmax) , - Steuern des Ladestroms (H) in Abhängigkeit von dem Ver- gleichsergebniss mittels eines Steuersignals (Vctrl) .
29. Verfahren nach Anspruch 28, gekennzeichnet durch Ermitteln des Leistungswertes (VPtot, VPl) in Form eines Gesamtleistungswertes (VPtot) durch Multiplizieren des Spannungsabfalls (Vds) mit einem vorgebbaren Stromgrenzwert (I- set) mittels der Switched-Capacitor-Anordnung (21) .
30. Verfahren nach Anspruch 28, gekennzeichnet durch
Ermitteln des Leistungswertes (VPtot, VPl) in Form eines Istleistungswertes (VPl) durch Multiplizieren des Spannungsabfalls (Vds) mit einem von dem Ladestrom (H) der Batterie (14) abhängigen Ladestromwert (Hv) mittels der Switched- Capacitor-Anordnung (21) .
PCT/EP2006/012135 2005-12-21 2006-12-15 Schaltungsanordnung zur energieversorgung einer batterie und zugehöriges verfahren WO2007079907A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/087,022 US8350536B2 (en) 2005-12-21 2006-12-15 Circuit arrangement for the supplying of energy from a power source to an electrical load
GB0811435A GB2446756A (en) 2005-12-21 2008-06-23 Circuit arrangement for the energy supply of a battery and associated method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005061207.5 2005-12-21
DE102005061207.5A DE102005061207B4 (de) 2005-12-21 2005-12-21 Schaltungsanordnung zur Energieversorgung und Verfahren

Publications (1)

Publication Number Publication Date
WO2007079907A1 true WO2007079907A1 (de) 2007-07-19

Family

ID=38135525

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2006/012135 WO2007079907A1 (de) 2005-12-21 2006-12-15 Schaltungsanordnung zur energieversorgung einer batterie und zugehöriges verfahren

Country Status (4)

Country Link
US (1) US8350536B2 (de)
DE (1) DE102005061207B4 (de)
GB (1) GB2446756A (de)
WO (1) WO2007079907A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110026580A1 (en) * 2008-04-10 2011-02-03 Nxp B.V. Rotating pulse-width modulator

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593881B (zh) * 2011-11-14 2014-07-09 深圳市海思半导体有限公司 一种充电供电电路、方法及应用设备
DE102012009450A1 (de) * 2012-05-11 2013-11-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungsanordnung mit einem Energiespeicher
US9112501B2 (en) 2012-09-29 2015-08-18 Infineon Technologies Ag Electronic circuit with an electronic switch and a monitoring circuit
DE102015219545B3 (de) * 2015-10-08 2017-01-05 Ellenberger & Poensgen Gmbh Elektronischer Schutzschalter
US11243551B1 (en) * 2020-09-24 2022-02-08 Renesas Electronics America Inc. Method and system of dynamic voltage compensation for electrical power delivery
CN112886665B (zh) * 2021-02-07 2022-10-28 中车青岛四方机车车辆股份有限公司 电池充电控制方法、***、车辆、可读存储介质及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708348A (en) * 1995-11-20 1998-01-13 Warren Johnson Method and apparatus for monitoring battery voltage
US6144187A (en) * 1998-11-12 2000-11-07 Fairchild Semiconductor Corporation Power measurement for adaptive battery charger
US20030141850A1 (en) * 2002-01-30 2003-07-31 Kevin Dotzler Lithium-ion battery charger power limitation method
US20040095115A1 (en) * 2002-11-14 2004-05-20 Fyre Storm, Inc. Power converter circuitry and method
US6924760B1 (en) * 2004-02-27 2005-08-02 Standard Microsystems Corporation Highly accurate switched capacitor DAC

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864617A (en) * 1973-07-12 1975-02-04 Esb Inc Charge control means for motive power battery charger
NL8603249A (nl) * 1986-12-22 1988-07-18 Philips Nv Inrichting voor het decoderen van een stereomultiplexsignaal.
SE522717C2 (sv) * 1999-04-14 2004-03-02 Ericsson Telefon Ab L M Spännings- och strömregulator för reglering av laddningen av ett uppladdningsbart batteri i en portabel elektronisk apparat
WO2004063738A2 (en) * 2003-01-03 2004-07-29 Johnson Controls Technology Company Battery monitoring system and method
KR100508747B1 (ko) 2003-06-19 2005-08-17 삼성전자주식회사 배터리 충전장치 및 방법
SI21892A (sl) * 2004-09-29 2006-04-30 Vinko Kunc Postopek in vezje za merjenje zelo nizke jakosti elektricnega toka
US7391184B2 (en) * 2005-02-16 2008-06-24 Dell Products L.P. Systems and methods for integration of charger regulation within a battery system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708348A (en) * 1995-11-20 1998-01-13 Warren Johnson Method and apparatus for monitoring battery voltage
US6144187A (en) * 1998-11-12 2000-11-07 Fairchild Semiconductor Corporation Power measurement for adaptive battery charger
US20030141850A1 (en) * 2002-01-30 2003-07-31 Kevin Dotzler Lithium-ion battery charger power limitation method
US20040095115A1 (en) * 2002-11-14 2004-05-20 Fyre Storm, Inc. Power converter circuitry and method
US6924760B1 (en) * 2004-02-27 2005-08-02 Standard Microsystems Corporation Highly accurate switched capacitor DAC

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110026580A1 (en) * 2008-04-10 2011-02-03 Nxp B.V. Rotating pulse-width modulator
US8594174B2 (en) * 2008-04-10 2013-11-26 Nxp B.V. Rotating pulse-width modulator

Also Published As

Publication number Publication date
US8350536B2 (en) 2013-01-08
GB2446756A (en) 2008-08-20
DE102005061207A1 (de) 2007-07-05
DE102005061207B4 (de) 2014-01-23
GB0811435D0 (en) 2008-07-30
US20110316488A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
WO2007079907A1 (de) Schaltungsanordnung zur energieversorgung einer batterie und zugehöriges verfahren
EP1997227A1 (de) Schaltungsanordnung und verfahren zum bereitstellen eines taktsignals mit einem einstellbaren tastverhältnis
EP0314681B1 (de) Endstufe in brückenschaltung
DE102015108140B4 (de) Gate-potential-steuerungsschaltung
DE102005033477B4 (de) Schaltungsanordnung und Verfahren zum Konvertieren einer Wechselspannung in eine gleichgerichtete Spannung
DE60201778T2 (de) Spannungskomparatorschaltung
DE102009037649B4 (de) Elektronische Vorrichtung und Verfahren zur Induktivitätsstrommessung
EP2036202A1 (de) Schaltungsanordnung und verfahren zum ansteuern eines elektrischen verbrauchers
DE102013106376B4 (de) Massefreier Vorspannungsgenerator
DE102005060926A1 (de) System zum Messen der Fahrzeugbatteriespannung
DE102019210566A1 (de) Vorrichtung und Verfahren zum Messen eines durch eine PWM-angesteuerte induktive Last fließenden Stromes
EP1034611B1 (de) Drosselwandler
WO2016206934A1 (de) Kalibrierbarer mehrphasen-gleichstromwandler
DE102007050620A1 (de) Schaltungsanordnung zum Betreiben einer elektrischen Last und mit Laststrommessung
EP0929925B1 (de) Schaltungsanordnung zum ansteuern eines motors mit einer überlasterkennungseinrichtung
DE10253980B4 (de) Vorrichtung zur Begrenzung des Einschaltstromes
DE1648342A1 (de) Elektrische Schaltungsanordnung
DE3532339C2 (de)
DE102009013232A1 (de) Vorrichtung
WO2014060144A1 (de) Stromregelschaltung für die ansteuerspule eines schützes
DE19844084C1 (de) Integrierte Schaltung (IC) zum Schalten wenigstens einer Last
EP0941481A1 (de) Messvorrichtung für einen belasteten gleichspannungswandler
DE102022207987A1 (de) Entladung eines Hochvolt-Kondensators
DE10257841B4 (de) Elektrische Schaltung zur Verarbeitung eines von einem Sensor erzeugten potentialfreien Signals
DE68915783T2 (de) Stromsteuerungsschaltung.

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 0811435

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20061215

WWE Wipo information: entry into national phase

Ref document number: 0811435.7

Country of ref document: GB

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06829666

Country of ref document: EP

Kind code of ref document: A1

ENPC Correction to former announcement of entry into national phase, pct application did not enter into the national phase

Ref country code: GB

WWE Wipo information: entry into national phase

Ref document number: 12087022

Country of ref document: US