WO2006053608A1 - Verfahren, computerprogrammprodukt und vorrichtung zum überprüfen eines schaltungslayouts für eine halbleitervorrichtung - Google Patents

Verfahren, computerprogrammprodukt und vorrichtung zum überprüfen eines schaltungslayouts für eine halbleitervorrichtung Download PDF

Info

Publication number
WO2006053608A1
WO2006053608A1 PCT/EP2005/010834 EP2005010834W WO2006053608A1 WO 2006053608 A1 WO2006053608 A1 WO 2006053608A1 EP 2005010834 W EP2005010834 W EP 2005010834W WO 2006053608 A1 WO2006053608 A1 WO 2006053608A1
Authority
WO
WIPO (PCT)
Prior art keywords
simulation
circuit layout
circuit
user
layout
Prior art date
Application number
PCT/EP2005/010834
Other languages
English (en)
French (fr)
Inventor
Max Egon Mergenthaler
Andrea Zuckerstätter
Original Assignee
Qimonda Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda Ag filed Critical Qimonda Ag
Priority to US11/719,512 priority Critical patent/US20090150837A1/en
Publication of WO2006053608A1 publication Critical patent/WO2006053608A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking

Definitions

  • the invention relates to a method, a
  • a computer program product and a device for checking a circuit layout for a semiconductor device are provided.
  • DRC Design Rule Check
  • Circuit layout can be maintained despite the design rule violation. In many cases, however, it is difficult to decide whether the circuit layout needs to be changed or not. In particular, it is often difficult to judge whether or not the identified design rule violations affect the proper functioning of the semiconductor device for which the developed layout is used.
  • a method of verifying a circuit layout for a semiconductor device, substantially manually created by a user comprising the steps of: (a) acquiring a created circuit layout;
  • step (cl) determining the position data or coordinates of at least one circuit part or point, section of the circuit layout for which at least one predeterminable condition is not met; and (d) performing a simulation for at least one circuit part determined in step (c) to obtain a simulation result.
  • the method may include a step of outputting the simulation result.
  • the user receives additional information as to whether the respective design rule violation has a significant adverse effect on the Operation of the semiconductor device would result.
  • a potentially critical location of the circuit layout may be detected and, if necessary, eliminated.
  • the circuit layout detected in step (a) is a circuit layout created using a circuit design.
  • the predeterminable conditions are, in particular, predefinable design rules, which are described e.g. the positions of individual circuit elements to each other, the distance between Heidelbergugnselen, the size of a contact hole, the size of a diffusion region in a transistor, or the like set.
  • step (c) further comprises the step of: (c2) outputting the position data to a user, in particular by displaying the respective circuit part on a monitor or other display medium.
  • the circuit parts which do not fulfill a predeterminable condition are displayed to the user in the circuit layout on a monitor.
  • the user can easily locate the respective circuit part in the circuit layout.
  • step (c) 'further comprises the step of: (c3) outputting an error message, which preferably indicates which of the predeterminable conditions is not fulfilled by the circuit part.
  • step (c) further comprises the following step:
  • errors of the same type are each assigned to a predeterminable error class.
  • the steps (c1) to (c4) can be carried out in particular in any order.
  • Step (c) may be performed for substantially all parts of the circuit layout for which at least one predeterminable condition is not satisfied.
  • circuit parts for which it has been determined that a predeterminable condition is not met can be located and preferably displayed to the user.
  • step (d) is performed substantially automatically following completion of step (c).
  • step (d) is carried out for all circuit parts determined in step (c). Alternatively, it may be provided that the step (d) is performed only for circuit parts which do not satisfy a predeterminable condition is performed.
  • the step (d) preferably comprises the following step: (d1) reading in a predeterminable input of a user; (d2) Perform the simulation using the input of the user.
  • the simulation is performed only after the user has made a predeterminable input.
  • the input of the user is a selection of at least one circuit part determined in step (c) and the simulation for the selected part (s) is performed.
  • the user can select those circuit parts for which a simulation is to be performed.
  • the user's input is a selection of at least one error class and the simulation for the parts of the circuit layout associated with the selected error class (s).
  • a representative of an error class is further specified (DETAIL) and the simulation is performed on the representative of the selected error class (s).
  • the computing power and time required for the simulation can be reduced.
  • the simulation result for the errors of an error class is essentially the same.
  • the step (d) may further comprise the steps of:
  • step (d3) selecting a simulation area in which the circuit part determined in step (c) is substantially contained, (d4) performing a simulation of the simulation area selected in step (d3).
  • Simulation area for the simulation can be especially the
  • the step (d3) preferably takes place automatically and the size and / or position of the simulation area can be preset further.
  • the size of the simulation area can be determined in particular by a transverse and longitudinal extent of a substantially rectangular area.
  • the position of the simulation area is preferably determined in such a way as to enable as meaningful a simulation of the circuit part as possible.
  • the size of the simulation area in each case assumes a predeterminable value and the simulation area is respectively positioned such that the circuit part to be simulated is arranged substantially in the middle of the simulation area.
  • the step (d3) comprises a step of reading an input of a user by means of which the size and / or position of the simulation area is determined.
  • the size and / or position of the simulation area can be determined be determined.
  • the size of the simulation area can be preset and the user's input is made by indicating a position around which the simulation area is to be formed.
  • the user can set the size of the simulation area. In this case, the position can be preset.
  • steps (a) to (d) are performed substantially automatically during the creation of the layout.
  • (d) be performed whenever a change in the layout is made by the user. Alternatively or additionally, it may be provided that the steps (a) to (d) are performed when predeterminable areas of the layout are completed.
  • the method may further comprise a step of reading in an input of the user indicating that a check is to be made and steps (a) to
  • (d) may be performed in response to the input of the user.
  • the user can specify whether steps (a) to (d) should be performed. This can be done during the process of creation or even after completion of the layout.
  • the method comprises the following steps:
  • step (e) detecting a change in the circuit layout by the user; and subsequently performing steps (b) through (d).
  • the change of the circuit layout by the user can take place in particular by using the simulation result determined in step (d).
  • a kind of loop is formed in which a check is carried out in each case after the change of the circuit layout.
  • steps (a) to (e) are performed using the circuit layout in a first data format
  • the method includes the further step of: (f) providing the created circuit layout for converting the circuit layout to a second data format which is another one Processing is used.
  • the first data format is in particular a data format in which the circuit layout can be changed in a simple manner.
  • the second data format is a
  • the second data format is used in particular for an automatic correction of the circuit layout during a lithography simulation.
  • a computer program product for verifying a circuit layout for a semiconductor device comprising program parts for carrying out a method of the invention or a preferred embodiment thereof.
  • an apparatus for checking a circuit layout for a semiconductor device comprising:
  • a means for detecting a created circuit layout means for making a test as to whether predeterminable conditions are met in the circuit layout; a device for determining the position data of at least one circuit part of the circuit layout for which at least one predeterminable condition is not fulfilled; and means for performing a simulation for. at least one determined circuit part in order to obtain a simulation result.
  • Fig. 1 is a schematic view of the design process for a semiconductor device
  • FIG. 2 is a schematic view of the "layout" step of FIG. 1.
  • FIG. 2 is a schematic view of the "layout" step of FIG. 1.
  • the desired circuit or the desired circuit is first created graphically with the usual symbols in electronics in a design step (SlO).
  • the circuit design thus shows the individual circuit element symbols and their connections to one another.
  • the design in a subsequent layout step (S20) the transmission into the physical conditions of a real circuit is performed.
  • all individual parts of the circuit are graphically recorded according to suitable design rules. For example, transistors with their diffusion regions, the gate and the connections to the environment are accurately drawn.
  • the layout graphically illustrates the actual arrangement of the switching elements on the semiconductor. The conversion of the design into a layout is usually done manually with the help of drawing programs by a user or layouter.
  • design rules are in particular predeterminable conditions or relationships of the individual circuit elements on the semiconductor to each other. For example, design rules indicate how large the minimum spacing between individual circuit elements must be, how large a diffusion region in a transistor must be, or the minimum distances of metal.
  • the layout is checked by means of procedures regarding the specifiable design rules. This will be described later in detail with reference to FIG. 2.
  • the tapeout step (S30) occurs.
  • the layout present in a first data format is converted into a second data format.
  • the second data format is preferably the gds format ("graphical display streamer" format).
  • the layout can be easily created and changed.
  • fewer attributes are included.
  • the changes in the design of the circuit in the second format are automatic and can only be influenced to a very limited extent by a user.
  • a lithography simulation (S40) is performed, in which the manufacturability of the designed circuit is checked.
  • OPC optical proximity check
  • the layout is created substantially "manually" by a user or layouter.
  • the basis for this is the circuit design, which was created in advance.
  • the layout the circuit developed by a designer is transferred into the physical conditions.
  • layout programs are used, with the help of which the layouter records the individual parts of the circuit graphically according to predetermined design rules.
  • the created layout is checked whether pre-determinable design rules are violated or not. This is done in particular in a so-called design check (DRC) (step S24).
  • DRC design check
  • the predeterminable design rules such as the distance of individual elements, the thickness and size of certain Areas etc are met.
  • Circuit layout parts or areas for which at least one design rule is not fulfilled are displayed to the user below. This can be done, for example, with the help of an error list. Alternatively, the determined locations can be displayed in the layout view.
  • step S24 a process window simulation of those locations of the circuit layout for which a design rule violation has been detected is performed (step S24).
  • the layout designer can now make a better statement as to whether the determined design rule violation during operation of the real semiconductor device would represent a significant impairment of the operation.
  • the layout designer can adapt the layout accordingly (this is shown in dashed line in FIG. 2). For example, the distance between two elements can be increased.
  • step S24 a design rule check (step S24) and a simulation (step S26) can take place again. This procedure can be repeated until the layouter releases the circuit layout for the tapeout (S30).
  • the design rule check DRC (step S24) is carried out "online" as it were during the layout design. This means that the design rule check is carried out essentially with every change in the layout and error messages are output accordingly. It can also be provided that the design rule check is carried out after individual areas of the layout have been completed. Alternatively or additionally, the design rule check may be performed after completion of the entire layout to provide a final Check the layout before the Tapeout step (S30). In the latter two cases, the design rule check is started by entering the user.
  • the simulation step S26 may be e.g. for all circuit parts for which a design rule violation was determined. Alternatively, it can be provided that the layouter selects certain circuit parts for which the simulation is to be performed. These can be, for example, circuit parts in which the design rule violation is particularly critical.
  • the design rule violations are classified into error classes.
  • error classes are preferably created during the design rule check.
  • the simulation is carried out in each case for a representative of an error class. In general, it is sufficient to simulate only one circuit part, which represents an error class.
  • the simulation of the circuit part for which a design rule violation has been detected can be done in several ways. For example, an area surrounding the circuit part can be selected and the entire selected area can be simulated. The selection of the area can be made automatically or by input of the user. In particular, the position and / or size of the simulation area is determined here. Thus, a so-called "simulation window 11 can be determined, within which a simulation is performed.
  • the size of the simulation area can in particular by a transverse and longitudinal extent of a substantially rectangular
  • the position of the simulation area is preferably set in such a way as to enable as meaningful a simulation of the circuit part as possible, for example it can be provided that the size of the simulation area assumes a predeterminable value and the simulation area respectively is positioned such that the circuit part to be simulated is arranged substantially in the middle of the simulation area.
  • the selection of the simulation area is automatic, it is advantageous if the size and / or position of the simulation area can be preset.
  • the size and position of the simulation area can be set.
  • the size of the simulation area can be preset and the input of the
  • User is done by displaying a position around which the simulation area is to be formed.
  • the user can set the size of the simulation area.
  • the position can be preset.
  • Simulation step is provided during the creation of the circuit layout. This simulation step takes place in particular before the step of tapeout of the circuit layout. By providing the simulation step, errors can be detected early and time and thus costs can be saved.
  • the layouter receives in addition to the information that there are design rule violations, information about whether the respective simulated design rule violation would significantly affect the operation of the semiconductor device. With the help of this information, the layouter can more easily make a decision as to whether the circuit layout must be changed accordingly or not.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Überprüfen eines Schaltungslayouts für eine Halbleitervorrichtung, umfassend die folgenden Schritte: (a) Erfassen eines erstellten Schaltungslayouts; (b) Durchführen eines Tests, ob vorbestimmbare Bedingungen in dem Schaltungslayout erfüllt sind; (c) wenn zumindest eine vorbestimmbare Bedingung nicht erfüllt ist, (d) Ermitteln der Positionsdaten zumindest eines Schaltungsteils des Schaltungslayouts, für welchen zumindest eine vorbestimmbare Bedingung nicht erfüllt ist; und (d) Durchführen einer Simulation für zumindest einen in Schritt (c) ermittelten Schaltungsteil, um ein Simulationsergebnis zu erhalten. Ferner betrifft die Erfindung ein Computerprogrammprodukt und eine Vorrichtung zum Überprüfen eines Schaltungslayouts für eine Halbleitervorrichtung.

Description

Verfahren, Computerprogrammprodukt und Vorrichtung zum
Überprüfen eines Schaltungslayouts für eine
Halbleitervorrichtung
Beschreibung
Die Erfindung betrifft ein Verfahren, ein
Computerprogrammprodukt und eine Vorrichtung zum Überprüfen eines Schaltungslayouts für eine Halbleitervorrichtung.
Es sind Verfahren zum Entwickeln bzw. Erstellen von Layouts von Halbleitervorrichtungen bekannt, bei welchen ein von einem Nutzer bzw. Layouter erstelltes Schaltungslayout überprüft wird, ob vorbestimmbare Bedingungen innerhalb des Schaltungslayouts erfüllt sind. Eine solche Überprüfung wird auch als Design RuIe Check (DRC) bezeichnet, bei welchem Designregelverletzungen ermittelt werden. Die ermittelten Designregelverletzungen werden als Fehlermeldungen an den Nutzer ausgegeben und der Nutzer bewertet anhand der ausgegebenen Fehlermeldungen, ob eine Veränderung des Schaltungslayouts durchgeführt werden muß, oder ob das
Schaltungslayout trotz der Designregelverletzung beibehalten werden kann. In vielen Fällen ist es jedoch schwierig zu entscheiden, ob das Schaltungslayout verändert werden muß oder nicht. Insbesondere ist es häufig schwierig zu beurteilen, ob die ermittelten Designregelverletzungen ein einwandfreies Funktionieren der Halbleitervorrichtung, für welche das entwickelte Layout verwendet wird, beeinträchtigen oder nicht.
Es ist somit eine Aufgabe der vorliegenden Erfindung, ein Verfahren, ein Computerprogrammprodukt und eine Vorrichtung zum Überprüfen eines Schaltungslayouts für eine Halbleitervorrichtung bereitzustellen, welche auf einfache Weise ein verbessertes Erstellen eines Schaltungslayouts ermöglichen.
Diese Aufgabe wird gemäß der vorliegenden Erfindung gelöst durch eine Verfahren mit den in Anspruch 1 angegebenen
Merkmalen, ein Computerprogrammprodukt mit den in Anspruch 18 angegebenen Merkmalen und eine Vorrichtung mit den in Anspruch 19 angegebenen Merkmalen. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen beschrieben.
Gemäß der Erfindung wird ein Verfahren zum Überprüfen eines im wesentlichen manuell durch einen Nutzer bzw. Layouter erstellten Schaltungslayouts für eine Halbleitervorrichtung, umfassend die folgenden Schritte: (a) Erfassen eines erstellten Schaltungslayouts;
(b) insbesondere automatisches Durchführen eines Tests, ob vorbestimmbare Bedingungen in dem Schaltungslayout erfüllt sind;
(c) wenn zumindest eine vorbestimmbare Bedingung nicht erfüllt ist,
(cl) Ermitteln der Positionsdaten bzw. Koordinaten zumindest eines Schaltungsteils bzw. -bereichs, -punkts, -abschnitts des Schaltungslayouts, für welchen zumindest eine vorbestimmbare Bedingung nicht erfüllt ist; und (d) Durchführen einer Simulation für zumindest einen in Schritt (c) ermittelten Schaltungsteil, um ein Simulationsergebnis zu erhalten.
Ferner kann das Verfahren einen Schritt des Ausgebens des Simulationsergebnisses umfassen.
Durch das Durchführen einer Simulation erhält der Nutzer zusätzliche Informationen, ob die jeweilige Designregelverletzung eine wesentliche Beeinträchtigung der Funktionsweise der Halbleitervorrichtung zu Folge hätte. Somit kann zu einem frühen Zeitpunkt in der Entwicklung einer Halbleitervorrichtung ein möglicherweise kritische Stelle des Schaltungslayouts ermittelt und, wenn nötig, beseitigt werden.
Das im Schritt (a) erfaßte Schaltungslayout ist insbesondere ein Schaltungslayout, welches unter Verwendung eines Schaltungsdesigns erstellt wurde.
Die vorbestimmbaren Bedingungen sind insbesondere vorgebbare Designregeln, welche z.B. die Positionen einzelner Schaltungselemente zueinander, die Entfernung zwischen Schaltugnselementen, die Größe eines Kontaktlochs, die Größe eines Diffusionsgebiets in einem Transistor, oder ähnliches festlegen.
Vorzugsweise umfaßt der Schritt (c) ferner folgenden Schritt: (c2) Ausgeben der Positionsdaten an einen Nutzer, insbesondere durch Anzeigen bzw. Markieren des jeweiligen Schaltungsteils Teils auf einem Monitor oder einem anderen Anzeigemedium.
Insbesondere kann es vorgesehen sein, daß die Schaltungsteile, welche eine vorbestimmbare Bedingung nicht erfüllen, dem Nutzer in dem Schaltungslayout auf einem Monitor angezeigt werden. Somit kann der Nutzer auf einfache Weise den jeweiligen Schaltungsteil in dem Schaltungslayout lokalisieren.
Bevorzugt umfaßt der Schritt (c)' ferner folgenden Schritt: (c3) Ausgeben einer Fehlermeldung, welche vorzugsweise angibt, welche der vorbestimmbaren Bedingungen durch den Schaltungsteil nicht erfüllt wird.
Beispielsweise kann die Fehlermeldung angeben, welche Designregel von dem Schaltungsteil nicht erfüllt wird. Weiter bevorzugt umfaßt der Schritt (c) ferner folgenden Schritt:
(c4) Klassifizieren bzw. Gruppieren von Fehlern in vorbestimmbare Fehlerklassen bzw. -gruppen.
Insbesondere werden hierbei Fehler derselben Art jeweils einer vorbestimmbaren Fehlerklasse zugeordnet.
Die Schritte (cl) bis (c4) können insbesondere in beliebiger Reihenfolge durchgeführt werden.
Schritt (c) kann für im wesentlichen alle Teile des Schaltungslayouts durchgeführt werden, für welche zumindest eine vorbestimmbare Bedingung nicht erfüllt ist.
Somit können insbesondere im wesentlichen alle Schaltungsteile, für welche bestimmt wurde, daß eine vorbestimmbare Bedingung nicht erfüllt ist, lokalisiert und vorzugsweise dem Nutzer angezeigt werden.
Vorzugsweise wird der Schritt (d) im wesentlichen automatisch bzw. direkt nachfolgend nach Beendigung des Schritts (c) durchgeführt .
Hierbei kann vorgesehen sein, daß der Schritt (d) für alle im Schritt (c) ermittelten Schaltungsteile durchgeführt wird. Alternativ kann vorgesehen sein, daß der Schritt (d) lediglich für Schaltungsteile durchgeführt wird, welche eine vorbestimmbare Bedingung nicht erfüllen, durchgeführt wird.
Bevorzugt umfaßt der Schritt (d) folgenden Schritt : (dl) Einlesen einer vorbestimmbaren Eingabe eines Nutzers; (d2) Durchführen der Simulation unter Verwendung der Eingabe des Nutzers.
Somit wird die Simulation erst durchgeführt, nachdem der Nutzer eine vorbestimmbare Eingabe getätigt hat.
Weiter bevorzugt ist die Eingabe des Nutzers eine Auswahl zumindest eines im Schritt (c) ermittelten Schaltungsteils und die Simulation für den (die) ausgewählten Teil (e) durchgeführt wird.
Insbesondere kann der Nutzer diejenigen Schaltungsteile auswählen, für welche eine Simulation durchgeführt werden soll.
Alternativ ist die Eingabe des Nutzers eine Auswahl zumindest einer Fehlerklasse und die Simulation für die Teile des Schaltungslayouts, welche der (den) ausgewählten Fehlerklasse (n) zugeordnet sind, durchgeführt wird. Bevorzugt wird im Schritt (c4) ferner ein Repräsentant einer Fehlerklasse festgelegt (DETAIL) und die Simulation wird für den Repräsentanten der ausgewählten Fehlerklasse (n) durchgeführt .
Durch Eingeben der Fehlerklasse, welche simuliert werden soll und Simulieren jeweils nur eines Repräsentanten der jeweiligen Fehlerklasse kann die für die Simulation benötigte Rechenleistung und Zeit verringert werden. Insbesondere kann in der Regel davon ausgegangen werden, daß das Simulationsergebnis für die Fehler einer Fehlerklasse im wesentlichen gleich ist.
Der Schritt (d) kann ferner folgende Schritte umfassen:
(d3) Auswählen eines Simulationsbereichs, in welchem der in Schritt (c) ermittelte Schaltungsteil im wesentlichen enthalten ist,- (d4) Durchführen einer Simulation des in Schritt (d3) ausgewählten Simulationsbereichs.
Somit wird mit Hilfe des Simulationsbereichs eine Art "Fenster" um den Schaltungsteil ausgebildet, welcher eine vorbestimmbare
Bedingung nicht erfüllt. Durch Verwenden des ausgewählten
Simulationsbereichs für die Simulation kann insbesondere das
Zusammenspiel des Schaltungsteils, welches die vorbestimmbare
Bedingung nicht erfüllt, mit anderen Schaltungselementen in dessen Umgebung simuliert werden.
Bevorzugt erfolgt der Schritt (d3) automatisch und die Größe und/oder Position des Simulationsbereichs ist weiter bevorzugt voreinstellbar.
Die Größe des Simulationsbereichs kann insbesondere durch eine Quer- und Längsausdehnung eines im wesentlichen rechteckigen Bereichs festgelegt werden. Die Position des Simulationsbereichs wird vorzugsweise derart festgelegt, um eine möglichst aussagekräftige Simulation des Schaltungsteils zu ermöglichen. Beispielsweise kann vorgesehen sein, daß die Größe des Simulationsbereichs jeweils einen vorbestimmbaren Wert annimmt und der Simulationsbereich jeweils derart positioniert wird, daß der zu simulierende Schaltungsteil im wesentlichen in der Mitte des Simulationsbereichs angeordnet ist.
Alternativ umfaßt der Schritt (d3) einen Schritt des Einlesens einer Eingabe eines Nutzers, mittels welcher die Größe und/oder Position des Simulationsbereichs festgelegt wird.
Insbesondere kann hierbei durch Eingabe des Nutzers, z.B. "Ziehen eines Fensters" mit einer Zeigevorrichtung wie einer Maus die Größe und/oder die Position des Simulationsbereichs festgelegt werden. Es kann jedoch auch vorgesehen sein, daß die Größe des Simulationsbereichs voreinstellbar ist und die Eingabe des Nutzers durch Anzeigen einer Position erfolgt, um welche herum der Simulationsbereich ausgebildet werden soll. Alternativ hierzu kann vorgesehen sein, daß der Nutzer die Größe des Simulationsbereichs festlegen kann. In diesem Fall kann die Position voreinstellbar sein.
Vorzugsweise werden die Schritte (a) bis (d) während des Erstellens des Layouts im wesentlichen automatisch durchgeführt.
Beispielsweise kann vorgesehen sein, daß die Schritte (a) bis
(d) jeweils durchgeführt werden, wenn eine Veränderung des Layouts durch den Nutzer erfolgt. Alternativ oder zusätzlich kann vorgesehen sein, daß die Schritte (a) bis (d) durchgeführt werden, wenn vorbestimmbare Bereiche des Layouts vollendet werden.
Das Verfahren kann ferner 'einen Schritt des Einlesens einer Eingabe des Nutzers, mittels welcher angezeigt wird, daß eine Überprüfung erfolgen soll, umfassen und die Schritte (a) bis
(d) können in Antwort auf die Eingabe des Nutzers durchgeführt werden.
Somit kann der Nutzer festlegen, ob die Schritte (a) bis (d) durchgeführt werden sollen. Dies kann während des Vorgangs des Erstellens erfolgen oder auch nach Vollendung des Layouts.
Bevorzugt umfaßt das Verfahren die folgenden Schritte:
(e) Erfassen einer Veränderung des Schaltungslayouts durch den Nutzer; und nachfolgendes Durchführen der Schritte (b) bis (d) . Die Veränderung des Schaltungslayouts durch den Nutzer kann insbesondere unter Verwendung des in Schritt (d) ermittelten Simulationsergebnisses erfolgen. Somit wird eine Art Schleife ausgebildet, bei welcher jeweils nach der Veränderung des Schaltungslayouts eine Überprüfung durchgeführt wird.
Vorzugsweise werden die Schritte (a) bis (e) unter Verwendung des Schaltungslayouts in einem ersten Datenformat durchgeführt und das Verfahren umfaßt den folgenden weiteren Schritt : (f) Bereitstellen des erstellten Schaltungslayouts für ein Umwandeln des Schaltungslayouts in ein zweites Datenformat, welches für eine weitere Verarbeitung verwendet wird.
Das erste Datenformat ist insbesondere ein Datenformat, bei welchem das Schaltungslayout auf einfache Weise verändert werden kann. Im Gegensatz dazu ist das zweite Datenformat ein
Datenformat, welches nur eine sehr eingeschränkte Veränderung des Schaltungslayouts ermöglicht. Das zweite Datenformat wird insbesondere für eine automatische Korrektur des Schaltungslayouts während einer Lithographiesimulation verwendet.
Gemäß der Erfindung wird ferner ein Computerprogrammprodukt zum Überprüfen eines Schaltungslayouts für eine Halbleitervorrichtung bereitgestellt, welches Programmteile zur Durchführung eines Verfahrens der Erfindung oder einer bevorzugten Ausführungsform davon umfaßt .
Des weiteren wird gemäß der Erfindung eine Vorrichtung zum Überprüfen eines Schaltungslayouts für eine Halbleitervorrichtung bereitgestellt, wobei die Vorrichtung umfaßt :
- eine Einrichtung zum Erfassen eines erstellten Schaltungslayouts; eine Einrichtung zum Durchführen eines Tests, ob vorbestimmbare Bedingungen in dem Schaltungslayout erfüllt sind; eine Einrichtung zum Ermitteln der Positionsdaten zumindest eines Schaltungsteils des Schaltungslayouts, für welchen zumindest eine vorbestimmbare Bedingung nicht erfüllt ist; und eine Einrichtung zum Durchführen einer Simulation für . zumindest einen ermittelten Schaltungsteil, um ein Simulationsergebnis zu erhalten.
Weitere Merkmale, Aufgaben und Vorteile der vorliegenden Erfindung werden offensichtlich aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen davon mit Bezug auf die Zeichnungen, in welchen zeigt:
Fig. 1 eine schematische Ansicht des Entwurfsablaufs für eine Halbleitervorrichtung; und
Fig. 2 eine schematische Ansicht des Schritts "Layout" von Fig. 1.
Zunächst wird der Ablauf von-verschiedenen Verarbeitungsschritten bei der Entwicklung einer Halbleitervorrichtung mit Bezug auf Fig. 1 beschrieben.
Bei der Entwicklung einer Halbleitervorrichtung wird die gewünschte Schaltung bzw. der gewünschte Schaltkreis zunächst graphisch mit den in der Elektronik üblichen Symbolen in einem Designschritt (SlO) erstellt. In dem Schaltungsdesign sind somit die einzelnen SchaltungselementSymbole und deren Verbindungen miteinander gezeigt . Aus der symbolischen Darstellung der Schaltungen, dem Design, wird in einem nachfolgenden Layout-Schritt (S20) die Übertragung in die physikalischen Gegebenheiten einer realen Schaltung durchgeführt. Hierzu werden alle Einzelteile der Schaltung graphisch nach geeigneten Designregeln aufgezeichnet. Z.B. werden Transistoren mit ihren Diffusionsgebieten, dem Gate und den Anschlüssen zur Umgebung genau gezeichnet. Mit dem Layout wird die tatsächliche Anordnung der Schaltelemente auf dem Halbleiter graphisch dargestellt. Die Umwandlung des Designs in ein Layout erfolgt in der Regel manuell mit Hilfe von Zeichenprogrammen durch einen Nutzer bzw. Layouter.
Beim Layout müssen insbesondere vorbestimmbare Designregeln eingehalten werden. Die Designregeln sind insbesondere vorbestimmbare Bedingungen bzw. Beziehungen der einzelnen Schaltkreiselemente auf dem Halbleiter zueinander. Beispielsweise geben Designregeln an, wie groß der minimale Abstand zwischen einzelnen Schaltkreiselementen sein muß, wie groß ein Diffusionsgebiet in einem Transistor sein muß oder die minimalen Abstände von Metall .
Das Layout wird mit Hilfe von Verfahren hinsichtlich der vorgebbaren Designregeln überprüft. Dies wird später im Detail mit Bezug auf Fig. 2 beschrieben.
Nachdem das Layout überprüft und von dem Layouter freigegeben wurde, erfolgt der Schritt des Tapeouts (S30) . Hierbei wird das in einem ersten Datenformat vorliegende Layout in ein zweites Datenformat umgewandelt. Das zweite Datenformat ist vorzugsweise das gds-Format ("graphical display streamer"- Format) . In dem ersten Format kann das Layout auf einfache Weise erstellt und verändert werden. In dem zweiten Format sind insbesondere weniger Attribute enthalten. In dem zweiten Format ist ferner insbesondere lediglich eine Veränderung der Schaltungsanordnung nach vorbestitnmbaren Regeln erlaubt. Diese Regeln verwenden insbesondere die Nummer der Schicht und den Datentyp. Die Veränderungen der Ausgestaltung der Schaltung in dem zweiten Format erfolgen automatisch und können nur sehr eingeschränkt von einem Nutzer beeinflußt werden.
Nachfolgend auf das Tapeout erfolgt eine Lithographiesimulation (S40) , bei welcher die Fertigbarkeit der entworfenen Schaltung überprüft wird. Hierbei wird insbesondere ein optical proximity check (OPC) durchgeführt.
Wenn alle erforderlichen Test erfolgreich abgeschlossen wurden, werden Lithographiemasken erstellt für eine Fertigung der Halbleitervorrichtung.
Nachfolgend wird der Layoutschritt S20 von Fig. 1 im Detail mit Bezug auf Fig. 2 beschrieben.
Zunächst wird im Schritt S22 das Layout im wesentlichen "manuell" durch einen Nutzer bzw. Layouter erstellt. Als Basis dient hierbei das Schaltungsdesign, welches im Vorfeld erstellt wurde. Während des Layouts wird die von einem Designer entwickelte Schaltung in die physikalischen Gegebenheiten übertragen. Für das Erstellen des Layouts werden vorzugsweise Layoutprogramme verwendet, mit Hilfe welcher der Layouter die Einzelteile der Schaltung graphisch nach vorgegebenen Designregeln aufzeichnet.
Nachdem das Layout erstellt wurde, wird das erstellte Layout einer Überprüfung unterzogen, ob vorbestimmbare Designregeln verletzt sind oder nicht. Dies erfolgt insbesondere in einem sogenannten Design RuIe Check (DRC) (Schritt S24) . Hierbei wird überprüft, ob die vorbestimmbaren Designregeln, wie z.B. der Abstand einzelner Elemente, die Dicke und Größe bestimmter Bereiche u.s.w. erfüllt sind. Schaltungslayoutteile bzw. -bereiche, für welche zumindest eine Designregel nicht erfüllt ist, werden dem Nutzer nachfolgend angezeigt. Dies kann beispielsweise mit Hilfe einer Fehlerliste erfolgen. Alternativ können die ermittelten Stellen in der Layoutansicht angezeigt werden.
Nachfolgend erfolgt eine Prozessfenster-Simulation derjenigen Stellen des Schaltungslayouts, für welche eine Designregelverletzung festgestellt wurde (Schritt S24) . Mit Hilfe des Simulationsergebnisses kann der Layouter nun eine bessere Aussage darüber treffen, ob die ermittelte Designregelverletzung beim Betrieb der realen Halbleitervorrichtung eine wesentliche Beeinträchtigung der Funktionsweise darstellen würde. Mit Hilfe dieser Information kann der Layouter das Layout entsprechend anpassen (dies ist in Fig. 2 mit der gestrichelten Linie dargestellt) . Beispielsweise kann der Abstand zwischen zwei Elementen vergrößert werden.
Nachfolgend kann nochmals eine Designregelüberprüfung (Schritt S24) und eine Simulation (Schritt S26) erfolgen. Diese Vorgehensweise kann solange wiederholt werden bis der Layouter das Schaltungslayout für das Tapeout (S30) freigibt.
In alternativen Ausführungsformen kann vorgesehen sein, daß die Designregelüberprüfung DRC (Schritt S24) sozusagen "online" beim Entwurf des Layouts durchgeführt wird. D.h. die Designregelüberprüfung wird im wesentlichen mit jeder Veränderung des Layouts durchgeführt und es werden entsprechend Fehlermeldungen ausgegeben. Ferner kann vorgesehen sein, daß die Designregelüberprüfung durchgeführt wird, nachdem einzelne Bereiche des Layouts fertiggestellt wurden. Alternativ oder zusätzlich kann die Designregelüberprüfung nach Abschluß des gesamten Layouts durchgeführt werden, um eine abschließende Überprüfung des Layouts vor dem Tapeoutschritt (S30) durchzuführen. In den beiden letzteren Fällen wird die Designregelüberprüfung durch Eingabe des Nutzers gestartet.
Der Simulationsschritt S26 kann z.B. für alle Schaltungsteile durchgeführt werden, für welche eine Designregelverletzung ermittelt wurde. Alternativ hierzu kann vorgesehen sein, daß der Layouter bestimmte Schaltungsteile auswählt für welche die Simulation durchgeführt werden soll . Dies können beispielsweise Schaltungsteile sein, bei welchen die Designregelverletzung besonders kritisch ist.
Es kann ferner vorgesehen sein, daß die Designregelverletzungen in Fehlerklassen klassifiziert werden. Solche Fehlerklassen werden vorzugsweise während der Designregelüberprüfung erstellt. In einem solchen Fall kann vorgesehen sein, daß die Simulation jeweils für einen Repräsentanten einer Fehlerklasse durchgeführt wird. In der Regel ist es ausreichend, jeweils nur einen Schaltungsteil, welcher eine Fehlerklasse repräsentiert zu simulieren.
Die Simulation des Schaltungsteils, für welchen eine Designregelverletzung festgestellt wurde, kann auf verschiedene Arten erfolgen. Beispielsweise kann ein Bereich, welcher den Schaltungsteil umgibt ausgewählt werden und der gesamte ausgewählte Bereich simuliert werden. Die Auswahl des Bereichs kann automatisch oder durch Eingabe des Nutzers erfolgen. Insbesondere wird hierbei die Position und/oder Größe des Simulationsbereichs festgelegt. Somit kann ein sogenanntes "Simulationsfenster11 bestimmt werden, innerhalb welchem eine Simulation durchgeführt wird.
Die Größe des Simulationsbereichs kann insbesondere durch eine Quer- und Längsausdehnung eines im wesentlichen rechteckigen Bereichs, eine sog „Bounding Box", festgelegt werden. Die Position des Simulationsbereichs wird vorzugsweise derart festgelegt, um eine möglichst aussagekräftige Simulation des Schaltungsteils zu ermöglichen. Beispielsweise kann vorgesehen sein, daß die Größe des Simulationsbereichs jeweils einen vorbestimmbaren Wert annimmt und der Simulationsbereich jeweils derart positioniert wird, daß der zu simulierende Schaltungsteil im wesentlichen in der Mitte des Simulationsbereichs angeordnet ist.
Wenn die Auswahl des Simulationsbereichs automatisch erfolgt, ist es von Vorteil, wenn die Größe und/oder Position des Simulationsbereichs voreinstellbar sind.
Wenn die Auswahl des Simulationsbereichs durch Eingabe des Nutzers erfolgt, z.B. "Ziehen eines Fensters" mit einer Zeigevorrichtung wie einer Maus, kann die Größe und die Position des Simulationsbereichs festgelegt werden. Es kann jedoch auch vorgesehen sein, daß die Größe des Simulationsbereichs voreinstellbar ist und die Eingabe des
Nutzers durch Anzeigen einer Position erfolgt, um welche herum der Simulationsbereich ausgebildet werden soll . Alternativ hierzu kann vorgesehen sein, daß der Nutzer die Größe des Simulationsbereichs festlegen kann. In diesem Fall kann die Position voreinstellbar sein.
Zusammenfassend kann gesagt werden, daß gemäß insbesondere ein Verfahren bereitgestellt wird, bei welchem ein
Simulationsschritt während der Erstellung des Schaltungslayouts vorgesehen ist. Dieser Simulationsschritt erfolgt insbesondere vor dem Schritt des Tapeouts des Schaltungslayouts. Durch das Vorsehen des Simulationsschritts können Fehler frühzeitig entdeckt werden und Zeit und somit Kosten gespart werden. Durch das Vorsehen des Stimulationsschritts erhält der Layouter zusätzlich zu der Information, daß Designregelverletzungen vorliegen, eine Information 'darüber, ob die jeweilige simulierte Designregelverletzung die Funktionsweise der Halbleitervorrichtung wesentlich beeinträchtigen würde. Mit Hilfe dieser Informationen kann der Layouter auf einfachere Weise eine Entscheidung treffen, ob das Schaltungslayout entsprechend verändert werden muß oder nicht.

Claims

Ansprüche
1. Verfahren zum Überprüfen eines Schaltungslayouts für eine Halbleitervorrichtung, umfassend die folgenden Schritte:
(a) Erfassen eines erstellten Schaltungslayouts;
(b) Durchführen eines Tests, ob vorbestimmbare Bedingungen in dem Schaltungslayout erfüllt sind;
(c) wenn zumindest eine vorbestimmbare Bedingung nicht erfüllt ist,
(cl) Ermitteln der Positionsdaten zumindest eines Schaltungsteils des Schaltungslayouts, für welchen zumindest eine vorbestimmbare Bedingung nicht erfüllt ist; und
(d) Durchführen einer Simulation für zumindest einen in Schritt (c) ermittelten Schaltungsteil, um ein Simulationsergebnis zu erhalten.
2. Verfahren gemäß Anspruch 1, wobei der Schritt (c) ferner folgenden Schritt umfaßt: (c2) Ausgeben der Positionsdaten an einen Nutzer.
3. Verfahren gemäß einem der Ansprüche 1 oder 2, wobei der Schritt (c) ferner folgenden Schritt umfaßt:
(c3) Ausgeben einer Fehlermeldung, welche vorzugsweise angibt, welche der vorbestimmbaren Bedingungen durch den Schaltungsteil nicht erfüllt wird.
4. Verfahren gemäß einem der vorangehenden Ansprüche, wobei der Schritt (c) ferner folgenden Schritt umfaßt: (c4) Klassifizieren von Fehlern in vorbestimmbare Fehlerklassen.
5. Verfahren gemäß einem der vorangehenden Ansprüche, wobei Schritt (c) für im wesentlichen alle Teile des Schaltungslayouts durchgeführt wird, für welche zumindest
I I eine vorbestimmbare Bedingung nicht erfüllt ist.
6. Verfahren gemäß einem der vorangehenden Ansprüche, wobei der Schritt (d) im wesentlichen direkt nachfolgend nach Beendigung des Schritts (c) durchgeführt wird.
7. Verfahren gemäß einem der Ansprüche 1 bis 5, wobei der Schritt (d) folgenden Schritt umfaßt:
(dl) Einlesen einer vorbestimmbaren Eingabe eines Nutzers; (d2) Durchführen der Simulation unter Verwendung der Eingabe des Nutzers.
8. Verfahren gemäß Anspruch 7, wobei die Eingabe des Nutzers eine Auswahl zumindest eines im Schritt (c) ermittelten Schaltungsteils ist und die Simulation für den
(die) ausgewählten Teil (e) durchgeführt wird.
9. Verfahren gemäß Anspruch 5 und 7, wobei die Eingabe des
Nutzers eine Auswahl zumindest einer Fehlerklasse ist und die
Simulation für die Teile des Schaltungslayouts, welche der
(den) ausgewählten Fehlerklasse (n) zugeordnet sind, durchgeführt wird.
10. Verfahren gemäß Anspruch 9, wobei im Schritt (c4) ferner ein Repräsentant einer Fehlerklasse festgelegt wird und die Simulation für den Repräsentanten der ausgewählten Fehlerklasse (n) durchgeführt wird.
11. Verfahren gemäß einem der vorangehenden Ansprüche, wobei der Schritt (d) ferner folgende Schritte umfaßt : (d3) Auswählen eines Simulationsbereichs, in welchem der in Schritt (c) ermittelte Schaltungsteil im wesentlichen enthalten ist;
(d4) Durchführen einer Simulation des in Schritt (d3) ausgewählten Simulationsbereichs.
12. Verfahren gemäß Anspruch 11, wobei die Größe und/oder Position des Simulationsbereichs vorzugsweise voreinstellbar ist.
13. Verfahren gemäß Anspruch 11, wobei der Schritt (d3) einen Schritt des Einlesens einer Eingabe eines Nutzers, mittels welcher die Größe und/oder Position des Simulationsbereichs festgelegt wird, umfaßt.
14. Verfahren gemäß einem der Ansprüche 1 bis 13, wobei die Schritte (a) bis (d) während des Erstellens des Layouts durchgeführt werden.
15. Verfahren gemäß einem der Ansprüche 1 bis 13, welches ferner einen Schritt des Einlesens einer Eingabe des Nutzers, mittels welcher angezeigt wird, daß eine Überprüfung erfolgen soll, umfaßt und die Schritte (a) bis (d) in Antwort auf die Eingabe des Nutzers durchgeführt werden.
16. Verfahren gemäß einem der vorangehenden Ansprüche, welches ferner die folgenden Schritte umfaßt:
(e) Erfassen einer Veränderung des Schaltungslayouts durch den Nutzer; und nachfolgendes Durchführen der Schritte (b) bis (d) .
17. Verfahren gemäß einem der vorangehenden Ansprüche, wobei die Schritte (a) bis (e) unter Verwendung des Schaltungslayouts in einem ersten Datenformat durchgeführt werden und das Verfahren den folgenden weiteren Schritt umfaßt :
(f) Bereitstellen des erstellten Schaltungslayouts für ein Umwandeln des Schaltungslayouts in ein zweites Datenformat, welches für eine weitere Verarbeitung verwendet wird.
18. Computerprogrammprodukt zum Überprüfen eines Schaltungslayouts für eine Halbleitervorrichtung, welches Programmteile zur Durchführung eines Verfahrens gemäß einem der vorangehenden Ansprüche umfaßt.
19. Vorrichtung zum Überprüfen eines Schaltungslayouts für eine Halbleitervorrichtung, wobei die Vorrichtung umfaßt:
- eine Einrichtung zum Erfassen eines erstellten Schaltungslayouts; eine Einrichtung zum Durchführen eines Tests, ob vorbestimmbare Bedingungen in dem Schaltungslayout erfüllt sind; eine Einrichtung zum Ermitteln der Positionsdaten zumindest eines Schaltungsteils des Schaltungslayouts, für welchen zumindest eine vofbestimmbare Bedingung nicht erfüllt ist; und eine Einrichtung zum Durchführen einer Simulation für zumindest einen ermittelten Schaltungsteil, um ein Simulationsergebnis zu erhalten.
PCT/EP2005/010834 2004-11-17 2005-10-07 Verfahren, computerprogrammprodukt und vorrichtung zum überprüfen eines schaltungslayouts für eine halbleitervorrichtung WO2006053608A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/719,512 US20090150837A1 (en) 2004-11-17 2005-10-07 Checking a circuit layout for a semiconductor apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004055457.9 2004-11-17
DE102004055457A DE102004055457A1 (de) 2004-11-17 2004-11-17 Verfahren, Computerprogrammprodukt und Vorrichtung zum Überprüfen eines Schaltungslayouts für eine Halbleitervorrichtung

Publications (1)

Publication Number Publication Date
WO2006053608A1 true WO2006053608A1 (de) 2006-05-26

Family

ID=35686535

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/010834 WO2006053608A1 (de) 2004-11-17 2005-10-07 Verfahren, computerprogrammprodukt und vorrichtung zum überprüfen eines schaltungslayouts für eine halbleitervorrichtung

Country Status (3)

Country Link
US (1) US20090150837A1 (de)
DE (1) DE102004055457A1 (de)
WO (1) WO2006053608A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544067A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5062054A (en) * 1988-03-10 1991-10-29 Matsushita Electric Industrial Co., Ltd. Layout pattern generation and geometric processing system for LSI circuits
US5787006A (en) * 1996-04-30 1998-07-28 Micron Technology, Inc. Apparatus and method for management of integrated circuit layout verification processes
US5896300A (en) * 1996-08-30 1999-04-20 Avant| Corporation Methods, apparatus and computer program products for performing post-layout verification of microelectronic circuits by filtering timing error bounds for layout critical nets
US6397373B1 (en) * 1999-07-12 2002-05-28 Taiwan Semiconductor Manufacturing Company Efficient design rule check (DRC) review system
US6618840B2 (en) * 2001-02-12 2003-09-09 Hewlett-Packard Development Company, L.P. Method and system for analyzing a VLSI circuit design
US6816997B2 (en) * 2001-03-20 2004-11-09 Cheehoe Teh System and method for performing design rule check
US6728942B2 (en) * 2001-06-12 2004-04-27 Conexant Systems, Inc. Method and system for predictive MOSFET layout generation with reduced design cycle
US6745372B2 (en) * 2002-04-05 2004-06-01 Numerical Technologies, Inc. Method and apparatus for facilitating process-compliant layout optimization
DE10224417B4 (de) * 2002-05-29 2007-08-02 Infineon Technologies Ag Verfahren zur Klassifizierung von Fehlern des Layouts einer Halbleiterschaltung
US7194725B1 (en) * 2004-04-02 2007-03-20 Advanced Micro Devices, Inc. System and method for design rule creation and selection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544067A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MEIER W: "Hierarchical layout verification for submicron designs", DESIGN AUTOMATION CONFERENCE, 1990., EDAC. PROCEEDINGS OF THE EUROPEAN GLASGOW, UK 12-15 MARCH 1990, WASHINGTON, DC, USA,IEEE COMPUT. SOC. PR, US, 12 March 1990 (1990-03-12), pages 382 - 386, XP010018131, ISBN: 0-8186-2024-2 *
OSHIRO L ET AL: "A design reliability methodology for CMOS VLSI circuits", INTEGRATED RELIABILITY WORKSHOP, 1995. FINAL REPORT., INTERNATIONAL LAKE TAHOE, CA, USA 22-25 OCT. 1995, NEW YORK, NY, USA,IEEE, US, 22 October 1995 (1995-10-22), pages 34 - 39, XP010158723, ISBN: 0-7803-2705-5 *

Also Published As

Publication number Publication date
US20090150837A1 (en) 2009-06-11
DE102004055457A1 (de) 2006-05-24

Similar Documents

Publication Publication Date Title
DE69924296T2 (de) Ic-test programmiersystem zur zuordnung logischer funktionstestdaten von logischen integrierten schaltung zu einer physikalischen darstellung
DE10241400B4 (de) Verfahren zum Verwalten eines sequentiellen Prozesses unter Verwendung einer graphischen Benutzerschnittstelle
DE60010906T2 (de) Verfahren zum testen von web-basierten softwareobjekten
DE69826659T2 (de) Billige, leicht anzuwendende software für ein automatisches testsystem
DE102006037162A1 (de) Verfahren und Vorrichtung und deren Verwendung zur Prüfung des Layouts einer elektronischen Schaltung
DE60116769T2 (de) Verfahren und system zur hierarchischen metallenden-, einschliessungs- und belichtungsprüfung
EP1192543B1 (de) Verfahren und anordnung zur ermittlung eines fehlerbaums eines technischen systems, computerprogramm-erzeugnis und computerlesbares speichermedium dafür
DE102005031913A1 (de) Verfahren, System und Programm zur Modell-basierten Softwareentwicklung mit Testfallerzeugung und Bewertung
WO2008064658A2 (de) Verfahren zum testen eines computerprogramms
DE10234135B4 (de) Verfahren, System und Computerprogramm zum Steuern der Prüfung einer gedruckten Schaltungsplatine in Bezug auf Herstellungsdefekte
DE10321981A1 (de) Verifizieren der Nähe von Massedurchgangslöchern zu Signaldurchgangslöchern in einer integrierten Schaltung
DE102019103503A1 (de) Fehlerreduktion bei Bildern, die mit geladenen Teilchen erzeugt wurden, mithilfe von Machine-Learning-basierten Verfahren
DE60012735T2 (de) Verfahren zur unterscheidung von verschiedenen typen von abtastfehlern, rechnerbasierte schaltungsemulation und fehlerdetektionssystem
DE102019121285A1 (de) Systeme und Verfahren zur Lokalisierung systematischer Fehler mittels physical failure analysis (PFA)
DE102011014831A1 (de) Verfahren und vorrichtung zum analysieren vonsoftware mit einem kalibrierten wert
DE102017117496A1 (de) Zell-Bewusste Fehlstellen-Charakterisierung und Wellenformanalyse mithilfe mehrerer Strobe-Punkte
DE102015102034A1 (de) Verfahren zum Analysieren von Ergebnissen in einem Entwurfsautomatisierungsablauf für elektronische Systeme, Computersystem und Computerprogrammprodukt
DE112021003677T5 (de) Automatisierte unterstützte schaltkreisvalidierung
DE102004008378A1 (de) Optisches Nähenkorrekturverfahren
EP1771799B1 (de) Verfahren zur bewertung der güte eines testprogramms
DE102017215946A1 (de) Prüfsystem, programm und steuerverfahren für prüfvorrichtung
DE10138142A1 (de) Verfahren zur Analyse einer integrierten elektrischen Schaltung
DE102015225018A1 (de) Verfahren zur Prüfung einer Mehrzahl von in gleicher Weise mit Bauteilen bestückten Bauteilträgern, Computerprogrammprodukt zur Durchführung eines solchen Verfahrens, und Prüfsystem zur Durchführung eines solchen Verfahrens
WO2006053608A1 (de) Verfahren, computerprogrammprodukt und vorrichtung zum überprüfen eines schaltungslayouts für eine halbleitervorrichtung
DE10333072A1 (de) Verfahren zum Vorhersagen einer Platinentestabdeckung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05795353

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 11719512

Country of ref document: US