WO2005025056A1 - 自動利得制御増幅装置、受信機器及び無線通信機器 - Google Patents

自動利得制御増幅装置、受信機器及び無線通信機器 Download PDF

Info

Publication number
WO2005025056A1
WO2005025056A1 PCT/JP2004/008897 JP2004008897W WO2005025056A1 WO 2005025056 A1 WO2005025056 A1 WO 2005025056A1 JP 2004008897 W JP2004008897 W JP 2004008897W WO 2005025056 A1 WO2005025056 A1 WO 2005025056A1
Authority
WO
WIPO (PCT)
Prior art keywords
gain control
value
gain
signal
amplifier
Prior art date
Application number
PCT/JP2004/008897
Other languages
English (en)
French (fr)
Other versions
WO2005025056A8 (ja
Inventor
Kasumi Hatayama
Minoru Kubota
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Publication of WO2005025056A1 publication Critical patent/WO2005025056A1/ja
Publication of WO2005025056A8 publication Critical patent/WO2005025056A8/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver

Definitions

  • the present invention relates to an automatic gain control amplifying device, a receiving device, and a wireless communication device, and particularly to an automatic gain control amplifying device that automatically controls a power level of a wireless signal, a receiving device, and a wireless communication device.
  • Reception circuits in conventional wireless communication devices often employ a configuration in which a high-frequency stage is provided with a variable attenuator (variable attenuator) in order to set a large dynamic range of a received signal.
  • a variable attenuator variable attenuator
  • PHS Personal Handyphone System
  • base stations etc., should be able to cope with strong reception levels that are receiving strong radio waves due to the recent high-density deployment and the increase in users. Therefore, a circuit that extends the dynamic range of the reception level is required.
  • the gain control of a conventional amplifier such as a Gain Control (automatic gain control) circuit, mainly uses the received signal strength (received signal level) of the RF signal and the intermediate frequency signal (IF signal) obtained by down-converting the RF signal.
  • the signal is converted to a DC signal by a received signal strength detection circuit (hereinafter referred to as RSSI circuit), which is composed of a logarithmic amplifier, and is further subjected to current-voltage conversion. This is done by reading the output RSSI output signal (voltage signal).
  • RSSI circuit received signal strength detection circuit
  • the conventional automatic gain control amplifier uses the feedback gain control method using the signal power value of the output signal most frequently. Also, the received signal strength detected by the RSSI (Received Signal Strength Indicator) circuit as described above is used. There is also known a feedforward gain control method that uses a gain. Furthermore, for RF amplification, IF amplification, baseband amplification, and the like in conventional wireless communication devices, the gain of an AGC amplifier (gain control amplifier) is automatically adjusted by using both a feedback gain control method and a feedforward gain control method. As a known technique widely used as an automatic gain control amplification method for controlling, for example, Japanese Patent Application Laid-Open No.
  • Patent Documents 1 and 2 which are different from each other, the gain control by the Ford-forward gain control method using both the feedback gain control method and the feed-forward gain control method as described above is performed. It is realized as an automatic gain control amplification method that generates a gain control signal that finely controls the gain of the AGC amplifier by finely adjusting the value using the control value by the feedback gain control method.
  • the control value is obtained by referring to a control table corresponding to the difference between the signal power value of the actual output signal and the expected signal power value.
  • the input power level of an RSSI circuit, an AGC amplifier, and the like differs depending on the components used, so the control table is updated each time a component is changed. It is necessary to update the control table even when any of the input power levels is changed in accordance with a change in the specification. Since the gain changes in units of decibels (dB) with respect to the control voltage value, the control value to give fine precision should be adjusted to the characteristics of the AGC amplifier specified by the dB value. Since the signal power value near the expected signal power value contains an unnecessarily fine control value, high-accuracy and stable reception processing of the automatic gain control amplifier can be easily realized. Not Kos There was a problem that it was not possible to achieve the conversion.
  • the control unit 96 of the automatic gain control amplification device 300 controls the reception signal strength of the reception signal branched by the distributor 91.
  • the correction value C generated by the feedforward gain control circuit (FF) 95 is corrected by the feedback gain control circuit (FB) 97 based on the result detected by the RSSI circuit 94.
  • Gain control that controls the gain of the AGC amplifier (gain control amplifier) 92
  • the amplified output signal from the AGC amplifier (gain control amplifier) 92 or the output signal from the demodulator 93 can be converted into a certain range of decibels with respect to the expected signal power value Q. (dB) is controlled to be within the signal power value.
  • the feedback gain control circuit (FB) 97 is a signal that matches the signal power value of the amplified output signal from the AGC amplifier (gain control amplifier) 92 or the output signal from the demodulator 93 with the dB ratio. By comparing with the expected power value Q, the expected
  • a correction value C for fine adjustment which becomes a substantially constant value, is output to the control unit 96 within a range of a signal power value corresponding to a certain fixed range of dB (decibel) value.
  • Control section 96
  • the correction value C output from the feedback gain control circuit (FB) 97 is
  • a gain control signal having a gain control value G finely adjusted by the value C is generated, and the AGC amplifier
  • the AGC amplifier (gain control amplifier) 92 has (I 1) X STEP [dB] -IX STEP [d B] within the range of the signal power value corresponding to a certain range of dB (decibel) value. Instead, the above-mentioned problem is solved.
  • FIG. 13 is a configuration diagram showing a block configuration of a conventional automatic gain control device described in Patent Document 3
  • FIG. 14 is a diagram for explaining the principle of the automatic gain control device 300 shown in FIG. FIG.
  • the precision X of the gain control signal actually required to perform the gain control is equal to that of the AGC amplifier 92. It is an intermediate value of the gain control range in dB with respect to the expected signal power Q of the signal power value P output from the demodulator 93 in the stage.
  • the gain control range is 3 [dB] unit.
  • the gain control range is an intermediate value of 3 [dB], that is, 1.5 [dB].
  • IX STEP [dB] the difference between the signal power value P corresponding to each power level and the correction value C
  • the signal power values P corresponding to OX STEP, 1 X STEP, and 2 X STEP are represented by Q (0 [dB]), 2Q (3 [dB]), 4Q (6 [dB])
  • the control power value to be corrected that is, the correction value C, is used to generate the gain control signal G,
  • the gain of the amplifier 92 is controlled.
  • the correction value C calculated by the feedback gain control circuit (FB) 97 is the signal power
  • Patent Document 1 JP-A-8-293748
  • Patent Document 2 JP-A-10-56343
  • Patent Document 3 JP 2003-133873 A
  • the width (STEP) of the control range of the signal power value P may be set to 3 [dB] or less. It is difficult to realize fine adjustment of the gain control only by using a configuration in which a simple bit shift operation is a main operation process as an operation circuit for the gain control of the AGC amplifier 92. Therefore, the operation process for realizing the gain control means becomes complicated, and the problem remains in that the gain control of the AGC amplifier 92 is performed at high speed or the gain control circuit is simplified.
  • the present invention has been made in view of powerful circumstances, and has a circuit configuration capable of controlling the gain with a high accuracy (resolution) and a simple circuit for feedback gain control. Realizing the automatic gain control amplification of the feedback gain control system alone. It is an object of the present invention to provide an automatic gain control amplifier, a receiving device, and a wireless communication device provided with an automatic gain control amplifying means having a stage or using a feedforward gain control system and a feedback gain control system in combination. .
  • the first technical means includes first and second gain control means for generating a gain control signal for a gain control amplifier that amplifies an input signal and outputs an output signal.
  • the first gain control range and the second gain control range indicating the gain controllable range of each of the second gain control means are D1 and D2, respectively, and the gain of each of the first and second gain control means is Assuming that the first gain control resolution and the second gain control resolution indicating the control unit are C1 and C2, respectively, the relationship including the first gain control range D1 force and the second gain control range D2 ( D1 and D2), and the first gain control resolution C1 is a resolution (CI> C2) in which the first gain control resolution C1 has a coarser resolution than the second gain control resolution C2. It is characterized by the following.
  • the second technical means is the automatic gain control amplifying device according to the first technical means, wherein the first gain control means includes an amplified output signal from the gain control amplifier or a subsequent stage.
  • the signal power value P of the output signal of the located circuit power is compared with the expected signal power value Q by using N times (N: an integer) of the first gain control resolution C1.
  • gain control is performed to attenuate or amplify the gain of the gain control amplifier by a first gain control amount A1 shown in (CI XN), while the second gain control means Using (Q + C1 XN), which is the calculation result for performing the gain control calculated by the first gain control means, is further M times (M: an integer) of the second gain control resolution C2.
  • M an integer
  • gain control is performed to attenuate or amplify the gain of the gain control amplifier by a second gain control amount A2 indicated by (C2 X M).
  • a third technical means is the automatic gain control amplifier according to the second technical means.
  • the first gain control resolution CI is 3 [dB] (decibel), and the first gain control amount A1 in the first gain control means is:
  • a fourth technical means is the automatic gain control amplifier according to the second or third technical means, wherein the second gain control resolution C2 is
  • a fifth technical means is the automatic gain control amplifier according to any of the second to fourth technical means, wherein the second gain control means is connected to the gain control amplifier.
  • the second gain control amount A2 applied to the second gain control means is in a relationship (D2 co A2) included in the gain control range D2 of the second gain control means.
  • a sixth technical means is the automatic gain control amplifier according to the fifth technical means, wherein the second gain control means can apply to the gain control amplifier.
  • the maximum value of the gain control amount A2 coincides with the gain control range D2 of the second gain control means.
  • a seventh technical means is the automatic gain control amplifying device according to any of the first to sixth technical means, wherein the first gain control means is configured such that dB ( The signal power expected value Q is shifted a plurality of times in both the left and right directions by a shift amount of n bits (n is an integer) corresponding to the unit of the first gain control resolution C1 determined in advance corresponding to the (decibel) ratio.
  • bit shifting a plurality of signal power comparison values Q1 are generated, and a signal power value P obtained by integrating the voltage value of the amplified output signal of the gain control amplifier or the output signal of the circuit located at the subsequent stage.
  • An eighth technical means is the automatic gain control amplifier according to the seventh technical means, further comprising the first gain control amount A1 calculated by the first gain control means.
  • a converted signal power value obtained by bit-shifting the signal output value P in the reverse direction by N bits corresponding to N! ⁇ Is engraved by the second gain control resolution C2 having a value smaller than the first gain control resolution as a dB ratio to the signal power expected value Q in a power region equal to or less than the first gain control resolution C1.
  • the closest signal power comparison value Q2 C2 XM (M: an integer) is obtained as the second gain control amount A2, so that the gain of the gain control amplifier is obtained. It is characterized in that it is possible to perform control based on a dB ratio with a finer precision than 3 [dB].
  • a ninth technical means is the automatic gain control amplifier according to the eighth technical means, wherein the gain control value GC for attenuating or amplifying the gain for the gain control amplifier is the first gain control Using the amount A1, the second gain control amount A2, and a first control value B that also has a predetermined constant value,
  • Gain control value GC (first control value B)
  • a tenth technical means is the automatic gain control amplifying device according to any of the first to ninth technical means, wherein the first gain control means is a feedback gain control method.
  • An eleventh technical means is the automatic gain control amplification device according to any of the first to ninth technical means, wherein the first gain control means is a feedforward gain control method.
  • a twelfth technical means is the automatic gain control and amplification apparatus according to any of the first to eleventh technical means, wherein the second gain control means is a feedback gain control method. It is a formula.
  • a thirteenth technical means includes a gain control amplifier that amplifies a received signal and outputs an output signal; and a signal power value of an amplified output signal of the gain control amplifier or an output signal of a circuit power located at a subsequent stage.
  • a feedback gain control circuit for detecting P to output a second control value C for controlling the gain of the gain control amplifier;
  • the gain control amplifier is used based on the second control value C output from the control circuit.
  • Control means for generating a gain control value for controlling the gain and outputting a gain control signal having the gain control value to the gain control amplifier.
  • a fourteenth technical means is the automatic gain control amplifier according to the thirteenth technical means, wherein the feedback gain control circuit sets a signal power value expected value Q as a reference.
  • a fifteenth technical means is the automatic gain control amplification device according to the thirteenth or fourteenth technical means, wherein the gain control value GC for attenuating or amplifying a gain for the gain control amplifier is the gain control value GC.
  • Gain control value GC (first control value B) + (second control value C)
  • a sixteenth technical means is the automatic gain control amplifying apparatus according to the fifteenth technical means, further comprising detecting a power level of the received signal, and receiving a received signal strength indicator (RSSI).
  • RSSI received signal strength indicator
  • Strength control circuit for controlling the gain of the gain control amplifier according to the RSSI signal, wherein the feedforward gain control circuit controls the value of the RSSI signal.
  • the control means substitutes for the preset first control value B. Instead, the third control value C generated by the feedforward gain control circuit
  • the gain is controlled by the second control value C to control the gain of the gain control amplifier.
  • a seventeenth technical means is the automatic gain control amplification device according to the sixteenth technical means, wherein the third control value C generated by the feedforward gain control circuit is used.
  • the feedback gain control circuit After controlling the gain of the gain control amplifier by using the feedback control circuit, the feedback gain control circuit starts the operation of controlling the gain of the gain control amplifier.
  • An eighteenth technical means is the automatic gain control amplifier according to the sixteenth or seventeenth technical means, wherein the feedback gain control circuit is adapted to correspond to a dB (decibel) ratio with respect to an expected signal power value Q.
  • the feedback gain control circuit is adapted to correspond to a dB (decibel) ratio with respect to an expected signal power value Q.
  • a nineteenth technical means is the automatic gain control amplifying device according to the eighteenth technical means, further comprising 2 N indicated by the first gain control amount A1 calculated by the feedback gain control circuit.
  • the converted signal power value obtained by bit-shifting the signal output value P in the reverse direction by N bits corresponding to! Is a second ratio of a smaller value than the first gain control resolution C1 as a dB ratio to the signal power expected value Q in a power region equal to or less than the first gain control resolution C1 of the feedback gain control circuit.
  • Gain control The gain of the amplifier can be controlled based on the dB ratio with an accuracy finer than 3 [dB]. It is characterized by the following.
  • a twentieth technical means is the automatic gain control amplifier according to the nineteenth technical means, wherein the gain control value GC for attenuating or amplifying the gain for the gain control amplifier is the first gain control value GC.
  • a twenty-first technical means is the automatic gain control and amplification apparatus according to any one of the thirteenth to twentieth technical means, wherein the feedback control circuit is a first gain control means and a second gain control means.
  • the first gain control resolution and the second gain control resolution indicating the gain control unit of each of the first and second gain control means are C1 and C2, respectively,
  • the gain control resolution C1 of 1 is 3 [dB] (decibel)
  • the first gain control amount A 1 in the first gain control means is:
  • a twenty-second technical means is a receiving device including an automatic gain control amplifying device that amplifies or attenuates a received signal to an appropriate power level to demodulate the received signal, wherein the automatic gain control amplifying device includes: A receiving device using the automatic gain control amplifier according to any one of the first to twenty-first technical means.
  • a twenty-third technical means is suitable for transmitting a transmission signal and demodulating a received signal.
  • a wireless communication device comprising: a receiving unit having an automatic gain control amplification device that amplifies or attenuates to a positive power level, wherein the automatic gain control amplification device is different from the first to twenty-first technical means in deviation.
  • the difference between the signal power value P and the expected signal power value Q in the signal power value range corresponding to (1-1) X STEP [dB] —IX STEP [dB] is different.
  • the converted signal power value ⁇ obtained by converting the signal power value P into a power range of (0-3) [dB] with respect to the expected signal power value Q is: Compare with expected signal power Q. For example, as a first step, if the signal power value P is 2Q ⁇ P ⁇ 4Q, the first gain control amount (first correction value) A1 is held as ⁇ 3 dB, and the signal power value P is set to (1Z2 ) Times the converted signal power value! Convert to ⁇ Next, as a second stage, if the converted signal power value ⁇ is 0.5Q ⁇ P ' ⁇ l.OQ, the second gain control amount (second correction value) A2 is held as 0.5 dB. .
  • AGC amplifier gain control amplifier
  • the breadth can be controlled with high precision.
  • the first gain control amount is calculated with coarse accuracy
  • the high accuracy gain control amount is calculated, thereby achieving high accuracy (resolution).
  • the gain can be easily controlled.
  • the width of the gain control range of the signal power value P for the amplified output signal of the gain control amplifier (AGC amplifier) or the output signal from the circuit located at the subsequent stage is set to 3 [dB] or less.
  • High-precision gain control of the feedback system can be performed easily without performing complicated calculations.
  • the difference between the signal power value P and the desired signal power expectation value Q can be easily obtained in dB, and the AGC residual error can be suppressed within a certain fine-accuracy dB range without a control table. .
  • a highly accurate and simple automatic gain control amplifying device such as a receiving device for receiving and demodulating a received signal and a radio for transmitting and receiving a received signal and demodulating the received signal are provided.
  • FIG. 1 is a block diagram showing an example of a block configuration of an automatic gain control and amplification device according to the present invention.
  • FIG. 2 is a block diagram showing an example of a detailed block configuration of a feedback gain control circuit (FB) of the automatic gain control amplification device according to the present invention.
  • FB feedback gain control circuit
  • FIG. 3 is a block diagram showing an example of a detailed block configuration of a control unit of the automatic gain control amplification device according to the present invention.
  • FIG. 4 is a schematic diagram for explaining a bit shift operation example of an expected signal power value shift circuit of the automatic gain control amplification device according to the present invention.
  • FIG. 5 is a schematic diagram for explaining a bit shift operation example of the integration value shift circuit of the automatic gain control amplification device according to the present invention.
  • FIG. 6 is an operation flowchart showing an example of a gain control operation of the automatic gain control amplification device according to the present invention.
  • FIG. 7 is an operation flowchart showing details of the operation of the first gain control means shown in steps S30 and S40 in the operation flowchart of FIG.
  • FIG. 8 is an operation flowchart showing details of the operation of the second gain control means shown in steps S50 and S60 in the operation flowchart of FIG.
  • FIG. 9 is a schematic diagram illustrating an operation principle of a gain control operation flowchart of FIG. 7 showing first gain control means.
  • FIG. 10 is a schematic diagram illustrating an operation principle of a gain control operation flowchart of FIG. 8 showing a second gain control means.
  • FIG. 11 is a block diagram showing another example of the block configuration of the automatic gain control amplification device according to the present invention, which is different from the configuration example of FIG. 1.
  • FIG. 12 is a block diagram showing another example of the detailed block configuration of the control unit of the automatic gain control amplification device according to the present invention, which is different from the configuration example of FIG. 3.
  • FIG. 13 is a configuration diagram showing a block configuration of a conventional automatic gain control device.
  • the present invention provides an automatic gain control amplifying device that automatically performs gain control of an AGC amplifier (Automatic Gain Control: gain control amplifier) as first gain control means having coarse accuracy and second gain control means having fine accuracy.
  • D1 and D2 wherein the first gain control resolution and the second gain control resolution indicating the gain control units of the first and second gain control means are C1 and C2, respectively,
  • the first gain control range D1 is in a relationship (D1 co D2) that includes the second gain control range D2, and the first gain control resolution C1 is greater than the second gain control resolution C2.
  • the first gain control means may set the signal power value P of the amplified output signal from the AGC amplifier or the output signal of the circuit power located at the subsequent stage to the signal power expected value Q.
  • N integer
  • the first gain control that shows the gain of the AGC amplifier in (CI XN) This is an operation result for performing gain control with coarse precision of attenuating or amplifying by the amount Al, while the second gain control means performs the gain control calculated by the first gain control means (Q + C1XN), and further using M times (M: an integer) of the second gain control resolution C2, the signal output value P
  • the first gain control resolution C1 is 3 [dB] (decibels)
  • the first gain control amount A1 in the first gain control means is:
  • the present invention is configured such that the first gain control means that controls the gain control with coarse accuracy is configured to be capable of using either a feed knock gain control method or a feed forward gain control method. It is also possible to arrange the second gain control means for controlling the gain control of accuracy so as to be configured by a feedback gain control method. Further, the second gain control means for performing fine-precision gain control (in some cases, the first gain control means). Control means (including control means) is configured as feedback gain control means. As feedforward gain control means, the reception level detecting the power level of the received signal and outputting an RSSI (Received Signal Strength Indicator) signal is received. It is also possible to provide a signal strength detection circuit, and a feedforward gain control circuit that calculates a control value obtained by linearly converting the value of the RSSI signal into an input / output power characteristic of an AGC amplifier. .
  • RSSI Receiveived Signal Strength Indicator
  • the receiving device and the wireless communication device according to the present invention include a receiving device for demodulating a received signal received regardless of wireless Z-wire, and a wireless communication device such as a mobile phone, a PHS, and a wireless LAN.
  • a receiving device for demodulating a received signal received regardless of wireless Z-wire and a wireless communication device such as a mobile phone, a PHS, and a wireless LAN.
  • a first gain control means (first gain control range Dl) with coarse accuracy is used for feedback gain control of the gain control amplifier.
  • first gain control range Dl first gain control range
  • second gain control range D2 second gain control resolution C2
  • FIG. 1 is a block diagram showing an example of a block configuration of an automatic gain control amplification device according to the present invention.
  • an automatic gain control amplifier 100 includes an AGC amplifier 10 (gain control amplifier) that amplifies or attenuates a received signal, an amplified output signal of an AGC amplifier 10, or an output signal of a subsequent-stage demodulator 40 or the like.
  • AGC amplifier 10 gain control amplifier
  • D the output signal of the demodulator 40
  • a feedback gain control that outputs a second control value C for controlling the gain of the amplifier 10
  • the gain is corrected by the second control value C from the feedback gain control circuit (FB) 30 and the AGC
  • the control section 20 control means for outputting a gain control signal having a gain control value GC for controlling AGC gain to the AGC amplifier 10 for controlling the gain of the amplifier 10.
  • the received signal to be amplified is input to the AGC amplifier 10, and the amplified output signal amplified by the AGC amplifier 10 is input to the demodulator 40.
  • the feedback gain control circuit (FB) 30 includes the amplified output signal of the AGC amplifier 10 or the output signal D (FB)
  • the output signal of the demodulator 40 is input.
  • FIG. 2 is a block diagram showing an example of a detailed block configuration of the feedback gain control circuit (FB) 30 of the automatic gain control amplification device 100 according to the present invention.
  • I is a predetermined constant of the square of the amplitude (voltage) of the output signal D in the integrating circuit 31.
  • the obtained signal power value P is inputted to the comparison circuit (1) 32 and held by the signal power expected value holding circuit 36, and one signal power expected value Q is transferred to the signal power expected value shift circuit 35, A plurality (m) of (2 n ) m XQ signal power comparison values Q 1 (expected signal power values) obtained by performing bit shifts in both the left and right directions over multiple stages by n bits (n: integer) Q inclusive).
  • FIG. 4 is a schematic diagram for explaining a bit shift operation example of the expected signal power value shift circuit 35 of the automatic gain control amplification device 100 according to the present invention. That is, in the case of FIG.
  • the signal power comparison value Q1 2N XQ, that is, , ⁇ 2 (N + 1) XQ> P ⁇ 2 N XQ ⁇ integer N which satisfy the relationship of is determined in the comparison circuit (1) 32.
  • the difference the difference.
  • 2N XQ, ie, (NX3) [dB], which is a strong determination result of the comparison circuit (1) 32, may be output as it is, for example, in the gain control direction (attenuation or attenuation) of the AGC amplifier 10.
  • the sign of N is reversed, converted to (2- N XQ), further converted to (-3N [dB]) and dB value, and the feedback gain control circuit (FB)
  • FB feedback gain control circuit
  • the comparison result obtained by the comparison circuit (1) 32 is (2 ⁇ N
  • the signal power value P is attenuated or amplified by bit shifting by N bits. That is, the integral value shift circuit 33 performs a 2- N XP operation on the signal power value P using N obtained as the determination result of the comparison circuit (1) 32. If N obtained as a determination result of the comparison circuit (1) 32 is a positive integer, the signal power value P is processed in the reverse direction by N bits, that is, right-shifted, and processed in the attenuation direction. In the case of an integer, the signal power value P is processed in the reverse direction by N bits, that is, left-shifted, and processed in the amplification direction.
  • FIG. 5 is a schematic diagram for explaining a bit shift operation example of the integration value shift circuit 33 of the automatic gain control amplification device 100 according to the present invention.
  • the signal power value P input via the comparison circuit (1) 32 is made up of 10 bits, just like the case of the signal power expected value shift circuit 35 shown in FIG. , P [9], the LSB side power is also P [0], P [l],..., P [9].
  • 2 1 XP 2P
  • 2 2 XP 4P
  • 2 3 XP 8P
  • 2 4 XP 16P
  • An example is shown.
  • One end of the signal power comparison value Q1 for example, the lowest signal power comparison value (1Z8) Q (1 9 [dB]) as the first gain control range D1 in the first gain control means 30
  • the range from (1Z8) P (1 9 [dB]) to 16P (12 [dB]) is the range where gain control is possible so that the range covers the following 3 [dB].
  • the converted signal power value P ' 2 After being converted to the converted signal power value! In order to find the difference between ⁇ and the expected signal power value Q with finer precision (second gain control resolution C2), the converted signal power value P ' 2) Entered in 34.
  • the converted signal power value ⁇ input to the comparison circuit (2) 34 is calculated from the expected signal power value Q by C2 [dB] pitch (3 [dB]> C2> 0 [dB]), for example, 0.5 At intervals of [dB] pitch, signal power is expected in seven steps until the first gain control resolution C1 of comparison circuit (1) 32 reaches 2Q, that is, 3.0 [dB].
  • the value held in advance by the value holding circuit 36 is a plurality of signal power comparison values ⁇ 32 + 0 [(18)], Q + O.5 [dB], ⁇ , Q + 3.0 [dB] (2Q )), Respectively.
  • the comparison circuit (2) 34 and the expected signal power holding circuit 36 form the second gain control means of the feedback gain control circuit (FB) 30 and have a fine precision.
  • the second gain control resolution C2 in the second gain control means for performing the gain control has a finer resolution than the first gain control resolution C1 in the first gain control means described above.
  • the comparison circuit (1) 32 compares the signal power value P with the expected signal power value Q by a maximum of twice (3 [dB]) coarse and accurate power comparison
  • the comparison circuit (2) 34 the power can be compared with the expected signal power Q at a further finer accuracy of 0.5 [dB] at the maximum.
  • the converted signal power value, ie, the signal power value P and the signal power period can be obtained with a fine precision of up to 0.5 [dB]. The difference from the waiting value Q is found.
  • the [0.5 [dB] XM ⁇ which is the strong determination result of the comparison circuit (2) 34, may be output as it is, but the above-described first gain control amount (first correction value) As in the case of A1, for example, the sign of M is reversed to indicate the gain control direction (attenuation or amplification direction) of the AGC amplifier 10, and ⁇ 0.5 [dB] X (1-M) ⁇ is changed. And a second gain control amount (that is, a second correction value) A2 for generating a second control value C output from the feedback gain control circuit (FB) 30.
  • first gain control amount that is, a second correction value
  • the second gain control amount (the second correction value) determined by the comparison circuit (2) 34 forming the second gain control means of the feedback gain control circuit (FB) 30 ) A2 can be re-expressed using the second gain control resolution C2,
  • I is within the range of the first gain control resolution ci in the first gain control means described above,
  • the second correction value A2 After the second correction value A2 is obtained, it is recorded as a first gain control amount of coarse accuracy in the first correction value recording circuit 37 based on the determination result of the comparison circuit (1) 32. Based on the first correction value A1 and the judgment result of the comparison circuit (2) 34, the second correction value is recorded in the second correction value recording circuit 38 as the second gain control amount of fine accuracy.
  • the value A2 is input to the control value calculation circuit 39, and the second control value C output from the feedback gain control circuit (FB) 30 is calculated by the following equation.
  • RS is the number of gain control unit steps in the controllable range of the AGC amplifier (gain control amplifier) 10, and is a control reference step value equivalent to l [dB]. Calculated number
  • the control value C of 2 is input to the control unit 20 located at the subsequent stage.
  • FIG. 3 is a block diagram showing an example of a detailed block configuration of the control unit 20 of the automatic gain control and amplification device 100 according to the present invention.
  • Second control value C input from feedback gain control circuit (FB) 30 to control unit 20
  • the corresponding gain control value GC is calculated.
  • Gain control value GC (first control value B) + (second control value C)
  • the first control value B is a value that depends on the configuration of the system.
  • the gain control value GC for the AGC amplifier 10 output from the addition / subtraction circuit 21 is adjusted as a gain control signal having the gain control value GC after the output timing control circuit 23 adjusts the timing.
  • Output to The AGC amplifier 10 attenuates or amplifies the received signal in accordance with the gain control value GC for attenuating or amplifying the gain for the AGC amplifier 10 and outputs it to the demodulator 40 as an amplified output signal.
  • the gain control of the AGC amplifier (gain control amplifier) 10 can be easily performed without performing a complicated operation by using two digital gain control means with the second gain control means for generating the correction value A2 of 2
  • the signal power value P of the amplified output signal output from the AGC amplifier 10 or the output signal output from the subsequent demodulator 40 has a small error from the desired signal power expected value Q. And can be controlled quickly.
  • the AGC residual error can be reduced without a control table. It can be realized within the range of the pitch indicated by the second gain control resolution C2, for example, within the range of 0.5 dB.
  • FIG. 6 is an operation flowchart showing an example of the gain control operation of the automatic gain control amplification device according to the present invention.
  • FIG. 7 is an operation flowchart showing details of the operation of the first gain control means shown in steps S30 and S40 in the operation flowchart of FIG. 6, and
  • FIG. 8 is a flowchart showing steps S50 and S60 shown in the operation flowchart of FIG. 6 is an operation flowchart showing details of the operation of the gain control means 2; Note that “SXX” shown in FIGS. 6 to 8 indicates the “XX” step of the operation flowchart.
  • FIG. 9 and FIG. 10 are schematic diagrams for explaining the principle for facilitating understanding of the gain control operation of the automatic gain control amplifier device 100 according to the present invention shown in FIG. 7 and FIG. 8, respectively.
  • FIG. 9 is a schematic diagram illustrating the operation principle of the gain control operation flowchart of FIG. 7 showing the first gain control means
  • FIG. 10 is a gain control operation of FIG. 8 showing the second gain control means. It is a schematic diagram explaining the operation principle of a flowchart. 9 and 10, "R ⁇ " indicates the signal power value P and the converted signal power value, respectively! ⁇ Indicates the power range (Range), and indicates the stepwise signal power level (STEP) in dB.
  • the horizontal axis is the signal power value P serving as an input signal to the first gain control means
  • the vertical axis is the coarse gain first gain control calculated corresponding to the signal power value P.
  • the horizontal axis in FIG. 10 is the converted signal power value ⁇ as an input signal to the second gain control means
  • the vertical axis is the converted signal power value!
  • the second correction values A2 for performing the second gain control with fine precision calculated corresponding to ⁇ are shown as dB ratios to the expected signal power values Q, respectively.
  • the signal power value P is output at a power level of 11 [dB] larger than the expected signal power value Q.
  • the first gain control means compare circuit (1) 32, signal power expected value shift circuit 35, and first correction value recording circuit 37 shown in FIG. 2
  • the input signal Since the signal power value P is at the power level indicated by R41 which is at least eight times the expected signal power value Q, that is, 9 [dB] or more, 8Q or 9 [dB] is the closest signal power comparison value Q1.
  • the power level indicated by R63 is 2.0 [dB] as the closest signal power comparison value Q2. Is selected, and -2.0 [dB] is output as the second correction value A2 for performing the fine gain second gain control.
  • the second control value C for determining the gain control value GC for the power control amplifier AGC amplifier 10 is the sum of the two, 11.0 [dB
  • the first gain control resolution C 1 in the first gain control means is used as V or 2
  • a first correction value A1 with a power unit of the power of power, that is, a coarse accuracy of up to 3 [dB] is determined, and then a fine correction using a second gain control resolution C2 in the second gain control means is performed.
  • a second correction value A2 having a fine pitch of, for example, 0.5 [dB] at a maximum accuracy is determined, and the second correction value A2 for determining the gain control value GC to the power control amplifier AGC amplifier 10 is determined.
  • the demodulator 40 receives a reception signal having a predetermined amplitude level or more, and determines whether or not the demodulator 40 outputs a demodulated signal. D (step S10), and
  • the feedback gain control circuit (FB) 30 in order to calculate the power value of the output signal D, the feedback gain control circuit (FB) 30
  • the received signal is amplified by a predetermined level by the AGC amplifier 10 and demodulated. Input to the container 40.
  • the signal input to the demodulator 40 is digitally transformed by an AZD transformation (not shown) inside the demodulator 40 and output as an output signal D.
  • the signal power value P is calculated by a conventionally known reception power calculation method, for example, by integrating the average value of the squared value in a predetermined period.
  • the calculated signal power value P is then converted to coarse-accuracy gain control by steps S30 and S40 constituting first gain control means sandwiched between symbols A and B in FIG.
  • the first correction value A1 and the converted signal power value ⁇ are generated. That is, first, the comparison circuit (1) 32 of the feedback gain control circuit (FB) 30 compares the input signal power value P with the plurality of signal power comparison values Q1 from which the signal power expected value Q is also generated. (Step S30), the first correction value A1 is determined based on the comparison result, and the signal power value P is shifted by an amount corresponding to the determined first correction value A1, and the conversion is performed. Signal power value! Generate ⁇ (step S40). In the comparison operation in the comparison circuit (1) 32, it is determined in which range the signal power value P is in a dB ratio with respect to the expected signal power value Q as in steps S31 to S37 shown in FIG.
  • the signal power value P is compared with eight times the expected signal power value Q (step S 31). If P ⁇ 8Q (YES in step S 31), the first —9 [dB] is set in the first correction value recording circuit 37 as the correction value A1, and the converted signal power value P ′ obtained by multiplying the signal power value! ⁇ (1/8) by the integration value shift circuit 33 is used. Output to the comparison circuit (2) 34 constituting the second gain control means (step S41). On the other hand, if P ⁇ 8Q (NO in step S31), the signal power value P is compared with four times the expected signal power value Q (step S32).
  • the respective comparison ranges of steps S31 to S37 correspond to the above-described power ranges R41 to R48 of the signal power value P in the horizontal axis direction in FIG. 9, respectively.
  • the first correction value A1 set in each of S41 to S48 corresponds to the first correction value A1 on the vertical axis in FIG. 9 described above.
  • the signal power value P reaches 11 [dB] of the expected signal power value Q
  • 9 [dB] is set as the first correction value A1 set in the first correction value recording circuit 37.
  • the signal power value P is multiplied by (1Z8), that is, a value shifted right by 3 bits is set as the converted signal power value ⁇ .
  • the converted signal power value ⁇ is converted into a power range R44 indicating a state in which the difference from the signal power expected value Q has been corrected (step S41).
  • the second correction for fine gain control is performed by steps S50 and S60 constituting the second gain control means sandwiched between symbols B and C in FIG.
  • the value A2 is generated. That is, first, the comparison circuit (2) 34 of the feedback gain control circuit (FB) 30 generates a fine power every 0.5 [dB] from the input converted signal power value P 'and the expected signal power value Q. And a plurality of signal power comparison values Q2 (Q, Q + 0.5 [dB],..., 2Q) are compared (step S50), and a second correction value A2 is calculated based on the comparison results. Determine (step S60). The comparison operation in the comparison circuit (2) 34 determines in which range the converted signal power value P ′ is in a dB ratio with respect to the signal power expected value Q as in steps S51 to S56 shown in FIG.
  • the positive correction value A2 is set to 3.0 [dB] in the second correction value recording circuit 38 (step S61).
  • P ' is 2Q (NO in step S51)
  • the converted signal power value! Compare ⁇ with the expected signal power Q of 2.5 [dB] (Q) (step S52).
  • 2.5 [dB] is set as the second correction value A2 in the second correction value recording circuit 38 (step S62).
  • step S56 similar comparisons are sequentially performed, and the settings in the second correction value recording circuit 38 are performed in steps S63 to S66 based on the respective comparison results.
  • P ′ ⁇ Q in the final step S56 NO in step S56
  • the second gain control range D2 in the second gain control means is in the range of 0.0 [dB] ⁇ 3.0 [dB]. And is included in the first gain control range D 1 (18 [dB] -1 12 [dB]) in the above-described first gain control means, and has a relationship (D 1 co D 2).
  • the comparison range of each of steps S51 to S56 is the converted signal power value in the horizontal axis direction in FIG. 10 described above! ⁇
  • the second correction value A2 set in each of steps S61 to S67 corresponds to the second correction value A2 on the vertical axis in FIG. 10 described above.
  • the signal power value P is converted by (1Z8) times, that is, the value shifted right by 3 bits is converted as the converted signal power value ⁇ . It is input (step S41).
  • the converted signal power value ⁇ is input after being converted to a 9 [dB] attenuated state like force, when P ' ⁇ Q shown in Fig. 8 (YES in step S53), Show
  • the second gain control means performs step S60.
  • the second correction value A2 was set in the second correction value recording circuit 38, it was recorded in the first correction value recording circuit 37 by the control value calculation circuit 39 of the feedback gain control circuit (FB) 30.
  • FB feedback gain control circuit
  • a step value RS ie, RS: AGC amplifier 10 equivalent to l [dB] is performed. Is multiplied by the gain control unit step number within the gain control range of the power gain amplifier AGC amplifier 10 to generate a second control value C for controlling the gain of the power gain amplifier AGC amplifier 10.
  • control unit 20 When the second control value C is input, the control unit 20 records the second control value C in the control value holding circuit 22.
  • the first control value B and the second control value C are added to the AGC amplifier 10.
  • the gain control value GC is calculated, and the calculated gain control value GC is adjusted in timing by the output timing control circuit 23, and is converted into an analog signal by a DZA conversion (not shown) of the control unit 20 as a gain control signal of the AGC amplifier 10. After that, it is output to the AGC amplifier 10 and gain control is performed (step S80).
  • the first gain control means (comparator circuit (1) for performing coarse-precision gain control on AGC amplifier (gain control amplifier) 10 for amplifying an input signal and outputting an output signal.
  • the second gain control range D2 has a maximum of 3.0 [dB] force, the minimum is 0.0 [dB], and the second gain control resolution C2 is 0.5 [dB].
  • the first gain control range D1 is not limited to such a case, and the first gain control range D1 is in a relationship including the second gain control range D2 (D1 co D2), and the first gain control decomposition If the C1 relationship is the resolution of the coarse accuracy than the second gain control resolution C2 (C1> C2), it may be any if.
  • the first gain control means sets the signal power value P as In relation to the expected signal power Q, the relationship of (2 (N + 1) XQ> P ⁇ 2 N XQ) is satisfied. N times in 3 [dB] units, that is, 3N [dB] is obtained, and -3N [dB] That is, the gain of the AGC amplifier 10 is controlled so as to amplify (attenuate) by 2_N times, while the second gain control means amplifies the gain of 3N [dB] obtained by the first gain control means. (Attenuation) Converted signal power value after processing! ⁇ In relation to the expected signal power Q, ⁇ Q [dB] X (M + 1) ⁇ > P ⁇
  • the present invention is not limited to such a case where the gain of the AGC amplifier 10 is controlled so as to make the gain decrease.
  • the first gain control means uses a signal power value P of N times the first gain control resolution C1 instead of 3N in units of 3 [dB], and only 0.5 [dB].
  • the expected signal power Q is shifted by shifting the power range.
  • the gain control of attenuating or amplifying the gain of the AGC amplifier 10 by the first gain control amount (first correction value) A1 indicated by (CI XN) may be performed.
  • the second gain control means converts the converted signal power value! ⁇ , Ie, ⁇ P- (C1 XN) ⁇ , to ⁇ Q
  • the first gain control means uses (Q + C1XN), which is the calculation result calculated to perform the gain control of the AGC amplifier 10, and 0 .
  • the signal output value P becomes
  • the gain of the AGC amplifier 10 may be attenuated or amplified by a second gain control amount (second correction value) A2 indicated by (C2XM).
  • the first gain control amount A1 calculated by the first gain control means is 2 to the power of 2 units.
  • N an integer
  • the AGC amplifier 10 can easily perform gain control in 3 [dB] units that matches the first gain control resolution C1.
  • the gain control By performing gain control M times (M: an integer) of the second gain control resolution C2 in units of the second gain control resolution C2 as the second gain control amount A2, the AGC amplifier 10 In accordance with the second gain control resolution C2 which is finer than the first gain control resolution C1, the gain control can be performed more accurately.
  • the second gain control range D2 in the second gain control means is a converted signal power value converted by the operation result (Q-Cl X N) of the first gain control means! ⁇ That is, the relationship that matches or includes the power range of ⁇ P- (Q-C1 XN) ⁇ ), more strictly, the relationship (D22 A2) that matches or includes the second gain control amount A2
  • the first gain control means is arranged in the preceding stage
  • the second gain control means is arranged in the subsequent stage
  • the AGC amplifier 10 is arranged in the first stage in the first stage.
  • After performing coarse-grained gain control in the unit of gain control resolution Cl [dB], further fine-grained gain control in the unit of the second gain-control resolution C2 [dB] can be continuously performed in the subsequent stage. It can be configured as possible.
  • the first control value B for controlling the gain of the AGC amplifier 10 is applied to the system.
  • the second control value C for feedback gain control obtained by multiplying the result obtained by adding the correction value A2 and the gain control unit step number RS is further corrected by the first control value B.
  • control unit 20 with a control step RS as a unit for controlling the gain of the AGC amplifier (gain control amplifier) 10 equivalent to 1 [dB]
  • control step RS is converted by control step RS
  • Gain control amplifier 10 can be gain controlled more easily.
  • both the first gain control means and the second gain control means output signal D obtained by feeding back the output signal of demodulator 40 or the amplified output signal power of AGC amplifier 10.
  • the first gain control means for performing coarse-precision gain control uses the input signal of the AGC amplifier 10 in advance.
  • the second gain control means may use the output signal of the demodulator 40 or the amplified output signal of the AGC amplifier 10 to perform fine-precision gain control.
  • the second control obtained for the feedback control by the first control value B preset and held in the control value holding circuit 22 of the control unit 20 is used.
  • the gain control value GC for the AGC amplifier 10 was determined by correcting the value C. Book
  • the first control value B is set in the control value holding circuit 22 in advance.
  • a feedforward gain for calculating a third control value C corresponding to the first control value B according to an RSSI (received signal strength) signal detected from the received signal.
  • FIG. 11 is a block diagram showing another example of the block configuration of the automatic gain control amplification apparatus according to the present invention, which is different from the configuration example of FIG. 1, and includes a feedforward gain control circuit (FF). 2 shows an example of the configuration of an automatic gain control amplifier 200 that is used. Note that among the blocks of the automatic gain control amplification device 200 shown in FIG. 11, the same blocks as those in FIG. 1 are denoted by the same reference numerals as in FIG.
  • FF feedforward gain control circuit
  • the automatic gain control amplification device 200 includes a distributor 60 that distributes a received signal to two circuits, and an AGC amplifier 10 (gain) that amplifies one of the received signals distributed by the distributor 60. Control amplifier) and the other received signal distributed by distributor 60. RSSI signal (received signal strength signal) indicating the received signal strength
  • RSSI Receiveived Signal Strength Indicator circuit: received signal strength detection circuit 70 and RSSI signal F generated by received signal strength detection unit (RSSI circuit) 70
  • Mode gain control circuit (FF) 80 and a second control value for controlling the gain of the AGC amplifier 10 by detecting the amplified output signal of the AGC amplifier 10 or the output signal D of the subsequent demodulator 40 or the like.
  • the third control value C generated by the circuit (FF) 80 is transferred to the feedback gain control circuit (FB).
  • the gain of the AGC amplifier 10 is controlled by correcting with the second control value C generated by 30.
  • control unit for generating a gain control value GC for controlling the gain control value GC and outputting a gain control signal having the generated gain control value GC to the AGC amplifier 10.
  • the received signal is input to a received signal strength detector (RSSI circuit) 70 through a distributor 60, and an RSSI signal F indicating the received signal strength is output from the received signal strength detector (RSSI circuit) 70.
  • RSSI circuit received signal strength detector
  • a third control value C for gain control is calculated by performing primary conversion so as to adapt to the input / output power characteristics of the amplifier 10, and output to the control unit 50.
  • FIG. 12 is a block diagram showing another example of the detailed block configuration of the control unit 50 of the automatic gain control amplification device 200 shown in FIG. 11, which is different from the configuration example in FIG.
  • the third control value C output from the feedforward gain control circuit (FF) 80 is input to the selection circuit 53.
  • the output timing is controlled by an output timing control circuit 54 as a gain control signal having a coarse-accuracy gain control value GC ′ for coarse adjustment, and the DZA conversion After being converted to an analog signal by the amplifier, it is output to the AGC amplifier 10.
  • the gain control signal having the gain control value GC 'for coarse adjustment allows the AGC amplifier 10 to perform gain control with coarse accuracy at a prompt time after the detection of the received signal. Further, the gain control value GC ′ for coarse adjustment output to the AGC amplifier 10 is held in the control value holding circuit 52.
  • a second control value C is calculated in a feedback gain control circuit (FB) 30 in which exactly the same operation as in the above-described first embodiment is performed.
  • FB feedback gain control circuit
  • the control value is stored by the second control value C input to the control unit 50.
  • the addition / subtraction circuit 51 corrects the gain control value G for coarse adjustment held by the holding circuit 52 by adding / subtracting it.
  • the gain control value GC for the AGC amplifier 10 obtained as a result of the addition / subtraction is set as a gain control value for fine adjustment, and is selected by the selection circuit 53 as a gain control signal having the gain control value GC for fine adjustment.
  • the output timing is controlled by the output timing control circuit 54 and output to the AGC amplifier 10.
  • the AGC amplifier 10 can perform gain control with higher accuracy by using the gain control value GC for fine adjustment.
  • the gain control value GC for fine adjustment is also held in the control value holding circuit 52.
  • a second control value C is calculated by the feedback gain control circuit (FB) 30, and
  • the gain control value GC for fine adjustment which is input to the control unit 50 and held by the control value holding circuit 52 of the control unit 50, is added to and subtracted from the gain control value GC for correction.
  • the gain control value GC further refined with respect to the AGC amplifier 10 obtained as a result of the addition / subtraction is selected by the selection circuit 53 as a gain control signal having the gain control value GC for fine adjustment, and is output by the output timing control circuit 54. The output timing is controlled and output to the AGC amplifier 10, and the gain control is performed again.
  • the RSSI circuit 70 that detects the power level of the received signal and outputs the RSSI signal, and the feedforward gain control circuit (FF) that controls the gain of the AGC amplifier 10 according to the detected RSSI signal.
  • FF feedforward gain control circuit
  • the AGC Prior to the control value C, the AGC is canceled at a high speed immediately after receiving the received signal with coarse accuracy.
  • the gain of step 10 can be controlled.
  • the feedforward gain control circuit (FF) 80 replaces the first control value B with
  • the feedback gain control circuit (FB) 30 based on the output gain output signal from the AGC amplifier 10 or the output signal D from the subsequent demodulator 40, the feedback gain control circuit (FB) 30
  • the third control value C by the feed-forward gain control circuit (FF) 80 quickly follows high-speed Rayleigh fading.
  • High-precision gain control by performing high-precision correction using the second control value C by the feedback gain control circuit (FB) 30.
  • the automatic gain control amplifiers 100 and 200 capable of easily realizing high-accuracy gain control as described in the first or second embodiment described above are used for receiving signals for demodulating received signals. Stable reception quality at low cost can be ensured by applying to devices and wireless communication devices such as PHS and wireless LAN equipped with a transmitter that transmits transmission signals and a receiver that demodulates received signals. It is possible to provide a simple receiving device and a wireless communication device. Explanation of symbols
  • RSSI circuit receives signal strength detection unit, received signal strength detection circuit
  • 80-FF feed forward gain control circuit
  • FF feedforward gain control circuit
  • FB feedback gain control circuit

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

　高い精度で、簡易に利得制御が可能な自動利得制御増幅装置を提供する。フィードバック利得制御回路（ＦＢ）３０に、受信信号を増幅又は減衰するＡＧＣアンプの増幅出力信号又は後段の出力信号ＤＩＮの電力値を検出する積分回路３１と、信号電力期待値Ｑに対して、例えば３ｄＢ単位の粗い精度の第１補正値Ａ１を算出して第１補正値記録回路３７に設定する比較回路（１）３２と、例えば０．５ｄＢ単位の細かな精度の第２補正値Ａ２を算出して第２補正値記録回路３８に設定する比較回路（２）３４とを備え、制御値算出回路３９にて、第１補正値Ａ１と第２補正値Ａ２との加算結果にｄＢ単位の利得制御単位ステップを乗算して第２の制御値ＣＦＢを出力し、予め設定されている第１の制御値、又は、受信信号の信号電力レベルを検出したＲＳＳＩ信号により生成した第３の制御値を補正することにより、ＡＧＣアンプに対する利得制御値を算出する。

Description

明 細 書
自動利得制御増幅装置、受信機器及び無線通信機器
技術分野
[0001] 本発明は、自動利得制御増幅装置、受信機器及び無線通信機器に関し、特に、 無線信号の電力レベルを自動制御する自動利得制御増幅装置、受信機器及び無 線通信機器に関する。
背景技術
[0002] 従来の無線通信機器における受信回路では、受信信号のダイナミックレンジを大き く設定するために、高周波段に可変アツテネータ (可変減衰器)を備えた構成を採る ことが多かった。また、 PHS (Personal Handyphone System)の基地局などは、近年の 高密度配置やユーザの増加に伴い、強い電波を受信している力 力かる受信レベル が過大になった場合に対応できるようにするため、受信レベルのダイナミックレンジを 伸長させる回路が必要になっている。
[0003] ここで、受信系におけるアツテネータ及び AGC (Automatic
Gain Control :自動利得制御）回路に代表される従来の増幅器の利得制御は、 RF信 号及び RF信号をダウンコンバートした中間周波数信号 (IF信号)の受信信号強度（ 受信信号レベル)を、主に、対数アンプで構成される受信信号強度検出回路 (以下、 RSSI回路という。 RSSI : Received Signal Strength Indicator (受信信号強度））によ つて、直流信号に変換した後、更に、電流電圧変換を行なって出力される RSSI出力 信号 (電圧信号)を読み取ることによって行なわれて 、る。
[0004] 一方、無線通信システムにおいて、端末や周囲の移動体が移動することにより、フ ージングが発生し、受信信号レベルは、 50— 60 [dB]程度の大きな変動となる。か くのごとき変動によって、復調誤りや AZD変換による量子化誤差の増加等の問題が 生じる。従って、受信信号レベルの変化を補償する自動利得制御増幅装置が必要と なる。また、 CDMA (Code Division Multiple Access：符号分割多元接続）、 OFDM ( Orthogonal Frequency
Division Multiplex:直交波周波数分割多重)等の同一時刻に広帯域の周波数帯城 を使用して通信を行なう無線通信装置にぉ 、ても、出力を一定に保つ自動利得制御 増幅装置が必要である。
[0005] 従来の自動利得制御増幅装置は、出力信号の信号電力値を用いたフィードバック 利得制御方式が最も多ぐまた、前述したような RSSI (Received Signal Strength Indicator)回路により検出された受信信号強度を用いたフィードフォワード利得制御 方式も知られている。更に、従来の無線通信機器における RF増幅、 IF増幅、ベース バンド増幅等にぉ 、て、フィードバック利得制御方式とフィードフォワード利得制御方 式とを併用して AGCアンプ (利得制御増幅器)の利得を自動制御する自動利得制御 増幅方式として広く用いられている公知技術としては、例えば、特許文献 1に示す特 開平 8 - 293748号公報「自動利得制御装置及び移動端末及び自動利得制御方法 」、及び、特許文献 2に示す特開平 10— 56343号公報「ディジタル AGC方式」に記 載の自動利得制御増幅装置がある。
[0006] 特許文献 1、 2の 、ずれの特許文献にお!、ても、前述のごとぐフィードバック利得 制御方式とフィードフォワード利得制御方式とを併用して、フォードフォワード利得制 御方式による利得制御値を、フィードバック利得制御方式による制御値を用いて微調 整することにより AGCアンプの利得をきめ細かく制御する利得制御信号を生成する ような自動利得制御増幅方式として実現されて 、るが、フィードバック利得制御方式 においては、実際の出力信号の信号電力値と信号電力期待値との差分に対応して 制御テーブルを索引することにより前記制御値を求めている。
[0007] し力しながら、一般的に、 RSSI回路や AGCアンプなどは、使用する部品などによ つて入力電力レベルが異なってしまうため、構成部品を変更する都度、前記制御テ 一ブルを更新することが必要であり、また、仕様の変更に応じていずれかの入力電力 レベルを変更するような場合でも、前記制御テーブルの更新が必要であり、更には、 AGCアンプが制御する真数の制御電圧値に対してデシベル (dB)単位で利得が変 化してしまうため、細かな精度を付与しょうとする前記制御値として、 dB値で規定され る AGCアンプの特性に合わせるように、特に、信号電力期待値近傍の信号電力値 において、不必要に細かな精度の制御値が含まれてしまうこととなり、自動利得制御 増幅装置の高精度かつ安定した受信処理を簡単には実現することができず、低コス ト化を図ることができな 、という問題点を有して 、た。
[0008] そこで、信号電力期待値近傍の信号電力値領域内でのフィードバック利得制御に よる誤差の増加を避け、前述のごとき制御テーブルなしに、 AGCアンプの残留誤差 を或る一定の小さな dB値の範囲内に収めることを可能とする技術として、特許文献 3 に示す特開 2003-133873号公報「自動利得制御装置及び無線通信機器」の技術 が提案されている。
[0009] 該特許文献 3に記載された技術では、図 13及び図 14に示すように、自動利得制御 増幅装置 300の制御部 96が、分配器 91にて分岐された受信信号の受信信号強度 を RSSI回路 94により検出した結果に基づいて、フィードフォワード利得制御回路 (F F) 95にて生成された補正値 Cを、フィードバック利得制御回路 (FB) 97による補正
F
値 Cによって補正して、 AGCアンプ (利得制御増幅器） 92の利得を制御する利得制
B
御値 Gを有する利得制御信号を出力することにより、 AGCアンプ (利得制御増幅器） 92からの増幅出力信号あるいは復調器 93からの出力信号を、信号電力期待値 Qに 対する或る一定範囲のデシベル (dB)に対応する信号電力値に収まるように制御し ている。
[0010] つまり、フィードバック利得制御回路 (FB) 97は、 AGCアンプ (利得制御増幅器） 9 2からの増幅出力信号あるいは復調器 93からの出力信号の信号電力値を、 dB比に 対応させた信号電力期待値 Qと比較することにより、信号電力期待値 Qを基準として
(1-1) X STEP [dB]一 I X STEP [dB]
(I：整数、 STEP： dB単位の段階的な信号電力レベルを示す予め定められた 正の数）
t 、う或る一定範囲の dB (デシベル)値に対応する信号電力値の範囲内にお!、ては 、略一定の値となる微調整用の補正値 Cを制御部 96に対して出力し、制御部 96に
B
おいて、フィードバック利得制御回路 (FB) 97から出力されてきた補正値 Cを該補正
F
値 Cにより微調整した利得制御値 Gを有する利得制御信号を生成して、 AGCアンプ
B
(利得制御増幅器) 92に対して出力するものである。
[0011] 而して、 AGCアンプ (利得制御増幅器） 92が、（I 1) X STEP [dB] -I X STEP [d B]の或る一定範囲の dB (デシベル)値に対応する信号電力値の範囲内にお!、ては 、略一定の利得となるような利得制御を行なうことにより、前述の制御テーブルを用い ることなく、前述した問題点の解決を図っている。
[0012] 即ち、図 13に示す前記特許文献 3に記載の自動利得制御装置 300の原理を更に 説明すると、次のようになる。ここに、図 13は、前記特許文献 3に記載の従来技術の 自動利得制御装置のブロック構成を示す構成図であり、図 14は、図 13に示す自動 利得制御装置 300の原理を説明するための原理説明図である。
[0013] AGCアンプ 92は、真数の制御電圧に対して dB単位で利得が変化するために、実 際に利得制御を行なうために必要な利得制御信号の精度 Xは、 AGCアンプ 92の後 段の復調器 93から出力される信号電力値 Pの信号電力期待値 Qに対する dB単位の 利得制御範囲の中間値であり、例えば図 14に示すように利得制御範囲が 3 [dB]単 位である場合は、該利得制御範囲 3 [dB]の中間値即ち 1. 5 [dB]力 B単位の精度 Xの値となる。ここで、かかる従来例において、信号電力値 Pに対する信号電力期待 値 Qと、実際に細かな微調整用の利得制御に必要な精度 Xとの 2つのみをパラメータ で与え、信号電力期待値 Qに対して、 I X STEP [dB]の各電力レベルに対応する信 号電力値 Pの範囲でどれだけ違うかを調べることにより、補正値 C
Bを生成することが 可能である。
[0014] 例えば、図 14に示すように、 O X STEP、 1 X STEP, 2 X STEPにそれぞれ対応す る信号電力値 Pを、 Q (0 [dB] )、 2Q (3 [dB] )、 4Q (6 [dB] )になるように利得制御を 行なうこととすると、
Q≤P< 2Qであれば、 x=— 1. 5 [dB]を、
また、
2Q≤P<4Qであれば、— 3x=— 4. 5 [dB]を、
それぞれ、フィードフォワード利得制御回路 (FF) 95にて生成された補正値 Cを補
F
正する制御電力値即ち補正値 Cとして用いて、利得制御信号 Gを生成して、 AGC
B
アンプ 92の利得制御を行なうこととなる。
[0015] 従って、フィードバック利得制御回路 (FB) 97で算出される補正値 Cは、信号電力
B
値 Pと信号電力期待値 Qとの差分を dB (デシベル)単位で得ることが可能であり、自 動利得制御増幅装置の AGCアンプや RSSI回路のアナログ部品や要求仕様が変わ つても、前述した制御テーブルなどをきめ細かく変更することは不要であり、信号電 力期待値 Qと制御電力値 Xとの 2つだけを与え直せば、 AGCアンプ 92の残留誤差を 精度 Xによる一定の dB範囲内で実現することが可能であり、種々の受信装置や無線 通信機器に適用することが可能とされている。
特許文献 1：特開平 8— 293748号公報
特許文献 2：特開平 10— 56343号公報
特許文献 3 :特開 2003— 133873号公報
発明の開示
発明が解決しょうとする課題
[0016] し力しながら、前記特許文献 3の例にぉ 、ては、 AGCアンプ 92の利得を微調整す ることを可能にするために、利得制御精度を上げようとして、 dB単位の信号電カレべ ルの制御範囲の幅（STEP)を狭めるようにした場合には、以下のような問題点が生じ ることがある。
[0017] AGCアンプの利得制御のための演算過程においては、一般に、 2進数のビットシ フトを使用しているので、真数表現の場合では、 2N倍（2の N乗、 Nは整数）、デシべ ル (dB)単位の場合では、 3 [dB]の N倍の値を信号電力値の制御範囲の幅に設定 することが、演算の簡易性と正確性の点で望ましい。
[0018] ここで、前記特許文献 3の AGCアンプ 92の例にぉ 、ては、信号電力値 Pの制御範 囲の幅（STEP)を 3 [dB]以下に設定することも原理的には可能ではある力 AGCァ ンプ 92の利得制御用演算回路として単純なビットシフトの演算を主要な演算過程と するような構成を用いるだけでは、利得制御の微調整を実現することが困難である。 従って、利得制御手段を実現するための演算過程が複雑になり、引いては、 AGCァ ンプ 92の高速な利得制御、あるいは、利得制御回路の簡単ィ匕という点で、問題が残 つている。
[0019] 本発明は、力かる事情に鑑みてなされたものであり、フィードバック利得制御用とし て、高い精度 (分解能)で、かつ、簡易な回路により利得を制御することが可能な回 路構成を実現することにより、フィードバック利得制御系単独の自動利得制御増幅手 段を備えた、あるいは、フィードフォワード利得制御系とフィードバック利得制御系とを 併用した自動利得制御増幅手段を備えた自動利得制御増幅装置、受信機器及び 無線通信機器を提供することを目的として ヽる。
課題を解決するための手段
[0020] 第 1の技術手段は、入力信号を増幅して出力信号を出力する利得制御増幅器に 対する利得制御信号を生成するための第 1及び第 2の利得制御手段を備え、前記第 1及び第 2の利得制御手段それぞれの利得制御可能な範囲を示す第 1の利得制御 範囲及び第 2の利得制御範囲がそれぞれ D1及び D2であり、前記第 1及び第 2の利 得制御手段それぞれの利得制御単位を示す第 1の利得制御分解能及び第 2の利得 制御分解能がそれぞれ C1及び C2であるとした場合、前記第 1の利得制御範囲 D1 力 前記第 2の利得制御範囲 D2を包含する関係（D1コ D2)にあり、かつ、前記第 1 の利得制御分解能 C1が、前記第 2の利得制御分解能 C2よりも粗い精度の分解能と なる関係 (CI >C2)にある自動利得制御増幅装置とすることを特徴とする。
[0021] 第 2の技術手段は、前記第 1の技術手段に記載の自動利得制御増幅装置におい て、前記第 1の利得制御手段が、前記利得制御増幅器からの増幅出力信号あるい は後段に位置する回路力もの出力信号の信号電力値 Pが、信号電力期待値 Qに対 して、前記第 1の利得制御分解能 C1の N倍 (N：整数)を用いて、
{Q + C1 X (N + 0. 5) } >P≥{Q + C1 X (N-0. 5) }
なる関係が成立する場合に、前記利得制御増幅器の利得を (CI X N)に示す第 1の 利得制御量 A1だけ減衰又は増幅させる利得制御を施し、一方、前記第 2の利得制 御手段が、前記第 1の利得制御手段により算出された利得制御を行なうための演算 結果である（Q + C1 X N)を利用して、更に、前記第 2の利得制御分解能 C2の M倍（ M：整数)を用いて、信号出力値 Pが、
{ (Q + C1 X N) +C2 X (M + 0. 5) } >P
≥{ (Q + C1 X N) +C2 X (M-O. 5) }
なる関係が成立する場合に、前記利得制御増幅器の利得を (C2 X M)に示す第 2の 利得制御量 A2だけ減衰又は増幅させる利得制御を施すことを特徴とする。
[0022] 第 3の技術手段は、前記第 2の技術手段に記載の自動利得制御増幅装置におい て、前記第 1の利得制御分解能 CIが、 3 [dB] (デシベル)であり、前記第 1の利得制 御手段における前記第 1の利得制御量 A1が、
N X Cl = 3N[dB]
であり、かつ、前記第 1の利得制御範囲 D1に一致又は包含されている関係（D1 2A 1)にあることを特徴とする。
[0023] 第 4の技術手段は、前記第 2又は第 3の技術手段に記載の自動利得制御増幅装置 にお 、て、前記第 2の利得制御分解能 C2が、
3 [dB] >C2>0[dB]
なる範囲にあり、前記第 2の利得制御手段における前記第 2の利得制御量 A2が、
A2 = M X C2[dB]
であり、かつ、該第 2の利得制御量 A2の絶対値が、
Cl≥ I A2 I
なる関係にあることを特徴とする。
[0024] 第 5の技術手段は、前記第 2乃至第 4の技術手段の 、ずれかに記載の自動利得制 御増幅装置にぉ 、て、前記第 2の利得制御手段が前記利得制御増幅器に対して施 す前記第 2の利得制御量 A2が、当該第 2の利得制御手段の前記利得制御範囲 D2 に包含されている関係（D2コ A2)にあることを特徴とする。
[0025] 第 6の技術手段は、前記第 5の技術手段に記載の自動利得制御増幅装置におい て、前記第 2の利得制御手段が前記利得制御増幅器に対して施すことができる前記 第 2の利得制御量 A2の最大値が、当該第 2の利得制御手段の前記利得制御範囲 D 2に一致することを特徴とする。
[0026] 第 7の技術手段は、前記第 1乃至第 6の技術手段のいずれかに記載の自動利得制 御増幅装置において、前記第 1の利得制御手段が、信号電力期待値 Qに対する dB (デシベル)比に対応させて予め定めた前記第 1の利得制御分解能 C 1の単位に相 当するシフト量 nビット (nは整数)分ずつ、当該信号電力期待値 Qを左右両方向に複 数回ビットシフトすることにより、複数の信号電力比較値 Q1を生成し、前記利得制御 増幅器力もの増幅出力信号あるいは後段に位置する回路力もの出力信号の電圧値 を積分して得られた信号電力値 Pと、生成された複数の信号電力比較値 Q1とを比較 した結果、最も近接する信号電力比較値 Ql =Q X 2Nの 2Nを第 1の利得制御量 A1と して求めることにより、前記利得制御増幅器の利得を、 3 [dB]を単位とする dB比に基 づ 、て制御することを可能とすることを特徴とする。
[0027] 第 8の技術手段は、前記第 7の技術手段に記載の自動利得制御増幅装置におい て、更に、前記第 1の利得制御手段が算出した前記第 1の利得制御量 A1が示す 2N に相当する Nビット分、前記信号出力値 Pを逆方向にビットシフトすることにより得られ る変換信号電力値！ ^ を、前記第 1の利得制御分解能 C1以下の電力領域において 、前記信号電力期待値 Qに対する dB比として前記第 1の利得制御分解能 よりも 小さい値の前記第 2の利得制御分解能 C2により刻まれた複数の信号電力比較値 Q 2と比較した結果、最も近接する信号電力比較値 Q2 = C2 X M (M：整数)を第 2の 利得制御量 A2として求めることにより、前記利得制御増幅器の利得を、 3 [dB]よりも 細かな精度の dB比に基づ 、て制御することを可能とすることを特徴とする。
[0028] 第 9の技術手段は、前記第 8の技術手段に記載の自動利得制御増幅装置におい て、前記利得制御増幅器に対する利得を減衰又は増幅する利得制御値 GCとして、 前記第 1の利得制御量 A1と、前記第 2の利得制御量 A2と、更に予め定めた一定の 値力もなる第 1の制御値 B とを用いて、
REF
利得制御値 GC = (第 1の制御値 B )
REF
+ { (第 1の利得制御量 A1) + (第 2の利得制御量 A2) } XRS
(但し、 RS :前記利得制御増幅器の利得制御範囲内の利得制御単位ステップ数） であることを特徴とする。
[0029] 第 10の技術手段は、前記第 1乃至第 9の技術手段のいずれかに記載の自動利得 制御増幅装置において、前記第 1の利得制御手段が、フィードバック利得制御方式 であることを特徴とする。
[0030] 第 11の技術手段は、前記第 1乃至第 9の技術手段のいずれかに記載の自動利得 制御増幅装置において、前記第 1の利得制御手段が、フィードフォワード利得制御 方式であることを特徴とする。
[0031] 第 12の技術手段は、前記第 1乃至第 11の技術手段のいずれかに記載の自動利 得制御増幅装置において、前記第 2の利得制御手段が、フィードバック利得制御方 式であることを特徴とする。
[0032] 第 13の技術手段は、受信信号を増幅して出力信号を出力する利得制御増幅器と 、前記利得制御増幅器力 の増幅出力信号あるいは後段に位置する回路力 の出 力信号の信号電力値 Pを検出して前記利得制御増幅器の利得を制御するための第 2の制御値 C を出力するフィードバック利得制御回路と、前記フィードバック利得制
FB
御回路から出力される前記第 2の制御値 C に基づいて、前記利得制御増幅器の利
FB
得を制御するための利得制御値を生成して、該利得制御値を有する利得制御信号 を前記利得制御増幅器に対して出力する制御手段とを、備えることを特徴とする。
[0033] 第 14の技術手段は、前記第 13の技術手段に記載の自動利得制御増幅装置にお いて、前記フィードバック利得制御回路は、信号電力値期待値 Qを基準として、
(1-1) X STEP [dB]一 I X STEP [dB]
(但し、 Iは整数、 STEPは dB単位の段階的な信号電力レベルを示す予め定められ た正の数）
に対応する前記信号電力値 Pの範囲内においては、略一定の値となる前記第 2の制 御値 C を出力することを特徴とする。
FB
[0034] 第 15の技術手段は、前記第 13又は第 14の技術手段に記載の自動利得制御増幅 装置にお 、て、前記利得制御増幅器に対する利得を減衰又は増幅する利得制御値 GCとして、前記第 2の制御値 C と、予め定めた一定の値力 なる第 1の制御値 B
FB REF
とを用いて、
利得制御値 GC = (第 1の制御値 B ) + (第 2の制御値 C )
REF FB
であることを特徴とする。
[0035] 第 16の技術手段は、前記第 15の技術手段に記載の自動利得制御増幅装置にお いて、更に、前記受信信号の電力レベルを検出して、 RSSI (Received Signal Strength Indicator:受信信号強度)信号を出力する受信信号強度検出回路と、前記 RSSI信号に従って前記利得制御増幅器の利得を制御するためのフィードフォワード 利得制御回路とを備え、前記フィードフォワード利得制御回路が、前記 RSSI信号の 値を、前記利得制御増幅器の入出力電力特性に適応するように一次変換した第 3の 制御値 C を生成し、前記制御手段が、予め設定された前記第 1の制御値 B の代 わりに、前記フィードフォワード利得制御回路により生成された前記第 3の制御値 C
FF
を用いて、該第 3の制御値 C を前記フィードバック利得制御回路から出力される前
FF
記第 2の制御値 C によって補正して、前記利得制御増幅器の利得を制御するため
FB
の利得制御値を生成して、該利得制御値を有する利得制御信号を前記利得制御増 幅器に対して出力することを特徴とする。
[0036] 第 17の技術手段は、前記第 16の技術手段に記載の自動利得制御増幅装置にお いて、前記フィードフォワード利得制御回路により生成された前記第 3の制御値 C を
FF
用いて前記利得制御増幅器の利得を制御した後に、前記フィードバック利得制御回 路が、前記利得制御増幅器の利得の制御動作を開始することを特徴とする。
[0037] 第 18の技術手段は、前記第 16又は第 17の技術手段に記載の自動利得制御増幅 装置において、前記フィードバック利得制御回路が、信号電力期待値 Qに対する dB (デシベル)比に対応させて予め定めた第 1の利得制御分解能 C 1の単位に相当する シフト量 nビット (nは整数)分ずつ、当該信号電力期待値 Qを左右両方向に複数回ビ ットシフトすることにより、複数の信号電力比較値 Q1を生成し、前記利得制御増幅器 力 の増幅出力信号あるいは後段に位置する回路からの出力信号の電圧値を積分 して得られた信号電力値 Pと、生成された複数の信号電力比較値 Q1とを比較した結 果、最も近接する信号電力比較値 Ql =Q X 2Nの 2Nを第 1の利得制御量 A1として求 めることにより、前記利得制御増幅器の利得を、 3 [dB]を単位とする dB比に基づい て制御することを可能とすることを特徴とする。
[0038] 第 19の技術手段は、前記第 18の技術手段に記載の自動利得制御増幅装置にお いて、更に、前記フィードバック利得制御回路が算出した前記第 1の利得制御量 A1 が示す 2Nに相当する Nビット分、前記信号出力値 Pを逆方向にビットシフトすることに より得られる変換信号電力値！ ^ を、前記フィードバック利得制御回路の第 1の利得 制御分解能 C1以下の電力領域において、前記信号電力期待値 Qに対する dB比と して前記第 1の利得制御分解能 C1よりも小さい値の第 2の利得制御分解能 C2により 刻まれた複数の信号電力比較値 Q2と比較した結果、最も近接する信号電力比較値 Q2 = C2 X M (M：整数)を第 2の利得制御量 A2として求めることにより、前記利得制 御増幅器の利得を、 3 [dB]よりも細かな精度の dB比に基づいて制御することを可能 とすることを特徴とする。
[0039] 第 20の技術手段は、前記第 19の技術手段に記載の自動利得制御増幅装置にお Vヽて、前記利得制御増幅器に対する利得を減衰又は増幅する利得制御値 GCとして 、前記第 1の利得制御量 A1と、前記第 2の利得制御量 A2と、更に前記フィードフォ ワード利得制御回路により生成された前記第 3の制御値 C とを用いて、
FF
利得制御値 GC = (第 3の制御値 C )
FF
+ { (第 1の利得制御量 A1) + (第 2の利得制御量 A2) } XRS
(但し、 RS :前記利得制御増幅器の利得制御範囲内の利得制御単位ステップ数） であることを特徴とする。
[0040] 第 21の技術手段は、前記第 13乃至第 20の技術手段のいずれかに記載の自動利 得制御増幅装置において、前記フィードバック制御回路が、第 1及び第 2の利得制御 手段の 2つの利得制御手段を備え、前記第 1及び第 2の利得制御手段それぞれの利 得制御単位を示す第 1の利得制御分解能及び第 2の利得制御分解能がそれぞれ C 1及び C2とした場合、前記第 1の利得制御分解能 C1が、 3 [dB] (デシベル)であり、 前記第 1の利得制御手段における第 1の利得制御量 A 1が、
N X Cl = 3N[dB]
であり、一方、前記第 2の利得制御分解能 C2が、
3 [dB] >C2>0[dB]
なる範囲にあり、前記第 2の利得制御手段における前記第 2の利得制御量 A2が、
A2 = M X C2[dB]
であり、かつ、該第 2の利得制御量 A2の絶対値が、
Cl≥ I A2 I >0
なる関係にあることを特徴とする。
[0041] 第 22の技術手段は、受信信号を復調するために適正な電力レベルに増幅又は減 衰する自動利得制御増幅装置を備える受信機器であって、該自動利得制御増幅装 置が、前記第 1乃至第 21の技術手段のいずれかに記載の自動利得制御増幅器を 用いて!/ヽる受信機器とすることを特徴とする。
[0042] 第 23の技術手段は、送信信号を送信する送信部と、受信信号を復調するために適 正な電力レベルに増幅又は減衰する自動利得制御増幅装置を有する受信部とを備 える無線通信機器であって、該自動利得制御増幅装置が、前記第 1乃至第 21の技 術手段の 、ずれかに記載の自動利得制御増幅器を用いて 、る無線通信機器とする ことを特徴とする。
発明の効果
[0043] 以上のごとき各技術手段力も構成されて 、る本発明によれば、以下のごとき効果を 得ることができる。
つまり、本発明においては、信号電力値 Pが信号電力期待値 Qと、 (1-1) X STEP [dB]— I X STEP [dB]に対応する信号電力値の範囲でどれだけ違うかを異なる精 度で 2段階に亘つて調べることとしている。即ち、各段階を示す STEP [dB]として、信 号電力期待値 Qに対して、第 1段階では、例えば、粗い精度の第 1の利得制御分解 能 Cl = 3dB、第 2段階では、例えば、細かな精度の第 2の利得制御分解能 C2 = 0. 5dBと範囲を変えて比較を行なう。
[0044] ここで、第 2段階の比較の際は、信号電力値 Pを、信号電力期待値 Qに対して (0— 3) [dB]の電力範囲に変換した変換信号電力値^ として、信号電力期待値 Qとの 比較を行なう。例えば、第 1段階として、信号電力値 Pが、 2Q≤P<4Qであれば、第 1の利得制御量 (第 1の補正値) A1を- 3dBとして保持し、信号電力値 Pを (1Z2)倍 して変換信号電力値！ ^ に変換する。次に、第 2段階として、変換信号電力値^ が 、 0.5Q≤P' < l.OQであれば、第 2の利得制御量（第 2の補正値) A2を 0.5dBと して保持する。保持された第 1の利得制御量 A1と第 2の利得制御量 A2とを加算した 値 - 3.5dBを利得制御増幅器 (AGCアンプ）に対する利得を減衰又は増幅する利得 制御値 GCを生成するための第 2の制御量 C として算出することにより、利得制御増
FB
幅器を高精度に制御することが可能である。
[0045] 即ち、本発明は、第 1段階において、粗い精度で第 1の利得制御量を算出し、次の 第 2段階で高い精度の利得制御量を算出することにより、高い精度 (分解能)で、か つ、簡易に利得を制御することが可能になる。
更には、利得制御増幅器 (AGCアンプ)の増幅出力信号又は後段に位置する回 路からの出力信号に関する信号電力値 Pの利得制御範囲の幅を 3 [dB]以下とする 高い精度のフィードバック系の利得制御を、複雑な演算を施すことなぐ簡易に行なう ことが可能である。また、信号電力値 Pと所望する信号電力期待値 Qの差分を容易に dB値で得ることができ、制御テーブルなしに、 AGC残留誤差を一定の細かな精度の dB範囲内に抑えることができる。
[0046] 更に、フィードフォワード利得制御回路 (FF)による第 3の制御値 C を適用すること
FF
によって高速レイリーフェージングに対しても迅速に追従して利得を制御し、かつ、フ イードバック利得制御回路 (FB)による第 2の制御値 C を適用することによって高い
FB
精度で補正することにより、高精度の利得制御が可能となり、安定な受信品質が得ら れる。
[0047] 更に、力べのごとぐ高精度かつ簡易な自動利得制御増幅装置を、受信信号の受 信復調を行なう受信機器や、送信信号を送信すると共に受信信号の受信復調を行 なう無線通信機器に適用することにより、高精度の受信品質を確保し、かつ、低コスト の受信機器や無線通信機器を実現することができる。
図面の簡単な説明
[0048] [図 1]本発明に係る自動利得制御増幅装置のブロック構成の一例を示すブロック構 成図である。
[図 2]本発明に係る自動利得制御増幅装置のフィードバック利得制御回路 (FB)の詳 細なブロック構成の一例を示すブロック構成図である。
[図 3]本発明に係る自動利得制御増幅装置の制御部の詳細なブロック構成の一例を 示すブロック構成図である。
[図 4]本発明に係る自動利得制御増幅装置の信号電力期待値シフト回路のビットシ フト動作例を説明するための模式図である。
[図 5]本発明に係る自動利得制御増幅装置の積分値シフト回路のビットシフト動作例 を説明するための模式図である。
[図 6]本発明に係る自動利得制御増幅装置の利得制御動作の一例を示す動作フロ 一チャートである。
[図 7]図 6の動作フローチャートにおけるステップ S30及び S40に示す第 1の利得制 御手段の動作の詳細を示す動作フローチャートである。 [図 8]図 6の動作フローチャートにおけるステップ S50及び S60に示す第 2の利得制 御手段の動作の詳細を示す動作フローチャートである。
[図 9]第 1の利得制御手段を示す図 7の利得制御動作フローチャートの動作原理を説 明する模式図である。
[図 10]第 2の利得制御手段を示す図 8の利得制御動作フローチャートの動作原理を 説明する模式図である。
[図 11]本発明に係る自動利得制御増幅装置のブロック構成の図 1の構成例とは異な る他の例を示すブロック構成図である。
[図 12]本発明に係る自動利得制御増幅装置の制御部の詳細なブロック構成の図 3の 構成例とは異なる他の例を示すブロック構成図である。
[図 13]従来技術の自動利得制御装置のブロック構成を示す構成図である。
[図 14]図 13に示す自動利得制御装置の原理を説明するための原理説明図である。 発明を実施するための最良の形態
[0049] 本発明は、 AGCアンプ (Automatic Gain Control：利得制御増幅器）の利得制御 を自動的に行なう自動利得制御増幅装置として、精度が粗い第 1の利得制御手段と 、精度が細かな第 2の利得制御手段との 2つのデジタル利得制御手段を備え、前記 第 1及び第 2の利得制御手段それぞれの利得制御可能な範囲を示す第 1の利得制 御範囲及び第 2の利得制御範囲がそれぞれ D1及び D2であり、前記第 1及び第 2の 利得制御手段それぞれの利得制御単位を示す第 1の利得制御分解能及び第 2の利 得制御分解能がそれぞれ C1及び C2であるとした場合に、前記第 1の利得制御範囲 D1が、前記第 2の利得制御範囲 D2を包含する関係（D1コ D2)にあり、かつ、前記 第 1の利得制御分解能 C1が、前記第 2の利得制御分解能 C2よりも粗い精度の分解 能となる関係（CI >C2)にあるとするものである。
[0050] 更に、本発明は、前記第 1の利得制御手段が、 AGCアンプからの増幅出力信号あ るいは後段に位置する回路力 の出力信号の信号電力値 Pが、信号電力期待値 Q に対して、前記第 1の利得制御分解能 C1の N倍 (N :整数)を用いて、
{Q + C1 X (N + 0. 5) } >P≥{Q + C1 X (N-0. 5) }
なる関係が成立する場合に、 AGCアンプの利得を (CI X N)に示す第 1の利得制御 量 Alだけ減衰又は増幅させる粗い精度の利得制御を施し、一方、前記第 2の利得 制御手段が、前記第 1の利得制御手段により算出された利得制御を行なうための演 算結果である（Q + C1XN)を利用して、更に、前記第 2の利得制御分解能 C2の M 倍 (M：整数)を用いて、信号出力値 Pが、
{(Q + C1XN)+C2X (M + 0.5)}>P
≥{(Q + C1XN)+C2X (M-0.5)}
なる関係が成立する場合に、 AGCアンプの利得を (C2XM)に示す第 2の利得制御 量 A2だけ減衰又は増幅させる細かな精度の利得制御を施すようにしている。
[0051] 特に、前記第 1の利得制御分解能 C1が、 3[dB] (デシベル)であり、前記第 1の利 得制御手段における前記第 1の利得制御量 A1が、
NXCl = 3N[dB]
であり、かつ、前記第 1の利得制御範囲 D1に一致又は包含される関係（D12A1) にあるとすることにより、ビットシフト演算回路を用 、て簡易に粗 、精度の利得制御を 行なうことを可能とする。
[0052] 一方、前記第 2の利得制御分解能 C2が、
3[dB]>C2>0[dB]
なる関係にあり、前記第 2の利得制御手段における前記第 2の利得制御量 A2が、
A2 = MXC2[dB]
であり、かつ、前記第 2の利得制御範囲 D2に一致又は包含される関係（D22A2) にあり、更に、前記第 2の利得制御量 A2の絶対値が、
Cl≥ I A2 I >0
なる関係にあるように構成することにより、 3 [dB]よりも更に細かな精度の利得制御を 、信号電力期待値 Qに対する dB値に基づ 、て行なうことを可能として 、る。
[0053] 更に、本発明は、粗い精度の利得制御を司る前記第 1の利得制御手段を、フィード ノ ック利得制御方式又はフィードフォワード利得制御方式のいずれでも可能な構成 とし、一方、細かな精度の利得制御を司る前記第 2の利得制御手段を、フィードバッ ク利得制御方式により構成するように配置することも可能である。更には、細かな精 度の利得制御を行なう前記第 2の利得制御手段 (場合によっては、前記第 1の利得 制御手段も含めて）をフィードバック利得制御手段として構成することとし、フィードフ ォワード利得制御手段として、受信信号の電力レベルを検出して、 RSSI (Received Signal Strength Indicator:受信信号強度)信号を出力する受信信号強度検出回路 と、前記 RSSI信号の値を、 AGCアンプの入出力電力特性に適応するように一次変 換した制御値を算出するフィードフォワード利得制御回路とを備えるようにすることも 可能である。
[0054] 以下に、本発明に係る自動利得制御増幅装置の実施の形態の一例について図面 を参照しながら説明する。本実施の形態に示す実施例においては、前記第 1の利得 制御手段及び前記第 2の利得制御手段を、自動利得制御増幅装置のフィードバック 利得制御手段として適用している場合について示している。なお、本発明に係る受 信機器及び無線通信機器は、無線 Z有線を問わず受信される受信信号を復調する ための受信機器、及び、携帯電話や PHSや無線 LANなどの無線通信機器を含む ものであり、例えば本実施の形態に示すような自動利得制御増幅装置を備えることに より、安定した受信品質を確保可能としている。
[0055] まず、本発明に係る自動利得制御増幅装置の第 1の実施の形態として、利得制御 増幅器のフィードバック利得制御に、精度が粗い第 1の利得制御手段 (第 1の利得制 御範囲 Dl、第 1の利得制御分解能 C1)と、精度が細かな第 2の利得制御手段 (第 2 の利得制御範囲 D2、第 2の利得制御分解能 C2)との 2つのデジタル利得制御手段 を用いた場合について説明する。
[0056] (第 1の実施の形態）
図 1は、本発明に係る自動利得制御増幅装置のブロック構成の一例を示すブロック 構成図である。
図 1において、自動利得制御増幅装置 100は、受信信号を増幅又は減衰する AG Cアンプ 10 (利得制御増幅器)と、 AGCアンプ 10の増幅出力信号、又は、後段の復 調器 40等の出力信号 D (図 1の場合は、復調器 40の出力信号)を検出して、 AGC
IN
アンプ 10の利得を制御するための第 2の制御値 C を出力するフィードバック利得制
FB
御回路 (FB) 30と、予め設定された或る特定の値力もなる第 1の制御値 B を、フィ
REF
ードバック利得制御回路 (FB) 30からの第 2の制御値 C によって補正して、 AGCァ ンプ 10の利得を制御する AGC利得制御するための利得制御値 GCを有する利得制 御信号を AGCアンプ 10に対して出力する制御部 20 (制御手段）とを備えて構成され る。
[0057] 以下、前述のように構成された自動利得制御装置 100の動作を説明する。
増幅対象となる受信信号は、 AGCアンプ 10に入力され、 AGCアンプ 10により増 幅された増幅出力信号が復調器 40に入力される。フィードバック利得制御回路 (FB ) 30には、 AGCアンプ 10の増幅出力信号又は後段の復調器 40等の出力信号 D (
IN
図 1の場合は、復調器 40の出力信号)が入力される。
[0058] 次に、図 2を用いて、フィードバック利得制御回路 (FB) 30の詳細な構成を説明す る。ここに、図 2は、本発明に係る自動利得制御増幅装置 100のフィードバック利得 制御回路 (FB) 30の詳細なブロック構成の一例を示すブロック構成図である。図 2に 示すフィードバック利得制御回路 (FB) 30に入力されてきた復調器 40の出力信号 D
I
は、積分回路 31において、該出力信号 D の振幅 (電圧）の 2乗を予め定めた一定
N IN
期間に亘つて積分することにより、該出力信号 D の信号電力値 Pを算出する。算出
IN
された信号電力値 Pは比較回路（1) 32に入力され、信号電力期待値保持回路 36で 保持されて 、る一つの信号電力期待値 Qを信号電力期待値シフト回路 35にお 、て 、nビット (n:整数)ずつ複数段に亘つて左右両方向にビットシフトをすることによって 得られた複数個 (m個）の（2n) m X Qの信号電力比較値 Q 1 (信号電力期待値 Qその ものも含め）と比較される。
[0059] ここで、信号電力期待値シフト回路 35においては、例えば、 n= 1の場合、図 4に示 すように、信号電力期待値 Qを複数段に亘つて 1ビットずつ左右両方向にビットシフト することにより、簡易に、信号電力期待値 Qの 2k即ち 2の k乗倍 (k:整数、 k=0, ± 1 , ± 2, ± 3, · ··)の信号電力比較値 Q1を、所望する個数 m個分算出している。図 4 は、本発明に係る自動利得制御増幅装置 100の信号電力期待値シフト回路 35のビ ットシフト動作例を説明するための模式図である。即ち、図 4の場合、 n= lの場合に 対応する信号電力期待値 Qの 2倍即ち 3 [dB]が、フィードバック利得制御回路 (FB) 30の第 1の利得制御手段における第 1の利得制御分解能 C1とされている例を示し ている。 [0060] 図 4においては、信号電力期待値保持回路 36で保持されている信号電力期待値 Qが 10ビットからなり、 LSB側から Q[0], Q[l], ···, Q[9]とされている場合であり、 信号電力期待値シフト回路 35において、 1ビット左シフト、 2ビット左シフト、 3ビット左 シフトすることにより、それぞれ、 21XQ = 2Q, 22XQ=4Q, 23XQ = 8Qの信号電 力比較値 Q1が生成され、逆に、 1ビット右シフト、 2ビット右シフト、 3ビット右シフトする ことにより、それぞれ、 2— 1XQ=(lZ2)Q, 2"2XQ=(1/4)Q, 2"3XQ=(l/8) Qの信号電力比較値 Q1が生成されて 、る例を示して 、る。図 4に示す例にぉ 、ては 、 m= 7個即ち 7ステップ（STEP)の粗 、精度の信号電力比較値 Q1が生成されて!ヽ る例を示している。
[0061] 複数の（2n)mXQの信号電力比較値 Q1と比べて、入力されてきた信号電力値 Pが どの範囲にあるか、最も近接する信号電力比較値 Q1 = 2NXQ、即ち、 {2(N+1)XQ >P≥2NXQ}の関係が成立する整数 Nが、比較回路（1)32において判定される。 言い換えると、比較回路（1)32によって、信号電力値 Pは、信号電力比較値 Q1との 比較を行なうことにより信号電力期待値 Qとの粗 、精度 (利得制御分解能 C1 = 3 [dB ]単位)の電力比較がなされ、比較回路（1)32の判定結果として、整数 Nを検出する ことにより、最大 2倍 (3 [dB])の粗い精度で、信号電力値 Pと信号電力期待値 Qとの 差を判定する。
[0062] 比較回路（1)32の力かる判定結果である 2NXQ即ち（NX 3) [dB]は、そのまま出 力しても良いが、例えば、 AGCアンプ 10の利得制御方向（減衰又は増幅方向）を示 すために Nの正負符号を逆にして、（2— NXQ)に変換されて、更に、（-3N[dB])と d B値に換算されて、フィードバック利得制御回路 (FB) 30から出力する第 2の制御値 C を生成するための第 1の利得制御量 (即ち第 1の補正値) A1として第 1補正値記
FB
録回路 37に記録されると共に、信号電力期待値 Qとの更に細かな精度の電力比較 を行なうための準備として、後段の積分値シフト回路 33に出力される。
[0063] 積分値シフト回路 33においては、比較回路（1)32の判定結果として得られた（2— N
XQ)即ち (一 3N[dB])に基づいて、信号電力値 Pを、 Nビット分ビットシフトすること により、減衰又は増幅する。即ち、積分値シフト回路 33においては、信号電力値 Pに 対して、比較回路（1)32の判定結果として得られた Nを用いて、 2— NXPの演算を行 ない、比較回路（1)32の判定結果として得られた Nが正整数の場合、信号電力値 P を Nビット分逆方向に即ち右シフトして減衰方向に処理し、逆に、 Nが負整数の場合 、信号電力値 Pを Nビット分逆方向に即ち左シフトして増幅方向に処理する。
[0064] ここで、積分値シフト回路 33では、図 5に示すように、信号電力値 Pをビットシフトす ることにより、簡易に、信号電力値 Pの 2— N倍即ち (一 3N) [dB] (Nは整数)の値を算出 することができる。図 5は、本発明に係る自動利得制御増幅装置 100の積分値シフト 回路 33のビットシフト動作例を説明するための模式図である。
[0065] 図 5においては、図 4に示した信号電力期待値シフト回路 35の場合と全く同様に、 比較回路（1)32を介して入力されてきた信号電力値 Pが、 10ビットからなり、 LSB側 力も P[0], P[l], ···, P[9]とされている場合であり、積分値シフト回路 33において、 1ビット左シフト、 2ビット左シフト、 3ビット左シフト、 4ビット左シフトすることにより、それ ぞれ、 21XP = 2P, 22XP=4P, 23XP = 8P, 24XP=16Pが生成され、逆に、 1ビ ット右シフト、 2ビット右シフト、 3ビット右シフトすることにより、それぞれ、 2_1XP= (1 /2)P, 2"2XP=(1/4)P, 2— 3XP=(1Z8)Pが生成されている例を示している。
[0066] 図 5に示す例においては、図 4に示した m= 7個即ち 7ステップの粗い精度の信号 電力比較値 Q1に対応して ヽる場合を例示して ヽて、フィードバック利得制御回路 (F B) 30の第 1の利得制御手段における第 1の利得制御範囲 D1として、信号電力比較 値 Q1の一方の端例えば最も低 、レベルの信号電力比較値（1Z8) Q (一 9 [dB] )以 下 3 [dB]までをカバーする範囲とするように、（1Z8) P (一 9 [dB])から 16P (12[dB] )までの範囲が利得制御可能な範囲である例を示している。ここに、比較回路（1)32 において判別された第 1の利得制御量 (即ち第 1の補正値) Al = 3N[dB]は、該第 1 の利得制御範囲 D1に一致又は包含されて 、る関係（D1 ΏΑ1)にある。
[0067] 比較回路（1)32を介して入力されてきた信号電力値 Pが、積分値シフト回路 33に よって、信号電力期待値 Qとの差を最大 2倍 (3 [dB] )の粗 、精度まで補正するように Nビット分逆方向にビットシフトされて、
Pz = 2"NXP
に変換された後、変換信号電力値！ ^ と信号電力期待値 Qとの更に細力な精度 (第 2の利得制御分解能 C2)での差を求めるために、変換信号電力値 P' は比較回路（ 2) 34に入力される。
[0068] 比較回路 (2) 34に入力された変換信号電力値^ は、信号電力期待値 Qから、 C 2[dB]ピッチ（3[dB]>C2>0[dB])、例えば、 0.5[dB]ピッチの間隔で、比較回 路（1) 32における第 1の利得制御分解能 C1である 2Q即ち 3.0[dB]に至るまでの 間を、 7段階に細力べ刻まれて信号電力期待値保持回路 36で予め保持されて 、る複 数の信号電カ比較値<32 + 0[(18] ）， Q + O.5[dB], ···, Q + 3.0[dB](2Q ))と、それぞれ比較される。
[0069] ここに、比較回路 (2) 34及び信号電力期待値保持回路 36は、フィードバック利得 制御回路 (FB) 30の第 2の利得制御手段を形成しているものであり、細かな精度の 利得制御を行なう該第 2の利得制御手段における第 2の利得制御分解能 C2は、前 述した第 1の利得制御手段における第 1の利得制御分解能 C1よりも細力な精度の分 解能となる関係にあり（C2く C1)、更に、前述した例のように、第 1の利得制御分解 能 Cl = 3[dB]の場合は、 3[dB]>C2>0[dB]の範囲にあり、本実施例においては 、C2 = 0.5 [dB]に場合について説明している。
[0070] 比較回路（2) 34に入力されてきた、信号電力期待値 Qに対して最大 2倍 (3[dB]) までの精度に変換された変換信号電力値！ ^ 力 信号電力期待値 Qとの関係にお いて第 2の利得制御分解能 C2[dB]単位に複数に細力べ刻まれた各ピッチ 0.0[dB ], 0.5[dB], ···, 3 [dB]のどの範囲にある力、最も近接する信号電力比較値 Q2 = C2XM、即ち、 {0.5[dB]X (Μ+1)}>Ρ' ≥{0.5[dB] ΧΜ}の関係が成立す る整数 Mが、比較回路（2) 34において判定される。信号電力期待値 Qに対する 0.5 dB刻みを示す Q [dB]を用いた表現に変えて示すと、信号電力期待値 Qとの関係
0.5
において {Q [dB]X (M+1)}>P ≥{Q [dB]XM}の関係が成立する整数
0.5 0.5
M力 比較回路（2) 34において判定される。
[0071] 言い換えると、比較回路（1)32によって、信号電力値 Pは、信号電力期待値 Qとの 間で最大 2倍 (3 [dB] )の粗 、精度の電力比較がなされた後、比較回路（2) 34によつ て、信号電力期待値 Qとの間で最大 0.5 [dB]の更に細かな精度の電力比較がなさ れることになる。比較回路（2) 34の判定結果として、整数 Mを出力することにより、最 大 0.5 [dB]の細力な精度で、変換信号電力値^ 即ち信号電力値 Pと信号電力期 待値 Qとの差が求められる。
[0072] 比較回路（2) 34の力かる判定結果である {0. 5 [dB] X M}は、そのまま出力しても 良いが、前述した第 1の利得制御量 (第 1の補正値) A1の場合と同様に、例えば、 A GCアンプ 10の利得制御方向（減衰又は増幅方向）を示すために Mの正負符号を逆 にして、 {0. 5 [dB] X (一 M) }を用いて、フィードバック利得制御回路 (FB) 30から出 力する第 2の制御値 C を生成するための第 2の利得制御量 (即ち第 2の補正値) A2
FB
として dB値に換算されたままの状態で第 2補正値記録回路 38に記録される。
[0073] ここに、フィードバック利得制御回路 (FB) 30の第 2の利得制御手段を形成する比 較回路（2) 34にお 、て判別された第 2の利得制御量 (第 2の補正値) A2は、第 2の 利得制御分解能 C2を用いて表現し直すと、
A2 = M X C2[dB]
の関係にあり、かつ、第 2の利得制御手段における第 2の利得制御範囲 D2に一致又 は包含される関係（D22A2)にあり、更に、該第 2の利得制御量 A2の絶対値 | A2
Iは、前述した第 1の利得制御手段における第 1の利得制御分解能 ciの範囲内に あり、
Cl≥ I A2 I
の関係にある。而して、第 2の利得制御手段においては、 AGCアンプ 10の利得を第 1の利得制御手段の利得制御分解能である C1 = 3 [dB]よりも細かな精度の dB比に 基づ 、て制御することが可能である。
[0074] 第 2の補正値 A2が得られた後に、比較回路（1) 32の判定結果に基づいて、第 1補 正値記録回路 37に粗い精度の第 1の利得制御量として記録されている第 1の補正 値 A1と、比較回路（2) 34の判定結果に基づいて、第 2補正値記録回路 38に細かな 精度の第 2の利得制御量として記録されて 、る第 2の補正値 A2とは、制御値算出回 路 39に入力され、次式により、フィードバック利得制御回路 (FB) 30から出力する第 2の制御値 C を算出する。
FB
C = (A1 +A2) XRS
FB
ここで、 RSは、 AGCアンプ (利得制御増幅器） 10の制御可能範囲における利得制 御単位ステップ数であり、 l [dB]相当の制御用基準ステップ値である。算出された第 2の制御値 C は、後段に位置する制御部 20に入力される。
FB
[0075] 次に、図 3を用いて、制御部 20の詳細な構成を説明する。ここに、図 3は、本発明 に係る自動利得制御増幅装置 100の制御部 20の詳細なブロック構成の一例を示す ブロック構成図である。
フィードバック利得制御回路 (FB) 30から制御部 20に入力された第 2の制御値 C
FB
は、加減算回路 21に入力されて、制御値保持回路 22に保持されている予め設定さ れている或る一定の値力 なる第 1の制御値 B と加減算されて、 AGCアンプ 10に
REF
対する利得制御値 GCが算出される。
利得制御値 GC= (第 1の制御値 B ) + (第 2の制御値 C )
REF FB
[0076] ここに、第 1の制御値 B は、システムの構成に依存する値であり、 ' 0，であっても
REF
良い。加減算回路 21から出力される AGCアンプ 10に対する利得制御値 GCは、出 力タイミング制御回路 23によってタイミングを調整された後、該利得制御値 GCを有 する利得制御信号とされて、 AGCアンプ 10に対して出力される。 AGCアンプ 10で は、 AGCアンプ 10に対する利得を減衰あるいは増幅する利得制御値 GCに従って、 受信信号の減衰あるいは増幅を行ない、復調器 40に対して増幅出力信号として出 力する。
[0077] 力べのごとぐ精度が粗い第 1の利得制御量となる第 1の補正値 A1を生成する第 1 の利得制御手段と、精度が細力な第 2の利得制御量となる第 2の補正値 A2を生成す る第 2の利得制御手段との 2つのデジタル利得制御手段を用いて、複雑な演算を施 すことなぐ簡易に AGCアンプ (利得制御増幅器） 10の利得制御を行なうことが可能 であり、 AGCアンプ 10から出力される増幅出力信号あるいは後段の復調器 40から 出力される出力信号の信号電力値 Pを、所望する信号電力期待値 Qの値との誤差が 少ない状態で迅速に制御することが可能となる。また、変換信号電力値 P' と信号電 力期待値 Qとの 2倍（3 [dB] )未満の差分を容易に dB値で得ることができるので、制 御テーブルなしに、 AGC残留誤差を第 2の利得制御分解能 C2が示すピッチの範囲 内例えば 0. 5dBの範囲内で実現することができる。
[0078] 次に、以上に説明した図 1の本発明に係る自動利得制御増幅装置の利得制御動 作について、図 6乃至図 8に示す動作フローチャートを用いて更に詳細に説明する。 ここに、図 6は、本発明に係る自動利得制御増幅装置の利得制御動作の一例を示す 動作フローチャートである。図 7は、図 6の動作フローチャートにおけるステップ S30 及び S40に示す第 1の利得制御手段の動作の詳細を示す動作フローチャートであり 、図 8は、図 6の動作フローチャートにおけるステップ S50及び S60に示す第 2の利得 制御手段の動作の詳細を示す動作フローチャートである。なお、図 6乃至図 8中に示 す「S X X」は、動作フローチャートの第「X X」ステップ（step)であることを示している
[0079] また、図 9及び図 10は、それぞれ図 7及び図 8に示す本発明に係る自動利得制御 増幅装置 100の利得制御動作を理解し易くするための原理を説明するための模式 図であり、図 9は、第 1の利得制御手段を示す図 7の利得制御動作フローチャートの 動作原理を説明する模式図であり、図 10は、第 2の利得制御手段を示す図 8の利得 制御動作フローチャートの動作原理を説明する模式図である。図 9及び図 10中、「R △△」は、それぞれ信号電力値 P及び変換信号電力値！ ^ の電力範囲 (Range)を示 しており、 dB単位の段階的な信号電力レベル (STEP)を示して ヽる。
[0080] 図 9の横軸が、第 1の利得制御手段への入力信号となる信号電力値 P、縦軸が信 号電力値 Pに対応して算出された粗い精度の第 1の利得制御を行なう第 1の補正値 A1をそれぞれ信号電力期待値 Qに対する dB比として示している。また、図 10の横 軸が、第 2の利得制御手段への入力信号となる変換信号電力値^ 、縦軸が変換信 号電力値！ ^ に対応して算出された細かな精度の第 2の利得制御を行なう第 2の補 正値 A2をそれぞれ信号電力期待値 Qに対する dB比として示している。
[0081] ここで、例えば、信号電力値 Pが信号電力期待値 Qより 11 [dB]大き 、電力レベル で出力されてきた場合について説明すると、次の通りである。まず、図 9に示すように 、第 1の利得制御手段（図 2に示す比較回路（1) 32、信号電力期待値シフト回路 35 及び第 1補正値記録回路 37)が動作する場合、入力信号となる信号電力値 Pが、信 号電力期待値 Qの 8倍以上即ち 9 [dB]以上の R41に示す電力レベルにあるので、 最も近接する信号電力比較値 Q1として 8Q即ち 9 [dB]が選択されて、粗い精度の第 1の利得制御を行なう第 1の補正値 A1として、（1Z8)倍即ち— 9 [dB]を出力し、更に 、積分値シフト回路 33により、第 2の利得制御手段 (比較回路 (2)、信号電力期待値 保持回路 36及び第 2補正値記録回路 38)に対して、信号電力値 Pが（1Z8)倍化即 ち (-9 [dB])化されて、信号電力期待値 Qに対して 2[dB]大きい変換信号電力値 P ' とされて出力される。
[0082] 前述したように、信号電力値 Pが信号電力期待値 Qより 11 [dB]大き ヽ電力レベル にあれば、図 10に示すように、第 2の利得制御手段が動作する場合、入力信号とな る変換信号電力値！ ^ が信号電力期待値 Qの 2. 0[dB]以上で、 2. 5 [dB]よりも小 さい R63に示す電力レベルにあるので、最も近接する信号電力比較値 Q2として 2. 0 [dB]が選択されて、細力な精度の第 2の利得制御を行なう第 2の補正値 A2として、 -2. 0[dB]を出力する。而して、電力制御増幅器 AGCアンプ 10に対する利得制御 値 GCを決定するための第 2の制御値 C としては、両者の合計値である 11. 0 [dB
FB
]カ設定されること〖こなる。
[0083] 即ち、信号電力値 Pが信号電力期待値 Qと比較してどの範囲にあるかによって、ま ず、第 1の利得制御手段における第 1の利得制御分解能 C 1を用 V、た 2のべき乗の電 力単位即ち最大 3 [dB]の粗い精度の第 1の補正値 A1が決定され、更に、引き続い て、第 2の利得制御手段における第 2の利得制御分解能 C2を用いた細かなピッチ例 えば最大 0. 5 [dB]単位の細かな精度の第 2の補正値 A2が決定され、而して、電力 制御増幅器 AGCアンプ 10への利得制御値 GCを決定するための第 2の制御値 C
FB
として両者の合計値が設定される。
[0084] 以下に、図 6乃至図 8の動作フローチャートに従って、本発明に係る利得制御増幅 装置 100の利得制御動作を説明する。
図 6の動作フローチャートにおいて、まず、復調器 40が所定の振幅レベル以上の 受信信号を受信して、復調信号として出力しているカゝ否かを、復調器 40から入力さ れてくる出力信号 D に基づいて判別し (ステップ S 10)、所定の振幅レベル以上の
IN
出力信号 D が出力されていたことが検出されると (ステップ S10の YES)、受信信号
IN
即ち出力信号 D の電力値を算出するために、フィードバック利得制御回路 (FB) 30
IN
の積分回路 31において出力信号 D の振幅を 2乗した後、予め定めた所定期間の
IN
間積分する (ステップ S 20)。
[0085] 具体的には、受信信号は、 AGCアンプ 10により所定のレベルだけ増幅され、復調 器 40に入力される。復調器 40に入力された信号は、復調器 40内部の図示していな い AZD変 によりデジタルィ匕されて、出力信号 D として出力され、積分回路 31
IN
において、従来から公知の受信電力算出方法、例えば、予め定めた一定期間にお ける 2乗値の平均値などの積分を行なうことにより、信号電力値 Pの算出が行なわれ る。
[0086] 算出された信号電力値 Pは、次に、図 6の記号 Aと Bとで挟まれている第 1の利得制 御手段を構成するステップ S30と S40とにより、粗い精度の利得制御用の第 1補正値 A1と変換信号電力値^ とが生成される。即ち、まず、フィードバック利得制御回路（ FB) 30の比較回路（1) 32は、入力された信号電力値 Pと信号電力期待値 Q力も生 成された複数の信号電力比較値 Q1との比較を行ない (ステップ S30)、該比較結果 に基づいて、第 1補正値 A1を決定すると共に、決定された該第 1補正値 A1に相当 する分、信号電力値 Pをシフトした補正を行なって、変換信号電力値！ ^ を生成する (ステップ S40)。比較回路（1) 32における比較動作は、図 7に示すステップ S31乃 至ステップ S37のごとぐ信号電力値 Pが信号電力期待値 Qとの dB比としてどの範囲 にあるかを判定する。
[0087] 図 7にお 、て、まず、信号電力値 Pと信号電力期待値 Qの 8倍とを比較し (ステップ S 31)、 P≥8Qであれば (ステップ S31の YES)、第 1補正値 A1として— 9 [dB]を第 1補 正値記録回路 37に設定すると共に、積分値シフト回路 33において信号電力値 !^を（ 1/8)倍化した変換信号電力値 P' を第 2の利得制御手段を構成する比較回路 (2) 34に対して出力する（ステップ S41)。一方、 P< 8Qであれば (ステップ S31の NO)、 次に、信号電力値 Pと信号電力期待値 Qの 4倍とを比較する (ステップ S32)。 P≥4Q であれば (ステップ S32の YES)、第 1補正値 Alとして- 6 [dB]を第 1補正値記録回 路 37に設定すると共に、積分値シフト回路 33において信号電力値 Pを（1Z4)倍ィ匕 した変換信号電力値 P' を第 2の利得制御手段を構成する比較回路 (2) 34に対して 出力する (ステップ S42)。
[0088] 一方、 P<4Qであれば (ステップ S32の NO)、更に、ステップ S33乃至ステップ S3 7において順次同様の比較を行ない、それぞれの比較結果に基づいて、ステップ S4 3乃至ステップ S47において第 1補正値記録回路 37への設定及び比較回路（2) 34 に対する出力処理を行なう。ここで、最終のステップ S37において、 P< (1Z8) Qと なった場合 (ステップ S37の NO)、第 1の利得制御手段における第 1の利得制御範 囲 D1として最大値となる 12[dB]を第 1補正値 A1として第 1補正値記録回路 37に設 定すると共に、積分値シフト回路 33において信号電力値 Pを 16倍ィ匕した変換信号電 力値！ ^ を第 2の利得制御手段を構成する比較回路（2) 34に対して出力する (ステ ップ S48)。
[0089] ここに、ステップ S31乃至 S37のそれぞれの比較範囲は、先に説明した図 9におけ る横軸方向の信号電力値 Pの電力範囲 R41乃至 R48にそれぞれ対応しており、ステ ップ S41乃至 S48のそれぞれで設定される第 1補正値 A1は、先に説明した図 9にお ける縦軸の第 1補正値 A1にそれぞれ対応している。前述した例にように、信号電力 値 Pが信号電力期待値 Qの 11 [dB]にも及ぶような実施例の場合にあっては、図 7に 示す P≥8Qの場合 (ステップ S31の YES)、即ち、図 9に示す信号電力値 Pが R41の 電力範囲にある場合であり、第 1補正値記録回路 37に設定される第 1補正値 A1とし ては 9 [dB]が設定される (ステップ S41)。また、かかる場合、信号電力値 Pを（1Z8 )倍、即ち、 3ビット右シフトした値を変換信号電力値^ として設定し、図 9に示す 3 [ dB]単位の粗 、電力範囲としては、信号電力期待値 Qとの差を補正済みになった状 態を示す電力範囲 R44に変換信号電力値^ を変換する (ステップ S41)。
[0090] 図 6の動作フローチャートに戻って、第 1の利得制御手段としてステップ S40により 信号電力値 Pをシフトした変換信号電力値！ ^ が算出されると、次に、図 6の記号 Bと Cとで挟まれている第 2の利得制御手段を構成するステップ S50と S60とにより、細か な精度の利得制御用の第 2補正値 A2が生成される。即ち、まず、フィードバック利得 制御回路 (FB) 30の比較回路 (2) 34は、入力された変換信号電力値 P' と信号電 力期待値 Qから 0. 5 [dB]刻みに細力べ刻まれた複数の信号電力比較値 Q2 (Q, Q + 0. 5 [dB] , · ··, 2Q)との比較を行ない (ステップ S50)、該比較結果に基づいて、 第 2補正値 A2を決定する (ステップ S60)。比較回路（2) 34における比較動作は、図 8に示すステップ S51乃至ステップ S56のごとぐ変換信号電力値 P' が信号電力期 待値 Qとの dB比としてどの範囲にあるかを判定する。
[0091] 図 8において、まず、変換信号電力値! ^ と信号電力期待値 Qの 2倍相当（2Q = Q )とを比較し (ステップ S51)、 P' ≥2Qであれば (ステップ S 51の YES)、第 2補
3. OdB
正値 A2として 3. 0 [dB]を第 2補正値記録回路 38に設定する (ステップ S61)。一 方、 P' く 2Qであれば (ステップ S51の NO)、次に、変換信号電力値！ ^ と信号電 力期待値 Qの 2. 5 [dB]相当（Q )とを比較する（ステップ S52)。P' ≥Q で
2. 5dB 2. 5dB あれば (ステップ S52の YES)、第 2補正値 A2として 2. 5 [dB]を第 2補正値記録回 路 38に設定する (ステップ S62)。
[0092] 一方、 < Q であれば (ステップ S52の NO)、更に、ステップ S53乃至ステツ
2. 5dB
プ S56において順次同様の比較を行ない、それぞれの比較結果に基づいて、ステツ プ S63乃至ステップ S66において第 2補正値記録回路 38への設定を行なう。ここで 、最終のステップ S56において、 P' < Q となった場合 (ステップ S56の NO)、細
0. 5dB
かな利得の制御限界にあるものと見なして第 2補正値 A2として 0 [dB]を第 2補正値 記録回路 38に設定する（ステップ S67)。ここに、ステップ S61乃至 S67に示すように 、本実施例においては、第 2の利得制御手段における第 2の利得制御範囲 D2は、 0 . 0 [dB]— 3. 0 [dB]の範囲にあり、前述した第 1の利得制御手段における第 1の利 得制御範囲 D 1 (一 8 [dB]一 12 [dB] )に包含されて 、る関係（D 1コ D2)にある。
[0093] ここに、ステップ S51乃至 S56のそれぞれの比較範囲は、先に説明した図 10にお ける横軸方向の変換信号電力値！ ^ の電力範囲 R61乃至 R67にそれぞれ対応して おり、ステップ S61乃至 S67のそれぞれで設定される第 2補正値 A2は、先に説明し た図 10における縦軸の第 2補正値 A2にそれぞれ対応している。前述した例にように 、信号電力値 Pが信号電力期待値 Qの 11 [dB]にも及ぶような実施例の場合にあつ ては、図 7に示す P≥8Qの場合 (ステップ S31の YES)、即ち、図 9に示す信号電力 値 Pが R41の電力範囲にある場合として、信号電力値 Pを（1Z8)倍、即ち、 3ビット 右シフトした値を変換信号電力値^ として変換されて入力されてくる (ステップ S41 )。力べのごとく 9 [dB]減衰された状態に変換されて変換信号電力値^ が入力され てくると、図 8に示す P' ≥Q の場合 (ステップ S53の YES)、即ち、図 10に示す
2. OdB
変換信号電力値！ ^ 力 63の電力範囲にある場合として、第 2補正値記録回路 38 に設定される第 2補正値 A2としては 2. 0 [dB]が設定される (ステップ S63)。
[0094] 図 6の動作フローチャートに戻って、第 2の利得制御手段としてステップ S60により 第 2補正値 A2が第 2補正値記録回路 38に設定されると、次に、フィードバック利得 制御回路 (FB) 30の制御値算出回路 39により、第 1補正値記録回路 37に記録され ていた第 1補正値 A1と、第 2補正値記録回路 38に記録された第 2補正値 A2との加 算処理がなされた後、 l [dB]相当のステップ値 RS (即ち、 RS :AGCアンプ 10の利 得制御範囲内の利得制御単位ステップ数）が乗算されて、電力利得増幅器 AGCァ ンプ 10の利得制御を行なうための第 2の制御値 C を生成し、フィードバック利得制
FB
御回路 (FB) 30から制御部 20へ出力する (ステップ S70)。
[0095] 第 2の制御値 C が入力されてくると、制御部 20は、制御値保持回路 22に記録さ
FB
れている第 1の制御値 B と第 2の制御値 C とを加算して AGCアンプ 10に対する
REF FB
利得制御値 GCを算出し、算出された利得制御値 GCは出力タイミング制御回路 23 によりタイミング調整がなされて、 AGCアンプ 10の利得制御信号として制御部 20の 図示しない DZA変翻によってアナログ信号に変換された後、 AGCアンプ 10に対 して出力され、利得制御が行なわれる (ステップ S80)。
[0096] 以上のようなフィードバック利得制御を繰り返し行なうことにより、 AGCアンプ 10に 対するきめ細かな利得制御の指示が行なわれ、所望する信号電力期待値 Qの電力 レベルに応じた信号電力値 Pが出力されるように利得制御がなされる。
[0097] なお、前述した実施例においては、入力信号を増幅して出力信号を出力する AGC アンプ (利得制御増幅器） 10に対する粗い精度の利得制御を行なう第 1の利得制御 手段 (比較回路（1) 32、信号電力期待値シフト回路 35、第 1補正値記録回路 37)の 第 1の利得制御範囲 D1が、最大 12[dB]力も最小 9 [dB]、第 1の利得制御分解能 じ1が3 [(18]でぁり、一方、細かな精度の利得制御を行なう第 2の利得制御手段 (比 較回路 (2) 34、信号電力期待値保持回路 36、第 2補正値記録回路 38)の第 2の利 得制御範囲 D2が最大 3. 0[dB]力 最小 0. 0[dB]、第 2の利得制御分解能 C2が 0 . 5 [dB]である場合を例示した力 本発明においては、かかる場合のみに限るもので はなぐ第 1の利得制御範囲 D1が第 2の利得制御範囲 D2を包含する関係（D1コ D 2)にあり、かつ、第 1の利得制御分解能 C1が第 2の利得制御分解能 C2よりも粗い精 度の分解能である関係（C1 >C2)にあれば、如何なる場合であっても構わない。
[0098] また、前述した実施例にお!、ては、第 1の利得制御手段が、信号電力値 Pとして、 信号電力期待値 Qとの関係において (2(N+1)XQ>P≥2NXQ)の関係が成立する 3 [dB]単位の N倍即ち 3N [dB]を求めて、 -3N [dB]即ち 2_N倍に増幅 (減衰）させる ように、 AGCアンプ 10の利得を制御し、一方、第 2の利得制御手段が、第 1の利得 制御手段が求めた 3N [dB]の利得の増幅 (減衰)処理を施した後の変換信号電力 値！ ^ として、信号電力期待値 Qとの関係において {Q [dB]X (M+1)}>P ≥
0.5
{Q [dB]XM}の関係が成立する整数 Mを求めて、 {Q [dB]XM}を増幅 (減
0.5 0.5
衰）させるように、 AGCアンプ 10の利得を制御している場合を例示している力 本発 明はかかる場合に限るものではない。
[0099] 例えば、第 1の利得制御手段が、信号電力値 Pが、 3[dB]単位の 3Nの代わりに、 第 1の利得制御分解能 C1の N倍を用い、かつ、 0.5 [dB]だけ電力範囲をずらして、 信号電力期待値 Qに対して、
{Q + C1X (N+0.5)}>P≥{Q + C1X (N-0.5)}
となる場合に、 AGCアンプ 10の利得を (CI XN)に示す第 1の利得制御量 (第 1の補 正値) A1分だけ減衰又は増幅させる利得制御を行なうこととしても良い。
[0100] 一方、第 2の利得制御手段が、変換信号電力値! ^ 即ち {P-(C1 XN) }と、 {Q
0.5
[dB] XM}との関係を用いる代わりに、第 1の利得制御手段が AGCアンプ 10の利 得制御を行なうために算出した演算結果である（Q + C1XN)を利用して、かつ、 0. 5 [dB]だけ電力範囲をずらして、信号出力値 Pが、
{(Q + C1XN)+C2X (M + 0.5)}>P
≥{(Q + C1XN)+C2X (M-0.5)}
となる場合に、 AGCアンプ 10の利得を（C2XM)に示す第 2の利得制御量（第 2の 補正値) A2分だけ減衰又は増幅させる利得制御を行なうこととしても良い。
[0101] また、前述したように、第 1の利得制御分解能 C1を 3 [dB]とした場合、第 1の利得 制御手段が算出する第 1の利得制御量 A1が、 2のべき乗単位の 2N倍即ち 3N[dB] ( N:整数）とすることにより、 AGCアンプ 10を、第 1の利得制御分解能 C1に合致した 3 [dB]単位の利得制御を簡易に行なうことが可能である。
[0102] 一方、第 2の利得制御手段が算出する第 2の利得制御量 (第 2の補正値) A2即ち（ C2XM)の絶対値 I A2 I力 第 1の利得制御分解能 C1よりも細かな単位即ち 3 [d B]よりも/ J、さ ヽ単位となるように、
Cl > I A2 I
であり、かつ、第 2の利得制御量 A2として、第 2の利得制御分解能 C2単位に該第 2 の利得制御分解能 C2の M倍 (M：整数)の利得制御を行なうことにより、 AGCアンプ 10を、第 1の利得制御分解能 C 1よりも更に細かな第 2の利得制御分解能 C2に応じ て、利得制御をより正確に行なうことが可能となる。
[0103] なお、第 2の利得制御手段における第 2の前記利得制御範囲 D2は、第 1の利得制 御手段の演算結果 (Q-Cl X N)により変換された変換信号電力値！ ^ 即ち {P-(Q -C1 X N) }の電力範囲と一致又は包含している関係 )、より厳密には、第 2の利得制御量 A2と一致又は包含している関係（D22 A2)にあるように設定するこ とにより、前述したように、第 1の利得制御手段を前段に配置し、第 2の利得制御手段 を後続して配置して、 AGCアンプ 10を、前段で第 1の利得制御分解能 Cl [dB]単位 の粗い精度の利得制御を施した後、更に、後段で第 2の利得制御分解能 C2[dB]単 位のより細かな精度の利得制御を連続的に施すことが可能に構成することができる。
[0104] ここで、 AGCアンプ 10の利得を制御するための第 1の制御値 B を適用システム
REF
に応じた値として予め設定して保持する制御部 20を備えることにより、第 1の利得制 御手段で算出された第 1の補正値 A1と第 2の利得制御手段で算出された第 2の補 正値 A2とを加算した結果に利得制御単位ステップ数 RSを乗算して求めたフィード バック利得制御用の第 2の制御値 C を前記第 1の制御値 B により更に補正するこ
FB REF
とも可能であり、適用するシステムに応じて、適切な利得制御を行なうことができる。
[0105] 更に、前述の制御部 20に、 AGCアンプ (利得制御増幅器） 10の利得 1 [dB]相当 を制御するための単位となる制御ステップ RSを備えることにより、フィードバック利得 制御用の第 2の制御値 C [dB]を制御ステップ RSにより変換して、 AGCアンプ (利
FB
得制御増幅器） 10をより簡単に利得制御することができる。
[0106] また、図 9の 3 [dB]毎の電力範囲 R41— R48及び図 10の更に細かな 0. 5 [dB]毎 の電力範囲 R61— R67に例示しているように、信号電力値期待値 Qを基準として、 (1-1) X STEP [dB]一 I X STEP [dB]
(I：整数、 STEP： dB単位の段階的な信号電力レベルを示す予め定められた 正の数）
に対応する電力範囲内で、略一定の利得制御値 GCを生成して、簡単に AGCアン プ 10の利得制御を行なうことが可能となる。
[0107] また、第 1の利得制御手段と第 2の利得制御手段との双方を、共に、復調器 40の出 力信号あるいは AGCアンプ 10の増幅出力信号力もフィードバックさせた出力信号 D
I
ィードバック
Nを用いて、利得制御するフ 制御方式により構成しているが、場合によつ ては、粗い精度の利得制御を行なう第 1の利得制御手段は、 AGCアンプ 10の入力 信号を用いて予め利得制御を施した後、復調器 40の出力信号あるいは AGCアンプ 10の増幅出力信号を用いて第 2の利得制御手段により細かな精度の利得制御を行 なうように構成しても良ぐ力べのごとぐ第 1の利得制御手段をフィードフォワード制御 方式として構成することにより、高速レイリーフェージングに対してより迅速に追従して 利得制御を行わせることができる。
[0108] (第 2の実施の形態）
前述した第 1の実施の形態では、制御部 20の制御値保持回路 22に予め設定され て保持された第 1の制御値 B によりフィードバック制御用として得られた第 2の制御
REF
値 C を補正することにより AGCアンプ 10に対する利得制御値 GCを求めていた。本
FB
第 2の実施の形態としては、第 1の制御値 B を制御値保持回路 22に予め設定して
REF
保持する代わりに、受信信号から検出される RSSI (受信信号強度)信号に従って、 該第 1の制御値 B に相当する第 3の制御値 C を算出するフィードフォワード利得
REF FF
制御回路 (FF)を備えている場合の例について説明する。
[0109] 図 11は、本発明に係る自動利得制御増幅装置のブロック構成の図 1の構成例とは 異なる他の例を示すブロック構成図であり、フィードフォワード利得制御回路 (FF)を 備えている自動利得制御増幅装置 200の構成例を示している。なお、図 11に示す 自動利得制御増幅装置 200の各ブロックのうち、図 1と同一のブロックについては、 図 1と同一の符号を付して 、る。
[0110] 図 11において、自動利得制御増幅装置 200は、受信信号を二つの回路に対して 分配する分配器 60と、分配器 60により分配された一方の受信信号を増幅する AGC アンプ 10 (利得制御増幅器)と、分配器 60により分配された他方の受信信号から受 信信号強度を示す RSSI信号 (受信信号強度信号) F を検出する受信信号強度検
IN
出部 (RSSI (Received Signal Strength Indicator)回路：受信信号強度検出回路） 7 0と、受信信号強度検出部 (RSSI回路） 70により生成された RSSI信号 F に従って
IN
AGCアンプ 10の利得を制御するための第 3の制御値 C を生成するフィードフォヮ
FF
ード利得制御回路 (FF) 80と、 AGCアンプ 10の増幅出力信号又は後段の復調器 4 0等の出力信号 D を検出して AGCアンプ 10の利得を制御するための第 2の制御値
IN
C を生成するフィードバック利得制御回路 (FB) 30と、フィードフォワード利得制御
FB
回路 (FF) 80により生成された第 3の制御値 C を、フィードバック利得制御回路 (FB
FF
) 30により生成された第 2の制御値 C によって補正して、 AGCアンプ 10の利得を制
FB
御するための利得制御値 GCを生成して、生成された該利得制御値 GCを有する利 得制御信号を AGCアンプ 10に対して出力する制御部 50 (制御手段）と、を備えて構 成されている。
[0111] 図 11のように構成された自動利得制御増幅装置 200の動作について、以下に説 明する。
受信信号は、分配器 60を通って受信信号強度検出部 (RSSI回路) 70に入力され 、受信信号強度検出部 (RSSI回路) 70からは受信信号強度を示す RSSI信号 F が
IN
出力される。該 RSSI信号 F に従って、フィードフォワード利得制御回路 (FF) 80に
IN
おいて AGCアンプ 10の利得を制御するための第 3の制御値 C を算出する。ここに
FF
、フィードフォワード利得制御回路（FF) 80においては、 RSSI信号 F の値を AGC
IN
アンプ 10の入出力電力特性に適応するように一次変換することによって利得制御用 の第 3の制御値 C が算出され、制御部 50に対して出力される。
FF
[0112] 次に、制御部 50の詳細について図 12を用いて説明する。ここに、図 12は、図 11に 示す自動利得制御増幅装置 200の制御部 50の詳細なブロック構成の図 3の構成例 とは異なる他の例を示すブロック構成図である。フィードフォワード利得制御回路 (FF ) 80から出力された第 3の制御値 C は選択回路 53に入力される。受信信号検出直
FF
後において、選択回路 53に入力された第 3の制御値 C は、 AGCアンプ 10に対す
FF
る粗調整用の粗い精度の利得制御値 GC' を有する利得制御信号として、出力タイ ミング制御回路 54で出力タイミングを制御され、制御部 50の図示しな 、DZA変換 器によってアナログ信号に変換された後、 AGCアンプ 10に対して出力される。粗調 整用の該利得制御値 GC' を有する利得制御信号により、受信信号検出後の速や かな時点で、 AGCアンプ 10において粗い精度の利得制御が行なわれる。更に、 AG Cアンプ 10へと出力された粗調整用の該利得制御値 GC' は、制御値保持回路 52 において保持される。
[0113] し力る後、前述した第 1の実施の形態の場合と全く同様の動作が行なわれるフィー ドバック利得制御回路 (FB) 30にお 、て第 2の制御値 C が算出されて、制御部 50
FB
に入力されてくる。制御部 50に入力されてきた第 2の制御値 C によって、制御値保
FB
持回路 52で保持された粗調整用の利得制御値 G を加減算回路 51において加 減算して補正する。該加減算結果として得られた AGCアンプ 10に対する利得制御 値 GCは、微調整用の利得制御値とされて、微調整用の該利得制御値 GCを有する 利得制御信号として選択回路 53で選択され、出力タイミング制御回路 54で出力タイ ミングを制御されて AGCアンプ 10に対して出力される。而して、 AGCアンプ 10は、 微調整用の該利得制御値 GCにより、より高い精度での利得制御が可能となる。微調 整用の該利得制御値 GCも、また、制御値保持回路 52において保持される。
[0114] 更に、フィードバック利得制御回路 (FB) 30により第 2の制御値 C が算出されて、
FF
制御部 50に入力され、制御部 50の制御値保持回路 52で保持されて ヽる微調整用 の該利得制御値 GCに加減算されて補正がなされる。該加減算結果として得られた AGCアンプ 10に対する更に精細化した利得制御値 GCは、微調整用の該利得制御 値 GCを有する利得制御信号として選択回路 53で選択され、出力タイミング制御回 路 54で出力タイミングを制御されて AGCアンプ 10に対して出力されて、再び利得制 御が行なわれると同時に、制御値保持回路 52で保持される。
[0115] 以上にように、受信信号の電力レベルを検出して、 RSSI信号を出力する RSSI回 路 70と、検出された RSSI信号に従って AGCアンプ 10の利得を制御するフィードフ ォワード利得制御回路 (FF) 80とを備え、フィードフォワード利得制御回路 (FF) 80 により、 RSSI回路 70からの RSSI信号の値を、 AGCアンプ 10の入出力電力特性に 適応するように一次変換して得られた第 3の制御値 C を、前述した第 1の実施の形
FF
態において制御部 20の制御値保持回路 22に予め設定されて保持された第 1の制 御値 B の代わりに用いて、フィードフォワード利得制御回路（FF) 80からの第 2の
REF
制御値 C に先立って、粗い精度ながらも受信信号の受信直後に、高速に AGCアン
FB
プ 10の利得を制御することを可能として 、る。
[0116] ここで、フィードフォワード利得制御回路 (FF) 80が、第 1の制御値 B の代わりに
REF
第 3の制御値 C を用いて AGCアンプ 10の利得を粗い精度ながらも制御した後に、
FF
更に出力されてくる AGCアンプ 10からの利得出力信号又は後段の復調器 40からの 出力信号 D に基づいて、フィードバック利得制御回路 (FB) 30が、 AGCアンプ 10
IN
の利得を細かな精度で制御する動作を直ちに開始することにより、迅速かっきめ細 かな利得制御を可能としている。而して、フィードフォワード利得制御回路 (FF) 80に よる第 3の制御値 C によって、高速レイリーフェージングに対しても、迅速に追従し
FF
て利得制御を行なうことが可能であり、かつ、フィードバック利得制御回路 (FB) 30に よる第 2の制御値 C によって、高い精度で補正を行なうことにより、高精度の利得制
FB
御が可能であり、安定した受信動作を実現することができる。
[0117] 更に、前述した第 1あるいは第 2の実施の形態に示したような高精度の利得制御が 簡易に実現可能な自動利得制御増幅装置 100, 200を、受信信号を復調するため の受信機器や、送信信号を送信する送信部と受信信号を復調する受信部とを備え た携帯電話や PHSや無線 LANなどの無線通信機器に適用することにより、低コスト で安定な受信品質を確保可能な受信機器や無線通信機器を提供することができる。 符号の説明
[0118] 10· "AGCアンプ (利得制御増幅器）、 20…制御部（制御手段）、 21· ··加減算回路、 22· ··制御値保持回路、 23…出力タイミング制御回路、 30· ··フィードバック利得制御 回路 (FB)、 31· ··積分回路 (信号電力値算出回路)、 32· ··比較回路（1) (第 1の利得 制御手段における比較回路)、 33· ··積分値シフト回路 (変換信号電力値生成回路） 、 34…比較回路（2) (第 2の利得制御手段における比較回路）、 35…信号電力期待 値シフト回路、 36…信号電力期待値保持回路、 37· ··第 1補正値記録回路 (第 1の利 得制御手段における第 1補正値記録回路)、 38· ··第 2補正値記録回路 (第 2の利得 制御手段における第 2補正値記録回路)、 39· ··制御値算出回路、 40· ··復調器、 50 …制御部 (制御手段）、 51· ··加減算回路、 52· ··制御値保持回路、 53· ··選択回路、 54…出力タイミング制御回路、 60···分配器、 70 RSSI回路 (受信信号強度検出部 、受信信号強度検出回路)、 80—FF (フィードフォワード利得制御回路)、 91···分配 器、 92· "AGCアンプ (利得制御増幅器）、 93· "復調器、 94 .RSSI回路、 95…フィ ードフォワード利得制御回路 (FF)、 96···制御部、 97···フィードバック利得制御回路 (FB)、 100, 200, 300···自誦得制御増幅装置。

Claims

請求の範囲
[1] 入力信号を増幅して出力信号を出力する利得制御増幅器に対する利得制御信号 を生成するための第 1及び第 2の利得制御手段を備え、前記第 1及び第 2の利得制 御手段それぞれの利得制御可能な範囲を示す第 1の利得制御範囲及び第 2の利得 制御範囲がそれぞれ D1及び D2であり、前記第 1及び第 2の利得制御手段それぞれ の利得制御単位を示す第 1の利得制御分解能及び第 2の利得制御分解能がそれぞ れ C1及び C2であるとした場合、前記第 1の利得制御範囲 D1が、前記第 2の利得制 御範囲 D2を包含する関係（D1コ D2)にあり、かつ、前記第 1の利得制御分解能 C1 力 前記第 2の利得制御分解能 C2よりも粗い精度の分解能となる関係 (C1>C2)に あることを特徴とする自動利得制御増幅装置。
[2] 請求項 1に記載の自動利得制御増幅装置において、前記第 1の利得制御手段が、 前記利得制御増幅器からの増幅出力信号あるいは後段に位置する回路からの出力 信号の信号電力値 Pが、信号電力期待値 Qに対して、前記第 1の利得制御分解能 C 1の N倍（N：整数）を用いて、
{Q + C1X (N + 0.5)}>P≥{Q + C1X (N-0.5)}
なる関係が成立する場合に、前記利得制御増幅器の利得を (CI XN)に示す第 1の 利得制御量 A1だけ減衰又は増幅させる利得制御を施し、一方、前記第 2の利得制 御手段が、前記第 1の利得制御手段により算出された利得制御を行なうための演算 結果である（Q + C1XN)を利用して、更に、前記第 2の利得制御分解能 C2の M倍( M：整数)を用いて、信号出力値 Pが、
{(Q + C1XN)+C2X (M + 0.5)}>P
≥{(Q + C1XN)+C2X (M-O.5)}
なる関係が成立する場合に、前記利得制御増幅器の利得を (C2XM)に示す第 2の 利得制御量 A2だけ減衰又は増幅させる利得制御を施すことを特徴とする自動利得 制御増幅装置。
[3] 請求項 2に記載の自動利得制御増幅装置にぉ 、て、前記第 1の利得制御分解能 C1力 3[dB] (デシベル)であり、前記第 1の利得制御手段における前記第 1の利得 制御量 A1が、 N X Cl = 3N[dB]
であり、かつ、前記第 1の利得制御範囲 Dlに一致又は包含されている関係（D1 2A 1)にあることを特徴とする自動利得制御増幅装置。
[4] 請求項 2又は 3に記載の自動利得制御増幅装置において、前記第 2の利得制御分 解能 C2が、
3 [dB] >C2>0[dB]
なる範囲にあり、前記第 2の利得制御手段における前記第 2の利得制御量 A2が、
A2 = M X C2[dB]
であり、かつ、該第 2の利得制御量 A2の絶対値が、
Cl≥ I A2 I
なる関係にあることを特徴とする自動利得制御増幅装置。
[5] 請求項 2乃至 4の 、ずれかに記載の自動利得制御増幅装置にぉ 、て、前記第 2の 利得制御手段が前記利得制御増幅器に対して施す前記第 2の利得制御量 A2が、 当該第 2の利得制御手段の前記利得制御範囲 D2に包含されている関係（D2コ A2 )にあることを特徴とする自動利得制御増幅装置。
[6] 請求項 5に記載の自動利得制御増幅装置にぉ 、て、前記第 2の利得制御手段が 前記利得制御増幅器に対して施すことができる前記第 2の利得制御量 A2の最大値 力 当該第 2の利得制御手段の前記利得制御範囲 D2に一致することを特徴とする 自動利得制御増幅装置。
[7] 請求項 1乃至 6のいずれかに記載の自動利得制御増幅装置において、前記第 1の 利得制御手段が、信号電力期待値 Qに対する dB (デシベル)比に対応させて予め定 めた前記第 1の利得制御分解能 C1の単位に相当するシフト量 nビット (nは整数)分 ずつ、当該信号電力期待値 Qを左右両方向に複数回ビットシフトすることにより、複 数の信号電力比較値 Q1を生成し、前記利得制御増幅器からの増幅出力信号ある いは後段に位置する回路力もの出力信号の電圧値を積分して得られた信号電力値 Pと、生成された複数の信号電力比較値 Q1とを比較した結果、最も近接する信号電 力比較値 Q1 = Q X 2Nの 2Nを第 1の利得制御量 A1として求めることにより、前記利得 制御増幅器の利得を、 3 [dB]を単位とする dB比に基づ 、て制御することを可能とす ることを特徴とする自動利得制御増幅装置。
[8] 請求項 7に記載の自動利得制御増幅装置において、更に、前記第 1の利得制御手 段が算出した前記第 1の利得制御量 A1が示す 2Nに相当する Nビット分、前記信号 出力値 Pを逆方向にビットシフトすることにより得られる変換信号電力値！ ^ を、前記 第 1の利得制御分解能 C1以下の電力領域において、前記信号電力期待値 Qに対 する dB比として前記第 1の利得制御分解能 C 1よりも小さ 、値の前記第 2の利得制御 分解能 C2により刻まれた複数の信号電力比較値 Q2と比較した結果、最も近接する 信号電力比較値 Q2 = C2 X M (M：整数)を第 2の利得制御量 A2として求めることに より、前記利得制御増幅器の利得を、 3 [dB]よりも細かな精度の dB比に基づいて制 御することを可能とすることを特徴とする自動利得制御増幅装置。
[9] 請求項 8に記載の自動利得制御増幅装置において、前記利得制御増幅器に対す る利得を減衰又は増幅する利得制御値 GCとして、前記第 1の利得制御量 A1と、前 記第 2の利得制御量 A2と、更に予め定めた一定の値力 なる第 1の制御値 B とを
REF
用いて、
利得制御値 GC = (第 1の制御値 B )
REF
+ { (第 1の利得制御量 A1) + (第 2の利得制御量 A2) } XRS
(但し、 RS :前記利得制御増幅器の利得制御範囲内の利得制御単位ステップ数） であることを特徴とする自動利得制御増幅装置。
[10] 請求項 1乃至 9のいずれかに記載の自動利得制御増幅装置において、前記第 1の 利得制御手段が、フィードバック利得制御方式であることを特徴とする自動利得制御 増幅装置。
[11] 請求項 1乃至 9のいずれかに記載の自動利得制御増幅装置において、前記第 1の 利得制御手段が、フィードフォワード利得制御方式であることを特徴とする自動利得 制御増幅装置。
[12] 請求項 1乃至 11のいずれかに記載の自動利得制御増幅装置において、前記第 2 の利得制御手段が、フィードバック利得制御方式であることを特徴とする自動利得制 御増幅装置。
[13] 受信信号を増幅して出力信号を出力する利得制御増幅器と、前記利得制御増幅 器からの増幅出力信号あるいは後段に位置する回路からの出力信号の信号電力値
Pを検出して前記利得制御増幅器の利得を制御するための第 2の制御値 C を出力
FB
するフィードバック利得制御回路と、前記フィードバック利得制御回路から出力される 前記第 2の制御値 C に基づいて、前記利得制御増幅器の利得を制御するための
FB
利得制御値を生成して、該利得制御値を有する利得制御信号を前記利得制御増幅 器に対して出力する制御手段とを、備えることを特徴とする自動利得制御増幅装置。
[14] 請求項 13に記載の自動利得制御増幅装置において、前記フィードバック利得制御 回路は、信号電力値期待値 Qを基準として、
(1-1) X STEP [dB]一 I X STEP [dB]
(但し、 Iは整数、 STEPは dB単位の段階的な信号電力レベルを示す予め定められ た正の数）
に対応する前記信号電力値 Pの範囲内においては、略一定の値となる前記第 2の制 御値 C を出力することを特徴とする自動利得制御増幅装置。
FB
[15] 請求項 13又は 14に記載の自動利得制御増幅装置において、前記利得制御増幅 器に対する利得を減衰又は増幅する利得制御値 GCとして、前記第 2の制御値 C と
FB
、予め定めた一定の値力もなる第 1の制御値 B とを用いて、
REF
利得制御値 GC = (第 1の制御値 B ) + (第 2の制御値 C )
REF FB
であることを特徴とする自動利得制御増幅装置。
[16] 請求項 15に記載の自動利得制御増幅装置において、更に、前記受信信号の電力 レベルを検出して、 RSSI (Received Signal Strength Indicator:受信信号強度）信 号を出力する受信信号強度検出回路と、前記 RSSI信号に従って前記利得制御増 幅器の利得を制御するためのフィードフォワード利得制御回路とを備え、前記フィー ドフォワード利得制御回路が、前記 RSSI信号の値を、前記利得制御増幅器の入出 力電力特性に適応するように一次変換した第 3の制御値 C を生成し、前記制御手
FF
段力 予め設定された前記第 1の制御値 B の代わりに、前記フィードフォワード利
REF
得制御回路により生成された前記第 3の制御値 C を用いて、該第 3の制御値 C を
FF FF
前記フィードバック利得制御回路から出力される前記第 2の制御値 C によって補正
FB
して、前記利得制御増幅器の利得を制御するための利得制御値を生成して、該利得 制御値を有する利得制御信号を前記利得制御増幅器に対して出力することを特徴と する自動利得制御増幅装置。
[17] 請求項 16に記載の自動利得制御増幅装置にぉ 、て、前記フィードフォワード利得 制御回路により生成された前記第 3の制御値 C を用いて前記利得制御増幅器の利
FF
得を制御した後に、前記フィードバック利得制御回路が、前記利得制御増幅器の利 得の制御動作を開始することを特徴とする自動利得制御増幅装置。
[18] 請求項 16又は 17に記載の自動利得制御増幅装置において、前記フィードバック 利得制御回路が、信号電力期待値 Qに対する dB (デシベル)比に対応させて予め定 めた第 1の利得制御分解能 C1の単位に相当するシフト量 nビット (nは整数)分ずつ、 当該信号電力期待値 Qを左右両方向に複数回ビットシフトすることにより、複数の信 号電力比較値 Q1を生成し、前記利得制御増幅器力もの増幅出力信号あるいは後 段に位置する回路からの出力信号の電圧値を積分して得られた信号電力値 Pと、生 成された複数の信号電力比較値 Q1とを比較した結果、最も近接する信号電力比較 値 Ql =Q X 2Nの 2Nを第 1の利得制御量 A1として求めることにより、前記利得制御増 幅器の利得を、 3 [dB]を単位とする dB比に基づ 、て制御することを可能とすることを 特徴とする自動利得制御増幅装置。
[19] 請求項 18に記載の自動利得制御増幅装置にぉ 、て、更に、前記フィードバック利 得制御回路が算出した前記第 1の利得制御量 A1が示す 2Nに相当する Nビット分、 前記信号出力値 Pを逆方向にビットシフトすることにより得られる変換信号電力値^ を、前記フィードバック利得制御回路の第 1の利得制御分解能 C1以下の電力領域 にお 、て、前記信号電力期待値 Qに対する dB比として前記第 1の利得制御分解能 C1よりも小さい値の第 2の利得制御分解能 C2により刻まれた複数の信号電力比較 値 Q2と比較した結果、最も近接する信号電力比較値 Q2 = C2 X M (M：整数)を第 2 の利得制御量 A2として求めることにより、前記利得制御増幅器の利得を、 3 [dB]より も細かな精度の dB比に基づ 、て制御することを可能とすることを特徴とする自動利 得制御増幅装置。
[20] 請求項 19に記載の自動利得制御増幅装置において、前記利得制御増幅器に対 する利得を減衰又は増幅する利得制御値 GCとして、前記第 1の利得制御量 A1と、 前記第 2の利得制御量 A2と、更に前記フィードフォワード利得制御回路により生成さ れた前記第 3の制御値 C とを用いて、
FF
利得制御値 GC = (第 3の制御値 C )
FF
+ { (第 1の利得制御量 A1) + (第 2の利得制御量 A2) } XRS
(但し、 RS :前記利得制御増幅器の利得制御範囲内の利得制御単位ステップ数） であることを特徴とする自動利得制御増幅装置。
[21] 請求項 13乃至 20のいずれかに記載の自動利得制御増幅装置において、前記フィ ードバック制御回路が、第 1及び第 2の利得制御手段の 2つの利得制御手段を備え、 前記第 1及び第 2の利得制御手段それぞれの利得制御単位を示す第 1の利得制御 分解能及び第 2の利得制御分解能がそれぞれ C1及び C2とした場合、前記第 1の利 得制御分解能 C1が、 3 [dB] (デシベル)であり、前記第 1の利得制御手段における 第 1の利得制御量 A1が、
N X Cl = 3N[dB]
であり、一方、前記第 2の利得制御分解能 C2が、
3 [dB] >C2>0[dB]
なる範囲にあり、前記第 2の利得制御手段における前記第 2の利得制御量 A2が、
A2 = M X C2[dB]
であり、かつ、該第 2の利得制御量 A2の絶対値が、
Cl≥ I A2 I >0
なる関係にあることを特徴とする自動利得制御増幅装置。
[22] 受信信号を復調するために適正な電力レベルに増幅又は減衰する自動利得制御 増幅装置を備える受信機器であって、該自動利得制御増幅装置が、請求項 1乃至 請求項 21の 、ずれかに記載の自動利得制御増幅器を用いて 、ることを特徴とする 受信機器。
[23] 送信信号を送信する送信部と、受信信号を復調するために適正な電力レベルに増 幅又は減衰する自動利得制御増幅装置を有する受信部とを備える無線通信機器で あって、該自動利得制御増幅装置が、請求項 1乃至請求項 21のいずれかに記載の 自動利得制御増幅器を用いて 、ることを特徴とする無線通信機器。
PCT/JP2004/008897 2003-08-29 2004-06-24 自動利得制御増幅装置、受信機器及び無線通信機器 WO2005025056A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003306460 2003-08-29
JP2003-306460 2003-08-29

Publications (2)

Publication Number Publication Date
WO2005025056A1 true WO2005025056A1 (ja) 2005-03-17
WO2005025056A8 WO2005025056A8 (ja) 2005-12-15

Family

ID=34269391

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/008897 WO2005025056A1 (ja) 2003-08-29 2004-06-24 自動利得制御増幅装置、受信機器及び無線通信機器

Country Status (1)

Country Link
WO (1) WO2005025056A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010011162A (ja) * 2008-06-27 2010-01-14 Kyoraku Sangyo Kk 多重伝送装置及び多重伝送方法
JP2010011170A (ja) * 2008-06-27 2010-01-14 Kyoraku Sangyo Kk 多重伝送装置及び多重伝送方法
JP2010011171A (ja) * 2008-06-27 2010-01-14 Kyoraku Sangyo Kk 多重伝送装置及び多重伝送方法
CN106705034A (zh) * 2016-08-24 2017-05-24 华北电力大学 一种超临界循环流化床锅炉机组快速变负荷控制方法
US20210356776A1 (en) * 2020-05-12 2021-11-18 Nec Laboratories America, Inc Distributed acoustic sensing using dynamic range suppression

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105406881B (zh) * 2015-12-07 2018-12-28 中国电子科技集团公司第五十研究所 软件无线电台中查表方式的增益控制装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268516U (ja) * 1988-11-11 1990-05-24
JPH06112746A (ja) * 1991-06-05 1994-04-22 Fujitsu Ltd 広帯域ａｇｃ回路
JPH10178323A (ja) * 1996-12-10 1998-06-30 Korea Electron Telecommun 多重電力制御窓を用いた利得制御方法
JP2003133873A (ja) * 2001-10-30 2003-05-09 Sharp Corp 自動利得制御装置及び無線通信機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268516U (ja) * 1988-11-11 1990-05-24
JPH06112746A (ja) * 1991-06-05 1994-04-22 Fujitsu Ltd 広帯域ａｇｃ回路
JPH10178323A (ja) * 1996-12-10 1998-06-30 Korea Electron Telecommun 多重電力制御窓を用いた利得制御方法
JP2003133873A (ja) * 2001-10-30 2003-05-09 Sharp Corp 自動利得制御装置及び無線通信機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010011162A (ja) * 2008-06-27 2010-01-14 Kyoraku Sangyo Kk 多重伝送装置及び多重伝送方法
JP2010011170A (ja) * 2008-06-27 2010-01-14 Kyoraku Sangyo Kk 多重伝送装置及び多重伝送方法
JP2010011171A (ja) * 2008-06-27 2010-01-14 Kyoraku Sangyo Kk 多重伝送装置及び多重伝送方法
CN106705034A (zh) * 2016-08-24 2017-05-24 华北电力大学 一种超临界循环流化床锅炉机组快速变负荷控制方法
CN106705034B (zh) * 2016-08-24 2019-03-01 华北电力大学 一种超临界循环流化床锅炉机组快速变负荷控制方法
US20210356776A1 (en) * 2020-05-12 2021-11-18 Nec Laboratories America, Inc Distributed acoustic sensing using dynamic range suppression

Also Published As

Publication number Publication date
WO2005025056A8 (ja) 2005-12-15

Similar Documents

Publication Publication Date Title
KR100436187B1 (ko) 향상된 동적 범위 및 ｄｃ 오프셋 정정 기능을 갖춘 무선전화 수신기 및 방법
EP1309093B1 (en) Method and apparatus for reducing the effect of AGC switching transients
US5946607A (en) Method of apparatus for automatic gain control, and digital receiver using same
EP0812064B1 (en) Reception automatic gain control system and method
KR100246690B1 (ko) 이득 제어기
RU2158474C2 (ru) Линеаризованная цифровая автоматическая регулировка усиления
EP1878184B1 (en) Power control system for a continuous time mobile transmitter
EP1679792B1 (en) System for dynamic control of automatic gain control-take-over-point and method of operation
CN1169307C (zh) 接收功率电平计算电路和使用此电路的接收机
US20070229340A1 (en) Automatic gain control
US7203476B2 (en) Method and apparatus for minimizing baseband offset error in a receiver
JPH09199961A (ja) Ａｇｃ装置
US7212795B2 (en) Automatic gain control and antenna selection method for a radio communication system
JP2002516046A (ja) フラッシュ型ａｄ変換器を使用するオフセット補償を具備したワイヤレス受信器
GB2336260A (en) Gain control in a CDMA receiver in which, if the deviation is greater than a set amount, the feedback is adjusted to increase the speed of convergence
WO2005025056A1 (ja) 自動利得制御増幅装置、受信機器及び無線通信機器
EP2704321B1 (en) Adaptive stepped gain amplifier system and method
US6996386B2 (en) Automatic gain control circuit controlling gain of receiver including two automatic gain control amplifiers
JP2007267357A (ja) 利得制御受信機
JP4238200B2 (ja) 自動利得制御装置
KR20080061220A (ko) Ｉ 신호 및 ｑ 신호간의 임밸런스를 감소시키기 위한 수신장치 및 방법, 송신 장치 및 방법
JP2006352525A (ja) 通信装置及び補正テーブル作成方法
WO2011033571A1 (ja) 受信機
US9660679B2 (en) Method, system and apparatus for automatic gain control in direct-conversion receiver
JP4012717B2 (ja) 自動利得制御装置及び無線通信機器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
CFP Corrected version of a pamphlet front page
CR1 Correction of entry in section i

Free format text: IN PCT GAZETTE 11/2005 UNDER (74) THE ADDRESS SHOULD READ "NAGISA PATENT OFFICE, 9TH FLOOR, SALUTE BLDG., 72, YOSHIDA-CHO, NAKA-KU, YOKOHAMASHI, KANAGAWA 231-0041 "

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP