WO2004111886A1 - 伝送信号解析方法、プログラム及び装置 - Google Patents
伝送信号解析方法、プログラム及び装置 Download PDFInfo
- Publication number
- WO2004111886A1 WO2004111886A1 PCT/JP2003/007329 JP0307329W WO2004111886A1 WO 2004111886 A1 WO2004111886 A1 WO 2004111886A1 JP 0307329 W JP0307329 W JP 0307329W WO 2004111886 A1 WO2004111886 A1 WO 2004111886A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- output waveform
- signal
- analysis
- wiring model
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Definitions
- the present invention relates to a transmission signal analysis method, a program, and an apparatus for analyzing a transmission signal of a circuit board mounted with a CPU whose operating frequency exceeds gigahertz, and particularly to a three-dimensional electromagnetic signal using a random signal of about 100 bits.
- the present invention relates to a transmission signal analysis method, a program and an apparatus for analyzing a transmission signal by field analysis. Background art
- the operating frequency of the CPU which is the center of control
- the control time is shortened to shorten the calculation time Has been done.
- the operating frequency of CPUs was 1 GHz in 2001, 2 GHz in 2002, and 3 GHz in 2003.
- an increase in the operating frequency of the CPU has caused problems that cannot be ignored. That is the reflection noise.
- the load impedance Zr is connected to the receiving end 104 of a finite length line 100 of length 1 from the transmitting end 102 as shown in Fig. 1, the voltage wave and the current wave propagate in the positive direction.
- FIG. 2 shows the inverse of the voltage V a at the transmitting end 102 and the voltage V r at the receiving end 104 in FIG. Shows changes due to firing. Assuming that the power transmission time is t 0, the signal reaches the power receiving end 104 with a delay of d from the propagation delay time of the line 100. At this time, the voltage Vr at the receiving end 104 becomes a voltage obtained by adding the voltage of the reflected wave to the voltage Va of the incident wave from the transmitting end 102.
- the reflected wave at this time also reaches the power transmitting end 102 with a delay of d, which is the propagation delay time of the wiring, and is reflected. Since the reflected wave becomes negative due to impedance, the voltage Vr at the power receiving end 102 settles down to the voltage Va transmitted from the power transmitting end 102 as the reflected wave is superimposed.
- the load Zr of the receiving end 104 generally has low sensitivity. That is, as shown in FIG. 3 (B) and FIG. 4 (B), before the load sensitivity becomes effective at time t1, reflection is repeated as shown in FIG.
- a random signal sequence consisting of about 100 bits is used as an input waveform, and the signal waveform at the receiving end obtained as a result of transmission of the signal is superimposed and displayed bit by bit, and displayed.
- the length is set to 1 bit, the quality of the transmission waveform affected by the reflection noise can be easily observed.
- the three-dimensional electromagnetic field analysis directly calculates the electromagnetic field by going back to Maxwell's equation, and examines how the electromagnetic wave is transmitted from the signal source by using the electromagnetic field in the wiring and other places. By calculating the field and finally displaying it in the expression of voltage and current, analysis including the effects of high frequencies can be realized.
- FDTD finite difference time domain method
- FDTD finite difference time domain method
- the three-dimensional analysis space is divided into fine rectangular parallelepipeds (cells) using a rectangular coordinate system, and the solution is applied by applying Maxwell's equations. Therefore, the number of fine cells that divide the analysis space becomes a huge number of the order of one million, and it takes considerable calculation time to analyze one signal.
- a sequence of random signals consisting of a bit sequence of about 100 pits is used as an input waveform to perform analysis over a three-dimensional electromagnetic analysis. It requires a long calculation time, and it takes too much time for a simulation. Disclosure of the invention
- the present invention provides an eye pattern for a wiring model that requires three-dimensional electromagnetic field analysis.
- An object of the present invention is to provide a transmission signal analysis method, a program, and a device capable of efficiently obtaining a result of analyzing a random signal having a large number of bits required for generation in a short time.
- the present invention provides a transmission signal analysis method.
- the wiring model designating unit designates a wiring model for designating a wiring model composed of a power transmitting end, a wiring, and a power receiving end to which a load is connected from the circuit port design information.
- Dell specifying step ;
- the first analysis unit analyzes and generates the first output waveform received at the power receiving end of the wiring model when the first input signal pattern that changes from 0 to 1 is input to the power transmitting end of the wiring model A first analysis step;
- the second analysis unit analyzes and generates a second output waveform received at the power receiving end of the wiring model when a second input signal pattern that changes from 1 to 0 is input to the power transmitting end of the wiring model. Analysis steps,
- the output waveform generator selects the first output waveform with bit 1 of the random signal of the predetermined number of bits and the second output waveform with bit 0, and selects the first output selected from each pit position.
- a random signal having a large number of bits required for displaying an eye pattern is analyzed for two types of signals that change from 0 to 1 and 1 to 0 for the time until the reflection noise settles down.
- the signal waveform at the receiving end can be obtained in a short time by combining the analysis results of the two types of signals.
- the present invention is based on the following findings by the present inventors.
- You. That is, the output signal waveform at the receiving end obtained by analyzing two basic input signals that change from 0 to 1 and 1 to 0 is obtained as the transmission result of a 100-bit random signal. It can be said that this is a basic signal obtained by decomposing the output signal waveform. Therefore, by combining the two basic output signal waveforms obtained by the analysis in accordance with the bit position of the random signal, the transmission result of the 100-bit random signal can be easily obtained.
- the first analysis step and the second analysis step analyze and generate an output waveform for a time when the reflection noise is settled.
- the first analysis step and the second analysis step analyze and generate an output waveform several times as long as the signal transmission time. This means that the reflected noise of the output signal waveform at the power receiving end when the first and second input signal patterns are input becomes negligible when it goes back and forth through the transmission line two or three times. Therefore, it is only necessary to analyze the signal up to three round trips on the transmission line, and to keep the final voltage as it is, and the analysis time is all that is needed.
- the first analysis step and the second analysis step generate output waveforms by three-dimensional electromagnetic field analysis of the wiring model.
- the output waveform is analyzed with the transmission cut-off frequency of the wiring model being 1 GHz or more.
- this three-dimensional electromagnetic field analysis requires only the time required for inputting the first and second input signal patterns and reciprocating the transmission line two or three times, and conventionally required several hours. Analysis can be performed in a short time of about 30 minutes.
- the waveform synthesizing step generates a synthesized waveform that is inverted every pit period of the random signal and that has a sum of positive or negative changes of one or more output waveforms at each inversion timing as a waveform change amount.
- a random signal is a bit string exceeding 100 bits.
- the transmission signal analyzing method according to the present invention is further characterized in that an eye pattern display step of generating and displaying an eye pattern from an output waveform generated by waveform synthesis by the eye pattern display unit 26 is provided. .
- the present invention provides a program used for transmission path analysis. This program is
- a wiring model designation step for designating a wiring model composed of a power transmitting end for signal analysis and a power receiving end to which wiring and a load are connected from the circuit port design information, and changing from 0 to 1 to a power transmitting end of the wiring model.
- a first solution generated by analyzing a first output waveform received at a power receiving end of the wiring model when a changing first input signal pattern is input. Analysis step;
- the first output waveform is selected with bit 1 of the random signal of a predetermined number of bits and the second output waveform is selected with bit 0, and the first output waveform or the second output waveform selected starting from each bit position is selected.
- the program of the present invention causes an eye pattern display step to generate and display an eye pattern from the output waveform generated by the waveform synthesis to be executed.
- the present invention provides a transmission signal analyzer.
- the transmission signal analysis device of the present invention includes: a wiring model designating unit that designates a wiring model composed of a power transmitting end for performing signal analysis from a circuit pod design information, a wiring and a power receiving end to which a load is connected; A first analysis unit that analyzes and generates a first output waveform received at a power receiving end of the wiring model when a first input signal pattern that changes from 0 to 1 is input to a power transmitting end of the wiring model; A second analysis unit that analyzes and generates a second output waveform received at the power receiving end of the wiring model when a second input signal pattern that changes from 1 to 0 is input to the power transmitting end, and a random signal having a predetermined number of bits Select the first output waveform with bit 1 and select the second output waveform with bit 0 to generate the selected first or second output waveform starting from each pit position for a predetermined number of bits.
- the transmission signal analyzing apparatus of the present invention includes an eye pattern display unit that generates and displays an eye pattern from an output waveform generated by waveform synthesis.
- Figure 1 is an illustration of a general line model
- Fig. 2 is a time chart of the voltage at the transmitting end and the receiving end affected by the reflection noise
- Fig. 3 is the receiving end when the operating frequency is low when the input signal of the transmitting end is stepped and the response of the load is slow. Time chart of voltage and load operation;
- Figure 4 is a timing chart of the receiving end voltage and load operation when the operating frequency is low and the response of the load is slow when the input signal of the terminal is changed by a ramp;
- Fig. 5 is a timing chart of the receiving end voltage and load operation when the operating frequency is high and the load response is fast when the input signal at the transmitting end is stepped;
- FIG. 6 is a block diagram of a functional configuration showing an embodiment of the present invention.
- FIG. 7 is a block diagram of a hardware environment of a computer to which the present invention is applied;
- Fig. 8 is an explanatory diagram of a circuit port and a wiring model for analyzing a transmission signal according to the present invention;
- Fig. 9 is a random signal used for analysis of a transmission signal.
- FIG. 10 is a time chart of two basic input signal patterns used in the transmission signal analysis of the present invention.
- Figure 11 is a time chart of the first output signal pattern generated by the three-dimensional electromagnetic field analysis of the line model in which the first input signal pattern that changes from 0 to 1 is input to the transmitting end; Time chart of the second output signal pattern generated by three-dimensional electromagnetic field analysis of the line model in which the second input signal pattern that changes to 0 is input to the transmitting end; Figure 13 shows the timing of each bit timing of the random signal. Time chart of the generated output signal at the receiving end and time chart of the composite output signal;
- FIG. 14 is a time chart showing a method of synthesizing each bit output signal for FIG. 13;
- FIG. 15 is an explanatory diagram of an eye pattern generated from the synthesized output signal of FIG. 13;
- FIG. 6 is a block diagram of a functional configuration showing an embodiment of a transmission signal analyzing apparatus according to the present invention.
- the transmission signal analyzer 10 includes a wiring model designation unit 14, a three-dimensional electromagnetic field analysis unit 16, a first analysis unit 18, a second analysis unit 20, and an output waveform generation unit 2. 2. It consists of an output waveform synthesis section 24, an eye pattern display section 26, and a memory 28.
- the first analyzer 18 and the second analyzer 20 are provided as functions of the three-dimensional electromagnetic field analyzer 16.
- the wiring model specifying unit 14 specifies a wiring model for analyzing a transmission signal from design information of a circuit board such as a printed circuit board stored in the circuit design data file 12.
- the wiring model is a model composed of a power receiving end in which a transmitting end which is an output of a driver or the like is connected to one of the wirings and a load is connected to the other of the wirings.
- a simulation that executes a finite difference time domain method (FDTD) that directly discretizes Maxwell's equations in time and space is used.
- FDTD finite difference time domain method
- a simulation constituting such a three-dimensional electromagnetic field analysis unit 16 for example, “Electromagnetic wave analysis software FJ-FDTD” manufactured by Fujitsu Limited can be used.
- the first analysis unit 18 provided in the three-dimensional electromagnetic field analysis unit 16 receives the first input signal pattern that changes from 0 to 1 at the power transmission end of the wiring model and receives it at the power reception end of the wiring model.
- the generated first output waveform is generated by three-dimensional electromagnetic field analysis.
- the second analyzer 20 converts the second output waveform received at the power receiving end of the wiring model into a three-dimensional electromagnetic field when a second input signal pattern that changes from 0 to 1 is input to the power transmitting end of the wiring model. Generated by analysis.
- the output waveform generator 22 selects, for example, the first output waveform generated by the first analyzer 18 at bit 1 of the random signal for creating a 100-bit eye pattern,
- the second output waveform generated by the second analysis unit 20 is selected, and the first output waveform or the second output waveform selected is generated by the number of bits of the random signal, starting from each bit 1 of the random signal. I do.
- the output waveform synthesizing section 24 synthesizes output waveforms for the number of bits of the pseudo random signal generated by the output waveform generating section 22, for example, 100 bits, and generates a random number at the transmission end of the wiring model. Generates an output waveform that is received at the receiving end when a signal is input.
- the output pattern display section 26 displays the output waveform affected by the reflection noise received at the receiving end of the wiring model.
- An eye pattern is created overlapping the 1-bit width, and the eye pattern is displayed on the display unit 30.
- the transmission signal analyzer 10 of the present invention in FIG. 6 is realized by, for example, hardware resources of a computer as shown in FIG.
- CP U101 path 101 includes RAMI 02, hard disk controller (soft) 104, floppy disk driver (soft) 110, CD-ROM driver (soft) 114, mouse controller 118, keyboard controller 122, display controller 126
- the communication board 130 is connected.
- the hard disk controller 104 connects to the hard disk drive 106 and loads a program for executing the transmission signal analysis processing of the present invention. When the computer starts, the hard disk controller 104 calls a necessary program from the hard disk drive 106 and stores the program on the RAMI 02. Expanded and executed by CPU100.
- the floppy disk driver 110 is connected to a floppy disk drive 110, which can read and write to a floppy disk (R).
- a CD drive (hardware) 116 is connected to the CD-ROM driver 114 so that data and programs stored in the CD can be read.
- the mouse controller 118 transmits the input operation of the mouse 120 to the CPU 100.
- the keyboard controller 122 transmits an input operation of the keyboard 124 to the CPU 100.
- the display controller 126 performs display on the display unit 128.
- the communication board 130 communicates via a network such as the Internet using a communication line 132 including wireless.
- FIG. 8 is an explanatory diagram of a circuit port and a wiring model for analyzing a transmission signal in the transmission signal analyzer 10 of FIG.
- FIG. 8A shows an example of a circuit board 32 to be analyzed for transmission signals.
- the circuit board 32 has a CPU 34 mounted thereon, and bridges 35-1 and 35-2 are provided for the CPU 34.
- a bus 36 is pulled out from the bridge 35-2 to connect a hard disk drive.
- HDD connector Connected to 38 Such design information of the circuit board 32 is created through CAD design work and stored in advance in the circuit design data file 12 of FIG.
- FIG. 8B shows a wiring model 40 of the bus 36 on the circuit board 32 of FIG. 8A.
- a driver 42 is arranged at one end of one line 46 included in a bus 36, an output end of the driver 42 is set as a transmission end 44, a load 48 is connected to the other end of the line 46, and a load 48 The connection point of is set as the receiving end 50.
- the line length of the line 46 and the transmission end 44 The driver 42, the load 48 on the receiving end 50, and the circuit elements around the line 46, all of the circuit elements around the circuit design data file 12 are specified by the wiring model specification unit 14 from the circuit design data file 12, and the three-dimensional electromagnetic field analysis unit 16 'is input as a set of parameters required for 3D electromagnetic field analysis.
- the three-dimensional electromagnetic field analysis unit 16 receiving such an input of the wiring model 40, for example, in the case of the finite difference time domain method (FDTD), adds the three-dimensional electromagnetic field to the wiring 46 of the wiring model 40.
- the analysis space is set up, and the analysis space is divided into fine rectangular parallelepipeds (cells) using a rectangular coordinate system.
- the electromagnetic wave is transmitted to the power receiving end 50.
- the electromagnetic field in and around the line 46 is calculated, and finally the voltage (or current) at the receiving end 50 is displayed in the expression of the voltage (or current).
- FIG. 9 is a time chart obtained by decomposing a random signal used in the transmission signal analysis of the present invention.
- Fig. 9 (A) shows a waveform that is input to the power transmitting end 44 of the wiring model 40 as shown in Fig. 8 (B) and is affected by the reflected noise at the power receiving end 50.
- the first 8 bits of the random input signal E i used to display the symbol are extracted.
- the random input signal Ei used for the eye pattern display usually has a bit length of about 100 bits. In the present invention, such a 100-bit random input signal Ei is not used, and the first input signal which changes from 0 to 1, which is a basic signal pattern of the random input signal Ei, changes to 1.
- a three-dimensional electromagnetic field analysis is performed on the wiring model 40 as shown in Fig. 8 (B), and the The first output waveform and the second output waveform affected by the reflection noise are generated, and the output waveforms obtained as a result of two types of three-dimensional electromagnetic field analysis are synthesized.
- a random input signal Ei for 0 bits is input to the power transmission terminal 44 of the wiring model 40 so as to obtain an output waveform affected by the reflection noise obtained at the power receiving terminal 50.
- the input signal E i of 100 bits shown in FIG. 9A is decomposed, the first bit decomposition signal E 1 to the ninth bit decomposition shown in FIG.
- the signal is a signal obtained by synthesizing the signal ⁇ 7.
- the synthesis of the first bit decomposition signal E1 to the seventh bit decomposition signal E7 is performed as an exclusive OR (EXOR).
- EXOR exclusive OR
- each bit decomposition signal obtained by decomposing the random input signal E i there are two basic signals, a first input signal pattern that changes from 0 to 1 in FIG. 10 (A) and a second input signal pattern that changes from 1 to 0 in FIG. 10 (B).
- the first input signal pattern is selected by bit 1 and the second input signal pattern is selected by bit 0, and the time is shifted by each bit timing.
- a random input signal Ei as shown in FIG. 9A can be reproduced.
- Applying to the output waveform after transmission it can be similarly considered that such a random input signal E i can be reproduced by combining the first input signal pattern and the second input signal pattern with a time delay. .
- the pattern is constant as shown in FIG. 10 (C).
- FIG. 11 shows the results obtained by inputting the first signal pattern of Fig. 11 (A) to the power transmission end 44 of the wiring model 40 of Fig. 8 (B) and performing three-dimensional electromagnetic field analysis by the first analysis unit 18 of Fig. 2.
- the first analysis output pattern at the receiving end 50 thus obtained is shown in FIG. 11 (B).
- FIG. 12 shows a second analysis output obtained at the receiving end 50 by inputting the second signal pattern of FIG. 12 (A) to the receiving end 44 and performing a three-dimensional electromagnetic field analysis by the second analysis unit 20 of FIG. Fig. 12 (B) shows the first pass.
- the analysis output pattern affected by the two types of reflection noise obtained by such three-dimensional electromagnetic field analysis processing is the same as that in Fig. 11 (B).
- (1) By combining the two types of analysis output pattern and the second analysis output pattern shown in Fig. 12 (B) at different times, a 100-bit random input signal Ei is transmitted and the receiving end 50 It is possible to generate an output waveform required for displaying an eye pattern affected by the reflection noise obtained in step (1).
- Fig. 13 is a time chart of the output signals at the power receiving end 50 of the wiring model 40 of Fig. 8 (B) and their composite output signals generated according to each pit timing of the random input signal Ei of Fig. 9 (A). is there.
- First since the first bit of the first bit output signal E 101 in FIG. 13A is the bit 1 of the random input signal E i in FIG. 9A, the first bit in FIG. Select the analysis output pattern.
- the second bit output signal E102 in Fig. 13 (B) the second bit of the random input signal Ei in Fig. 9 (A) is pit 0. Second analysis output path Evening is selected, and the 1st bit output signal El01 is generated with a 1-bit time delay.
- the third to ninth bits also correspond to bit “110010” in the random input signal E i as shown in FIGS. 13 (C) to (I) and correspond to the first analysis output pattern in FIG. 10 (B).
- the fourth bit output signal E104 in Fig. 13 (D) has the same 1 as the previous 3rd bit in the random signal Ei as shown in Fig. 9 (A). The pattern remains at 0.
- the sixth bit output signal E 106 in FIG. 13 (F) has the same 0 as the previous fifth bit in the random signal E i as shown in FIG. The pattern remains at 0.
- FIG. 13 shows up to the ninth bit, and the rest is omitted.
- the 100th pit output signal E200 is synthesized from the generated first bit output signal E101, as shown in Fig. 13 (J).
- the composite output signal E0 shown is generated.
- FIG. 13 shows the combination of the output signals E101 to E109 of the first to seventh bits.
- the combination of the output signals of each bit is determined for each bit period of the random input signal Ei, and the sum of the positive or negative changes of one or more output waveforms at each determination timing is calculated as the waveform of the composite output signal. Waveform synthesis is performed so as to obtain a change amount.
- FIG. 14 specifically shows generation of a combined output signal by combining the first bit output signal E101 to the ninth bit output signal E109 in FIG.
- the amount of change in the rising portion of the output signal is set to a positive value and the change in the falling portion is The amounts are assumed to be negative, and are indicated by changes a to r, respectively.
- the first bit output signal E101 and the second bit output signal The sum (b + c) of the amount of change in the falling portion of the force signal E 102 becomes the change in the composite output signal E 0.
- the sum of the signal changes d, e, and f at the rising edge of the first bit output signal E101, the second bit output signal E102, and the third bit output signal E103 (D + e + ⁇ ) is the amount of change in the combined output signal E 0.
- the amount of change in the combined output signal is (g + h).
- the amount of change in the third pit output signal E 103 is + i
- the amount of change in the fifth bit output signal E 105 is _j
- the direction of change Is opposite so in this case, the amount of change in the composite output signal E 0 is (j ⁇ i).
- the addition value according to the positive / negative direction of the amount of change of the bit output signal changing at each time is represented by the composite output signal E 0. The amount of change.
- FIG. 15 shows an eye pattern obtained from the combined output signal E 0 generated as shown in FIG. 13 (J).
- the eye pattern 52 superimposes and displays the composite output signal E 0 of FIG. 13 (J) for each bit.
- the portion indicated by the arrow 54 is a defective portion that has reached a level at which the load malfunctions due to reflected noise.
- FIG. 16 is a flowchart of the transmission signal analysis processing according to the present invention, and the processing procedure in this flowchart represents the processing procedure of the transmission signal analysis processing program according to the present invention.
- the processing procedure of this transmission signal analysis processing will be described below with reference to FIG. Step S 1: Select a wiring model to be subjected to signal analysis from the circuit node design information stored in the circuit design data file 12.
- Step S2 The first input signal pattern that rises from 0 to 1 in Fig. 6 (A) is input to the power transmission end of the wiring model, and the first output signal pattern at this time at the power reception end is subjected to three-dimensional spatial electromagnetic field analysis. Generate.
- Step S3 Generate the second output signal pattern at the receiving end when the second input signal pattern of Fig. 7 (A) is input to the transmitting end of the wiring model by three-dimensional spatial electromagnetic field analysis.
- Step S4 The first output signal pattern generated by the 3D electromagnetic field analysis and the second output signal pattern
- the output signal pattern is used to generate n time-shifted output waveforms having timing corresponding to the input pit string of the pseudo random signal of n bits, for example, 100 bits. However, if the contents of the (n_l) th bit and the nth pit are the same, the output waveform of the nth bit remains 0.
- Step S5 Generate a composite waveform of n output waveforms.
- Step S6 Generate and display an eye pattern by superimposing the composite waveform one bit at a time.
- the processing time that takes the longest time in the transmission signal analysis processing of FIG. 12 is the processing of generating the output waveform at the receiving end of the wiring model by the three-dimensional electromagnetic field analysis in step S2 and step S3.
- a process of selecting two types of output waveforms obtained by the three-dimensional electromagnetic field analysis in step S4 in accordance with the bits of the random signal and generating the waveforms by shifting the time in accordance with the bit timing, and The synthesis of the n output waveforms in step S5 is instantaneously completed as processing by a computer as compared with the three-dimensional electromagnetic field analysis.
- the processing time of the transmission signal analysis processing of the present invention mainly depends on the three-dimensional electromagnetic field for the wiring model for the two types of the first input signal pattern and the second input signal pattern in steps S2 and S3. This is the time required to generate the output waveform at the receiving end by field analysis.
- the generation of the output waveform at the receiving end by three-dimensional electromagnetic field analysis is two types of compared to the conventional case where three-dimensional electromagnetic field analysis was performed on all bits of the pseudo random signal of 100 bits. Only for the input signal pattern, the processing time of the present invention is, for example, about one tenth of that of the conventional three-dimensional electromagnetic field analysis.
- the reflection noise of two types of input signal patterns was reduced. Since there is no influence, the reflected noise decreases to a negligible level when the line goes back and forth two or three times.For example, analysis is performed until the line goes back and forth three times, and then the final voltage is continued. Thus, for example, a result can be obtained in about 30 minutes.
- the processing speed can be increased by about 10 times as compared with the transmission path analysis that displays the eye pattern using the conventional three-dimensional electromagnetic field analysis.
- processing time is increased in proportion to the number of bits of a random signal. Even if the number of bits of the random signal increases, the process of performing the three-dimensional electromagnetic field analysis does not change for two to three times in the two types of input signal patterns. Even if it becomes bit, the processing time hardly increases.
- the transmission signal analysis processing of the present invention is intended for transmission signal analysis in a circuit that requires a three-dimensional electromagnetic field analysis in which the operating frequency of the CPU exceeds 1 GHz.
- the finite difference time domain method is taken as an example of the three-dimensional electromagnetic field analysis method, but other finite element methods (FEM) and boundary element methods (BEM) are used. Other three-dimensional electromagnetic field analysis methods may be used.
- three-dimensional electromagnetic field analysis is performed on two types of signals that change from 0 to 1 and 1 to 0 for the wiring model only for the time until the reflection noise settles down.
- To generate an output waveform affected by the reflected noise at the receiving end and use these two types of output waveforms to generate a signal waveform at the receiving end for a random signal with a large number of bits required to display the eye pattern
- By combining them it is possible to obtain in a short time an analysis result of a signal waveform affected by reflection noise when a random signal having a large number of bits is viewed at the receiving end.
- the transmission path of the two types of input signals is about two or three round trips. Since it takes only three-dimensional electromagnetic field analysis over a long period of time, the processing time is, for example, about 30 minutes, and the analysis result can be obtained and the eye pattern can be displayed in about one tenth of the processing time compared to the conventional method. .
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
配線モデル指定部は回路ボードの設計情報の中から信号解析を行う配線モデルを指定する。第1解析部により、配線モデルの送電端に0から1に変化する第1入力信号パターンを入力した際に配線モデルの受電端で受信される第1出力波形を3次元電磁界解析して生成する。第2解析部は配線モデルの送電端に1から0に変化する第2入力信号パターンを入力した際に配線モデルの受電端で受信される第2出力波形を3次元電磁界解析して生成する。出力波形生成部は100ビット程度のランダム信号のビット1で第1出力波形を選択すると共にビット0で第2出力波形を選択して、各ビット位置を起点に選択された第1出力波形又は第2出力波形を所定ビット数分生成する。出力波形合成部はビット数分の出力波形を合成してランダム信号を配線モデルの送電端に入力した際に受信端で受信される出力波形を生成する。
Description
明 細 書 伝送信号解析方法、 プログラム及び装置 技術分野
本発明は、 動作周波数がギガへルツを越える CPUを実装した回路ボードの伝 送信号を解析する伝送信号解析方法、 プログラム及び装置に関し、 特に 100ビ ット程度のランダム信号を使用した 3次元電磁界解析により伝送信号を解析する 伝送信号解析方法、 プログラム及び装置に関する。 背景技術
近年、 コンピュータにあっては、 情報処理速度を上げるため、 その制御の中心 である CPUの動作周波数を高くして短時間に膨大な制御信号を伝送させ、 制御 時間を短くして計算時間の短縮が行われている。 例えば CPUの動作周波数は、 2001年には 1 GHzであったものが、 2002年には 2 GHzとなり、 更に 2003年には 3 GHzになろうとしている。 ところが CPUの動作周波数が高 くなることにより無視できない問題が出てきた。 それが反射ノイズである。 一般に、 図 1のような送電端 102からの長さ 1の有限長の線路 100の受電 端 104に負荷インピ一ダンス Z rを接続した塲合、 電圧波および電流波は正の 方向に伝搬して行く入射波とその逆の方向に伝搬していく反射波が同時に存在す る。 ここで受電端 104に信号が到達した時の電圧を Va、 受電端 104で発生 した反射電圧を V rとすると、 線路 100の特性インピーダンスが Z 0であれば
Vr/Va= (Z r-Z O) / (Z r + Z 0) =m ( 1)
伹し、 mは受電端における反射係数 が成り立つ。 受電端 104の反射波は送電端 102に戻り、 そこで再び反射し受 電端 104に向かう。 反射係数 mが 0でない限り、 これを繰り返すことになる。 図 2は、 図 1における送電端 102の電圧 V aと受電端 104の電圧 V rの反
射による変化を示す。 送電時刻を t 0とすると、 線路 1 0 0の伝搬遅延時間て d だけ遅れて受電端 1 0 4に信号が到達する。 このとき受電端 1 0 4の電圧 V r は送電端 1 0 2からの入射波の電圧 V aに反射波の電圧を加算した電圧になる。 この時の反射波も配線の伝搬遅延時間て d だけ遅れて送電端 1 0 2に到達し反 射する。 反射波はインピーダンスにより負にもなるため反射波を重ねていくにつ れて受電端 1 0 2の電圧 V rは送電端 1 0 2から送出した電圧 V aに落ち着く。 伝送信号の周波数が低いときは、 受電端 1 0 4の負荷 Z rも感度の遅いものが 使用されるのが一般的である。 即ち図 3 (B ) 及び図 4 (B ) のように、 時刻 t 1で負荷の感度が有効になる前に、 図 3 (A) のように反射が繰り返されて受電 端の電圧 V rが一定電圧に落ち着くか、 また図 4 (A) のように、 時刻 t 1まで の信号の立上り時間中に受電端の電圧 V rの反射が落ち着き一定電圧になるため、 負荷が誤動作することはない。 しかし、 C P Uの動作周波数を高くした場合には、 これに応じて感度の高い負荷が使用され、 クロックで決まる 1つの信号の幅もよ り短くなる。 すると図 5 (A) のように反射が繰り返しているときに図 5 ( B ) のように負荷が感応して誤動作することになる。 例えば送電端から 「1 1 1」 と 送った場合、 図 5 (A) のように受信端の電圧が変動し、 図 5 (B ) のように、 負荷は 「1 0 1」 と誤ってしまう。 このように、 近年、 C P Uの動作周波数が G H zを越えるようになり、 正常動作させるために伝送波形の反射ノィズの影響を 無視できなくなってきている。 そこで 1 0 0ビットほどのビット列からなるラン ダム信号を入力して受電端の信号波形を 3次元電磁界解析により解析して確認す る方法がある。 そのなかでも特にアイパターン解析がよく知られている。 C P U を搭載したプリント基板の伝送路における信号伝送の問題点として、 伝送波形に は必ず反射ノイズが発生する。 そのためビット 1, 0の信号の並びによつては反 射ノイズが重なり合い、 誤動作するレベルに達する場合がある。 アイパターン解 析は 1 0 0ビットほどのビット列からなるランダム信号の並びを入力波形とし、 その信号の伝送結果として得られた受信端での信号波形を 1ビットごと重ねあわ せて表示し、 表示上では 1ビット分の長さにすることで反射ノイズの影響を受け た伝送波形の良否を観測しやすくしたものである。
しかしながら、 このような反射ノィズの影響を受けた伝送波形の良否の観測を
シミュレーションで行おうとすると、 100ビットという非常にたくさんの信 号を入力するため、 シミュレーションによる解析時間が例えば数時間もかかって しまうという問題がある.。 通常、 配線の回路解析は、 解析しょうとする配線を電 子回路部品である抵抗 R、 インダクタンス 、 キャパシタンス Cでモデル化して いるが、 CPUの動作周波数が 1 GHz以上になると、 配線の表面に電流が集中 する表皮効果の影響、 配線とグランド間の結合により発生する誘電損、 更に配線 以外の場所を伝播する電磁波の影響が無視できなくなり、 例えば SP I CE (S imu l a t i on P r og r am wi t h I n t e g r a t e d C i r c u i t Emph a s i s) として知られた汎用電子回路シミュレータでは 対応できない。 このため近年にあっては、 3次元電磁界解析を行うシミュレータ が用いられている。 3次元電磁界解析は、 マクスゥエルの方程式に立ち返って直 接的に電磁界を計算するものであり、 信号の発生源から電磁波がどのように伝わ るのかを、 配線部分やそれ以外のところの電磁界を計算し、 最後に電圧や電流の 表現に表示することにより、 高周波の影響を含んだ解析が実現できる。 3次元電 磁界解析の手法には、 様々な手法があるが、 マクスゥエルの方程式を直接時間と 空間で離散化する有限差分時間領域法 (FDTD : F i n i t e D i f f e r e n c e T ime— Doma i n Me t hod) が汎用性が高く、 並列計 算も可能であり、 コンピュータシミュレーションに適している。 しかしながら、 有限差分時間領域法 F D TDを用いたシミユレ一夕にあっては、 3次元の解析空 間を直交座標系を使って微細な直方体 (セル) に分割しマクスゥエルの方程式を 適用して解いていくため、 解析空間を分割する微細なセル数が百万オーダーとい う膨大な数となり、 1つの信号の解析についてもかなりの計算時間がかかる。 こ れに加えアイパターン解析のためには、 100ピットほどのビット列からなるラ ンダム信号の並びを入力波形として 3次元電磁解析に亘って解析を行なうため、 高性能のコンピュータを使用しても数時間にも及ぶ計算時間を必要とし、 シミュ レー夕としては時間がかかりすぎる問題がある。 発明の開示
本発明は、 3次元電磁界解析を必要とする配線モデルを対象にアイパターンの
生成に必要なビット数の多いランダムな信号の解析結果が短時間で効率良く得 られる伝送信号解析方法、 プログラム及び装置を提供することを目的とする。 本発明は、 伝送信号解析方法を提供する。 本発明の伝送信号解析方法は、 配線モデル指定部により、 回路ポードの設計情報の中から信号解析を行う送電 端、 配線及び負荷が接続された受電端で構成される配線モデルを指定する配線モ デル指定ステップと、
第 1解析部により、 配線モデルの送電端に 0から 1に変化する第 1入力信号パ 夕一ンを入力した際に配線モデルの受電端で受信される第 1出力波形を解析して 生成する第 1解析ステップと、
第 2解析部により、 配線モデルの送電端に 1から 0に変化する第 2入力信号パ ターンを入力した際に配線モデルの受電端で受信される第 2出力波形を解析して 生成する第 1解析ステツプと、
出力波形生成部により、 所定ビッ卜数のランダム信号のビット 1で第 1出力波 形を選択すると共にビット 0で第 2出力波形を選択して、 各ピット位置を起点に 選択された第 1出力波形又は第 2出力波形を所定ビット数分生成する出力波形生 成ステップと、
出力波形合成部により、 所定ビット数分の出力波形を合成してランダム信号を 配線モデルの送電端に入力した際に受信端で受信される出力波形を生成する波形 合成ステップと、
を備えたことを特徴とする。 本発明の伝送信号解析方法によれば、 0から 1、 1 から 0に変化する 2種類の信号について反射ノイズが落ち着くまでの時間分だけ 解析し、 アイパターン表示に必要なビット数の多いランダム信号の受電端での信 号波形を 2種類の信号の解析結果を合成することにより短時間で得ることができ る。
本願発明は、 本願発明者による次のような知見に基づいている。 まずアイパ夕 ーンを表示するために入力するランダム信号を分解してみると、 0から 1、 1か ら 0に変化する 2種類の基本的な信号であることがわかる。 したがって、 これら 2種の信号について時間をずらして合成することによってランダムな入力信号を 再現できることがわかる。 同様のことは伝送後の受電端での波形についてもいえ
る。 即ち、 0から 1、 1から 0に変化する 2種類の基本的な入力信号を解析し て得られた受電端の出力信号波形は、 1 0 0ビットのランダム信号の伝送結果と して得られた出力信号波形を分解した基本的な信号といえる。 したがってランダ ム信号のビット位置に合わせ解析で得られた 2種類の基本的な出力信号波形を合 成することで、 1 0 0ビットのランダム信号の伝送結果が簡単に得られる。
ここで、 第 1解析ステップ及び第 2解析ステップは、 反射ノイズが静定する時 間分の出力波形を解析して生成する。 例えば第 1解析ステップ及び第 2解析ステ ップは、 信号伝送時間の数倍分の出力波形を解析して生成する。 これは第 1及び 第 2入力信号パターンを入力したときの受電端での出力信号波形の反射ノイズは、 伝送線路を 2〜3回往復すると無視することのできるレベルになる。 そこで伝送 線路を 3回往復するところまで信号を解析し、 あとは最終電圧をそのまま継続し ていれば良く、 解析時間がこれだけで済む。 第 1解析ステップ及び第 2解析ステ ップは、 配線モデルの 3次元電磁界解析によりの出力波形を生成する。 また第 1 解析ステツプ及び第 2解析ステツプは、 配線モデルの伝送ク口ック周波数を 1 G H z以上として出力波形を解析する。 この 3次元電磁界解析は、 本発明にあって は、 第 1及び第 2入力信号パターンを入力して伝送線路を 2〜 3回往復する時間 だけで済み、 従来、 数時間を要したものが、 3 0分程度といった短時間で解析で きる。 波形合成ステップは、 ランダム信号のピット周期毎に反転し、 且つ各反転 タイミングにおける 1又は複数の出力波形の正又は負の変化分の総和を波形変化 量とする合成波形を生成する。 ランダム信号は 1 0 0ビットを越えるビット列で ある。 本発明の伝送信号解析方法は、 更に、 アイパターン表示部 2 6により、 波 形合成により生成された出力波形からアイパターンを生成して表示するアイパタ ーン表示ステップを設けたことを特徴とする。
本発明は、 伝送路解析に使用するプログラムを提供する。 このプログラムは、 コンピュータに、
回路ポードの設計情報の中から信号解析を行う送電端、 配線及び負荷が接続さ れた受電端で構成される配線モデルを指定する配線モデル指定ステップと、 配線モデルの送電端に 0から 1に変化する第 1入力信号パターンを入力した際 に前記配線モデルの受電端で受信される第 1出力波形を解析して生成する第 1解
析ステップと、
配線モデルの送電端に 1から 0に変化する第 2入力信号パターンを入力した際 に配線モデルの受電端で受信される第 2出力波形を解析して生成する第 1解析ス テツプと、
所定ビット数のランダム信号のビット 1で第 1出力波形を選択すると共にビッ ト 0で第 2出力波形を選択して、 各ビット位置を起点に選択された第 1出力波形 又は第 2出力波形を所定ビット数分生成する出力波形生成ステップと、
所定ビット数分の出力波形を合成してランダム信号を配線モデルの送電端に入 力した際に受信端で受信される出力波形を生成する波形合成ステップと、 を実行させることを特徴とする。 更に、 本発明のプログラムは、 波形合成により 生成された出力波形からアイパターンを生成して表示するアイパターン表示ステ ップを実行させる。
本発明は伝送信号解析装置を提供する。 本発明の伝送信号解析装置は、 回路ポ 一ドの設計情報の中から信号解析を行う送電端、 配線及び負荷が接続された受電 端で構成される配線モデルを指定する配線モデル指定部と、 配線モデルの送電端 に 0から 1に変化する第 1入力信号パターンを入力した際に配線モデルの受電端 で受信される第 1出力波形を解析して生成する第 1解析部と、 配線モデルの送電 端に 1から 0に変化する第 2入力信号パターンを入力した際に配線モデルの受電 端で受信される第 2出力波形を解析して生成する第 2解析部と、 所定ビット数の ランダム信号のビッ卜 1で第 1出力波形を選択すると共にビット 0で第 2出力波 形を選択して、 各ピット位置を起点に選択された第 1出力波形又は第 2出力波形 を所定ビット数分生成する出力波形生成部と、 所定ビット数分の出力波形を合成 してランダム信号を配線モデルの送電端に入力した際に受信端で受信される出力 波形を生成する出力波形合成部とを備えたことを特徴とする。 更に本発明の伝送 信号解析装置は、 波形合成により生成された出力波形からアイパターンを生成し て表示するアイパターン表示部を備える。
なお、 本発明のプログラム及び伝送信号解析装置の詳細は、 伝送信号解析方法 の場合と基本的に同じになる。
図面の簡単な説明
図 1は一般的な線路モデルの説明図;
図 2は反射ノイズの影響を受けた送電端と受電端の各電圧のタイムチャート; 図 3は送電端の入力信号をステップ変化させた際の動作周波数が低く負荷の応答 も遅い場合の受電端電圧と負荷動作のタイムチャート;
図 4は電端の入力信号をランプ変化させた際の動作周波数が低く負荷の応答も遅 い場合の受電端電圧と負荷動作のタイムチャート;
図 5は送電端の入力信号をステップ変化させた際の動作周波数が高く負荷の応答 も早い場合の受電端電圧と負荷動作のタイムチャート;
図 6は本発明の実施形態を示した機能構成のブロック図;
図 7は本発明が適用されるコンピュー夕のハードゥエァ環境のブロック図; 図 8は本発明で伝送信号の解析を行う回路ポードと配線モデルの説明図; 図 9は伝送信号解析に使用するランダム信号を分解したタイムチヤ一ト; 図 1 0は本発明の伝送信号解析で使用する二種類の基本的な入力信号パターンの タイムチヤート;
図 1 1は 0から 1に変化する第 1入力信号パターンを送電端に入力した線路モデ ルの 3次元電磁界解析で生成された第 1出力信号パターンのタイムチヤ一ト; 図 1 2は 1から 0に変化する第 2入力信号パターンを送電端に入力した線路モデ ルの 3次元電磁界解析で生成された第 2出力信号パターンのタイムチャート; 図 1 3はランダム信号の各ビットタイミングに合わせて生成した受電端での出力 信号のタイムチャートとその合成出力信号のタイムチャート;
図 1 4は図 1 3について各ビット出力信号の合成方法を示したタイムチャート; 図 1 5は図 1 3の合成出力信号から生成されたアイパターンの説明図; 図 1 6は本発明による伝送信号解析処理のフローチャート; 発明を実施するための最良の形態
図 6は、 本発明による伝送信号解析装置の実施形態を示した機能構成のプロッ ク図である。 図 6において、 伝送信号解析装置 1 0は、 配線モデル指定部 1 4、 3次元電磁界解析部 1 6、 第 1解析部 1 8、 第 2解析部 2 0、 出力波形生成部 2
2、 出力波形合成部 2 4、 アイパターン表示部 2 6及びメモリ 2 8で構成され る。 ここで第 1解析部 1 8及び第 2解析部 2 0は 3次元電磁界解析部 1 6の機能 として設けられている。 配線モデル指定部 1 4は、 回路設計データファイル 1 2 に格納されたプリント基板などの回路ポードの設計情報の中から、 伝送信号の解 析を行う配線モデルを指定する。 ここで配線モデルとは、 ドライバなどの出力と なる送信端を配線の一方に接続し、 配線の他方に負荷が接続された受電端で構成 されるモデルである。 3次元電磁界解析部 1 6は、 例えばマクスゥエルの方程式 を直接、 時間と空間で離散化する有限差分時間領域法 (F D T D) を実行するシ ミュレ一夕が使用される。 このような 3次元電磁界解析部 1 6を構成するシミュ レ一夕としては、 例えば富士通株式会社製の 「電磁波解析ソフトウェア F J—F D T D」 などを使用することができる。 3次元電磁界解析部 1 6に設けられた第 1解析部 1 8は、 配線モデルの送電端に 0から 1に変化する第 1入力信号パター ンを入力した際に配線モデルの受電端で受信される第 1出力波形を、 3次元電磁 界解析により生成する。 第 2解析部 2 0は、 配線モデルの送電端に 0から 1に変 化する第 2入力信号パターンを入力した際に、 配線モデルの受電端で受信される 第 2出力波形を 3次元電磁界解析により生成する。 出力波形生成部 2 2は、 例え ば 1 0 0ビッ卜のアイパターン作成用のランダム信号におけるビット 1で、 第 1 解析部 1 8で生成された第 1出力波形を選択すると共に、 ビット 0で第 2解析部 2 0で生成された第 2出力波形を選択して、 ランダム信号の各ビット 1を起点に、 選択された第 1出力波形または第 2出力波形をランダム信号のビット数分、 生成 する。 出力波形合成部 2 4は、 出力波形生成部 2 2で生成された擬似ランダム信 号のビット数分、 例えば 1 0 0ビッ卜分の出力波形を合成して、 配線モデルの送 電端にランダム信号を入力した際に受電端で受信される出力波形を生成する。 ァ ィパターン表示部 2 6は、 出力波形合成部 2 4で得られた 1 0 0ビットのランダ ム信号に続いて、 配線モデルの受電端で受信された反射ノイズの影響を受けた出 力波形を 1ビット幅に重ねてアイパターンを作成し、 ディスプレイュニット 3 0 にアイパターンを表示する。
図 6における本発明の伝送信号解析装置 1 0は、 例えば図 7のようなコンピュ 一夕のハードウェア資源により実現される。 図 4のコンピュータにおいて、 C P
U 100のパス 101には RAMI 02、 ハードディスクコントローラ (ソフ ト) 104、 フロッピィディスクドライバ (ソフト) 110、 CD— ROMドラ ィバ (ソフト) 114、 マウスコントローラ 1 18、 キーボードコントローラ 1 22、 ディスプレイコントローラ 126、 通信用ボード 130が接続される。 ハードディスクコントローラ 104はハードディスクドライブ 106を接続し、 本発明の伝送信号解析処理を実行するプログラムをローディングしており、 コン ピュー夕の起動時にハードディスクドライブ 106から必要なプログラムを呼び 出して、 RAMI 02上に展開し、 CPU100により実行する。 フロッピイデ イスクドライバ 1 10.にはフロッピィディスクドライブ ひ、一ド) 1 12が接続 され、 フロッピィディスク (R) に対する読み書きができる。 CD— ROMドラ ィバ 114に対しては、 CDドライブ (ハード) 116が接続され、 CDに記憶 されたデータやプログラムを読み込むことができる。 マウスコントローラ 1 18 はマウス 120の入力操作を CPU 100に伝える。 キーボードコントローラ 1 22はキ一ボード 124の入力操作を CPU 100に伝える。 ディスプレイコン トローラ 126は表示部 128に対して表示を行う。 通信用ボード 130は無線 を含む通信回線 132を使用し、 インターネット等のネットワークを介して通信 を行う。
図 8は、 図 6の伝送信号解析装置 10で伝送信号の解析を行う回路ポードと配 線モデルの説明図である。 図 8 (A) は伝送信号解析対象となる回路ボード 32 の一例である。 この回路ボード 32には CPU34が搭載されており、 CPU 3 4に対してはブリッジ 35— 1 , 35 - 2が設けられ、 例えばブリッジ 35— 2 からはバス 36が引き出され、 ハードディスクドライブを接続する HDDコネク 夕 38に接続されている。 このような回路ボード 32の設計情報は、 図 6の回路 設計データファイル 12に CADによる設計作業を通じて作成されて予め格納さ れている。 図 8 (B) は、 図 8 (A) の回路ボード 32におけるバス 36の配線 モデル 40を取り出している。 この配線モデル 40は、 バス 36に含まれる 1本 の線路 46の一端にドライバ 42が配置され、 ドライバ 42の出力端を送電端 4 4とし、 線路 46の他方に負荷 48を接続し、 負荷 48の接続点を受電端 50と している。 このような配線モデル 40における線路 46の線路長、 送電端 44の
ドライバ 4 2、 更に受電端 5 0の負荷 4 8、 更に線路 4 6の周囲の回路要素が、 全て回路設計データファイル 1 2から配線モデル指定部 1 4の指定により、 3次 元電磁界解析部 1 6'に対し 3次元電磁界解析に必要な所定のパラメ一夕として入 力される。 このような配線モデル 4 0の入力を受けた 3次元電磁界解析部 1 6は、 例えば有限差分時間領域法 (F D T D) の場合にあっては、 配線モデル 4 0の線 路 4 6に 3次元の解析空間を設定し、 この解析空間について直交座標計を使って 微細な直方体 (セル) に分割し、 マクスゥエルの方程式により、 送電端 4 4から 信号を入力した場合に受電端 5 0に対し電磁波がどのように伝わるかを線路 4 6 の部分やその周囲の電磁界を計算し、 最後に受電端 5 0における電圧 (または電 流) の表現に表示する。
図 9は、 本発明の伝送信号解析に使用するランダム信号を分解したタイムチヤ ートである。 図 9 (A) は、 図 8 (B ) のような配線モデル 4 0の送電端 4 4に 入力して受電端 5 0における反射ノイズの影響を受けた波形を求め、 この波形か らアイパターンを表示するために使用するランダム入力信号 E iの先頭の 8ビッ ト部分を取り出している。 アイパターン表示に使用するランダム入力信号 E iは、 通常は 1 0 0ビット程度のビット長を持っている。 本発明にあっては、 このよう な 1 0 0ビットのランダム入力信号 E iを使用せず、 ランダム入力信号 E iの基 本的な信号パターンである 0力 ら 1に変化する第 1入力信号パターンと、 逆に 1 から 0に変化する第 2入力信号パターンの 2種類について、 図 8 (B ) のような 配線モデル 4 0を対象に 3次元電磁界解析を行って、 受電端 5 0における反射ノ ィズの影響を受けた第 1出力波形及び第 2出力波形を生成し、 2種類の 3次元電 磁界解析結果として得られた出力波形を合成することにより、 本来得ようとして いる 1 0 0ビット分のランダム入力信号 E iを配線モデル 4 0の送電端 4 4に入 力して、 受電端 5 0で得られる反射ノイズの影響を受けた出力波形を得るように する。 ここで図 9 (A) の 1 0 0ビットとなる入力信号 E iを分解してみると、 図 9 ( B ) 〜 (: 0 に示すような第 1ビット分解信号 E 1〜第 9ビット分解信号 Έ 7を合成した信号であることが分かる。 この場合の第 1ビット分解信号 E 1〜 第 7ビット分解信号 E 7の合成は、 排他論理和 (E X O R) としての合成となる。 このようにランダム入力信号 E iを分解した各ビット分解信号を見てみると、
図 10 (A) の 0から 1に変化する第 1入力信号パターンと、 図 10 (B) の 1から 0に変化する第 2入力信号パターンの 2種類の基本的な信号であることが 分かる。 この図 10 (A) (B) に示す 2種類の信号について、 ビット 1で第 1 入力信号パターンを選択し、 ビット 0で第 2入力信号パターンを選択し、 各ビッ トタイミングごとに時間をずらして合成することによって、 図 9 (A) のような ランダム入力信号 E iを再現することができる。 このようなランダム入力信号 E iが第 1入力信号パターンと第 2入力信号パターンについて時間をずらして合成 して再現できるということを、 伝送後の出力波形について適用すると、 同じよう に考えることができる。 なお、 1ビット前の信号と内容が変わらない場合は図 1 0 (C) のように一定のパターンとなる。
図 11は、 図 11 (A) の第 1信号パターンを図 8 (B) の配線モデル 40の 送電端 44に入力し、 図 2の第 1解析部 18により 3次元電磁界解析を行って得 られた受電端 50における第 1解析出力パターンを、 図 1 1 (B) に示している。 図 12は、 同様に図 12 (A) の第 2信号パターンを受電端 44に入力して、 図 2の第 2解析部 20による 3次元電磁界解析により受電端 50で得られる第 2 解析出力パ夕一ンを、 図 12 (B) に示している。 このような 3次元電磁界解析 処理により得られた 2種類の反射ノイズの影響を受けた解析出力パターンについ て、 図 9のランダム入力信号 E iの場合と同様、 図 1 1 (B) の第 1解析出力パ 夕一ンと図 12 (B) の第 2解析出力パターンの 2種類について、 時間をずらし て合成することによって、 100ビットのランダム入力信号 E iを伝送して、 受 電端 50で得られた反射ノイズの影響を受けたアイパターン表示に必要な出力波 形を生成することができる。
図 13は、 図 9 (A) のランダム入力信号 E iの各ピットタイミングに合わせ て生成した図 8 (B) の配線モデル 40の受電端 50における出力信号とそれら の合成出力信号のタイムチャートである。 まず図 13 (A) の第 1ビット出力信 号 E 101は、 図 9 (A) のランダム入力信号 E iの第 1ビットがビット 1であ ることから、 図 1 0 (B) の第 1解析出力パターンを選択する。 次の図 1 3 (B) の第 2ビット出力信号 E 102にあっては、 図 9 (A) のランダム入力信 号 E iの 2ビット目がピット 0であることから、 図 12 (B) の第 2解析出力パ
夕一ンが選択され、 第 1ビット出力信号 E l 01に対し、 1ビット時間をずら した形で生成する。
以下、 第 3ビット〜第 9ビットについても、 図 13 (C) 〜 (I) のように、 ランダム入力信号 E iにおけるビット 「110010」 に対応して図 10 (B) の第 1解析出力パターンまたは図 8 (B) の第 2解析出力パターンを選択し、 そ れぞれ 1ビットずつずらして生成する。 ここで図 13 (D) の第 4ビット出力信 号 E 104は、 図 9 (A) のようにランダム信号 E iにおける 1つ前の第 3ビッ ト目と内容が同じ 1であるため、 出力パターンは 0のままである。 同様に、 図 1 3 (F) の第 6ビット出力信号 E 106も、 図 9 (A) のようにランダム信号 E iにおける 1つ前の第 5ビット目と内容が同じ 0であるため、 出力パターンは 0 のままである。 一 このようにして擬似ランダム信号 E iの 1ビッ卜目から最後の 100ビット目 について、 同様にして時間をずらして、 第 1解析出力パターンまたは第 2解析出 力パターンを選択した出力信号の生成を行う。 なお、 図 13にあっては第 9ビッ トまでを示しており、 それ以降は省略している。 擬似ランダム信号の 100ビッ トに対応するビット出力信号の生成が済んだならば、 生成した第 1ビット出力信 号 E 101から第 100ピット出力信号 E 200を合成して、 図 13 ( J) に示 す合成出力信号 E0を生成する。 図 13にあっては、 第 1ビットから第 7ビット の出力信号 E 101〜E 109の部分についての合成を示している。 この各ビッ トの出力信号の合成は、 ランダム入力信号 E iのビット周期ごとに判定し、 且つ 各判定タイミングにおける 1または複数の出力波形の正または負の変化分の総和 を合成出力信号の波形変化量とするように波形合成を行っている。
図 14は、 図 13における第 1ビット出力信号 E 101〜第 9ビット出力信号 E 109の合成による合成出力信号の生成を具体的に示している。 図 14 (A) 〜図 14 (I) の第 1ビット出力信号 E 101〜第 9ピット出力信号 E 109の それぞれにおいて、 出力信号の立ち上がり部分の変化量をプラスとし、 立ち下が り部分の変化量をマイナスとし、 それぞれ変化量 a〜rで示している。 まず時刻 t 1にあっては、 第 1ビット出力信号 E 101の変化量 + aのみが合成出力信号 E0となる。 時刻 t 2にあっては、 第 1ビット出力信号 E 101、 第 2ビット出
力信号 E 1 0 2の立ち下がり部分の変化量の和 (b + c ) が合成出力信号 E 0 の変化となる。 時刻 t 3では、 第 1ビット出力信号 E 1 0 1、 第 2ビット出力信 号 E 1 0 2、 第 3ビット出力信号 E 1 0 3のそれぞれの立ち上がりの信号変化量 d , e , f め合計 (d + e + ί ) が合成出力信号 E 0の変化量となる。 次の時刻 t 4では合成の出力信号の変化量は (g + h ) となる。 続いて時刻 t 5にあって は、 第 3ピット出力信号 E 1 0 3の変化量は + iであり、 一方、 第 5ビット出力 信号 E 1 0 5の変化量は _ jであり、 変化方向が逆であることから、 この場合に は合成出力信号 E 0の変化量は (j— i ) となる。 以下、 残りの時刻 t 6, t 7 , t 8 , t 9のそれぞれについても、 各時刻で変化しているビット出力信号の変化 量の正負の方向に応じた加算値が合成出力信号 E 0の変化量となる。
図 1 5は、 図 1 3 ( J ) のように生成された合成出力信号 E 0から求めたアイ パターンを示している。 このアイパターン 5 2は周知のように、 図 1 3 ( J ) の 合成出力信号 E 0を 1ビットごとに重ね合わせて表示している。 アイパターン 5 2にあっては、 矢印 5 4で示す部分が、 反射ノイズによって負荷が誤動作するレ ベルに達している不良部分であることが分かる。
図 1 6は、 本発明による伝送信号解析処理のフローチャートであり、 このフロ —チャートにおける処理手順が本発明による伝送信号解析処理プログラムの処理 手順を表わす。 この伝送信号解析処理の処理手順を図 2について説明すると次の ようになる。 ステップ S 1 :回路設計データファイル 1 2に格納された回路ポ一ドの設計情報 の中から信号解析を行う配線モデルを選択する。
ステップ S 2 :図 6 (A) の 0から 1に立ち上がる第 1入力信号パターンを配線 モデルの送電端に入力し、 このときの受電端の第 1出力信号パターンを、 3次元 空間電磁界解析により生成する。
ステップ S 3 :図 7 (A) の第 2入力信号パターンを配線モデルの送電端に入力 した際の受電端の第 2出力信号パターンを、 3次元空間電磁界解析により生成す る。
ステップ S 4 : 3次元電磁界解析により生成された第 1出力信号パターンと第 2
出力信号パターンを用いて、 nビット例えば 1 0 0ビットの擬似ランダム信号 の入力ピット列に対応したタイミングを持つ時間的にずらした n個の出力波形を 生成する。 ただし、 (n _ l ) ビット目の内容と nピット目が同じ場合は、 nビ ット目の出力波形は 0のままである。
ステップ S 5 : n個の出力波形の合成波形を生成する。
ステップ S 6 :合成波形を 1ビットずつ重ねてアイパターンを生成して表示する。 ここで図 1 2の伝送信号解析処理において最も処理時間がかかるのは、 ステツ プ S 2, ステップ S 3の 3次元電磁界解析により配線モデルの受電端の出力波形 を生成する処理となる。 これに対し、 ステップ S 4の 3次元電磁界解析により得 られた 2種類の出力波形をランダム信号のビットに応じて選択し且つビット夕ィ ミングに合わせて時間的にずらして生成する処理、 及びステップ S 5の n個の出 力波形の合成は、 3次元電磁界解析に比べるとコンピュータによる処理としては 瞬時に終了する。 もちろん、 ステップ S 6のアイパターンの生成表示も同じであ る。 このため本発明の伝送信号解析処理の処理時間は主に、 ステップ S 2, S 3 の第 1入力信号パタ一ンと第 2入力信号パターンの 2種類についての配線モデル を対象とした 3次元電磁界解析による受電端での出力波形の生成処理に要する時 間となる。 しかも 3次元電磁界解析による受電端での出力波形の生成は、 従来、 1 0 0ビットでの擬似ランダム信号の全ビットについて 3次元電磁界解析を行つ ていた場合に比べると、 2種類の入力信号パターンについてのみであり、 したが つて従来の 3次元電磁界解析に比べると本発明の処理時間は、 例えば 1 0分の 1 程度の処理時間で済むことになる。 具体的には、 従来、 例えば 1 0 0ビットのラ ンダム信号を使用した 3次元電磁界解析に 5時間を要していたとすると、 本発明 にあっては 2種類の入力信号パターンについて反射ノイズの影響がなくなる制定 時間、 具体的には線路を 2〜 3回往復すると反射ノイズが無視できる程度に低下 することから、 例えば線路を 3回往復するまで解析して、 その後は最終電圧を継 続することにより、 例えば 3 0分程度で結果を出すことができる。 この結果、 従 来の 3次元電磁界解析を用いてアイパターン表示を行う伝送路解析に比べ、 本発 明の伝送信号解析処理によると、 その処理速度を 1 0倍近く高めることができる。
また、 従来の 3次元電磁界解析を使用したアイパターンを表示するための解 析処理にあっては、 ランダム信号のビット数に比例して処理時間がかかるように なるが、 本発明にあってはランダム信号のビット数が増加しても、 3次元電磁界 解析を行う処理は 2種類の入力信号パターンにおける 2〜 3回分と変化がなく、 したがってランダム信号のビット数が例えば倍の 2 0 0ビッ卜になったとしても 処理時間はほとんど増加しない。
また本発明の伝送信号解析処理は、 C P Uの動作周波数が 1 GH zを超える 3 次元電磁界解析を必要とする回路における伝送信号解析を対象としている。 もち ろん、 1 GH z以下であつても反射ノィズの影響が無視できなくなるような動作 周波数についても全く同様に適用することができる。
また上記の実施形態は、 3次元電磁界解析法として有限差分時間領域法 (F D T D) を例に取るものであつたが、 これ以外の有限要素法 (F E M) や境界要素 法 (B E M) などの他の 3次元電磁界解析法であってもよい。
また本発明は、 その目的と利点を損なうことのない適宜の変形を含み、 更に上 記の実施形態に示した数値による限定は受けない。 産業上の利用可能性
以上説明してきたように本発明によれば、 0から 1及び 1から 0に変化する 2 種類の信号について、 配線モデルを対象に反射ノイズが落ち着くまでの時間分だ け 3次元電磁界解析を行って、 受電端での反射ノイズの影響を受けた出力波形を 生成し、 この 2種類の出力波形を用いてアイパターンの表示に必要なビット数の 多いランダム信号の受電端での信号波形を生成して合成することにより、 ビット 数の多いランダム信号を受電端で見た反射ノイズの影響を受けた信号波形の解析 結果を短時間で得ることができる。
即ち、 従来のランダム信号のビット数分の 3次元電磁界解析に必要な例えば数 時間といった解析時間に対し、 本発明にあっては 2種類の入力信号について伝送 路を 2〜 3往復する程度の時間に亘る 3次元電磁界解析で済むことから、 例えば 3 0分程度の処理時間で済み、 従来に比べ約 1 0分の 1の処理時間で解析結果を 得てアイパターンを表示することができる。
Claims
1 . 配線モデル指定部により、 回路ボードの設計情報の中から信号解析を行う送 電端、 配線及び負荷が接続された受電端で構成される配線モデルを指定する配線 モデル指定ステップと、
第 1解析部により、 前記配線モデルの送電端に 0から 1に変化する第 1入力信 号パターンを入力した際に前記配線モデルの受電端で受信される第 1出力波形を 解析して生成する第 1解析ステツプと、
第 2解析部により、 前記配線モデルの送電端に 1から 0に変化する第 2入力信 号パターンを入力した際に前記配線モデルの受電端で受信される第 2出力波形を 解析して生成する第 1解析ステツプと、
出力波形生成部により、 所定ビット数のランダム信号のビット 1で前記第 1出 力波形を選択すると共にビット 0で前記第 2出力波形を選択して、 各ビット位置 を起点に選択された前記第 1出力波形又は第 2出力波形を前記所定ビット数分生 成する出力波形生成ステップと、
出力波形合成部により、 前記所定ビッ卜数分の出力波形を合成して前記ランダ ム信号を前記配線モデルの送電端に入力した際に受信端で受信される出力波形を 生成する波形合成ステツプと、
を備えたことを特徴とする伝送信号解析方法。
2 . 請求の範囲 1の伝送信号解析方法に於いて、 前記第 1解析ステップ及び第 2 解析ステップは、 反射ノイズが静定する時間分の出力波形を解析して生成するこ とを特徴とする伝送信号解析方法。
3 . 請求の範囲 2の伝送信号解析方法に於いて、 前記第 1解析ステップ及び第 2 解析ステップは、 信号伝送時間の数倍分の出力波形を解析して生成することを特 徴とする伝送信号解析方法。
4 . 請求の範囲 1の伝送信号解析方法に於いて、 前記第 1解析ステップ及び第 2
解析ステツプは、 前記配線モデルの 3次元電磁界解析により出力波形を生成す ることを特徴とする伝送信号解析方法。
5 . 請求の範囲 1の伝送信号解析方法に於いて、 前記第 1解析ステツプ及び第 2 解析ステップは、 前記配線モデルの伝送クロック周波数を 1 GH z以上として出 力波形を解析することを特徴とする伝送信号解析方法。
6 . 請求の範囲 1の伝送信号解析方法に於いて、 前記波形合成ステップは、 前記 ランダム信号のビット周期毎に反転し、 且つ各反転タイミングにおける 1又は複 数の出力波形の正又は負の変化分の総和を波形変化量とする合成波形を生成する ことを特徴とする伝送信号解析方法。
7 . 請求の範囲 1の伝送信号解析方法に於いて、 前記ランダム信号は 1 0 0ビッ トを越えるビット列であることを特徴とする伝送信号解析方法。
8 . 請求の範囲 1の伝送信号解析方法に於いて、 更に、 アイパターン表示部によ り、 前記波形合成により生成された出力波形からアイパターンを生成して表示す るアイパターン表示ステップを設けたことを特徴とする伝送信号解析方法。
9 . コンピュータに、
回路ポードの設計情報の中から信号解析を行う送電端、 配線および負荷が接続 された受電端で構成される配線モデルを指定する配線モデル指定ステップと、 前記配線モデルの送電端に 0から 1に変化する第 1入力信号パターンを入力し た際に前記配線モデルの受電端で受信される第 1出力波形を解析して生成する第 1解析ステップと、
前記配線モデルの送電端に 1から 0に変化する第 2入力信号パターンを入力し た際に前記配線モデルの受電端で受信される第 2出力波形を解析して生成する第 1解析ステップと、
所定ビット数のランダム信号のビット 1で前記第 1出力波形を選択すると共に
ビット 0で前記第 2出力波形を選択して、 各ビット位置を起点に選択された前 記第 1出力波形又は第 2出力波形を前記所定ビット数分生成する出力波形生成ス テツプと、
前記所定ビッ卜数分の出力波形を合成して前記ランダム信号を前記配線モデル の送電端に入力した際に受信端で受信される出力波形を生成する波形合成ステツ プと、
を実行させることを特徴とするプログラム。
1 0 . 回路ボードの設計情報の中から信号解析を行う送電端、 配線及び負荷が接 続された受電端で構成される配線モデルを指定する配線モデル指定部と、
前記配線モデルの送電端に 0から 1に変化する第 1入力信号パターンを入力し た際に前記配線モデルの受電端で受信される第 1出力波形を解析して生成する第 1解析部と、
前記配線モデルの送電端に 1から 0に変化する第 2入力信号パターンを入力し た際に前記配線モデルの受電端で受信される第 2出力波形を解析して生成する第 1解析部と、
所定ビッ卜数のランダム信号のビット 1で前記第 1出力波形を選択すると共に ビット 0で前記第 2出力波形を選択して、 各ビット位置を起点に選択された前記 第 1出力波形又は第 2出力波形を前記所定ビット数分生成する出力波形生成部と、 前記所定ビッ卜数分の出力波形を合成して前記ランダム信号を前記配線モデル の送電端に入力した際に受信端で受信される出力波形を生成する出力波形合成部 と、
を備えたことを特徴とする伝送信号解析装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/007329 WO2004111886A1 (ja) | 2003-06-10 | 2003-06-10 | 伝送信号解析方法、プログラム及び装置 |
JP2005506895A JP4185098B2 (ja) | 2003-06-10 | 2004-06-04 | 伝送信号解析プログラム、方法及び装置 |
PCT/JP2004/007816 WO2004111889A1 (ja) | 2003-06-10 | 2004-06-04 | 伝送信号解析プログラム、方法及び装置 |
EP04745592A EP1632876A4 (en) | 2003-06-10 | 2004-06-04 | TRANSMISSION SIGNAL ANALYSIS METHOD, PROGRAM, AND APPARATUS |
US11/203,118 US7398504B2 (en) | 2003-06-10 | 2005-08-15 | Program, method and apparatus for analyzing transmission signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/007329 WO2004111886A1 (ja) | 2003-06-10 | 2003-06-10 | 伝送信号解析方法、プログラム及び装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2004111886A1 true WO2004111886A1 (ja) | 2004-12-23 |
Family
ID=33548972
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2003/007329 WO2004111886A1 (ja) | 2003-06-10 | 2003-06-10 | 伝送信号解析方法、プログラム及び装置 |
PCT/JP2004/007816 WO2004111889A1 (ja) | 2003-06-10 | 2004-06-04 | 伝送信号解析プログラム、方法及び装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2004/007816 WO2004111889A1 (ja) | 2003-06-10 | 2004-06-04 | 伝送信号解析プログラム、方法及び装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7398504B2 (ja) |
EP (1) | EP1632876A4 (ja) |
JP (1) | JP4185098B2 (ja) |
WO (2) | WO2004111886A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009238130A (ja) * | 2008-03-28 | 2009-10-15 | Fujitsu Ltd | プリント基板設計装置およびプリント基板設計方法 |
JP5716604B2 (ja) * | 2011-08-08 | 2015-05-13 | 富士通株式会社 | 回路シミュレータプログラム,装置およびアイパターン生成方法 |
US9768833B2 (en) * | 2014-09-15 | 2017-09-19 | At&T Intellectual Property I, L.P. | Method and apparatus for sensing a condition in a transmission medium of electromagnetic waves |
JP6865112B2 (ja) * | 2017-06-06 | 2021-04-28 | 矢崎総業株式会社 | 信号処理装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1083502A1 (en) * | 1998-05-14 | 2001-03-14 | Fujitsu Limited | Noise checking method and device |
US20020032555A1 (en) * | 2000-09-08 | 2002-03-14 | Fujitsu Limited | Method of and apparatus for signal-waveform simulation, and computer product |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3639116B2 (ja) * | 1998-06-12 | 2005-04-20 | 富士通株式会社 | 電磁波解析装置及び電磁波解析プログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2002032424A (ja) * | 2000-07-13 | 2002-01-31 | Mitsubishi Electric Corp | 回路解析装置、回路解析方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US7149666B2 (en) * | 2001-05-30 | 2006-12-12 | University Of Washington | Methods for modeling interactions between massively coupled multiple vias in multilayered electronic packaging structures |
-
2003
- 2003-06-10 WO PCT/JP2003/007329 patent/WO2004111886A1/ja not_active Application Discontinuation
-
2004
- 2004-06-04 JP JP2005506895A patent/JP4185098B2/ja not_active Expired - Fee Related
- 2004-06-04 EP EP04745592A patent/EP1632876A4/en not_active Withdrawn
- 2004-06-04 WO PCT/JP2004/007816 patent/WO2004111889A1/ja active Application Filing
-
2005
- 2005-08-15 US US11/203,118 patent/US7398504B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1083502A1 (en) * | 1998-05-14 | 2001-03-14 | Fujitsu Limited | Noise checking method and device |
US20020032555A1 (en) * | 2000-09-08 | 2002-03-14 | Fujitsu Limited | Method of and apparatus for signal-waveform simulation, and computer product |
Also Published As
Publication number | Publication date |
---|---|
EP1632876A1 (en) | 2006-03-08 |
US20050273740A1 (en) | 2005-12-08 |
JP4185098B2 (ja) | 2008-11-19 |
EP1632876A4 (en) | 2007-01-10 |
US7398504B2 (en) | 2008-07-08 |
JPWO2004111889A1 (ja) | 2006-07-20 |
WO2004111889A1 (ja) | 2004-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6278964B1 (en) | Hot carrier effect simulation for integrated circuits | |
JP2009238130A (ja) | プリント基板設計装置およびプリント基板設計方法 | |
Mondal et al. | Expression of Concern: Reducing pessimism in RLC delay estimation using an accurate analytical frequency dependent model for inductance | |
JP2009526285A (ja) | 電子システム内で発生するノイズを推定する方法、およびノイズ耐性を試験する関連方法 | |
JP5716604B2 (ja) | 回路シミュレータプログラム,装置およびアイパターン生成方法 | |
JP3892256B2 (ja) | 信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
US7941775B2 (en) | Arbitrary waveform propagation through a logic gate using timing analysis results | |
JP3655106B2 (ja) | ノイズチェック装置 | |
US7398504B2 (en) | Program, method and apparatus for analyzing transmission signals | |
WO2004070634A1 (en) | Method of estimating path delays in an ic | |
JP4509699B2 (ja) | 回路解析方法および回路解析装置 | |
JP5040463B2 (ja) | クロストークノイズ解析方法 | |
US6959250B1 (en) | Method of analyzing electromagnetic interference | |
US20050175111A1 (en) | Broadband system models | |
JP5463781B2 (ja) | パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム | |
JP5067736B2 (ja) | 等価回路パラメータ生成装置 | |
US8032350B2 (en) | Techniques for generating and simulating a simulatable vector having amplitude noise and/or timing jitter added thereto | |
US20040230414A1 (en) | Method for verification of hardware designs with multiple asynchronous frequency domains | |
JP2004240947A (ja) | ノイズ対策部品の選択方法およびプログラム | |
JP4066399B2 (ja) | 集積回路におけるホットキャリア効果のシミュレーション方法 | |
JP2005100171A (ja) | 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体 | |
JP5240112B2 (ja) | システム同定方法及びシステム同定装置 | |
US20040039558A1 (en) | System and method for modeling output characteristics of a non-linear device in conjunction with interconnect impedances | |
WO2014171131A1 (ja) | 回路解析装置、回路解析方法、および、記録媒体 | |
Anita et al. | Time-Efficient Estimation of Crosstalk in Multi-Line Circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A1 Designated state(s): JP US |
|
NENP | Non-entry into the national phase |
Ref country code: JP |
|
WWW | Wipo information: withdrawn in national office |
Country of ref document: JP |