WO2004010505A1 - Soi wafer and production method therefor - Google Patents
Soi wafer and production method therefor Download PDFInfo
- Publication number
- WO2004010505A1 WO2004010505A1 PCT/JP2003/009006 JP0309006W WO2004010505A1 WO 2004010505 A1 WO2004010505 A1 WO 2004010505A1 JP 0309006 W JP0309006 W JP 0309006W WO 2004010505 A1 WO2004010505 A1 WO 2004010505A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- etch stop
- ion implantation
- soi
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 103
- 238000005468 ion implantation Methods 0.000 claims abstract description 247
- 239000010408 film Substances 0.000 claims abstract description 181
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 163
- 239000010703 silicon Substances 0.000 claims abstract description 163
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 155
- 239000013078 crystal Substances 0.000 claims abstract description 104
- 239000010409 thin film Substances 0.000 claims abstract description 60
- 235000012431 wafers Nutrition 0.000 claims description 236
- 229910052760 oxygen Inorganic materials 0.000 claims description 175
- 239000001301 oxygen Substances 0.000 claims description 175
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 155
- 238000000034 method Methods 0.000 claims description 147
- 239000000758 substrate Substances 0.000 claims description 137
- 238000010438 heat treatment Methods 0.000 claims description 113
- 238000005530 etching Methods 0.000 claims description 97
- 150000002500 ions Chemical class 0.000 claims description 87
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 70
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 67
- -1 hydrogen ions Chemical class 0.000 claims description 64
- 238000009792 diffusion process Methods 0.000 claims description 53
- 230000008569 process Effects 0.000 claims description 46
- 229910052739 hydrogen Inorganic materials 0.000 claims description 39
- 239000001257 hydrogen Substances 0.000 claims description 38
- 239000007789 gas Substances 0.000 claims description 21
- 238000000926 separation method Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 230000009467 reduction Effects 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 238000004140 cleaning Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 238000004299 exfoliation Methods 0.000 claims description 3
- 101500028013 Bos taurus Spleen trypsin inhibitor II Proteins 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 238000005299 abrasion Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 542
- 239000002585 base Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 21
- 238000009826 distribution Methods 0.000 description 21
- 230000007547 defect Effects 0.000 description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 16
- 238000005498 polishing Methods 0.000 description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 239000002245 particle Substances 0.000 description 10
- 229910021426 porous silicon Inorganic materials 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- 229910052786 argon Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 230000006872 improvement Effects 0.000 description 7
- 239000011261 inert gas Substances 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 5
- 238000000227 grinding Methods 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 5
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 5
- 238000010884 ion-beam technique Methods 0.000 description 5
- KWYUFKZDYYNOTN-UHFFFAOYSA-M potassium hydroxide Substances [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000012670 alkaline solution Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 229910052754 neon Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004587 chromatography analysis Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
Definitions
- the present invention relates to an SOI wafer and a method for manufacturing the same, and more particularly, to an SOI wafer having a plurality of SOI layers having different thicknesses formed on the surface of a silicon oxide film and a method for manufacturing the same.
- CMOS-ICs and high-withstand-voltage ICs have a silicon oxide film insulator layer formed on a silicon single crystal substrate (hereinafter also referred to as a base wafer), and another silicon A so-called SOI wafer is used in which a single crystal layer is stacked as an SOI (Silicon on Insulator) layer.
- SOI Silicon on Insulator
- a typical manufacturing method of SOI wafers is a bonding method.
- a first silicon single crystal substrate serving as a base wafer and a second silicon single crystal substrate (hereinafter also referred to as a bond wafer) serving as an SOI layer serving as a device forming region are bonded via a silicon oxide film.
- the bond wafer is reduced to a desired film thickness and thinned to make the bond wafer an SOI layer.
- the smart cut method (trade name) is known as a simple and easy method to obtain a uniform film thickness. This is, Hydrogen is ion-implanted so that a high-concentration hydrogen layer is formed at a fixed depth position with respect to the bonding surface of the bond wafer (referred to as a first main surface). Is peeled off.
- the SOI wafer 50 ' (reference numeral 7 is a base wafer and reference numeral 2 is a silicon oxide film) is obtained on the surface of the SOI layer 8 after stripping.
- a damage layer 8a due to ion implantation is formed, and the roughness of the peeled surface itself is considerably larger than the mirror surface of the Si wafer at the product level.
- the surface of the SOI layer 8 after peeling has to be flattened by a mirror polishing (commonly called touch polishing, which uses mechanical and chemical polishing) with a small polishing allowance. Has been done.
- the short-wavelength roughness component of the peeled surface can be removed relatively easily, but non-uniformity in the polishing surface is newly added to the polishing allowance.
- the distribution of the thickness t of the obtained SOI layer has a standard deviation ⁇ 1 of about 1 to 2 nm in the same wafer.
- a distribution of about 3 nm or more occurs in the standard deviation ⁇ ⁇ 2 of the film thickness t (t1, t2, t3) between the wafers of the same specification and the u-halotte.
- a method of flattening the peeled surface by heat treatment in an inert gas atmosphere or a hydrogen atmosphere is also conceivable.However, the surface roughness after peeling has considerable unevenness, and it is easy for partial unevenness to occur. Therefore, heat treatment conditions of more than 1 hour at 1100 ° C or more and more than several hours at 1200 ° C or more are necessary, which is not practical.
- process control such as hydrogen ion implantation must be strict, leading to a reduction in manufacturing efficiency and yield.
- the level of non-uniformity of the film thickness as described above reaches 10 to several tens of percent of the target average film thickness, and is directly linked to the quality variation of the semiconductor device using the SOI wafer and the reduction of the manufacturing yield.
- an SOI layer having an ultrathin film and excellent film thickness uniformity and having a partially different thickness in the plane of the SOI layer cannot be conventionally manufactured. could not.
- the invention also provides an SOI wafer capable of improving its functional characteristics and a method of manufacturing an SOI wafer capable of suppressing variation in quality and improving manufacturing yield. Disclosure of the invention
- a method for manufacturing an SOI wafer according to the first aspect of the present invention comprises a first substrate (corresponding to a base wafer) and a second substrate (corresponding to a bond wafer) made of silicon single crystal.
- an ion implantation layer for an etch stop having a concentration peak at a second depth position shallower than the first depth position in an ion implantation profile in the depth direction is formed.
- An etch stop layer forming step of forming an etch stop layer having a higher oxygen concentration than the surrounding portion in the combined silicon single crystal thin film based on the ion implantation layer for the etch stop, and a surface layer higher than the etch stop layer of the combined silicon single crystal thin film A thickness reducing step of reducing the thickness of the bonded silicon single crystal thin film by selectively etching the side based on the oxygen concentration difference;
- the method of the first invention basically applies the principle of the smart cut method.However, in the conventional smart cut method, only one ion-implanted layer is formed. There is a feature in forming two. Specifically, it is Bondueja An ion implantation layer for separation is formed on the second substrate, and an ion implantation layer for etch stop is formed at a position shallower than the ion implantation layer for separation. Then, after bonding the second substrate on which the two ion implantation layers are formed to the first substrate, which is a base wafer, the bonded silicon single crystal thin film is peeled off from the second substrate by the ion implantation layer for peeling.
- the surface layer portion of the bonded silicon single crystal thin film bonded on the first substrate by this peeling is etched up to an etch stop layer formed based on the ion implantation layer for etch stop.
- the etch stop layer formed therein has a higher oxygen concentration than the surrounding portion and is formed as a high oxygen concentration layer based on the ion implantation layer for etch stop.
- Such a high oxygen concentration layer in silicon (for example, a silicon oxide layer) has a remarkable etching selectivity with respect to an alkaline solution or the like with silicon having a low oxygen concentration, so that the etching of the bonded silicon single crystal thin film is performed. It can be stopped reliably. ⁇
- the above-mentioned ion implantation layer for etch stop is formed with reference to the main surface of the second substrate having good flatness before bonding the second substrate, and is shallower than the ion implantation layer for peeling. Therefore, variations in ion implantation depth hardly occur. Accordingly, the obtained etch stop layer has an oxygen concentration profile having a steep and uniform peak position depth reflecting the flatness of the main surface of the substrate finished by mirror polishing or the like. As a result, by etching back the bonded silicon single crystal thin film to the etch stop layer, it is possible to obtain an SOI layer having an extremely good film thickness distribution not only within the wafer but also between the wafers.
- the surface of the bonded silicon single crystal thin film once becomes a relatively rough peeled surface as in the conventional smart cut method due to the peeling by the peeling ion implantation layer.
- it is flattened by etching which also serves to reduce the thickness of the bonded silicon single crystal thin film. That is, conventionally, the thickness distribution of the SOI layer Tatchibolish, which was the main cause of the deterioration, is eliminated from the process.
- the surface can be sufficiently flattened without severe heat treatment.
- the second substrate is preferably a mirror-polished wafer whose first main surface used as a reference for ion implantation is a mirror-polished surface.
- the thickness uniformity of the finally obtained SOI layer can be ensured to be, for example, 0.4 nm or less in terms of the standard deviation of the film thickness in the same wafer.
- a method for manufacturing an SOI wafer according to the second invention includes at least one of a first substrate (corresponding to a base wafer) and a second substrate made of silicon single crystal (corresponding to a bond wafer).
- the portion located on the side opposite to the first silicon layer portion in the thickness direction of the second substrate is As a second silicon layer portion, after the bonding step, at least a region of the second silicon layer portion that is in contact with the etch stop layer is selectively etched based on the oxygen concentration difference, thereby reducing the thickness.
- the formation of the etch stop layer and the selective etching are performed in the same manner as in the first invention. Therefore, the functions and effects of the etch stop layer are exactly the same as those of the first invention.
- the distribution of ions in the implantation depth direction can be relatively well controlled by controlling the ion implantation energy.
- the implanted ions form crystal defects (damaged layers) in the second silicon layer of the second substrate.
- the oxygen diffused into the second substrate is captured by the crystal defects to form an etch stop layer.
- the etch stop layer has an oxygen concentration profile shape with a steep and uniform peak position depth corresponding to the implanted ion distribution of the etch stop ion implanted layer and thus the crystal defect distribution.
- the uniformity of the film thickness of the I layer can be ensured to be, for example, 0.4 nm or less by the standard deviation of the film thickness in the same wafer. It is also possible to ensure that the standard deviation value between the wafers of the same specification is 2 nm or less. As a result, even if the SOI layer is made ultra-thin to 50 nm or less, and even to 20 nm or less, it is possible to reduce the variation in film thickness within and between wafers to a range that can sufficiently withstand practical use. It becomes possible.
- the step of forming an ion injection layer for etch stop is performed from the first main surface of the second substrate prior to the bonding step.
- a portion of the second silicon layer including a region in contact with the etch stop ion implantation layer or the etch stop layer formed based on the etch stop ion implantation layer is removed.
- a pre-thinning step of reducing the thickness of the second substrate can be performed.
- a method for manufacturing an SOI wafer in which an SOI layer is formed on a surface of an insulating film so as to have a different thickness is provided.
- the second substrate By implanting ions by ion implantation from the first main surface side of the second substrate to the second substrate on which the pattern layer is formed, the second substrate to be a so I layer as viewed from the first main surface A first depth position separated by one silicon layer portion; an etch stop ion injection layer for forming an etch stop ion injection layer having different formation depth positions from the first main surface according to the pattern of the pattern layer; After the ion injection layer forming step and the pattern layer being removed from the second substrate, the second substrate and the first substrate are bonded to each other with the first main surfaces interposed therebetween via the insulating film.
- the laminating process
- the area in contact with the etch stop layer is determined based on the oxygen concentration difference.
- a first feature of the third method is that an ion-implantation ion-implantation layer is formed in a second substrate, which is a bond wafer made of silicon single crystal, by an ion-implantation method.
- ions are implanted into the etch stop ion implantation layer from the first main surface J side of the second substrate 1 on which the pattern layer 20 is formed. It is formed by this. Therefore, the formed ion implantation layer 6 for etch stop is located at the first depth position across the first silicon layer portion 60 to be the SOI layer as viewed from the first main surface J. From each other.
- the formation depth position of the etch stop ion implantation layer can be controlled by appropriately adjusting the ion implantation energy, the thickness of the silicon oxide film, and the thickness of the pattern layer.
- the ion implantation layers for etch stop formed at different depth positions are formed without interruption in the in-plane direction.
- the film thickness of the first silicon layer 60 to be the SOI layer can be appropriately adjusted as shown in FIGS. 19A to 19D.
- FIGS. 19B and 19D show an example of manufacturing an SOI wafer including a region having a thickness of a part in the SOI layer. Is a case where a region having a zero film thickness is not formed.
- FIGS. 19A and 19B show the case where the silicon oxide film 2 and the pattern layer 20 are formed on the first main surface J.
- FIGS. 19C and 19D show the first main surface.
- the ion implantation is performed in any of those states.
- the pattern layer is formed in a predetermined pattern using known photolithography and photoetching.
- the pattern at this time is reflected on the film thickness pattern of the first silicon layer portion to be the SOI layer.
- etch stop layer that is an oxygen-rich layer having a higher oxygen concentration than its surroundings.
- Such a high oxygen concentration layer in silicon for example, a silicon oxide layer
- the ion implantation layer for etch stop is formed with reference to the first main surface of the second substrate having good flatness, the ion implantation depth does not easily vary. This means that even if a pattern layer or an insulating film is formed on the first main surface, the flatness of the first main surface reflects the flatness of the first main surface. It can be said that variations in depth are unlikely to occur. Therefore, the obtained etch stop layer has an oxygen concentration profile shape that is steep and has a uniform peak position depth reflecting the flatness of the first main surface finished by mirror polishing or the like.
- the second substrate should use a mirror-polished wafer whose first main surface is a mirror-polished surface. Particularly, it is preferable in the third invention.
- the first substrate and the second substrate from which the pattern layer has been removed by etching or the like are attached to each other on the first main surfaces via an insulating film.
- the bonded silicon single crystal thin film that is to be the S ⁇ I layer including the etch stop layer formed based on the ion implantation layer for etch stop is etched back by etch back.
- the second silicon layer is etched to the etch stop layer.
- the etching reduction of the second substrate itself may be performed directly by etch back, but it is advisable to use the following method from the viewpoint of work efficiency.
- One of them includes a region in contact with an etch stop ion implantation layer or an etch stop layer formed based on the etch stop ion implantation layer after the bonding step and prior to the etching thickness reducing step.
- This preliminary thickness reduction step is performed by mechanical grinding or mechanical chemical polishing using a surface grinder, etc., or in this case, the thickness reduction of only the silicon layer of the second silicon layer can be considered.
- a method using a solution having an etching rate higher than the etching liquid used in the process is performed by a method such as dry etching having a high etching rate.
- a method applying the principle of the conventional smart cut method can be adopted as one of the effective methods other than the above.
- ions are implanted from the first main surface side of the second substrate, so that the ion implantation profile in the depth direction has a second depth deeper than the first depth position described above.
- An ion-implanted layer for stripping having a concentration peak at the position is formed in advance.
- the second substrate is separated at the separation ion-implanted layer.
- the surface of the bonded silicon single crystal thin film serving as the separation surface due to separation in the ion implantation layer for separation is the same as in the conventional smart cut method.
- the surface is rough, the surface is not flattened by the touching brush, but is flattened by the etching thinning process which also serves to reduce the thickness of the bonded silicon single crystal thin film. Therefore, even though the conventional smart cut method is used, the tactile polishing is not required. Also, even if there is some unevenness in the surface roughness of the peeled surface, the history almost disappears by etching, and severe heat treatment conditions are not required at all.
- FIGS. 21A and 21B show an example in which the ion implantation layer 4 for peeling is formed in a state where at least the pattern forming layer 21 to be a pattern layer is formed.
- FIG. 21A shows a state where the insulating film 2 is formed
- FIG. 21B shows a state where the insulating film is not formed.
- a pattern layer is formed.
- an ion implantation layer 6 for etch stop is formed, and then, a strip ion implantation layer 4 is formed with the pattern layer removed. It is an example.
- FIG. 21C shows a state in which the insulating film 2 is formed
- FIG. 21D shows a state in which the insulating film is not formed.
- the reason why the ion implantation layer for peeling is formed in such a form is that the ion implantation layer for peeling is formed before the bonding step, depending on the heating conditions required for forming the pattern forming layer to be the pattern layer. This is because it is assumed that the peeling may occur in an unintended form.
- an SOI wafer in which SOI layers having different thicknesses are formed on the surface of the insulating film as shown in the schematic diagrams of FIGS. 20A and 2OB is finally obtained.
- the level of non-uniformity of the thickness of the SOI layer can be reduced more effectively than the conventional one, and the standard deviation of the thickness within the same wafer can be improved.
- the difference value can be kept to 0.4 nm or less.
- the standard deviation between wafers with the same specifications can be kept below 2 nm.
- the maximum thickness of the SOI layer of the SOI wafer is ultra-thin, 50 nm or less, or even 20 nm or less
- film thickness variations within and between wafers can be reduced to a range that can withstand practical use.
- the film thickness variation can be reduced to the above numerical range, it is possible to significantly improve the functional characteristics of the semiconductor device using the SOI wafer.
- the term “SOI layer having a different thickness” is used to demarcate regions so that the thicknesses are intentionally different. This is the result of trying to form a uniform film thickness over the entire surface as in the conventional SOI wafer manufacturing method. It is different from SOI @ Eha.
- the standard deviation value of the thickness of the SOI layer referred to here is a standard deviation value for each region intentionally formed so that the formed film thickness is the same or an average thereof. It shall indicate a value.
- FIGS. 20A and 20B in FIG. 20B, it indicates the standard deviation value or the average value of the film thickness of each layer forming the SOI layer, and in FIG. It indicates the standard deviation of the film thickness of each A region and each B region or its average value.
- FIG. 1 is a process explanatory view showing a first embodiment of an SOI wafer manufacturing method according to a first invention.
- Figure 2 shows the effect of particles on the formation of the etch stop layer.
- FIG. 3 is a diagram schematically showing an example of removing a damaged layer after a peeling step.
- FIG. 4 is a diagram schematically showing an example of removing a damaged layer after the thickness reducing step.
- FIG. 5 is an explanatory diagram of the effect of the present invention.
- FIG. 6 is a process explanatory view showing a second embodiment of the SOI wafer manufacturing method according to the first invention.
- FIG. 7 is a process explanatory view showing a third embodiment of the SOI wafer manufacturing method according to the first invention.
- FIG. 8 is a process explanatory view showing a fourth embodiment of the SOI wafer manufacturing method according to the first invention.
- FIG. 9 is a process explanatory view showing a modified example of the process of forming the ion stop layer for the etch stop.
- FIG. 1OA is a first diagram showing the problems of the conventional method for manufacturing SOI wafers.
- FIG. 10B is a second diagram showing the problems of the conventional method for manufacturing S O I ⁇ : —C.
- FIG. 10C is a third diagram showing a problem of the conventional method for manufacturing an SOI wafer.
- FIG. 11 is a process explanatory view showing a first embodiment of the SOI wafer manufacturing method according to the second invention.
- FIG. 12 is a process explanatory view showing a second embodiment of the SOI wafer manufacturing method according to the second invention.
- FIG. 13 is a process explanatory view showing a first embodiment of the method for producing an SOI wafer according to the third invention.
- Figure 14 illustrates the effect of particles on the etch stop layer formation, along with the countermeasures.
- FIG. 15 is a diagram schematically showing an example of removing a damaged layer after a peeling step.
- FIG. 16 is a process explanatory view showing a second embodiment of the method for manufacturing an SOI wafer according to the third invention.
- FIG. 17 is an explanatory process diagram showing a third embodiment of the method for manufacturing an SOI wafer according to the third invention.
- FIG. 18 is a process explanatory view showing a fourth embodiment of the method for producing an SOI wafer according to the third invention.
- FIG. 19A is a first schematic diagram for explaining a first embodiment of the production method of the third invention.
- FIG. 19B is a second schematic diagram for explaining the first embodiment of the production method of the third invention.
- FIG. 19C is a third schematic view for explaining the first embodiment of the production method of the third invention.
- FIG. 19D is a fourth schematic view for explaining the first embodiment of the production method of the third invention.
- FIG. 2OA is a first schematic diagram for explaining an SOI wafer targeted by the third invention.
- FIG. 20B is a second schematic diagram for explaining the SOI wafer targeted by the third invention.
- FIG. 21A is a first schematic diagram for explaining a second embodiment of the production method of the third invention.
- FIG. 21B is a second schematic diagram for explaining a second embodiment of the production method of the third invention.
- FIG. 21C is a third schematic diagram for explaining a second embodiment of the production method of the third invention.
- FIG. 2D is a fourth schematic view for explaining the second embodiment of the production method of the third invention.
- FIG. 22 is a process explanatory view showing a modification of the process for forming an ion implantation layer for etch stop.
- FIG. 23 is an explanatory process diagram showing a fifth embodiment of the method for producing an SOI wafer according to the third invention.
- FIG. 24 is an explanatory process diagram showing a sixth embodiment of the method for producing an SOI wafer according to the third invention.
- FIG. 1 illustrates a basic embodiment of a method for manufacturing an SOI wafer according to the first invention.
- the base as the first substrate
- a silicon oxide film 2 as an insulating film is formed on the first main surface J side of the bond wafer 1.
- the silicon oxide film 2 can be formed by, for example, wet oxidation, but a method such as CVD (Chemical Vapor Deposition) can also be adopted.
- the thickness ta of the recon oxide film is set to a value of not less than 50 nm and not more than 2 / m in consideration of being used as a layer of a MOS FET or the like.
- the base wafer 7 (first substrate) is also a silicon single crystal substrate, but this may be an insulating substrate such as a quartz substrate or a sapphire substrate, or a SiC, GaAs, In It is also possible to use a compound semiconductor substrate such as P. Also, instead of the silicon oxide film 2, a silicon nitride film / silicon oxynitride film or the like can be formed as an insulating film.
- step (1) hydrogen ions are implanted into the first main surface of the bond wafer 1; in this embodiment, the main surface J on which the silicon oxide film 2 is formed by irradiating a hydrogen ion beam, for example.
- An ion implantation layer 4 for separation is formed.
- the peeling ion-implanted layer 4 showed a hydrogen concentration at a position of 100 11 m or more and 200 nm or less (first depth position da). It is good to form it so that a peak position occurs.
- the first depth position da corresponds to the thickness of the bonded silicon single crystal thin film 5.
- the first depth position da is less than 100 nm, a sufficiently thick bonded silicon single crystal thin film 5 (described later) cannot be obtained, and if it exceeds 2000 nm, the energy of the ion implanter becomes extremely high. Need to be done.
- the average thickness tc of the SOI layer 15 (process 1) to be finally obtained is set to about 10 to 50 nm, the ion implantation layer 4 for peeling is formed by hydrogen in the depth direction of the wafer.
- the concentration profile was measured, the position of 100 to 500 nm (first depth position da: except for silicon oxide film 2 if silicon oxide film 2 is formed on the surface) It is preferable to form such that a peak position of the hydrogen concentration is generated at the depth.
- the ion The implantation depth is adjusted by the ion energy (acceleration voltage). For example, when using hydrogen ions, setting the thickness ta of the silicon oxide film to 50 nm sets the first depth position da for ion implantation for separation. It is preferable to adjust the energy of the ion implantation for forming the layer 4 to about 10 kV to 60 keV.
- the ions for forming the separation ion-implanted layer are at least one selected from the group consisting of hydrogen ions and rare gas (He, Ne, Ar, Kr, Xe) ions.
- the ion implantation layer 4 for exfoliation may be formed by implanting rare gas ions such as helium ions, neon ions, or argon ions instead of hydrogen ions.
- ions are implanted from the same first main surface J of the bond wafer (second substrate) 1 to form a second depth position (but, When the silicon oxide film 2 is formed on the surface, the silicon oxide film 2 is represented by a depth excluding the silicon oxide film 2).
- the etch stop ion implantation layer 6 is preferably formed so as to be located at least 50 nm shallower than the first depth position.
- the average thickness tc of the SOI layer 15 (process 1) to be finally obtained is set to about 10 to 50 nm, but is set at a position of 50 to 300 nm (the second depth position db ) Should be formed so that the peak position of the hydrogen concentration occurs.
- This second depth position db corresponds to the thickness of the SOI layer 15 finally obtained.
- the ion implantation energy for forming the ion implantation layer 6 for etch stop at the second depth position db is as follows. When setting to nm, it is better to adjust to about 5 k to 40 keV. As described above, since implantation can be performed at a lower energy and shallower than in the case of ion implantation for exfoliation, variation in ion implantation depth can be further reduced, which leads to uniformity in the thickness of the SOI layer.
- the ion implantation amount at the time of forming the ion implantation layer 6 for etch stop is 1 ⁇ 10 15 Z cm 2 to 4 ⁇ 10 16 / cm 2 , which is smaller than the ion implantation amount at the time of forming the ion implantation layer 4 for stripping. It is better to make it smaller. If it is less than 1 ⁇ 10 15 Zcm 2 , the formation of the later-described etch stop layer 6 (process 1) will be incomplete, and the desired etch stop effect will not be obtained. If the ion implantation amount exceeds 4 ⁇ 10 16 Zcm 2 , undesired separation of the bond wafer (second substrate) 1 may occur in the ion implantation layer 6 for the etch stop.
- the ion species for forming the etch stop ion implanted layer 6 can be variously selected depending on what method is used to form the etch stop ion implanted layer 6 as an etch stop layer composed of a high oxygen concentration layer. it can. For example, at least one selected from the group consisting of hydrogen ions, rare gas ions and silicon ions can be used. In the process of FIG. 1, hydrogen ions (or rare gas ions such as helium ions and argon ions or silicon ions instead of hydrogen) may be used. These ion species mainly serve to form crystal defects (damage) in the bondue (second substrate) 1 for capturing oxygen.
- step (3) the wafers (1) and (7) are bonded together on the side on which the silicon oxide film (2) is formed (that is, on the first main surface (J, K side)).
- step (1) the laminate is heat-treated at a low temperature of 400 to 600 ° C., so that the bond wafer 1 is peeled at substantially the concentration peak position of the above-described peeling ion-implanted layer 4, and the base wafer 1 ⁇ side The remaining portion becomes the bonded silicon single crystal thin film 5 (peeling step).
- the ion implantation layer 6 for the etch stop does not peel off due to the heat treatment because the ion implantation amount is kept low.
- the peeling heat treatment can be omitted by increasing the ion implantation amount when forming the peeling ion-implanted layer 4 or by activating the surface by performing plasma treatment on the surfaces to be overlapped in advance. is there.
- the remaining bondweed portion 3 after peeling can be reused as a bondwere or base wafer again after re-polishing the peeled surface.
- an etch stop layer 6 ′ having a higher oxygen concentration than the surrounding portion is formed in the bonded silicon single crystal thin film 5 based on the above-described ion implantation layer 6 for etch stop.
- Etch stop layer forming step the oxygen concentration of the etch stop ion implanted layer 6 is reduced by performing an oxygen diffusion step of diffusing oxygen from the surface of the bonded silicon single crystal thin film 5 toward the etch stop ion implanted layer 6.
- a kind of internal oxidation treatment is performed to form an elevated etch stop layer 6 '.
- a certain density of crystal defects are formed in a concentrated manner in the form of the ion implantation layer 6 for etching stop by ion implantation with hydrogen ions or the like, so that oxygen diffused from the wafer surface is formed.
- the oxygen diffusion step can be specifically performed by a heat treatment in an oxygen-containing atmosphere.
- an oxygen-containing atmosphere for example, an oxygen gas atmosphere, an oxygen mixed gas in which oxygen is mixed with nitrogen or argon, and a gas atmosphere made of a gas (eg, water vapor) composed of a compound molecule containing an oxygen atom can be used.
- the heat treatment temperature increases, the diffusion rate of oxygen increases, and the formation of the etch stop layer 6 ′ can be promoted. However, if the heat treatment temperature is too high, Crystal defects (eg, Oxygen-induced Stacking Faults) in the ion implanted layer 6 can grow and penetrate the S ⁇ I layer 15 ′. It is desirable that the heat treatment temperature for diffusion is set to 700 ° C. or more and 100 ° C. or less.
- a damage layer 8d due to ion implantation is formed on the bonded silicon single crystal thin film 5 immediately after peeling.
- the heat treatment temperature for oxygen diffusion is set to a relatively high temperature as described above, the above-described crystal defects grow and grow from the damaged layer 8d, and the problem of penetrating the SOI layer may be more likely to occur. .
- the etching margin dc may be such that the damage layer 8d can be removed, and for example, it is appropriate to set the etching margin to about 0.05 to 0.15 / im.
- the etching can be performed using chemical etching such as mixed acid etching such as hydrofluoric acid and nitric acid, alkali etching such as KOH and NaOH, or gas phase etching such as ion etching.
- chemical etching such as mixed acid etching such as hydrofluoric acid and nitric acid, alkali etching such as KOH and NaOH, or gas phase etching such as ion etching.
- the conventional touch-polishing for removing the damaged layer 8d is not performed.
- the film thickness distribution of the bonded silicon single crystal thin film 5 after peeling is significantly impaired by the touching brush, and accordingly, an etching allowance for removing the damage layer 8 d is easily secured. It can be said that.
- the oxygen diffusion heat treatment may be performed alone, but it may be combined with the heat treatment for other purposes.
- a bonding heat treatment for firmly bonding the first substrate 7 and the bonded silicon single crystal thin film 5 (in the present embodiment, a step performed at a low temperature)
- a bonding heat treatment for firmly bonding the first substrate 7 and the bonded silicon single crystal thin film 5 via the silicon oxide film 2 is required.
- This bonding heat treatment is usually performed at a high temperature of 100 ° C or more and 130 ° C or less.
- a protective oxide film 5a is formed on the surface of the bonded silicon single crystal thin film.
- the etch stop layer 6 ′ is formed as a high oxygen concentration layer, but is finally removed, and does not require the high insulating property of the silicon oxide layer 2. Therefore, it is sufficient that the etch stop layer 6 ′ can sufficiently perform the etching stop function, and the formed thickness tb (6 in FIG. 1) is, for example, 2 nm or more and 50 nm or less. desirable. When the formed thickness is less than 2 nm, the etching stop function may be insufficient, and when the formed thickness exceeds 50 nm, the oxygen diffusion treatment tends to be lengthened.
- the etch stop layer 6 'must be able to reliably stop the etching from progressing to the underlying silicon layer that should ultimately remain as the SOI layer 15. For example, as shown in (2) of FIG. 2, if foreign matter such as particles P is attached to the first main surface J of the bond wafer 1 serving as the ion implantation side when forming the ion implantation layer 6 for etch stop, Ion implantation is hindered in the adhesion region, and a large number of pinholes 6 h are generated in the obtained etch stop layer, from which etchant may penetrate and the underlying silicon layer may be damaged.
- the ion implantation into the first main surface J of the bond wafer (second substrate) 1 and the cleaning of the first main table J are alternately repeated to adjust the predetermined dose. It is effective to adopt an injection method. That is, the ion implantation is repeated while removing foreign matter such as particles P by washing. In this case, since the possibility of the particles P reattaching to the exact same position on the wafer surface after cleaning is extremely small, the probability of occurrence of pinholes 6 can be greatly reduced. Further, instead of performing the cleaning, a method of repeating the ion implantation into the first main surface J of the bond wafer (second substrate) 1 while changing the angle may be adopted.
- the ion beam can also flow around the lower side of the particle P.
- the ion implantation angle or direction is changed, the ion implantation is performed while the shadow area of the particle P changes on the first main surface J.
- the region not ion-implanted is reduced, and the probability of occurrence of pinholes 6 can be greatly reduced.
- the oxide film 5a is removed with hydrofluoric acid as shown in step (1), and then the etch stop layer of the combined silicon single crystal thin film 5 is formed.
- the portion 8 closer to the surface layer than 6 ′ is selectively etched based on the difference in oxygen concentration to reduce the thickness of the bonded silicon single crystal thin film.
- an alkaline solution for example, an aqueous solution such as NaOH, KOH or TMAH (TetraMethyl Ammonium Hydroxide) can be used.
- the etch stop layer 6 ' is formed based on the etch stop ion implantation layer 6 as described above.
- the etch stop ion-implanted layer 6 is formed based on the main surface J of the bond wafer (second substrate) 1 having good flatness before bonding the bond wafer (second substrate) 1, Since it is formed at a position shallower than the layer 4, variations in ion implantation depth are unlikely to occur. Therefore, the etch stop layer 6 'has an oxygen concentration profile shape that is steep and has a uniform peak position depth reflecting the flatness of the main surface of the substrate finished by mirror polishing or the like.
- the average thickness tc of the SOI layer 15 is set to an ultrathin film of about 10 to 50 nm.
- the film thickness uniformity of the SOI layer 15 can be kept at, for example, 0.4 nm or less with the standard deviation of the film thickness within the same wafer, and the same specifications as shown in Fig. 5
- the S ⁇ I layer 15 is ultra-thin to 20 nm or less (for example, 10 nm), it is possible to reduce variations in film thickness within and between wafers to a range that can withstand practical use. It becomes.
- the etch stop layer 6 remaining on the SOI layer 15 is removed by etching, so that the SOI wafer 50 is obtained.
- the etch stop layer 6 ' is a high oxygen concentration layer, for example, a silicon oxide layer, and can be easily removed by etching using hydrofluoric acid. Further, the etch stop layer 6 'may be removed by dry etching (gas phase etching).
- a planarizing heat treatment for further planarizing the surface of the SOI layer 15 can be performed.
- This flattening heat treatment can be performed in an inert gas such as argon gas or a hydrogen gas or a mixed gas thereof at a temperature of about 1100 to 1200 ° C. for a short time of about 1 to 2 hours.
- Bonding can be performed together with heat treatment. Specifically, it can be performed using a heat treatment furnace with a heater such as a general batch type vertical furnace and a horizontal furnace, and a single wafer that completes the heat treatment in several seconds to several minutes by lamp heating or the like. It can also be performed using a RTA device.
- Damage layer 15a may remain slightly. Therefore, as shown in FIG. 4, after the thickness reduction step, the outermost layer of the SOI layer 15 is thermally oxidized, and then the formed thermal oxide film 15 s is removed by etching with hydrofluoric acid or the like. By performing the oxidation treatment, the above-mentioned damaged layer 15a can be effectively removed.
- the silicon oxide film 2 may be formed only on the side of the base wafer 7 (the steps after step (1) are the same as in FIG. 1). Also, as shown in steps (1) to (3) in FIG. 7, the silicon oxide films 2a and 2b are formed on the bonding surfaces (first main surfaces J and K) of both the base wafer 7 and the bond wafer 1. (Steps 1 and 2 are the same as in Figure 1).
- an ion implantation layer for etch stop can be formed in the bonded silicon single crystal thin film using oxygen ions.
- FIG. 8 shows an example of the process.
- Step (2) is the same as in FIG.
- the ion implantation layer 60 for etching stop is formed using oxygen ions.
- the ion implantation layer 60 for etch stop is preferably formed such that a peak position of the oxygen concentration occurs at a position of 50 nm or more and 300 nm (second depth position db).
- the ion implantation amount is preferably set to 1 ⁇ 10 15 / cm 2 to 4 ⁇ 10 17 / cm 2 .
- the ion implantation layer 60 for etch stop can be formed as a high oxygen concentration layer from the beginning by oxygen ion implantation.
- This heat treatment temperature is preferably in the range of 900 to 130 ° C. Selective etch below 900 ° C If the effect of improving the durability is small, and exceeds 130 ° C., a problem of metal contamination ⁇ the occurrence of slip dislocation occurs.
- the heat treatment can be performed alone at 700 to 100 ° C., which is the same as the oxygen diffusion heat treatment of FIG.
- the heat treatment atmosphere may be an inert gas (Ar) atmosphere, or an oxygen diffusion treatment using an oxygen-containing atmosphere to further enrich oxygen in the ion implantation layer 60 for etch stop. (So-called additional diffusion treatment of oxygen).
- the above heat treatment can also be used for the bonding heat treatment performed after the peeling step is completed or the above-described surface protection oxidation heat treatment performed at a lower temperature prior to the bonding heat treatment.
- the oxygen diffusion thermal treatment shown in the step (2) may be omitted. Step 1 and subsequent steps are the same as in Figure 1.
- a preliminary ion implantation layer 6 is formed using at least one of hydrogen ion, rare gas ion, and silicon ion.
- an ion implantation layer 60 for etch stop can be formed. After that, oxygen diffusion heat treatment may be further performed.
- the ion stop layer for etch stop can be formed in the bonded silicon single crystal thin film using germanium ions.
- the etch stop ion implant layer becomes a silicon-germanium layer and can immediately function as an etch stop layer to the silicon layer for a particular etchant.
- the Etsuchin grayed solution for selectively etching the silicon layer with respect to silicon Hmm germanium layer, a mixed solution of kappa Omicron Eta and K 2 C r 2 0 7 and propanol are suitable (Bibliography; Applied Physics Letters, 56 (1990), 373-375).
- an etch stop layer formed of Shirikonge Rumaniumu layer, S i S i G e can removed using an etching solution for selectively Etsuchin grayed respect, specifically, HF and H 2 0 2 and CH 3 A mixed solution with CO ⁇ H can be used. Electrochemical Society, 138 (1991) 202-204). Further, selective etching can be performed by using dry etching.
- FIG. 11 illustrates a basic embodiment of a method for manufacturing an SOI wafer according to the second invention. Since there are many steps common to the first embodiment, detailed description of portions common to the first embodiment including possible modifications will be omitted, and differences will be described.
- a base wafer 7 as a first substrate (see step 3) and a bond wafer 1 as a second substrate made of a silicon single crystal (see step 1) are prepared.
- a silicon oxide film 2 as an insulating film is formed on the 'first main surface J side of the pondu wafer 2.
- the silicon oxide film 2 can be formed by, for example, wet oxidation, but it is also possible to adopt a method such as CVD (Chemical Vapor Deposition).
- the thickness t X of the silicon oxide film is set to a value of about 50 nm or more and 2 Aim or less in consideration of the fact that the silicon oxide film is used together with an insulating layer such as MIS-FET.
- the base wafer 7 (first substrate) is also a silicon single crystal substrate.
- this may be an insulating substrate such as a quartz substrate or a sapphire substrate, or a SiC, GaAs, I
- a compound semiconductor substrate such as nP.
- a silicon nitride film / silicon oxynitride film or the like can be formed as an insulating film.
- step (1) hydrogen ions are implanted from the first main surface (bonding surface) J of the bond wafer 1 through the silicon oxide film 2 to a depth position corresponding to the SOI layer formation thickness (however, silicon oxide is applied to the surface).
- the film 2 is formed, it is represented by a depth excluding the silicon oxide film 2).
- the average thickness tc of the SOI layer 15 (process 1) to be finally obtained is set to about 10 to 50 nm, but the ion implantation layer 6 for etch stop is 50 to 50 nm. Formed so that a hydrogen concentration peak position occurs at a depth position db of 300 nm Good to do. This depth position db corresponds to the thickness of the SOI layer 15 finally obtained.
- the ion implantation energy for forming the etch stop ion implantation layer 6 at the depth position db is 5 when hydrogen ions are used and the thickness tX of the silicon oxide film is set to 50 nm. It is better to adjust to keV or more and about 40 eV or less.
- the amount of ion implantation when forming the ion implantation layer 6 for etch stop is preferably 1 ⁇ 10 15 / cm 2 to 4 ⁇ 10 16 cm 2 . If it is less than 1 ⁇ 10 15 / cm 2 , formation of damage for forming an etch stop layer 6 ′ (process (1)) described later will be incomplete, and an oxygen concentration layer having a sufficient etch stop effect will not be obtained. If the ion implantation amount exceeds 4 ⁇ 10 16 Zcm 2 , undesired peeling of the bonded silicon single crystal thin film 5 may occur in the ion implantation layer 6 for etching stop.
- the ion species for forming the etch stop ion implanted layer 6 may vary depending on the method used to form the etch stop ion implanted layer 6 as an etch stop layer 6 composed of a high oxygen concentration layer. You can choose. For example, at least one selected from the group consisting of hydrogen ions, rare gas (He, Ne, Ar, Kr, and Xe) ions, silicon ions, and oxygen ions can be used. In the process of FIG. 11, hydrogen ions are used. These ion species mainly serve to form crystal defects (damage) in the bondue (second substrate) 1 to capture oxygen.
- step (1) an oxygen diffusion step of diffusing oxygen toward the ion implantation layer for etch stop 6 is performed, thereby increasing the oxygen concentration of the ion implantation layer for etch stop 6 to increase the oxygen concentration of the etching stop layer.
- 6 ′ is formed (etch stop layer forming step).
- Oxygen diffused from the wafer surface is subjected to crystal defects (damaged) formed in the etch stop ion implantation layer 6. It can be easily formed on the etch stop layer 6 'composed of a high oxygen concentration layer.
- This treatment can be said to be a kind of internal oxidation treatment.
- the oxygen diffusion step in the etch stop layer forming step can be performed in the same manner as in the first embodiment.
- step (3) the wafers (1) and (7) are bonded together on the side where the silicon oxide film 2 is formed (that is, on the first main surfaces J and K sides). A bonding heat treatment is performed at 250 ° C.
- step (2) the bond wafer 1 is reduced while leaving the bonded silicon single crystal thin film 5 to be the SOI layer including the etch stop layer 6 '.
- the bond silicon wafer 8 is mechanically ground using a surface grinder or the like while leaving a silicon layer 8 for etching at about 0.1 to 10 / m on the etch stop layer 6, and further, if necessary. Grind.
- step (2) the silicon layer 8 for etching is etched back to the position of the etch stop layer 6 'by selective etching.
- the etch stop layer 6 ′ is a force S formed as a high oxygen concentration layer, which is ultimately removed, and does not require complete insulation like the silicon oxide layer 2. Accordingly, it is sufficient that the etch stop layer 6 can sufficiently fulfill the etching stop function, and its formed thickness tb is desirably, for example, 2 nm or more. If the formed thickness is less than 2 nm, the etching stopping function may be insufficient.
- the etch stop layer 6 ′ also performs the ion implantation into the first main surface J of the bond wafer (second substrate) 1 and the cleaning of the first main table J again. It is effective to adopt a method in which a predetermined dose is injected alternately and repeatedly. Instead of performing the cleaning, a method of repeating the ion implantation into the first main surface J of the bond wafer (second substrate) 1 while changing the angle may be adopted.
- the portion 8 of the bonded silicon single crystal thin film 5 closer to the surface layer than the etch stop layer 6 ′ is selectively etched based on the oxygen concentration difference to reduce the thickness of the bonded silicon single crystal thin film.
- an alkaline solution for example, an aqueous solution such as NaOH, KOH or TMAH (TetraMethyl Ammonium Hydroxide) can be used.
- the etch stop layer 6 ′ is formed based on the etch stop ion implantation layer 6 as described above. Since the etch stop ion implantation layer 6 is formed at a shallow position corresponding to the average thickness tc of the SOI layer 15 of about 10 to 50 nm, the ion implantation depth does not easily vary. Les ,. Therefore, the etch stop layer 6 has an oxygen concentration profile shape which is relatively steep and has a uniform peak position depth. As a result, an SOI layer 15 having an extremely good film thickness distribution can be obtained not only within the wafer but also between the wafers corresponding to the oxygen concentration profile shape.
- the obtained film thickness uniformity of the SOI layer 15 is the same.
- the standard deviation of the film thickness within a wafer can be secured, for example, to 0.4 nm or less.
- the SOI layer 7 is ultra-thin to 20 nm or less (for example, 10 nm), it is possible to reduce the variation in film thickness within the wafer and between wafers to a range that can sufficiently withstand practical use. Become.
- the etch stop layer 6 ' is removed by etching.
- the etch stop layer 6 ' is a high oxygen concentration layer, for example, a silicon oxide layer, and can be easily removed by etching using hydrofluoric acid. Further, the etch stop layer 6 may be removed by dry etching (vapor phase etching). After removing the etch stop layer 6 ′, a flattening heat treatment for further flattening the surface of the SOI layer 15 similar to the first embodiment can be performed.
- the bonding and bonding in step (3) are performed. Synthetic heat treatment was performed, but after forming the ion implantation layer 6 'for etch stop in step (1), bonding and bonding heat treatment in step (3) was performed without performing oxygen diffusion heat treatment, and grinding and polishing in step (2) After performing the thickness reducing step, the same oxygen diffusion heat treatment as in step 1 may be performed.
- a sacrificial oxidation process of thermally removing the outermost layer of the SOI layer 15 and then removing the formed thermal oxide film 15 s with hydrofluoric acid or the like may be performed. it can.
- the silicon oxide film 3 may be formed only on the side of the base wafer 7, or the silicon oxide film may be formed on the bonding surfaces of both the base wafer 7 and the pondu wafer 1.
- an ion implantation layer for etch stop can also be formed in the bonded silicon single crystal thin film using oxygen ions.
- the ion implantation layer 6 for etch stop is formed using oxygen ions.
- the etch stop ion implanted layer 6 is preferably formed such that a peak position of the oxygen concentration occurs at a depth position db of 50 to 300 nm. Further, the ion implantation amount is preferably set to 1 ⁇ 10 15 / cm 2 to 4 ⁇ 10 17 Z cm 2 .
- the oxygen diffusion heat treatment in the step (2) can be omitted.
- the heat treatment can be performed in an inert gas atmosphere such as argon instead of the oxygen atmosphere.
- the oxygen concentration can be converted into the etch stop layer 6 while further increasing the oxygen concentration of the ion implantation layer 6 for etch stop. That is, by using the oxygen ion implantation and the oxygen diffusion heat treatment together, the oxygen concentration profile of the etch stop layer 6 can be made sharper with a higher peak oxygen concentration and, consequently, the combined silicon single crystal layer. 5 Selective etchability to reduce thickness be able to.
- the heat treatment after the oxygen ion implantation promotes the reaction between the implanted oxygen ions and the silicon atoms, stabilizes the etch stop layer 6 ′, and also enhances the selective etching effect. If the heat treatment in step (2) is omitted, the bonding heat treatment in step (3) also serves as the heat treatment.
- preliminary ions are implanted using any one of hydrogen ions, helium ions, and argon ions, and oxygen ions are implanted into the preliminary ion implanted layer to ultimately stop etching. It can also be used as an ion implantation layer.
- step (1) after a porous silicon layer 31 is formed on the first main surface side of the bond wafer 1 by a well-known anodizing treatment, silicon to be an SOI layer is formed on the porous silicon layer 31.
- the epitaxial layer 37 is grown in vapor phase. Further, a silicon oxide film 2 is formed on the surface of the silicon epitaxial layer 37, and ions are implanted from the surface thereof to form an ion implantation layer for etch stop.
- step (2) the portion of the bond wafer 1 located above the porous silicon layer 31 is removed by surface grinding or the like, or a fluid is sprayed on the porous layer to peel it off.
- step (3) the remaining porous silicon layer 31 and a portion of the silicon epitaxial layer / layer 37 above the etch stop layer 6 'are selectively etched.
- steps 4 and 5 are the same as steps 5 and ⁇ in FIG.
- the oxygen diffusion heat treatment for forming the etch stop layer 6 ′ removes only the porous silicon layer after the bonding heat treatment step and exposes the silicon epitaxial layer 37. Let It can be performed in a state.
- FIG. 13 illustrates a basic embodiment of a method for manufacturing an SOI wafer according to the third invention.
- a base wafer 7 as a first substrate and a bond wafer 1 as a second substrate made of a silicon single crystal shown in step (2) are prepared.
- a silicon oxide film 2 as an insulating film is formed on the first main surface J side of the bond wafer 1.
- This silicon oxide film 2 can be formed by, for example, wet oxidation or dry oxidation, but it is also possible to adopt a method such as CVD (Chemical Vapor Deposition).
- the thickness of the silicon oxide film is set to a value of 50 nm or more and 2 // m 'or less in consideration of being used as an insulating layer of, for example, MOSS-FET.
- the base wafer 7 (first substrate) is also a single crystal silicon substrate. 1 This may be an insulating substrate such as a quartz substrate or a sapphire substrate, or a SiC, GaAs, In It is also possible to use a compound semiconductor substrate such as P.
- a silicon nitride film / silicon oxynitride film or the like can be formed as an insulating film.
- the formation of the silicon oxide film 2 may be omitted.
- a pattern forming layer 21 to be a pattern layer 20 described later is formed on the main surface of the silicon oxide film 2 by CVD or the like so as to have a predetermined thickness.
- the pattern forming layer 21 takes into account that the layer forming the lamination interface with the pattern forming layer 21 is made of silicon oxide (insulating film) such as silicon (bondua) or silicon oxide.
- silicon oxide insulating film
- a silicon nitride film can be formed as a pattern forming layer 21 by CVD or the like.
- the surface can better reflect the good flatness of the first main surface J.
- the pattern forming layer 21 when removing a pattern layer 20 formed based on the pattern forming layer 21 described later, only the pattern layer can be easily and reliably etched away with hot phosphoric acid. Further, as the pattern forming layer 21, a silicon oxide film or a resist film can be used in addition to the silicon nitride film. After forming the pattern forming layer 21 in this manner, the first main surface J of the bond wafer 1, and in this embodiment, the first main surface J on which the silicon oxide film 2 is formed in addition to the pattern forming layer 21. Then, hydrogen ions are implanted by, for example, irradiating a hydrogen ion beam to form a separation ion-implanted layer 4.
- the conditions for forming the ion implantation layer 4 for stripping are as follows: when the hydrogen concentration profile in the depth direction of the wafer is measured, the position (100 nm or more and 200 nm or less) It is preferable to form the structure so that the peak position of the hydrogen concentration occurs at the second depth position da). Further, in order to perform a smooth peel smoothly, to inject the amount of hydrogen ions (amount de chromatography's) and 2 X 1 0 1 6 pieces / cm 2 ⁇ 1 X 1 0 1 7 or Bruno c 'm 2 Is desirable.
- the pattern layer 20 can be formed by a patterning process using known photolithography and photoetching.
- the surface of the pattern forming layer 21 is formed so as to reflect the good flatness of the first main surface J as described above, the pattern layer 20 naturally reflects the flatness. Things. '
- a hydrogen ion beam is irradiated from the first main surface J side of the bond wafer 1, that is, in this embodiment, to the respective surfaces of the pattern layer 20 and the silicon oxide film 2.
- Hydrogen ions are implanted, and the pattern layer has a concentration peak at each of the first depth positions shallower than the second depth position (similar to the second depth position, the depth from the first main surface J).
- the etch stop ion implantation layer 6 having a different formation depth position from the first main surface J is formed according to the 20 pattern.
- the difference in depth at the first depth position and the depth itself for forming the ion implantation layer 6 for chistop are determined by the thickness of the pattern layer 20, the thickness of the silicon oxide film 2, and the irradiation depth. It is adjusted by the ON energy. In this manner, the ion implantation layer 6 for etch stop having various predetermined first depth positions is formed without interruption in the in-plane direction. Further, from the viewpoint of sufficiently securing the formation thickness of the region having the maximum thickness in the finally obtained SOI layer 15, the deepest position in the first depth position is larger than the second depth position. It is desirable to form it so as to be located at least 50 nm shallower.
- the average thickness tc of the region having the maximum thickness in the SOI layer 15 (process 1) to be finally obtained is set to about 10 to 50 nm. It is better to form the position so that the deepest position db is at a position of 50 to 300 nm.
- the ion implantation amount when forming the etch stop ion implantation layer 6 is preferably 1 ⁇ 10 15 Z cm 2 to 4 ⁇ 10 16 / cm 2 . Further, the ion species for forming the ion implantation layer for etch stop 6 are also the same as in the first embodiment.
- the ion implantation layer 4 for peeling and the ion implantation layer 6 for etching stop are formed in the bond wafer 1.
- the ion implantation layer 4 for peeling is formed first with the layer 21 for pattern formation formed, when forming the ion implantation layer for peeling, for example, Even if surface contamination or surface roughness due to the attachment of foreign matter or the like to the surface of the application layer 21 occurs, it is finally removed together with the removal of the pattern layer 20.
- the bonding can be performed well.
- the bond wafer 1 and the base wafer 7 on which the ion implantation layer 4 for stripping and the ion implantation layer 6 for etching are formed the pattern layer 20 is removed from the bond wafer 1 by, for example, etching, and then washed with a cleaning liquid. Washed.
- the wafers (1) and (7) are bonded together on the side where the silicon oxide film 2 is formed (that is, on the first main surface J and K sides).
- step (2) the laminate is By performing the heat treatment at a low temperature of about 600 ° C., the bond wafer 1 is separated at the approximate concentration peak position of the above-described ion-implanted layer 4 for separation, and the portion remaining on the base wafer 1 side is a bonded silicon single crystal thin film. It becomes 5 (preliminary thickness reduction step).
- the ion implantation layer 6 for etch stop does not peel off due to the heat treatment because the ion implantation amount is kept low.
- an etch stop layer 6 ′ having a higher oxygen concentration than the surrounding portion is formed in the bonded silicon single crystal thin film 5 based on the above-described ion implantation layer 6 for etch stop.
- Etch stop layer forming step In the present embodiment, from the surface of the bonded silicon single crystal thin film 5, that is, from the surface on the second silicon layer 61 side in the thickness direction of the bond wafer (second substrate), the ion implantation layer for etch stop is formed.
- an oxygen diffusion step of diffusing oxygen by means of oxygen a kind of internal oxidation treatment is performed in which the oxygen concentration of the ion implantation layer for etch stop 6 is increased to form the etch stop layer 6 ′.
- a certain concentration of crystal defects is concentratedly formed in the form of the ion implantation layer 6 for etching stop by ion implantation with hydrogen ions or the like, so that oxygen diffused from the surface of the wafer is removed.
- the etch stop layer 6 ' can be easily formed as a high oxygen concentration layer by being captured by crystal defects formed in the etch stop ion implantation layer 6.
- the oxygen diffusion step can be performed by heat treatment in an oxygen-containing atmosphere, as in the first embodiment.
- the heat treatment temperature for oxygen diffusion is desirably set to 700 ° C. or more and 100 ° C. or less.
- the outermost layer portion of the bonded silicon single crystal thin film 5 can be removed by etching.
- the etching allowance dc in this case may be such that the damaged layer 8d shown in FIG. 15 can be removed, and is set to, for example, about 0.1 to 0.15 z ra.
- the conventional touch-polishing for removing the damaged layer 8d is not performed.
- the thickness distribution of the bonded silicon single crystal thin film 5 after peeling is not longer any concern that it will be greatly impaired by Tatsubolish. Accordingly, an etching fee for removing the damage layer 8d is secured.
- the oxygen diffusion heat treatment may be performed alone, but it is also possible to use the heat treatment for another purpose as in the first embodiment. Further, it is desirable that the formed thickness of the etch stop layer 6 is, for example, not less than 2 nm and not more than 50 nm.
- the etch stop layer 6 ′ must be able to reliably stop etching from progressing to the underlying silicon layer that should ultimately remain as the SOI layer 15.
- foreign matter such as particles P adheres to the surface on the first main surface J of the bond wafer 1 which is the ion injection side when forming the ion implantation layer 6 for etch stop.
- ion implantation is hindered in the adhesion region, and a large number of pinholes 6 h are generated in the obtained etch stop layer, from which the etching liquid may penetrate and the underlying silicon layer may be attacked. .
- the etch stop layer 6 ′ is formed in this manner, as shown in step ⁇ , after the oxide film 5 a is removed with hydrofluoric acid, the etch stop of the combined silicon single crystal film 5 is stopped. 6, the surface of the second silicon layer 61, at least the region in contact with the etch stop layer 6 ', is selectively etched based on the oxygen concentration difference, so that the combined silicon single crystal thin film 5 is formed. To reduce the thickness.
- the average thickness tc of the region having the maximum thickness in the SOI layer 15 is set to be an ultrathin film of about 10 to 50 nm
- the SOI layer 15 The film thickness uniformity can be ensured to be, for example, 0.4 nm or less by the standard deviation of the film thickness within the same wafer, and as shown in FIG.
- the film thickness within the wafer and between the wafers can be reduced. Variations can be reduced to the extent that they are sufficiently practical.
- the etch stop layer 6 'remaining on the SOI layer 15 is removed by etching as shown in step (2), whereby the SOI wafer 50 is obtained.
- the etch stop layer 6 ' is a high oxygen concentration layer, for example, a silicon oxide layer, and can be easily removed by etching using hydrofluoric acid.
- the SOI layer is formed as shown in FIG. 20B, the etch stop layer 6 'and the silicon oxide film 2 may be in contact with each other. In that case, if necessary, The etch stop layer 6 'may be removed.
- a planarization heat treatment for further planarizing the surface of the SOI layer 15 can be performed as in the first embodiment.
- the SOI wafer manufactured by the above process has SOI layers having different thicknesses in the plane and has excellent uniformity in film thickness. If devices are fabricated using such SII I wafers, it is easy to mix SOI layers with different thicknesses in one chip, which can be useful for diversification of devices to be fabricated.
- a silicon oxide film may be formed only on the first main surface of the base wafer.
- a silicon oxide film can be formed on the bonding surfaces (first main surfaces J and K) of both the base wafer and the bond wafer.
- an ion implantation layer for etch stop oxygen ions are used.
- An ion implantation layer for etch stop can be formed in the bonded silicon single crystal thin film.
- FIG. 18 shows an example of the process.
- Step (2) is the same as FIG.
- an ion implantation layer 62 for etch stop is formed using oxygen ions.
- the etch stop ion implantation layer 62 is preferably formed so that a peak position of the oxygen concentration occurs at a position (depth position db) of 50 nm or more and 500 or less.
- the ion injection amount is preferably 1 ⁇ 10 15 pieces / cm 2 to 4 ⁇ 10 17 pieces / cm 2 .
- the ion implantation layer 62 for etch stop can be formed as a high oxygen concentration layer from the beginning by oxygen ion implantation.
- This heat treatment temperature is preferably in the range of 900 to 130 ° C. When the temperature is lower than 900 ° C., the effect of improving the selective etching property is small, and when the temperature exceeds 130 ° C., a problem of metal contamination and slip dislocation occurs.
- the heat treatment can be performed alone at 900 to 100 ° C.
- the heat treatment atmosphere may be an inert gas (Ar) atmosphere, or an oxygen diffusion treatment using an oxygen atmosphere may be used to further enrich oxygen in the ion implantation layer 60 for the etch stop. (So-called additional diffusion treatment of oxygen).
- the above-mentioned heat treatment may be combined with the bonding heat treatment or the above-mentioned surface protection oxidation heat treatment performed at a lower temperature prior to the bonding heat treatment. In this case, of course, in FIG. 18, the oxygen diffusion heat treatment shown in step 1 may be omitted. Note that the process after step (2) is the same as in Fig. 13.
- the preliminary ion-implanted layer 66 is formed using one kind selected from the group consisting of hydrogen ions, rare gas ions, and silicon. It is also possible to form an etch stop ion implantation layer 6 by implanting oxygen ions into the preliminary ion implantation layer 66. You. Thereafter, an oxygen diffusion treatment may be further performed.
- the ion implantation layer for etching stop can be formed in the bonded silicon single crystal thin film using germanium ions.
- the ion implantation layer 4 for stripping is formed in the step (1), and then the ion implantation layer 6 for etch stop is formed in the step (2).
- a pattern layer 20 is formed in step (1).
- the etch stop ion implantation layer 6 is formed in step (2).
- step (2) after removing the pattern layer 20 by etching or the like, the peeling ion-implanted layer 4 is formed. Subsequent steps 3 and thereafter are the same as those in Fig. 13.
- the formation mode of the ion injection layer for peeling and the ion injection layer for etch stop can be performed as follows. As shown in FIG. 24, in step (1), after forming a pattern forming layer, a pattern layer 20 is formed. Then, an ion implantation layer 6 for etch stop is formed. Then, the ion implantation layer 4 for peeling is formed continuously. At this time, the separation ion implantation layer 4 also has different formation depth positions from the first main surface J according to the pattern of the pattern layer 20, but the difference in the formation depth positions, that is, If the difference in the desired film thickness required for the SOI layer (tb in Fig. 13) is sufficiently smaller than 50 (for example, 20 to 50 nm), there is no problem.
- Bondueha (second substrate) 1 can be peeled at peeling ion implantation layer 4.
- the separation ion implantation layer and the etch stop ion implantation layer can be continuously formed, so that the working efficiency can be improved.
- the step of forming the ion implantation layer 6 for etch stop and then forming the ion implantation layer 4 for stripping was performed.
- the order of forming them was reversed: After forming the ion-implantation layer 6 for etching stop and the ion-implantation layer 4 for stripping in the step (2), the steps after the step (2) are the same as the steps after the step (3) in FIG.
- the separation ion implantation layer is formed, and the separation step is performed using the separation ion implantation layer. Another embodiment without such a peeling step will be described below.
- FIG. 16 illustrates an embodiment of the manufacturing method according to the third invention, which does not include a peeling step.
- step (1) an ion implantation layer 6 for etch stop is formed.
- the pattern layer 20 is formed in the following form.
- a silicon oxide film or a known resist film is formed on the first main surface J of the bond wafer 1 as a pattern layer forming layer.
- the silicon oxide film or the resist film is subjected to a patterning process using photolithography so as to have a predetermined pattern, thereby forming a pattern layer 20.
- the working efficiency can be improved by forming the pattern layer 20 directly on the silicon surface (the surface of the bond wafer 1) using a silicon oxide film or a resist film in particular.
- a step (1) after removing the pattern layer 20 by etching or the like, an oxygen diffusion step of diffusing oxygen toward the ion implantation layer for etch stop 6 is performed. 6 to form an etch stop layer 6 ′ (etch stop layer forming step).
- a layer region 5a is formed together with the etch stop layer 6 '.
- the layer region 5a is to be a silicon oxide film.
- step (3) both wafers (1) and (7) are bonded together on the formation side of the layer region (5a) which is a substitute layer for the silicon oxide film (that is, the first main surface (J) side), and a further 80 Bonding heat treatment is performed at 0 ° C to 125 ° C.
- step (1) the bond evaha (second substrate) 1 is reduced while leaving a part of the second silicon layer 61 including a region in contact with the etch stop layer 6 '(preliminary reduction step).
- the bonder 1 is mechanically ground using, for example, a surface grinder, leaving a silicon layer 61 ′ for etching on the etch stop layer 6 ′ of about 0.1 to 10 ⁇ m.
- step (1) a silicon single crystal thin film 5 having a thickness similar to that of the bonded silicon single crystal thin film 5 in FIG. 13 is obtained.
- step (1) the silicon layer 61 'is etched back to the position of the etching stop layer 6' by selective etching (etching thinning step).
- etching thinning step is the same as step (1) in FIG. 13, and the subsequent steps are also the same.
- step (3) After performing the bonding and bonding heat treatment in step (3) without performing the oxygen diffusion heat treatment, perform the preliminary thickness reduction step by grinding in step (2), and then perform the same oxygen diffusion heat treatment as in step (2). It may be.
- the heat treatment of the oxygen diffusion heat treatment can also serve as the bonding heat treatment. Also, this bonding heat treatment may be performed simultaneously with the heat treatment of the planarization heat treatment performed after the step (1).
- the oxygen diffusion heat treatment in the step (2) can be omitted.
- an oxygen diffusion heat treatment may be performed to further increase the oxygen concentration.
- the heat treatment may be performed in an inert gas atmosphere such as argon.
- the bonding heat treatment in step (3) also serves as the heat treatment.
- step (1) after a porous silicon layer 31 is formed on the first main surface side of the bond wafer 1 by well-known anodizing treatment, a silicon layer to be an SOI layer is formed on the porous silicon layer 31.
- the epitaxial layer 37 is grown in vapor phase. Further Then, a pattern layer is formed by using a silicon oxide film or the like on the first main surface on the bonding surface side of the epitaxial layer 37, and ion implantation is performed from the first main surface side to form an etch stop.
- An ion implantation layer for use After removing the pattern layer, an oxygen diffusion heat treatment is performed to form an etch stop layer 6 '. Then, on the first main surface of the silicon epitaxial layer 37, a bonding heat treatment for the base wafer 7 is performed. Next, as shown in step (2), a portion of the bond wafer 1 located above the porous silicon layer 31 is removed by grinding or the like, or a fluid is sprayed on the porous layer to peel it off. Then, as shown in step 3, the remaining porous silicon layer 31 and the portion of the silicon epitaxial layer 37 above the etch stop layer 6 'are selectively etched. Subsequent steps 4 and 5 are the same as steps 6 and ⁇ in FIG. Even in the case of using the ELTRAN method, the oxygen diffusion heat treatment for forming the etch stop layer 6 ′ removed only the porous silicon layer and exposed the silicon epitaxial layer 37 after the bonding heat treatment. It can be performed in a state.
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
A production method for an SOI wafer, capable of reducing both an intra-wafer film thickness uniformity and an inter-wafer film thickness uniformity to sufficiently low levels even if the required film thickness level of an SOI layer is very low. Specifically, a peeling ion implantation layer (4) is formed in a bond wafer (1), and an etch stopping ion implantation layer (6) is formed in a position shallower than the peeling ion implantation layer (4). Then, after the bond wafer (1) formed with two ion implantation layers (4, 6) is coupled with a base wafer (7), a bond silicon single-crystal thin film (5) is peeled off the bond wafer (1) by the peeling ion implantation layer (4). And, the front layer of the bond silicon single-crystal thin film (5) pasted on the base wafer (7) by this peeling is etched back up to an etch stop layer (6') formed based on the etch stopping ion implantation layer (6).
Description
明 細 書 Specification
S O Iゥエーハおよびその製造方法 技術分野 S O I ゥ Aha and its manufacturing method
本発明は、 S O Iゥエーハおよびその製造方法に関し、 詳細には、 シリコン酸化 膜表面に形成厚さが異なる複数の S O I層が形成されてなる S O Iゥエーハおよび その製造方法に関する。 背景技術 The present invention relates to an SOI wafer and a method for manufacturing the same, and more particularly, to an SOI wafer having a plurality of SOI layers having different thicknesses formed on the surface of a silicon oxide film and a method for manufacturing the same. Background art
携帯電話等の移動体通信においては、 数 1 0 0 MH z以上の高周波信号を取り扱 うのが一般的となっており、高周波特性の良好な半導体デバイスが求められている。 例えば、 C MO S— I Cや高耐圧型 I C等の半導体デバイスには、 シリコン単結晶 基板 (以下、 ベースウェーハともいう) 上にシリコン酸化膜絶縁体層を形成し、 そ の上に別のシリコン単結晶層を S O I (Silicon on Insulator) 層として積層形成 した、 いわゆる S O Iゥエーハが使用されている。 これを高周波用の半導体デバイ スに使用する場合、 高周波損失低減のため、 ベースウェーハとして高抵抗率のシリ コン単結晶を使用することが必要である。 In mobile communications such as mobile phones, it is common to handle high-frequency signals of several hundred MHz or higher, and semiconductor devices with good high-frequency characteristics are required. For example, semiconductor devices such as CMOS-ICs and high-withstand-voltage ICs have a silicon oxide film insulator layer formed on a silicon single crystal substrate (hereinafter also referred to as a base wafer), and another silicon A so-called SOI wafer is used in which a single crystal layer is stacked as an SOI (Silicon on Insulator) layer. When this is used for high frequency semiconductor devices, it is necessary to use a high resistivity silicon single crystal as a base wafer to reduce high frequency loss.
ところで、 S O Iゥエーハの代表的な製造方法として貼り合わせ法がある。 この 貼り合わせ法は、 ベースウェーハとなる第一シリコン単結晶基板と、 デバイス形成 領域である S O I層となる第二シリコン単結晶基板 (以下、 ボンドウヱーハともい う) とをシリコン酸化膜を介して貼り合わせた後、 ボンドウユーハを所望の膜厚ま で減厚し、 薄膜化することによりボンドゥエーハを S O I層とするものである。 ボンドゥエ一ハを減厚する方法にはいくつかあるが、 均一な膜厚が比較的得やす く、かつ簡便な方法として、スマートカツト法(商標名) が知られている。 これは、
ボンドウ ーハの貼り合わせ面 (第一主表面とする) に対し、 一定深さ位置に水素 高濃度層が形成されるように水素をイオン注入し、 貼り合わせ後に該水素高濃度層 にてボンドゥエーハを剥離する、 というものである。 By the way, a typical manufacturing method of SOI wafers is a bonding method. In this bonding method, a first silicon single crystal substrate serving as a base wafer and a second silicon single crystal substrate (hereinafter also referred to as a bond wafer) serving as an SOI layer serving as a device forming region are bonded via a silicon oxide film. After that, the bond wafer is reduced to a desired film thickness and thinned to make the bond wafer an SOI layer. There are several ways to reduce the thickness of the bond, but the smart cut method (trade name) is known as a simple and easy method to obtain a uniform film thickness. this is, Hydrogen is ion-implanted so that a high-concentration hydrogen layer is formed at a fixed depth position with respect to the bonding surface of the bond wafer (referred to as a first main surface). Is peeled off.
しかし、 上記の方法には以下のような欠点がある。 すなわち、 スマートカット法 では、図 1 OAに示すように、剥離後に得られる SO Iゥエーハ 50' (符号 7はべ 一スウェーハ、 符号 2はシリコン酸化膜である) の、 SO I層 8の表面に、 イオン 注入に伴うダメージ層 8 aが形成され、 また、 剥離面そのものの粗さは通常製品レ ベルの S iゥエーハの鏡面と比べて相当大きくなる。 従来、 このダメージ層 8 aを 除去するために、 剥離後の SO I層 8の表面を、 研磨代 小さい鏡面研磨 (タツチ ポリッシュと通称され、 機械的化学的研磨が用いられる) により平坦化することが 行なわれてきた。 この方法を用いると、 剥離面の短波長の粗さ成分は比較的容易に 除去できるのに対し、 新たに研磨代のゥユーハ面内不均一性を付加してしまう。 そ の結果、 図 10 Bに示すように、 得られる SO I層の膜厚 tの分布には、 同一ゥヱ ーハ内の標準偏差値 σ 1にて 1〜2 nm程度生ずる。また、図 10Cに示すように、 同一仕様ゥユーハロットにおけるゥエーハ間の、 膜厚 t (t l, t 2, t 3) の標 準偏差 ^Ισ 2では 3 nm程度以上の分布を生ずる。 However, the above method has the following disadvantages. In other words, in the smart cut method, as shown in Fig. 1OA, the SOI wafer 50 '(reference numeral 7 is a base wafer and reference numeral 2 is a silicon oxide film) is obtained on the surface of the SOI layer 8 after stripping. However, a damage layer 8a due to ion implantation is formed, and the roughness of the peeled surface itself is considerably larger than the mirror surface of the Si wafer at the product level. Conventionally, in order to remove the damaged layer 8a, the surface of the SOI layer 8 after peeling has to be flattened by a mirror polishing (commonly called touch polishing, which uses mechanical and chemical polishing) with a small polishing allowance. Has been done. When this method is used, the short-wavelength roughness component of the peeled surface can be removed relatively easily, but non-uniformity in the polishing surface is newly added to the polishing allowance. As a result, as shown in FIG. 10B, the distribution of the thickness t of the obtained SOI layer has a standard deviation σ1 of about 1 to 2 nm in the same wafer. In addition, as shown in FIG. 10C, a distribution of about 3 nm or more occurs in the standard deviation ^ Ισ2 of the film thickness t (t1, t2, t3) between the wafers of the same specification and the u-halotte.
なお、 剥離面を不活性ガス雰囲気や水素雰囲気中で熱処理して平坦化を図る方法 も考えられるが、 剥離上がりの面粗さにはかなりのムラがあり、 部分的に深い凹凸 も生じやすいことから、 1 100°C以上で数時間以上、 場合によっては 1 200°C 以上で数時間を超える熱処理条件が必要となり、 現実的でない。 また、 剥離面の仕 上がりをなるベく均質化するために、 水素イオン注入等の工程管理も厳しくしなけ ればならず、 製造能率や歩留まりの低下につながる。 A method of flattening the peeled surface by heat treatment in an inert gas atmosphere or a hydrogen atmosphere is also conceivable.However, the surface roughness after peeling has considerable unevenness, and it is easy for partial unevenness to occur. Therefore, heat treatment conditions of more than 1 hour at 1100 ° C or more and more than several hours at 1200 ° C or more are necessary, which is not practical. In addition, in order to homogenize the finish of the peeled surface, process control such as hydrogen ion implantation must be strict, leading to a reduction in manufacturing efficiency and yield.
こうした膜厚のばらつきは、 現状の鏡面研磨技術の水準からすれば不可避的なも のであり、 SO I層の膜厚が 10 O nm程度以上の膜厚に留まる限りは、 特に大き な問題となるものではない。 しかしながら、 近年、 SO Iゥユー八の主要な用途で
ある CMOS— LS I等においては、 素子の微細化及び高集積化の傾向はますます 著しくなつており、 数年前まで 100 nm程度で超薄膜と称されていたものも、 今 ではさして驚くに値するものではなくなつてしまった。 現在、 超薄膜 SO I層とし て求められている平均膜厚は 100 nmを大きく下回り、 数 10 nm (例えば 20 〜50 nm) から場合により 10 n m程度にもなつている。 この場合、 上記のよう な膜厚不均一のレベルは、 狙いとする平均膜厚の 10〜数 10 %にも及び、 S O I ゥエーハを用いた半導体デバイスの品質ばらつきや、 製造歩留まり低下に直結して しまうことはいうまでもなレ、。 さらに、 このような超薄膜かつ膜厚均一性が優れた SO I層であって、 しかも、 SO Iゥエーハの面内で部分的^異なる膜厚を有する SO Iゥエーハは、 従来では作製することができなかった。 Such a variation in film thickness is inevitable in view of the current level of mirror polishing technology, and becomes a particularly serious problem as long as the thickness of the SOI layer is not more than about 10 O nm. Not something. However, in recent years, SOI In certain CMOS-LSIs, the trend of miniaturization and high integration of devices has become more and more remarkable. What was called an ultra-thin film of about 100 nm a few years ago is now more surprising. It is no longer worthy. At present, the average thickness required for ultra-thin SOI layers is well below 100 nm, ranging from tens of nm (for example, 20-50 nm) to around 10 nm in some cases. In this case, the level of non-uniformity of the film thickness as described above reaches 10 to several tens of percent of the target average film thickness, and is directly linked to the quality variation of the semiconductor device using the SOI wafer and the reduction of the manufacturing yield. Needless to say, Furthermore, such an SOI layer having an ultrathin film and excellent film thickness uniformity and having a partially different thickness in the plane of the SOI layer cannot be conventionally manufactured. could not.
本発明の課題は、 SO I層の要求膜厚レベルが非常に小さい場合においても、 ゥ ェーハ内の膜厚均一性及びゥェーハ間の膜厚均一性の双方を十分小さレ、レベルに軽 減することが可能であり、 ひいては超微細あるいは高集積度の CMOS— L S I等 に加工した場合においても、 品質ばらつきを抑制し製造歩留まりを向上させること ができる SO Iゥヱーハの製造方法を提供することにある。 また、 シリコン酸化膜 の表面に形成厚さが異なる SO I層が形成されてなる SO Iゥエーハを対象にした 際に、 該 SO I層の要求膜厚レベルが非常に小さい場合においても、 ゥエーハ内の 膜厚均一性及びゥエーハ間の膜厚均一性の双方を十分小さいレベルに軽減すること が可能であり、 ひいては超微細あるいは高集積度の CMO S— L S Iやシステム L S I等の半導体デバイスを形成した場合においても、 その機能特性を高めることを 可能とする SO Iゥエーハおよび、 その品質ばらつきを抑制し製造歩留まりを向上 させることができる SO Iゥエーハの製造方法も提供する。 発明の開示 It is an object of the present invention to reduce both the film thickness uniformity within a wafer and the film thickness uniformity between wafers to a sufficiently small level even when the required film thickness level of the SOI layer is very small. It is an object of the present invention to provide a method for manufacturing an SOI wafer that can suppress quality variation and improve manufacturing yield even when processed into ultra-fine or highly integrated CMOS-LSI or the like. . Further, when an SOI layer having a SOI layer having a different thickness formed on the surface of a silicon oxide film is targeted, even if the required film thickness level of the SOI layer is very small, the inside of the wafer is not affected. It is possible to reduce both the film thickness uniformity and the film thickness uniformity between wafers to a sufficiently small level. As a result, semiconductor devices such as ultra-fine or highly integrated CMOS LSIs and system LSIs have been formed. In such a case, the invention also provides an SOI wafer capable of improving its functional characteristics and a method of manufacturing an SOI wafer capable of suppressing variation in quality and improving manufacturing yield. Disclosure of the invention
(第一発明)
上記課題を解決するために、 本第一発明の S O Iゥ ーハの製造方法は、 第一基 板 (ベースウェーハに相当する) とシリコン単結晶からなる第二基板 (ボンドゥエ ーハに相当する) との少なくともいずれかの第一主表面に絶縁膜を形成する絶縁膜 形成工程と、 (First invention) In order to solve the above problems, a method for manufacturing an SOI wafer according to the first aspect of the present invention comprises a first substrate (corresponding to a base wafer) and a second substrate (corresponding to a bond wafer) made of silicon single crystal. An insulating film forming step of forming an insulating film on at least one of the first main surfaces of:
第二基板の第一主表面からイオンを打ち込むことにより、 深さ方向のイオン注入 プロファイルにおいて、 第一の深さ位置に濃度ピークを有する剥離用イオン注入層 を形成する剥離用イオン注入層形成工程と、 Forming a stripping ion implantation layer having a concentration peak at a first depth position in a depth direction ion implantation profile by implanting ions from the first main surface of the second substrate; When,
第二基板の第一主表面からイオンを打ち込むことにより、 深さ方向のイオン注入 プロファイルにおいて、 第一の深さ位置よりも浅い第二の深さ位置 濃度ピークを 有するエッチス トップ用イオン注入層を形成するエッチス トップ用イオン注入層形 成工程と、 By implanting ions from the first main surface of the second substrate, an ion implantation layer for an etch stop having a concentration peak at a second depth position shallower than the first depth position in an ion implantation profile in the depth direction is formed. Forming an ion-implanted layer for an etch stop to be formed;
剥離用イオン注入層とエッチストップ用ィオン注入層とが形成された第二基板と、 第一基板との第一主表面同士を、 絶縁膜を介して貼り合わせる貼り合わせ工程と、 該貼り合わせ工程の後、 エッチストップ用イオン注入層を含んだ S O I層となる べき結合シリコン単結晶薄膜を、 第二基板より剥離用イオン注入層において剥離す る剥離工程と、 A bonding step of bonding the first main surfaces of the second substrate, on which the ion implantation layer for stripping and the ion implantation layer for etching stop are formed, and the first substrate to each other via an insulating film; Thereafter, a peeling step of peeling the bonded silicon single crystal thin film to be an SOI layer including the etch stop ion implanted layer from the second substrate in the peeled ion implanted layer,
結合シリコン単結晶薄膜中に、 周囲部分よりも酸素濃度が高いエッチス トップ層 をエッチストップ用イオン注入層に基づいて形成するエッチストップ層形成工程と、 結合シリコン単結晶薄膜のエッチストップ層よりも表層側を、 酸素濃度差に基づ いて選択エッチングすることにより、 結合シリコン単結晶薄膜を減厚する減厚工程 と、 An etch stop layer forming step of forming an etch stop layer having a higher oxygen concentration than the surrounding portion in the combined silicon single crystal thin film based on the ion implantation layer for the etch stop, and a surface layer higher than the etch stop layer of the combined silicon single crystal thin film A thickness reducing step of reducing the thickness of the bonded silicon single crystal thin film by selectively etching the side based on the oxygen concentration difference;
を含むことを特徴とする。 It is characterized by including.
上記第一発明の方法は、 基本的にはスマートカツト法の原理を応用したものであ るが、 従来のスマートカツト法では 1つのみ形成されていたイオン注入層を、 第一 発明の方法では 2つ形成する点に特徴がある。 具体的には、 ボンドゥエーハである
第二基板に対し剥離用イオン注入層を形成し、 さらに該剥離用イオン注入層よりも 浅い位置にエッチストップ用イオン注入層を形成する。 そして、 それら 2つのィォ ン注入層が形成された第二基板を、 ベースゥユーハである第一基板に結合した後、 第二基板から結合シリコン単結晶薄膜を剥離用イオン注入層にて剥離する。そして、 この剥離により第一基板上に貼り合わされた結合シリコン単結晶薄膜の表層部を、 エッチストップ用イオン注入層に基づいて形成されたエッチストップ層までエッチ 第一発明において、 結合シリコン単結晶薄膜中に形成するエッチストップ層は、 エッチストップ用イオン注入層に基づいて、 周囲部分よりも酸素濃度が高 、酸素高 濃度層として形成される。 このようなシリコン中の酸素高濃度層 (たとえば酸化シ リコン層) は、 酸素濃度の低いシリコンとの間に、 アルカリ溶液等に対する顕著な ェツチング選択性を生ずるので、 結合シリコン単結晶薄膜のェツチングを確実に停 止させることができる。 · The method of the first invention basically applies the principle of the smart cut method.However, in the conventional smart cut method, only one ion-implanted layer is formed. There is a feature in forming two. Specifically, it is Bondueja An ion implantation layer for separation is formed on the second substrate, and an ion implantation layer for etch stop is formed at a position shallower than the ion implantation layer for separation. Then, after bonding the second substrate on which the two ion implantation layers are formed to the first substrate, which is a base wafer, the bonded silicon single crystal thin film is peeled off from the second substrate by the ion implantation layer for peeling. Then, the surface layer portion of the bonded silicon single crystal thin film bonded on the first substrate by this peeling is etched up to an etch stop layer formed based on the ion implantation layer for etch stop. The etch stop layer formed therein has a higher oxygen concentration than the surrounding portion and is formed as a high oxygen concentration layer based on the ion implantation layer for etch stop. Such a high oxygen concentration layer in silicon (for example, a silicon oxide layer) has a remarkable etching selectivity with respect to an alkaline solution or the like with silicon having a low oxygen concentration, so that the etching of the bonded silicon single crystal thin film is performed. It can be stopped reliably. ·
そして、 上記のエッチス トップ用イオン注入層は、 第二基板の貼り合わせ前に、 平坦性の良好な第二基板の主表面を基準として形成され、 また、 剥離用イオン注入 層よりも浅 、位置に形成されるため、イオン打ち込み深さのばらつきが生じにくい。 従って、 得られるエッチストップ層は、 鏡面研磨等により仕上げられた基板主表面 の平坦性を反映した急峻かつピーク位置深さが一定に揃った酸素濃度プロファイル 形状を有したものとなる。 その結果、 結合シリコン単結晶薄膜を該ェッチストップ 層までエッチバックすることにより、ゥエーハ内のみならずゥエーハ間においても、 膜厚分布が極めて良好な S O I層を得ることができる。 The above-mentioned ion implantation layer for etch stop is formed with reference to the main surface of the second substrate having good flatness before bonding the second substrate, and is shallower than the ion implantation layer for peeling. Therefore, variations in ion implantation depth hardly occur. Accordingly, the obtained etch stop layer has an oxygen concentration profile having a steep and uniform peak position depth reflecting the flatness of the main surface of the substrate finished by mirror polishing or the like. As a result, by etching back the bonded silicon single crystal thin film to the etch stop layer, it is possible to obtain an SOI layer having an extremely good film thickness distribution not only within the wafer but also between the wafers.
また、 第一発明では、 剥離用イオン注入層での剥離により、 結合シリ コン単結晶 薄膜の表面は従来のスマートカツト法と同様、 一旦は比較的粗い剥離面となるが、 これをタツチボリッシュにより平坦化するのではなく、 結合シリコン単結晶薄膜の 減厚を兼ねたエッチングにより平坦化する。 すなわち、 従来、 S O I層の膜厚分布
悪化の主要因となっていたタツチボリッシュが工程から排除される。 また、 剥離面 の面粗さに多少のムラがあっても、 エッチングによりその履歴はほとんど消滅し、 過酷な熱処理によらずに十分平坦化できる。 従って、 剥離用イオン注入層形成のェ 程管理もそれほど厳しく行なう必要がなくなり、 製造能率や歩留まりの向上にも寄 与する。 S O I層の膜厚分布をより良好なものとするには、 第二基板は、 イオン注 入の基準として用いる第一主表面が鏡面研磨面とされた鏡面研磨ゥエーハを使用す るとよい。 Further, in the first invention, the surface of the bonded silicon single crystal thin film once becomes a relatively rough peeled surface as in the conventional smart cut method due to the peeling by the peeling ion implantation layer. Instead of being flattened by etching, it is flattened by etching which also serves to reduce the thickness of the bonded silicon single crystal thin film. That is, conventionally, the thickness distribution of the SOI layer Tatchibolish, which was the main cause of the deterioration, is eliminated from the process. In addition, even if there is some unevenness in the surface roughness of the peeled surface, the history almost disappears by etching, and the surface can be sufficiently flattened without severe heat treatment. Therefore, it is not necessary to strictly control the process of forming the ion-implanted layer for stripping, which contributes to improvement in manufacturing efficiency and yield. In order to further improve the film thickness distribution of the SOI layer, the second substrate is preferably a mirror-polished wafer whose first main surface used as a reference for ion implantation is a mirror-polished surface.
上記第一発明の方法により、 最終的に得られる S O I層の膜厚均一性を、 同一ゥ エーハ内の膜厚の標準偏差値にて例えば 0 . 4 n m以下に確保できる。 また、 崗ー 仕様のゥエーハ間の標準偏差値にて 2 n m以下に確保することもできる。その結果、 S O I層が、 5 0 n m以下、 さらには 2 0 n m以下の超薄膜化される場合でも、 ゥ エーハ内及びゥ ーハ間の膜厚バラツキを、 十分実用に耐える範囲にまで軽減する ことが可能となる。 ' According to the method of the first invention, the thickness uniformity of the finally obtained SOI layer can be ensured to be, for example, 0.4 nm or less in terms of the standard deviation of the film thickness in the same wafer. In addition, it is possible to secure a standard deviation value between ゥ and n of 2 nm or less. As a result, even when the SOI layer is made ultra-thin under 50 nm or even under 20 nm, the thickness variation within the wafer and between wafers is reduced to a range that can withstand practical use. It becomes possible. '
(第二発明) (Second invention)
上記課題を解決するために、 第二発明の S O Iゥエーハの製造方法は、 第一基板 (ベースウェーハに相当する) とシリコン単結晶よりなる第二基板 (ボンドゥエ一 ハに相当する) との少なくともいずれかの第一主表面に絶縁膜を形成し、 該絶縁膜 を介して第一及び第二基板の第一主表面同士を貼り合わせる貼り合わせ工程と、 第二基板の第一主表面からみて S O I層となるべき第一のシリコン層部分を隔て た第一の深さ位置に、 イオン注入法によりエッチス トップ用イオン注入層を形成す るエッチストップ用ィオン注入層形成工程と、 In order to solve the above-mentioned problems, a method for manufacturing an SOI wafer according to the second invention includes at least one of a first substrate (corresponding to a base wafer) and a second substrate made of silicon single crystal (corresponding to a bond wafer). A bonding step of forming an insulating film on the first main surface of the first substrate and bonding the first main surfaces of the first and second substrates through the insulating film; Forming an ion implantation layer for etch stop by an ion implantation method at a first depth position separated by a first silicon layer portion to be a layer;
エッチストップ用イオン注入層に向けて酸素を拡散させる酸素拡散工程を行ない、 該エッチストップ用イオン注入層の酸素濃度を高めることにより、 周囲部分よりも 酸素濃度が高いエッチストップ層を形成するエッチストップ層形成工程と、 Performing an oxygen diffusion step of diffusing oxygen toward the ion implantation layer for etch stop, and increasing the oxygen concentration of the ion implantation layer for etching stop, thereby forming an etch stop layer having an oxygen concentration higher than the surrounding portion. A layer forming step;
第二基板の厚さ方向において第一のシリコン層部分と反対側に位置する部分を第
二のシリコン層部分として、 貼り合わせ工程後において、 第二のシリコン層部分の 少なくともエッチストップ層と接する領域を酸素濃度差に基づいて選択エッチング することにより、 厚みを減ずる減厚工程と、 The portion located on the side opposite to the first silicon layer portion in the thickness direction of the second substrate is As a second silicon layer portion, after the bonding step, at least a region of the second silicon layer portion that is in contact with the etch stop layer is selectively etched based on the oxygen concentration difference, thereby reducing the thickness.
を含むことを特徴とする。 It is characterized by including.
上記第二発明の方法も、 エッチス トップ層の形成及び選択エッチングを第一発明 と同様に行なう。 従って、 エッチストップ層の作用■効果は第一発明と全く同じで ある。 第二発明においてエッチストップ用イオン注入層は、 イオン注入エネルギー の制御により、 注入深さ方向のイオンの分布を比較的良好に制御できる。 そして、 この打ち込まれたイオンは、 第二基板の第二のシリコン層^分に結晶欠陥 (ダメ一 ジ層) を形成する。 そして、 酸素拡散工程を行なうことにより、 第二基板中に拡散 した酸素はこの結晶欠陥に捕獲され、 エッチストップ層を形成する。 該エッチスト ップ層は、 エッチストップ用イオン注入層の注入イオン分布ひいては結晶欠陥分布 に対応した急峻かつピーク位置深さが一定に揃った酸素濃度プロファイル形状を有 したものとなる。 その結果、 第二基板の第二のシリコン層部分を該エッチス トップ 層までエッチバックすることにより、ゥエーハ内のみならずゥエーハ間においても、 膜厚分布が極めて良好な S O I層を得ることができる。 また、 このエッチバックに より、 従来、 S O I層の膜厚分布悪化の主要因となっていたタツチボリッシュをェ 程から排除できることも、 膜厚分布改善に大きく寄与する。 最終的に得られる s o In the method of the second invention, the formation of the etch stop layer and the selective etching are performed in the same manner as in the first invention. Therefore, the functions and effects of the etch stop layer are exactly the same as those of the first invention. In the second invention, in the ion implantation layer for etch stop, the distribution of ions in the implantation depth direction can be relatively well controlled by controlling the ion implantation energy. The implanted ions form crystal defects (damaged layers) in the second silicon layer of the second substrate. Then, by performing the oxygen diffusion step, the oxygen diffused into the second substrate is captured by the crystal defects to form an etch stop layer. The etch stop layer has an oxygen concentration profile shape with a steep and uniform peak position depth corresponding to the implanted ion distribution of the etch stop ion implanted layer and thus the crystal defect distribution. As a result, by etching back the second silicon layer portion of the second substrate to the etch stop layer, it is possible to obtain an SOI layer having a very good film thickness distribution not only within the wafer but also between the wafers. In addition, this etch-back can eliminate, from the process, the touch-bolishing, which has conventionally been a main cause of the deterioration of the film thickness distribution of the SOI layer, greatly contributing to the improvement of the film thickness distribution. S o finally obtained
I層の膜厚均一性も、 同一ゥエーハ内の膜厚の標準偏差値にて例えば 0 . 4 n m以 下に確保できる。 また、 同一仕様のゥエーハ間の標準偏差値にて 2 n m以下に確保 することもできる。 その結果、 S O I層が、 5 0 n m以下、 さらには 2 0 n m以下 の超薄膜化される場合でも、 ゥエーハ内及びゥエーハ間の膜厚バラツキを、 十分実 用に耐える範囲にまで軽減することが可能となる。 The uniformity of the film thickness of the I layer can be ensured to be, for example, 0.4 nm or less by the standard deviation of the film thickness in the same wafer. It is also possible to ensure that the standard deviation value between the wafers of the same specification is 2 nm or less. As a result, even if the SOI layer is made ultra-thin to 50 nm or less, and even to 20 nm or less, it is possible to reduce the variation in film thickness within and between wafers to a range that can sufficiently withstand practical use. It becomes possible.
なお、 第二発明の S O Iゥエーハの製造方法においても、 エッチストップ用ィォ ン注入層形成工程を、 貼り合わせ工程に先立って、 第二基板の第一主表面からィォ
ンを打ち込むことにより行い、 貼り合わせ工程の後、 エッチストップ用ィオン注入 層又は該エッチス トップ用イオン注入層に基づいて形成されたエッチス トップ層と 接する領域を含む第二のシリコン層の一部を残して、 第二基板を減厚する予備減厚 工程を実施することができる。 In the method for manufacturing an SOI wafer according to the second invention, the step of forming an ion injection layer for etch stop is performed from the first main surface of the second substrate prior to the bonding step. After the bonding step, a portion of the second silicon layer including a region in contact with the etch stop ion implantation layer or the etch stop layer formed based on the etch stop ion implantation layer is removed. A pre-thinning step of reducing the thickness of the second substrate can be performed.
(第三発明) (Third invention)
上記課題を解決するための第三発明の S O Iゥエーハの製造方法は、 In order to solve the above-mentioned problems, a method for producing an SOI wafer of the third invention
絶縁膜の表面に形成厚さが異なるように S O I層が形成されてなる S O Iゥエー ハの製造方法であって、 A method for manufacturing an SOI wafer in which an SOI layer is formed on a surface of an insulating film so as to have a different thickness.
第一基板とシリコン単結晶よりなる第二基板との少なくともいずれかの第一主表 面に絶縁膜を形成する絶縁膜形成工程と、 Forming an insulating film on at least one of the first main surface of the first substrate and the second substrate made of silicon single crystal;
前記第二基板の第一主表面側の最表層を選択的に被覆するパターン層を形成する パターン層形成工程と、 A pattern layer forming step of forming a pattern layer that selectively covers the outermost layer on the first main surface side of the second substrate,
該パターン層が形成された前記第二基板に対して、 前記第二基板の第一主表面側 からイオン注入法によりイオンを打ち込むことにより、 該第一主表面からみて s o I層となるべき第一のシリコン層部分を隔てた第一の深さ位置に、 前記パターン層 のパターンに応じて前記第一主表面からの形成深さ位置がそれぞれ異なるエッチス トップ用ィォン注入層を形成するエッチス トップ用ィォン注入層形成工程と、 前記第二基板より前記パターン層を除去した後、 該第二基板と、 前記第一基板と を、 前記絶縁膜を介して、 それぞれの前記第一主表面同士を貼り合わせる貼り合わ せ工程と、 By implanting ions by ion implantation from the first main surface side of the second substrate to the second substrate on which the pattern layer is formed, the second substrate to be a so I layer as viewed from the first main surface A first depth position separated by one silicon layer portion; an etch stop ion injection layer for forming an etch stop ion injection layer having different formation depth positions from the first main surface according to the pattern of the pattern layer; After the ion injection layer forming step and the pattern layer being removed from the second substrate, the second substrate and the first substrate are bonded to each other with the first main surfaces interposed therebetween via the insulating film. The laminating process,
前記エッチストップ用イオン注入層を、 自身の周囲部よりも酸素濃度が高いエツ チストップ層とするェッチストップ層形成工程と、 An etch stop layer forming step in which the etch stop ion implanted layer is an etch stop layer having a higher oxygen concentration than its surroundings;
前記第二基板の厚さ方向において、 前記第一のシリコン層部分と反対側に位置す る部分を第二のシリコン層として、 前記貼り合わせ工程後において、 前記第二のシ リコン層の少なくとも前記エッチストップ層と接する領域を、 酸素濃度差に基づい
て選択ェツチングすることにより減厚するエツチング減厚工程と In the thickness direction of the second substrate, a portion located on the opposite side of the first silicon layer portion as a second silicon layer, after the bonding step, at least the second silicon layer The area in contact with the etch stop layer is determined based on the oxygen concentration difference. Etching thinning process to reduce the thickness by selective etching
を含むことを特徴とする。 It is characterized by including.
上記第三 明の方法における第一の特徴は、 シリコン単結晶からなるボンドゥエ ーハである第二基板中にィォン注入法によりエッチストップ用ィォン注入層を形成 することである。 また、 このエッチストップ用イオン注入層は、 図 1 9 A〜1 9 D の模式図に示すように、 パターン層 2 0が形成された第二基板 1の第一主表面 J側 からイオンを打ち込むことにより形成される。 よって、 形成されるエッチストップ 用イオン注入層 6は、 第一主表面 Jからみて S O I層となるべき第一のシリコン層 部分 6 0を隔てた第一の深さ位置に、 第一主表面 Jからの形成深さ位啬がそれぞれ 異なるものとして形成される。 A first feature of the third method is that an ion-implantation ion-implantation layer is formed in a second substrate, which is a bond wafer made of silicon single crystal, by an ion-implantation method. In addition, as shown in the schematic diagrams of FIGS. 19A to 19D, ions are implanted into the etch stop ion implantation layer from the first main surface J side of the second substrate 1 on which the pattern layer 20 is formed. It is formed by this. Therefore, the formed ion implantation layer 6 for etch stop is located at the first depth position across the first silicon layer portion 60 to be the SOI layer as viewed from the first main surface J. From each other.
上記エッチストップ用イオン注入層の形成深さ位置は、 イオン注入エネルギー、 シリコン酸化膜の膜厚、 パターン層の膜厚をそれぞれ適宜調整することにより制御 することができる。 また、 それぞれ異なる深さ位置に形成されるエッチストップ用 イオン注入層は、 面内方向に間断なく形成される。 このようにして、 S O I層とな るべき第一のシリコン層 6 0部分の膜厚を、 図 1 9 A〜1 9 Dに示すように適宜調 整することが可能となる。 ここで、 図 1 9 B、 1 9 Dは、 S O I層の一部に膜厚ゼ 口の領域を含む S O Iゥェ一ハを作製する場合の例であり、図 1 9入、図1 9 Cは、 膜厚ゼロの領域を形成しない場合である。 また、 図 1 9 A、 図 1 9 Bは第一主表面 J上にシリコン酸化膜 2およびパターン層 2 0が形成されている場合で、図 1 9 C、 図 1 9 Dは第一主表面 J上にパターン層 2 0が形成されている場合であるが、 ィォ ンの打ち込みは、 それらいずれかの状態で行なわれることになる。 The formation depth position of the etch stop ion implantation layer can be controlled by appropriately adjusting the ion implantation energy, the thickness of the silicon oxide film, and the thickness of the pattern layer. In addition, the ion implantation layers for etch stop formed at different depth positions are formed without interruption in the in-plane direction. In this manner, the film thickness of the first silicon layer 60 to be the SOI layer can be appropriately adjusted as shown in FIGS. 19A to 19D. Here, FIGS. 19B and 19D show an example of manufacturing an SOI wafer including a region having a thickness of a part in the SOI layer. Is a case where a region having a zero film thickness is not formed. FIGS. 19A and 19B show the case where the silicon oxide film 2 and the pattern layer 20 are formed on the first main surface J. FIGS. 19C and 19D show the first main surface. In the case where the pattern layer 20 is formed on J, the ion implantation is performed in any of those states.
また、 パターン層は、 公知のフォトリソグラフィーゃフォトエッチングを用いて 所定のパターンに形成される。 この際のパターンが、 S O I層となるべき第一のシ リコン層部分の膜厚パターンに反映されることになる。 The pattern layer is formed in a predetermined pattern using known photolithography and photoetching. The pattern at this time is reflected on the film thickness pattern of the first silicon layer portion to be the SOI layer.
上記のように第二基板中に形成したエッチストップ用イオン注入層を、 その後、
自身の周囲部よりも酸素濃度の高い酸素高濃度層となるエッチストップ層とする。 このようなシリコン中の酸素高濃度層 (例えば酸化シリコン層) は、 酸素濃度の低 いシリコンとの間に、 アルカリ溶液等に対する顕著なエッチング選択性が生じるの で、 結合シリコン単結晶薄膜のエッチングを確実に停止させることができる。 The etch stop ion implanted layer formed in the second substrate as described above, An etch stop layer that is an oxygen-rich layer having a higher oxygen concentration than its surroundings. Such a high oxygen concentration layer in silicon (for example, a silicon oxide layer) has a remarkable etching selectivity with respect to an alkaline solution or the like between silicon having a low oxygen concentration, and therefore, etching of a combined silicon single crystal thin film. Can be reliably stopped.
上記のエッチストップ用イオン注入層は、 平坦性の良好な第二基板の第一主表面 を基準として形成されるので、 イオンの打ち込み深さのばらつきが生じにくレ、。 こ のことは、 例え、 第一主表面にパターン層や絶縁膜を形成したとしても、 それらの 平坦性は、 第一主表面の平坦性を反映するものであるから、 やはり、 イオンの打ち 込み深さのばらつきが生じにくいと言える。従って、得られるエッチストップ層は、 鏡面研磨等により仕上げられた第一主表面の平坦性を反映した急峻かつピーク位置 深さが一定に揃った酸素濃度プロファイル形状を有したものとなる。 その結果、 第 二のシリコン層をエッチストップ層までエッチバックすることにより、 ゥエーハ内 のみならずゥエーハ間においても膜厚分布が極めて良好な S O I層を得ることがで きる。 また、 このエッチバックにより、 従来、 S O I層の膜厚分布悪化の主要因と なっていたタツチボリッシュを工程から排除できることも、 膜厚分布改善に大きく 寄与する。 さらに、 エッチストップ用イオン注入層を形成するためのイオンの打ち 込みは、 S O I層を取り出す側の第一主表面からなされるので、 イオン注入深さが 浅くてすみ、 そのばらつきが生じにくい。 このことも、 得られるエッチストップ層 の酸素濃度プロフアイル形状を急峻かつピーク位置深さが一定に揃つたものとし、 ひいては、 S O I層の膜厚分布を極めて良好なものとすることに寄与する。 上記し たことに付随するが、 S O I層の膜厚分布をより良好なものとするには、 第二基板 は、 第一主表面が鏡面研磨面とされた鏡面研磨ゥエーハを使用することが、 特に第 三発明においては好適である。 Since the above-described ion implantation layer for etch stop is formed with reference to the first main surface of the second substrate having good flatness, the ion implantation depth does not easily vary. This means that even if a pattern layer or an insulating film is formed on the first main surface, the flatness of the first main surface reflects the flatness of the first main surface. It can be said that variations in depth are unlikely to occur. Therefore, the obtained etch stop layer has an oxygen concentration profile shape that is steep and has a uniform peak position depth reflecting the flatness of the first main surface finished by mirror polishing or the like. As a result, by etching back the second silicon layer to the etch stop layer, it is possible to obtain an SOI layer having a very good film thickness distribution not only within the wafer but also between wafers. In addition, this etch-back allows the removal of the touch-bolishing, which has conventionally been a major factor in the deterioration of the thickness distribution of the SOI layer, from the process, which also contributes significantly to the improvement of the thickness distribution. Further, since the ion implantation for forming the ion implantation layer for etch stop is performed from the first main surface on the side from which the SOI layer is taken out, the ion implantation depth is small, and the variation is hardly caused. This also contributes to making the oxygen concentration profile shape of the obtained etch stop layer steep and having a uniform peak position depth, and thus to extremely improving the film thickness distribution of the SOI layer. As incidental to the above, in order to improve the film thickness distribution of the SOI layer, the second substrate should use a mirror-polished wafer whose first main surface is a mirror-polished surface. Particularly, it is preferable in the third invention.
上記第三発明の S O Iゥエーハの製造方法においては、 第一基板と、 パターン層 をェツチング等にて除去した第二基板とを絶縁膜を介して第一主表面同士にて貼り
合せた後、 エッチストップ用イオン注入層に基づいて形成されたエッチストップ層 を含んだ S〇 I層となるべき結合シリコン単結晶薄膜を、 エッチバックにてエッチ ング減厚がなされる。 つまりは、 第二のシリコン層をエッチストップ層までエッチ ノくックする。 この場合、 第二基板そのものを、 直接エッチバックにてエッチング減 厚を行なってもいいが、 作業効率などの観点より以下に示す方法を用いるのが得策 といえる。 In the method for manufacturing an SOI wafer according to the third invention, the first substrate and the second substrate from which the pattern layer has been removed by etching or the like are attached to each other on the first main surfaces via an insulating film. After the alignment, the bonded silicon single crystal thin film that is to be the S〇I layer including the etch stop layer formed based on the ion implantation layer for etch stop is etched back by etch back. In other words, the second silicon layer is etched to the etch stop layer. In this case, the etching reduction of the second substrate itself may be performed directly by etch back, but it is advisable to use the following method from the viewpoint of work efficiency.
その 1つは、 貼り合わせ工程の後、 エッチング減厚工程に先立ち、 エッチストツ プ用イオン注入層または該エッチストップ用イオン注入層に基づいて形成されるェ ツチス トップ層と接する領域を含む、 第二のシリコン層の一部を残して、 第二基 を減厚する予備減厚工程を実施することである。 この予備減厚工程は、 平面研削盤 等を用いた機械研削や機械化学的研磨により行なう方法や、 ここでは、 第二シリコ ン層のシリコン層のみの減厚を考えればいいので、 エッチング減厚工程に用いるェ ツチング液よりもエッチングレートの高いものを用いた方法ゃェッチングレートの 高いドライエッチングによる方法などにて行なう。 その結果、 この予備減厚工程を 行なうことで、 エッチング減厚工程を行なう前に、 予め第二基板の膜厚を低減させ ることができ、 その作業効率を高めることが可能となる。 One of them includes a region in contact with an etch stop ion implantation layer or an etch stop layer formed based on the etch stop ion implantation layer after the bonding step and prior to the etching thickness reducing step. A preliminary thinning step of reducing the thickness of the second substrate while leaving a portion of the silicon layer. This preliminary thickness reduction step is performed by mechanical grinding or mechanical chemical polishing using a surface grinder, etc., or in this case, the thickness reduction of only the silicon layer of the second silicon layer can be considered. A method using a solution having an etching rate higher than the etching liquid used in the process is performed by a method such as dry etching having a high etching rate. As a result, by performing this preliminary thickness reduction step, the thickness of the second substrate can be reduced in advance before performing the etching thickness reduction step, and the work efficiency can be increased.
また、 予備減厚工程を行なう方法として、 上記以外にも、 従来のスマートカット 法の原理を応用した方法が有効なものの 1つとして採用することができる。 まず、 貼り合わせ工程に先立って、 第二基板の第一主表面側からイオンを打ち込むことに より、 深さ方向のイオン注入プロファイルにおいて、 上記した第一の深さ位置より も深い第二の深さ位置に濃度ピークを有する剥離用イオン注入層を形成しておく。 そして、貼り合わせ工程の後に、第二基板を剥離用イオン注入層において剥離する。 このような予備減厚工程を行うことによっても、 ェツチング減厚工程を行う前に、 予め第二基板の膜厚を低減させることができ、 その作業効率を高めることが可能と なる。
上記したスマートカツト法の原理を応用した方法を用いた場合、 剥離用イオン注 入層での剥離により、 その剥離面となる結合シリコン単結晶薄膜の表面は従来のス マートカット法と同様、 ー且は粗い剥離面となるが、 これをタツチボリッシュによ り平坦化するのではなく、 結合シリコン単結晶薄膜の減厚も兼ねたエッチング減厚 工程のェッチングにより平坦化する。 従って、 従来のスマートカット法を用いてい るにもかかわらず、 タツチボリッシュが不要とされるものである。 また、 剥離面の 面粗さに多少のムラがあっても、 エッチングによりその履歴はほとんど消滅し、 過 酷な熱処理条件も全く不要である。 従って、 剥離用イオン注入層形成の工程管理も それほど厳しく行なう必要がなくなり、 製造能率や歩留まりの向上にも寄与する。 また、 上記した剥離用イオン注入層の形成は、 例えば、 図 2 1 A〜図 2 1 Dの模 式図に示すような形態で行なうのが望ましい。 図 2 1 A、 図 2 1 Bは、 少なくとも パターン層となるべきパターン形成用層 2 1が形成された状態で、 剥離用イオン注 入層 4の形成を行なう例である。 また、 図 2 1 Aは絶縁膜 2が形成された状態で、 図 2 1 Bは絶縁膜が形成されていない状態を示すものである。 図 2 1 C、 図 2 1 D は、 パターン層を形成し、 まず、 エッチスス トップ用イオン注入層 6を形成した後 に、パターン層を除去した状態で、剥離用ィオン注入層 4の形成を行なう例である。 また、 図 2 1 Cは絶縁膜 2が形成された状態で、 図 2 1 Dは絶縁膜が形成されてい ない状態を示すものである。 このような形態で剥離用ィォン注入層を形成する理由 は、 パターン層となるべきパターン形成用層を形成する際に必要とされる加熱条件 によって、 剥離用イオン注入層が、 貼り合わせ工程前に意図しない形で剥離してし まう場合が想定されるからである。 As a method of performing the preliminary thickness reduction step, a method applying the principle of the conventional smart cut method can be adopted as one of the effective methods other than the above. First, prior to the bonding step, ions are implanted from the first main surface side of the second substrate, so that the ion implantation profile in the depth direction has a second depth deeper than the first depth position described above. An ion-implanted layer for stripping having a concentration peak at the position is formed in advance. Then, after the bonding step, the second substrate is separated at the separation ion-implanted layer. By performing such a pre-thinning step, the film thickness of the second substrate can be reduced in advance before the etching-thinning step, and the working efficiency can be increased. When a method that applies the principle of the smart cut method described above is used, the surface of the bonded silicon single crystal thin film serving as the separation surface due to separation in the ion implantation layer for separation is the same as in the conventional smart cut method. Although the surface is rough, the surface is not flattened by the touching brush, but is flattened by the etching thinning process which also serves to reduce the thickness of the bonded silicon single crystal thin film. Therefore, even though the conventional smart cut method is used, the tactile polishing is not required. Also, even if there is some unevenness in the surface roughness of the peeled surface, the history almost disappears by etching, and severe heat treatment conditions are not required at all. Accordingly, it is not necessary to strictly control the process of forming the ion-implanted layer for stripping, which contributes to improvement in manufacturing efficiency and yield. The formation of the above-described ion implantation layer for separation is desirably performed, for example, in the form shown in the schematic diagrams of FIGS. 21A to 21D. FIGS. 21A and 21B show an example in which the ion implantation layer 4 for peeling is formed in a state where at least the pattern forming layer 21 to be a pattern layer is formed. FIG. 21A shows a state where the insulating film 2 is formed, and FIG. 21B shows a state where the insulating film is not formed. In FIG. 21C and FIG. 21D, a pattern layer is formed. First, an ion implantation layer 6 for etch stop is formed, and then, a strip ion implantation layer 4 is formed with the pattern layer removed. It is an example. FIG. 21C shows a state in which the insulating film 2 is formed, and FIG. 21D shows a state in which the insulating film is not formed. The reason why the ion implantation layer for peeling is formed in such a form is that the ion implantation layer for peeling is formed before the bonding step, depending on the heating conditions required for forming the pattern forming layer to be the pattern layer. This is because it is assumed that the peeling may occur in an unintended form.
上記第三発明の方法を用いることで、 最終的に、 図 2 0 A、 図 2 O Bの模式図に 示すような、 絶縁膜の表面に形成膜厚が異なる S O I層が形成された S O Iゥエー ハとすることができるとともに、 その S O I層の膜厚の膜厚不均一のレベルを従来 のものより効果的に低減させることが可能となり、 同一ゥエーハ内の膜厚の標準偏
差値にて例えば 0. 4 nm以下に確保することができる。 また、 同一仕様のゥエー ハ間の標準偏差値にて 2 nm以下に確保することもできる。 その結果、 形成される SO Iゥエーハを用いた半導体デバイスの機能特性を高めることが可能となり、 製 造上においても、 SO Iゥエーハの品質のバラツキを抑制し、 製造歩留まりを向上 させることが可能となる。 また、 SO Iゥエーハの SO I層において、 形成厚さが 最大となる層厚が、 50 nm以下、 さらには 20 nm以下の超薄膜化とされる場合 でも、 ゥエーハ内およびゥエーハ間の膜厚ばらつきを、 十分実用に耐える範囲にま で軽減することが可能となる。 さらに、 その膜厚ばらつきを上記した数値範囲にま で軽減することが可能とされるので、 有為に SO Iゥエーハを用いた半導体デバイ スの機能特性を高めることが可能となる。 なお、 ここでいう形成膜厚が異なる SO I層 (図 20Bのように一部の領域の膜厚がゼロとなる場合も含む) とは、 意図的 に膜厚が異なる様に領域を区分して形成した SO I層のことであり、 従来の SO I ゥエーハ製法の様に全面に均一な膜厚を形成しようとした結果としで、 部分的に形 成膜厚が異なる SO I層が形成された SOI ゥエーハとは相違する。 また、 本明細 書も含めて、 ここでいう SO I層の膜厚の標準偏差値とは、 形成膜厚が同一となる ように意図的に形成された領域ごとの標準偏差値または、 その平均値を指すものと する。 つまり、 図 20A、 図 20 Bの模式図を用いれば、 図 20Bにおいては、 S O I層をなす各層の膜厚の標準偏差値またはその平均値を指し、 図 2 OAにおいて は、 SO I層をなす各 A領域および各 B領域の膜厚の標準偏差またはその平均値を 指すものとする。 図面の簡単な説明 By using the method of the third invention, an SOI wafer in which SOI layers having different thicknesses are formed on the surface of the insulating film as shown in the schematic diagrams of FIGS. 20A and 2OB is finally obtained. And the level of non-uniformity of the thickness of the SOI layer can be reduced more effectively than the conventional one, and the standard deviation of the thickness within the same wafer can be improved. For example, the difference value can be kept to 0.4 nm or less. In addition, the standard deviation between wafers with the same specifications can be kept below 2 nm. As a result, it is possible to improve the functional characteristics of the semiconductor device using the formed SOI wafer, and to suppress variations in the quality of the SOI wafer during manufacturing, and to improve the manufacturing yield. Become. In addition, even if the maximum thickness of the SOI layer of the SOI wafer is ultra-thin, 50 nm or less, or even 20 nm or less, film thickness variations within and between wafers Can be reduced to a range that can withstand practical use. Further, since the film thickness variation can be reduced to the above numerical range, it is possible to significantly improve the functional characteristics of the semiconductor device using the SOI wafer. Note that the term “SOI layer having a different thickness” (including a case where the thickness of some regions is zero as shown in FIG. 20B) is used to demarcate regions so that the thicknesses are intentionally different. This is the result of trying to form a uniform film thickness over the entire surface as in the conventional SOI wafer manufacturing method. It is different from SOI @ Eha. In addition, including the present specification, the standard deviation value of the thickness of the SOI layer referred to here is a standard deviation value for each region intentionally formed so that the formed film thickness is the same or an average thereof. It shall indicate a value. In other words, using the schematic diagrams of FIGS. 20A and 20B, in FIG. 20B, it indicates the standard deviation value or the average value of the film thickness of each layer forming the SOI layer, and in FIG. It indicates the standard deviation of the film thickness of each A region and each B region or its average value. BRIEF DESCRIPTION OF THE FIGURES
図 1は、 第一発明による S O Iゥエーハ製造方法の第一実施形態を示す工程説明 図。 FIG. 1 is a process explanatory view showing a first embodiment of an SOI wafer manufacturing method according to a first invention.
図 2は、 エッチストップ層形成に及ぼすパーティクルの影響を、 その対策方法と
合わせて説明する図。 Figure 2 shows the effect of particles on the formation of the etch stop layer. FIG.
図 3は、 剥離工程後のダメージ層の除去例を模式的に示す図。 FIG. 3 is a diagram schematically showing an example of removing a damaged layer after a peeling step.
図 4は、 減厚工程後のダメージ層の除去例を模式的に示す図。 FIG. 4 is a diagram schematically showing an example of removing a damaged layer after the thickness reducing step.
図 5は、 本発明の効果説明図。 FIG. 5 is an explanatory diagram of the effect of the present invention.
図 6は、 第一発明による S O Iゥエーハ製造方法の第二実施形態を示す工程説明 図。 FIG. 6 is a process explanatory view showing a second embodiment of the SOI wafer manufacturing method according to the first invention.
. 図 7は、 第一発明による S O Iゥエーハ製造方法の第三実施形態を示す工程説明 図。 FIG. 7 is a process explanatory view showing a third embodiment of the SOI wafer manufacturing method according to the first invention.
図 8は、 第一発明による S O Iゥ ーハ製造方法の第四実施形態を示す工程説明 図。 FIG. 8 is a process explanatory view showing a fourth embodiment of the SOI wafer manufacturing method according to the first invention.
図 9は、 ェツチストップ用ィオン注入層形成工程の変形例を示す工程説明図。 図 1 O Aは、 S O Iゥエーハの製造に係る従来法の問題点を示す第 1の図。 図 1 0 Bは、 S O Iゥ: —ハの製造に係る従来法の問題点を示す第 2の図。 図 1 0 Cは、 S O Iゥヱーハの製造に係る従来法の問題点を示す第 3の図。 図 1 1は、 第二発明による S O Iゥエーハ製造方法の第一実施形態を示す工程説 明図。 FIG. 9 is a process explanatory view showing a modified example of the process of forming the ion stop layer for the etch stop. FIG. 1OA is a first diagram showing the problems of the conventional method for manufacturing SOI wafers. FIG. 10B is a second diagram showing the problems of the conventional method for manufacturing S O I ゥ: —C. FIG. 10C is a third diagram showing a problem of the conventional method for manufacturing an SOI wafer. FIG. 11 is a process explanatory view showing a first embodiment of the SOI wafer manufacturing method according to the second invention.
図 1 2は、 第二発明による S O Iゥエーハ製造方法の第二実施形態を示す工程説 明図。 FIG. 12 is a process explanatory view showing a second embodiment of the SOI wafer manufacturing method according to the second invention.
図 1 3は、 第三発明による S O Iゥエーハの製造方法の第一実施形態を示す工程 説明図。 FIG. 13 is a process explanatory view showing a first embodiment of the method for producing an SOI wafer according to the third invention.
図 1 4は、 エッチス トップ層形成に及ぼすパーティクルの影響を、 その対策方法 と合わせて説明する図。 Figure 14 illustrates the effect of particles on the etch stop layer formation, along with the countermeasures.
図 1 5は、 剥離工程後のダメージ層の除去例を模式的に示す図。 FIG. 15 is a diagram schematically showing an example of removing a damaged layer after a peeling step.
図 1 6は、 第三発明による S O Iゥエーハの製造方法の第二実施形態を示す工程 説明図。
図 1 7は、 第三発明による S O Iゥエーハの製造方法の第三実施形態を示す工程 説明図。 FIG. 16 is a process explanatory view showing a second embodiment of the method for manufacturing an SOI wafer according to the third invention. FIG. 17 is an explanatory process diagram showing a third embodiment of the method for manufacturing an SOI wafer according to the third invention.
図 1 8は、 第三発明による S O Iゥェ一ハの製造方法の第四実施形態を示す工程 説明図。 FIG. 18 is a process explanatory view showing a fourth embodiment of the method for producing an SOI wafer according to the third invention.
図 1 9 Aは、 第三発明の製造方法の第一態様を説明するための第 1模式図。 FIG. 19A is a first schematic diagram for explaining a first embodiment of the production method of the third invention.
図 1 9 Bは、 第三発明の製造方法の第一態様を説明するための第 2模式図。 FIG. 19B is a second schematic diagram for explaining the first embodiment of the production method of the third invention.
図 1 9 Cは、 第三発明の製造方法の第一態様を説明するための第 3模式図。 FIG. 19C is a third schematic view for explaining the first embodiment of the production method of the third invention.
図 1 9 Dは、 第三発明の製造方法の第一態様を説明するための第 4模式図。 FIG. 19D is a fourth schematic view for explaining the first embodiment of the production method of the third invention.
図 2 O Aは、第三発明が対象とする S O Iゥエーハを説明するための第 1模式図。 図 2 0 Bは、第三発明が対象とする S O Iゥエーハを説明するための第 2模式図。 図 2 1 Aは、 第三発明の製造方法の第二態様を説明するための第 1模式図。 FIG. 2OA is a first schematic diagram for explaining an SOI wafer targeted by the third invention. FIG. 20B is a second schematic diagram for explaining the SOI wafer targeted by the third invention. FIG. 21A is a first schematic diagram for explaining a second embodiment of the production method of the third invention.
図 2 1 Bは、 第三発明の製造方法の第二態様を説明するための第 2模式図。 FIG. 21B is a second schematic diagram for explaining a second embodiment of the production method of the third invention.
図 2 1 Cは、 第三発明の製造方法の第二態様を説明するための第 3模式図。 FIG. 21C is a third schematic diagram for explaining a second embodiment of the production method of the third invention.
図 2 I Dは、 第三発明の製造方法の第二態様を説明するための第 4模式図。 FIG. 2D is a fourth schematic view for explaining the second embodiment of the production method of the third invention.
図 2 2は、 エッチストップ用イオン注入層形成工程の変形例を示す工程説明図。 図 2 3は、 第三発明による S O Iゥエーハの製造方法の第五実施形態を示す工程 説明図。 FIG. 22 is a process explanatory view showing a modification of the process for forming an ion implantation layer for etch stop. FIG. 23 is an explanatory process diagram showing a fifth embodiment of the method for producing an SOI wafer according to the third invention.
図 2 4は、 第三発明による S O Iゥエーハの製造方法の第六実施形態を示す工程 説明図。 発明を実施するための最良の形態 FIG. 24 is an explanatory process diagram showing a sixth embodiment of the method for producing an SOI wafer according to the third invention. BEST MODE FOR CARRYING OUT THE INVENTION
以下に本発明を実施するための最良の形態について述べる。 Hereinafter, the best mode for carrying out the present invention will be described.
(実施の形態 1 ) (Embodiment 1)
図 1は第一発明に係る S O Iゥ ーハの製造方法の基本的な実施形態を説明する ものである。 まず、 工程③に示すように、 第一基板としてのベースゥヱ一ハ 7と、
工程①に示すシリコン単結晶よりなる第二基板としてのボンドウユーハ 1とを用意 する。 ここでは、 工程①に示すように、 ボンドゥエーハ 1の第一主表面 J側に絶縁 膜としてのシリコン酸ィ匕膜 2を形成している。 このシリコン酸化膜 2の形成は、 例 えば、 ウエット酸化により形成することができるが、 C V D (Chemical Vapor Deposition)等の方法を採用することも可能である。 リコン酸化膜の膜厚 t aは、 例えば MO S— F E T等の! ¾ϋ層として使用されることを考慮して、 5 0 n m以上 2 / m以下程度の値とする。 なお、 本実施形態においては、 ベースウェーハ 7 (第 一基板) もシリコン単結晶基板としているが、 これを石英基板やサファイア基板な どの絶縁性基板や、 S i C , G a A s , I n Pなどの化合物半導体基板とすること も可能である。 また、 シリコン酸化膜 2の代わりに、 シリコン窒化膜ゃシリコン酸 化窒化膜などを絶縁膜として形成することもできる。 FIG. 1 illustrates a basic embodiment of a method for manufacturing an SOI wafer according to the first invention. First, as shown in process ③, the base as the first substrate A bond wafer 1 as a second substrate made of a silicon single crystal shown in step (1) is prepared. Here, as shown in step (1), a silicon oxide film 2 as an insulating film is formed on the first main surface J side of the bond wafer 1. The silicon oxide film 2 can be formed by, for example, wet oxidation, but a method such as CVD (Chemical Vapor Deposition) can also be adopted. The thickness ta of the recon oxide film is set to a value of not less than 50 nm and not more than 2 / m in consideration of being used as a layer of a MOS FET or the like. In the present embodiment, the base wafer 7 (first substrate) is also a silicon single crystal substrate, but this may be an insulating substrate such as a quartz substrate or a sapphire substrate, or a SiC, GaAs, In It is also possible to use a compound semiconductor substrate such as P. Also, instead of the silicon oxide film 2, a silicon nitride film / silicon oxynitride film or the like can be formed as an insulating film.
そして、 工程①に示すように、 ボンドゥエーハ 1の第一主表面】、 本実施形態で はシリコン酸化膜 2が形成された主表面 Jに、 例えば水素イオンビームを照射する ことにより水素イオンを打ち込み、 剥離用イオン注入層 4を形成する。 この剥離用 イオン注入層 4は、 ゥエーハの深さ方向の水素濃度プロファイルを測定したとき、 1 0 0 11 m以上 2 0 0 0 n m以下の位置 (第一の深さ位置 d a ) に水素濃度のピー ク位置が生ずるように形成するのがよい。 該第一の深さ位置 d aは、 結合シリコン 単結晶薄膜 5の厚さに対応するものである。 第一の深さ位置 d aが 1 0 0 n m未満 では、 十分な厚さの結合シリコン単結晶薄膜 5 (後述) が得られず、 2 0 0 0 n m を超えるとイオン注入装置を極めて高エネルギー化する必要が生ずる。 例えば、 最 終的に得るべき S O I層 1 5 (工程⑦) の平均厚さ t cを 1 0 〜 5 0 n m程度に設 定する場合、 剥離用イオン注入層 4は、 ゥエーハの深さ方向の水素濃度プロフアイ ノレを測定したとき、 1 0 0 〜 5 0 0 n mの位置 (第一の深さ位置 d a :ただし、 表 面にシリコン酸化膜 2が形成される場合は、 そのシリコン酸化膜 2を除いた深さで 表す) に水素濃度のピーク位置が生ずるように形成するのがよい。 なお、 イオンの
打ち込み深さは、 イオンのエネルギー (加速電圧) によって調整し、 例えば水素ィ オンを用いる場合は、 シリコン酸化膜の厚さ t aを 50 nmに設定すると第一の深 さ位置 d aに剥離用イオン注入層 4を形成するためのイオン注入のエネルギーを 1 0 k〜60 k e V程度に調整するのがよい。 Then, as shown in step (1), hydrogen ions are implanted into the first main surface of the bond wafer 1; in this embodiment, the main surface J on which the silicon oxide film 2 is formed by irradiating a hydrogen ion beam, for example. An ion implantation layer 4 for separation is formed. When the hydrogen concentration profile in the depth direction of the wafer was measured, the peeling ion-implanted layer 4 showed a hydrogen concentration at a position of 100 11 m or more and 200 nm or less (first depth position da). It is good to form it so that a peak position occurs. The first depth position da corresponds to the thickness of the bonded silicon single crystal thin film 5. If the first depth position da is less than 100 nm, a sufficiently thick bonded silicon single crystal thin film 5 (described later) cannot be obtained, and if it exceeds 2000 nm, the energy of the ion implanter becomes extremely high. Need to be done. For example, when the average thickness tc of the SOI layer 15 (process 1) to be finally obtained is set to about 10 to 50 nm, the ion implantation layer 4 for peeling is formed by hydrogen in the depth direction of the wafer. When the concentration profile was measured, the position of 100 to 500 nm (first depth position da: except for silicon oxide film 2 if silicon oxide film 2 is formed on the surface) It is preferable to form such that a peak position of the hydrogen concentration is generated at the depth. The ion The implantation depth is adjusted by the ion energy (acceleration voltage). For example, when using hydrogen ions, setting the thickness ta of the silicon oxide film to 50 nm sets the first depth position da for ion implantation for separation. It is preferable to adjust the energy of the ion implantation for forming the layer 4 to about 10 kV to 60 keV.
また、 スムーズで平滑な剥離を行なうには、 水素イオンの注入量 (ドーズ量) が 2 X 1016個 Zcm2〜: L X 1017個 Zcm2、 とすることが望ましい。 2 X 101 6未満では正常な剥離が不能となり、 1 X 1017個 Zcm3を超えるとイオン注入量 が過度に增大するため工程が長時間化し、製造能率の低下が避けがたくなる。なお、 剥離用イオン注入層を形成するためのイオンは、 水素イオン及び希ガス (He、 N e、 Ar、 Kr、 Xe) イオンよりなるイオン群から選ばれる少なくとも 1種類で ある。 例えば、 水素イオンに代えて、 ヘリウムイオン、 ネオンイオンあるいはアル ゴンィオンなどの希ガスィォンを打ち込むことにより剥離用ィォン注入層 4を形成 してもよい。 Further, to perform smooth peeling smooth, injection of hydrogen ions (dose) of 2 X 10 16 cells Zcm 2 ~: LX 10 17 pieces ZCM 2, and it is desirable to. In less than 2 X 10 1 6 becomes impossible normal peeling, turned into 1 X 10 17 atoms ZCM 3 by weight, the process for the ion implantation amount is excessively增大long time, lowering the production efficiency is inevitable. The ions for forming the separation ion-implanted layer are at least one selected from the group consisting of hydrogen ions and rare gas (He, Ne, Ar, Kr, Xe) ions. For example, the ion implantation layer 4 for exfoliation may be formed by implanting rare gas ions such as helium ions, neon ions, or argon ions instead of hydrogen ions.
次に、 工程②に示すように、 ボンドウヱーハ (第二基板) 1の同じ第一主表面 J からイオンを打ち込むことにより、 第一の深さ位置よりも浅い第二の深さ位置 (た だし、 表面にシリコン酸化膜 2が形成される場合は、 そのシリコン酸化膜 2を除い た深さで表す)に濃度ピークを有するエッチス トップ用ィォン注入層 6を形成する。 エッチストップ用イオン注入層 6は、 剥離用イオン注入層 4との重なりを十分に回 避する観点から、 第一の深さ位置より少なくとも 50 nm浅い範囲に位置するよう に形成することが望ましい。 本実施形態においては、 最終的に得るべき S O I層 1 5 (工程⑦) の平均厚さ t cが 10〜50 nm程度に設定されるが、 50〜300 nmの位置 (第二の深さ位置 d b) に水素濃度のピーク位置が生ずるように形成す るのがよい。 この第二の深さ位置 d bは、 最終的に得られる SO I層 15の厚さに 対応するものである。 なお、 上記第二の深さ位置 d bにエッチストップ用イオン注 入層 6を形成するためのイオン注入エネルギーは、 水素イオンを用い、 t aを 50
nmに設定する場合、 5 k〜40 k e V程度に調整するのがよい。 このように、 剥 離用イオン注入に比べて低エネルギーで浅く注入することができるので、 イオン注 入深さのばらつきを一層低減することができ、 ひいては SO I層の膜厚均一性につ ながる。 Next, as shown in process (1), ions are implanted from the same first main surface J of the bond wafer (second substrate) 1 to form a second depth position (but, When the silicon oxide film 2 is formed on the surface, the silicon oxide film 2 is represented by a depth excluding the silicon oxide film 2). From the viewpoint of sufficiently avoiding the overlap with the stripping ion implantation layer 4, the etch stop ion implantation layer 6 is preferably formed so as to be located at least 50 nm shallower than the first depth position. In the present embodiment, the average thickness tc of the SOI layer 15 (process 1) to be finally obtained is set to about 10 to 50 nm, but is set at a position of 50 to 300 nm (the second depth position db ) Should be formed so that the peak position of the hydrogen concentration occurs. This second depth position db corresponds to the thickness of the SOI layer 15 finally obtained. The ion implantation energy for forming the ion implantation layer 6 for etch stop at the second depth position db is as follows. When setting to nm, it is better to adjust to about 5 k to 40 keV. As described above, since implantation can be performed at a lower energy and shallower than in the case of ion implantation for exfoliation, variation in ion implantation depth can be further reduced, which leads to uniformity in the thickness of the SOI layer. To
エッチストップ用イオン注入層 6を形成する際のイオン注入量は、 1 X 1015Z c m2〜4 X 1016/cm2とし、剥離用イオン注入層 4を形成する際のイオン注入 量よりも小さくするのがよい。 1 X 1015Zcm2未満では、 後述のエッチストツ プ層 6, (工程⑤) の形成が不完全となり、ひいては所期のエッチストップ効果が得 られなくなる。 また、 イオン注入量が 4 X 1016Zcm2を超えると、 エッチスト ップ用イオン注入層 6においてボンドゥエーハ (第二基板) 1の望まざる剥離が生 ずるおそれがある。 The ion implantation amount at the time of forming the ion implantation layer 6 for etch stop is 1 × 10 15 Z cm 2 to 4 × 10 16 / cm 2 , which is smaller than the ion implantation amount at the time of forming the ion implantation layer 4 for stripping. It is better to make it smaller. If it is less than 1 × 10 15 Zcm 2 , the formation of the later-described etch stop layer 6 (process 1) will be incomplete, and the desired etch stop effect will not be obtained. If the ion implantation amount exceeds 4 × 10 16 Zcm 2 , undesired separation of the bond wafer (second substrate) 1 may occur in the ion implantation layer 6 for the etch stop.
エッチストップ用イオン注入層 6を形成するためのイオン種は、 該エッチストツ プ用イオン注入層 6をどのような方法により酸素高濃度層よりなるエッチストップ 層とするかに応じて種々選択することができる。 例えば、 水素イオン、 希ガスィォ ン及ぴシリコンイオンよりなるイオン群から選ばれる少なくとも 1種類を用いるこ とができる。 図 1の工程では、 水素イオン (あるいは、 水素に代えて、 ヘリウムィ オン、 アルゴンイオンなどの希ガスイオンやシリコンイオンでもよい) を用いてい る。 これらのイオン種は、 主としてボンドゥエーハ (第二基板) 1中に、 酸素を捕 獲するための結晶欠陥 (ダメージ) を形成する働きをなす。 The ion species for forming the etch stop ion implanted layer 6 can be variously selected depending on what method is used to form the etch stop ion implanted layer 6 as an etch stop layer composed of a high oxygen concentration layer. it can. For example, at least one selected from the group consisting of hydrogen ions, rare gas ions and silicon ions can be used. In the process of FIG. 1, hydrogen ions (or rare gas ions such as helium ions and argon ions or silicon ions instead of hydrogen) may be used. These ion species mainly serve to form crystal defects (damage) in the bondue (second substrate) 1 for capturing oxygen.
上記のように剥離用イオン注入層 4とエッチストップ用イオン注入層 6とを形成 したボンドゥエーハ 1とべ一スウェーハ 7とは、 洗浄液にて洗浄される。 次に、 ェ 程③に示すように、 両ゥエーハ 1, 7をシリコン酸化膜 2の形成側 (すなわち第一 主表面 J, K側) にて貼り合わせる。 そして、 工程④に示すように、 その積層体を 400〜600°Cの低温にて熱処理することにより、 ボンドゥエーハ 1は前記した 剥離用イオン注入層 4の概ね濃度ピーク位置において剥離し、 ベースウェーハ 1側
に残留した部分が結合シリコン単結晶薄膜 5となる (剥離工程)。他方、エッチス ト ップ用イオン注入層 6は、 イオン注入量が低く留められているため、 熱処理による 剥離を起さない。 なお、 剥離用イオン注入層 4を形成する際のイオン注入量を高め たり、 あるいは重ね合わせる面に対して予めプラズマ処理を行なって表面を活性化 したりすることにより、 剥離熱処理を省略できる場合もある。 また、 剥離後の残余 のボンドゥエーハ部分 3は、 剥離面を再研磨後、 再びボンドゥエーハ又はベースゥ エーハとして再利用が可能である。 The bond wafer 1 and the base wafer 7 on which the ion implantation layer 4 for peeling and the ion implantation layer 6 for etch stop are formed as described above are cleaned with a cleaning liquid. Next, as shown in step (3), the wafers (1) and (7) are bonded together on the side on which the silicon oxide film (2) is formed (that is, on the first main surface (J, K side)). Then, as shown in step (1), the laminate is heat-treated at a low temperature of 400 to 600 ° C., so that the bond wafer 1 is peeled at substantially the concentration peak position of the above-described peeling ion-implanted layer 4, and the base wafer 1 ~ side The remaining portion becomes the bonded silicon single crystal thin film 5 (peeling step). On the other hand, the ion implantation layer 6 for the etch stop does not peel off due to the heat treatment because the ion implantation amount is kept low. In some cases, the peeling heat treatment can be omitted by increasing the ion implantation amount when forming the peeling ion-implanted layer 4 or by activating the surface by performing plasma treatment on the surfaces to be overlapped in advance. is there. In addition, the remaining bondweed portion 3 after peeling can be reused as a bondwere or base wafer again after re-polishing the peeled surface.
次に、 工程⑤に示すように、 結合シリコン単結晶薄膜 5中に、 周囲部分よりも酸 素濃度が高いエッチストップ層 6 'を、上記のエッチストップ用イオン注入層 6に基 づいて形成する (エッチストップ層形成工程)。本実施形態では、結合シリコン単結 晶薄膜 5の表面からエッチストップ用ィオン注入層 6に向けて酸素を拡散させる酸 素拡散工程を行なうことにより、 該エッチス トップ用イオン注入層 6の酸素濃度を 高めてエッチストップ層 6 'を形成する、一種の内部酸化処理が行なわれている。 こ の方法によると、水素イオンなどによるイオン注入により、一定密度の結晶欠陥(ダ メージ)を、エッチストップ用イオン注入層 6の形で集中形成しておくことにより、 ゥェーハ表面から拡散してきた酸素が該ェッチストップ用イオン注入層 6に形成さ れた結晶欠陥に捕獲され、酸素高濃度層よりなるエッチス トップ層 6 'に容易に形成 できる。 Next, as shown in step (1), an etch stop layer 6 ′ having a higher oxygen concentration than the surrounding portion is formed in the bonded silicon single crystal thin film 5 based on the above-described ion implantation layer 6 for etch stop. (Etch stop layer forming step). In the present embodiment, the oxygen concentration of the etch stop ion implanted layer 6 is reduced by performing an oxygen diffusion step of diffusing oxygen from the surface of the bonded silicon single crystal thin film 5 toward the etch stop ion implanted layer 6. A kind of internal oxidation treatment is performed to form an elevated etch stop layer 6 '. According to this method, a certain density of crystal defects (damages) are formed in a concentrated manner in the form of the ion implantation layer 6 for etching stop by ion implantation with hydrogen ions or the like, so that oxygen diffused from the wafer surface is formed. Are trapped by the crystal defects formed in the etch stop ion implanted layer 6, and can be easily formed in the etch stop layer 6 'composed of a high oxygen concentration layer.
上記の方法によるエッチス トップ層形成工程においては、 酸素拡散工程を、 具体 的には酸素含有雰囲気中での熱処理にて行なうことができる。 酸素含有雰囲気とし ては、 例えば、 酸素ガス雰囲気、 窒素あるいはアルゴンに酸素を混合した酸素混合 ガス、 さらには酸素原子を含む化合物分子よりなるガス (例えば水蒸気) などから なるガス雰囲気を採用できる。 In the etch stop layer forming step by the above method, the oxygen diffusion step can be specifically performed by a heat treatment in an oxygen-containing atmosphere. As the oxygen-containing atmosphere, for example, an oxygen gas atmosphere, an oxygen mixed gas in which oxygen is mixed with nitrogen or argon, and a gas atmosphere made of a gas (eg, water vapor) composed of a compound molecule containing an oxygen atom can be used.
熱処理温度は、高温になるほど酸素の拡散速度が增し、エッチストップ層 6 'の形 成を促進することができる。 しかし、 熱処理温度が高すぎると、 エッチス トップ用
イオン注入層 6中の結晶欠陥(例えば、酸素誘起積層欠陥(Oxygen- induced Stacking Fault)が成長して S〇 I層 1 5 'を貫通する可能性がある。これらの点を考慮して、 酸素拡散のための熱処理温度は、 7 0 0 °C以上 1 0 0 0 °C以下に設定することが望 ましい。 As the heat treatment temperature increases, the diffusion rate of oxygen increases, and the formation of the etch stop layer 6 ′ can be promoted. However, if the heat treatment temperature is too high, Crystal defects (eg, Oxygen-induced Stacking Faults) in the ion implanted layer 6 can grow and penetrate the S〇I layer 15 ′. It is desirable that the heat treatment temperature for diffusion is set to 700 ° C. or more and 100 ° C. or less.
なお、 剥離直後の結合シリコン単結晶薄膜 5上には、 図 3に示すように、 イオン 注入に伴うダメージ層 8 dが形成される。 酸素拡散のための熱処理温度を上記のよ うにある程度高温に設定すると、 このダメージ層 8 dから前記した結晶欠陥が成長 しゃすくなり、 S O I層を貫通したりする不具合がより生じやすくなる場合がある。 'そこで、 酸素拡散工程に先立って、 結合シリコン単結晶薄膜 5の最表層部をエッチ ング除去しておけば、 このような不具合がより生じにくくなる。 この場合のエッチ ング代 d cは、 ダメージ層 8 dを除去できる程度であればよく、 例えば 0 . 0 5〜 0 . 1 5 /i m程度に設定するのが妥当である。 具体的には、 該エッチングを、 フッ 酸 Z硝酸などの混合酸エッチングや K O Hや N a O Hなどのアルカリエッチング等 による化学エッチング、 もしくはイオンエッチングなどの気相エッチングを用いて 行なうことができる。 As shown in FIG. 3, a damage layer 8d due to ion implantation is formed on the bonded silicon single crystal thin film 5 immediately after peeling. When the heat treatment temperature for oxygen diffusion is set to a relatively high temperature as described above, the above-described crystal defects grow and grow from the damaged layer 8d, and the problem of penetrating the SOI layer may be more likely to occur. . 'Therefore, if the outermost layer portion of the bonded silicon single crystal thin film 5 is etched and removed prior to the oxygen diffusion step, such a problem is less likely to occur. In this case, the etching margin dc may be such that the damage layer 8d can be removed, and for example, it is appropriate to set the etching margin to about 0.05 to 0.15 / im. Specifically, the etching can be performed using chemical etching such as mixed acid etching such as hydrofluoric acid and nitric acid, alkali etching such as KOH and NaOH, or gas phase etching such as ion etching.
本実施形態では、 このダメージ層 8 dを除去するための、 従来のようなタツチポ リツシュを行なわない。 その結果、 剥離後の結合シリコン単結晶薄膜 5の膜厚分布 がタツチボリッシュにより大幅に損なわれる懸念がなくなるため、 その分、 上記ダ メージ層 8 dを除去するためのエッチング代も確保しやすいといえる。 In the present embodiment, the conventional touch-polishing for removing the damaged layer 8d is not performed. As a result, there is no concern that the film thickness distribution of the bonded silicon single crystal thin film 5 after peeling is significantly impaired by the touching brush, and accordingly, an etching allowance for removing the damage layer 8 d is easily secured. It can be said that.
酸素拡散熱処理は単独で行なってもよいが、 他の目的の熱処理に兼用させること も可能である。 例えば、 最終的な S O Iゥエーハを得るには、 剥離工程が終了後、 第一基板 7と結合シリコン単結晶薄膜 5とを強固に結合する結合熱処理 (本実施形 態では、 低温で実施される工程④の剥離熱処理後に、 第一基板 7と結合シリコン単 結晶薄膜 5とをシリコン酸化膜 2を介して強固に結合する結合熱処理) が必要であ る。 この結合熱処理は、 通常 1 0 0 0 °C以上 1 3 0 0 °C以下の高温で行なわれるの
で、 これを酸素拡散熱処理に兼用することも不可能ではないが、 前述の通り、 エツ チストップ用イオン注入層 6中の結晶欠陥の成長や、 あるいは得られるエッチスト ップ層 6のブロードユング防止の観点から、 酸素拡散熱処理の温度は、 これよりは 多少低めに設定することが望ましいといえる。 例えば、 該結合熱処理に先立って、 これよりも低温で実施される結合シリコン単結晶薄膜の表面保護酸化熱処理 (7 0The oxygen diffusion heat treatment may be performed alone, but it may be combined with the heat treatment for other purposes. For example, in order to obtain a final SOI wafer, after the peeling step is completed, a bonding heat treatment for firmly bonding the first substrate 7 and the bonded silicon single crystal thin film 5 (in the present embodiment, a step performed at a low temperature) After the peeling heat treatment of ④, a bonding heat treatment for firmly bonding the first substrate 7 and the bonded silicon single crystal thin film 5 via the silicon oxide film 2 is required. This bonding heat treatment is usually performed at a high temperature of 100 ° C or more and 130 ° C or less. Although it is not impossible to use this for oxygen diffusion heat treatment, as described above, it is necessary to prevent the growth of crystal defects in the ion-implanted layer 6 for etch stop or the prevention of broad jung of the resulting etch stop layer 6. From the viewpoint, it can be said that it is desirable to set the temperature of the oxygen diffusion heat treatment somewhat lower than this. For example, prior to the bonding heat treatment, the surface protection oxidation heat treatment of the bonded silicon single crystal thin film performed at a lower temperature than this (70)
0 °C以上 1 0 0 0 °C以下) は、 酸素拡散熱処理への兼用を図る上で好都合である。 このとき、 工程⑤に示すように、 結合シリコン単結晶薄膜の表面には保護酸化膜 5 aが形成される。 0 ° C. or more and 100 ° C. or less) is convenient for sharing the oxygen diffusion heat treatment. At this time, as shown in step (2), a protective oxide film 5a is formed on the surface of the bonded silicon single crystal thin film.
ま こ、エッチストップ層 6 'は酸素高濃度層として形成されるが、最終的には除去 されるものであって、 シリコン酸化層 2のような高い絶縁性は要求されない。 従つ て、エッチストップ層 6 'は、エッチング停止機能を十分に果たすことさえできれば こと足り、 その形成厚さ t b (図 1の⑥) は、 例えば 2 n m以上 5 0 n m以下とす ることが望ましい。 形成厚さが 2 n m未満の場合、 エッチング停止機能が不十分と なる場合があり、 5 0 n mを超える形成厚さは、 酸素拡散処理の長大化を招きやす くなる。 Here, the etch stop layer 6 ′ is formed as a high oxygen concentration layer, but is finally removed, and does not require the high insulating property of the silicon oxide layer 2. Therefore, it is sufficient that the etch stop layer 6 ′ can sufficiently perform the etching stop function, and the formed thickness tb (⑥ in FIG. 1) is, for example, 2 nm or more and 50 nm or less. desirable. When the formed thickness is less than 2 nm, the etching stop function may be insufficient, and when the formed thickness exceeds 50 nm, the oxygen diffusion treatment tends to be lengthened.
エッチストップ層 6 'は、最終的に S O I層 1 5として残すべき下地シリコン層へ エッチングが進展するのを確実に止めることができなければならない。 例えば、 図 2の①に示すように、 エッチストップ用イオン注入層 6を形成する際のイオン注入 側となるボンドゥエーハ 1の第一主表面 Jに、 パーティクル P等の異物が付着して いると、 その付着領域でイオン注入が妨げられ、 得られるエッチストップ層に多数 のピンホール 6 hを生じ、 ここからエッチング液が浸透して下地シリコン層が侵さ れてしまう可能性がある。 この場合、 ②に示すように、 ボンドゥエーハ (第二基板) 1の第一主表面 Jへのイオンの打ち込みと、 該第一主表 Jの洗浄とを交互に繰り返 して所定のドーズ量を注入する方法を採用することが有効である。 すなわち、 洗浄 によりパーティクル P等の異物を除去しながら、 ィオンの打ち込みを反復して行な
うと、 洗浄後のゥエーハ表面の全く同じ位置にパーティクル Pが再付着する可能性 が極めて小さいことから、ピンホール 6の発生確率を大幅に低減することができる。 また、 洗浄を行なう代わりに、 ボンドゥエーハ (第二基板) 1の第一主表面 Jへ のイオンの打ち込みを、 角度を変えながら繰り返す方法を採用してもよい。 すなわ ち、 イオンビームを第一主表面 Jに対して斜めに入射させることにより、 パーティ クル Pの下側にもイオンビームを回りこませることができる。 また、 そのイオンの 打ち込み角度又は方向を変えると、 パーティクル Pの影となる領域が第一主表面 J 上で変化しながらイオン打ち込みがなされる。 その結果、 イオン打ち込みされない 領域が減少し、 ピンホール 6の発生確率を大幅に低減することができる。 The etch stop layer 6 'must be able to reliably stop the etching from progressing to the underlying silicon layer that should ultimately remain as the SOI layer 15. For example, as shown in (2) of FIG. 2, if foreign matter such as particles P is attached to the first main surface J of the bond wafer 1 serving as the ion implantation side when forming the ion implantation layer 6 for etch stop, Ion implantation is hindered in the adhesion region, and a large number of pinholes 6 h are generated in the obtained etch stop layer, from which etchant may penetrate and the underlying silicon layer may be damaged. In this case, as shown in (2), the ion implantation into the first main surface J of the bond wafer (second substrate) 1 and the cleaning of the first main table J are alternately repeated to adjust the predetermined dose. It is effective to adopt an injection method. That is, the ion implantation is repeated while removing foreign matter such as particles P by washing. In this case, since the possibility of the particles P reattaching to the exact same position on the wafer surface after cleaning is extremely small, the probability of occurrence of pinholes 6 can be greatly reduced. Further, instead of performing the cleaning, a method of repeating the ion implantation into the first main surface J of the bond wafer (second substrate) 1 while changing the angle may be adopted. In other words, by making the ion beam obliquely incident on the first main surface J, the ion beam can also flow around the lower side of the particle P. When the ion implantation angle or direction is changed, the ion implantation is performed while the shadow area of the particle P changes on the first main surface J. As a result, the region not ion-implanted is reduced, and the probability of occurrence of pinholes 6 can be greatly reduced.
図 1に戻り、 このようにしてエッチストップ層 6 'が形成されれば、工程⑥に示す ように、 酸化膜 5 aをフッ酸により除去した後、 結合シリコン単結晶薄膜 5のェッ チストップ層 6 'よりも表層側の部分 8を、酸素濃度差に基づいて選択エッチングす ることにより、 結合シリコン単結晶薄膜を減厚する。 エッチング液としては、 アル カリ性溶液、 例えば N a O H、 K O Hあるいは T MA H (TetraMethyl Ammonium Hydroxide) 等の水溶液を用いることができる。 Returning to FIG. 1, if the etch stop layer 6 'is thus formed, the oxide film 5a is removed with hydrofluoric acid as shown in step (1), and then the etch stop layer of the combined silicon single crystal thin film 5 is formed. The portion 8 closer to the surface layer than 6 ′ is selectively etched based on the difference in oxygen concentration to reduce the thickness of the bonded silicon single crystal thin film. As the etching solution, an alkaline solution, for example, an aqueous solution such as NaOH, KOH or TMAH (TetraMethyl Ammonium Hydroxide) can be used.
エッチストップ層 6 'は前述の通りエッチストップ用イオン注入層 6に基づいて 形成されるものである。 エッチストップ用イオン注入層 6は、 ボンドゥエーハ (第 二基板) 1の貼り合わせ前に平坦性の良好なボンドウユーハ (第二基板) 1の主表 面 Jを基準として形成され、 また、 剥離用イオン注入層 4よりも浅い位置に形成さ れるため、 イオンの打ち込み深さのばらつきが生じにくい。 従って、 エッチストツ プ層 6 'は、鏡面研磨等により仕上げられた基板主表面の平坦性を反映した急峻かつ ピーク位置深さが一定に揃った酸素濃度プロファイル形状を有したものとなる。 そ の結果、 該酸素濃度プロファイル形状に対応して、 ゥエーハ内のみならずゥユーハ 間においても、 膜厚分布が極めて良好な S O I層 1 5を得ることができる。 具体的 には、 S O I層 1 5の平均厚さ t cが 1 0〜 5 0 n m程度の超薄膜に設定されてい
るにもかかわらず、 SO I層 1 5の膜厚均一性を、 同一ゥエーハ内の膜厚の標準偏 差値にて例えば 0. 4 nm以下に確保でき、 図 5に示すように、 同一仕様のゥエー ハ間の膜厚 t (= t 1, t 2, t 3) の標準偏差値 σ 2にて 2 n m以下に確保する こともできる。 特に、 S〇 I層 1 5が 20 nm以下 (例えば 10 nm) に超薄膜化 される場合でも、 ゥエーハ内及ぴゥエーハ間の膜厚バラツキを、 十分実用に耐える 範囲にまで軽減することが可能となる。 The etch stop layer 6 'is formed based on the etch stop ion implantation layer 6 as described above. The etch stop ion-implanted layer 6 is formed based on the main surface J of the bond wafer (second substrate) 1 having good flatness before bonding the bond wafer (second substrate) 1, Since it is formed at a position shallower than the layer 4, variations in ion implantation depth are unlikely to occur. Therefore, the etch stop layer 6 'has an oxygen concentration profile shape that is steep and has a uniform peak position depth reflecting the flatness of the main surface of the substrate finished by mirror polishing or the like. As a result, it is possible to obtain an SOI layer 15 having an extremely good film thickness distribution not only within the wafer but also between the wafers corresponding to the oxygen concentration profile shape. Specifically, the average thickness tc of the SOI layer 15 is set to an ultrathin film of about 10 to 50 nm. Despite this, the film thickness uniformity of the SOI layer 15 can be kept at, for example, 0.4 nm or less with the standard deviation of the film thickness within the same wafer, and the same specifications as shown in Fig. 5 The standard deviation σ 2 of the film thickness t (= t 1, t 2, t 3) between the wafers can be kept below 2 nm. In particular, even when the S〇I layer 15 is ultra-thin to 20 nm or less (for example, 10 nm), it is possible to reduce variations in film thickness within and between wafers to a range that can withstand practical use. It becomes.
上記選択エッチングによる減厚工程の後、 工程⑦に示すように、 SO I層 1 5上 に残留しているエッチストップ層 6,をエッチング除去することにより、 SO Iゥェ ーハ 50が得られ'る。エッチストップ層 6'は酸素高濃度層、例えば酸化シリコン層 であり、 弗酸を用いて簡単にエッチング除去できる。 また、 ドライエッチング (気 相エッチング) によりエッチストップ層 6'を除去してもよい。 After the step of reducing the thickness by the selective etching, as shown in step (1), the etch stop layer 6 remaining on the SOI layer 15 is removed by etching, so that the SOI wafer 50 is obtained. 'Ru. The etch stop layer 6 'is a high oxygen concentration layer, for example, a silicon oxide layer, and can be easily removed by etching using hydrofluoric acid. Further, the etch stop layer 6 'may be removed by dry etching (gas phase etching).
なお、 減厚工程の後 (エッチストップ層 6,を除去した後)、 SO I層 1 5の表面 をさらに平坦化する平坦化熱処理を行なうことができる。 この平坦化熱処理は、 ァ ルゴンガス等の不活性ガスや水素ガスあるいはこれらの混合ガス中にて 1 100〜 1200 °C程度の温度で 1〜 2時間程度の短時間で行なうことができ、 前述の結合 熱処理と兼ねて行なうことができる。 具体的には、 一般的なバッチ式の縦型炉ゃ横 型炉といったヒーター加熱式の熱処理炉を用いて行なうことができるほか、 ランプ 加熱等により熱処理を数秒から数分程度で完結する枚葉式 RT A装置を用いて行な うこともできる。 After the thickness reduction step (after removing the etch stop layer 6), a planarizing heat treatment for further planarizing the surface of the SOI layer 15 can be performed. This flattening heat treatment can be performed in an inert gas such as argon gas or a hydrogen gas or a mixed gas thereof at a temperature of about 1100 to 1200 ° C. for a short time of about 1 to 2 hours. Bonding can be performed together with heat treatment. Specifically, it can be performed using a heat treatment furnace with a heater such as a general batch type vertical furnace and a horizontal furnace, and a single wafer that completes the heat treatment in several seconds to several minutes by lamp heating or the like. It can also be performed using a RTA device.
また、エッチストップ層 6'は、エッチストップ用イオン注入層 6に基づいて形成 したものであるから、 前述の弗酸等によるエッチング除去後においても、 図 4に示 すように、 イオン注入時のダメージ層 15 aが若干残留している可能性がある。 そ こで、図 4に示すように、減厚工程の後、 SO I層 1 5の最表層部を熱酸化した後、 形成された熱酸化膜 1 5 sを弗酸等によりエッチング除去する犠牲酸化処理を行な うと、 上記のダメージ層 15 aを効果的に除去することができる。 このダメージ層
1 5 aは、 イオン注入量及び注入深さの小さいエッチストップ用イオン注入層 6の 痕跡として形成されるものであるから、 これを除去するための熱酸化膜 1 5 sも 5 n m以上 1 0 0 n m以下程度にごく薄く形成すれば十分である。 従って、 熱酸化膜 1 5 sの形成'除去が S O I層 1 5の膜厚分布に与える影響も小さくて済む。また、 このような犠牲酸化処理は、 最終的な S O I層 1 5の厚さを微調整する目的で行な うこともできる。 Further, since the etch stop layer 6 ′ is formed based on the ion implantation layer 6 for etch stop, as shown in FIG. Damage layer 15a may remain slightly. Therefore, as shown in FIG. 4, after the thickness reduction step, the outermost layer of the SOI layer 15 is thermally oxidized, and then the formed thermal oxide film 15 s is removed by etching with hydrofluoric acid or the like. By performing the oxidation treatment, the above-mentioned damaged layer 15a can be effectively removed. This damage layer Since 15a is formed as a trace of the ion implantation layer 6 for etching stop having a small ion implantation amount and implantation depth, the thermal oxide film 15s for removing this is also 5 nm or more. It is sufficient to form it as thin as 0 nm or less. Therefore, the influence of the formation and removal of the thermal oxide film 15 s on the thickness distribution of the SOI layer 15 can be small. Further, such a sacrificial oxidation process can be performed for the purpose of finely adjusting the final thickness of the SOI layer 15.
以上、 第一発明の実施形態を説明したが、 第一発明はこれに限定されるものでは なく、 特許請求の範囲の記載に基づく技術的範囲を逸脱しない限り、 種々の変形な いし改良を付加するこ ができる。 例えば、 図 6の工程①〜③に示すように、 ベー スウェーハ 7の側にのみシリコン酸化膜 2を形成するようにしてもよい (工程④以 降は図 1と同じ)。 また、図 7の工程①〜③に示すように、ベースウェーハ 7とボン ドゥエーハ 1との双方の貼り合わせ面(第一主表面 J , K)にシリコン酸化膜 2 a , 2 bを形成することもできる (工程④以降は図 1と同じ)。 Although the embodiment of the first invention has been described above, the first invention is not limited to this, and various modifications or improvements may be added without departing from the technical scope based on the description of the claims. You can do it. For example, as shown in steps (1) to (3) in FIG. 6, the silicon oxide film 2 may be formed only on the side of the base wafer 7 (the steps after step (1) are the same as in FIG. 1). Also, as shown in steps (1) to (3) in FIG. 7, the silicon oxide films 2a and 2b are formed on the bonding surfaces (first main surfaces J and K) of both the base wafer 7 and the bond wafer 1. (Steps 1 and 2 are the same as in Figure 1).
また、 エッチストップ層形成工程においては、 酸素イオンを用いて結合シリコン 単結晶薄膜中にエッチストップ用イオン注入層を形成することもできる。 図 8は、 その工程の一例を示す。 工程①は図 1と同一である。 そして、 工程②において、 酸 素イオンを用いてエッチストップ用イオン注入層 6 0を形成する。 エッチストップ 用イオン注入層 6 0は、 5 0 n m以上 3 0 0 n mの位置 (第二の深さ位置 d b ) に 酸素濃度のピーク位置が生ずるように形成するのがよい。 また、 イオン注入量は、 1 X 1 0 1 5/ c m 2〜4 X 1 0 1 7/ c m 2とするのがよい。 Further, in the etch stop layer forming step, an ion implantation layer for etch stop can be formed in the bonded silicon single crystal thin film using oxygen ions. FIG. 8 shows an example of the process. Step (2) is the same as in FIG. Then, in the step (2), the ion implantation layer 60 for etching stop is formed using oxygen ions. The ion implantation layer 60 for etch stop is preferably formed such that a peak position of the oxygen concentration occurs at a position of 50 nm or more and 300 nm (second depth position db). Further, the ion implantation amount is preferably set to 1 × 10 15 / cm 2 to 4 × 10 17 / cm 2 .
この方法によると、 酸素イオン注入により、 エッチストップ用イオン注入層 6 0 を最初から酸素高濃度層として形成できる利点がある。 ただし、 シリコンと酸素と の化学的結合を強めて、 選択エッチング性の良好なエッチストップ層を得るには、 エッチストップ用イオン注入層 6 0に熱処理を施すことが望ましい。 この熱処理温 度は、 9 0 0〜 1 3 0 0 °Cの範囲で行なうのがよい。 9 0 0 °C以下では選択エッチ
ング性改善効果が小さく、 1 3 0 0 °Cを超えると金属汚染ゃスリップ転位発生の問 題を生ずる。 例えば、 該熱処理は、 工程⑤に示すように、 図 1の酸素拡散熱処理と 同じ 7 0 0〜1 0 0 0 °Cで、 単独で行なうことができる。 このとき、 熱処理雰囲気 は、 不活性ガス (A r ) 雰囲気とすることもできるし、 エッチストップ用イオン注 入層 6 0にさらに酸素を濃化するために、酸素含有雰囲気を用いた酸素拡散処理(酸 素のいわば追加拡散処理である) としてもよい。 他方、 上記熱処理を、 剥離工程の 終了後に行う結合熱処理、 又は該結合熱処理に先立ちそれよりも低温で実施される 前述の表面保護酸化熱処理に兼用することもできる。 この場合、 当然、 図 8におい て、 工程⑤に示す酸素拡散熱^理を省略してもよい。 なお、 工程⑥以降は図 1と同 じである。 According to this method, there is an advantage that the ion implantation layer 60 for etch stop can be formed as a high oxygen concentration layer from the beginning by oxygen ion implantation. However, in order to strengthen the chemical bond between silicon and oxygen and obtain an etch stop layer having good selective etching properties, it is desirable to perform heat treatment on the ion implantation layer 60 for etch stop. This heat treatment temperature is preferably in the range of 900 to 130 ° C. Selective etch below 900 ° C If the effect of improving the durability is small, and exceeds 130 ° C., a problem of metal contamination ゃ the occurrence of slip dislocation occurs. For example, the heat treatment can be performed alone at 700 to 100 ° C., which is the same as the oxygen diffusion heat treatment of FIG. At this time, the heat treatment atmosphere may be an inert gas (Ar) atmosphere, or an oxygen diffusion treatment using an oxygen-containing atmosphere to further enrich oxygen in the ion implantation layer 60 for etch stop. (So-called additional diffusion treatment of oxygen). On the other hand, the above heat treatment can also be used for the bonding heat treatment performed after the peeling step is completed or the above-described surface protection oxidation heat treatment performed at a lower temperature prior to the bonding heat treatment. In this case, in FIG. 8, the oxygen diffusion thermal treatment shown in the step (2) may be omitted. Step 1 and subsequent steps are the same as in Figure 1.
また、 酸素を捕獲する結晶欠陥密度を高めるため、 図 9に示すように、 水素ィォ ン、 希ガスイオン、 又はシリコンイオンの少なくとも 1種類を用いて予備イオン注 入層 ·6形成し、 さらにその予備イオン注入層 6に酸素イオンを打ち込むことにより エッチストップ用イオン注入層 6 0とすることもできる。 この後、 さらに酸素拡散 熱処理を行ってもよレ、。 In addition, in order to increase the density of crystal defects that capture oxygen, as shown in FIG. 9, a preliminary ion implantation layer 6 is formed using at least one of hydrogen ion, rare gas ion, and silicon ion. By implanting oxygen ions into the preliminary ion implantation layer 6, an ion implantation layer 60 for etch stop can be formed. After that, oxygen diffusion heat treatment may be further performed.
さらに、 エッチストップ層形成工程においては、 ゲルマニウムイオンを用いて結 合シリコン単結晶薄膜中にエッチス トップ用ィオン注入層を形成することもできる。 エッチストップ用イオン注入層はシリコンーゲルマニウム層となり、 特定のエッチ ング液に対するシリコン層へのエッチストップ層として直ちに機能しうる。 シリコ ンーゲルマニウム層に対してシリコン層を選択的にエッチングするためのエツチン グ液としては、 Κ Ο Ηと K 2 C r 2 0 7とプロパノールとの混合溶液が適当である(参 考文献; Applied Physics Letters, 56 (1990) , 373 - 375)。 また、 シリコンーゲ ルマニウム層からなるエッチストップ層は、 S iに対して S i G eを選択エツチン グするためのエッチング液を用いて除去でき、 具体的には、 H Fと H 2 0 2と C H 3 C O〇 Hとの混合溶液を用いるこ とができる (参考文献 ; Journal of
Electrochemical Society, 138 (1991) 202-204)。 また、 ドライエッチングを用い て選択エッチングを行なうことも可能である。 Further, in the etch stop layer forming step, the ion stop layer for etch stop can be formed in the bonded silicon single crystal thin film using germanium ions. The etch stop ion implant layer becomes a silicon-germanium layer and can immediately function as an etch stop layer to the silicon layer for a particular etchant. The Etsuchin grayed solution for selectively etching the silicon layer with respect to silicon Hmm germanium layer, a mixed solution of kappa Omicron Eta and K 2 C r 2 0 7 and propanol are suitable (bibliography; Applied Physics Letters, 56 (1990), 373-375). Furthermore, an etch stop layer formed of Shirikonge Rumaniumu layer, S i S i G e can removed using an etching solution for selectively Etsuchin grayed respect, specifically, HF and H 2 0 2 and CH 3 A mixed solution with CO〇H can be used. Electrochemical Society, 138 (1991) 202-204). Further, selective etching can be performed by using dry etching.
(実施の形態 2 ) (Embodiment 2)
図 1 1は第二発明に係る S O Iゥエーハの製造方法の基本的な実施形態を説明 するものである。 なお、 実施の形態 1と共通する工程も多いので、 可能な変形態様 も含め、 実施の形態 1と共通する部分についての詳細な説明は省略し、 相違点につ いて説明する。 まず、 第一基板としてのベースウェーハ 7 (工程③参照) と、 シリ コン単結晶よりなる第二基板としてのボンドゥエーハ 1 (工程①参照) とを用意す る。 ここでは、 ポンドゥエーハ 2の'第一主表面 J側に絶縁膜としてのシリコン酸化 膜 2を形成している。 このシリコン酸化膜 2の形成は、 例えば、 ウエット酸化によ り形成することができるが、 C V D (Chemical Vapor Deposition) 等の方法を採用 することも可能である。 シリコン酸化膜の膜厚 t Xは、 例えば MO S— F E T等の 絶縁層とじて使用されることを考慮して、 5 0 n m以上 2 Ai m以下程度の値とする。 なお、 本実施形態においては、 ベースウェーハ 7 (第一基板) もシリコン単結晶基 板としているが、 これを石英基板やサファイア基板などの絶縁性基板や、 S i C、 G a A s 、 I n Pなどの化合物半導体基板とすることも可能である。 また、 シリコ ン酸化膜 2の代わりに、 シリコン窒化膜ゃシリコン酸化窒化膜などを絶縁膜として 形成することもできる。 FIG. 11 illustrates a basic embodiment of a method for manufacturing an SOI wafer according to the second invention. Since there are many steps common to the first embodiment, detailed description of portions common to the first embodiment including possible modifications will be omitted, and differences will be described. First, a base wafer 7 as a first substrate (see step ③) and a bond wafer 1 as a second substrate made of a silicon single crystal (see step ①) are prepared. Here, a silicon oxide film 2 as an insulating film is formed on the 'first main surface J side of the pondu wafer 2. The silicon oxide film 2 can be formed by, for example, wet oxidation, but it is also possible to adopt a method such as CVD (Chemical Vapor Deposition). The thickness t X of the silicon oxide film is set to a value of about 50 nm or more and 2 Aim or less in consideration of the fact that the silicon oxide film is used together with an insulating layer such as MIS-FET. In this embodiment, the base wafer 7 (first substrate) is also a silicon single crystal substrate. However, this may be an insulating substrate such as a quartz substrate or a sapphire substrate, or a SiC, GaAs, I It is also possible to use a compound semiconductor substrate such as nP. Further, instead of the silicon oxide film 2, a silicon nitride film / silicon oxynitride film or the like can be formed as an insulating film.
そして、 工程①において、 ボンドゥエーハ 1の第一主表面 (貼り合せ面) Jから シリコン酸化膜 2を通して水素イオンを打ち込むことにより、 S O I層形成厚さに 対応した深さ位置 (ただし、 表面にシリコン酸化膜 2が形成される場合は、 そのシ リコン酸化膜 2を除いた深さで表す) d bにエッチストップ用ィォン注入層 6を形 成する。 本実施形態においては、 最終的に得るべき S O I層 1 5 (工程⑥) の平均 厚さ t cが 1 0 〜 5 0 n m程度に設定されるが、 エッチストップ用イオン注入層 6 は、 5 0 〜 3 0 0 n mの深さ位置 d bに水素濃度のピーク位置が生ずるように形成
するのがよい。 この深さ位置 d bは、 最終的に得られる SO I層 1 5の厚さに対応 するものである。 なお、 上記深さ位置 d bにエッチストップ用イオン注入層 6を形 成するためのイオン注入のエネルギーは、 水素イオンを用い、 かつシリコン酸化膜 の膜厚 t Xを 50 nmに設定する場合、 5 k e V以上 40 e V以下程度に調整する のがよい。 Then, in step (1), hydrogen ions are implanted from the first main surface (bonding surface) J of the bond wafer 1 through the silicon oxide film 2 to a depth position corresponding to the SOI layer formation thickness (however, silicon oxide is applied to the surface). In the case where the film 2 is formed, it is represented by a depth excluding the silicon oxide film 2). In the present embodiment, the average thickness tc of the SOI layer 15 (process 1) to be finally obtained is set to about 10 to 50 nm, but the ion implantation layer 6 for etch stop is 50 to 50 nm. Formed so that a hydrogen concentration peak position occurs at a depth position db of 300 nm Good to do. This depth position db corresponds to the thickness of the SOI layer 15 finally obtained. The ion implantation energy for forming the etch stop ion implantation layer 6 at the depth position db is 5 when hydrogen ions are used and the thickness tX of the silicon oxide film is set to 50 nm. It is better to adjust to keV or more and about 40 eV or less.
エッチストップ用イオン注入層 6を形成する際のイオン注入量は、 1 X 1015/ cm2〜4 X 1016 cm2とするのがよい。 1 X 1015/cm2未満では、 後述の エッチス トップ層 6' (工程②) を形成するためのダメージの形成が不完全となり、 十分なエッチス トップ効果を有する酸素^濃度層が得られなくなる。 また、 イオン 注入量が 4 X 1016Zc m2を超えると、 エッチストップ用イオン注入層 6におい て結合シリコン単結晶薄膜 5の望まざる剥離が生ずるおそれがある。 The amount of ion implantation when forming the ion implantation layer 6 for etch stop is preferably 1 × 10 15 / cm 2 to 4 × 10 16 cm 2 . If it is less than 1 × 10 15 / cm 2 , formation of damage for forming an etch stop layer 6 ′ (process (1)) described later will be incomplete, and an oxygen concentration layer having a sufficient etch stop effect will not be obtained. If the ion implantation amount exceeds 4 × 10 16 Zcm 2 , undesired peeling of the bonded silicon single crystal thin film 5 may occur in the ion implantation layer 6 for etching stop.
エッチストップ用イオン注入層 6を形成するためのイオン種は、 該エッチストッ プ用イオン注入層 6を、 どのような方法により酸素高濃度層よりなるエッチストツ プ層 6,とするかに応じて種々選択することができる。 例えば、水素イオン、希ガス (He、 Ne、 Ar、 Kr、 Xe) イオン、 シリコンイオン及び酸素イオンよりな るイオン群から選ばれる少なくとも 1種類を用いることができる。 図 1 1の工程で は、 水素イオンを用いている。 これらのイオン種は、 主としてボンドゥエーハ (第 二基板) 1中に、 酸素を捕獲するための結晶欠陥 (ダメージ) を形成する働きをな す。 The ion species for forming the etch stop ion implanted layer 6 may vary depending on the method used to form the etch stop ion implanted layer 6 as an etch stop layer 6 composed of a high oxygen concentration layer. You can choose. For example, at least one selected from the group consisting of hydrogen ions, rare gas (He, Ne, Ar, Kr, and Xe) ions, silicon ions, and oxygen ions can be used. In the process of FIG. 11, hydrogen ions are used. These ion species mainly serve to form crystal defects (damage) in the bondue (second substrate) 1 to capture oxygen.
次に、 工程②に示すように、 エッチス トップ用イオン注入層 6に向けて酸素を拡 散させる酸素拡散工程を行なうことにより、 該エッチストップ用イオン注入層 6の 酸素濃度を高めてエッチストップ層 6'を形成する (エッチストップ層形成工程)。 すでに、 水素イオンによるイオン注入により、 一定濃度の結晶欠陥が、 エッチスト ップ用イオン注入層 6の形で集中形成されている。 そして、 ゥエーハ表面から拡散 してきた酸素は、 該エッチス トップ用イオン注入層 6に形成された結晶欠陥 (ダメ
一ジ)に捕獲され、酸素高濃度層よりなるエッチストップ層 6 'に容易に形成できる。 この処理は、 一種の内部酸化処理であるともいえる。 エッチストップ層形成工程に おける酸素拡散工程は、 実施の形態 1と同様に実施できる。 Next, as shown in step (1), an oxygen diffusion step of diffusing oxygen toward the ion implantation layer for etch stop 6 is performed, thereby increasing the oxygen concentration of the ion implantation layer for etch stop 6 to increase the oxygen concentration of the etching stop layer. 6 ′ is formed (etch stop layer forming step). Already, by ion implantation with hydrogen ions, a certain concentration of crystal defects are concentratedly formed in the form of the ion implantation layer 6 for etch stop. Oxygen diffused from the wafer surface is subjected to crystal defects (damaged) formed in the etch stop ion implantation layer 6. It can be easily formed on the etch stop layer 6 'composed of a high oxygen concentration layer. This treatment can be said to be a kind of internal oxidation treatment. The oxygen diffusion step in the etch stop layer forming step can be performed in the same manner as in the first embodiment.
上記のようにエッチストップ層 6 'を形成したボンドゥエーハ 1とべ一スウェー ノヽ 7とは、 洗浄液にて洗浄される。 次に、 工程③に示すように、 両ゥエーハ 1 , 7 をシリコン酸化膜 2の形成側 (すなわち第一主表面 J , K側) にて貼り合わせ、 さ らに、 8 0 0 °C〜 1 2 5 0 °Cにて結合熱処理を行なう。 次に工程④に示すように、 エッチストップ層 6 'を含んだ S O I層となるべき結合シリコン単結晶薄膜 5を残 して、 ボンドゥエーハ 1を減厚する。 具体的にほ、エッチストップ層 6,の上にエツ チング用のシリコン層 8を 0 . 1〜 1 0 / m程度残して、 ボンドゥエーハ 1を平面 研削盤等により機械研削し、 必要に応じてさらに研磨する。 その後、 工程⑤に示す ように、エッチング用のシリコン層 8を選択エッチングによりエッチストップ層 6 ' の位置までェッチバックする。 The bond wafer 1 and the base wafer 7 on which the etch stop layer 6 'is formed as described above are cleaned with a cleaning liquid. Next, as shown in step (3), the wafers (1) and (7) are bonded together on the side where the silicon oxide film 2 is formed (that is, on the first main surfaces J and K sides). A bonding heat treatment is performed at 250 ° C. Next, as shown in step (2), the bond wafer 1 is reduced while leaving the bonded silicon single crystal thin film 5 to be the SOI layer including the etch stop layer 6 '. Specifically, the bond silicon wafer 8 is mechanically ground using a surface grinder or the like while leaving a silicon layer 8 for etching at about 0.1 to 10 / m on the etch stop layer 6, and further, if necessary. Grind. Thereafter, as shown in step (2), the silicon layer 8 for etching is etched back to the position of the etch stop layer 6 'by selective etching.
エッチストップ層 6 'は酸素高濃度層として形成される力 S、最終的には除去される ものであって、 シリコン酸化層 2のような完全な絶縁性は要求されない。 従って、 エッチストップ層 6,は、エッチング停止機能を十分に果たすことさえできればこと 足り、 その形成厚さ t bは、 例えば 2 n m以上とすることが望ましい。 形成厚さが 2 n m未満の場合、 エツチング停止機能が不十分となる場合がある。 また、 エッチ ストップ層 6 'は、 図 2の②に示すように、 ここでもボンドゥエーハ (第二基板) 1 の第一主表面 Jへのイオンの打ち込みと、 該第一主表 Jの洗浄とを交互に繰り返し て所定のドーズ量を注入する方法を採用することが有効である。 また、 洗浄を行な う代わりに、 ボンドウヱーハ (第二基板) 1の第一主表面 Jへのイオンの打ち込み を、 角度を変えながら繰り返す方法を採用してもよい。 The etch stop layer 6 ′ is a force S formed as a high oxygen concentration layer, which is ultimately removed, and does not require complete insulation like the silicon oxide layer 2. Accordingly, it is sufficient that the etch stop layer 6 can sufficiently fulfill the etching stop function, and its formed thickness tb is desirably, for example, 2 nm or more. If the formed thickness is less than 2 nm, the etching stopping function may be insufficient. In addition, as shown in FIG. 2A, the etch stop layer 6 ′ also performs the ion implantation into the first main surface J of the bond wafer (second substrate) 1 and the cleaning of the first main table J again. It is effective to adopt a method in which a predetermined dose is injected alternately and repeatedly. Instead of performing the cleaning, a method of repeating the ion implantation into the first main surface J of the bond wafer (second substrate) 1 while changing the angle may be adopted.
図 1 1に戻り、 このようにしてエッチストップ層 6 'が形成されれば、工程⑤に示 すように、結合シリコン単結晶薄膜 5のエッチストップ層 6 'よりも表層側の部分 8
を、 酸素濃度差に基づいて選択エッチングすることにより、 結合シリコン単結晶薄 膜を減厚する。 エッチング液としては、 アルカリ性溶液、 例えば NaOH、 KOH あるいは TMAH (TetraMethyl Ammonium Hydroxide) 等の水溶液を用いることが できる。 Returning to FIG. 11, if the etch stop layer 6 ′ is formed in this way, as shown in step 部分, the portion 8 of the bonded silicon single crystal thin film 5 closer to the surface layer than the etch stop layer 6 ′ Is selectively etched based on the oxygen concentration difference to reduce the thickness of the bonded silicon single crystal thin film. As the etching solution, an alkaline solution, for example, an aqueous solution such as NaOH, KOH or TMAH (TetraMethyl Ammonium Hydroxide) can be used.
エッチストップ層 6'は前述の通りエッチストップ用イオン注入層 6に基づいて 形成されるものである。 エッチストップ用イオン注入層 6は、 1 0〜50 nm程度 の SO I層 1 5の平均厚さ t cに対応した浅い位置に形成されるため、 イオンの打 ち込み深さのばらつきが生じにくレ、。従って、エッチストップ層 6,は、比較的急峻 でピーク位置深さが一定に揃った酸素濃度プロファィノレ形状を有したものとなる。 その結果、 該酸素濃度プロファイル形状に対応して、 ゥエーハ内のみならずゥエー ハ間においても、 膜厚分布が極めて良好な SO I層 1 5を得ることができる。 具体 的には、 SO I層 1 5の平均厚さ t cが 10〜5011 m程度の超薄膜に設定されて いるにもかかわらず、 得られる SO I層 1 5の膜厚均一性を、 同一ゥヱ一ハ内の膜 厚の標準偏差値にて例えば 0. 4 nm以下に確保でき、 図 5に示すように、 同一仕 様のゥエーハ間の膜厚 t c (= t 1, t 2, t 3) の標準偏差値 σ 2にて 2 nm以 下に確保することもできる。 特に、 SO I層 7が 20 nm以下 (例えば 1 0 n m) に超薄膜化される場合でも、 ゥエーハ内及びゥヱーハ間の膜厚バラツキを、 十分実 用に耐える範囲にまで軽減することが可能となる。 The etch stop layer 6 ′ is formed based on the etch stop ion implantation layer 6 as described above. Since the etch stop ion implantation layer 6 is formed at a shallow position corresponding to the average thickness tc of the SOI layer 15 of about 10 to 50 nm, the ion implantation depth does not easily vary. Les ,. Therefore, the etch stop layer 6 has an oxygen concentration profile shape which is relatively steep and has a uniform peak position depth. As a result, an SOI layer 15 having an extremely good film thickness distribution can be obtained not only within the wafer but also between the wafers corresponding to the oxygen concentration profile shape. Specifically, even though the average thickness tc of the SOI layer 15 is set to be an ultrathin film of about 10 to 5011 m, the obtained film thickness uniformity of the SOI layer 15 is the same. The standard deviation of the film thickness within a wafer can be secured, for example, to 0.4 nm or less. As shown in Fig. 5, the film thickness between wafers of the same specification tc (= t1, t2, t3) ) Can be secured to 2 nm or less with the standard deviation σ 2 of. In particular, even when the SOI layer 7 is ultra-thin to 20 nm or less (for example, 10 nm), it is possible to reduce the variation in film thickness within the wafer and between wafers to a range that can sufficiently withstand practical use. Become.
次に、 工程⑥に示すように、 エッチストップ層 6'をエッチングにより除去する。 エッチストップ層 6'は、酸素高濃度層、例えば酸化シリコン層であり、弗酸を用い て簡単にエッチング除去できる。 また、 ドライエッチング (気相エッチング) によ りエッチストップ層 6,を除去してもよい。 なお、 エッチストップ層 6'を除去した 後、 実施の形態 1と同様の SO I層 1 5の表面をさらに平坦化する平坦化熱処理を 行なうことができる。 Next, as shown in step (2), the etch stop layer 6 'is removed by etching. The etch stop layer 6 'is a high oxygen concentration layer, for example, a silicon oxide layer, and can be easily removed by etching using hydrofluoric acid. Further, the etch stop layer 6 may be removed by dry etching (vapor phase etching). After removing the etch stop layer 6 ′, a flattening heat treatment for further flattening the surface of the SOI layer 15 similar to the first embodiment can be performed.
上記の実施態様では、 工程②の酸素拡散熱処理の後で、 工程③の貼り合せ及び結
合熱処理を行ったが、工程①にてエッチストップ用イオン注入層 6 'を形成後、酸素 拡散熱処理を行わずに工程③の貼り合せ及び結合熱処理を実施し、 さらに工程④の 研削 ·研磨による減厚工程を行なった後、 工程②と同様の酸素拡散熱処理を行うよ うにしてもよい。 また、 図 1 1の工程⑥の後、 S O I層 1 5の最表層部を熱酸化し た後、 形成された熱酸化膜 1 5 sを弗酸等によりエッチング除去する犠牲酸化処理 を行なうことができる。 In the above embodiment, after the oxygen diffusion heat treatment in step (1), the bonding and bonding in step (3) are performed. Synthetic heat treatment was performed, but after forming the ion implantation layer 6 'for etch stop in step (1), bonding and bonding heat treatment in step (3) was performed without performing oxygen diffusion heat treatment, and grinding and polishing in step (2) After performing the thickness reducing step, the same oxygen diffusion heat treatment as in step 1 may be performed. After the step (1) in FIG. 11, a sacrificial oxidation process of thermally removing the outermost layer of the SOI layer 15 and then removing the formed thermal oxide film 15 s with hydrofluoric acid or the like may be performed. it can.
以上、 第二発明の実施形態を説明したが、 第二発明はこれに限定されるものでは なく、 特許請求の範囲の記載に基づく技術的範囲を逸脱しない限り、 種々の変形な いし改良を付加することができる。 例えば、 ベースウェーハ 7の側にのみシリコン 酸化膜 3を形成するようにしてもよいし、 ベースウェーハ 7とポンドゥエーハ 1と の双方の貼り合わせ面にシリコン酸化膜を形成することもできる。 Although the embodiment of the second invention has been described above, the second invention is not limited to this, and various modifications or improvements may be added without departing from the technical scope based on the description of the claims. can do. For example, the silicon oxide film 3 may be formed only on the side of the base wafer 7, or the silicon oxide film may be formed on the bonding surfaces of both the base wafer 7 and the pondu wafer 1.
また、 エッチス トップ層形成工程においては、 酸素イオンを用いて結合シリコン 単結晶薄膜中にエッチストップ用イオン注入層を形成することもできる。この場合、 図 1 1の工程①において、 酸素イオンを用いてエッチストップ用イオン注入層 6を 形成する。 エッチストップ用イオン注入層 6は、 5 0 〜 3 0 0 n mの深さ位置 d b に酸素濃度のピーク位置が生ずるように形成するのがよい。また、ィオン注入量は、 1 X 1 0 1 5/ c m 2〜 4 X 1 0 1 7Z c m 2とするのがよい。 In the etch stop layer forming step, an ion implantation layer for etch stop can also be formed in the bonded silicon single crystal thin film using oxygen ions. In this case, in step (1) of FIG. 11, the ion implantation layer 6 for etch stop is formed using oxygen ions. The etch stop ion implanted layer 6 is preferably formed such that a peak position of the oxygen concentration occurs at a depth position db of 50 to 300 nm. Further, the ion implantation amount is preferably set to 1 × 10 15 / cm 2 to 4 × 10 17 Z cm 2 .
酸素イオン注入により、 十分な酸素濃度を有するエッチストップ用イオン注入層 6が形成できる場合は、 工程②の酸素拡散熱処理は省略できる。 また、 酸素雰囲気 に代えて、 アルゴンなどの不活性ガス雰囲気で熱処理を行うこともできる。 他方、 酸素拡散熱処理を実施すれば、 エッチス トップ用ィオン注入層 6の酸素濃度をさら に高めつつ、 これをエッチストップ層 6,に転化させることができる。すなわち、酸 素イオン注入と酸素拡散熱処理とを併用することによって、 エッチス トップ層 6 , の酸素濃度プロファイルを、 よりピーク酸素濃度が高く急峻なものとすることがで き、 ひいては結合シリコン単結晶層 5を減厚するための選択エッチング性を高める
ことができる。 In the case where the ion implantation layer 6 for etching stop having a sufficient oxygen concentration can be formed by oxygen ion implantation, the oxygen diffusion heat treatment in the step (2) can be omitted. In addition, the heat treatment can be performed in an inert gas atmosphere such as argon instead of the oxygen atmosphere. On the other hand, if the oxygen diffusion heat treatment is performed, the oxygen concentration can be converted into the etch stop layer 6 while further increasing the oxygen concentration of the ion implantation layer 6 for etch stop. That is, by using the oxygen ion implantation and the oxygen diffusion heat treatment together, the oxygen concentration profile of the etch stop layer 6 can be made sharper with a higher peak oxygen concentration and, consequently, the combined silicon single crystal layer. 5 Selective etchability to reduce thickness be able to.
いずれの場合も、 酸素イオン注入後の熱処理は、 注入された酸素イオンとシリコ ン原子との反応を促し、ェッチス トップ層 6 'を安定化させて選択ェッチング効果を 高める働きもなす。 なお、 工程②の形の熱処理を省略する場合は、 工程③の結合熱 処理が、 該熱処理も兼用することになる。 In any case, the heat treatment after the oxygen ion implantation promotes the reaction between the implanted oxygen ions and the silicon atoms, stabilizes the etch stop layer 6 ′, and also enhances the selective etching effect. If the heat treatment in step (2) is omitted, the bonding heat treatment in step (3) also serves as the heat treatment.
また、 酸素を捕獲する結晶欠陥密度を高めるため、 水素イオン、 ヘリウムイオン 及びアルゴンイオンのいずれかを用いて予備イオン注入し、 さらにその予備イオン 注入層に酸素イオンを打ち込むことにより最終的なエッチストップ用イオン注入層 とすることもできる。 ' In addition, in order to increase the density of crystal defects that capture oxygen, preliminary ions are implanted using any one of hydrogen ions, helium ions, and argon ions, and oxygen ions are implanted into the preliminary ion implanted layer to ultimately stop etching. It can also be used as an ion implantation layer. '
次に、 ボンドゥエーハ 1の減厚工程を、 例えば特許第 2 6 0 8 3 5 1号に開示さ れた周知の E L T R AN (商標名) 法にて行なうこともできる。 図 1 2に、 その例 を示す。 まず、 工程①に示すように、 ボンドゥエーハ 1の第一主表面側に周知の陽 極化成処理により多孔質シリコン層 3 1を形成後、 該多孔質シリコン層 3 1上に S O I層となるべきシリコンェピタキシャル層 3 7を気相成長する。 さらに、 このシ リコンェピタキシャル層 3 7の表面にシリコン酸化膜 2を形成し、 その表面側から イオン注入することにより、 エッチス トップ用イオン注入層を形成し、 さらに酸素 拡散熱処理によりエッチストップ層 6 'となす。そして、シリコン酸化膜 2の表面と ベースゥヱーハ 7とを貼り合わせた後、 結合熱処理工程を行なう。 次に、 工程②に 示すように、 ボンドゥエーハ 1の多孔質シリコン層 3 1よりも上に位置する部分を 平面研削等により除去または、 多孔質層に流体を噴射して剥離する。 そして、 工程 ③に示すように、 残存する多孔質シリコン層 3 1と、 シリ コンェピタキシャ^ /層 3 7のエッチストップ層 6 'よりも上の部分を選択エッチングする。以降の工程④及び ⑤は、 図 1 1の工程⑤及び⑥と同様である。 なお、 E L T R AN法を用いる場合に おいても、エッチストップ層 6 'を形成する酸素拡散熱処理は、結合熱処理工程の後 に、 多孔質シリコン層のみを除去し、 シリコンェピタキシャル層 3 7を露出させた
状態で行なうこともできる。 Next, the step of reducing the thickness of the bondue wafer 1 can be performed, for example, by the well-known ELTRAN (trade name) method disclosed in Japanese Patent No. 2608351. Figure 12 shows an example. First, as shown in step (1), after a porous silicon layer 31 is formed on the first main surface side of the bond wafer 1 by a well-known anodizing treatment, silicon to be an SOI layer is formed on the porous silicon layer 31. The epitaxial layer 37 is grown in vapor phase. Further, a silicon oxide film 2 is formed on the surface of the silicon epitaxial layer 37, and ions are implanted from the surface thereof to form an ion implantation layer for etch stop. ' Then, after bonding the surface of the silicon oxide film 2 and the base wafer 7, a bonding heat treatment step is performed. Next, as shown in step (2), the portion of the bond wafer 1 located above the porous silicon layer 31 is removed by surface grinding or the like, or a fluid is sprayed on the porous layer to peel it off. Then, as shown in step (3), the remaining porous silicon layer 31 and a portion of the silicon epitaxial layer / layer 37 above the etch stop layer 6 'are selectively etched. Subsequent steps ④ and ⑤ are the same as steps ⑤ and の in FIG. Even in the case of using the ELTRAN method, the oxygen diffusion heat treatment for forming the etch stop layer 6 ′ removes only the porous silicon layer after the bonding heat treatment step and exposes the silicon epitaxial layer 37. Let It can be performed in a state.
(実施の形態 3 ) (Embodiment 3)
図 1 3は第三発明に係わる S O I ゥエーハの製造方法の基本的な実施形態を説明 するものである。なお、実施の形態 1及び実施の形態 2と共通する工程も多いので、 可能な変形態様も含め、 実施の形態 1及び実施の形態 2と共通する部分についての 詳細な説明は省略し、 相違点について説明する。 まず工程③に示すように、 第一基 板としてのベ一スウェーハ 7と、 工程①に示すシリコン単結晶からなる第二基板と してのボンドゥエーハ 1とを用意する。 ここでは、 工程①に示すように、 ボンドウ エーハ 1の第一主表面 J側に絶縁膜としてのシリコン酸化膜 2を形成し'ている。 こ のシリコン酸化膜 2の形成は、 例えば、 ウエット酸化やドライ酸化により形成する ことができるが、 C V D (Chemical Vapor Deposition) 等の方法を採用することも 可能である。 シリコン酸化膜の膜厚は、 例えば MO S - F E T等の絶縁層として使 用されることを考慮して、 5 0 n m以上 2 // m '以下程度の値とする。 なお、 本実施 形態においては、 ベ一スウェーハ 7 (第一基板) もシリコン単結晶基板としている 1 これを石英基板やサファイア基板などの絶縁性基板や、 S i C、 G a A s、 I n Pなどの化合物半導体基板とすることも可能である。 また、 シリコン酸化膜 2の 代わりに、 シリコン窒化膜ゃシリコン酸化窒化膜などを絶縁膜として形成すること もできる。 なお、 ベースウェーハ 7に絶縁性基板を用いる場合には、 シリコン酸化 膜 2の形成を省略する場合もある。 FIG. 13 illustrates a basic embodiment of a method for manufacturing an SOI wafer according to the third invention. In addition, since many steps are common to the first and second embodiments, detailed description of portions common to the first and second embodiments, including possible modifications, is omitted, and differences are described. Will be described. First, as shown in step (3), a base wafer 7 as a first substrate and a bond wafer 1 as a second substrate made of a silicon single crystal shown in step (2) are prepared. Here, as shown in step (1), a silicon oxide film 2 as an insulating film is formed on the first main surface J side of the bond wafer 1. This silicon oxide film 2 can be formed by, for example, wet oxidation or dry oxidation, but it is also possible to adopt a method such as CVD (Chemical Vapor Deposition). The thickness of the silicon oxide film is set to a value of 50 nm or more and 2 // m 'or less in consideration of being used as an insulating layer of, for example, MOSS-FET. In this embodiment, the base wafer 7 (first substrate) is also a single crystal silicon substrate. 1 This may be an insulating substrate such as a quartz substrate or a sapphire substrate, or a SiC, GaAs, In It is also possible to use a compound semiconductor substrate such as P. Also, instead of the silicon oxide film 2, a silicon nitride film / silicon oxynitride film or the like can be formed as an insulating film. When an insulating substrate is used as the base wafer 7, the formation of the silicon oxide film 2 may be omitted.
そして、 工程①に示すように、 シリコン酸化膜 2の主表面に、 後述のパターン層 2 0となるべきパターン形成用層 2 1を所定の厚さとなるように C V D等にて形成 する。 このパターン形成用層 2 1は、 該パターン形成用層 2 1と積層界面をなす層 がシリコン (ボンドゥエーハ) や酸化シリコン等のシリコン酸化物 (絶縁膜) にて 構成されることなどを考慮して、 例えば、 シリコン窒化膜にて構成するのがよい。 このようにシリコン窒化膜をパターン形成用層 2 1として C V D等にて形成するこ
とで、 その表面をよりよく第一主表面 Jの良好な平坦性を反映したものとすること ができる。 さらに、 後述する、 パターン形成用層 2 1を基に形成されるパターン層 2 0を除去する際にも、 熱燐酸にて簡便に確実にパターン層のみエッチング除去す ることができる。 また、 パターン形成用層 2 1としては、 シリコン窒化膜のほか、 シリコン酸化膜やレジス ト膜を用いることもできる。 このようにパターン形成用層 2 1を形成した後、 ボンドゥエーハ 1の第一主表面 J、 本実施形態ではパターン形 成用層 2 1に加えてシリコン酸化膜 2が形成された第一主表面 Jに、 例えば水素ィ オンビームを照射することにより水素イオンを打ち込み、 剥離用イオン注入層 4を 形成する。 この剥離用イオン注入層 4の形成条件は、 実施の形態 1と同様、 エ一 ハの深さ方向の水素濃度プロファイルを測定したとき、 1 0 0 n m以上 2 0 0 0 n m以下の位置 (第二の深さ位置 d a ) に水素濃度のピーク位置が生ずるように形成 するのがよい。また、スムーズで平滑な剥離を行なうには、水素イオンの注入量(ド ーズ量) を 2 X 1 0 1 6個/ c m 2〜 1 X 1 0 1 7個ノ c 'm 2とするのが望ましい。 Then, as shown in step (2), a pattern forming layer 21 to be a pattern layer 20 described later is formed on the main surface of the silicon oxide film 2 by CVD or the like so as to have a predetermined thickness. The pattern forming layer 21 takes into account that the layer forming the lamination interface with the pattern forming layer 21 is made of silicon oxide (insulating film) such as silicon (bondua) or silicon oxide. For example, it is preferable to use a silicon nitride film. In this way, a silicon nitride film can be formed as a pattern forming layer 21 by CVD or the like. Thus, the surface can better reflect the good flatness of the first main surface J. Further, when removing a pattern layer 20 formed based on the pattern forming layer 21 described later, only the pattern layer can be easily and reliably etched away with hot phosphoric acid. Further, as the pattern forming layer 21, a silicon oxide film or a resist film can be used in addition to the silicon nitride film. After forming the pattern forming layer 21 in this manner, the first main surface J of the bond wafer 1, and in this embodiment, the first main surface J on which the silicon oxide film 2 is formed in addition to the pattern forming layer 21. Then, hydrogen ions are implanted by, for example, irradiating a hydrogen ion beam to form a separation ion-implanted layer 4. As in the first embodiment, the conditions for forming the ion implantation layer 4 for stripping are as follows: when the hydrogen concentration profile in the depth direction of the wafer is measured, the position (100 nm or more and 200 nm or less) It is preferable to form the structure so that the peak position of the hydrogen concentration occurs at the second depth position da). Further, in order to perform a smooth peel smoothly, to inject the amount of hydrogen ions (amount de chromatography's) and 2 X 1 0 1 6 pieces / cm 2 ~ 1 X 1 0 1 7 or Bruno c 'm 2 Is desirable.
次に工程②に示すように、 ボンドゥエーハ 1の第一主表面 J上にて最表層をなす 所定のパターンおよび層厚のパターン層 2 0を形成する。 このパターン層 2 0の形 成は、 公知のフォトリソグラフィーゃフォトエッチングを用いたパターンニング処 理にて形成することができる。また、上記のようにパターン形成用層 2 1の表面を、 第一主表面 Jの良好な平坦性を反映したものとして形成しておけば、 パターン層 2 0も当然、 その平坦性を反映したものとすることができる。 ' Next, as shown in step (1), a pattern layer 20 having a predetermined pattern and a layer thickness, which is the outermost layer, is formed on the first main surface J of the bond wafer 1. The pattern layer 20 can be formed by a patterning process using known photolithography and photoetching. In addition, if the surface of the pattern forming layer 21 is formed so as to reflect the good flatness of the first main surface J as described above, the pattern layer 20 naturally reflects the flatness. Things. '
そして、工程②に示すように、ボンドゥエーハ 1の第一主表面 J側から、つまり、 本実施形態では、 パターン層 2 0およびシリコン酸化膜 2のそれぞれの表面に、 例 えば水素ィォンビームを照射することにより水素イオンを打ち込み、 第二の深さ位 置よりも浅い第一の深さ位置 (第二の深さ位置同様、 第一主表面 Jからの深さ) に それぞれ濃度ピークを有する、 パターン層 2 0のパターンに応じて第一主表面 Jか らの形成深さ位置が異なるエッチストップ用イオン注入層 6を形成する。 このエツ
チストップ用イオン注入層 6を形成するための、 第一の深さ位置の深さの差および その深さ自体は、 パターン層 2 0の膜厚、 シリコン酸化膜 2の膜厚や、 照射するィ オンのエネルギーにより調整される。 このようにして、 種々の所定の第一の深さ位 置を有するエッチストップ用イオン注入層 6が、 面内方向に間断なく形成される。 また、 最終的に得られる S O I層 1 5における最大厚さとなる領域の形成厚さを十 分に確保する観点から、 第一の深さ位置において最も深い位置が、 第二の深さ位置 よりも少なくとも 5 0 n m浅い範囲に位置するように形成することが望ましい。 本 実施形態においては、 最終的に得るべき S O I層 1 5 (工程⑦) における最大厚さ となる領域の平均厚さ t cが 1 0〜 5 0 n m程度に設定されるが、 第一の深さ位置 において最も深い位置 d bが 5 0〜 3 0 0 n mの位置になるように形成するのがよ レヽ。 また、 エッチスストップ用イオン注入層 6を形成する際のイオン注入量は、 1 X 1 0 1 5個 Z c m 2〜 4 X 1 0 1 6個/ c m 2とするのがよい。 また、 エッチストッ プ用ィォン注入層 6を形成するためのイオン種も実施の形態 1と同様である。 Then, as shown in step (1), for example, a hydrogen ion beam is irradiated from the first main surface J side of the bond wafer 1, that is, in this embodiment, to the respective surfaces of the pattern layer 20 and the silicon oxide film 2. Hydrogen ions are implanted, and the pattern layer has a concentration peak at each of the first depth positions shallower than the second depth position (similar to the second depth position, the depth from the first main surface J). The etch stop ion implantation layer 6 having a different formation depth position from the first main surface J is formed according to the 20 pattern. This ez The difference in depth at the first depth position and the depth itself for forming the ion implantation layer 6 for chistop are determined by the thickness of the pattern layer 20, the thickness of the silicon oxide film 2, and the irradiation depth. It is adjusted by the ON energy. In this manner, the ion implantation layer 6 for etch stop having various predetermined first depth positions is formed without interruption in the in-plane direction. Further, from the viewpoint of sufficiently securing the formation thickness of the region having the maximum thickness in the finally obtained SOI layer 15, the deepest position in the first depth position is larger than the second depth position. It is desirable to form it so as to be located at least 50 nm shallower. In the present embodiment, the average thickness tc of the region having the maximum thickness in the SOI layer 15 (process 1) to be finally obtained is set to about 10 to 50 nm. It is better to form the position so that the deepest position db is at a position of 50 to 300 nm. Further, the ion implantation amount when forming the etch stop ion implantation layer 6 is preferably 1 × 10 15 Z cm 2 to 4 × 10 16 / cm 2 . Further, the ion species for forming the ion implantation layer for etch stop 6 are also the same as in the first embodiment.
このようにしてボンドゥエーハ 1中に、 剥離用イオン注入層 4とエッチストップ 用イオン注入層 6とが形成される。 また、 図 1 3のように、 パターン形成用層 2 1 が形成された状態で、 まず剥離用イオン注入層 4を形成した場合、 剥離用イオン注 入層を形成する際に、 例え、 パターン形成用層 2 1の表面に異物等の付着による表 面汚染や、 面荒れ等が発生したとしても、 最終的にパターン層 2 0の除去とともに 取り除かれる。 その結果、 後述のボンドゥエーハとべ一スウェーハとを結合させる 際にも良好にその結合を行なうことができる。 Thus, the ion implantation layer 4 for peeling and the ion implantation layer 6 for etching stop are formed in the bond wafer 1. In addition, as shown in FIG. 13, when the ion implantation layer 4 for peeling is formed first with the layer 21 for pattern formation formed, when forming the ion implantation layer for peeling, for example, Even if surface contamination or surface roughness due to the attachment of foreign matter or the like to the surface of the application layer 21 occurs, it is finally removed together with the removal of the pattern layer 20. As a result, when bonding a bond wafer and a base wafer to be described later, the bonding can be performed well.
上記のように剥離用イオン注入層 4とエッチストツプ用イオン注入層 6とを形成 したボンドゥエーハ 1とべ一スウェーハ 7とは、 ボンドゥエーハ 1よりパターン層 2 0を、 例えばエッチングにて除去した後、 洗浄液にて洗浄される。 次に、 工程③ に示すように、 両ゥエーハ 1、 7をシリコン酸化膜 2の形成側 (すなわち第一主表 面 J、 K側) にて貼り合わせる。 そして、 工程④に示すように、 その積層体を 4 0 0
〜 6 0 0 °Cの低温にて熱処理することにより、 ボンドゥエーハ 1は、 前記した剥離 用ィオン注入層 4の概ね濃度ピーク位置において剥離し、 ベースゥエーハ 1側に残 留した部分が結合シリコン単結晶薄膜 5となる (予備減厚工程)。他方、エッチス ト ップ用イオン注入層 6は、 イオン注入量が低く留められているため、 熱処理による 剥離を起こさない。 As described above, the bond wafer 1 and the base wafer 7 on which the ion implantation layer 4 for stripping and the ion implantation layer 6 for etching are formed, the pattern layer 20 is removed from the bond wafer 1 by, for example, etching, and then washed with a cleaning liquid. Washed. Next, as shown in step (3), the wafers (1) and (7) are bonded together on the side where the silicon oxide film 2 is formed (that is, on the first main surface J and K sides). Then, as shown in step (2), the laminate is By performing the heat treatment at a low temperature of about 600 ° C., the bond wafer 1 is separated at the approximate concentration peak position of the above-described ion-implanted layer 4 for separation, and the portion remaining on the base wafer 1 side is a bonded silicon single crystal thin film. It becomes 5 (preliminary thickness reduction step). On the other hand, the ion implantation layer 6 for etch stop does not peel off due to the heat treatment because the ion implantation amount is kept low.
次に、 工程⑤に示すように、 結合シリコン単結晶薄膜 5中に、 周囲部分よりも酸 素濃度が高いエッチストップ層 6 'を、上記のエッチストップ用イオン注入層 6に基 づいて形成する (エッチストップ層形成工程)。本実施形態では、結合シリコン単結 晶薄膜 5の表面から、 つまり、 ボンドゥエーハ (第二基板) の厚さ方向において、 第二のシリコン層 6 1側の表面から、 エッチストップ用イオン注入層に向けて酸素 を拡散させる酸素拡散工程を行うことにより、 該エッチストップ用イオン注入層 6 の酸素濃度を高めてエッチストップ層 6 'を形成する、一種の内部酸化処理が行なわ れている。 この方法によると、 水素イオンなどによるイオン注入により、 一定濃度 の結晶欠陥 (ダメージ) をエッチストップ用イオン注入層 6の形で集中形成してお くことにより、 ゥエーハ表面から拡散してきた酸素が該エッチストップ用イオン注 入層 6に形成された結晶欠陥に捕獲され、酸素高濃度層としてエッチス トップ層 6 ' を容易に形成できる。 Next, as shown in step (1), an etch stop layer 6 ′ having a higher oxygen concentration than the surrounding portion is formed in the bonded silicon single crystal thin film 5 based on the above-described ion implantation layer 6 for etch stop. (Etch stop layer forming step). In the present embodiment, from the surface of the bonded silicon single crystal thin film 5, that is, from the surface on the second silicon layer 61 side in the thickness direction of the bond wafer (second substrate), the ion implantation layer for etch stop is formed. By performing an oxygen diffusion step of diffusing oxygen by means of oxygen, a kind of internal oxidation treatment is performed in which the oxygen concentration of the ion implantation layer for etch stop 6 is increased to form the etch stop layer 6 ′. According to this method, a certain concentration of crystal defects (damage) is concentratedly formed in the form of the ion implantation layer 6 for etching stop by ion implantation with hydrogen ions or the like, so that oxygen diffused from the surface of the wafer is removed. The etch stop layer 6 'can be easily formed as a high oxygen concentration layer by being captured by crystal defects formed in the etch stop ion implantation layer 6.
上記の方法によるエッチス トップ層形成工程においては、 酸素拡散工程を、 実施 の形態 1と同様、 酸素含有雰囲気中での熱処理にて行うことができる。 酸素拡散の ための熱処理温度は、 7 0 0 °C以上 1 0 0 0 °C以下に設定することが望ましい。 ま た、 酸素拡散工程に先立って、 結合シリコン単結晶薄膜 5の最表層部をエッチング 除去することができる。 この場合のエッチング代 d cは、 図 1 5に示すダメージ層 8 dを除去できる程度であればよく、例えば 0 . 1 〜 0 . 1 5 z ra程度に設定する。 本実施形態では、 このダメージ層 8 dを除去するための、 従来のようなタツチポ リツシュを行なわない。 その結果、 剥離後の結合シリコン単結晶薄膜 5の膜厚分布
がタツチボリッシュにより大幅に損なわれる懸念がなくなる。 その分、 上記ダメー ジ層 8 dを除去するためのエツチング代も確保しゃす 、。また、酸素拡散熱処理は、 単独で行なってもよいが、 実施の形態 1と同様、 他の目的の熱処理を兼用させるこ とも可能である。 また、 エッチス トップ層 6,の形成厚さは、 例えば、 2 n m以上 5 0 n m以下とすることが望ましい。 In the etch stop layer forming step by the above method, the oxygen diffusion step can be performed by heat treatment in an oxygen-containing atmosphere, as in the first embodiment. The heat treatment temperature for oxygen diffusion is desirably set to 700 ° C. or more and 100 ° C. or less. Further, prior to the oxygen diffusion step, the outermost layer portion of the bonded silicon single crystal thin film 5 can be removed by etching. The etching allowance dc in this case may be such that the damaged layer 8d shown in FIG. 15 can be removed, and is set to, for example, about 0.1 to 0.15 z ra. In the present embodiment, the conventional touch-polishing for removing the damaged layer 8d is not performed. As a result, the thickness distribution of the bonded silicon single crystal thin film 5 after peeling However, there is no longer any concern that it will be greatly impaired by Tatsubolish. Accordingly, an etching fee for removing the damage layer 8d is secured. Further, the oxygen diffusion heat treatment may be performed alone, but it is also possible to use the heat treatment for another purpose as in the first embodiment. Further, it is desirable that the formed thickness of the etch stop layer 6 is, for example, not less than 2 nm and not more than 50 nm.
エッチス トップ層 6 'は、最終的に S O I層 1 5として残すべき下地シリコン層へ エッチングが進展するのを確実に止めることができなければならない。 例えば、 図 1 4の①に示すように、 エッチストップ用イオン注入層 6を形成する際のイオン注 入側となるボンドゥエーハ 1の第一主表面 J上の表面に、 パーティクル P等の異物 が付着していると、 その付着領域でィオン注入が妨げられ、 得られるエッチストツ プ層に多数のピンホール 6 hを生じ、 ここからエツチング液が浸透して下地シリコ ン層が侵されてしまう可能がある。 この場合、②に示すように、ボンドゥエーハ(第 二基板) 1の第一主表面 Jへのイオンの打ち込み工程と、 該第一主表面 J上の表面 の洗浄工程とを交互に繰り返す方法が有効である。 すなわち、 洗浄によりパーティ クル P等の異物を除去しながら、 イオンの打ちこみを反復して行なうと、 洗浄後の ゥエーハ表面の全く同じ位置にパーティクル Pが再付着する可能性が極めて小さい ことからピンホール 6の発生確率を大幅に低減することができる。 The etch stop layer 6 ′ must be able to reliably stop etching from progressing to the underlying silicon layer that should ultimately remain as the SOI layer 15. For example, as shown in Fig. 14 (1), foreign matter such as particles P adheres to the surface on the first main surface J of the bond wafer 1 which is the ion injection side when forming the ion implantation layer 6 for etch stop. In this case, ion implantation is hindered in the adhesion region, and a large number of pinholes 6 h are generated in the obtained etch stop layer, from which the etching liquid may penetrate and the underlying silicon layer may be attacked. . In this case, it is effective to alternately repeat the step of implanting ions into the first main surface J of the bond Doeha (second substrate) 1 and the step of cleaning the surface on the first main surface J, as shown in ①. It is. In other words, if ion implantation is repeated while removing foreign matter such as particles P by washing, the possibility of particles P re-adhering to the exact same position on the wafer surface after washing is extremely small. The occurrence probability of 6 can be greatly reduced.
図 1 3に戻り、 このようにしてエッチストップ層 6 'が形成されれば、工程⑥に示 すように、 酸化膜 5 aを弗酸により除去した後、 結合シリコン単結晶膜 5のエッチ ストップ 6,よりも表層側の部分、つまり、第二のシリコン層 6 1の少なくともエツ チストップ層 6 'と接する領域を、酸素濃度差に基づいて選択エッチングすることに より、 結合シリコン単結晶薄膜 5を減厚する。 本実施の形態 3においても、 S O I 層 1 5における最大膜厚となる領域の平均厚さ t cが 1 0〜 5 0 n m程度の超薄膜 に設定されているにも係わらず、 S O I層 1 5の膜厚均一性を、 同一ゥエーハ内の 膜厚の標準偏差にて例えば 0 . 4 n m以下に確保でき、 図 5に示すように、 同一仕
様のゥエーハ間の膜厚 t (= t l、 t 2、 t 3) の標準偏差値 σ 2にて 2 nm以下 に確保することができる。 特に、 SO I層 1 5における最大膜厚となる領域の膜厚 が 50 nm以下、 さらには 20 nm以下 (例えば 10 nm) に超薄膜化される場合 でも、 ゥエーハ内及びゥエーハ間の膜厚のばらつきを、 十分実用に耐える範囲にま で軽減することが可能となる。 Returning to FIG. 13, if the etch stop layer 6 ′ is formed in this manner, as shown in step 後, after the oxide film 5 a is removed with hydrofluoric acid, the etch stop of the combined silicon single crystal film 5 is stopped. 6, the surface of the second silicon layer 61, at least the region in contact with the etch stop layer 6 ', is selectively etched based on the oxygen concentration difference, so that the combined silicon single crystal thin film 5 is formed. To reduce the thickness. Also in the third embodiment, although the average thickness tc of the region having the maximum thickness in the SOI layer 15 is set to be an ultrathin film of about 10 to 50 nm, the SOI layer 15 The film thickness uniformity can be ensured to be, for example, 0.4 nm or less by the standard deviation of the film thickness within the same wafer, and as shown in FIG. The standard deviation σ 2 of the film thickness t (= tl, t 2, t 3) between the wafers can be secured to 2 nm or less. In particular, even when the thickness of the region having the maximum thickness in the SOI layer 15 is ultra-thin to 50 nm or less, and even to 20 nm or less (for example, 10 nm), the film thickness within the wafer and between the wafers can be reduced. Variations can be reduced to the extent that they are sufficiently practical.
上記選択ェツチングによるエツチング減厚工程の後、 工程⑦に示すように SO I 層 1 5上に残留しているエッチストップ層 6'をエッチング除去することにより、 S O Iゥエーハ 50が得られる。エッチストップ層 6'は酸素高濃度層、例えば酸化シ リコン層であり、 弗酸を用いて簡単にエッチング除去できる。 また、 図 20 Bのよ うな形態となる SO I層とする場合には、エッチストップ層 6'とシリコン酸化膜 2 とが当接した形となる場合があり、その場合は、必要に応じてエッチストップ層 6' を除去すればよい。 After the etching-thickening step by the selective etching described above, the etch stop layer 6 'remaining on the SOI layer 15 is removed by etching as shown in step (2), whereby the SOI wafer 50 is obtained. The etch stop layer 6 'is a high oxygen concentration layer, for example, a silicon oxide layer, and can be easily removed by etching using hydrofluoric acid. When the SOI layer is formed as shown in FIG. 20B, the etch stop layer 6 'and the silicon oxide film 2 may be in contact with each other. In that case, if necessary, The etch stop layer 6 'may be removed.
なお、 エッチング減厚工程の後 (エッチス トップ層 6'を除去した後)、 実施の形 態 1と同様、 SO I層 1 5の表面をさらに平坦化する平坦化熱処理を行なうことが できる。 以上の工程により作製された SO Iゥエーハは、 面内に厚さの異なる SO I層を有し、 しかも膜厚均一性の優れたものとなる。 この様な S〇 Iゥエーハを用 いてデバイスを作製すれば、 1チップ内に膜厚の異なる S O I層を混在させること が容易であり、 作製するデバイスの多様化に役立てることができる。 After the etching-thinning step (after removing the etch stop layer 6 ′), a planarization heat treatment for further planarizing the surface of the SOI layer 15 can be performed as in the first embodiment. The SOI wafer manufactured by the above process has SOI layers having different thicknesses in the plane and has excellent uniformity in film thickness. If devices are fabricated using such SII I wafers, it is easy to mix SOI layers with different thicknesses in one chip, which can be useful for diversification of devices to be fabricated.
以上、 第三発明の一実施形態を説明したが、 第三発明はこれに限定されるのでは なく、 特許請求の範囲の記載に基づく技術的範囲を逸脱しない限り、 種々の変形な いし改良を付加することができる。 例えば、 ベースウェーハの第一主表面にのみシ リコン酸化膜を形成するようにしてもよい。 また、 ベースウェーハとボンドゥエ一 ハとの双方の貼り合わせ面(第一主表面 J、 K) にシリコン酸化膜を形成することも できる。 As mentioned above, although one embodiment of the third invention was explained, the third invention is not limited to this, and various modifications or improvements may be made without departing from the technical scope based on the description of the claims. Can be added. For example, a silicon oxide film may be formed only on the first main surface of the base wafer. Also, a silicon oxide film can be formed on the bonding surfaces (first main surfaces J and K) of both the base wafer and the bond wafer.
また、 エッチストップ用イオン注入層形成工程においては、 酸素イオンを用いて
結合シリコン単結晶薄膜中にエッチストップ用イオン注入層を形成することもでき る。 図 1 8は、 その工程の一例を示す。 工程①は図 1 3と同一である。 そして工程 ②において、 酸素イオンを用いてエッチストップ用イオン注入層 6 2を形成する。 エッチストップ用イオン注入層 6 2は、 5 0 n m以上 5 0 0 以下の位置 (深さ 位置 d b ) に酸素濃度のピーク位置が生じるように形成するのがよい。 また、 ィォ ン注入量は、 1 X 1 0 1 5個/ c m2〜4 X 1 0 1 7個/ c m 2とするのがよレ、。 In the step of forming an ion implantation layer for etch stop, oxygen ions are used. An ion implantation layer for etch stop can be formed in the bonded silicon single crystal thin film. FIG. 18 shows an example of the process. Step (2) is the same as FIG. Then, in step (2), an ion implantation layer 62 for etch stop is formed using oxygen ions. The etch stop ion implantation layer 62 is preferably formed so that a peak position of the oxygen concentration occurs at a position (depth position db) of 50 nm or more and 500 or less. In addition, the ion injection amount is preferably 1 × 10 15 pieces / cm 2 to 4 × 10 17 pieces / cm 2 .
この方法によると、 酸素イオン注入により、 エッチストップ用イオン注入層 6 2 を最初から酸素高濃度層として形成できる利点がある。 ただし、 シリコンと酸素と の化学的結合を強めて、 選択エッチング性の良好なエッチストップ層を得るには、 エッチストップ用イオン注入層 6 2を含むボンドゥエーハに熱処理を施すことが望 ましレ、。 この熱処理温度は、 9 0 0〜1 3 0 0 °Cの範囲で行なうのがよい。 9 0 0 °C 以下では選択エッチング性改善効果が小さく、 1 3 0 0 °Cを超えると金属汚染ゃス リップ転位発生の問題が生じる。 例えば、 該熱処理は、 工程⑤に示すように、 図 1· 3の酸素拡散熱処理と同様に 9 0 0〜 1 0 0 0 °Cで、 単独で行なうことができる。 このとき、 熱処理雰囲気は、 不活性ガス (A r ) 雰囲気とすることもできるし、 ェ ツチストップ用イオン注入層 6 0にさらに酸素を濃化するために、 酸素雰囲気を用 いた酸素拡散処理 (酸素のいわば追加拡散処理である) としてもよい。 他方、 上記 熱処理を、 結合熱処理、 又は該結合処理に先立ちそれよりも低温で実施される前述 の表面保護酸化熱処理に兼用することもできる。この場合、当然、図 1 8において、 工程⑤に示す酸素拡散熱処理を省略してもよい。 なお、 工程⑥以降は、 図 1 3と同 じである。 According to this method, there is an advantage that the ion implantation layer 62 for etch stop can be formed as a high oxygen concentration layer from the beginning by oxygen ion implantation. However, in order to strengthen the chemical bond between silicon and oxygen and obtain an etch stop layer with good selective etching properties, it is desirable to perform a heat treatment on the bond wafer including the ion implantation layer 62 for etch stop. This heat treatment temperature is preferably in the range of 900 to 130 ° C. When the temperature is lower than 900 ° C., the effect of improving the selective etching property is small, and when the temperature exceeds 130 ° C., a problem of metal contamination and slip dislocation occurs. For example, the heat treatment can be performed alone at 900 to 100 ° C. as in the oxygen diffusion heat treatment in FIGS. At this time, the heat treatment atmosphere may be an inert gas (Ar) atmosphere, or an oxygen diffusion treatment using an oxygen atmosphere may be used to further enrich oxygen in the ion implantation layer 60 for the etch stop. (So-called additional diffusion treatment of oxygen). On the other hand, the above-mentioned heat treatment may be combined with the bonding heat treatment or the above-mentioned surface protection oxidation heat treatment performed at a lower temperature prior to the bonding heat treatment. In this case, of course, in FIG. 18, the oxygen diffusion heat treatment shown in step 1 may be omitted. Note that the process after step (2) is the same as in Fig. 13.
また、 酸素イオンを捕獲する結晶欠陥密度を高めるため、 図 2 2に示すように、 水素イオン、 希ガスイオン、 またはシリコンよりなるイオン群から選ばれる 1種類 を用いて予備イオン注入層 6 6を形成し、 さらに、 その予備イオン注入層 6 6に酸 素イオンを打ち込むことによりエッチストップ用イオン注入層 6とすることもでき
る。 この後、 さらに酸素拡散処理を行なってもよい。 In order to increase the crystal defect density for capturing oxygen ions, as shown in FIG. 22, the preliminary ion-implanted layer 66 is formed using one kind selected from the group consisting of hydrogen ions, rare gas ions, and silicon. It is also possible to form an etch stop ion implantation layer 6 by implanting oxygen ions into the preliminary ion implantation layer 66. You. Thereafter, an oxygen diffusion treatment may be further performed.
さらに、 エッチストップ用イオン注入層形成工程においては、 実施の形態 1と同 様に、 ゲルマニウムイオンを用いて結合シリコン単結晶薄膜中にエッチストップ用 ィォン注入層を形成することもできる。 Further, in the step of forming the ion implantation layer for etch stop, as in Embodiment 1, the ion implantation layer for etching stop can be formed in the bonded silicon single crystal thin film using germanium ions.
また、 図 1 3においては、 工程①において剥離用イオン注入層 4を形成し、 その 後、 工程②にてエッチストップ用ィォン注入層 6を形成する態様であつたが、 この 形成順序を入れ替えても勿論よく、 その一例を図 2 3に示す。 まず、 工程①におい て、 パターン形成用層を形成した後、 パターン層 2 0を形成する。 そして、 まずェ ツチストップ用イオン注入層 6を形成する。 次に、 工程②にて、 パターン層 2 0を エッチング等にて除去した後、 剥離用イオン注入層 4を形成する。 その後の工程③ 以降は、 図 1 3と同様の工程となる。 Further, in FIG. 13, the ion implantation layer 4 for stripping is formed in the step (1), and then the ion implantation layer 6 for etch stop is formed in the step (2). Of course, an example is shown in FIG. First, in step (1), after forming a pattern forming layer, a pattern layer 20 is formed. Then, first, the etch stop ion implantation layer 6 is formed. Next, in step (2), after removing the pattern layer 20 by etching or the like, the peeling ion-implanted layer 4 is formed. Subsequent steps ③ and thereafter are the same as those in Fig. 13.
さらに、 剥離用ィォン注入層およびエッチス トップ用ィォン注入層の形成態様に ついては、次のように行なうこともできる。図 2 4に示すように、工程①において、 パターン形成用層を形成した後、 パターン層 2 0を形成する。 そして、 エッチスト ップ用イオン注入層 6を形成する。 その後、 引き続き、 剥離用イオン注入層 4を形 成する。 この際、 剥離用イオン注入層 4も、 パターン層 2 0のパターンに応じて、 第一主表面 Jからの形成深さ位置がそれぞれ異なるものとなるが、 その形成深さ位 置の差、 つまりは、 S O I層に必要とされる所望の形成膜厚の差 (図 1 3における t b )が、 5 0 請以下 (例えば、 2 0 〜 5 0 n m) と十分に小さい場合であれば、 問題なくボンドゥエーハ (第二基板) 1を剥離用イオン注入層 4において剥離する ことができる。 このよう形成形態を採用した場合、 剥離用イオン注入層およびェッ チストップ用イオン注入層を連続的に形成できるので、 作業効率を高めることが可 能となる。 なお、 ここでの説明では、 エッチス トップ用イオン注入層 6を形成した 後、 剥離用イオン注入層 4を形成する工程を取ったが、 勿論、 それらの形成順を逆 \:
このように工程①で、 エッチストップ用ィオン注入層 6および剥離用ィォン注入 層 4を形成した後の、 工程②以降は、 図 1 3の工程③以降と同様の工程となる。 図 1 3や図 1 8などを用いて説明した上記実施形態は、 剥離用イオン注入層を形 成し、 該剥離用イオン注入層を用いて剥離工程を行なうものであつたが、 次に、 こ のような剥離工程を有さない場合の別の実施形態を以下に説明する。 Further, the formation mode of the ion injection layer for peeling and the ion injection layer for etch stop can be performed as follows. As shown in FIG. 24, in step (1), after forming a pattern forming layer, a pattern layer 20 is formed. Then, an ion implantation layer 6 for etch stop is formed. Then, the ion implantation layer 4 for peeling is formed continuously. At this time, the separation ion implantation layer 4 also has different formation depth positions from the first main surface J according to the pattern of the pattern layer 20, but the difference in the formation depth positions, that is, If the difference in the desired film thickness required for the SOI layer (tb in Fig. 13) is sufficiently smaller than 50 (for example, 20 to 50 nm), there is no problem. Bondueha (second substrate) 1 can be peeled at peeling ion implantation layer 4. In the case of adopting such a formation mode, the separation ion implantation layer and the etch stop ion implantation layer can be continuously formed, so that the working efficiency can be improved. In the description here, the step of forming the ion implantation layer 6 for etch stop and then forming the ion implantation layer 4 for stripping was performed. Of course, the order of forming them was reversed: After forming the ion-implantation layer 6 for etching stop and the ion-implantation layer 4 for stripping in the step (2), the steps after the step (2) are the same as the steps after the step (3) in FIG. In the above-described embodiment described with reference to FIGS. 13 and 18, the separation ion implantation layer is formed, and the separation step is performed using the separation ion implantation layer. Another embodiment without such a peeling step will be described below.
図 1 6は、 第三発明に係わる製造方法において、 剥離工程を有さないものの一実 施形態を説明するものである。 まず、 工程①において、 エッチストップ用イオン注 入層 6を形成する。 但し、 ここでは、 パターン層 2 0を次のような形態で形成する こととする。 まず、 シリコン酸化膜または公知のレジスト膜をパターン層形成用層 として、 ボンドゥエーハ 1の第一主表面 Jに形成する。 そして、 このシリコン酸化 膜またはレジスト膜に対して、 フォトリソグラフィーを用いて、 所定のパターンと なるようパターンニング処理を行なうことで、パターン層 2 0とする。このように、 パターン層 2 0を、特にシリコン酸化膜またはレジスト膜を用いてシリコン表面(ボ ンドゥエーハ 1表面)に直接形成することで、作業効率の向上を可能とする。次に、 工程②にて、 パターン層 2 0をエッチング等にて除去後、 エッチストップ用イオン 注入層 6に向けて酸素を拡散させる酸素拡散工程を行うことにより、 該エッチスト ップ用イオン注入層 6に基づいてェッチストップ層 6 'を形成する(ェツチストップ 層形成工程)。 また、 この工程②にて、 エッチストップ層 6 'とともに、 層領域 5 a が形成されることになる。 ここで、 層領域 5 aは、 シリコン酸化膜とされるもので ある。そして、エッチストップ層 6,を形成したボンドゥエ一ハ 1とべ一スウェーハ 7とは、 洗浄液にて洗浄される。 次に、 工程③に示すように、 両ゥエーハ 1、 7を シリコン酸化膜の代替層とされる層領域 5 aの形成側 (すなわち第一主表面 J、 側)にて貼り合わせ、さらに 8 0 0 °C〜 1 2 5 0 °Cにて結合熱処理を行なう。次に、 工程④に示すように、エッチストップ層 6 'と接する領域を含む、第二のシリコン層 6 1の一部分を残して、ボンドゥエーハ(第二基板) 1を減厚する(予備減厚工程)。
具体的には、 エッチス トップ層 6 'の上にエッチング用のシリコン層 6 1 'を 0 . 1 〜 1 0 μ m程度残して、 ボンドゥエーハ 1を例えば、 平面研削盤等により機械研削 し、 必要に応じてさらに研磨する。 このようにして、 図 1 3の結合シリコン単結晶 薄膜 5と同様の膜厚とされるシリコン単結晶薄膜 5となる。 その後、 工程⑤に示す ように、 シリコン層 6 1 'を選択エッチングによりエッチングストップ層 6 'の位置 までエッチバックする (エッチング減厚工程)。 このエッチング減厚工程は、 図 1 3 の工程⑥と同様であり、 それ以降の工程も同様のものである。 FIG. 16 illustrates an embodiment of the manufacturing method according to the third invention, which does not include a peeling step. First, in step (1), an ion implantation layer 6 for etch stop is formed. However, here, the pattern layer 20 is formed in the following form. First, a silicon oxide film or a known resist film is formed on the first main surface J of the bond wafer 1 as a pattern layer forming layer. The silicon oxide film or the resist film is subjected to a patterning process using photolithography so as to have a predetermined pattern, thereby forming a pattern layer 20. As described above, the working efficiency can be improved by forming the pattern layer 20 directly on the silicon surface (the surface of the bond wafer 1) using a silicon oxide film or a resist film in particular. Next, in a step (1), after removing the pattern layer 20 by etching or the like, an oxygen diffusion step of diffusing oxygen toward the ion implantation layer for etch stop 6 is performed. 6 to form an etch stop layer 6 ′ (etch stop layer forming step). In this step (1), a layer region 5a is formed together with the etch stop layer 6 '. Here, the layer region 5a is to be a silicon oxide film. Then, the bond wafer 1 on which the etch stop layer 6 is formed and the base wafer 7 are cleaned with a cleaning liquid. Next, as shown in step (3), both wafers (1) and (7) are bonded together on the formation side of the layer region (5a) which is a substitute layer for the silicon oxide film (that is, the first main surface (J) side), and a further 80 Bonding heat treatment is performed at 0 ° C to 125 ° C. Next, as shown in step (1), the bond evaha (second substrate) 1 is reduced while leaving a part of the second silicon layer 61 including a region in contact with the etch stop layer 6 '(preliminary reduction step). ). Specifically, the bonder 1 is mechanically ground using, for example, a surface grinder, leaving a silicon layer 61 ′ for etching on the etch stop layer 6 ′ of about 0.1 to 10 μm. Polish further if necessary. Thus, a silicon single crystal thin film 5 having a thickness similar to that of the bonded silicon single crystal thin film 5 in FIG. 13 is obtained. Thereafter, as shown in step (1), the silicon layer 61 'is etched back to the position of the etching stop layer 6' by selective etching (etching thinning step). This etching thinning step is the same as step (1) in FIG. 13, and the subsequent steps are also the same.
図 1 6を用い説明した実施態様では、 工程②の酸素拡散熱処理の後で、 工程③の 貼り合わせおよび結合熱処理を行なったが、 工程①にてエッチストップ用イオン注 入層 6 'を形成後、酸素拡散熱処理を行なわずに工程③の貼り合わせおよび結合熱処 理を実施し、 さらに工程④の研削等による予備減厚工程を行なった後、 工程②と同 様の酸素拡散熱処理を行なうようにしてもよい。 この場合、 酸素拡散熱処理の熱処 理を、 結合熱処理と兼ねることもできる。 また、 この結合熱処理を、 工程⑥の後に 行なう平坦化熱処理の熱処理と兼ねて行なうこととしてもよレ、。 In the embodiment described with reference to FIG. 16, after the oxygen diffusion heat treatment in step (1), the bonding and bonding heat treatment in step (3) was performed. However, after the ion implantation layer for etch stop 6 ′ was formed in step (2), After performing the bonding and bonding heat treatment in step (3) without performing the oxygen diffusion heat treatment, perform the preliminary thickness reduction step by grinding in step (2), and then perform the same oxygen diffusion heat treatment as in step (2). It may be. In this case, the heat treatment of the oxygen diffusion heat treatment can also serve as the bonding heat treatment. Also, this bonding heat treatment may be performed simultaneously with the heat treatment of the planarization heat treatment performed after the step (1).
また、 エッチス トップ用イオン注入層 6を酸素イオンを用いて形成し、 十分な酸 素濃度を有する層とできる場合は、 工程②の酸素拡散熱処理を省略することも可能 である。 勿論、 さらに酸素濃度を高めるために酸素拡散熱処理を行なってもよく、 この場合、 アルゴンなどの不活性ガス雰囲気で熱処理を行なうこともできる。 この ような熱処理を行なう場合は、 工程③の結合熱処理が、 該熱処理も兼用することに なる。 Further, if the ion implantation layer 6 for etch stop is formed by using oxygen ions and can be a layer having a sufficient oxygen concentration, the oxygen diffusion heat treatment in the step (2) can be omitted. Of course, an oxygen diffusion heat treatment may be performed to further increase the oxygen concentration. In this case, the heat treatment may be performed in an inert gas atmosphere such as argon. When such a heat treatment is performed, the bonding heat treatment in step (3) also serves as the heat treatment.
次に、 ボンドゥエーハ (第二基板) 1の減厚工程を、 例えば特許第 2 6 0 8 3 5 1号に開示された周知の E L T R A N (商標名) 法にて行なうこともできる。 図 1 7に、 その例を示す。 まず工程①に示すように、 ボンドゥエーハ 1の第一主表面側 に周知の陽極化成処理により多孔質シリコン層 3 1を形成後、 該多孔質シリコン層 3 1上に S O I層となるべきシリ コンェピタキシャル層 3 7を気相成長する。 さら
に、 このェピタキシャル層 3 7の貼り合わせ面側の第一主表面上にシリコン酸化膜 などを用いてパターン層を形成し、 その第一主表面側からィォン注入することによ り、 エッチス トップ用イオン注入層を形成する。 そして、 パターン層を除去後、 酸 素拡散熱処理により、エッチス トップ層 6 'となす。そして、該シリコンェピタキシ ャル層 3 7の第一主表面において、ベ一スウェーハ 7に対する結合熱処理を行なう。 次に、 工程②に示すように、 ボンドゥエーハ 1の多孔質シリコン層 3 1よりも上に 位置する部分を研削等により除去または、 多孔質層に流体を噴射して剥離する。 そ して、 工程③に示すように残存する多孔質シリコン層 3 1と、 シリコンェピタキシ ャル層 3 7のエッチストップ層 6 'よりも上の部分を選択エッチングする。以降のェ 程④及び⑤は、 図 1 3の工程⑥および⑦と同様である。 なお、 E L T R A N法を用 いる場合においても、エッチストップ層 6 'を形成する酸素拡散熱処理は、結合熱処 理後に、 多孔質シリコン層のみを除去し、 シリコンェピタキシャル層 3 7を露出さ せた状態で行なうこともできる。
Next, the step of reducing the thickness of the bondue (second substrate) 1 can be performed by the well-known ELTRAN (trade name) method disclosed in, for example, Japanese Patent No. 2608351. Figure 17 shows an example. First, as shown in step (1), after a porous silicon layer 31 is formed on the first main surface side of the bond wafer 1 by well-known anodizing treatment, a silicon layer to be an SOI layer is formed on the porous silicon layer 31. The epitaxial layer 37 is grown in vapor phase. Further Then, a pattern layer is formed by using a silicon oxide film or the like on the first main surface on the bonding surface side of the epitaxial layer 37, and ion implantation is performed from the first main surface side to form an etch stop. An ion implantation layer for use. After removing the pattern layer, an oxygen diffusion heat treatment is performed to form an etch stop layer 6 '. Then, on the first main surface of the silicon epitaxial layer 37, a bonding heat treatment for the base wafer 7 is performed. Next, as shown in step (2), a portion of the bond wafer 1 located above the porous silicon layer 31 is removed by grinding or the like, or a fluid is sprayed on the porous layer to peel it off. Then, as shown in step ③, the remaining porous silicon layer 31 and the portion of the silicon epitaxial layer 37 above the etch stop layer 6 'are selectively etched. Subsequent steps ④ and ⑤ are the same as steps ⑥ and の in FIG. Even in the case of using the ELTRAN method, the oxygen diffusion heat treatment for forming the etch stop layer 6 ′ removed only the porous silicon layer and exposed the silicon epitaxial layer 37 after the bonding heat treatment. It can be performed in a state.
Claims
1 . 第一基板とシリコン単結晶からなる第二基板との少なくともいずれかの第 一主表面に絶縁膜を形成する絶縁膜形成工程と、 1. an insulating film forming step of forming an insulating film on at least one of the first main surfaces of the first substrate and the second substrate made of silicon single crystal;
前記第二基板の第一主表面からイオンを打ち込むことにより、 深さ方向のイオン 注入プロファイルにおいて、 第一の深さ位置に濃度ピークを有する剥離用ィォン注 入層を形成する剥離用ィォン注入層形成工程と、 By implanting ions from the first main surface of the second substrate, in the ion implantation profile in the depth direction, an ion implantation layer for exfoliation having a concentration peak at a first depth position is formed. Forming step;
前記第二基板の第一主表面からイオンを打ち込むことにより、 深さ方向のイオン 注入プロファイルにおいて、 前記第一の深さ位置よりも浅い第二の深さ位置に濃度 ピークを有するエッチストップ用イオン注入層を形成するエッチストップ用イオン 注入層形成工程と、 By implanting ions from the first main surface of the second substrate, in the depth direction ion implantation profile, ions for etch stop having a concentration peak at a second depth position shallower than the first depth position Forming an ion implantation layer for etch stop for forming an implantation layer;
前記剥離用イオン注入層と前記エッチストップ用イオン注入層とが形成された前 記第二基板と、 前記第一基板との前記第一主表面同士を、 前記絶縁膜を介して貼り 合わせる貼り合わせ工程と、 Laminating the first main surface of the second substrate, on which the separation ion implantation layer and the etch stop ion implantation layer are formed, and the first main surface of the first substrate with the insulating film interposed therebetween. Process and
該貼り合わせ工程の後、 前記ェツチストップ用イオン注入層を含んだ S O I層と なるべき結合シリコン単結晶薄膜を、 前記第二基板より前記剥離用イオン注入層に おいて剥離する剥離工程と、 After the laminating step, a peeling step of peeling the bonded silicon single crystal thin film to be an SOI layer including the etch stop ion implanted layer from the second substrate in the peeled ion implanted layer,
前記結合シリコン単結晶薄膜中に、 周囲部分よりも酸素濃度が高いエッチストッ プ層を前記エッチストップ用イオン注入層に基づいて形成するエッチストップ層形 成工程と、 Forming an etch stop layer having a higher oxygen concentration than a surrounding portion in the bonded silicon single crystal thin film based on the etch stop ion implanted layer;
前記結合シリコン単結晶薄膜の前記エッチストップ層よりも表層側を、 酸素濃度 差に基づいて選択エッチングすることにより、 前記結合シリコン単結晶薄膜を減厚 する減厚工程と、 A thickness reducing step of reducing the thickness of the bonded silicon single crystal thin film by selectively etching the surface side of the bonded silicon single crystal thin film from the etch stop layer based on the oxygen concentration difference;
を含むことを特徴とする S O Iゥエーハの製造方法。 A method for producing an SOI wafer, comprising:
2 . 前記剥離用イオン注入層を形成するためのイオンが水素イオン及び希ガス
イオンよりなるイオン群から選ばれる少なくとも 1種類であることを特徴とする請 求の範囲第 1項に記載の S O Iゥユーハの製造方法。 2. The ions for forming the separation ion implantation layer are hydrogen ions and rare gas. 2. The method for producing SOI wafer according to claim 1, wherein the method is at least one kind selected from an ion group consisting of ions.
3 . 前記エッチストップ用イオン注入層を形成するためのイオンとして水素ィ オン、 希ガスイオン及びシリコンイオンよりなるイオン群から選ばれる少なくとも 1種類を用いることを特徴とする請求の範囲第 1項又は第 2項に記載の S O Iゥェ ーハの製造方法。 3. The method according to claim 1, wherein at least one selected from the group consisting of hydrogen ions, rare gas ions, and silicon ions is used as ions for forming the ion implantation layer for etch stop. 3. The method for manufacturing an SOI wafer according to paragraph 2.
4 . 前記エッチストップ層形成工程において、 前記結合シリコン単結晶薄膜の 表面から前記エッチストップ用イオン注入層に向けて酸素を拡散させる酸素拡散ェ 程を行'なうことにより、 該エッチストップ用イオン注入層の酸素濃度を高めて前記 エッチストップ層となすことを特徴とする請求の範囲第 1項ないし第 3項のいずれ 力 4項に記载の S O Iゥヱーハの製造方法。 4. In the etch stop layer forming step, an oxygen diffusion step of diffusing oxygen from the surface of the bonded silicon single crystal thin film toward the etch stop ion implantation layer is performed, whereby the etch stop ions are formed. 4. The method for producing an SOI wafer according to claim 1, wherein the oxygen concentration of the injection layer is increased to form the etch stop layer.
5 . 前記エッチス トップ層形成工程において、 前記酸素拡散工程を、 酸素含有 雰囲気中での熱処理にて行なうことを特徴とする請求の範囲第 4項記載の S O Iゥ エーハの製造方法。 5. The method of claim 4, wherein in the etch stop layer forming step, the oxygen diffusion step is performed by a heat treatment in an oxygen-containing atmosphere.
6 . 前記剥離工程後、 前記第一基板と前記結合シリコン単結晶薄膜とを強固に 結合する結合熱処理を行ない、 該結合熱処理または、 該結合熱処理に先立ち、 該結 合熱処理よりも低温で実施される前記結合シリコン単結晶薄膜の表面保護酸化熱処 理に、 前記酸素含有雰囲気中での熱処理が兼用されていることを特徴とする請求の 範囲第 5項に記載の S O Iゥエーハの製造方法。 6. After the peeling step, a bonding heat treatment for firmly bonding the first substrate and the bonded silicon single crystal thin film is performed, and the bonding heat treatment is performed at a lower temperature than the bonding heat treatment prior to the bonding heat treatment. 6. The method for manufacturing an SOI wafer according to claim 5, wherein the heat treatment in the oxygen-containing atmosphere is also used for the surface protection oxidation heat treatment of the bonded silicon single crystal thin film.
7 . 前記酸素拡散工程に先立って、 前記結合シリコン単結晶薄膜の最表層部を ェツチング除去することを特徴とする請求の範囲第 5項又は第 6項に記載の S O I ゥエーハの製造方法。 7. The method for producing an SOI wafer according to claim 5, wherein, prior to the oxygen diffusion step, an outermost layer portion of the bonded silicon single crystal thin film is removed by etching.
8 . 前記エッチストップ用イオン注入層を形成するためのイオンとして酸素ィ オンを用いることを特徴とする請求の範囲第 1項又は第 2項に記載の S O Iゥエー ハの製造方法。
8. The method for manufacturing an SOI wafer according to claim 1, wherein oxygen ions are used as ions for forming the ion implantation layer for etch stop.
9 . 水素イオン、 希ガスイオン、 またはシリコンイオンよりなるイオン群から 選ばれる少なくとも一種類を用いて予備イオン注入層を形成し、 さらにその予備ィ オン注入層に前記酸素イオンを打ち込むことにより前記エッチストップ用イオン注 入層とすることを特徴とする請求の範囲第 8項記載の S O Iゥエーハの製造方法。 9. A preliminary ion implantation layer is formed using at least one selected from the group consisting of hydrogen ions, rare gas ions, and silicon ions, and the oxygen ions are implanted into the preliminary ion implantation layer to perform the etching. 9. The method for producing an SOI wafer according to claim 8, wherein the stop ion implantation layer is used.
1 0 . 前記エッチストップ層形成工程において、 酸素イオンを用いて前記結合 シリコン単結晶薄膜中に前記エッチストップ用イオン注入層を形成後、 該結合シリ コン単結晶薄膜を熱処理することを特徴とする請求の範囲第 8項又は第 9項に記載 の S O Iゥヱーハの製造方法。 10. In the step of forming an etch stop layer, the bonded silicon single crystal thin film is heat-treated after forming the etch stop ion implanted layer in the bonded silicon single crystal thin film using oxygen ions. 10. The method for manufacturing an SOI wafer according to claim 8 or 9.
1 1 . 俞記剥離工程が終了後、 前記第一基板と前記結合シリコン単結晶薄膜と を強固に結合する結合熱処理を行い、 該結合熱処理又は該結合熱処理に先立ちそれ よりも低温で実施される前記結合シリコン単結晶薄膜の表面保護酸化熱処理に、 前 記熱処理が兼用されていることを特徴とする請求の範囲第 1 0項に記載の S O Iゥ エーハの製造方法。 11. After the peeling step is completed, a bonding heat treatment for firmly bonding the first substrate and the bonded silicon single crystal thin film is performed, and the bonding heat treatment is performed or performed at a lower temperature prior to the bonding heat treatment. 10. The method for manufacturing an SOI wafer according to claim 10, wherein said heat treatment is also used for the surface protection oxidation heat treatment of said bonded silicon single crystal thin film.
1 2 . 前記エッチストップ用イオン注入層を形成する際のイオン注入量を、 前 記剥離用イオン注入層を形成する際のイオン注入量よりも小さくすることを特徴と する請求の範囲第 1項ないし第 1 1項のいずれか 1項に記載の S O Iゥエーハの製 造方法。 12. The method according to claim 1, wherein the amount of ion implantation at the time of forming the ion implantation layer for etch stop is smaller than the amount of ion implantation at the time of forming the ion implantation layer for stripping. Or the method for producing an SOI wafer according to any one of the items 11 to 11.
1 3 . 前記絶縁膜をシリコン酸化膜とすることを特徴とする請求の範囲第 1項 ないし第 1 2項のいずれか 1項に記載の S O Iゥエーハの製造方法。 13. The method for manufacturing an SOI wafer according to any one of claims 1 to 12, wherein the insulating film is a silicon oxide film.
1 4 . 前記第一基板をシリコン単結晶基板とすることを特徴とする請求の範囲 第 1項ないし第 1 3項のいずれか 1項に記載の S O Iゥユーハの製造方法。 14. The method for manufacturing a SOI wafer according to any one of claims 1 to 13, wherein the first substrate is a silicon single crystal substrate.
1 5 . 前記剥離用イオン注入層は、 前記第一の深さ位置が、 前記第二基板の第 一主表面側のシリコン単結晶表面から 1 0 0 n m以上 2 0 0 0 n m以下の範囲に位 置し、 15. In the peeling ion-implanted layer, the first depth position is in a range from 100 nm to 200 nm from a silicon single crystal surface on the first main surface side of the second substrate. Position to,
前記エッチス トップ用イオン注入層は、 前記第二の深さ位置が、 前記第一の深さ
位置より少なくとも 50 nm浅い範囲に位置することを特徴とする請求の範囲第 1 項ないし第 14項のいずれか 1項に記載の SO Iゥエーハの製造方法。 In the etch stop ion implantation layer, the second depth position is the first depth 15. The method for manufacturing an SOI wafer according to claim 1, wherein the SOI wafer is located at least 50 nm shallower than the position.
16. 前記減厚工程の後、 前記 SO I層上に残留しているエッチストップ層を エッチング除去することを特徴とする請求の範囲第 1項ないし第 1 5項のいずれか 1項に記載の S O Iゥヱーハの製造方法。 16. The method according to any one of claims 1 to 15, wherein after the thickness reducing step, an etch stop layer remaining on the SOI layer is removed by etching. SOI wafer manufacturing method.
1 7. 前記エッチス トップ層の除去後、 前記 SO I層の表面をさらに平坦化す る平坦化熱処理を行なうことを特徴とする請求の範囲第 1 6項に記載の SO Iゥ ーハの製造方法。 17. The method for manufacturing an SOI wafer according to claim 16, wherein a flattening heat treatment for further flattening the surface of the SOI layer is performed after removing the etch stop layer. .
18. 前記減摩工程の後、 前記 SO I層の最表層部を熱酸化し、 形成された熱 酸化膜をエッチング除去する犠牲酸化処理を行なうことを特徴とする請求の範囲第 18. A sacrificial oxidation process for thermally oxidizing an outermost layer portion of the SOI layer and etching and removing the formed thermal oxide film after the abrasion process.
1項ないし第 17項のいずれか 1項に記載の SO Iゥヱーハの製造方法。 18. The method for producing an SOI wafer according to any one of items 1 to 17.
1 9. 前記エッチストップ用イオン注入層形成工程において、 前記第二シリコ ン単結晶基板の第一主表面へのィオンの打ち込みと、 該第一主表面の洗浄とを交互 に繰り返すことを特徴とする請求の範囲第 1項ないし第 1 8項のいずれか 1項に記 载の S〇 Iゥエーハの製造方法。 1 9. In the step of forming an ion implantation layer for etch stop, ion implantation into the first main surface of the second silicon single crystal substrate and cleaning of the first main surface are alternately repeated. A method for producing an SI II wafer according to any one of claims 1 to 18.
20. 前記エッチストップ用イオン注入層形成工程において、 前記第二シリコ ン単結晶基板の第一主表面へのィオンの打ち込みを、 該第一主表面へのィオンの打 ち込み角度及び Z又は方向を変えながら繰り返すことを特徴とする請求の範囲第 1 項ないし第 1 9項のいずれか 1項に記載の SO Iゥエーハの製造方法。 20. In the step of forming an ion implantation layer for etch stop, the ion implantation into the first main surface of the second silicon single crystal substrate is performed by changing the ion implantation angle and the Z or direction into the first main surface. 10. The method for producing an SOI wafer according to any one of claims 1 to 19, wherein the method is repeated while changing the temperature.
21. 前記 SO I層の膜厚均一性が、 同一ゥヱーハ内の膜厚の標準偏差値にて 21. The film thickness uniformity of the SOI layer is the standard deviation of the film thickness in the same wafer.
0. 4 nm以下とされ、 同一仕様のゥエーハ間の標準偏差値にて 2 nm以下とされ ることを特徴とする請求の範囲第 1項ないし第 20項のいずれか 1項に記載の S O21. The SO 2 according to any one of claims 1 to 20, wherein the SO 2 is set to 0.4 nm or less, and the standard deviation between wafers having the same specification is set to 2 nm or less.
Iゥエーハの製造方法。 Manufacturing method of I ゥ Aha.
22. 前記犠牲酸化処理工程において、 前記 SO I層を 50 nm以下とするこ とを特徴とする請求の範囲第 18項に記載の SO Iゥエーハの製造方法。
22. The method for manufacturing an SOI wafer according to claim 18, wherein in the sacrificial oxidation process, the SOI layer has a thickness of 50 nm or less.
2 3 · 前記第二シリコン単結晶基板として、 前記第一主表面が鏡面研磨面とさ れた鏡面研磨ゥ ーハが使用されることを特徴とする請求の範囲第 1項ないし第 2 2項のいずれか 1項に記載の S O Iゥユーハの製造方法。 23. A mirror-polished wafer whose first main surface is a mirror-polished surface as the second silicon single crystal substrate, wherein the first main surface is a mirror-polished surface. 3. The method for producing SOI @ YUHA according to claim 1.
2 4 . 第一基板とシリコン単結晶よりなる第二基板との少なくともいずれかの 第一主表面に絶縁膜を形成し、 該絶縁膜を介して前記第一及び第二基板の前記第一 主表面同士を貼り合わせる貼り合わせ工程と、 24. An insulating film is formed on at least a first main surface of at least one of the first substrate and the second substrate made of silicon single crystal, and the first main surface of the first and second substrates is interposed via the insulating film. A bonding process for bonding the surfaces together,
前記第二基板の第一主表面からみて S O I層となるべき第一のシリコン層部分を 隔てた第一の深さ位置に、 イオン注入法によりエッチストップ用イオン注入層を形 成するエッチストップ用^オン注入層形成工程と、 An etch stop ion-implantation layer is formed at a first depth position separating a first silicon layer portion to be an SOI layer from the first main surface of the second substrate by an ion implantation method. ^ On injection layer forming step,
前記エッチストップ用イオン注入層に向けて酸素を拡散させる酸素拡散工程を行 ない、 該エッチス トップ用イオン注入層の酸素濃度を高めることにより、 周囲部分 よりも酸素濃度が高いエッチストップ層を形成するエッチストップ層形成工程と、 ' 前記第二基板の厚さ方向において前記第一のシリコン層部分と反対側に位置する 部分を第二のシリ コン層部分として、 前記貼り合わせ工程後において、 前記第二の シリコン層部分の少なくとも前記エッチストップ層と接する領域を酸素濃度差に基 づいて選択エッチングすることにより、 厚みを減ずる減厚工程と、 Performing an oxygen diffusion step of diffusing oxygen toward the etch stop ion implanted layer, and increasing the oxygen concentration of the etch stop ion implanted layer to form an etch stop layer having a higher oxygen concentration than the surrounding portion; An etch stop layer forming step, and a portion located on a side opposite to the first silicon layer portion in a thickness direction of the second substrate as a second silicon layer portion, after the bonding step, A thickness reduction step of reducing the thickness by selectively etching at least a region of the second silicon layer portion in contact with the etch stop layer based on the oxygen concentration difference;
を含むことを特徴とする S O Iゥエーハの製造方法。 A method for producing an SOI wafer, comprising:
2 5 . 前記エッチス トップ用イオン注入層形成工程を、 前記貼り合わせ工程に 先立って、 前記第二基板の第一主表面からイオンを打ち込むことにより行い、 前記貼り合わせ工程の後、 前記エッチストップ用イオン注入層又は該エッチスト ップ用イオン注入層に基づいて形成されたエッチストップ層と接する領域を含む、 前記第二のシリコン層の一部を残して、 前記第二基板を減厚する予備減厚工程を実 施することを特徴とする請求の範囲第 2 4項に記載の S O Iゥエーハの製造方法。 25. The etch stop ion implantation layer forming step is performed by implanting ions from the first main surface of the second substrate prior to the bonding step, and after the bonding step, the etch stop is formed. Preliminary reduction for reducing the thickness of the second substrate while leaving a portion of the second silicon layer, including a region in contact with an ion implantation layer or an etch stop layer formed based on the ion implantation layer for etch stop. 26. The method for manufacturing an SOI wafer according to claim 24, wherein a thick step is performed.
2 6 · 前記エッチストップ層形成工程において、 前記酸素拡散工程を、 酸素含 有雰囲気中での熱処理にて行なうことを特徴とする請求の範囲第 2 4項又は第 2 5
項に記載の S O Iゥエーハの製造方法。 26. The method according to claim 24, wherein, in the etch stop layer forming step, the oxygen diffusion step is performed by a heat treatment in an oxygen-containing atmosphere. The method for producing SOI wafers according to the paragraph.
27. 前記エッチストップ用イオン注入層を形成するためのイオンとして、 水 素イオン、 希ガスイオン、 シリコンイオン及び酸素イオンよりなる群から選ばれる 少なくとも 1種類を用いることを特徴とする請求の範囲第 24項ないし第 26項の いずれか 1項に記載の S O Iゥユーハの製造方法。 27. At least one selected from the group consisting of hydrogen ions, rare gas ions, silicon ions, and oxygen ions is used as the ions for forming the ion implantation layer for etch stop. 27. The method for producing SOI ゥ HA according to any one of paragraphs 24 to 26.
28. 前記減厚工程の後、 前記 SO I層上に残留しているエッチストップ層を エッチング除去することを特徴とする請求の範囲第 24項ないし第 27項のいずれ 力、 1項に記載の SO Iゥエーハの製造方法。 28. The method according to claim 24, wherein after the thickness reducing step, an etch stop layer remaining on the SOI layer is removed by etching. Manufacturing method of SO I ゥ wafer.
29. 前記エッチストップ層の除去後、 前記 SO I層の表面をさらに平坦化す る平坦化熱処理を行なうことを特徴とする請求の範囲第 28項に記載の SO Iゥュ ーハの製造方法。 29. The method for manufacturing an SOI wafer according to claim 28, wherein after the removal of the etch stop layer, a planarization heat treatment for further planarizing the surface of the SOI layer is performed.
30. 前記減厚工程の後、 前記 SO I層の最表層部を熱酸化し、 形成された熱 酸化膜をエッチング除去する犠牲酸化処理を行なうことを特徴とする請求の範囲第 24項ないし第 29項のいずれか 1項に記載の S〇 Iゥエーハの製造方法。 30. The sacrificial oxidation process for thermally oxidizing the outermost layer portion of the SOI layer and etching and removing the formed thermal oxide film after the thickness reducing step. 30. The method for producing an SI II wafer according to any one of the paragraphs 29 to 29.
31. 前記犠牲酸化処理後の前記 SO I層の膜厚を 50 nm以下とすることを 特徴とする請求の範囲第 30項に記載の SO Iゥ ーハの製造方法。 31. The method for manufacturing an SOI wafer according to claim 30, wherein the thickness of the SOI layer after the sacrificial oxidation treatment is set to 50 nm or less.
32. 前記第一基板をシリコン単結晶基板とすることを特徴とする請求の範囲 第 24項ないし第 3 1項のいずれか 1項に記載の SO Iゥエーハの製造方法。 32. The method for manufacturing an SOI wafer according to claim 24, wherein the first substrate is a silicon single crystal substrate.
33. 前記絶縁膜をシリコン酸化膜とすることを特徴とする請求の範囲第 24 項ないし第 32項のいずれか 1項に記載の S O Iゥエーハの製造方法。 33. The method of manufacturing an SOI wafer according to claim 24, wherein the insulating film is a silicon oxide film.
34. 前記エッチストップ用イオン注入層形成工程において、 前記第二シリコ ン単結晶基板の第一主表面へのイオンの打ち込みと、 該第一主表面の洗浄とを交互 に繰り返すことを特徴とする請求の範囲第 24項ないし第 33項のいずれか 1項に 記載の SO Iゥエーハの製造方法。 34. In the step of forming an ion implantation layer for etch stop, ion implantation into the first main surface of the second silicon single crystal substrate and cleaning of the first main surface are alternately repeated. The method for manufacturing an SOI wafer according to any one of claims 24 to 33.
35. 前記エッチストップ用イオン注入層形成工程において、 前記第二シリコ
ン単結晶基板の第一主表面へのイオンの打ち込みを、 該第一主表面へのイオンの打 ち込み角度及び/又は方向を変えながら繰り返すことを特徴とする請求の範囲第 2 4項ないし第 3 4項のいずれか 1項に記載の S O Iゥエーハの製造方法。 35. In the step of forming an ion implantation layer for etch stop, the second silicon 24. The method according to claim 24, wherein the ion implantation on the first main surface of the single crystal substrate is repeated while changing the ion implantation angle and / or direction on the first main surface. Item 35. The method for producing an SOI wafer according to any one of Items 34 to 34.
3 6 . 前記 S O I層の膜厚均一性が、 同一ゥエーハ内の膜厚の標準偏差値にて 0 . 4 n m以下とされ、 同一仕様のゥエーハ間の標準偏差値にて 2 n m以下とされ ることを特徵とする請求の範囲第 2 4項ないし第 3 5項のいずれか 1項に記載の S O Iゥエーハの製造方法。 36. The thickness uniformity of the SOI layer is set to 0.4 nm or less in the standard deviation value of the film thickness in the same wafer, and is set to 2 nm or less in the standard deviation value between the wafers of the same specification. The method for manufacturing an SOI wafer according to any one of claims 24 to 35, characterized in that:
3 7 . 絶縁膜の表面に形成厚さが異なるように S O I層が形成されてなる S O Iゥエーハの製造方法であって、 ' 3 7. A method for manufacturing an SOI wafer in which an SOI layer is formed on the surface of an insulating film so as to have different thicknesses,
第一基板とシリコン単結晶よりなる第二基板との少なくともいずれかの第一主表 面に絶縁膜を形成する絶縁膜形成工程と、 Forming an insulating film on at least one of the first main surface of the first substrate and the second substrate made of silicon single crystal;
前記第二基板の第一主表面側の最表層を選択的に被覆するパターン層を形成する パターン層形成工程と、 A pattern layer forming step of forming a pattern layer that selectively covers the outermost layer on the first main surface side of the second substrate,
該パターン層が形成された前記第二基板に対して、 前記第二基板の第一主表面側 からイオン注入法によりイオンを打ち込むことにより、 該第一主表面からみて S O I層となるべき第一のシリコン層部分を隔てた第一の深さ位置に、 前記パターン層 のパターンに応じて前記第一主表面からの形成深さ位置がそれぞれ異なるエッチス トップ用ィォン注入層を形成するエッチストップ用ィォン注入層形成工程と、 前記第二基板より前記パターン層を除去した後、 該第二基板と、 前記第一基板と を、 前記絶縁膜を介して、 それぞれの前記第一主表面同士を貼り合わせる貼り合わ せ工程と、 By implanting ions by ion implantation from the first main surface side of the second substrate on the second substrate on which the pattern layer is formed, the first substrate to be an SOI layer as viewed from the first main surface is At a first depth position separated from the silicon layer portion, an etch stop ion injection layer for forming an etch stop ion injection layer having a different formation depth position from the first main surface according to the pattern of the pattern layer An injection layer forming step, and after removing the pattern layer from the second substrate, bonding the first main surfaces to each other with the second substrate and the first substrate interposed via the insulating film. Bonding process,
前記エッチストップ用イオン注入層を、 自身の周囲部よりも酸素濃度が高いエツ チストップ層とするエッチストップ層形成工程と、 An etch stop layer forming step in which the etch stop ion implanted layer is an etch stop layer having a higher oxygen concentration than its surroundings;
前記第二基板の厚さ方向において、 前記第一のシリコン層部分と反対側に位置す る部分を第二のシリコン層として、 前記貼り合わせ工程後において、 前記第二のシ
リコン層の少なくとも前記エッチストップ層と接する領域を、 酸素濃度差に基づい て選択ェツチングすることにより減厚するエツチング減厚工程と、 In the thickness direction of the second substrate, a portion located on a side opposite to the first silicon layer portion is defined as a second silicon layer, and after the bonding step, the second silicon layer is formed. An etching reducing step of reducing the thickness of at least a region of the silicon layer in contact with the etch stop layer by selective etching based on the oxygen concentration difference;
を含むことを特徴とする S O Iゥエーハの製造方法。 A method for producing an SOI wafer, comprising:
3 8 . 前記貼り合わせ工程の後、 前記エッチング減厚工程に先立ち、 前記エツ チストップ用イオン注入層又は該エッチストップ用イオン注入層に基づいて形成さ れる前記エッチストップ層と接する領域を含む、 前記第二のシリコン層の一部を残 して、 前記第二基板を減厚する予備減厚工程を実施することを特徴とする請求の範 囲第 3 7項記載の S O Iゥエーハの製造方法。 38. After the laminating step, prior to the etching-thickening step, the method includes the etch stop ion implantation layer or a region in contact with the etch stop layer formed based on the etch stop ion implantation layer. 38. The method for manufacturing an SOI wafer according to claim 37, wherein a preliminary thickness reduction step of reducing the thickness of the second substrate is performed while leaving a part of the second silicon layer.
3 9 . 前記予備減厚工程として、 前記 ί占り合わせ工程に先立って、 前記第二基 板の第一主表面側からイオンを打ち込むことにより、 深さ方向のイオン注入プロフ アイルにおいて、 前記第一の深さ位置よりも深い第二の深さ位置に濃度ピークを有 する剥離用ィォン注入層を形成しておき、 39. In the preliminary thickness reduction step, prior to the divination step, ions are implanted from the first main surface side of the second substrate, so that the ion implantation profile in the depth direction can Forming a peeling ion injection layer having a concentration peak at a second depth position deeper than the first depth position,
前記貼り合わせ工程の後、 前記第二基板を前記剥離用イオン注入層において剥離 する工程を有することを特徴とする請求の範囲第 3 8項記載の S O Iゥエーハの製 造方法。 39. The method for producing an SOI wafer according to claim 38, further comprising a step of peeling said second substrate at said peeling ion implantation layer after said bonding step.
4 0 . 前記エッチストップ用イオン注入層を形成する際のイオン注入量を、 前 記剥離用ィォン注入層を形成する際のィオン注入量よりも小さくすることを特徴と する請求の範囲第 3 9項記載の S O Iゥエーハの製造方法。 40. The method according to claim 39, wherein the ion implantation amount when forming the etch stop ion implantation layer is smaller than the ion implantation amount when forming the stripping ion implantation layer. The method for producing SOI wafers according to the item.
4 1 . 前記剥離用イオン注入層を形成するためのイオンが水素イオン及び希ガ スイオンよりなるイオン群から選ばれる少なくとも 1種類であることを特徴とする 請求の範囲第 3 9項ないし第 4 0項記載の S O Iゥエーハの製造方法。 41. The method according to claim 39, wherein the ion for forming the separation ion implantation layer is at least one selected from the group consisting of hydrogen ions and rare gas ions. The method for producing SOI wafers according to the item.
4 2 . 前記エッチストップ用イオン注入層を形成するためのイオンとして水素 イオン、 希ガスイオン及びシリコンイオンよりなるイオン群から選ばれる少なくと も 1種類を用いることを特徴とする請求の範囲第 3 7項ないし第 4 1項のいずれか 1項に記載の S O Iゥエーハの製造方法。
42. At least one selected from the group consisting of hydrogen ions, rare gas ions and silicon ions is used as ions for forming the ion implantation layer for etch stop. Item 40. The method for producing an SOI wafer according to any one of Items 7 to 41.
4 3 . 前記エッチス トップ層形成工程は、 前記予備減厚工程の後、 前記第二の シリコン層側の表面から前記エッチストップ用イオン注入層に向けて酸素を拡散さ せる酸素拡散工程を行うことにより、 該エッチストップ用ィォン注入層の酸素濃度 を高めて前記エッチストップ層となすことを特徴とする請求の範囲第 3 8項ないし 第 4 2項のいずれか 1項に記載の S O Iゥエーハの製造方法。 43. In the etch stop layer forming step, after the preliminary thickness reduction step, an oxygen diffusion step of diffusing oxygen from the surface on the second silicon layer side to the etch stop ion implantation layer is performed. The SOI wafer according to any one of claims 38 to 42, wherein the oxygen concentration in the ion injection layer for etch stop is increased to form the etch stop layer. Method.
4 4 . 前記エッチス トップ層形成工程において、 前記酸素拡散工程を、 酸素雰 囲気中での熱処理にて行なうことを特徴とする請求の範囲第 4 3項記載の S O Iゥ エーハの製造方法。 44. The method according to claim 43, wherein in the etch stop layer forming step, the oxygen diffusion step is performed by a heat treatment in an oxygen atmosphere.
4 5 . 前記エッチストップ用イオン注入層 形成するためのイオンとして酸素 イオンを用いることを特徴とする請求の範囲第 3 7項ないし第 4 1項のいずれか 1 項に記載の S O Iゥエーハの製造方法。 45. The method for manufacturing an SOI wafer according to any one of claims 37 to 41, wherein oxygen ions are used as ions for forming the ion implantation layer for etch stop. .
4 6 . 水素イオン、 希ガスイオン、 またはシリコンイオンよりなるイオン群か ら選ばれる少なくとも 1種類を用いて予備イオン注入層を形成し、 さらにその予備 イオン注入層に前記酸素イオンを打ち込むことにより前記エッチストップ用イオン· 注入層とすることを特徴とする請求の範囲第 4 5項記載の S O Iゥエーハの製造方 法。 46. A preliminary ion-implanted layer is formed using at least one selected from the group consisting of hydrogen ions, rare gas ions, and silicon ions, and the oxygen ions are implanted into the preliminary ion-implanted layer. The method for producing an SOI wafer according to claim 45, wherein the method is an ion implantation layer for etch stop.
4 7 . 前記エッチストップ層形成工程において、 前記酸素イオンを用いて形成 された前記エッチストップ用イオン注入層を含む前記第二基板を熱処理することを 特徴とする請求の範囲第 4 5項ないし第 4 6項に記載の S O Iゥエーハの製造方法 c 47. In the etch stop layer forming step, the second substrate including the etch stop ion implantation layer formed using the oxygen ions is heat-treated. 4 of SOI Ueha according to 6 wherein the production method c
4 8 . 前記エッチング減厚工程の後、 前記 S O I層上に残留しているエッチス トップ層をエッチング除去することを特徴とする請求の範囲第 3 7項ないし第 4 7 項のいずれか 1項に記載の S O Iゥエーハの製造方法。 48. The method according to any one of claims 37 to 47, wherein after the etching thickness reducing step, the etch stop layer remaining on the SOI layer is removed by etching. The method for producing the SOI wafer described above.
4 9 . 前記エッチス トップ層の除去後、 前記 S O I層の表面をさらに平坦化す る平坦化熱処理を行なうことを特徴とする請求の範囲第 4 8項記載の S O Iゥエー ハの製造方法。
49. The method for manufacturing an SOI wafer according to claim 48, wherein after the removal of the etch stop layer, a planarization heat treatment for further planarizing the surface of the SOI layer is performed.
50. 前記絶縁膜をシリ コン酸化膜とすることを特徴とする請求の範囲第 37 項ないし第 49項のいずれか 1項に記載の SO Iゥエーハの製造方法。 50. The method for manufacturing an SOI wafer according to any one of claims 37 to 49, wherein the insulating film is a silicon oxide film.
51. 前記第一基板をシリ コン単結晶基板とすることを特徴とする請求の範囲 第 37項ないし第 50項のいずれか 1項に記載の SO Iゥエーハの製造方法。 51. The method for manufacturing an SOI wafer according to any one of claims 37 to 50, wherein the first substrate is a silicon single crystal substrate.
52. 前記パターン層をシリ コン窒化膜とすることを特徴とする請求の範囲第 37項ないし第 5 1項のいずれか 1項に記載の SO Iゥエーハの製造方法。 52. The method for manufacturing an SOI wafer according to any one of claims 37 to 51, wherein the pattern layer is a silicon nitride film.
53. 請求の範囲第 37項ないし第 52項のいずれか 1項に記載の製造方法に て形成される SO Iゥエーハであって、 53. An SOI wafer formed by the manufacturing method according to any one of claims 37 to 52,
該 SO Iゥエーハは、 面内に形成膜厚の異なる SO I層を有し、 該形成膜厚が最 大となる層の厚さは、 5 Onm以下とされることを特徴とする SO Iゥエーハ。 The SOI wafer has an SOI layer having different formed film thicknesses in the plane, and the thickness of the layer having the largest formed film thickness is 5 Onm or less. .
54. 前記 SO I層の膜厚均一性が、 同一ゥエーハ内の標準偏差値にて 0. 4 nm以下とされ、 同一仕様のゥエーハ間の標準偏差値にて 2 nm以下とされること を特徴とする請求の範囲第 53項記載の SO Iゥエーハ。
54. The film thickness uniformity of the SOI layer is set to 0.4 nm or less for the standard deviation value within the same wafer and 2 nm or less for the standard deviation value between the wafers of the same specification. 54. The SO I ゥ wafer according to claim 53, wherein
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002-209911 | 2002-07-18 | ||
JP2002-209866 | 2002-07-18 | ||
JP2002209911A JP4147577B2 (en) | 2002-07-18 | 2002-07-18 | Manufacturing method of SOI wafer |
JP2002209866A JP2004055750A (en) | 2002-07-18 | 2002-07-18 | Method of manufacturing soi wafer |
JP2002-221724 | 2002-07-30 | ||
JP2002221724A JP4147578B2 (en) | 2002-07-30 | 2002-07-30 | Manufacturing method of SOI wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2004010505A1 true WO2004010505A1 (en) | 2004-01-29 |
Family
ID=30773335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2003/009006 WO2004010505A1 (en) | 2002-07-18 | 2003-07-16 | Soi wafer and production method therefor |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2004010505A1 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005074033A1 (en) | 2004-01-30 | 2005-08-11 | Sumco Corporation | Method for manufacturing soi wafer |
WO2008004591A1 (en) * | 2006-07-04 | 2008-01-10 | Sumco Corporation | Method for producing bonded wafer |
EP1914799A1 (en) * | 2005-07-29 | 2008-04-23 | Shanghai Simgui Technology Co., Ltd | Method for manufacturing silicon on insulator |
US7646296B2 (en) | 2006-08-11 | 2010-01-12 | Honda Motor Co., Ltd. | Method and system for receiving and sending navigational data via a wireless messaging service on a navigation system |
JP2010045148A (en) * | 2008-08-12 | 2010-02-25 | Sumco Corp | Method of manufacturing laminated wafer |
US8102281B2 (en) | 2006-08-11 | 2012-01-24 | Honda Motor Co., Ltd. | Method and system for receiving and sending navigational data via a wireless messaging service on a navigation system |
US8134481B2 (en) | 2006-08-11 | 2012-03-13 | Honda Motor Co., Ltd. | Method and system for receiving and sending navigational data via a wireless messaging service on a navigation system |
WO2021079745A1 (en) | 2019-10-24 | 2021-04-29 | 信越半導体株式会社 | Semiconductor substrate manufacturing method and semiconductor substrate |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH021914A (en) * | 1988-06-10 | 1990-01-08 | Sony Corp | Manufacture of semiconductor device |
JPH027468A (en) * | 1988-06-25 | 1990-01-11 | Sony Corp | Manufacture of semiconductor device |
JPH0479372A (en) * | 1990-07-23 | 1992-03-12 | Nissan Motor Co Ltd | Manufacture of semiconductor substrate |
JPH04115511A (en) * | 1990-09-05 | 1992-04-16 | Fujitsu Ltd | Manufacture of soi substrate |
JPH05129258A (en) * | 1991-11-01 | 1993-05-25 | Hitachi Ltd | Production of semiconductor wafer and semiconductor integrated circuit device |
EP0553852A2 (en) * | 1992-01-30 | 1993-08-04 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
JPH0878647A (en) * | 1994-09-07 | 1996-03-22 | Nippon Steel Corp | Manufacturing for semiconductor with buried insulating film |
JPH1098049A (en) * | 1996-09-24 | 1998-04-14 | Asahi Kasei Micro Syst Kk | Method for heat-treating sos substrate |
WO1998042010A1 (en) * | 1997-03-17 | 1998-09-24 | Genus, Inc. | Bonded soi wafers using high energy implant |
JP2000188082A (en) * | 1998-12-22 | 2000-07-04 | Hitachi Ltd | Ion implanting method and ion implanter |
JP2001284558A (en) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | Laminated wafer, producing method therefor and semiconductor device |
EP1174926A1 (en) * | 2000-01-25 | 2002-01-23 | Shin-Etsu Handotai Co., Ltd | Semiconductor wafer and method for producing the same |
-
2003
- 2003-07-16 WO PCT/JP2003/009006 patent/WO2004010505A1/en active Application Filing
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH021914A (en) * | 1988-06-10 | 1990-01-08 | Sony Corp | Manufacture of semiconductor device |
JPH027468A (en) * | 1988-06-25 | 1990-01-11 | Sony Corp | Manufacture of semiconductor device |
JPH0479372A (en) * | 1990-07-23 | 1992-03-12 | Nissan Motor Co Ltd | Manufacture of semiconductor substrate |
JPH04115511A (en) * | 1990-09-05 | 1992-04-16 | Fujitsu Ltd | Manufacture of soi substrate |
JPH05129258A (en) * | 1991-11-01 | 1993-05-25 | Hitachi Ltd | Production of semiconductor wafer and semiconductor integrated circuit device |
EP0553852A2 (en) * | 1992-01-30 | 1993-08-04 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
JPH0878647A (en) * | 1994-09-07 | 1996-03-22 | Nippon Steel Corp | Manufacturing for semiconductor with buried insulating film |
JPH1098049A (en) * | 1996-09-24 | 1998-04-14 | Asahi Kasei Micro Syst Kk | Method for heat-treating sos substrate |
WO1998042010A1 (en) * | 1997-03-17 | 1998-09-24 | Genus, Inc. | Bonded soi wafers using high energy implant |
JP2000188082A (en) * | 1998-12-22 | 2000-07-04 | Hitachi Ltd | Ion implanting method and ion implanter |
EP1174926A1 (en) * | 2000-01-25 | 2002-01-23 | Shin-Etsu Handotai Co., Ltd | Semiconductor wafer and method for producing the same |
JP2001284558A (en) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | Laminated wafer, producing method therefor and semiconductor device |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005074033A1 (en) | 2004-01-30 | 2005-08-11 | Sumco Corporation | Method for manufacturing soi wafer |
EP1710836A1 (en) * | 2004-01-30 | 2006-10-11 | SUMCO Corporation | Method for manufacturing soi wafer |
US7867877B2 (en) | 2004-01-30 | 2011-01-11 | Sumco Corporation | Method for manufacturing SOI wafer |
EP1710836A4 (en) * | 2004-01-30 | 2010-08-18 | Sumco Corp | Method for manufacturing soi wafer |
EP1914799A1 (en) * | 2005-07-29 | 2008-04-23 | Shanghai Simgui Technology Co., Ltd | Method for manufacturing silicon on insulator |
EP1914799A4 (en) * | 2005-07-29 | 2010-03-17 | Shanghai Simgui Technology Co | Method for manufacturing silicon on insulator |
US8048769B2 (en) | 2006-07-04 | 2011-11-01 | Sumco Corporation | Method for producing bonded wafer |
JP2008016534A (en) * | 2006-07-04 | 2008-01-24 | Sumco Corp | Manufacturing method of laminated wafer |
WO2008004591A1 (en) * | 2006-07-04 | 2008-01-10 | Sumco Corporation | Method for producing bonded wafer |
US7999703B2 (en) | 2006-08-11 | 2011-08-16 | Honda Motor Co., Ltd. | Method and system for receiving and sending navigational data via a wireless messaging service on a navigation system |
US7646296B2 (en) | 2006-08-11 | 2010-01-12 | Honda Motor Co., Ltd. | Method and system for receiving and sending navigational data via a wireless messaging service on a navigation system |
US8102281B2 (en) | 2006-08-11 | 2012-01-24 | Honda Motor Co., Ltd. | Method and system for receiving and sending navigational data via a wireless messaging service on a navigation system |
US8134481B2 (en) | 2006-08-11 | 2012-03-13 | Honda Motor Co., Ltd. | Method and system for receiving and sending navigational data via a wireless messaging service on a navigation system |
US8193951B2 (en) | 2006-08-11 | 2012-06-05 | Honda Motor Co., Ltd. | Method and system for receiving and sending navigational data via a wireless messaging service on a navigation system |
US8193950B2 (en) | 2006-08-11 | 2012-06-05 | Honda Motor Co., Ltd. | Method and system for receiving and sending navigational data via a wireless messaging service on a navigation system |
JP2010045148A (en) * | 2008-08-12 | 2010-02-25 | Sumco Corp | Method of manufacturing laminated wafer |
WO2021079745A1 (en) | 2019-10-24 | 2021-04-29 | 信越半導体株式会社 | Semiconductor substrate manufacturing method and semiconductor substrate |
KR20220090506A (en) | 2019-10-24 | 2022-06-29 | 신에쯔 한도타이 가부시키가이샤 | Semiconductor substrate manufacturing method and semiconductor substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2003046993A1 (en) | Production method for soi wafer | |
CN100530531C (en) | A method of fabricating a composite substrate | |
EP1780794B1 (en) | Method for manufacturing bonded wafer | |
WO2004012268A1 (en) | Soi wafer manufacturing method | |
KR100260832B1 (en) | Semiconductor substrate and manufacture thereof | |
US7776719B2 (en) | Method for manufacturing bonded wafer | |
TWI357101B (en) | Method for producing bonded wafer | |
WO2007069442A1 (en) | Method for manufacturing bonded substrate | |
WO2007012290A1 (en) | Method for manufacturing silicon on insulator | |
TWI492275B (en) | The method of manufacturing the bonded substrate | |
TW201118941A (en) | Method for reprocessing semiconductor substrate and method for manufacturing SOI substrate | |
KR20160134661A (en) | Method for manufacturing laminated wafer | |
JP4147577B2 (en) | Manufacturing method of SOI wafer | |
WO2005024925A1 (en) | Method for producing soi wafer | |
CN107615445B (en) | Method for manufacturing silicon wafer on insulator | |
KR100438772B1 (en) | Method for manufacturing semiconductor device capable to prevent bubble defects | |
JP4147578B2 (en) | Manufacturing method of SOI wafer | |
WO2004010505A1 (en) | Soi wafer and production method therefor | |
US8389380B2 (en) | Method for making a substrate of the semiconductor on insulator type with an integrated ground plane | |
JP2003224247A (en) | Soi wafer and its manufacturing method | |
JP2004055750A (en) | Method of manufacturing soi wafer | |
JP2004111521A (en) | Soi wafer and its manufacturing method | |
WO2003046992A1 (en) | Soi wafer manufacturing method | |
JP2007173694A (en) | Method of manufacturing semiconductor substrate | |
JP2008159692A (en) | Method for manufacturing semiconductor substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A1 Designated state(s): CN KR US |
|
AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
122 | Ep: pct application non-entry in european phase |