WO2002071419A1 - Verfahren zum herstellen von dünnschicht-chipwiderständen - Google Patents

Verfahren zum herstellen von dünnschicht-chipwiderständen Download PDF

Info

Publication number
WO2002071419A1
WO2002071419A1 PCT/EP2002/001730 EP0201730W WO02071419A1 WO 2002071419 A1 WO2002071419 A1 WO 2002071419A1 EP 0201730 W EP0201730 W EP 0201730W WO 02071419 A1 WO02071419 A1 WO 02071419A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistance
laser
thin
substrate
structuring
Prior art date
Application number
PCT/EP2002/001730
Other languages
English (en)
French (fr)
Inventor
Wolfgang Werner
Horst Wolf
Reiner Wilhelm KÜHL
Original Assignee
Bccomponents Holdings B.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bccomponents Holdings B.V. filed Critical Bccomponents Holdings B.V.
Priority to JP2002570248A priority Critical patent/JP4092209B2/ja
Priority to AT02700251T priority patent/ATE276575T1/de
Priority to US10/469,214 priority patent/US6998220B2/en
Priority to DE50201035T priority patent/DE50201035D1/de
Priority to EP02700251A priority patent/EP1374257B1/de
Priority to KR1020037011426A priority patent/KR100668185B1/ko
Publication of WO2002071419A1 publication Critical patent/WO2002071419A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/003—Apparatus or processes specially adapted for manufacturing resistors using lithography, e.g. photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/146—Laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal

Definitions

  • the present invention relates to the field of manufacturing passive electronic components. It relates to a method for producing thin-film chip resistors in accordance with the preamble of claim 1.
  • a method for producing a laser structuring of conductor tracks is known from DE-C1-38 43 230.
  • the direct structuring of metal films on plastic for printed circuit boards is proposed.
  • the object is achieved by the entirety of the features of claim 1.
  • the essence of the invention is to use a direct laser exposure process for structuring the resistance tracks for the individual resistors, in which a complete wi the resistor or several complete resistors can be structured with a single exposure that extends over the entire area of the resistors (a “laser shot”) through an appropriately structured mask.
  • chip components can be produced even more quickly and therefore more cost-effectively with the invention, because the structuring is not carried out in writing by a focused laser beam, but rather as direct exposure of an entire or even of several whole components with one or several laser shots.
  • a preferred embodiment of the method according to the invention is characterized in that a UV laser (e.g. excimer laser) with wavelengths of 150 nm to 400 nm is used for the laser lithographic direct exposure, in the beam path of which one of the structure of the resistance tracks to be formed appropriate mask is inserted, and that in the present case an excimer laser emits laser radiation with wavelengths in the range between 248 nm to 351 nm. With sufficient energy at the exposed areas, the laser radiation removes the metallic thin layer of the resistance layer directly or converts it into a non-conductive oxide.
  • a UV laser e.g. excimer laser
  • a substrate is used which is divided into individual areas by structuring means, preferably notches, but also laser scratches, that a thin-film chip resistor is generated in each area, that the structuring means comprises a plurality of mutually perpendicular Lattice denden- notches in the surface of the substrate, and that after the completion of the individual thin-film chip resistors, the substrate along the notches is divided into individual thin-film chip resistors.
  • the structuring for example laser cuts, can also take place in the production process, ie after the thin layers have been applied.
  • Another preferred embodiment of the method according to the invention is characterized in that prior to the structuring of the resistance layer in the individual resistance tracks for each of the thin-film chip resistors to be produced, local contact layers are applied as islands or as continuous strips to the resistance layer in the end regions of the resistance tracks to be produced.
  • Thin-film technology e.g. masked vapor deposition
  • Thick film processes are also conceivable, as well as combinations of the two. The order of the manufacturing processes (resistance layer, contact layer) can also be reversed.
  • Figure 1 is a perspective, partially sectioned view of a pre-notched, laser-scored or sawn substrate, as is preferably used in the manufacturing method according to the invention.
  • Fig. 2- ⁇ different steps for the production of thin-film
  • Chip resistors according to a preferred embodiment of the invention, in particular
  • FIG. 2 shows the substrate from FIG. 1 in longitudinal section
  • FIG. 3 shows the substrate from FIG. 2 with a resistance layer applied over the entire surface
  • Fig. 4 shows the coated substrate of Fig. 3 with on the top
  • Fig. 5 shows the laser lithographic direct exposure process for
  • FIG. 7 shows the substrate with an exemplary finished structured chip resistor in a representation comparable to FIG. 1;
  • the substrate 10 consists for example of a glass, silicon, SiO or an insulating ceramic such as Al 2 O 3 or AIN. It is divided into individual areas 13 on the top by notches 11, 12 running perpendicular to one another in the manner of a grid, in which because a thin film chip resistor is to be generated. However, the substrate 10 can also be sawn or laser scratched or can be present without subdivision. Depending on the subdivision, resistance arrays or resistance networks can also be created.
  • a resistance layer 14 is first applied to the substrate 10, which is shown again in longitudinal section in FIG. 2, according to FIG. 3, preferably over the entire surface.
  • the resistance layer 14 is usually a metal layer made of a suitable resistance alloy such as e.g. CrNi, CrSi, TaN, CuNi.
  • the resistance layer is preferably applied by sputtering or vapor deposition. Germination e.g. Pd for subsequent metallizations are conceivable. It is also conceivable to carry out a masked coating instead of the entire surface coating, for example in order to produce resistance layers which are electrically separated from one another in adjacent regions 13. Several layers of resistance on top of each other are also conceivable.
  • local contact layers 15, 16 or 17 are subsequently formed on the resistance layer 14 or on the top side of the substrate 10 and optionally on the bottom side, as shown in FIG. 18 applied.
  • a pair of spaced-apart contact layers 15, 16 is used, between which the resistance path (24 in FIG. 7) to be subsequently structured extends.
  • the contact areas 17, 18 on the underside are later electrically connected to the corresponding contact areas 15, 16 on the top side and serve as contacts of the chip resistors used as SMD components.
  • the contact areas 17, 18 can also be continuous, as indicated at 17 in FIG. 4.
  • the contact layers 15, 16 are preferably applied using the thin-film method and the contact layers 17, 18 using the thick-film technique.
  • the order of manufacture is preferably carried out in such a way that the contact layer is applied to the resistance layer, that is to say in a subsequent process step.
  • the contact layer under the resistance layer ie in a previous process step.
  • the lower contact layer 17, 18 can be applied as a first process step.
  • a masked laser radiation 21 is generated from a flat laser radiation 20 with a beam cross-section of up to 20 ⁇ 30 mm 2 through a suitably structured mask 19, which is optically imaged on a surface that is at least as large as the surface of the resistance path to be structured ( 25), meets the resistance layer 14.
  • the mask 19 has mask openings 21 in the areas in which the material of the resistance layer 14 is removed or brought into a non-conductive state by oxidation.
  • the resistance tracks of a resistor or a plurality of adjacent resistors in the example in FIG.
  • these are two) are structured in a non-writing process by means of a single or several “laser shots” in an image field having a size of up to several mm 2 .
  • the mask 19 is designed in such a way that the resistance layer 14 is also exposed in the area of the notches 11, 12, so that when there is a full-area resistance layer 14, the individual areas 13 are electrically isolated at the same time.
  • the result of the structuring is a thin-film chip resistor 100, as is shown by way of example for one of the regions 13 in FIG. 7.
  • the accuracy of the resistance value necessary fine adjustment which is carried out according to FIG. 6 preferably by processing the resistance track by means of a (writing) laser beam 23 in conventional technology.
  • the various thin-film chip resistors 100 ′, 100 ′′ can be separated by breaking the substrate 10 along separation lines 28 predetermined by the notches 11, 12. Depending on the shape of the separation lines, it is also possible to produce connected resistance arrays or resistance networks.
  • the invention can be used to produce thin-film chip resistors with the advantages of a lithographic technique in an extremely cost-effective manner, the structuring, including the electrical insulation of the individual elements, not being carried out in writing by a focused laser beam, but rather as direct exposure of a whole or even several whole components with one Laser shot, and in contrast to photolithography in one process step.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Bei einem Verfahren zum Herstellen von Dünnschicht-Chipwiderständen, bei welchem Verfahren auf die Oberseite eines flächigen Substrats (10) eine Widerstandsschicht (14) und eine Kontaktschicht (15, 16) aufgebracht und mittels Laserlicht so strukturiert wird, dass auf dem Substrat (10) nebeneinander eine Mehrzahl von separaten Widerstandsbahnen (24) mit einem näherungsweise vorbestimmten Widerstandswert entstehen, wird eine vereinfachte und kostengünstiger Herstellung dadurch erreicht, dass die elektrische Isolation der Widerstandelemente (13) und die Strukturierung der einzelnen Widerstandsbahnen (24) für die gesamte Widerstandsbahn gleichzeitig mittels eines laserlithographischen Direcktbelichtungsverfahrens erfolgt.

Description

Verfahren zum Herstellen von Dünnschicht-Chipwiderständen
Beschreibung
TECHNISCHES GEBIET
Die vorliegende Erfindung bezieht sich auf das Gebiet der Herstellung von passiven elektronischen Bauelementen. Sie betrifft ein Verfahren zum Herstellen von Dünnschicht-Chipwiderständen gemäß dem Oberbegriff des Abspruchs 1.
Ein solches Verfahren ist z.B. aus der Druckschrift US-A-5,976,392 bekannt.
STAND DER TECHNIK
Generell bekannt sind Verfahren zur Herstellung von Dickschichtwiderständen, bei denen die Widerstands- und Kontaktschichten als Pasten mittels Siebdruck strukturiert aufgebracht werden. Auf diese Weise lassen sich sehr kostengünstige Bauelemente herstellen.
Weiterhin sind Verfahren zur Herstellung von Dünnschichtwiderständen bzw. Dünnschicht-Chipwiderständen bekannt, bei denen die Widerstandsund Kontaktschichten mittels Sputtem/Aufdampfen aufgebracht werden und anschließend in einem photolithographischen Prozeßschritt strukturiert werden. Mit dieser Art hergestellte Bauelemente sind in der Regel qualitativ hochwertiger. Nachteilig sind dabei allerdings die höheren Herstellkosten.
Die eingangs genannte Druckschrift US-A-5, 976,392 beschreibt nun die Herstellung eines Dünnschichtwiderstandes mit darauf aufgebrachten Dickschichtkontakten, der nicht in einem photolithographischen Strukturie- rungsprozess hergestellt wird, sondern bei dem zur Strukturierung der Widerstandsbahnen eine Ätzung mittels eines energiereichen fokussierten Strahles erfolgt. Insbesondere wird dazu ein Laserstrahl mit einer Weite von 30 bis 200 μm verwendet, um in den Bereichen der einzelnen Widerstände, die eine Breite von 0,4 bis 3,5 mm und eine Länge von 0,8 bis 6,5 mm aufweisen können, durch entsprechendes Verfahren des Strahles "in der Substratebene die Kontur der Widerstandsbahn "schreibend" festzulegen. Durch Verzicht auf die Photolithographie und den Einsatz von Dickschichtkontakten kann hier zwar ein Kostenvorteil gegeben sein, nachteilig ist jedoch die zeitlich in die Länge gezogene sukzessive Bearbeitung der einzelnen Widerstände bzw. Widerstandsbahnen.
Eine andere Druckschrift (DE-A1-199 01 540) beschreibt den Feinabgleich von dünnen Widerstandsschichten, bei dem mit einem fokussiertem Laserstrahl, z.B. eines Argon-Lasers "geschrieben" wird.
Ein Verfahren zur Herstellung einer Laserstrukturierung von Leiterbahnen ist das der DE-C1-38 43 230 bekannt. Hierbei wird die Direktstrukturierung von Metallfilmen auf Kunststoff für Leiterplatten vorgeschlagen.
DARSTELLUNG DER ERFINDUNG
Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung von Dünnschicht-Chipwiderständen anzugeben, welches bei gleichzeitig hoher Präzision der erzeugten Widerstände eine Vereinfachung und Beschleunigung der Herstellung und eine damit verbundene Reduktion der Herstellungskosten bewirkt.
Die Aufgabe wird durch die Gesamtheit der Merkmale des Anspruchs 1 gelöst. Der Kern der Erfindung besteht darin, zur Strukturierung der Widerstandsbahnen für die einzelnen Widerstände einen laserlϊthographi- schen Direktbelichtungsprozess einzusetzen, bei dem ein kompletter Wi- derstand oder mehrere komplette Widerstände mit einer einzigen, über die gesamte Fläche der Widerstände reichenden Belichtung (einem "Laser- schuss") durch eine entsprechend strukturierte Maske strukturiert werden können.
Mit der Erfindung ist es möglich, extrem kostengünstige Dünnschicht- Chipwiderstände mit den Vorteilen einer lithographischen Technik herzustellen, wobei die Strukturierung direkt und im Gegensatz zur Photolithographie in einem Prozeßschritt erfolgt. Insbesondere können gegenüber der eingangs genanntem Druckschrift US-A-5,976,392 mit der Erfindung Chipbauelemente noch schneller und damit kostengünstiger hergestellt werden, weil die Strukturierung nicht schreibend durch einen fokussierten Laserstrahl erfolgt, sondern als Direktbelichtung eines ganzen bzw. sogar von mehreren ganzen Bauelementen mit einem oder mehreren Laserschüssen.
Eine bevorzugte Ausgestaltung des Verfahrens nach der Erfindung zeichnet sich dadurch aus, dass für die laserlithographische Direktbelichtung ein UV-Laser, (z. B. Excimer-Laser) mit Wellenlängen von 150nm bis 400nm verwendet wird, in dessen Strahlengang eine der auszubildenden Struktur der Widerstandsbahnen entsprechende Maske eingefügt ist, und dass im vorliegenden Fall ein Excimer-Laser Laserstrahlung mit Wellenlängen im Bereich zwischen 248 nm bis 351 nm aussendet. Durch die Laserstrahlung wird bei ausreichender Energie an den belichteten Stellen die metallische Dünnschicht der Widerstandsschicht direkt entfernt bzw. in ein nichtleitendes Oxid umgewandelt.
Es ist dabei besonderes zweckmässig, dass ein Substrat verwendet wird, welches durch Strukturierungsmittel bevorzugt Kerben, aber auch Laserritzen in einzelne Bereiche unterteilt ist, dass in den Bereichen jeweils ein Dünnschicht-Chipwiderstand erzeugt wird, dass die Strukturierungsmittel eine Mehrzahl von senkrecht zueinander verlaufenden, ein Gitter bil- denden- Kerben in der Oberfläche des Substrats umfassen, und dass nach Fertigstellung der einzelnen Dünnschicht-Chipwiderstände das Substrat entlang der Kerben in einzelne Dünnschicht-Chipwiderstände zerteilt wird. Die Strukturierung z.B. Lasersritze kann auch im Herstellungsprozeß d.h. nach Aufbringen der Dünnschichten erfolgen.
Eine andere bevorzugte Ausgestaltung des erfindungsgemässen Verfahren ist dadurch gekennzeichnet, dass vor dem Strukturieren der Widerstandsschicht in die einzelnen Widerstandsbahnen für jeden der zu erzeugenden Dünnschicht-Chipwiderstände in den Endbereichen der zu erzeugenden Widerstandsbahnen lokale Kontaktschichten als Inseln oder als durchgehender Streifen auf die Widerstandsschicht aufgebracht werden. Bevorzugt wird dabei die Dünnschichttechnik (z.B. maskiertes Aufdampfen). Dickschichtverfahren sind ebenfalls denkbar, sowie auch Kombinationen von beiden. Die Reihenfolge der Herstellungsprozesse (Widerstandsschicht, Kontaktschicht) kann auch umgekehrt sein.
Weitere Ausführungsformen ergeben sich aus den abhängigen Ansprüchen.
KURZE ERLÄUTERUNG DER FIGUREN
Die Erfindung soll nachfolgend anhand von Ausführungsbeispielen im Zusammenhang mit der Zeichnung näher erläutert werden. Es zeigen
Fig. 1 in einer perspektivischen, teilweise geschnittenen Ansicht ein vorgekerbtes, lasergeritztes bzw. gesägtes Substrat, wie es beim Herstellungsverfahren nach der Erfindung bevorzugt verwendet wird; Fig. 2-ψ verschiedene Schritte zur Herstellung von Dünnschicht-
Chipwiderständen gemäss einem bevorzugten Ausführungsbeispiel der Erfindung, insbesondere
Fig. 2 das Substrat aus Fig. 1 im Längsschnitt;
Fig. 3 das Substrat aus Fig. 2 mit einer ganzflächig aufgebrachten Widerstandsschicht;
Fig. 4 das beschichtete Substrat aus Fig. 3 mit auf der Ober- und
Unterseite aufgebrachten lokalen oder auch durchgehender Kontaktschichten;
Fig. 5 den laserlithographischen Direktbelichtungsprozess zur
Strukturierung der Widerstandsbahnen der einzelnen Widerstände;
Fig. 6 den nachfolgenden Feinabgleich der Widerstandsbahnen;
Fig. 7 in einer zu Fig. 1 vergleichbaren Darstellung das Substrat mit einem beispielhaften fertig strukturierten Chipwiderstand;
WEGE ZUR AUSFÜHRUNG DER ERFINDUNG
In Fig. 1 ist in einer perspektivischen, teilweise geschnittenen Ansicht ein vorgekerbtes bzw. lasergeritztes oder gesägtes Substrat 10 wiedergegeben, wie es beim Herstellungsverfahren nach der Erfindung bevorzugt verwendet wird. Das Substrat 10 besteht beispielsweise aus einem Glas, Silizum, SiO oder einer isolierenden Keramik wie z.B. AI2O3 oder AIN. Es ist auf der Oberseite durch nach Art eines Gitters senkrecht zueinander verlaufende Kerben 11 , 12 in einzelne Bereiche 13 unterteilt, in denen je- weils ein Dünnschicht-Chipwiderstand erzeugt werden soll. Das Substrat 10 kann aber auch gesägt oder lasergeritzt oder vollkommen ohne Unterteilung vorliegen. Je nach Unterteilung können auch Widerstandsarrays bzw. Widerstandsnetzwerke erzeugt werden.
Auf das Substrat 10, das in Fig. 2 noch einmal im Längsschnitt dargestellt ist, wird zunächst gemäss Fig. 3, vorzugsweise ganzflächig, eine Widerstandsschicht 14 aufgebracht. Die Widerstandsschicht 14 ist üblicherweise eine Metallschicht aus einer geeigneten Widerstandslegierung wie z.B. CrNi, CrSi, TaN, CuNi. Die Widerstandschicht wird bevorzugt durch Sput- ter oder Aufdampfen aufgebracht. Auch Bekeimungen z.B. Pd für anschließende Metallisierungen sind denkbar. Es ist weiterhin denkbar, anstelle der ganzflächigen Beschichtung eine maskierte Beschichtung vorzunehmen, um beispielsweise in benachbarten Bereichen 13 elektrisch voneinander getrennte Widerstandsschichten zu erzeugen. Auch mehrere Widerstandsschichten übereinander sind denkbar.
Nachdem die Widerstandsschicht mit der gewünschten Zusammensetzung und Dicke bzw. Widerstandswert aufgebracht ist, werden anschlie- ssend gemäss Fig. 4 auf der Widerstandsschicht 14 bzw. auf der Oberseite des Substrats 10 und ggf. auf der Unterseite lokale Kontaktschichten 15, 16 bzw. 17, 18 aufgebracht. Für jeden der Bereiche 13 wird eine Paar voneinander beabstandeter Kontaktschichten 15, 16 verwendet, zwischen denen sich die nachfolgend zu strukturierende Widerstandsbahn (24 in Fig. 7) erstreckt. Die Kontaktbereiche 17, 18 auf der Unterseite werden später mit den korrespondierenden Kontaktbereiche 15, 16 auf der Oberseite elektrisch verbunden und dienen als Kontakte der als SMD- Bauelemente eingesetzten Chipwiderstände. Die Kontaktbereich 17, 18 können auch durchgehend ausgebildet sein, wie dies in Fig. 4 bei 17 angedeutet ist. Bevorzugt werden die Kontaktschichten 15, 16 im Dünnschichtverfahren und die Kontaktschichten 17, 18 in Dickschichttechnik aufgebracht. Es sind aber auch andere Kombinationen (nur Dünnschicht, nur Dickschicht, Dünnschicht auf der Unterseite, Dickschicht auf der Oberseite) möglich. Die Reihenfolge der Herstellung wird bevorzugterweise so durchgeführt, dass die Kontaktschicht auf der Widerstandsschicht, dass heißt, in einem nachfolgenden Prozessschritt aufgebracht wird. Es ist aber auch möglich, die Kontaktschicht unter der Widerstandsschicht, d.h. in einem vorhergehenden Prozessschritt aufzubringen. Insbesondere kann die untere Kontaktschicht 17, 18 als erster Prozessschritt aufgebracht werden.
Die eigentliche Strukturierung der Widerstandsschicht 14 zu einer Widerstandsbahn pro Bereich 13 erfolgt gemäss Fig. 5 durch ein laserlithographisches Direktbelichtungsverfahren. Bei diesem Verfahren wird aus einer flächigen Laserstrahlung 20 mit bis 20x30 mm2 Strahlquerschnitt durch eine geeignet strukturierte Maske 19 im Strahlengang eine maskierte Laserstrahlung 21 erzeugt, die auf einer Fläche, die wenigstens so gross ist wie die Fläche der zu strukturierenden Widerstandsbahn, optisch abgebildet (25), auf die Widerstandsschicht 14 trifft. Die Maske 19 hat in den Bereichen Maskenöffnungen 21 , in denen das Material der Widerstandsschicht 14 entfernt bzw. durch Oxidation in einem nichtleitenden Zustand gebracht wird. Durch einen einzigen oder mehrere "Laserschüsse" in einem bis mehrere mm2 grossen Bildfeld werden so die Widerstandsbahnen eines Widerstandes oder mehrerer nebeneinanderliegender Widerstände (im Beispiel der Fig. 5 sind dies zwei) in einem nicht schreibenden Verfahren strukturiert. Die Maske 19 ist gleichzeitig so beschaffen, dass die Widerstandsschicht 14 im Bereich der Kerben 11 , 12 ebenfalls belichtet wird, so dass bei Vorliegen einer ganzflächigen Widerstandsschicht 14 gleichzeitig eine elektrische Trennung der einzelnen Bereiche 13 vollzogen wird. Das Ergebnis der Strukturierung ist ein Dünnschicht-Chipwiderstand 100, wie er in Fig. 7 beispielhaft für einen der Bereiche 13 dargestellt ist.
Nachdem durch die Direktbelichtung alle Widerstandsbahnen in der gewünschten Weise strukturiert worden sind, erfolgt der für die erhöhte Ge- nauigkeit des Widerstandswertes notwendige Feinabgleich, der gemäss Fig. 6 vorzugsweise durch eine Bearbeitung der Widerstandsbahn mittels eines (schreibenden) Laserstrahls 23 in herkömmlicher Technik erfolgt.
Schliesslich können die verschiedenen Dünnschicht-Chipwiderstände 100', 100" durch Brechen des Substrats 10 entlang von durch die Kerben 11 , 12 vorgegebenen Trennungslinien 28 vereinzelt werden. Je nach Ausprägung der Trennungslinien können damit auch zusammenhängende Widerstandsarrays bzw. Widerstandsnetzwerke erzeugt werden.
Insgesamt können mit der Erfindung extrem kostengünstig Dünnschicht- Chipwiderstände mit den Vorteilen einer lithographischen Technik hergestellt werden, wobei die Strukturierung einschließlich der elektrischen Isolation der Einzelelemente nicht schreibend durch einen fokussierten Laserstrahl erfolgt, sondern als Direktbelichtung eines ganzen bzw. sogar von mehreren ganzen Bauelementen mit einem Laserschuss, und damit im Gegensatz zur Photolithographie in einem Prozeßschritt.
BEZUGSZEICHENLISTE
10 Substrat
11 ,12 Kerbe
13 Bereich
14 Widerstandsdünnschicht (z.B. Metalllegierung) 15,16 Kontaktschicht (Oberseite)
17,18 Kontaktschicht (Unterseite)
19.26 Maske
20 Laserstrahlung (unmaskiert)
21.27 Maskenöffnung
22 Laserstrahlung (maskiert)
23 Laserstrahl
24 Widerstandsbahn (z.B. mäanderförmig)
25 Abbildungsoptik
100,100', 100" Dünnschicht-Chipwiderstand

Claims

PATENTANSPRÜCHE
1. Verfahren zum Herstellen von Dünnschicht-Chipwiderständen '100, 100', 100"), bei welchem Verfahren auf die Oberseite eines flächigen Substrats (10) eine Widerstandsschicht (14) und eine Kontaktschicht (15, 16) aufgebracht und mittels Laserlicht so strukturiert wird, dass auf dem Substrat (10) nebeneinander eine Mehrzahl von separaten Widerstandsbahnen (24) mit einem näherungsweise vorbestimmten Widerstandswert entstehen, dadurch gekennzeichnet, dass die elektrische Isolation der Widerstandselemente (13) und die Strukturierung der einzelnen Widerstandsbahnen (24) für die gesamte Widerstandsbahn gleichzeitig mittels eines laserlithographischen Direktbelichtungsverfahrens erfolgt.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass mehrere, insbesondere nebeneinanderliegende, Widerstandselemente (13) gleichzeitig mit einer oder mehreren Belichtungen elektrisch isoliert und strukturiert werden und dass bei der laserlithographischen Direktbelichtung zusätzlich zur Strukturierung der Widerstandsbahnen (24) gleichzeitig die Widerstandsbahnen (24) benachbarter Dünnschicht-Chipwiderstände elektrisch voneinander isoliert werden..
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass für die laserlithographische Direktbelichtung ein UV-Laser verwendet wird, in dessen Strahlengang eine der auszubildenden Struktur der Widerstandsbahnen (24) entsprechende Maske (19) eingefügt ist und diese optisch (25) auf der Substratoberfläche abgebildet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass z.B. ein Excimer-Laser Laserstrahlung (20) mit Wellenlängen im Bereich zwischen 150 nm bis 400 nm aussendet.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass ein Substrat (10) verwendet wird, welches durch - Strukturierungsmittel (11 , 12) in einzelne Bereiche (13) unterteilt ist, und dass in den Bereichen (13) jeweils ein Dünnschicht- Chipwiderstand (100, 100', 100") erzeugt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Strukturierungsmittel (Kerben, Laserscriben, Laserritzen, Sägen) eine Mehrzahl von senkrecht zueinander verlaufenden, ein Gitter bildenden Kerben (11 , 22) in der Oberfläche des Substrats (10) umfassen, und dass nach Fertigstellung der einzelnen Dünnschicht-Chipwiderstände (100, 100*, 100") das Substrat (10) entlang der Kerben (11 , 12) in einzelne Dünnschicht-Chipwiderstände (100, 100', 100") oder auch zusammenhängende Widerstandsarrays bzw. Widerstandsnetzwerke zerteilt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass vor dem Strukturieren der Widerstandsschicht (14) in die einzelnen Widerstandsbahnen (24) für jeden der zu erzeugenden Dünnschicht-Chipwiderstände (100, 100', 100") in den Endbereichen der zu erzeugenden Widerstandsbahnen (24) lokale Kontaktschichten (15, 16) auf die Widerstandsschicht (14) aufgebracht werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass zusätzlich zu den Kontaktschichten (15, 16) auf der Widerstandsschicht (14) weitere lokale Kontaktschichten oder Kontaktstreifen (17, 18) auf die Unterseite des Substrats (10) aufgebracht werden.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Kontaktschichten (15, 16) auf einer Oberseite bevorzugterweise in Dünnschichtverfahrens, mittels Sputtern oder Aufdampfen, und dass die Kontaktschichten (17, 18) auf einer Unterseite vorzugsweise im Dickschichtverfahren aufgebracht werden.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass nach der Strukturierung der Widerstandsbahnen (24) mittels des laserlithographischen Direktbelichtungsverfahrens ein Feinabgleich der Widerstandsbahnen (24) vorgenommen wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Feinabgleich mit einem Laserstrahl (23) vorgenommen wird.
PCT/EP2002/001730 2001-03-02 2002-02-19 Verfahren zum herstellen von dünnschicht-chipwiderständen WO2002071419A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002570248A JP4092209B2 (ja) 2001-03-02 2002-02-19 薄膜チップ抵抗体の製造方法
AT02700251T ATE276575T1 (de) 2001-03-02 2002-02-19 Verfahren zum herstellen von dünnschicht- chipwiderständen
US10/469,214 US6998220B2 (en) 2001-03-02 2002-02-19 Method for the production of thin layer chip resistors
DE50201035T DE50201035D1 (de) 2001-03-02 2002-02-19 Verfahren zum herstellen von dünnschicht-chipwiderständen
EP02700251A EP1374257B1 (de) 2001-03-02 2002-02-19 Verfahren zum herstellen von dünnschicht-chipwiderständen
KR1020037011426A KR100668185B1 (ko) 2001-03-02 2002-02-19 박막 칩 저항기 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10110179.1 2001-03-02
DE10110179A DE10110179B4 (de) 2001-03-02 2001-03-02 Verfahren zum Herstellen von Dünnschicht-Chipwiderständen

Publications (1)

Publication Number Publication Date
WO2002071419A1 true WO2002071419A1 (de) 2002-09-12

Family

ID=7676132

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/001730 WO2002071419A1 (de) 2001-03-02 2002-02-19 Verfahren zum herstellen von dünnschicht-chipwiderständen

Country Status (9)

Country Link
US (1) US6998220B2 (de)
EP (1) EP1374257B1 (de)
JP (1) JP4092209B2 (de)
KR (1) KR100668185B1 (de)
CN (1) CN100413000C (de)
AT (1) ATE276575T1 (de)
DE (2) DE10110179B4 (de)
TW (1) TW594802B (de)
WO (1) WO2002071419A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007137140A2 (en) * 2006-05-18 2007-11-29 Electro Scientific Industries, Inc. Laser-based termination of miniature passive electronic components
JP2011187985A (ja) * 2004-03-31 2011-09-22 Mitsubishi Materials Corp チップ抵抗器の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10110179B4 (de) 2001-03-02 2004-10-14 BCcomponents Holding B.V. Verfahren zum Herstellen von Dünnschicht-Chipwiderständen
TW200534296A (en) * 2004-02-09 2005-10-16 Rohm Co Ltd Method of making thin-film chip resistor
US7882621B2 (en) * 2008-02-29 2011-02-08 Yageo Corporation Method for making chip resistor components
CN102176356A (zh) * 2011-03-01 2011-09-07 西安天衡计量仪表有限公司 一种铂电阻芯片及铂电阻芯片的制备方法
DE102018115205A1 (de) 2018-06-25 2020-01-02 Vishay Electronic Gmbh Verfahren zur Herstellung einer Vielzahl von Widerstandsbaueinheiten

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699649A (en) * 1969-11-05 1972-10-24 Donald A Mcwilliams Method of and apparatus for regulating the resistance of film resistors
US4468414A (en) * 1983-07-29 1984-08-28 Harris Corporation Dielectric isolation fabrication for laser trimming
US4594265A (en) * 1984-05-15 1986-06-10 Harris Corporation Laser trimming of resistors over dielectrically isolated islands
JPH04178503A (ja) * 1990-11-14 1992-06-25 Nec Corp 歪センサーの製造方法
DE4429794C1 (de) * 1994-08-23 1996-02-29 Fraunhofer Ges Forschung Verfahren zum Herstellen von Chip-Widerständen
US6004734A (en) * 1992-03-02 1999-12-21 Berg; N. Edward Circuit board substrate for use in fabricating a circuit board on which is formed a light sensitive emulsion layer covering and in direct contact with photoresist
US6365483B1 (en) * 2000-04-11 2002-04-02 Viking Technology Corporation Method for forming a thin film resistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1765145C3 (de) * 1968-04-09 1973-11-29 Siemens Ag, 1000 Berlin U. 8000 Muenchen Verfahren zum Bearbeiten dunner Schichten von elektrischen Schalt kreisen mit Laserstrahlen
DE3843230C1 (en) * 1988-12-22 1989-09-21 W.C. Heraeus Gmbh, 6450 Hanau, De Process for making a metallic pattern on a base, in particular for the laser structuring of conductor tracks
US5683928A (en) * 1994-12-05 1997-11-04 General Electric Company Method for fabricating a thin film resistor
US5852226A (en) * 1997-01-14 1998-12-22 Pioneer Hi-Bred International, Inc. Soybean variety 93B82
US5976392A (en) * 1997-03-07 1999-11-02 Yageo Corporation Method for fabrication of thin film resistor
DE19901540A1 (de) * 1999-01-16 2000-07-20 Philips Corp Intellectual Pty Verfahren zur Feinabstimmung eines passiven, elektronischen Bauelementes
US6605760B1 (en) * 2000-12-22 2003-08-12 Pioneer Hi-Bred International, Inc. Soybean variety 94B73
US6613965B1 (en) * 2000-12-22 2003-09-02 Pioneer Hi-Bred International, Inc. Soybean variety 94B54
DE10110179B4 (de) 2001-03-02 2004-10-14 BCcomponents Holding B.V. Verfahren zum Herstellen von Dünnschicht-Chipwiderständen

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699649A (en) * 1969-11-05 1972-10-24 Donald A Mcwilliams Method of and apparatus for regulating the resistance of film resistors
US4468414A (en) * 1983-07-29 1984-08-28 Harris Corporation Dielectric isolation fabrication for laser trimming
US4594265A (en) * 1984-05-15 1986-06-10 Harris Corporation Laser trimming of resistors over dielectrically isolated islands
JPH04178503A (ja) * 1990-11-14 1992-06-25 Nec Corp 歪センサーの製造方法
US6004734A (en) * 1992-03-02 1999-12-21 Berg; N. Edward Circuit board substrate for use in fabricating a circuit board on which is formed a light sensitive emulsion layer covering and in direct contact with photoresist
DE4429794C1 (de) * 1994-08-23 1996-02-29 Fraunhofer Ges Forschung Verfahren zum Herstellen von Chip-Widerständen
US6365483B1 (en) * 2000-04-11 2002-04-02 Viking Technology Corporation Method for forming a thin film resistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 016, no. 493 (P - 1435) 13 October 1992 (1992-10-13) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187985A (ja) * 2004-03-31 2011-09-22 Mitsubishi Materials Corp チップ抵抗器の製造方法
WO2007137140A2 (en) * 2006-05-18 2007-11-29 Electro Scientific Industries, Inc. Laser-based termination of miniature passive electronic components
WO2007137140A3 (en) * 2006-05-18 2008-01-17 Electro Scient Ind Inc Laser-based termination of miniature passive electronic components

Also Published As

Publication number Publication date
US20040126704A1 (en) 2004-07-01
DE10110179B4 (de) 2004-10-14
CN1552080A (zh) 2004-12-01
ATE276575T1 (de) 2004-10-15
KR100668185B1 (ko) 2007-01-11
DE10110179A1 (de) 2002-12-05
TW594802B (en) 2004-06-21
KR20030086282A (ko) 2003-11-07
JP2004530290A (ja) 2004-09-30
CN100413000C (zh) 2008-08-20
EP1374257A1 (de) 2004-01-02
DE50201035D1 (de) 2004-10-21
JP4092209B2 (ja) 2008-05-28
US6998220B2 (en) 2006-02-14
EP1374257B1 (de) 2004-09-15

Similar Documents

Publication Publication Date Title
DE3030653C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2817286C2 (de) Verfahren zum Anbringen von Distanzgliedern auf Hybrid-Schaltungen
DE69833193T2 (de) Verfahren zur herstellung mehrerer elektronischer bauteile
EP1620890A2 (de) Elektronisches bauteil, sowie systemträger und nutzen zur herstellung desselben
DE10245313A1 (de) Dünnfilm-Thermistor und Verfahren zum Einstellen des Widerstands desselben
DE3634167A1 (de) Redundanzschaltkreis einer halbleitereinrichtung und verfahren zu dessen herstellung
DE3536370C2 (de)
DE2548122A1 (de) Verfahren zum herstellen eines einheitlichen bauelementes aus einem halbleiterplaettchen und einem substrat
DE2903872C2 (de) Verfahren zur Ausbildung von Mustern mittels Maskenbedampfungstechnik
DE2350026A1 (de) Verfahren zur herstellung einer vielfach-elektrodeanordnung fuer aufzeichnungsgeraete
EP1374257B1 (de) Verfahren zum herstellen von dünnschicht-chipwiderständen
DE19848832B4 (de) Thermistoren und Verfahren zum Einstellen und Erzeugen von Thermistoren
EP0234487B1 (de) Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung
EP1097616B1 (de) Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
DE2739530A1 (de) Verfahren zur bildung einzelner photodetektorelemente auf einem substrat sowie nach diesem verfahren hergestellte photodetektoranordnung
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
DE1960554A1 (de) Herstellung von Duennschicht-Schaltungen
DE3041952A1 (de) Verfahren zur erzeugung einer duennschicht-sensoranordnung
DE102011004543A1 (de) Impulswiderstand, Leiterplatte und elektrisches oder elektronisches Gerät
DE4429794C1 (de) Verfahren zum Herstellen von Chip-Widerständen
EP0111152A2 (de) Verfahren zur Herstellung elektronischer Schaltelemente und/oder Schaltungen in Vielschicht-Dickfilmtechnik (Multilayer Thick Film Technology) auf einem Substrat und dergestalt hergestellte Schaltelemente und/oder Schaltungen
DE19949607A1 (de) Planarer Abgleichwiderstand, Anwendungen und Verfahren zu seiner Herstellung
EP1283528B1 (de) Niederohmiger elektrischer Widerstand und Verfahren zur Herstellung solcher Widerstände
DE1804349C3 (de) Elektrische Kontaktanordnung an einem Halbleiterabschnitt und Verfahren zu ihrer Herstellung
DE102022129023A1 (de) Verfahren zum Anbringen einer metallischen Schicht auf einer Oberfläche eines Keramikkörpers

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2002700251

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10469214

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2002570248

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020037011426

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 028059069

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020037011426

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2002700251

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWG Wipo information: grant in national office

Ref document number: 2002700251

Country of ref document: EP