WO2002007358A1

WO2002007358A1 - Cdma receiver

Info

Publication number: WO2002007358A1
Application number: PCT/JP2000/004757
Authority: WO
Inventors: Tetsuhiro Futami
Original assignee: Fujitsu Limited
Priority date: 2000-07-14
Filing date: 2000-07-14
Publication date: 2002-01-24

Abstract

An interference canceller comprises interference replica generating units (21-1 to 21-N). One or more interference replica generating units are assigned to each channel of CDMA communication. A channel to which one interference replica generating unit is assigned carries out one interference eliminating processing. A channel to which interference replica generating units are assigned repeats an interference eliminating processing.

Description

明細書 Specification

C DMA受信装置技術分野 C DMA receiver Technical field

本発明は、干渉を除去する機能を備えた C DMA受信装置にかかわる。背景技術 The present invention relates to a CDMA receiver having a function of removing interference. Background art

近年、移動端末の使用者は急速に増加しており、また、音声だけでなく、画像やデータを伝送するサービスも普及してきている。そして、移動通信サービスを提供する通信方式のひとつとして C DMA (符号分割多元接続または符号分割多重アクセス ·· Code Division Multiple Access)方式が知られている。 C D MA方式は、システム容量の大容量化を容易に実現できること、様々な通信速度のチャネル（ユーザ）を柔軟に収容できることなどの特徴を備えるので、移動通信システムにおけるアクセス方式として注目されている。 In recent years, the number of users of mobile terminals has increased rapidly, and services for transmitting not only voice but also images and data have become widespread. As one of the communication systems for providing a mobile communication service, a CDMA (Code Division Multiple Access or Code Division Multiple Access) system is known. The CDMA system has features such as the ability to easily increase the system capacity and the flexibility to accommodate channels (users) of various communication speeds. Therefore, the CDMA system has attracted attention as an access method in mobile communication systems. I have.

し力し、 C DMA方式（特に、直接拡散を利用する C DMA) では、一般に、チャネル（ユーザ）毎に割り当てられる拡散符号どうしの間の相関がゼロではないため、チャネル間で相互に干渉が生じることがある。このため、所定のェリア内に設定可能なチャネルの数は、その干渉により制限されている。すなわち、上記干渉によりシステム容量が制限されている。したがって、 C DMA通信システムでは、受信信号から精度よくチャネル間干渉を除去する機能が必要である。そして、このような背景から、 C DMA通信システムにおいて干渉を除去するための技術についての研究が進められており、既に様々な提案がなされている。 However, in the CDMA method (particularly, the CDMA using direct spreading), since the correlation between spreading codes assigned to each channel (user) is generally non-zero, mutual interference between channels may occur. May occur. For this reason, the number of channels that can be set in a given area is limited by the interference. That is, the above interference limits the system capacity. Therefore, the CDMA communication system needs a function to accurately remove the inter-channel interference from the received signal. Against this background, research on techniques for removing interference in a CDMA communication system has been conducted, and various proposals have already been made.

図 1は、干渉除去機能を有する C DMA受信装置の一例のブロック図である。ここでは、 C DMA受信装置の一例として、 C DMA通信システムにおける基地局を示している。 FIG. 1 is a block diagram of an example of a CDMA receiver having an interference canceling function. Here, as an example of a CDMA receiving device, the basics in a CDMA communication system are described. Indicates a local office.

ァンテナ 1により受信された信号は、受信部 2によりベースパンド帯域の信号に変換される。受信部 2の出力は、 AZD変換器 3およびパスサーチ回路 4 において所定の処理がなされた後、干渉キャンセラ 5に与えられる。干渉キヤンセラ 5は、受信信号 r (パスサーチ回路 4の出力）の干渉レプリカを生成し、その干渉レプリカを受信信号 rから差し引く。これにより、拡散コード間の干' 渉、すなわちユーザ間の干渉が除去される。なお、「干渉レプリカ」とは、模擬的に作成される干渉波を意味する。そして、上述のようにして干渉が除去された受信信号は、各復号器 6— 1〜6— nによりチャネル毎に復号される。 The signal received by the antenna 1 is converted by the receiver 2 into a signal in the baseband band. The output of the receiving section 2 is given to an interference canceller 5 after being subjected to predetermined processing in an AZD converter 3 and a path search circuit 4. The interference canceller 5 generates an interference replica of the received signal r (output of the path search circuit 4), and subtracts the interference replica from the received signal r. This eliminates interference between spreading codes, that is, interference between users. The “interference replica” means an interference wave created simulated. The received signal from which interference has been removed as described above is decoded for each channel by each of the decoders 6-1 to 6-n.

干渉キャンセラの 1つとして、「マルチステージ干渉キャンセラ」が知られている。マルチステージ干渉キャンセラは、干渉除去処理を繰り返すことによつて受信信号の精度を向上することができる。すなわち、まず、第 1ステージにおいて各チャネル毎に干渉レプリカが生成され、受信信号から対象チャネル以外の干渉レプリカを差し引くことによつて干渉が抑圧される。続いて、第 2ステージまたはそれ以降のステージでは、前ステージの処理によって干渉が抑圧された受信信号から干渉レプリカを生成して差し引く処理が行われる。そして、最終ステージ（復調ステージ）において、各チャネル毎に信号が復調される。このとき、復調ステージでは、干渉レプリカを生成して受信信号から差し引く処理は行われない。 As one of the interference cancellers, a “multi-stage interference canceller” is known. The multistage interference canceller can improve the accuracy of the received signal by repeating the interference removal processing. That is, first, in the first stage, an interference replica is generated for each channel, and interference is suppressed by subtracting interference replicas other than the target channel from the received signal. Subsequently, in the second stage or subsequent stages, a process of generating and subtracting an interference replica from the received signal in which interference has been suppressed by the process of the previous stage is performed. Then, in the final stage (demodulation stage), the signal is demodulated for each channel. At this time, in the demodulation stage, the process of generating an interference replica and subtracting it from the received signal is not performed.

なお、ステージ数の数え方としては、最終ステージ（復調ステージ）を算入する場合としない場合があるが、以下では、最終ステージを算入しないでステ一ジ数を数えることとする。 The number of stages may be counted with or without the final stage (demodulation stage). In the following, the number of stages is counted without including the final stage.

図 2は、既存のマルチステージ干渉キャンセラのブロック図である。ここでは、 2ステージの並列型マルチステージ干渉キャンセラを示す。 FIG. 2 is a block diagram of an existing multi-stage interference canceller. Here, a two-stage parallel multistage interference canceller is shown.

並列型マルチステージ干渉キャンセラは、各ステージ毎に、互いに並列に設けられた M個の干渉レプリカ生成ュュット（I R U) 1 1を備える。ここで、各ステージの各干渉レプリカ生成ュニット 1 1は、それぞれ対応するチャネルに対して設けられる。 Parallel multi-stage interference cancellers are installed in parallel with each other for each stage. M interference replica generation units (IRU) 11 are provided. Here, each interference replica generation unit 11 of each stage is provided for a corresponding channel.

第 1ステージの各干渉レプリカ生成ュニット 1 1には、それぞれ受信信号（図 1に示す受信信号 r ) が与えられる。そして、各干渉レプリカ生成ユニット 1 1は、それぞれその受信信号に基づいて干渉レプリカおよびシンボルレプリカを生成する。「シンボルレプリカ」とは、模擬的に作成されるデータシンポルである。そして、各干渉レプリカ生成ユニット 1 1により生成された干渉レプリ力は、加算器 1 2により加算され、受信信号からその加算結果が減算される。以下、干渉レプリカが差し引かれた信号を「干渉残差信号（または、残差信号)」と呼ぶ。一方、各干渉レプリカ生成ュニッ M lにより生成されたシンボルレプリカは、それぞれ第 2ステージの対応する干渉レプリカ生成ュニット 1 1に送られる。 Each of the interference replica generation units 11 in the first stage is provided with a received signal (received signal r shown in FIG. 1). Then, each interference replica generation unit 11 generates an interference replica and a symbol replica based on the received signal. A “symbol replica” is a data symbol created simulated. Then, the interference replica power generated by each interference replica generation unit 11 is added by the adder 12, and the addition result is subtracted from the received signal. Hereinafter, the signal from which the interference replica has been subtracted is referred to as “interference residual signal (or residual signal)”. On the other hand, the symbol replica generated by each interference replica generation unit MI is sent to the corresponding interference replica generation unit 11 of the second stage.

第 2ステージの各干渉レプリカ生成ュニット 1 1には、それぞれ、第 1ステ —ジから出力される干渉残差信号、およぴ第 1ステージの対応する干渉レプリ力生成ュニット 1 1により生成されたシンポルレプリカが与えられる。このとき、各干渉レプリカ生成ユニット 1 1は、それぞれ与えられた干渉残差信号およびシンボルレプリカに基づいて、新たな干渉レプリ力およびシンボルレプリ力を生成する。そして、各干渉レプリカは互いに加算され、第 1ステージから出力される干渉残差信号からその加算値が減算される。第 2ステージにおいて干渉レプリカが差し引かれた干渉残差信号は、復調ステージの各復調器 1 3に与えられる。また、第 2ステージの各干渉レプリカ生成ユニット 1 1により生成されたシンポルレプリカは、それぞれ対応する復調器 1 3に与えられる。復調ステージでは、各復調器 1 3は、それぞれ第 2ステージから出力された干渉残差信号および対応するシンボルレプリカに基づいて信号を復調する。これにより、チャネル毎にデータが復調される。 Each interference replica generation unit 11 of the second stage has an interference residual signal output from the first stage and a corresponding interference replica generation unit 11 of the first stage, respectively. You will be given a sympol replica. At this time, each interference replica generation unit 11 generates a new interference replay power and symbol replay power based on the given interference residual signal and symbol replica, respectively. Then, the interference replicas are added to each other, and the added value is subtracted from the interference residual signal output from the first stage. The interference residual signal from which the interference replica has been subtracted in the second stage is provided to each demodulator 13 of the demodulation stage. The symbol replica generated by each interference replica generation unit 11 of the second stage is provided to the corresponding demodulator 13. In the demodulation stage, each demodulator 13 demodulates a signal based on the interference residual signal output from the second stage and the corresponding symbol replica. This Thereby, data is demodulated for each channel.

このように、マルチステージ干渉キャンセラにおいては、各チャネルに対してそれぞれ複数の干渉レプリカ生成ュニットが割り当てられ、受信信号から繰り返し干渉成分を除去することにより精度のょレ、受信信号が得られる。 As described above, in the multi-stage interference canceller, a plurality of interference replica generation units are assigned to each channel, and the received signal can be obtained with high accuracy by repeatedly removing interference components from the received signal. .

ところで、既存のマルチステージ干渉キャンセラにおいては、各チャネル毎に設けられる干渉レプリカ生成ユニットの数は、固定的に決められている。例えば、図 2に示す構成では、各チャネル毎に 2個の干渉レプリカ生成ユニットが固定的に設けられている。 In the existing multi-stage interference canceller, the number of interference replica generation units provided for each channel is fixedly determined. For example, in the configuration shown in FIG. 2, two interference replica generation units are fixedly provided for each channel.

しかし、伝送信号の電力、伝送経路の通信環境などは、チャネル毎に異なつている。このため、 C DMA通信では、例えば、（1) 3個以上の干渉レプリカ生成ュニットを設けた方が特性が向上するチャネル、（2)干渉除去特性が収束しており、干渉レプリカ生成ュ-ットのステージ数を増やしても特性が改善されないチャネル、（3)干渉レプリカの推定精度が低く、干渉ステージ数を増やすとかえつて特性が劣化してしまうチャネル、が混在しているものと思われる。このため、図 2に示す既存のマルチステージ干渉キャンセラのように、各チャネル毎に設けられる干渉レプリカ生成ユニットの数が固定的に決められていると、所望の伝送特性が得られないおそれがある。具体的には、特定のチャネルにおいて、その干渉成分を十分に除去することができない。あるいは、特定のチヤネルにおて、必要以上に干渉除去処理を繰り返すことによってかえって特'性が劣化してしまう。 However, the power of the transmission signal and the communication environment of the transmission path are different for each channel. For this reason, in the case of the CDMA communication, for example, (1) a channel in which three or more interference replica generation units are provided to improve characteristics, and (2) an interference elimination characteristic is converged. Channels whose characteristics are not improved even if the number of stages of the packet is increased, and (3) channels whose performance is degraded by increasing the number of interference stages due to low estimation accuracy of interference replicas I think that the. Therefore, if the number of interference replica generation units provided for each channel is fixedly determined as in the existing multi-stage interference canceller shown in FIG. 2, desired transmission characteristics may not be obtained. . Specifically, the interference component cannot be sufficiently removed in a specific channel. Alternatively, the characteristics are degraded by repeating the interference removal processing more than necessary on a specific channel.

このように、既存のマルチステージ干渉キャンセラにおいては、各チャネル (ユーザ）に対して資源を適切または柔軟に割り当てることができなかつた。具体的には、各チャネルに対して適切な数の干渉レプリカ生成ュニットを柔軟に割り当てることができなかった。発明の開示 As described above, in the existing multi-stage interference canceller, resources cannot be appropriately or flexibly allocated to each channel (user). Specifically, it was not possible to flexibly allocate an appropriate number of interference replica generation units to each channel. Disclosure of the invention

本発明の課題は、干渉を除去する機能を備える C DMA受信装置において、その干渉を除去するための資源を各チャネルに対して適切にまたは柔軟に割り当てることである。 An object of the present invention is to appropriately or flexibly allocate resources for eliminating interference in a CDMA receiver having a function of eliminating interference.

本発明の C DMA受信装置は、 C DMA通信システムにおいて複数のチヤネルが多重された信号を受信して復調する構成であって、それぞれ受信信号から対応するチャネルの干渉成分を除去する複数の除去手段と、上記複数の除去手段を上記複数のチャネルのなかの少なくとも一部のチャネルに割り当てる制御手段と、上記複数の除去手段により干渉成分が除去された信号を復調する復調手段とを有する。 A CDMA receiving apparatus of the present invention is configured to receive and demodulate a signal in which a plurality of channels are multiplexed in a CDMA communication system, and to remove a plurality of interference components of a corresponding channel from a received signal. Means, control means for allocating the plurality of removal means to at least some of the plurality of channels, and demodulation means for demodulating a signal from which interference components have been removed by the plurality of removal means.

上記構成によれば、各チャネルに対してそれぞれ所望の数の除去手段を割り当てることができる。これにより、チャネル毎に実行すべき干渉除去処理の回数を柔軟に設定することができる。例えば、特定のチャネルに対して干渉除去処理を繰り返し実行する一方で、他のチャネルに対して 1回だけ干渉除去処理を実行することができる。 According to the above configuration, a desired number of removal units can be assigned to each channel. This makes it possible to flexibly set the number of times of interference cancellation processing to be performed for each channel. For example, it is possible to repeatedly execute the interference cancellation processing for a specific channel while executing the interference cancellation processing only once for another channel.

上記制御手段は、例えば、各チャネルを介して伝送される信号の特性に基づいてそれらのチャネルに対してそれぞれ割り当てる除去手段の数を決定する。例えば、受信電力に基づいて決定する場合には、受信電力の大きなチャネルに対してより多くの除去手段を割り当てる。ここで、受信電力の大きなチャネルは、他にチャネルに対して与える干渉が大きい。したがって、受信電力の大きなチャネルに対してより多くの除去手段を割り当てることにより、全体として効率的な干渉除去が行われる。また、他の方法としては、例えば、信号電力対干渉電力比あるいは通信速度に基づいて割り当てるべき除去手段の数が決定される。図面の簡単な説明 The control means determines, for example, the number of removal means to be assigned to each channel based on the characteristics of a signal transmitted via each channel. For example, if the determination is made based on the received power, more elimination means are assigned to the channel with the higher received power. Here, a channel having a large received power has a large interference with other channels. Therefore, by allocating more canceling means to a channel having a large received power, efficient interference cancellation is performed as a whole. As another method, the number of removing means to be assigned is determined based on, for example, a signal power to interference power ratio or a communication speed. BRIEF DESCRIPTION OF THE FIGURES

図 1は、干渉除去機能を有する C DMA受信装置の一例のプロック図である。図 2は、既存のマルチステージ干渉キャンセラのブロック図である。 FIG. 1 is a block diagram of an example of a CDMA receiver having an interference canceling function. FIG. 2 is a block diagram of an existing multi-stage interference canceller.

図 3は、本発明の第 1の実施例の C DMA受信装置のプロック図である。図 4は、干渉レプリカ生成ユニットの構成図である。 FIG. 3 is a block diagram of the CDMA receiver according to the first embodiment of the present invention. FIG. 4 is a configuration diagram of the interference replica generation unit.

図 5は、復調器の構成図である。 FIG. 5 is a configuration diagram of the demodulator.

図 6は、第 1のセレクタの一例を示す図である。 FIG. 6 is a diagram illustrating an example of the first selector.

図 7は、第 2のセレクタの一例を示す図である。 FIG. 7 is a diagram illustrating an example of the second selector.

図 8は、セレクタブロックの一例を示す図である。 FIG. 8 is a diagram illustrating an example of the selector block.

図 9は、第 3のセレクタの一例を示す図である。 FIG. 9 is a diagram illustrating an example of the third selector.

図 1 0は、ユーザ管理テーブルの例である。 FIG. 10 shows an example of the user management table.

図 1 1は、セレクタ管理テーブルの例である。 FIG. 11 is an example of the selector management table.

図 1 2は、第 1の実施例の干渉キャンセラの動作例を示す図である。 FIG. 12 is a diagram illustrating an operation example of the interference canceller according to the first embodiment.

図 1 3は、本発明の第 2の実施例の C DMA受信装置のブロック図である。図 1 4は、第 4のセレクタの一例を示す図である。 FIG. 13 is a block diagram of a CDMA receiver according to a second embodiment of the present invention. FIG. 14 is a diagram illustrating an example of the fourth selector.

図 1 5は、復調器管理テーブルの例である。 Figure 15 shows an example of the demodulator management table.

図 1 6は、第 2の実施例の干渉キャンセラの動作例を示す図である。 FIG. 16 is a diagram illustrating an operation example of the interference canceller according to the second embodiment.

図 1 7は、本発明の第 3の実施例の C DMA受信装置のブロック図である。図 1 8は、第 5のセレクタの一例を示す図である。 FIG. 17 is a block diagram of a CDMA receiver according to the third embodiment of the present invention. FIG. 18 is a diagram illustrating an example of the fifth selector.

図 1 9は、遅延管理テーブルの例である。 Figure 19 is an example of the delay management table.

図 2 0は、本発明の第 4の実施例の C DMA受信装置のブロック図である。図 2 1は、受信電力に基づいて各チャネルに干渉除去ステージを割り当てる処理を示すフローチヤ一トである。発明を実施するための最良の形態以下、本発明の実施形態について説明する。 FIG. 20 is a block diagram of a CDMA receiver according to a fourth embodiment of the present invention. FIG. 21 is a flowchart showing a process of assigning an interference cancellation stage to each channel based on received power. BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described.

図 3は、本発明の第 1の実施例の C DMA受信装置のブロック図である。なお、図 3では、本発明に直接的に関係のある機能のみを示している。具体的には、図 1に示す C DMA受信装置の干渉キャンセラ 5のみを示している。 FIG. 3 is a block diagram of a CDMA receiver according to the first embodiment of the present invention. FIG. 3 shows only functions directly related to the present invention. Specifically, only the interference canceller 5 of the CDMA receiver shown in FIG. 1 is shown.

この実施例の干渉キャンセラは、 N個の干渉レプリカ生成ユニット（I R U) 2 1 _ 1〜2 1—N、 K個の干渉レプリカ減算部 2 2—：!〜 2 2 _ K、および Μ個の復調器 2 3 _ 1〜2 3— Μを備えている。なお、この実施例では、 Ν < Μであるものとする。すなわち、干渉レプリカ生成ユニット 2 1の数は、復調器 2 3の数よりも少ないものとする。また、 Κ = 3であるものとする。すなわち、 3個の干渉レプリカ減算部 2 2—1〜2 2— 3が設けられているものとする。 The interference canceller of this embodiment includes N interference replica generation units (IRUs) 21 1 to 21 1 -N, K interference replica subtraction units 22-:! to 22 2 K, and のDemodulators 23 1 to 23 3 are provided. In this embodiment, it is assumed that Ν <Μ. That is, the number of interference replica generation units 21 is smaller than the number of demodulators 23. It is assumed that Κ = 3. That is, it is assumed that three interference replica subtraction units 22-1 to 22-3 are provided.

各干渉レプリカ生成ユニット 2 1には、それぞれ、第 1のセレクタ 3 1、第 2のセレクタ 3 2、セレクタブロック 3 3、およぴ第 3のセレクタ 3 4が設けられている。なお、干渉レプリカ生成ユニット 2 1— 1には、第 2のセレクタ 3 2は設けられていない。さらに、干渉レプリカ生成ユニット 2 1— 1〜2 1 —Νにそれぞれ接続する第 1のセレクタ 3 1、第 2のセレクタ 3 2、セレクタブロック 3 3、および第 3のセレクタ 3 4を制御する制御部 4 1が設けられてレヽる。 Each interference replica generation unit 21 is provided with a first selector 31, a second selector 32, a selector block 33, and a third selector 34. The second selector 32 is not provided in the interference replica generation unit 21-1. Further, a control unit that controls the first selector 31, the second selector 32, the selector block 33, and the third selector 34 connected to the interference replica generation units 21-1 to 21-Ν, respectively. 4 1 is provided.

上記構成において、制御部 4 1が第 1のセレクタ 3 1、第 2のセレクタ 3 2、セレクタプロック 3 3、およぴ第 3のセレクタ 3 4を適切に制御することにより、 C DMA通信の各チャネルに対してそれぞれ所望の数の干渉レプリカ生成ユニット 2 1が割り当てられる。このとき、各干渉レプリカ生成ユニット 2 1 一:！〜 2 1—Nは、それぞれ、第 1〜第 3ステージのなか任意のステージに設けられる干渉レプリカ生成ユニットとして動作することができる。以下、本実施例の干渉キャンセラの構成を詳細に説明する。. 図 4は、干渉レプリカ生成ユニット 2 1の構成図である。なお、ここでは、マルチパス環境を想定し、各干渉レプリカ生成ュニット 2 1は、 R A K E受信機能を備えているものとする。 In the above configuration, the control unit 41 appropriately controls the first selector 31, the second selector 32, the selector block 33, and the third selector 34, so that the CDMA communication can be performed. A desired number of interference replica generation units 21 are allocated to each of the channels. At this time, each interference replica generation unit 2 1 one :! To 21-N can operate as interference replica generation units installed in any of the first to third stages. Hereinafter, the configuration of the interference canceller of the present embodiment will be described in detail. . FIG. 4 is a configuration diagram of the interference replica generation unit 21. Here, a multipath environment is assumed, and it is assumed that each interference replica generation unit 21 has a RAKE reception function.

干渉レプリカ生成ュニット 2 1は、前ステージで'生成された干渉残差信号およびシンボルレプリカを用いて、当該チャネルの干渉レプリカおよび新たなシンポルレプリカを生成する。ただし、この干渉レプリカ生成ユニットが第 1ステージに設けられる干渉レプリカ生成ュニットとして動作する場合には、干渉残差信号の代わりに受信信号が与えられ、また、シンボルレプリカとして「0 (ゼロ）」が与えられる。ここで、受信信号とは、図 1に示す受信信号 rに相当する。 The interference replica generation unit 21 generates an interference replica and a new symbol replica of the channel using the interference residual signal and the symbol replica generated in the previous stage. However, when this interference replica generation unit operates as an interference replica generation unit provided in the first stage, a received signal is given instead of the interference residual signal, and “0 (zero)” is used as a symbol replica. Is given. Here, the received signal corresponds to the received signal r shown in FIG.

与えられた干渉残差信号（または、受信信号）は、逆拡散器 5 0 1により逆拡散される。ここでは、対象チャネルに対して割り当てられている拡散符号系列が乗算される。そして、加算器 5 0 2を用いて逆拡散器 5 0 1の出力にシンボノレレプリカ Sを加算することにより、当該パス以外のパスからの干渉が除去された受信シンボルが得られる。 The given interference residual signal (or received signal) is despread by a despreader 501. Here, the spread code sequence assigned to the target channel is multiplied. Then, by adding the symbolic replica S to the output of the despreader 501 using the adder 502, a received symbol from which interference from paths other than the relevant path has been removed is obtained.

チャネル推定回路 5 0 3は、加算器 5 0 2の出力に基づいて当該パスの位相を推定し、その位相の推定値およびその位相の推定値の複素共役を出力する。乗算器 5 0 4は、加算器 5 0 2の出力に上記位相の推定値の複素共役を乗算する。これにより、伝送路で生じた位相遅延が捕償される。なお、逆拡散器 5 0 1、加算器 5 0 2、チャネル推定回路 5 0 3、および乗算器 5 0 4は、マルチパス環境下の各パス毎（すなわち、各フィンガ毎）に設けられている。 The channel estimation circuit 503 estimates the phase of the path based on the output of the adder 502, and outputs an estimated value of the phase and a complex conjugate of the estimated value of the phase. The multiplier 504 multiplies the output of the adder 502 by the complex conjugate of the estimated value of the phase. As a result, the phase delay generated in the transmission path is compensated. The despreader 501, the adder 502, the channel estimation circuit 503, and the multiplier 504 are provided for each path in the multipath environment (that is, for each finger). .

パス毎に位相が補償された各受信シンボルは、 R AK E合成部 5 0 5により互いに加算された後、判定部 5 0 6によりデータ判定が行われる。ここで、データ判定としては、一般に、軟判定（多値判定）およぴ硬判定（2値判定）が知られているが、ここでは、例えば、硬判定が行われるものとする。乗算器 5 0 7は、判定部 5 0 6から出力される判定値と、チャネル推定回路 5 0 3から出力される位相の推定値とを乗算する。これにより、伝送路における位相遅延が含まれた状態のシンボルが再生される。そして、この乗算結果は、当該ステージのシンボルレプリカとして次ステージに送られる。 The received symbols, the phases of which have been compensated for each path, are added to each other by a rake combining unit 505, and then a data determination is performed by a determination unit 506. Here, as the data judgment, soft judgment (multi-value judgment) and hard judgment (binary judgment) are generally known. Here, for example, it is assumed that hard judgment is performed. Multiplier 507 multiplies the judgment value output from judgment section 506 by the estimated phase value output from channel estimation circuit 503. As a result, the symbol in the state including the phase delay in the transmission path is reproduced. Then, the result of the multiplication is sent to the next stage as a symbol replica of the stage.

減算器 5 0 8は、乗算器 5 0 7の出力から前ステージにおいて生成されたシンボルレプリカを差し引く。そして、この減算器 5 0 8の出力は、拡散器 5 0 9によって再び拡散される。なお、乗算器 5 0 7、減算器 5 0 8、および拡散部 5 0 9は、各パス毎に設けられている。 The subtractor 508 subtracts the symbol replica generated in the previous stage from the output of the multiplier 507. Then, the output of the subtractor 508 is spread again by the spreader 509. Note that the multiplier 507, the subtractor 508, and the spreading unit 509 are provided for each pass.

合成部 5 1 0は、パス毎に拡散器 5 0 9により拡散された信号を合成する。そして、乗算器 5 1 1を用いてこの合成部 5 1 0の出力に減衰係数が乗算される。この乗算器 5 1 1の出力は、干渉レプリカとして干渉レプリカ減衰部 2 2 へ送られる。なお、減衰係数は、干渉レプリカの信頼度に応じて決まる重み付け係数であり、干渉除去特性の改善に効果がある。ただし、減衰係数を用いることは本発明を実施する上で必須的な要件ではない。 The combining section 5110 combines the signals spread by the spreader 509 for each path. Then, the output of the synthesizing unit 5110 is multiplied by the attenuation coefficient using the multiplier 511. The output of the multiplier 5 11 1 is sent to the interference replica attenuator 22 as an interference replica. Note that the attenuation coefficient is a weighting coefficient determined according to the reliability of the interference replica, and is effective in improving the interference removal characteristics. However, the use of the attenuation coefficient is not an essential requirement for practicing the present invention.

なお、干渉レプリカ生成ユニット 2 1は、図 3に示す第 1のセレクタ 3 1を介して受信信号または前ステージの干渉残差信号を受信する。また、第 2のセレクタを介して前ステージにおいて生成されたシンボルレプリカを受信する。一方、干渉レプリカ生成ユニット 2 1により生成される干渉レプリカは、セレクタブロック 3 3を介して所定の干渉レプリカ減算部 2 2に送られる。また、干渉レプリカ生成ユニット 2 1により生成されるシンボルレプリカは、第 3のセレクタ 3 4を介して対応する復調器 2 3に送られるか、あるいは次ステージの干渉レプリカ生成ュニットに送られる。 The interference replica generation unit 21 receives a received signal or a previous stage interference residual signal via the first selector 31 shown in FIG. In addition, it receives the symbol replica generated in the previous stage via the second selector. On the other hand, the interference replica generated by the interference replica generation unit 21 is sent to a predetermined interference replica subtraction unit 22 via a selector block 33. Further, the symbol replica generated by the interference replica generation unit 21 is sent to the corresponding demodulator 23 via the third selector 34 or to the interference replica generation unit of the next stage.

各干渉レプリカ減算部 2 2には、それぞれ受信信号または前ステージにおいて生成された干渉残差信号が与えられる。具体的には、干渉レプリカ減算部 2 2 - 1には受信信号が与えられ、干渉レプリ力減算部 2 2— 2、 2 2 - 3にはそれぞれ前ステージにおいて生成された干渉残差信号が与えられる。受信信号または干渉残差信号は、それぞれ干渉レプリカ減算部 2 2において、干渉除去処理に要する時間だけ遅延させられた後に減算器に送られる。 Each interference replica subtraction unit 22 is supplied with a received signal or an interference residual signal generated in the previous stage. Specifically, the received signal is given to the interference replica subtraction unit 22-1, and the interference replica subtraction units 22-2 and 22-3 are received. Each is provided with the interference residual signal generated in the previous stage. The received signal or the interference residual signal is sent to the subtracter after being delayed by the time required for the interference removal processing in the interference replica subtractor 22, respectively.

また、各干渉レプリカ減算部 2 2は、干渉レプリカ生成ユニット 2 1—：！〜 2 1— Nにより生成された干渉レプリカを合成する合成部を備える。そして、各干渉レプリカ減算部 2 2において、それぞれ受信信号または前ステージの干渉残差信号からこの合成された干渉レプリカを差し引く処理が行われる。なお、干渉レプリカ減算部 2 2— 1、 2 2— 2の出力は、それぞれ干渉残差信号として次ステージの干渉レプリカ減算部に送られると共に、干渉レプリカ生成ュニット 2 2—：！〜 2 2—Nにも送られる。また、干渉レプリカ減算部 2 2— 3の出力は、各復調器 2 3 _：!〜 2 3— Mへ送られる。 Further, each interference replica subtraction unit 22 includes an interference replica generation unit 21 1 ::! 2 to 1 1 -N. Then, each interference replica subtracting section 22 performs a process of subtracting the synthesized interference replica from the received signal or the interference residual signal of the previous stage. The outputs of the interference replica subtraction units 22-1, 22-2 are respectively sent to the interference replica subtraction unit of the next stage as interference residual signals, and the interference replica generation unit 22-2- :! It is also sent to ~ 22-N. Also, the output of the interference replica subtraction unit 22-3 is sent to each demodulator 23 _ :! ~ 23-M.

図 5は、復調器 2 3の構成図である。復調器 2 3の構成は、干渉レプリカ生成ユニットの構成と共通点が多い。すなわち、復調器 2 3は、図 4に示す逆拡散部 5 0 1、加算器 5 0 2、チャネル推定回路 5 0 3、乗算器 5 0 4、 R AK E合成部 5 0 5、および判定部 5 0 6から構成される。したがって、復調器 2 3についての詳しい説明は省略する。 FIG. 5 is a configuration diagram of the demodulator 23. The configuration of the demodulator 23 has many points in common with the configuration of the interference replica generation unit. That is, the demodulator 23 includes the despreading unit 501, the adder 502, the channel estimation circuit 503, the multiplier 504, the RAKE combining unit 505, and the decision unit shown in FIG. It consists of a part 506. Therefore, a detailed description of the demodulator 23 is omitted.

図 6は、第 1のセレクタ 3 1の一例を示す図である。第 1のセレクタ 3 1は、干渉レプリカ生成ュニット 2 1 - 1 - 2 1 _ Nの各入力側にそれぞれ 1つずつ設けられる。ここで、 # 0入力端子には、受信信号が与えられる。また、 # 1 入力端子〜 # K一 1入力端子には、それぞれ対応する干渉レプリカ減算部 2 2 の出力が与えられる。この実施例では、 # 1入力端子に干渉レプリカ減算部 2 2— 1の出力が与えられ、 # 2入力端子に干渉レプリカ減算部 2 2— 2の出力が与えられる。そして、第 1のセレクタ 3 1は、制御部 4 1により生成されるセレクタ制御情報が指示する入力端子の信号を選択して出力する。また、この第 1のセレクタ 3 1の出力は、対応する干渉レプリカ生成ユニット 2 1に与えられる。 FIG. 6 is a diagram illustrating an example of the first selector 31. One first selector 31 is provided on each input side of the interference replica generation unit 21-1-1-2_N. Here, the received signal is given to the # 0 input terminal. The outputs of the corresponding interference replica subtraction units 22 are given to the # 1 input terminal to the # K-11 input terminal, respectively. In this embodiment, the output of the interference replica subtraction unit 22-1 is given to the # 1 input terminal, and the output of the interference replica subtraction unit 22-2 is given to the # 2 input terminal. Then, the first selector 31 selects and outputs the signal of the input terminal indicated by the selector control information generated by the control unit 41. The output of the first selector 31 is given to the corresponding interference replica generation unit 21. Can be

図 7は、第 2のセレクタ 3 2の一例を示す図である。第 2のセレクタ 3 2は、干渉レプリカ生成ュニット 2 1— 2〜 2 1— Nの各入力側にそれぞれ 1つずつ設けられる。ここで、 # 0入力端子には、「0 (ゼロ）」が与えられる。具体的には、 # 0入力端子は、例えば、接地される。一方、 # 1入力端子には、前ステージの干渉レプリカ生成ュニット 2 1により生成されたシンポルレプリカが与えられる。そして、第 2のセレクタ 3 2は、制御部 4 1により生成されるセレクタ制御情報が指示する入力端子の信号を選択して出力する。また、この第 2のセレクタ 3 2の出力は、対応する干渉レプリカ生成ュニット 2 1に与えられる。 FIG. 7 is a diagram showing an example of the second selector 32. The second selector 32 is provided on each input side of the interference replica generation units 21-2 to 21-N. Here, "0 (zero)" is given to the # 0 input terminal. Specifically, the # 0 input terminal is, for example, grounded. On the other hand, the # 1 input terminal is provided with the symbol replica generated by the interference replica generation unit 21 of the previous stage. Then, the second selector 32 selects and outputs the signal of the input terminal indicated by the selector control information generated by the control unit 41. The output of the second selector 32 is provided to the corresponding interference replica generation unit 21.

図 8は、セレクタブロック 3 3の一例を示す図である。セレクタブロック 3 3は、干渉レプリカ生成ュュット 2 1—；！〜 2 1— Nの各出力側にそれぞれ 1 つずつ設けられる。そして、セレクタブロック 3 3は、干渉レプリカ減算部 2 2の数と同じ数の 2入力セレクタを備える。この実施例では、 3個の 2入力セレクタが設けられている。ここで、各 2入力セレクタには、それぞれ対応する干渉レプリカ生成ュニット 2 1により生成された干渉レプリカ、および「0 (ゼ口）」が与えられる。そして、セレクタブロック 3 3は、制御部 4 1により生成されるセレクタ制御情報に従って出力を決定する。具体的には、セレクタ制御情報により指定された 2入力セレクタは、対応する干渉レプリカ生成ュニット 2 1により生成された干渉レプリカを選択し、他の 2入力セレクタは、「0」を選択する。この結果、干渉レプリカ生成ユニット 2 1により生成された干渉レプリカは、制御部 4 1が指定する干渉レプリカ減算部 2 2に送られ、他の干渉レプリカ減算部 2 2には「0」が送られることになる。 FIG. 8 is a diagram illustrating an example of the selector block 33. Selector block 3 3 is used for interference replica generation ut 2 1; ~ 2 1- N is provided for each output side. Then, the selector block 33 includes the same number of two-input selectors as the number of the interference replica subtractors 22. In this embodiment, three two-input selectors are provided. Here, each two-input selector is provided with the interference replica generated by the corresponding interference replica generation unit 21 and “0 (zero)”. Then, the selector block 33 determines an output according to the selector control information generated by the control unit 41. Specifically, the two-input selector specified by the selector control information selects the corresponding interference replica generated by the corresponding interference replica generation unit 21, and the other two-input selectors select “0”. As a result, the interference replica generated by the interference replica generation unit 21 is sent to the interference replica subtraction unit 22 specified by the control unit 41, and “0” is sent to the other interference replica subtraction units 22. Will be done.

図 9は、第 3のセレクタ 3 4の一例を示す図である。第 3のセレクタ 3 4は、干渉レプリカ生成ュ-ット 2 1— 2〜 2 1— Nの各出力側にそれぞれ 1つずつ設けられる。ここで、 # 0入力端子には、「0 (ゼロ）」が与えられる。一方、 # 1入力端子には、対応する干渉レプリカ生成ュニット 2 1により生成されるシンボルレプリカが与えられる。そして、第 3のセレクタ 3 4は、制御部 4 1 により生成されるセレクタ制御情報が指示する入力端子の信号を選択して出力する。また、この第 3のセレクタ 3 4の出力は、対応する復調器 2 3に送られる。 FIG. 9 is a diagram illustrating an example of the third selector 34. The third selector 34 is provided for each of the output sides of the interference replica generation units 21-2 to 21-N. Provided. Here, "0 (zero)" is given to the # 0 input terminal. On the other hand, the symbol replica generated by the corresponding interference replica generation unit 21 is given to the # 1 input terminal. Then, the third selector 34 selects and outputs the signal of the input terminal indicated by the selector control information generated by the control unit 41. The output of the third selector 34 is sent to the corresponding demodulator 23.

次に、制御部 4 1により生成されるセレクタ制御信号について説明する。制御部 4 1は、図 1 0に示すユーザ管理テーブルおよび図 1 1に示すセレクタ管理テーブルを備える。ユーザ管理テーブルは、各ユーザ毎に（すなわち、各チャネル毎に）割り当てるべき干渉レプリカ生成ユニット 2 1のステージ数を管理する。図 1 0に示す例では、チャネル 1、 2、 3に対して、それぞれ「3 ステージ」「1ステージ」「2ステージ」が割り当てられている。なお、ユーザ管理テーブルは、予め固定的に設定されていてもよいし、或いは、通信の状態などに従って動的に更新されるようにしてもよい。 Next, the selector control signal generated by the controller 41 will be described. The control unit 41 includes a user management table shown in FIG. 10 and a selector management table shown in FIG. The user management table manages the number of stages of the interference replica generation unit 21 to be assigned for each user (that is, for each channel). In the example shown in FIG. 10, “3 stages”, “1 stage”, and “2 stages” are assigned to channels 1, 2, and 3, respectively. Note that the user management table may be fixedly set in advance, or may be dynamically updated according to a communication state or the like.

図 1 1に示すセレクタ管理テーブルは、各干渉レプリカ生成ュニット 2 1に対してそれぞれ設けられている第 1のセレクタ 3 1、第 2のセレクタ 3 2、セレクタブロック 3 3、および第 3のセレクタ 3 4に与えるべきセレクタ制御信号を管理する。なお、セレクタ管理テーブルは、ユーザ管理テーブルに従って自動的に生成される。 The selector management table shown in FIG. 11 includes a first selector 31, a second selector 32, a selector block 33, and a third selector provided for each interference replica generation unit 21. 3 Manages the selector control signal to be given to 4. The selector management table is automatically generated according to the user management table.

本実施例の干渉キャンセラは、上記構成を導入することにより、各干渉レプリカ生成ュニット 2 1は、任意のチャネルに対して設けられる干渉レプリカ生成ュニットとして動作できると共に、第 1〜第 3のなかの任意のステージに設けられた干渉レプリカ生成ュニットとして動作することができる。 In the interference canceller of the present embodiment, by introducing the above configuration, each interference replica generation unit 21 can operate as an interference replica generation unit provided for an arbitrary channel. It can operate as an interference replica generation unit installed at any stage.

例えば、ある干渉レプリカ生成ュニット 2 1を第 1ステージの干渉レプリカ生成ユニットとして動作させる場合には、対応する第 1のセレクタ 3 1が受信信号 rを選択し、対応する第 2のセレクタ 3 2が「0」を選択するような制御情報を生成すればよい。また、干渉レプリカ生成ユニット 2 l _(n)を第 2ステージの干渉レプリカ生成ュニットとして動作させる場合には、対応する第 1のセレクタ 3 1が第 1ステージの干渉残差信号（干渉レプリ力減算部 2 2— 1の出力) を選択し、対応する第 2のセレクタ 3 2が干渉レプリカ生成ユニット 2 1 _(η_1)により生成されるシンボルレプリカを選択するような制御情報を生成すればよい。ただし、干渉レプリカ生成ュニット 2 1— (n)および 2 1一 (n-1)には同じチャネルが割り当てられており、また、干渉レプリカ生成ユニット 2 1 一 (n-1)が第 1ステージの干渉レプリカ生成ュ-ットとして動作しているものとする。すなわち、あるチャネル（ユーザ）に対して複数の干渉ステージを割り当てる場合には、そのチャネルに対して互いに隣接する複数の干渉レプリカ生成ュ-ット 2 1が割り当てられる。 For example, when an interference replica generation unit 21 is operated as an interference replica generation unit of the first stage, the corresponding first selector 31 receives a signal. It is sufficient to select the signal r and generate control information such that the corresponding second selector 32 selects “0”. When operating the interference replica generation unit 2 l _ (n) as an interference replica generation unit of the second stage, the corresponding first selector 31 selects the interference residual signal of the first stage (interference replica signal). Output of the power subtraction unit 2 2 — 1), and the corresponding second selector 3 2 generates control information that selects the symbol replica generated by the interference replica generation unit 2 1 _ (η_1). Good. However, the same channel is assigned to the interference replica generation units 2 1— (n) and 2 1−1 (n−1), and the interference replica generation unit 2 1−1 (n−1) is assigned to the first stage. It is assumed that it is operating as an interference replica generation unit. That is, when a plurality of interference stages are assigned to a certain channel (user), a plurality of interference replica generation units 21 adjacent to each other are assigned to the channel.

次に、上記構成の干渉キャンセラの動作を説明する。 Next, the operation of the interference canceller having the above configuration will be described.

各干渉レプリカ生成ュニット 2 1は、それぞれそのュニットに割り当てられているチャネルの干渉レプリカを生成する。この干渉レプリカは、対応するセレクタブロック 3 3に入力される。そして、セレクタブロック 3 3は、対応する干渉レプリカ生成ュニット 2 1の配置に応じて干渉レプリカの転送先を決定する。例えば、第 1ステージの干渉レプリカ生成ユニットとして動作している干渉レプリ力生成ュニット 2 1に対して設けられているセレクタプロック 3 3 は、受信した干渉レプリカを第 1ステージの干渉レプリカ減算部 2 2— 1のみに対して送出し、他の干渉レプリカ減算部に対しては「0」を送る。なお、セレクタブロック 3 3は、制御信号に従って、全ての干渉レプリカ減算部に対して「0」を送ることもできる。これにより、あるチャネルの受信品質が所定の条件を満たさない場合には、そのチャネルについての干渉除去処理を禁止することができる。ここで、各チャネルの受信品質は、例えば、チャネル毎にデータを復号した後のエラー率等により判断される。 Each interference replica generation unit 21 generates an interference replica of the channel assigned to that unit. This interference replica is input to the corresponding selector block 33. Then, the selector block 33 determines the transfer destination of the interference replica according to the arrangement of the corresponding interference replica generation unit 21. For example, the selector block 33 provided for the interference replica generation unit 21 operating as the interference replica generation unit of the first stage converts the received interference replica into the interference replica subtraction unit 22 of the first stage. — Sends only 1 and sends “0” to other interference replica subtraction units. Note that the selector block 33 can also send “0” to all the interference replica subtraction units according to the control signal. By this means, when the reception quality of a certain channel does not satisfy the predetermined condition, it is possible to prohibit the interference removal processing for that channel. Here, the reception quality of each channel is, for example, It is determined based on the error rate after decoding the data.

また、各干渉レプリカ生成ュニット 2 1により生成されるシンポルレプリカは、次ステージの干渉レプリカ生成ュニットの第 2のセレクタ 3 2に送られると共に、当該ステージの第 3のセレクタ 3 4にも送られる。このとき、もし、当該干渉レプリカ生成ュ-ットが最終ステージの干渉レプリカ生成ュニットとして動作する場合には、対応する第 3のセレクタ 3 4は、与えられたシンボルレプリカを復調器 2 3に送る。一方、当該干渉レプリカ生成ユニットが最終ステージ以外のステージの干渉レプリカ生成ユエットとして動作する場合には、対応する第 3のセレクタ 3 4は、復調器 2 3に「0」を送る。 Further, the symbol replica generated by each interference replica generation unit 21 is sent to the second selector 32 of the interference replica generation unit of the next stage, and is also sent to the third selector 34 of the stage. At this time, if the interference replica generation unit operates as an interference replica generation unit of the final stage, the corresponding third selector 34 converts the given symbol replica into a demodulator 23. Send to On the other hand, when the interference replica generation unit operates as an interference replica generation unit of a stage other than the final stage, the corresponding third selector 34 sends “0” to the demodulator 23.

各復調器 2 3は、それぞれ干渉レプリカ減算部 2 2— 1〜2 2 _ 3により生成された干渉残差信号が与えられる。そして、復調器 2 3— 1〜2 3— Mのうち、干渉レプリカ生成ュ-ット 2 1からシンボルレプリカが与えられる復調器は、そのシンボルレプリカおよび上記干渉残差信号を用いてデータを復調する。一方、干渉レプリ力生成ュニット 2 1からシンポルレプリカが与えられていない復調器は、干渉除去の対象となっていないチャネルを復調するために使用される。 Each demodulator 23 is provided with an interference residual signal generated by the interference replica subtraction unit 22-1 to 22_3. Then, among the demodulators 23-1 to 23 -M, the demodulator to which a symbol replica is given from the interference replica generation unit 21 uses the symbol replica and the above-mentioned interference residual signal to demodulate data. Demodulate. On the other hand, a demodulator to which no symbol replica is given from the interference repliing force generation unit 21 is used to demodulate a channel that is not a target of interference cancellation.

次に、図 1 2を参照しながら、上記構成の干渉キャンセラの動作の具体例を示す。ここでは、干渉除去処理は、チャネル 1 (ユーザ A) に対しては 3回実行され、チャネル 2 (ユーザ B ) に対しては 1回だけ実行されるものとする。具体的には、チャネル 1に対して干渉レプリカ生成ユニット 2 1—：！〜 2 1— 3が割り当てられ、チャネル 2に対して干渉レプリカ生成ュエツト 2 1— 4が割り当てられている。このとき、干渉レプリカ生成ユニット 2 1— 1〜2 1— 3には、チャネル 1に対して割り当てられている拡散符号系列が設定されており、干渉レプリカ生成ュ-ット 2 1—4には、チャネル 2に対して割り当てられている拡散符号系列が設定されているものとする。なお、あるチャネルについて 1回だけ干渉除去処理を行う場合には、第 1〜第 3ステージの中の出来るだけ後ろのステージ（すなわち、第 3ステージ）を利用することが望ましい。これは、後方のステージにおいては、他のチャネルの干渉成分が既に概ね除去されており、当該チャネルの干渉除去精度が向上するからである。したがって、チャネル 2は、第 3ステージにおいてその干渉が除去される。ただし、何らかの理由によりチャネル 2の干渉を第 1または第 2 ステージのみにおいて除去することも可能である。しかし、この場合は、シンポルレプリカおよび干渉残差信号が復調器 2 3により受信されるタイミングを互いに一致させるため、シンボルレプリカを一定時間遅延させるための回路を別途設ける必要がある。 Next, a specific example of the operation of the interference canceller having the above configuration will be described with reference to FIGS. Here, it is assumed that the interference cancellation processing is executed three times for channel 1 (user A) and only once for channel 2 (user B). Specifically, for channel 1, interference replica generation unit 2 1— :! 22 1-3 are assigned, and interference replica generation unit 21-4 is assigned to channel 2. At this time, the spreading code sequence assigned to channel 1 is set in interference replica generation units 21-1 to 21-3, and interference replica generation unit 21-4 is set. It is assumed that the spreading code sequence assigned to channel 2 is set. In addition, when performing the interference cancellation processing only once for a certain channel, it is desirable to use the stage as far as possible from the first to third stages (that is, the third stage). This is because, in the rear stage, the interference components of the other channels have already been almost removed, and the interference removal accuracy of the channels is improved. Therefore, the interference of channel 2 is removed in the third stage. However, for some reason, it is possible to remove the interference of channel 2 only in the first or second stage. However, in this case, it is necessary to separately provide a circuit for delaying the symbol replica by a certain time in order to match the timing at which the symbol replica and the interference residual signal are received by the demodulator 23 with each other.

以下、チャネル 1および 2に対して、図 1 0および図 1 1に示す情報が設定されているものとして干渉キャンセラの動作を説明する。この場合、制御部 4 1から干渉レプリカ生成ュニット 2 1— 1に接続する各セレクタに対して以下の制御信号が与えられる。すなわち、第 1のセレクタ 3 1に対して「0」が設定される。これにより、干渉レプリカ生成ユニット 2 1— 1には、第 1のセレクタ 3 1を介して受信信号 rが与えられる。また、セレクタブロック 3 3に対して「1」が設定される。これにより、干渉レプリカ生成ユニット 2 1— 1により生成される干渉レプリカは、セレクタプロック 3 3を介して干渉レプリカ減算部 2 2— 1に送られる。このとき、セレクタブロック 3 3は、干渉レプリ力減算部 2 2— 2および 2 2— 3に対して「0」を送る。さらに、第 3のセレクタ 3 4に対して「0」が設定される。これにより、干渉レプリカ生成ュニット 2 1— 1により生成されるシンポルレプリカは、復調器 2 3 - 1には送られず、干渉レプリカ生成ュニット 2 1— 2のみに対して送られる。 Hereinafter, the operation of the interference canceller will be described assuming that the information shown in FIGS. 10 and 11 is set for channels 1 and 2. In this case, the following control signals are given from the control unit 41 to each selector connected to the interference replica generation unit 21-1. That is, “0” is set for the first selector 31. As a result, the received signal r is given to the interference replica generation unit 21-1 via the first selector 31. Also, “1” is set for the selector block 33. Thereby, the interference replica generated by the interference replica generation unit 21-1 is sent to the interference replica subtraction unit 22-1 via the selector block 33. At this time, the selector block 33 sends “0” to the interference repli- cation subtraction units 22-2 and 22-3. Further, “0” is set for the third selector 34. Thus, the symbol replica generated by the interference replica generation unit 21-1 is not transmitted to the demodulator 23-1 but is transmitted only to the interference replica generation unit 21-2.

続いて、干渉レプリカ生成ュニット 2 1 — 2に接続する各セレクタに対して以下の制御信号が与えられる。すなわち、第 1のセレクタ 3 1に対して「1」が設定される。これにより、干渉レプリカ生成ニット 2 1—2には、干渉レプリカ減算部 2 2— 1により生成された干渉残差信号が第 1のセレクタ 3 1を介して与えられる。また、第 2のセレクタ 3 2に対して「1」が設定される。これにより、干渉レプリカ生成ユニット 2 1—2には、干渉レプリカ生成ュニット 2 1— 1により生成されたシンボルレプリカが第 2のセレクタ 3 2を介して与えられる。さらに、セレクタプロック 3 3に対して「2」が設定される。これにより、干渉レプリカ生成ュニット 2 1— 2により生成される干渉レプリ力は、干渉レプリカ減算部 2 2— 2に送られる。このとき、セレクタブロック 3 3は、干渉レプリカ減算部 2 2—1および 2 2 _ 3に対して「0」を送る。さらに、第 3のセレクタ 3 4に対して「0」が設定される。これにより、干渉レプリカ生成ュニット 2 1—2により生成されるシンボルレプリカは、復調器Subsequently, the following control signal is given to each selector connected to the interference replica generation unit 21-2. That is, “1” for the first selector 3 1 Is set. Thereby, the interference residual signal generated by the interference replica subtractor 22-1 is given to the interference replica generation unit 21-2 via the first selector 31. Also, “1” is set to the second selector 32. As a result, the symbol replica generated by the interference replica generation unit 21-1 is provided to the interference replica generation unit 21-2 via the second selector 32. Further, “2” is set for the selector block 3 3. Thus, the interference replica generation force generated by the interference replica generation unit 21-2 is sent to the interference replica subtraction unit 22-2. At this time, the selector block 33 sends “0” to the interference replica subtractors 2 2-1 and 2 2 _ 3. Further, “0” is set to the third selector 34. As a result, the symbol replica generated by the interference replica generation unit 21-2 is demodulated by the demodulator.

2 3 - 2には送られず、干渉レプリカ生成ュニット 2 1一 3のみに対して送られる。 It is not sent to 23-2, it is sent only to the interference replica generation unit 21-3.

さらに、干渉レプリカ生成ュニット 2 1— 3に接続する各セレクタに対して以下の制御信号が与えられる。すなわち、第 1のセレクタ 3 1に対して「2」が設定される。これにより、干渉レプリカ生成ユニット 2 1—3には、干渉レプリカ減算部 2 2— 2により生成された干渉残差信号が第 1のセレクタ 3 1を介して与えられる。また、第 2のセレクタ 3 2に対して「1」が設定される。これにより、干渉レプリカ生成ユニット 2 1— 3には、干渉レプリ力生成ュニット 2 1一 2により生成されたシンボルレプリカが第 2のセレクタ 3 2を介して与えられる。さらに、セレクタブロック 3 3に対して「3」が設定される。これにより、干渉レプリカ生成ュニット 2 1 - 3により生成される干渉レプリ力は、干渉レプリカ減算部 2 2— 3に送られる。このとき、セレクタブロック Further, the following control signal is given to each selector connected to the interference replica generation unit 21-3. That is, “2” is set for the first selector 31. Thereby, the interference residual signal generated by the interference replica subtraction unit 22-2 is given to the interference replica generation unit 21-3 via the first selector 31. Also, “1” is set to the second selector 32. As a result, the symbol replica generated by the interference repli- cation force generation unit 21-12 is given to the interference replica generation unit 21-3 via the second selector 32. Further, “3” is set for the selector block 3 3. Thus, the interference replica generation force generated by the interference replica generation unit 21-3 is sent to the interference replica subtraction unit 22-3. At this time, the selector block

3 3は、干渉レプリカ減算部 2 2—1および 2 2— 2に対して「0」を送る。さらに、第 3のセレクタ 3 4に対して「1」が設定される。これにより、干渉レプリカ生成ュニット 2 1 _ 3により生成されるシンボルレプリカは、復調器 2 3— 3および干渉レプリカ生成ュ-ット 2 1一 4に対して送られる。 3 3 sends “0” to the interference replica subtractors 2 2-1 and 2 2-2. Further, “1” is set for the third selector 34. This allows interference The symbol replica generated by the replica generation unit 21_3 is sent to the demodulator 23-3-3 and the interference replica generation unit 21-14.

上記シーケンスにより、受信信号 rは、干渉レプリカ生成ユニット 2 1—1 〜2 1— 3によって以下のように処理される。すなわち、干渉レプリカ生成ュニット 2 1— 1は、受信信号 rが与えられると、チャネル 1の干渉レプリカを生成して干渉レプリカ減算部 2 2— 1に送ると共に、受信信号のシンボルレブリカを生成して干渉レプリカ生成ユニット 2 1—2に送る。このとき、干渉レプリカ減算部 2 2— 1は、受信信号 rから各干渉レプリカ生成ュニット 2 1により生成された干渉レプリカを差し引くことにより、第 1残差信号を生成する。なお、この実施例では、干渉レプリカ減算部 2 2— 1には、干渉レプリカ生成ユニット 2 1 - 1により生成された干渉レプリカのみが与えられている。したがって、干渉レプリカ減算部 2 2 _ 1は、受信信号 rから干渉レプリカ生成ュニット 2 1— 1により生成された干渉レプリカを差し引く。この結果、干渉レプリカ生成ユニット 2 1—2は、干渉レプリカ生成ユニット 2 1.— 1からシンポルレプリカを受信し、また、干渉レプリカ減算部 2 2— 1から第 1残差信号を受信する。 According to the above sequence, the received signal r is processed by the interference replica generation units 21-1 to 21-3 as follows. That is, given the received signal r, the interference replica generation unit 21-1 generates an interference replica of channel 1 and sends it to the interference replica subtraction unit 22-1, and also generates a symbol replica of the received signal. And sends it to the interference replica generation unit 21-2. At this time, the interference replica subtraction unit 22-1 generates a first residual signal by subtracting the interference replica generated by each interference replica generation unit 21 from the received signal r. In this embodiment, only the interference replica generated by the interference replica generation unit 21-1 is given to the interference replica subtraction unit 22-1. Therefore, the interference replica subtraction unit 22_1 subtracts the interference replica generated by the interference replica generation unit 21-1 from the received signal r. As a result, the interference replica generation unit 2 1-2 receives the symbol replica from the interference replica generation unit 2 1-1, and receives the first residual signal from the interference replica subtraction unit 2 2-1. .

続いて、干渉レプリカ生成ユニット 2 1— 2は、上記 2つの信号を受信すると、チャネル 1の干渉レプリカを生成して干渉レプリカ減算部 2 2— 2に送ると共に、受信信号のシンボルレプリカを生成して干渉レプリカ生成ュ-ット 2 1一 3に送る。このとき、干渉レプリカ減算部 2 2— 2は、干渉レプリカ減算部 2 2— 1により生成された第 1残差信号から上記干渉レプリカを差し引くことにより、第 2残差信号を生成する。この結果、干渉レプリカ生成ユニット 2 1—3は、干渉レプリカ生成ュニット 2 1—2からシンポルレプリカを受信し、また、干渉レプリカ減算部 2 2— 2から第 2残差信号を受信する。 Subsequently, upon receiving the above two signals, the interference replica generation unit 2 1-2 generates an interference replica of channel 1 and sends it to the interference replica subtraction unit 2 2-2, and also generates a symbol replica of the received signal. And send it to the interference replica generation unit 21-13. At this time, the interference replica subtraction unit 22-2 generates a second residual signal by subtracting the interference replica from the first residual signal generated by the interference replica subtraction unit 22-1. As a result, the interference replica generation unit 21-3 receives the symbol replica from the interference replica generation unit 21-2, and receives the second residual signal from the interference replica subtraction unit 22-2.

さらに、干渉レプリカ生成ユニット 2 1— 3は、これら 2つの信号を受信すると、チャネル 1の干渉レプリカを生成して干渉レプリカ減算部 2 2— 3に送ると共に、受信信号のシンポルレプリカを生成して復調器 2 3— 3に送る。このとき、干渉レプリカ減算部 2 2— 3は、干渉レプリカ減算部 2 2— 2により生成された第 2残差信号から、各干渉レプリカ生成ュニット 2 1により生成された干渉レプリカを差し引くことにより、第 3残差信号を生成する。なお、この実施例では、干渉レブリ力減算部 2 2 _ 3には、干渉レプリ力生成ュ二ット 2 1一 3および 2 1一 4により生成された干渉レプリカが与えられている。したがって、干渉レプリカ減算部 2 2— 3は、上記第 2残差信号から干渉レプリ力生成ュ-ット 2 1— 3および 2 1— 4により生成された干渉レプリカを差し引く。この結果、この干渉レプリカ減算部 2 3— 3により生成される第 3残差信号は、復調器 2 3— 3に送られる。そして、復調器 2 3— 3が、干渉レプリ力生成ュニット 2 1一 3により生成されたシンボルレプリカおよび上記第 3の残差信号を利用してチャネル 1の信号を復調する。 In addition, interference replica generation units 21-3 receive these two signals. Then, an interference replica of channel 1 is generated and sent to the interference replica subtractor 22-3, and a symbol replica of the received signal is generated and sent to the demodulator 23-3. At this time, the interference replica subtraction unit 22-3 subtracts the interference replica generated by each interference replica generation unit 21 from the second residual signal generated by the interference replica subtraction unit 22-2. Generates a third residual signal. In this embodiment, the interference replica generated by the interference repli- cation force generation units 21-13 and 21-14 is given to the interference repli- cation force subtracting unit 22_3. Therefore, the interference replica subtraction unit 22-3 subtracts the interference replicas generated by the interference replica power generation units 21-3 and 21-4 from the second residual signal. As a result, the third residual signal generated by the interference replica subtractor 23-3 is sent to the demodulator 23-3. Then, the demodulator 23-3 demodulates the signal of the channel 1 using the symbol replica generated by the interference replica power generation unit 21-13 and the third residual signal.

このように、干渉レプリカ生成ユニット 2 1— 1〜2 1 _ 3は、直列的に接続された 3個の干渉レプリカ生成ユニットとして動作する。具体的には、干渉レプリカ生成ユニット 2 1 _ 1〜2 1— 3は、それぞれ、チャネル 1の干渉を除去するために設けられた第 1〜第 3ステージの干渉レプリカ生成ュニットとして動作する。 In this way, the interference replica generation units 21-1 to 21_3 operate as three serially connected interference replica generation units. Specifically, the interference replica generation units 21_1 to 21-3 operate as interference replica generation units of the first to third stages provided for removing the interference of channel 1, respectively. .

一方、干渉レプリカ生成ュニット 2 1— 4に接続する各セレクタに対しては以下の制御信号が与えられる。すなわち、第 1のセレクタ 3 1に対して「2」が設定される。これにより、干渉レプリカ生成ユニット 2 1—4には、第 1のセレクタ 3 1を介して干渉レプリカ減算部 2 2— 2により生成された干渉残差信号が与えられる。また、第 2のセレクタ 3 2に対して「0」が設定される。これにより、干渉レプリカ生成ユニット 2 1—4には、シンボルレプリカとして「0」が与えられる。さらに、セレクタブロック 3 3に対して「3」が設定される。これにより、干渉レプリカ生成ユニット 2 1— 4により生成される干渉レプリカは、セレクタプロック 3 3を介して干渉レプリカ減算部 2 2— 3に送られる。このとき、セレクタブロック 3 3は、干渉レプリカ減算部 2 2—1 および 2 2— 2に対して「0 J を送る。さらに、第 3のセレクタ 3 4に対して「1」が設定される。これにより、干渉レプリカ生成ユニット 2 1— 4により生成されるシンポルレプリカは、復調器 2 3— 4に送られる。 On the other hand, the following control signal is given to each selector connected to the interference replica generation unit 21-4. That is, “2” is set for the first selector 31. As a result, the interference residual signal generated by the interference replica subtractor 22-2 is supplied to the interference replica generation unit 21-4 via the first selector 31. Also, “0” is set to the second selector 32. As a result, “0” is given as a symbol replica to the interference replica generation units 21-4. Furthermore, “3” is set for selector block 3 3 Is done. Thus, the interference replica generated by the interference replica generation unit 21-4 is sent to the interference replica subtraction unit 22-3 via the selector block 33. At this time, the selector block 33 sends “0 J” to the interference replica subtraction units 22-1 and 22-2. Further, “1” is set to the third selector 34. As a result, the symbol replica generated by the interference replica generation unit 21-4 is sent to the demodulator 23-4.

上記シーケンスにより、干渉レプリカ減算部 2 2— 2により生成された干渉残差信号は、干渉レプリカ生成ュニット 2 1 _ 4によって以下のように処理される。すなわち、干渉レプリカ生成ユニット 2 1—4は、上記干渉残差信号が与えられると、チャネル 2の干渉レプリカを生成して干渉レプリカ減算部 2 2 一 3に送ると共に、受信信号のシンボルレプリカを生成して復調部 2 3— 4に送る。このとき、干渉レプリカ減算部 2 2— 3は、干渉レプリカ減算部 2 2— 2により生成された第 2残差信号から、各干渉レプリカ生成ュニット 2 1により生成された干渉レプリカを差し引くことにより、第 3残差信号を生成する。なお、この実施例では、干渉レプリカ減算部 2 2— 3には、干渉レプリカ生成ュエツト 2 1— 3および 2 1 _ 4により生成された干渉レプリカが与えられている。したがって、干渉レプリカ減算部 2 2— 3は、上記第 2残差信号から干渉レプリカ生成ュニット 2 1— 3および 2 1—4により生成された干渉レプリ力を差し引く。この結果、この干渉レプリカ減算部 2 3— 3により生成される第 3残差信号は、復調器 2 3— 4に送られる。そして、復調器 2 3— 4が、干渉レプリカ生成ュニット 2 1—4により生成されたシンボルレプリカおよぴ上記第 3の残差信号を利用してチャネル 2の信号を復調する。すなわち、干渉レプリカ生成ュニット 2 1— 4は、チャネル 2の干渉を除去するために設けられた第 3ステージの干渉レプリカ生成ュニットとして動作する。 The interference residual signal generated by the interference replica subtraction unit 22-2 according to the above sequence is processed by the interference replica generation unit 21_4 as follows. That is, given the interference residual signal, the interference replica generation unit 21-4 generates an interference replica of channel 2 and sends it to the interference replica subtraction unit 222, and also generates a symbol replica of the received signal. And sends it to demodulation section 23-4. At this time, the interference replica subtraction unit 22-3 subtracts the interference replica generated by each interference replica generation unit 21 from the second residual signal generated by the interference replica subtraction unit 22-2. Generates a third residual signal. In this embodiment, the interference replica subtraction units 22-3 are provided with the interference replicas generated by the interference replica generation units 21-3 and 21_4. Therefore, the interference replica subtracting unit 22-3 subtracts the interference replica generation power generated by the interference replica generation units 21-3 and 21-4 from the second residual signal. As a result, the third residual signal generated by the interference replica subtractor 23-3 is sent to the demodulator 23-4. Then, the demodulator 23-4 demodulates the channel 2 signal using the symbol replica generated by the interference replica generation unit 21-4 and the third residual signal. That is, the interference replica generation unit 21-4 operates as a third stage interference replica generation unit provided for removing the interference of the channel 2.

なお、本実施形態に係わる干渉キャンセラは、受信信号の中に多重されているすべてのチャネルについて干渉を除去する必要はない。また、図 1 2に示す実施例において、復調器 2 3— 3、 2 3— 4以外の復調器は、他のチャネルの信号を復調するために使用される。すなわち、復調器 2 3— 1、 2 3 - 2 , 2 3— 5〜2 3 _Mは、例えば、干渉の除去が行われないチャネルの信号を復調するために使用される。 Note that the interference canceller according to the present embodiment is not multiplexed in the received signal. It is not necessary to cancel interference for all channels. In the embodiment shown in FIG. 12, demodulators other than the demodulators 23-3 and 23-4 are used for demodulating signals of other channels. That is, the demodulators 23-1, 23-2, 23-5 to 23_M are used, for example, to demodulate a signal of a channel on which interference cancellation is not performed.

ここで、図 1 0および図 1 1を参照しながら、ユーザ管理テーブルに従ってセレクタ管理テーブルを作成する方法を説明する。 Here, a method of creating a selector management table according to the user management table will be described with reference to FIGS. 10 and 11.

セレクタ管理テーブルは、干渉レプリカ生成ュニット 2 1— 1〜2 1— Nに対応する複数のレジスタから構成される。そして、このテーブルの各レジスタは、ユーザ管理テーブルに基づいて決まる所定のチャネルに対して割り当てられる。具体的には、あるチャネルに対して 1または複数の干渉レプリカ生成ュニットが割り当てられる場合には、そのチャネルに対してその干渉レプリカ生成ュニットと同じ数のレジスタが割り当てられる。 The selector management table includes a plurality of registers corresponding to interference replica generation units 21-1 to 21-N. Then, each register of this table is assigned to a predetermined channel determined based on the user management table. Specifically, when one or more interference replica generation units are allocated to a certain channel, the same number of registers as the interference replica generation unit are allocated to the channel.

そして、あるチャネルに対して 1個の干渉レプリ力生成ュニット 2 1が割り当てられる場合には、基本的に、対応するレジスタに第 3ステージの動作を表す情報が書き込まれる。また、あるチャネルに対して 2個の干渉レプリカ生成ユニット 2 1が割り当てられる場合には、基本的に、対応する 2つのレジスタにそれぞれ第 2ステージおよび第 3ステージの動作を表す情報が書き込まれる。さらに、あるチャネルに対して 3個の干渉レプリカ生成ュニット 2 1が割り当てられる場合には、対応する 3つのレジスタにそれぞれ第 1〜第 3ステージの動作を表す情報が書き込まれる。 Then, when one interference repliing force generation unit 21 is assigned to a certain channel, information representing the operation of the third stage is basically written in the corresponding register. When two interference replica generation units 21 are assigned to a certain channel, basically, information representing the operations of the second stage and the third stage is written in the corresponding two registers. Further, when three interference replica generation units 21 are allocated to a certain channel, information representing the operations of the first to third stages is written into the corresponding three registers.

第 1ステージの動作を表す情報は、基本的に、「第 1のセレクタ 3 1の制御情報 = 0」、「第 2のセレクタ 3 2の制御情報 = 0」「セレクタブロック 3 3の制御情報 = 1」および「第 3のセレクタの情報 = 0」を含む。図 1 1においては、「1尺11番号= 1」のレジスタに第 1ステージの動作を表す情報が書き込まれている。なお、干渉レプリカ生成ユニット 21— 1に対しては第 2のセレクタ 32が設けられていないので、このレジスタの「第 2のセレクタ 32の制御情報」は設定されていない。また、あるチャネルに対して第 1ステージのみを割り当てる場合には、対応するレジスタの「第 3のセレクタ 34の制御情報」として「1」が設定される。 The information indicating the operation of the first stage is basically composed of “control information of the first selector 31 = 0”, “control information of the second selector 32 = 0”, and “control of the selector block 33”. Information = 1 "and" third selector information = 0 ". In Fig. 11, information indicating the operation of the first stage is written in the register of "1 scale 11 number = 1". ing. Since the second selector 32 is not provided for the interference replica generation unit 21-1, "control information of the second selector 32" of this register is not set. When only the first stage is assigned to a certain channel, “1” is set as “control information of the third selector 34” of the corresponding register.

第 2ステージの動作を表す情報は、基本的に、「第 1のセレクタ 31の制御情報 = 1」、「第 2のセレクタ 32の制御情報 = 1」「セレクタブロック 33の制御情報 =2」および「第 3のセレクタの情報 =0」を含む。図 1 1においては、「I RU番号 =2」および「I RU番号 =5」のレジスタにそれぞれ第 2ステージの動作を表す情報が書き込まれている。なお、あるチャネルに対して第 1 ステージを割り当てることなく第 2ステージを割り当てる場合には、「第 2のセレクタ 32の制御情報」として「0」が設定される。また、あるチャネルに対して第 3ステージを割り当てることなく第 2ステージを割り当てる場合には、「第 3のセレクタ 34の制御情報」として「1」が設定される。 The information indicating the operation of the second stage is basically “control information of the first selector 31 = 1”, “control information of the second selector 32 = 1” “control information of the selector block 33 = 2” And "Third selector information = 0". In FIG. 11, information indicating the operation of the second stage is written in the registers of “IRU number = 2” and “IRU number = 5”, respectively. When the second stage is assigned to a certain channel without assigning the first stage, “0” is set as “control information of the second selector 32”. When the second stage is assigned to a certain channel without assigning the third stage, “1” is set as “control information of the third selector 34”.

第 3ステージの動作を表す情報は、基本的に、「第 1のセレクタ 31の制御情報 =2」、「第 2のセレクタ 32の制御情報 = 1」「セレクタブロック 33の制御情報 =3」および「第 3のセレクタの情報 = 1」を含む。図 1 1においては、 The information indicating the operation of the third stage is basically composed of “control information of the first selector 31 = 2”, “control information of the second selector 32 = 1”, and “control information of the selector block 33 = 3”. ”And“ Third selector information = 1 ”. In FIG. 11,

「I RU番号 =3」「I RU番号 =4」および「I RU番号 =6」のレジスタにそれぞれ第 3ステージの動作を表す情報が書き込まれている。なお、あるチヤネルに対して第 3ステージのみが割り当てられる場合には、「第 2のセレクタ 32の制御情報」として「0」が設定される。 Information indicating the operation of the third stage is written in the registers “I RU number = 3”, “I RU number = 4”, and “I RU number = 6”, respectively. When only the third stage is assigned to a certain channel, “0” is set as “control information of the second selector 32”.

このように、第 1の実施例の CDMA受信装置に設けられる干渉キャンセラにおいては、チャネル（ユーザ）毎に 3以下の任意の数の干渉レプリカ生成ュニット 21を割り当てることができる。すなわち、 CDMA装置の資源を効率的に各チャネルに割り当てることができる。図 1 3は、本発明の第 2の実施例の C DMA受信装置のブロック図である。図 1 3において使用する符号のうち図 3において使用した符号は同じものを示す。 As described above, in the interference canceller provided in the CDMA receiving apparatus of the first embodiment, an arbitrary number of interference replica generation units 21 of 3 or less can be assigned to each channel (user). That is, the resources of the CDMA apparatus can be efficiently allocated to each channel. FIG. 13 is a block diagram of a CDMA receiver according to a second embodiment of the present invention. The symbols used in FIG. 3 among the symbols used in FIG. 13 indicate the same components.

第 2の実施例の C D M A受信装置に設けられる干渉キャンセラの基本構成は、第 1の実施例のそれと同じである。ただし、第 2の実施例の干渉キャンセラは、干渉レプリカ生成ュニット 2 1の数が復調器 2 3の数よりも多い場合にも対応できるようにするために、各復調器 2 3の入力側にそれぞれ第 4のセレクタ 3 5が設けられている。 The basic configuration of the interference canceller provided in the CDMA receiving apparatus of the second embodiment is the same as that of the first embodiment. However, the interference canceller of the second embodiment is provided on the input side of each demodulator 23 in order to cope with the case where the number of interference replica generation units 21 is larger than the number of demodulators 23. A fourth selector 35 is provided for each.

図 1 4は、第 4のセレクタ 3 5の一例を示す図である。第 4のセレクタ 3 5 は、基本的に、復調器 2 3— :！〜 2 3—Mの各入力側にそれぞれ 1つずつ設けられる。ただし、必ずしも全ての復調器 2 3に対して第 4のセレクタ 3 5を設ける必要はなく、この干渉キャンセラを用いて干渉を除去すべきチャネルの数の上限値が予め決められている場合には、その上限値と同数の復調器 2 3に対して第 4のセレクタ 3 5を設ければよレ、。 FIG. 14 is a diagram illustrating an example of the fourth selector 35. The fourth selector 35 is basically a demodulator 23-:! One is provided for each input side of ~ 23-M. However, it is not always necessary to provide the fourth selector 35 for every demodulator 23, and when the upper limit of the number of channels from which interference should be removed using this interference canceller is predetermined. The fourth selector 35 may be provided for the same number of demodulators 23 as the upper limit.

第 4のセレクタ 3 5の # 0入力端子には、「0 (ゼロ）」が与えられる。 # 1 入力端子〜 # N入力端子には、それぞれ干渉レプリカ生成ュニット 2 1 _ 1〜 2 1一 Nに対して設けられている第 3のセレクタ 3 4の出力が与えられる。なお、各第 3のセレクタ 3 4は、対応するチャネルのシンポルレプリカまたは「0」を出力する。そして、第 4のセレクタ 3 5は、制御部 4 1により生成されるセレクタ制御情報が指示する入力端子の信号を選択して出力する。また、この第 4のセレクタ 3 5の出力は、対応する復調器 2 3に与えられる。 "0 (zero)" is given to the # 0 input terminal of the fourth selector 35. The # 1 input terminal to the #N input terminal receive the output of the third selector 34 provided for the interference replica generation units 21_1 to 211-1N, respectively. Each third selector 34 outputs a symbol replica or “0” of the corresponding channel. Then, the fourth selector 35 selects and outputs the signal of the input terminal indicated by the selector control information generated by the control unit 41. The output of the fourth selector 35 is provided to the corresponding demodulator 23.

図 1 5は、復調器管理テーブルの例である。復調器管理テーブルは、各第 4 のセレクタ 3 5に与えられる制御信号を管理する。すなわち、このテーブルには、各復調器 2 3に設けられる第 4のセレクタ 3 5が選択すべき入力端子を表す情報が格納されている。例えば、図 1 5に示すテーブルによれば、復調器 2 3 - 1に設けられている第 4のセレクタ 3 5は、 # 3入力端子に与えられている信号を選択し、復調器 2 3— 2に設けられている第 4のセレクタ 3 5は、 # 4入力端子に与えられている信号を選択する。 Figure 15 shows an example of the demodulator management table. The demodulator management table manages control signals supplied to each fourth selector 35. That is, this table stores information indicating an input terminal to be selected by the fourth selector 35 provided in each demodulator 23. For example, according to the table shown in FIG. 15, demodulator 2 The fourth selector 35 provided in 3-1 selects the signal given to the # 3 input terminal, and the fourth selector 35 provided in the demodulator 23-2 is # 4 Select the signal given to the input terminal.

なお、この干渉キャンセラにより C ( C < M) 本のチャネルの干渉を除去する場合には、例えば、復調器 2 3— 1〜2 3—Cがそれらのチャネルの信号を復調するようにしてもよい。すなわち、識別番号の小さい復調器 2 3から順番に各チャネルに割り当てられるようにしてもよい。この場合、復調器 2 3— ( C + 1 ) 〜2 3— Mに設けられる第 4のセレクタ 3 5は、それぞれ「0」を選択する。ただし、図 1 3においては、復調器 2 3— ( C + 1 ) 〜2 3— Mに設けられる第 4のセレクタ 3 5が省略されている。 When the interference canceller cancels interference of C (C <M) channels, for example, the demodulators 23-1 to 23-C demodulate the signals of those channels. Is also good. That is, the demodulators 23 having the smaller identification numbers may be sequentially allocated to the respective channels. In this case, the fourth selectors 35 provided in the demodulators 23-(C + 1) to 23-M each select “0”. However, in FIG. 13, the fourth selector 35 provided in the demodulators 23-(C + 1) to 23 -M is omitted.

次に、図 1 6を参照しながら、第 2の実施例の干渉キャンセラの動作の具体例を示す。ここでは、チャネル 1 (ユーザ A) に対して干渉レプリカ生成ュニット 2 1— 1〜2 1— 3が割り当てられ、チャネル 2 (ユーザ B ) に対して干渉レプリカ生成ユニット 2 1— 4が割り当てられている。また、第 1のセレクタ 3 1、第 2のセレクタ 3 2、セレクタブロック 3 3、および第 3のセレクタ 3 4は、図 1 2に示した例と同様に制御されているものとする。さらに、第 4 のセレクタ 3 5を制御するための制御情報は、図 1 5に示す状態であるものとする。 Next, a specific example of the operation of the interference canceller according to the second embodiment will be described with reference to FIG. Here, interference replica generation units 21-1 to 21-3 are assigned to channel 1 (user A), and interference replica generation units 21-4 are assigned to channel 2 (user B). Is assigned. Further, it is assumed that the first selector 31, the second selector 32, the selector block 33, and the third selector 34 are controlled in the same manner as in the example shown in FIG. Further, it is assumed that control information for controlling the fourth selector 35 is in a state shown in FIG.

第 2の実施例においては、各第 3のセレクタ 3 4の出力は、それぞれ各第 4 のセレクタ 3 5に送られる。ここで、図 1 2を参照しながら説明したように、干渉レプリカ生成ュニット 2 1— 1および 2 1— 2に設けられている第 3のセレクタ 3 4は、それぞれ「0」を出力する。また、干渉レプリカ生成ユニット 2 1— 3に設けられている第 3のセレクタ 3 4は、チャネル 1のシンポルレプリカを出力し、干渉レプリカ生成ュ-ット 2 1— 4に設けられている第 3のセレクタ 3 4は、チャネル 2のシンボルレプリカを出力する。したがって、復調器 2 3—：！〜 2 3— 3に設けられている各第 4のセレクタ 3 5は、それぞれ、 # 1入力端子および # 2入力端子に「0」が与えられ、 # 3入力端子にチヤネル 1のシンボルレプリカが与えられ、 # 4入力端子にチャネル 2のシンボルレプリカが与えられる。 In the second embodiment, the output of each third selector 34 is sent to each fourth selector 35. Here, as described with reference to FIG. 12, the third selectors 34 provided in the interference replica generation units 21-1 and 21-2 each output "0". The third selector 34 provided in the interference replica generation unit 21-3 outputs the symbol replica of channel 1, and the third selector 34 provided in the interference replica generation unit 21-4. The selector 34 outputs a symbol replica of channel 2. Therefore, demodulation Table 2 3— :! Each of the fourth selectors 35 provided in ~ 2 3-3 is provided with “0” to the # 1 input terminal and the # 2 input terminal, and the symbol replica of the channel 1 is provided to the # 3 input terminal. The symbol replica of channel 2 is supplied to the # 4 input terminal.

上記状態において、復調器 2 3— 1に設けられている第 4のセレクタ 3 5には、制御信号として「3」が与えられている。したがって、この第 4のセレクタ 3 5は、 # 3入力端子に与えられている信号を選択する。この結果、復調器 2 3 - 1には、チャネル 1のシンボルレプリカが与えられる。すなわち、チヤネル 1の信号は、復調器 2 3— 1により復調される。また、復調器 2 3— 2に設けられている第 4のセレクタ 3 5には、制御信号として「4」が与えられている。したがって、この第 4のセレクタ 3 5は、 # 4入力端子に与えられている信号を選択する。この結果、復調器 2 3— 2には、チャネル 2のシンポルレプリカが与えられる。すなわち、チャネル 2の信号は、復調器 2 3— 2により復調される。さらに、復調器 2 3— 3に設けられている第 4のセレクタ 3 5には、制御信号として「0」が与えられている。したがって、復調器 2 3— 3には、「0」が与えられる。 In the above state, “3” is given to the fourth selector 35 provided in the demodulator 23-1 as a control signal. Therefore, the fourth selector 35 selects the signal supplied to the # 3 input terminal. As a result, the symbol replica of channel 1 is given to the demodulator 23-1. That is, the signal of channel 1 is demodulated by demodulator 23-1. Further, “4” is given as a control signal to the fourth selector 35 provided in the demodulator 23-2. Therefore, the fourth selector 35 selects the signal given to the # 4 input terminal. As a result, the demodulator 23-2 is provided with the channel 2 symbolic replica. That is, the signal of channel 2 is demodulated by demodulator 23-2. Further, "0" is given as a control signal to the fourth selector 35 provided in the demodulator 23-3. Therefore, "0" is given to the demodulators 23-3.

図 1 7は、本発明の第 3の実施例の C DMA受信装置のブロック図である。図 1 7において使用する符号のうち図 3において使用した符号は同じものを示す。 FIG. 17 is a block diagram of a CDMA receiver according to the third embodiment of the present invention. The reference numerals used in FIG. 3 among the reference numerals used in FIG. 17 indicate the same parts.

第 3の実施例の C DMA受信装置に設けられる干渉キャンセラの基本構成は、第 1の実施例のそれと同じである。ただし、第 3の実施例の干渉キャンセラは、各干渉レプリカ減算部 2 2がそれぞれ第 5のセレクタ 3 6を備えている。なお、より現実的な構成としては、必ずしもすべての干渉レプリカ減算部 2 2— 1〜 2 2— 3に対して第 5のセレクタ 3 6を設ける必要はなく、例えば、第 1ステージまたは最終ステージの干渉レプリカ減算部にはそれを設けなくてもよい。図 1 7に示す例では、第 1ステージの千渉レプリ力減算部 2 2— 1には第 5のセレクタ 3 6が設けられていない。 The basic configuration of the interference canceller provided in the CDMA receiver of the third embodiment is the same as that of the first embodiment. However, in the interference canceller according to the third embodiment, each interference replica subtraction unit 22 includes a fifth selector 36. Note that as a more realistic configuration, it is not necessary to provide the fifth selector 36 for all the interference replica subtractors 22-1 to 22-3, for example, the first stage or the final stage. The interference replica subtracting section of the stage may not be provided. In the example shown in FIG. 17, the fifth stage selector 36 is not provided in the first stage replied force subtraction unit 22-1.

図 1 8は、第 5のセレクタ 3 6の一例を示す図である。第 5セレクタ 3 6の # 0入力端子には、当該干渉レプリカ減算部 2 2の遅延回路の出力が与えられる。一方、 # 1入力端子には、前ステージの干渉レプリカ減算部 2 2の出力が与えられる。そして、この第 5のセレクタ 3 6の出力は、当該干渉レプリカ減算部 2 2の減算器（干渉残差信号からシンポルレプリカを差し引く減算器）に与えられる。すなわち、第 5のセレクタ 3 6は、受信信号 rまたは前ステージで生成された干渉残差信号を遅延させるか否かを決定する。なお、第 5のセレクタ 3 6は、制御部 4 1により制御される。 FIG. 18 is a diagram illustrating an example of the fifth selector 36. The output of the delay circuit of the interference replica subtractor 22 is given to the # 0 input terminal of the fifth selector 36. On the other hand, the output of the interference replica subtraction unit 22 of the previous stage is given to the # 1 input terminal. Then, the output of the fifth selector 36 is supplied to a subtractor (a subtracter for subtracting a symbol replica from an interference residual signal) of the interference replica subtraction unit 22. That is, the fifth selector 36 determines whether to delay the received signal r or the interference residual signal generated in the previous stage. Note that the fifth selector 36 is controlled by the control unit 41.

図 1 9は、遅延管理テーブルの例である。遅延管理テーブルは、各第 5のセレクタ 3 6に与えられる制御信号を管理する。すなわち、このテーブルには、各干渉レプリカ減算部 2 2に設けられる第 5のセレクタ 3 6が選択すべき入力端子を表す情報が格納されている。例えば、図 1 9に示すテーブルによれば、干渉レプリカ減算部 2 2— 2に設けられている第 5のセレクタ 3 6は、遅延回路の出力を選択する。この場合、信号は、その遅延器により遅延させられる。一方、干渉レプリカ減算部 2 2— 3に設けられている第 5のセレクタ 3 6は、前ステージの干渉レプリカ減算部により生成される干渉残差信号を選択する。この場合、この信号は、遅延させられることなく減算器に送られる。 Figure 19 is an example of the delay management table. The delay management table manages a control signal given to each fifth selector 36. That is, this table stores information indicating an input terminal to be selected by the fifth selector 36 provided in each interference replica subtraction unit 22. For example, according to the table shown in FIG. 19, the fifth selector 36 provided in the interference replica subtraction unit 22-2 selects the output of the delay circuit. In this case, the signal is delayed by the delay. On the other hand, the fifth selector 36 provided in the interference replica subtraction section 22-3 selects the interference residual signal generated by the interference replica subtraction section of the previous stage. In this case, this signal is sent to the subtractor without delay.

上記遅延回路テーブルは、例えば、以下のようにして生成される。先ず、図 1 1に示したセレクタ管理テーブルの「セレクタブロック 3 3の制御情報」が参照される。ここで、この「セレクタブロック 3 3の制御情報」は、干渉レプリカを転送すべき干渉レプリカ減算部 2 2を表す。したがって、この「セレクタブロック 3 3の制御情報」を参照することにより、いずれの干渉レプリカ生成ュ-ット 2 1からも干渉レプリカを受信することのない干渉レプリカ減算部 2 2を検出することができる。そして、遅延管理テーブルにおいて、干渉レブリカを受信することのない干渉レプリカ減算部 2 2に対して「 1」が設定され、 1以上の干渉レプリカを受信する干渉レプリカ減算部 2 2に対しては「0」が設定される。 The delay circuit table is generated, for example, as follows. First, “control information of selector block 33” in the selector management table shown in FIG. 11 is referred to. Here, the “control information of the selector block 33” represents the interference replica subtraction unit 22 to which the interference replica is to be transferred. Therefore, by referring to the “control information of selector block 33”, an interference replica subtraction unit that does not receive an interference replica from any interference replica generation unit 21 2 2 can be detected. Then, in the delay management table, “1” is set for the interference replica subtraction unit 22 that does not receive the interference replica, and for the interference replica subtraction unit 22 that receives one or more interference replicas. “0” is set.

上記第 3の実施例の C DMA受信装置において、例えば、各チャネルに対して割り当てられる干渉除去ステージの数の最大値が「2」であり、いずれのチャネルも第 3ステージを利用しないものとする。この場合、制御部 4 1は、干渉レプリカ減算部 2 2— 3が備える第 5のセレクタ 3 6に対して「1」を与える。これにより、干渉レプリカ減算部 2 2— 2により生成された干渉残差信号は、遅延させられることなく干渉レプリカ減算部 2 2— 3の減算器に与えられる。一方、各干渉レプリカ生成ュニット 2 1—：! 〜 2 1— Nは、それぞれ干渉レプリカ減算部 2 2— 3に対して干渉レプリカとして「0」を転送する。そして、干渉レプリカ減算部 2 2— 3は、上記干渉残差信号から「0」を減算してその減算結果を各復調器 2 3 へ送る。この結果、干渉レプリカ減算部 2 2— 2 により生成された干渉残差信号は、遅延させられることなく、また、実質的に干渉除去処理が行われることなく、各復調器 2 3— 1 〜 2 3— Mに送られる。このように、第 3の実施例においては、各チャネルに割り当てられる干渉除去ステージの配置に応じて、干渉除去に起因する遅延時間を最小にすることが出来る。 In the CDMA receiver of the third embodiment, for example, the maximum value of the number of interference cancellation stages assigned to each channel is “2”, and it is assumed that none of the channels uses the third stage. I do. In this case, the control unit 41 gives “1” to the fifth selector 36 provided in the interference replica subtraction unit 22-3. As a result, the interference residual signal generated by the interference replica subtraction unit 22-2 is provided to the subtractor of the interference replica subtraction unit 22-3 without being delayed. On the other hand, each interference replica generation unit 2 1— :! to 2 1—N transfers “0” as an interference replica to the interference replica subtraction unit 22-3. Then, the interference replica subtraction unit 22-3 subtracts “0” from the interference residual signal and sends the subtraction result to each demodulator 23. As a result, the interference residual signal generated by the interference replica subtractor 2 2-2 is not delayed, and the demodulators 2 3-1 to 2-3 are not delayed and the interference removal processing is not substantially performed. 3—Sent to M. As described above, in the third embodiment, it is possible to minimize the delay time due to interference cancellation according to the arrangement of the interference cancellation stage assigned to each channel.

図 2 0は、本発明の第 4の実施例の C DMA受信装置のブロック図である。図 2 0において使用する符号のうち図 3または図 1 7において使用した符号は同じものを示す。 FIG. 20 is a block diagram of a CDMA receiver according to a fourth embodiment of the present invention. The reference numerals used in FIG. 3 or FIG. 17 among the reference numerals used in FIG.

第 4の実施例の C D M A受信装置に設けられる干渉キャンセラの基本構成は、第 1または第 3の実施例のそれと同じである。ただし、第 4の実施例の干渉キヤンセラは、受信信号の中に多重されている各チャネルの信号の特性に基づいて干渉レプリカ生成ュニット 2 1の割り当て方法を自動的に変更する機能を備える。図 2 0に示す構成においては、受信電力検出部 5 1が設けられ、各チヤネルの信号の受信電力に基づいて図 1 0に示したユーザ管理テーブルが更新される。そして、ユーザ管理テ一プルの更新に伴って図 1 1に示したセレクタ管理テーブルが更新され、それによつて干渉レプリカ生成ユニット 2 1の割り当てが変更される。 The basic configuration of the interference canceller provided in the CDMA receiver of the fourth embodiment is the same as that of the first or third embodiment. However, the interference canceller of the fourth embodiment is based on the characteristics of the signal of each channel multiplexed in the received signal. Function to automatically change the allocation method of the interference replica generation unit 21. In the configuration shown in FIG. 20, a reception power detection unit 51 is provided, and the user management table shown in FIG. 10 is updated based on the reception power of the signal of each channel. Then, with the updating of the user management template, the selector management table shown in FIG. 11 is updated, whereby the assignment of the interference replica generation unit 21 is changed.

各チャネルを介して伝送される信号の電力を検出する方法は、既存の技術であるので詳しくは説明しないが、例えば、チャネル毎に信号の I成分おょぴ Q 成分をそれぞれ自乗して加算することによって算出される。 The method of detecting the power of the signal transmitted via each channel is an existing technology and will not be described in detail.For example, for each channel, the I component and the Q component of the signal are squared and added. It is calculated by:

制御部 4 1は、受信電力検出部 5 1により検出される各チャネルの電力に基づいて、各チャネルに対して割り当てるべき干渉除去ステージの数を決定する。具体的には、例えば、受信電力の大きいチャネルに対して多くの干渉除去ステージが割り当てられる。 The control unit 41 determines the number of interference cancellation stages to be assigned to each channel based on the power of each channel detected by the reception power detection unit 51. Specifically, for example, many interference cancellation stages are assigned to a channel having a large received power.

図 2 1は、受信電力に基づいて各チャネルに干渉除去ステージを割り当てる処理を示すフローチャートである。このフローチャートにおいて、「N」は、干渉レプリカ生成ユニット 2 1の数を表し、「k」は、干渉レプリカ減算部 2 2の数を表し、「L」は、通信中のチャネルの数を表し、「i」は、チャネルを識別する番号である。 FIG. 21 is a flowchart illustrating a process of assigning an interference cancellation stage to each channel based on received power. In this flowchart, “N” represents the number of interference replica generation units 21, “k” represents the number of interference replica subtraction units 22, and “L” represents the number of communicating channels. , “I” is a number for identifying a channel.

ステップ S 1では、まず、受信電力検出部 5 1の出力に基づいて、受信電力の大きいチャネルから順番に識別番号 i ( i = l， 2， 3，. . .）が付与される。以下、各チャネル毎にステップ S 2以降の処理が実行される。 In step S1, first, identification numbers i (i = 1, 2, 3,...) Are assigned in descending order of the received power based on the output of the received power detector 51. Hereinafter, the processing after step S2 is executed for each channel.

ステップ S 2では、チャネル iに対して割り当てることができる干渉レプリ力生成ユニット 2 1が残っているか否かを調べる。また、ステップ S 3では、通信中のすべてのチャネルについてステップ S 4以降の処理が実行されたか否かを調べる。そして、チャネル iに対して割り当てることができる干渉レプリ力生成ユニット 2 1が残っており、且つ、ステップ S 4以降の処理が実行されていないチャネルが残っている場合には、ステップ S 4に進む。 In step S2, it is checked whether or not the interference repliing power generation unit 21 that can be assigned to the channel i remains. In step S3, it is checked whether or not the processing in step S4 and subsequent steps has been executed for all the channels being communicated. And an interference replica that can be assigned to channel i. If the force generation unit 21 remains and a channel for which the processing of step S4 and subsequent steps has not been executed remains, the process proceeds to step S4.

ステップ S 4〜S 6では、チャネル iの受信電力と予め設定されている複数の閾値とが比較され、それらの比較結果に基づいてステップ S 7〜S 9のなかの対応するステップが実行される。例えば、チャネル iの受信電力（受信電力 S (i)) が閾値 T(k)よりも大きければ、ステップ S 7において、そのチャネルに対して k個の干渉レプリカ生成ユニット 2 1が割り当てられる。また、閾値 T (]£-1)く受信電カ3 (1)≤閾値丁(]£)でぁれば、ステップ S 8において、.そのチヤネルに対して ( k一 1 ) 個の干渉レプリカ生成ュニット 2 1が割り当てられる。以下、同様に、受信電力に応じた数の干渉レプリカ生成ユニット 2 1が対応するチャネルに割り当てられる。ただし、チャネル iの受信電力が閾値 T 1よりも小さい場合には、そのチャネルに対して干渉レプリカ生成ュニット 2 1は割り当てられない。 In steps S4 to S6, the received power of channel i is compared with a plurality of preset thresholds, and the corresponding step in steps S7 to S9 is executed based on the comparison result. . For example, if the received power (received power S (i)) of the channel i is larger than the threshold value T (k), k interference replica generation units 21 are allocated to the channel in step S7. If the threshold T (] £ -1) and the receiving power 3 (1) ≤ the threshold ([£)), in step S8, (k-1) interferences on the channel Replica generation unit 21 is assigned. Hereinafter, similarly, the number of interference replica generation units 21 according to the received power is allocated to the corresponding channel. However, if the received power of channel i is smaller than threshold T1, interference replica generation unit 21 is not assigned to that channel.

上記チャネル iに対する割当て処理が終了すると、ステップ S I 1において、「既に割り当てられた干渉レプリカ生成ュニット 2 1の合計数（Total)」が更新される。この後、ステップ S 2に戻って次のチャネルについて同様の処理が繰り返えされる。 When the allocation process for the channel i is completed, in step SI1, the "total number of interference replica generation units 21 already allocated (Total)" is updated. Thereafter, the process returns to step S2 and the same processing is repeated for the next channel.

なお、チャネル iに対して割り当てるべき干渉レプリ力生成ュニット 2 1が残っていない場合には（ステップ S 2 ： N o ) , ステップ S 1 2において、直前のチャネル（チャネル (i-1)) に割り当てた干渉レプリカ生成ュニット 2 1の数を調整した後に処理を終了する。具体的には、直前のチャネルに対して割り当てた干渉レプリカ生成ユニット 2 1の数を「Total-N」個だけ減らす。一方、通信中のすべてのチャネルについて上記割当て処理を実行した場合には（ステップ S 3 ： N o ) , 処理を終了する。 If there is no interference repliing force generation unit 21 to be assigned to channel i (step S2: No), in step S12, the channel immediately before (channel (i-1)) After adjusting the number of allocated interference replica generation units 21, the process ends. Specifically, the number of interference replica generation units 21 assigned to the immediately preceding channel is reduced by “Total-N”. On the other hand, if the above-mentioned assignment processing has been executed for all the channels being communicated (step S3: No), the processing is terminated.

上記フローチヤ一トの処理により各チャネルに対して割り当てるべき干渉レプリカ生成ユニット 2 1の数が決定されると、その結果は、図 1 0に示すユーザ管理テーブルに書き込まれる。続いて、そのユーザ管理テーブルの内容に基づいて、図 1 1に示すセレクタ管理テーブルが生成される。そして、各セレクタがこのセレクタ管理テーブルに従って制御される。これにより、干渉キャンセラの資源は、各チャネルを介して伝送される信号の受信電力に応じてそれらのチャネルに対して適切に割り当てられる。 The interference level to be assigned to each channel by the processing of the above flowchart When the number of the precursor generation units 21 is determined, the result is written in the user management table shown in FIG. Subsequently, a selector management table shown in FIG. 11 is generated based on the contents of the user management table. Each selector is controlled according to the selector management table. As a result, the resources of the interference canceller are appropriately allocated to the channels according to the received power of the signals transmitted via the channels.

なお、上記実施例では、受信信号の中に多重されている各チャネルの信号の特性のひとつとして「受信電力」を利用しているが、本発明は、これに限定されるものではない。すなわち、受信電力の代わりに、例えば、「S I R :信号電力対干渉電力比」あるいは「通信速度（例えば、シンボルレート）」を利用して各チャネルに対して割り当てるべき干渉レプリカ生成ュ二ット 2 1の数を決定なお、各チャネルの S I Rを利用する場合には、例えば、 S I Rが大きい（あるいは、良好な）チャネルに対して多くの干渉レプリカ生成ュニット 2 1を割り当てる。ここで、 S I Rの大きいチャネルは、干渉除去ステージを増加すると、それに伴って干渉レプリカの推定精度が向上することが期待できる。したがって、 S I Rの大きいチャネルに対してより多くの干渉レプリカ生成ュニットを割り当てると、干渉除去の効率が高くなり、通信システムの容量が改善される。なお、チャネル毎に S I Rを検出する方法は既知の技術を利用する。一方、各チャネルの通信速度を利用する場合には、例えば、通信速度が高速なチャネルに対して多くの干渉レプリカ生成ュニット 2 1を割り当てる。ここで、通信速度の速い信号は、一般に、その電力が大きい。したがって、通信速度が高速なチャネルに対してより多くの干渉レプリカ生成ュニット 2 1を割り当てると、干渉除去の効率が高くなり、同様に通信システムの容量が改善される。なお、チャネル毎にその通信速度を検出する方法は、例えば、通信速度を表す情報が送信装置から受信装置に通知されるシステム或いは網から受信装置に通知されるシステムにおいては、その通知を利用してもよい。 In the above embodiment, “reception power” is used as one of the characteristics of the signal of each channel multiplexed in the reception signal, but the present invention is not limited to this. That is, instead of the received power, for example, an interference replica generation unit to be assigned to each channel using “SIR: signal power to interference power ratio” or “communication speed (eg, symbol rate)” Determine the number of 2 1 When using the SIR of each channel, for example, a large number of interference replica generation units 21 are assigned to channels having a large (or good) SIR. Here, for a channel with a large SIR, if the interference cancellation stage is increased, the estimation accuracy of the interference replica can be expected to improve accordingly. Thus, allocating more interference replica generation units to channels with a higher SIR increases the efficiency of interference cancellation and improves the capacity of the communication system. A known technique is used to detect SIR for each channel. On the other hand, when the communication speed of each channel is used, for example, many interference replica generation units 21 are assigned to a channel having a high communication speed. Here, a signal having a high communication speed generally has a large power. Therefore, if more interference replica generation units 21 are allocated to a channel having a high communication speed, the efficiency of interference cancellation is increased, and the capacity of the communication system is likewise improved. The method of detecting the communication speed for each channel is, for example, In a system in which the information to be indicated is notified from the transmitting device to the receiving device or a system in which the network notifies the receiving device, the notification may be used.

なお、 S I Rを利用する場合および通信速度を利用する場合の双方とも、閾値を適切に設定することにより、図 2 1に示したフローチャートをそのまま流用することができる。 In both the case of using SIR and the case of using communication speed, the flowchart shown in FIG. 21 can be used as it is by appropriately setting the threshold value.

また、図 3〜図 2 1を参照しながら説明した実施例は、 C DMA通信システムにおいて符号多重信号を受信する C DMA受信装置を前提としているが、本発明はこれに限定されるものではない。 Further, the embodiment described with reference to FIGS. 3 to 21 is based on the assumption that a CDMA receiving apparatus receives a code multiplexed signal in a CDMA communication system, but the present invention is not limited to this. Absent.

以上説明したように、本発明の C DMA受信装置によれば、チャネル毎に割り当てるべき干渉除去ステ一ジの数を柔軟に変更することができる。このため、干渉キャンセラの資源を有効に利用しながら良好な干渉除去特性を実現できる。 As described above, according to the CDMA receiver of the present invention, the number of interference cancellation stages to be assigned to each channel can be flexibly changed. Therefore, good interference cancellation characteristics can be realized while effectively using the resources of the interference canceller.

Claims

請求の範囲 The scope of the claims

1 . C DMA通信システムにおいて複数のチャネルが多重された信号を受信して復調する C D M A受信装置であって、 1. A CDMA receiving apparatus for receiving and demodulating a signal in which a plurality of channels are multiplexed in a CDMA communication system,

それぞれ、受信信号から対応するチャネルの干渉成分を除去する複数の除去手段と、 A plurality of cancellation means for removing interference components of a corresponding channel from a received signal,

上記複数の除去手段を上記複数のチャネルのなかの少なくとも一部のチヤネルに割り当てる制御手段と、 Control means for assigning the plurality of removal means to at least some of the plurality of channels;

上記複数の除去手段により干渉成分が除去された信号を復調する復調手段と、を有する C D M A受信装置。 A demodulating means for demodulating the signal from which the interference component has been removed by the plurality of removing means.

2 . 請求項 1に記載の C DMA受信装置であって、 2. The CDMA receiver according to claim 1, wherein

上記制御手段は、各チャネルを介して伝送される信号の特性に基づいてそれらのチャネルに対してそれぞれ割り当てる除去手段の数を決定する。 The control means determines the number of removing means to be assigned to each channel based on the characteristics of a signal transmitted via each channel.

3 . 請求項 2に記載の C DMA受信装置であって、 3. The C DMA receiving device according to claim 2, wherein

上記特 1"生は、受信電力である。 The special feature above is the received power.

4 . 請求項 2記載の C DMA受信装置であって、 4. The CDMA receiver according to claim 2, wherein

上記特个生は、信号電力対干渉電力比である。 The characteristic is the ratio of signal power to interference power.

5 . 請求項 2記載の C DMA受信装置であって、 5. The CDMA receiver according to claim 2, wherein

上記特'生は、通信速度である。 The feature is the communication speed.

6 . C DMA通信システムにおいて複数のチャネルが多重された信号を受信して復調する C DM A受信装置であって、 6. A CDMA receiving apparatus for receiving and demodulating a signal in which a plurality of channels are multiplexed in a CDMA communication system,

それぞれ、与えられた信号に基づいて干渉レプリカおよびシンボルレプリカを生成する複数の生成手段と、 A plurality of generating means for generating an interference replica and a symbol replica based on a given signal;

互いに直列的に接続され、それぞれ、上流側から与えられる信号から干渉レプリカを差し引くことによって干渉残差信号を生成する複数の減算手段と、を備え、 A plurality of subtraction means connected in series with each other, each generating an interference residual signal by subtracting an interference replica from a signal supplied from the upstream side; Prepared,

上記複数の生成手段のそれぞれに対して、 For each of the plurality of generating means,

制御信号に従って、受信信号および上記複数の減算手段によりそれぞれ生成される複数の干渉残差信号の中のいずれか 1つの信号を選択して対応する生成手段に与える第 1のセレクタと、 A first selector for selecting any one of a plurality of interference residual signals generated by the reception signal and the plurality of subtraction means according to the control signal and providing the selected signal to a corresponding generation means;

制御信号に従って、他の生成手段により生成されるシンボルレプリカを選択して対応する生成手段に与える第 2のセレクタと、 A second selector that selects a symbol replica generated by another generating means according to the control signal and provides the symbol replica to the corresponding generating means;

制御信号に従って上記複数の減算手段のなかからいずれか 1つの減算手段を選択し、対応する生成手段により生成される干渉レプリカをその選択した減算手段に与える選択手段と、を設け、 Selecting means for selecting any one of the plurality of subtraction means from the plurality of subtraction means according to the control signal, and providing an interference replica generated by the corresponding generation means to the selected subtraction means;

さらに、上記複数の生成手段に対してそれぞれ設けられる第 1のセレクタ、上記第 2のセレクタ、および上記選択手段に対して上記制御信号を与えることにより、各チャネルに 1または複数の生成手段を割り当てる制御手段を備える C DMA受信装置。 Further, by providing the control signal to the first selector, the second selector, and the selection means provided for each of the plurality of generation means, one or a plurality of generation means are assigned to each channel. C DMA receiver with control means.

7 . 請求項 6に記載の C DMA受信装置であって、 7. The C DMA receiving device according to claim 6, wherein

上記制御手段は、あるチャネルに対して上記減算手段の数よりも少ない数の干渉除去ステージを割り当てる場合には、そのチャネルに対して上記複数の減算手段のなかの最下流に配置されている減算手段から順番に割り当てる。 The control means, when assigning a smaller number of interference cancellation stages to the channel than the number of the subtraction means, is arranged at the most downstream of the plurality of subtraction means for the channel. Assign in order from the subtraction means.

8 . 請求項 6に記載の C DMA受信装置であって、 8. The C DMA receiving device according to claim 6, wherein

上記制御手段は、あるチャネルの受信品質が所定の条件を満たさない場合には、そのチャネルに割り当てられている生成手段に対応する選択手段が干渉レプリカを出力しないようにするための制御信号を生成する。 When the reception quality of a certain channel does not satisfy a predetermined condition, the control unit outputs a control signal for preventing the selection unit corresponding to the generation unit assigned to the channel from outputting an interference replica. Generate.

9 . 請求項 6に記載の C DMA受信装置であって、 9. The C-DMA receiver according to claim 6, wherein

上記減算手段は、 The subtraction means,

上流側から与えられる信号を 1ステージ分の干渉除去処理に要する時間だけ遅延させる遅延回路と、 Time required for interference cancellation for one stage of the signal given from the upstream side A delay circuit that delays only

上記生成手段から与えられる干渉レプリカを上記遅延手段の出力から差し引く減算器と、 A subtractor for subtracting an interference replica provided from the generating means from an output of the delay means;

上記生成手段から干渉レプリカが与えられていない場合に、上記上流側から与えられる信号が上記遅延回路を通過することなく上記減算器に与えられるようにする遅延制御手段とを有する。 And delay control means for allowing the signal provided from the upstream side to be provided to the subtractor without passing through the delay circuit when no interference replica is provided from the generation means.

1 0 . 対応するチャネルの干渉除去処理を行う複数の干渉除去処理装置を有する干渉キャンセラを備えた C D M A受信装置において、 10. In a CDMA receiving apparatus provided with an interference canceller having a plurality of interference cancellation processing apparatuses for performing interference cancellation processing of a corresponding channel,

各チャネル毎の受信品質を測定する測定部と、 A measuring unit for measuring the reception quality of each channel;

各チャネルに対して、前記受信品質に応じた数の干渉除去処理装置を割り当てる制御手段と、 Control means for allocating, to each channel, a number of interference cancellation processing devices according to the reception quality;

を有する C DMA受信装置。 A C DMA receiving device having:

1 1 . 対応するチャネルの干渉除去処理を行う複数の干渉除去処理装置を有する干渉キャンセラを備えた C DMA受信装置において、 1 1. In a CDMA receiver equipped with an interference canceller having a plurality of interference cancellers that perform interference canceling for the corresponding channel,

複数の干渉除去処理装置が任意のチャネルに任意の段数接続できるように配置されており、 A plurality of interference removal processing devices are arranged so that any number of stages can be connected to any channel.

各チャネルの受信品質に応じて、前記複数の干渉除去処理装置を特定のチヤネルに対して特定の段数配置する制御手段を有する C DMA受信装置。 A CDMA receiving apparatus comprising a control means for arranging the plurality of interference removal processing apparatuses on a specific channel in a specific number of stages according to the reception quality of each channel.

1 2 . C DMA通信システムにおいて複数のチャネルが多重された信号から干渉成分を除去する干渉キャンセラであって、 12. An interference canceller for removing an interference component from a signal in which a plurality of channels are multiplexed in a C DMA communication system,

それぞれ、受信信号から対応するチヤネルの干渉成分を除去する複数の除去手段と、 A plurality of removing means for removing corresponding channel interference components from the received signal,

各チャネルを介して伝送される信号の特性に基づいて対応するチャネルに対して割り当てるべき除去手段の数を決定し、それらのチャネルに対してそれぞれ上記決定した数の除去手段を割り当てる制御手段と、を有する干渉 Control that determines the number of canceling means to be assigned to the corresponding channel based on the characteristics of the signal transmitted through each channel, and assigns the determined number of canceling means to each of the channels. Means, Interference with