WO1999022297A1 - Circuit for intermittently deactivating a monitoring circuit for a microprocessor - Google Patents

Circuit for intermittently deactivating a monitoring circuit for a microprocessor Download PDF

Info

Publication number
WO1999022297A1
WO1999022297A1 PCT/EP1998/006655 EP9806655W WO9922297A1 WO 1999022297 A1 WO1999022297 A1 WO 1999022297A1 EP 9806655 W EP9806655 W EP 9806655W WO 9922297 A1 WO9922297 A1 WO 9922297A1
Authority
WO
WIPO (PCT)
Prior art keywords
microprocessor
circuit
signal
external access
watchdog
Prior art date
Application number
PCT/EP1998/006655
Other languages
German (de)
French (fr)
Inventor
Raymond Horn
Original Assignee
Dspecialists Gesellschaft Für Innovative Signalverarbeitung Mbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dspecialists Gesellschaft Für Innovative Signalverarbeitung Mbh filed Critical Dspecialists Gesellschaft Für Innovative Signalverarbeitung Mbh
Priority to AU11552/99A priority Critical patent/AU1155299A/en
Publication of WO1999022297A1 publication Critical patent/WO1999022297A1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3656—Software debugging using additional hardware using a specific debug interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Definitions

  • Circuit arrangement for temporarily deactivating a monitoring circuit for a microprocessor
  • the invention relates to a circuit arrangement for temporarily deactivating a monitoring circuit, which is used to expand and improve the use of such a monitoring circuit for special applications.
  • Monitoring circuits also called supervisor chip or watchdog, are used to ensure that microprocessors run smoothly.
  • a microprocessor must be checked during operation by an external circuit that is as independent as possible for trouble-free program execution.
  • the external monitoring circuit monitors a signal line of the microprocessor, which is fed to it via a pin. Comes due to a hardware or software error over a specified period, e.g. one second, no signal on, the supervisor chip triggers a reset or interrupt pulse for the microprocessor via an output pin.
  • Such a reaction of the supervisor chip is not only caused when the microprocessor fails due to a hardware or software error, but also when the microprocessor is accessed externally and targeted is stopped, as is done, for example, during application development via a so-called emulator interface.
  • Such an emulator interface makes it possible to stop the microprocessor with the aid of a host computer, such as a PC, and to analyze and manipulate its internal data. The microprocessor can then continue to work as if it had never been stopped ("non-intrusive debugging").
  • the object of the invention is therefore to provide a solution with which both a monitoring function of the microprocessor and a targeted temporary deactivation of the monitoring function is possible.
  • This object is achieved according to the invention with a circuit arrangement which, during a targeted external access to the microprocessor, blocks an output signal of the monitoring circuit initiated by the external access to the microprocessor and its failure until the output signal of the monitoring circuit has become inactive after the external access has ended.
  • the watchdog block it is possible to block the output signal of the watchdog and thus prevent the microprocessor from being reset or interrupted while the microprocessor is e.g. stopped specifically via its emulator interface and its program is processed. Faults or malfunctions due to software or hardware errors that lie outside of this targeted access or this targeted interruption of the microprocessor are, however, recognized by the watchdog in a known manner and eliminated and displayed by triggering the reset or interrupt signal.
  • Fig. 1 shows a monitoring circuit with an additional watchdog block circuit in cooperation with a microprocessor in the block diagram
  • Fig. 2 shows the schematic internal structure of the watchdog block circuit
  • Fig. 3 shows the timing diagram of the watchdog block circuit
  • a connecting line 6 leads from the microprocessor 1 to the monitoring circuit 2, via which, for example, a trigger signal can be sent from the microprocessor 1 to the monitoring circuit 2.
  • One at the output pin of the Monitoring circuit 2 connected connecting line 7 leads to a watchdog block circuit 3, and a connecting line 8 connected to the output pin of the watchdog block circuit 3 leads back to an input of the microprocessor 1.
  • the monitoring circuit 2 receives a signal “WDI” (watchdog input) from the microprocessor 1 at predetermined time intervals via the connecting line 6.
  • WDI watchdog input
  • a software or hardware error that occurs during this operating state of the microprocessor 1 is determined by the monitoring circuit or the watchdog 2 as soon as the corresponding signal “WDI” from the microprocessor 1 fails to appear after a predetermined period of time.
  • the watchdog block circuit 3 receives a corresponding emulator signal via a connecting line 5a and generates a signal “WDB” (Watchdog-Biock) ( see FIG. 2), which prevents the triggering of an interrupt or reset on the microprocessor 1.
  • WDB Watchdog-Biock
  • the watchdog block circuit 3 is internally equipped with a watchdog block logic 9 and a logic operation 10.
  • the logic 9 receives at least one emulator signal via an input and the input signal "_WDO" via a second input.
  • the watchdog block logic 9 uses the emulator signals to decide whether an emulator access is taking place. If this is the case, the "WDB” signal becomes active and prevents the triggering of an interrupt or reset on the microprocessor 1 via the logic link 10 with the aid of the corresponding output signal "CWDO".
  • the "WDB” signal is only deactivated when the "WDO" signal of the watchdog circuit 2 becomes inactive after the emulator access 5 has ended has become.
  • the watchdog input signal "WDI”, which represents the microprocessor activity will again regularly change its state, as a result of which the watchdog output signal "_WDO” assumes the value 1 with a short time delay at time t 5 , because the watchdog 2 receives the watchdog input signal "WDI” again via line 6 from the microprocessor 1. With another short time delay, the watchdog block signal “WDB” becomes inactive at time t 6 .
  • the signal “_CWD0" remains active all the time, even during the microprocessor inactivity due to the external access via the emulator interface 5, and thus prevents a reset or interrupt from being triggered on the microprocessor 1.
  • the watchdog block output signal "_CDW0" would be active according to the circuit structure of the watchdog block circuit 3 that a reset or interrupt pulse for resetting or interrupting the microprocessor 1 would be the result.
  • the detection of access to the microprocessor 1 via the emulator interface 5 depends on the implementation of the emulator interface of a specific microprocessor and is not part of this application.
  • Corresponding suitable components of the watchdog block circuit 3 are familiar to those skilled in the art. For example, for a digital signal processor of the DSP family "DSP56300" from Motorola ® to recognize access to the processor via the emulator interface, the evaluation of the signal "_DE” (Debug Enable) necessary.
  • the emulator interface signal 5a becomes active, that is to say the microprocessor 1 is stopped by a targeted external access via the emulator interface 5
  • the circuit remains in this state as long as the processor is inactive.
  • the processor activity can be determined by inactivity of the emulator interface or by additional monitoring of the "WDI" signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

The invention relates to a circuit for intermittently deactivating a monitoring circuit in order to expand and improve the use thereof for special applications. Monitoring circuits, also called supervisor chips or watchdogs, serve to guarantee a faultless program flow of microprocessors. The external monitoring circuit monitors a signal line of the microprocessor, said signal line being fed to the circuit via a pin. The supervisor chip initiates a reset or interrupt impulse for the microprocessor via an output pin if, during a given period, no signal arrives due to a hardware or software failure. However, such a reaction of the supervisor chip is also called up when the microprocessor is accessed externally and is specifically halted, for example, during the application development via a so-called emulator interface. However, this is unwanted in such an instance. According to the invention, a circuit is provided which blocks an output signal of the monitoring circuit during specific external access of the microprocessor. Said output signal is initiated by external access of the microprocessor and by the failure thereof. The output signal is blocked until it becomes inactive after completion of the external access.

Description

DSPecialists Gesellschaft für innovative Signalverarbeitung mbHDSPecialists Gesellschaft für innovative Signalverarbeitung mbH
Schaltungsanordnung zur zeitweisen Deaktivierung einer Überwachungsschaltung für einen MikroprozessorCircuit arrangement for temporarily deactivating a monitoring circuit for a microprocessor
Die Erfindung betrifft eine Schaltungsanordnung zur zeitweisen Deaktivierung einer Überwachungsschaltung, die zur Erweiterung und zur Verbesserung des Einsatzes einer solchen Überwachungsschaltung für spezielle Applikationen dient.The invention relates to a circuit arrangement for temporarily deactivating a monitoring circuit, which is used to expand and improve the use of such a monitoring circuit for special applications.
Überwachungsschaltungen, auch Supervisorchip oder Watchdog genannt, dienen zur Gewährleistung eines störungsfreien Programmablaufs von Mikroprozessoren. Ein Mikroprozessor muß während des Betriebes durch eine möglichst unabhängige externe Schaltung auf störungsfreien Programmablauf überprüft werden. Die externe Überwachungsschaltung überwacht eine Signalleitung des Mikroprozessors, die ihr über einen Pin zugeführt wird. Kommt wegen eines Hard- oder Softwarefehlers über einen vorgegebenen Zeitraum, wie z.B. eine Sekunde, kein Signal an, löst der Supervisorchip über ein Ausgangspin einen Reset- oder Interruptimpuls für den Mikroprozessor aus.Monitoring circuits, also called supervisor chip or watchdog, are used to ensure that microprocessors run smoothly. A microprocessor must be checked during operation by an external circuit that is as independent as possible for trouble-free program execution. The external monitoring circuit monitors a signal line of the microprocessor, which is fed to it via a pin. Comes due to a hardware or software error over a specified period, e.g. one second, no signal on, the supervisor chip triggers a reset or interrupt pulse for the microprocessor via an output pin.
Eine solche Reaktion des Supervisorchips wird jedoch nicht nur hervorgerufen, wenn der Mikroprozessor aufgrund eines Hard- oder Softwarefehlers ausfällt, sondern auch, wenn extern auf den Mikroprozessor zugegriffen und dieser gezielt angehalten wird, wie es z.B. bei der Applikationsentwicklung über ein sogenanntes Emulatorinterface erfolgt. Über ein solches Emulatorinterface ist es möglich, den Mikroprozessor mit Hilfe eines Hostrechners, wie z.B. eines PC, anzuhalten und seine internen Daten zu analysieren und zu manipulieren. Anschließend kann der Mikroprozessor weiterarbeiten, als wäre er niemals angehalten worden ("non- intrusive debugging").Such a reaction of the supervisor chip is not only caused when the microprocessor fails due to a hardware or software error, but also when the microprocessor is accessed externally and targeted is stopped, as is done, for example, during application development via a so-called emulator interface. Such an emulator interface makes it possible to stop the microprocessor with the aid of a host computer, such as a PC, and to analyze and manipulate its internal data. The microprocessor can then continue to work as if it had never been stopped ("non-intrusive debugging").
In den Fällen eines gezielten externen Zugriffs auf den Mikroprozessor, wie z.B. bei der Applikationsentwicklung unter Nutzung eines Emulatorinterface, ist deshalb die Anwendung eines solchen Supervisorchips oder Watchdogs problematisch, weil jedes Anhalten des Mikroprozessors über das Emulatorinterface nach einer kurzen Verzögerung den Watchdog aktiviert, obwohl die fehlende Mikroprozessoraktivität nicht auf einen Systemfehler zurückzuführen ist. Die Folge ist, daß ein Interrupt oder gar ein Systemreset ausgelöst wird, der einen gar nicht eingetretenen Fehler anzeigt. Obwohl für die normale Mikroprozessorfunktion der Einsatz eines Supervisorchips erwünscht und notwendig ist, ist dieser jedoch während des gezielten externen Zugriffs auf den Mikroprozessor, wie z.B. bei der Applikationsentwicklung, eher hinderlich.In the event of targeted external access to the microprocessor, e.g. When developing applications using an emulator interface, the use of such a supervisor chip or watchdog is problematic because every stop of the microprocessor via the emulator interface activates the watchdog after a short delay, although the lack of microprocessor activity is not due to a system error. The result is that an interrupt or even a system reset is triggered that indicates an error that has not occurred. Although the use of a supervisor chip is desirable and necessary for the normal microprocessor function, this is still necessary during the targeted external access to the microprocessor, e.g. in application development, rather a hindrance.
Aus der DE-A-39 20 852 ist eine Schaltungsanordnung für die Erzeugung eines Resetimpulses beim Auftreten einer Fehlfunktion in einem Rechnersystem oder dergleichen mit einer Prüfschaltung, die in bestimmten Zeitabständen vom Rechnersystem getriggert werden muß, bekannt. Gemäß der hierin offenbarten Lösung wird bei einem Ausfall der Triggerung oder einer Fehltriggerung ein Reset- impuls erst bei einem durch ein Ereignis ausgelösten Anforderungssignal abgegeben. Dadurch wird das System bei einer Fehlfunktion nur dann rückgesetzt, wenn es sichtatsächlich im Einsatz befindet, also aktiveine Programmbearbeitung erfolgt.From DE-A-39 20 852 a circuit arrangement for generating a reset pulse when a malfunction occurs in a computer system or the like with a test circuit which must be triggered by the computer system at certain time intervals is known. According to the solution disclosed herein, in the event of a failure of the triggering or a false triggering, a reset pulse is only emitted when a request signal is triggered by an event. As a result, the system is only reset in the event of a malfunction if it is actually in use, i.e. active program processing.
Diese Veröffentlichung beschreibt also eine spezielle Supervisorschaltung, die so ausgebildet ist, daß sie gezielt aktiviert bzw. deaktiviert werden kann. Der Einsatz beliebiger, verfügbarer handelsüblicher Supervisorchips, die nicht über eine solche Regelbarkeit verfügen, für die Überwachungsfunktion von Mikroprozessoren mit der Möglichkeit der gezielten Deaktivierung der Überwachungsfunktion ist jedoch mit dieser Erfindung nicht möglich.This publication thus describes a special supervisor circuit which is designed in such a way that it can be specifically activated or deactivated. However, the use of any available commercially available supervisor chips that do not have such controllability for the monitoring function of microprocessors with the possibility of specifically deactivating the monitoring function is not possible with this invention.
Die Erfindung hat sich deshalb die Aufgabe gestellt, eine Lösung anzugeben, mit der sowohl eine Überwachungsfunktion des Mikroprozessors als auch eine gezielte zeitweise Deaktivierung der Überwachungsfunktion möglich ist. Diese Aufgabe wird erfindungsgemäß mit einer Schaltungsanordnung realisiert, die während eines gezielten externen Zugriffes auf den Mikroprozessor ein durch den externen Zugriff auf den Mikroprozessor und dessen Ausfall initiiertes Ausgangssignal der Überwachungsschaltung solange blockiert, bis das Ausgangssignal der Überwachungsschaltung nach Ende des externen Zugriffs inaktiv geworden ist.The object of the invention is therefore to provide a solution with which both a monitoring function of the microprocessor and a targeted temporary deactivation of the monitoring function is possible. This object is achieved according to the invention with a circuit arrangement which, during a targeted external access to the microprocessor, blocks an output signal of the monitoring circuit initiated by the external access to the microprocessor and its failure until the output signal of the monitoring circuit has become inactive after the external access has ended.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.Advantageous embodiments of the invention are specified in the subclaims.
Mit Hilfe dieser Schaltungsanordnung, im folgenden Watchdog-Block genannt, ist es möglich, das Ausgangssignal des Watchdogs zu blockieren und somit die Rücksetzung oder Unterbrechung des Mikroprozessors zu verhindern, während der Mikroprozessor z.B. über seine Emulatorschnittstelle gezielt angehalten und sein Programm bearbeitet wird. Außerhalb dieses gezielten Zugriffs oder dieser gezielten Unterbrechung des Mikroprozessors liegende Störungen oder Fehlleistungen infolge von Soft- oder Hardwarefehlern werden jedoch vom Watchdog in bekannter Weise erkannt und durch Auslösen des Reset- oder Interruptsignals behoben und angezeigt.With the help of this circuit arrangement, hereinafter referred to as the watchdog block, it is possible to block the output signal of the watchdog and thus prevent the microprocessor from being reset or interrupted while the microprocessor is e.g. stopped specifically via its emulator interface and its program is processed. Faults or malfunctions due to software or hardware errors that lie outside of this targeted access or this targeted interruption of the microprocessor are, however, recognized by the watchdog in a known manner and eliminated and displayed by triggering the reset or interrupt signal.
Die Erfindung wird nachstehend unter Bezugnahme auf die Zeichnungen anhand eines Ausführungsbeispiels näher erläutert.The invention is explained in more detail below with reference to the drawings using an exemplary embodiment.
Fig. 1 zeigt eine Überwachungsschaltung mit ergänzter Watchdog-Block- Schaltung in Zusammenwirken mit einem Mikroprozessor im Blockschaltbild;Fig. 1 shows a monitoring circuit with an additional watchdog block circuit in cooperation with a microprocessor in the block diagram;
Fig. 2 zeigt den schematischen internen Aufbau der Watchdog-Block- Schaltung;Fig. 2 shows the schematic internal structure of the watchdog block circuit;
Fig. 3 zeigt das Zeitdiagramm der Watchdog-Block-Schaltung;Fig. 3 shows the timing diagram of the watchdog block circuit;
Fig. 4 zeigt das State-Diagramm der Watchdog-Block-Schaltung.4 shows the state diagram of the watchdog block circuit.
In dem Blockschaltbild der Fig. 1 sind ein Mikroprozessor 1 , z.B. ein digitaler Signalprozessor (DSP), und eine diesem zugeordnete externe Uberwachungsschaltung 2 gezeigt. Von dem Mikroprozessor 1 führt eine Verbindungsleitung 6 zur Überwachungsschaltung 2, über die z.B. ein Triggersignal vom Mikroprozessor 1 zur Überwachungsschaltung 2 gesendet werden kann. Eine an den Ausgangspin der Überwachungsschaltung 2 angeschlossene Verbindungsleitung 7 führt zu einer Watchdog-Block-Schaltung 3, und eine an den Ausgangspin der Watchdog-Block- Schaltung 3 angeschlossene Verbindungsleitung 8 führt zu einem Eingang des Mikroprozessors 1 zurück.1 shows a microprocessor 1, for example a digital signal processor (DSP), and an external monitoring circuit 2 assigned to it. A connecting line 6 leads from the microprocessor 1 to the monitoring circuit 2, via which, for example, a trigger signal can be sent from the microprocessor 1 to the monitoring circuit 2. One at the output pin of the Monitoring circuit 2 connected connecting line 7 leads to a watchdog block circuit 3, and a connecting line 8 connected to the output pin of the watchdog block circuit 3 leads back to an input of the microprocessor 1.
Während der normalen Funktion des Mikroprozessors 1 , das heißt, während seines bestimmungsgemäßen Einsatzes ohne gezielten externen Eingriff, empfängt die Überwachungsschaltung 2 vom Mikroprozessor 1 in vorgegebenen Zeitabständen über die Verbindungsleitung 6 ein Signal "WDI" (Watchdog-Input). Ein während dieses Betriebszustandes des Mikroprozessors 1 auftretender Software- oder Hardwarefehler wird durch die Überwachungsschaltung oder den Watchdog 2 ermittelt, sobald das entsprechende Signal "WDI" vom Mikroprozessor 1 nach einer vorgegebenen Zeitdauer ausbleibt. Das dementsprechende Ausgangssignal "_WDO" (Watchdog-Output) vom Watchdog 2, das Eingangssignal " WBI " zur Watchdog- Block-Schaltung 3 ist, wird in dieser verarbeitet und bewirkt über ein entsprechendes Ausgangssignal "_CWDO" (Controlled Watchdog-Output) der Watchdog-Block- Schaltung 3 zum Mikroprozessor 1 einen Interrupt- oder Resetimpuls am Mikroprozessor, der den weiteren Programmablauf unterbricht oder den Mikroprozessor 1 in einen Anfangszustand zurücksetzt.During the normal functioning of the microprocessor 1, that is to say during its intended use without targeted external intervention, the monitoring circuit 2 receives a signal “WDI” (watchdog input) from the microprocessor 1 at predetermined time intervals via the connecting line 6. A software or hardware error that occurs during this operating state of the microprocessor 1 is determined by the monitoring circuit or the watchdog 2 as soon as the corresponding signal “WDI” from the microprocessor 1 fails to appear after a predetermined period of time. The corresponding output signal "_WDO" (watchdog output) from watchdog 2, which is the input signal "WBI" to watchdog block circuit 3, is processed in the latter and causes the watchdog via a corresponding output signal "_CWDO" (Controlled Watchdog Output) -Block circuit 3 to the microprocessor 1 an interrupt or reset pulse on the microprocessor, which interrupts the further program flow or resets the microprocessor 1 in an initial state.
Wird nun der Mikroprozessor 1 durch einen externen Zugriff von einem Host- Computer 4 über eine Emulatorverbindung 5 gewollt angehalten, empfängt die Watchdog-Block-Schaltung 3 über eine Verbindungsleitung 5a ein entsprechendes Emulatorsignal und erzeugt ein Signal "WDB" (Watchdog-Biock) (siehe Fig. 2), das das Auslösen eines Interrupts oder Resets am Mikroprozessor 1 verhindert. Das Signal "WDB" wird erst deaktiviert, wenn das Signal " WDO" des Watchdogs 2 nach Ende des Emulatorzugriffs 5 inaktiv geworden ist.If the microprocessor 1 is intentionally stopped by an external access from a host computer 4 via an emulator connection 5, the watchdog block circuit 3 receives a corresponding emulator signal via a connecting line 5a and generates a signal "WDB" (Watchdog-Biock) ( see FIG. 2), which prevents the triggering of an interrupt or reset on the microprocessor 1. The "WDB" signal is only deactivated when the "WDO" signal of the watchdog 2 has become inactive after the emulator access 5 has ended.
Fig. 2 zeigt eine schematische Darstellung des internen Aufbaus der Watchdog- Block-Schaltung 3. Die Watchdog-Block-Schaltung 3 ist intern mit einer Watchdog- Block-Logik 9, sowie einer logischen Verknüpfung 10, ausgestattet. Die Logik 9 empfängt über einen Eingang mindestens ein Emulatorsignal und über einen zweiten Eingang das Eingangssignal "_WDO" . Die Watchdog-Block-Logik 9 entscheidet anhand der Emulatorsignale, ob ein Emulatorzugriff stattfindet. Ist dieses der Fall, wird das Signal "WDB" aktiv und verhindert über die logische Verknüpfung 10 mit Hilfedes entsprechenden Ausgangssignales " CWDO" das Auslösen eines Interrupt oder Reset am Mikroprozessor 1 . Das Signal "WDB" wird erst deaktiviert, wenn das Signal " WDO" der Watchdog-Schaltung 2 nach Ende des Emulatorzugriffs 5 inaktiv geworden ist.2 shows a schematic representation of the internal structure of the watchdog block circuit 3. The watchdog block circuit 3 is internally equipped with a watchdog block logic 9 and a logic operation 10. The logic 9 receives at least one emulator signal via an input and the input signal "_WDO" via a second input. The watchdog block logic 9 uses the emulator signals to decide whether an emulator access is taking place. If this is the case, the "WDB" signal becomes active and prevents the triggering of an interrupt or reset on the microprocessor 1 via the logic link 10 with the aid of the corresponding output signal "CWDO". The "WDB" signal is only deactivated when the "WDO" signal of the watchdog circuit 2 becomes inactive after the emulator access 5 has ended has become.
Fig. 3 veranschaulicht diesen Ablauf in Form eines Zeitdiagramms. Zum Zeitpunkt t-i wird der Mikroprozessor 1 durch einen gezielten externen Zugriff auf den Mikroprozessor 1 über das Emulatorinterface 5 angehalten, mit der Folge, daß das Signal "WDI" am Watchdog 2 für einen längeren Zeitraum nicht den Zustand ändert. Zu diesem Zeitpunkt t-, ist das Watchdog-Ausgangssignal " WDO" 1 . Mit geringer Zeitverschiebung nimmt zum Zeitpunkt t2 das Watchdog-Block-Signal "WDB" den Wert 1 an und wird somit aktiv. Nach Ablauf der Zeit, zu der der Watchdog 2 die Änderung des Eingangssignals "WDI" des Mikroprozessors 1 erwartet, dieses jedoch nicht eintritt, wird das Watchdog-Ausgangssignal "_WDO" zum Zeitpunkt t3 gleich 0. Zum Zeitpunkt t4, dem Ende des Zugriffes auf den Mikroprozessor 1 über das Emulatorinterface 5 wird das Watchdog-Eingangssignal "WDI", das die Mikroprozessoraktivität repräsentiert, wiederum regelmäßig seinen Zustand ändern, wodurch mit kurzer Zeitverzögerung zum Zeitpunkt t5 das Watchdog-Ausgangssignal "_WDO" den Wert 1 annimmt, weil der Watchdog 2 vom Mikroprozessor 1 über die Leitung 6 wieder das Watchdog-Eingangssignal "WDI" empfängt. Mit nochmaliger kurzer Zeitverzögerung wird zum Zeitpunkt t6das Watchdog-Block-Signal "WDB" inaktiv. Wie aus dem Diagramm zu erkennen ist, bleibt das Signal "_CWD0" während der ganzen Zeit, auch während der Mikro- prozessorinaktivität infolge des externen Zugriffes über das Emulatorinterface 5, aktiv und verhindert somit das Auslösen eines Reset oder Interrupt am Mikroprozessor 1 .3 illustrates this sequence in the form of a time diagram. At time ti, the microprocessor 1 is stopped by a targeted external access to the microprocessor 1 via the emulator interface 5, with the result that the signal "WDI" on the watchdog 2 does not change the state for a longer period of time. At this time t-, the watchdog output signal "WDO" is 1. With a slight time shift, the watchdog block signal "WDB" assumes the value 1 at time t 2 and thus becomes active. After the time at which the watchdog 2 expects the input signal "WDI" of the microprocessor 1 to change, but does not occur, the watchdog output signal "_WDO" becomes 0 at the time t 3. At the time t 4 , the end of the When accessing the microprocessor 1 via the emulator interface 5, the watchdog input signal "WDI", which represents the microprocessor activity, will again regularly change its state, as a result of which the watchdog output signal "_WDO" assumes the value 1 with a short time delay at time t 5 , because the watchdog 2 receives the watchdog input signal "WDI" again via line 6 from the microprocessor 1. With another short time delay, the watchdog block signal "WDB" becomes inactive at time t 6 . As can be seen from the diagram, the signal "_CWD0" remains active all the time, even during the microprocessor inactivity due to the external access via the emulator interface 5, and thus prevents a reset or interrupt from being triggered on the microprocessor 1.
Würde jedoch die fehlende Mikroprozessoraktivität nicht auf einen Zugriff über das Emulatorinterface 5 zurückzuführen sein, sondern auf einen Soft- oder Hardwarefehler des Mikroprozessors 1 , würde entsprechend dem Schaltungsaufbau der Watchdog-Block-Schaltung 3 das Watchdog-Block-Ausgangssignal "_CDW0" aktiv, so daß ein Reset- oder Interruptimpuls zum Zurücksetzen bzw. Unterbrechen des Mikroprozessors 1 die Folge wäre.However, if the missing microprocessor activity were not due to an access via the emulator interface 5, but rather to a software or hardware error of the microprocessor 1, the watchdog block output signal "_CDW0" would be active according to the circuit structure of the watchdog block circuit 3 that a reset or interrupt pulse for resetting or interrupting the microprocessor 1 would be the result.
Das Erkennen eines Zugriffs auf den Mikroprozessor 1 über das Emulatorinterface 5 ist abhängig von der Implementation des Emulatorinterfaces eines bestimmten Mikroprozessors und ist nicht Teil dieser Anmeldung. Entsprechende geeignete Komponenten der Watchdog-Block-Schaltung 3 sind dem Fachmann auf dem Gebiet geläufig. So ist zum Beispiel für einen digitalen Signalprozessor der DSP-Familie "DSP56300" von Motorola® für das Erkennen eines Zugriffs auf den Prozessor über das Emulatorinterface die Auswertung des Signals "_DE" (Debug Enable) notwendig.The detection of access to the microprocessor 1 via the emulator interface 5 depends on the implementation of the emulator interface of a specific microprocessor and is not part of this application. Corresponding suitable components of the watchdog block circuit 3 are familiar to those skilled in the art. For example, for a digital signal processor of the DSP family "DSP56300" from Motorola ® to recognize access to the processor via the emulator interface, the evaluation of the signal "_DE" (Debug Enable) necessary.
Fig. 4 zeigt ein State-Diagramm der Watchdog-Block-Schaltung 3. Wie zu erkennen ist, ist das Watchdog-Block-Signal "WDB" in seinem Ruhezustand "WDB" = 0, wenn sowohl das Watchdog-Ausgangssignal " WDO" als auch das Emulatorinterfacesignal 5a inaktiv ist. Wenn das Emulatorinterfacesignal 5a aktiv wird, also der Mikroprozessor 1 durch einen gezielten externen Zugriff über das Emulatorinterface 5 angehalten wird, geht die Watchdogschaltung in einen Haltezustand über, in dem "WDB" = 1 ist. In diesem Zustand verbleibt die Schaltung, solange der Prozessor inaktiv ist. Sobald der Prozessor wieder aktiv wird, wechselt die Schaltung in den Wartezustand, in dem "WDB" weiterhin aktiv ( = 1 ) ist. Die Prozessoraktivität kann durch Inaktivität des Emulatorinterfaces oder durch zusätzliche Überwachung des Signals "WDI" ermittelt werden. Wird nun das Emulatorinterface wieder aktiv, kehrt die Schaltung in den Haltezustand zurück. Nur bei Inaktivität des Signals "_WDO" im Wartezustand kehrt die Schaltung in die Ruhelage zurück, in der "WDB" inaktiv ( = 0) ist. Somit ist gewährleistet, daß in jedem Fall eines Zugriffes über das Emulatorinterface 5 auf den Mikroprozessor 1 das Sperrsignal "WDB" in einen Wartezustand "WDB" = 1 übergeht, und mit Eintreffen des "_WDO"-Signals vom Watchdog in den Haltezustand "WDB" = 1 übergeht, so daß in diesen beiden Zuständen die Sperrwirkung zum Auslösen des Reset- oder Interrupt-Signales bestehen bleibt. Nur wenn sowohl "_WDO" als auch das Emulatorinterfacesignal 5a inaktiv sind, nimmt "WDB" seinen Ruhezustand "WDB" = 0 an.4 shows a state diagram of the watchdog block circuit 3. As can be seen, the watchdog block signal "WDB" is in its idle state "WDB" = 0 if both the watchdog output signal "WDO" and the emulator interface signal 5a is also inactive. When the emulator interface signal 5a becomes active, that is to say the microprocessor 1 is stopped by a targeted external access via the emulator interface 5, the watchdog circuit goes into a hold state in which "WDB" = 1. The circuit remains in this state as long as the processor is inactive. As soon as the processor becomes active again, the circuit changes to the waiting state, in which "WDB" is still active (= 1). The processor activity can be determined by inactivity of the emulator interface or by additional monitoring of the "WDI" signal. If the emulator interface is now active again, the circuit returns to the hold state. Only when the "_WDO" signal is inactive in the waiting state does the circuit return to the idle state in which "WDB" is inactive (= 0). This ensures that in any case of access via the emulator interface 5 to the microprocessor 1, the blocking signal "WDB" changes to a waiting state "WDB" = 1, and when the "_WDO" signal from the watchdog arrives in the holding state "WDB" = 1 passes over, so that in these two states the blocking effect for triggering the reset or interrupt signal remains. Only if both "_WDO" and the emulator interface signal 5a are inactive, "WDB" assumes its idle state "WDB" = 0.
Somit ist gewährleistet, daß der für einen Mikroprozessor 1 vorgesehene Watchdog 2 sowohl seine normale Überwachungsfunktion für den Mikroprozessor 1 als auch die Duldung eines gewollten externen Zugriffes auf den Mikroprozessor 1 ohne Auslösen der Reset-oder Interrupt-Funktion des Mikroprozessors 1 realisieren kann. This ensures that the watchdog 2 provided for a microprocessor 1 can implement both its normal monitoring function for the microprocessor 1 and the tolerance of a desired external access to the microprocessor 1 without triggering the reset or interrupt function of the microprocessor 1.

Claims

P a t e n t a n s p r ü c h e Patent claims
1 . Schaltungsanordnung zur zeitweisen Deaktivierung einer Uberwachungsschaltung für einen Mikroprozessor, dadurch gekennzeichnet, daß die Schaltungsanordnung (3) während eines gezielten externen Zugriffes (5) auf den Mikroprozessor (1 ) ein durch diesen externen Zugriff (5) auf den Mikroprozessor (1 ) und dessen Ausfall initiiertes Ausgangssignal ("_WDO") der Überwachungsschaltung (2) so lange blockiert, bis das Ausgangssignal ("_WDO") der Überwachungsschaltung (2) nach Ende des externen Zugriffs (5) inaktiv geworden ist.1 . Circuit arrangement for temporarily deactivating a monitoring circuit for a microprocessor, characterized in that the circuit arrangement (3) during a targeted external access (5) to the microprocessor (1) by this external access (5) to the microprocessor (1) and its failure initiated output signal ("_WDO") of the monitoring circuit (2) blocked until the output signal ("_WDO") of the monitoring circuit (2) has become inactive after the end of the external access (5).
2. Schaltungsanordnung nach Anspruch 1 , dadurch gekennzeichnet, daß der gezielte externe Zugriff von einem Host-Computer (4) über eine Emulatorverbindung (5) zum Mikroprozessor (1 ) erfolgt.2. Circuit arrangement according to claim 1, characterized in that the targeted external access from a host computer (4) via an emulator connection (5) to the microprocessor (1).
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schaltungsanordnung (3) über eine interne Logik (9) mindestens ein Emulatorsignal (5a) empfängt und auswertet, und im Falle eines gezielten externen Zugriffs über die Emulatorverbindung (5) auf den Mikroprozessor (1 ) ein Signal ("WDB") erzeugt, das über ein entsprechendes Ausgangssignal (" CWDO") einer internen logischen Verknüpfung (10) das Auslösen eines Interrupt oder Reset am Mikroprozessor (1 ) mindestens solange verhindert, wie der gezielte externe Zugriff erfolgt und das Ausgangssignal ("_WDO") der Überwachungsschaltung (2) aktiv ist. 3. Circuit arrangement according to claim 1 or 2, characterized in that the circuit arrangement (3) via an internal logic (9) receives and evaluates at least one emulator signal (5a), and in the case of a targeted external access via the emulator connection (5) to the Microprocessor (1) generates a signal ("WDB") which, via a corresponding output signal ("CWDO") from an internal logical link (10), prevents the triggering of an interrupt or reset on the microprocessor (1) at least as long as the targeted external access takes place and the output signal ("_WDO") of the monitoring circuit (2) is active.
PCT/EP1998/006655 1997-10-24 1998-10-22 Circuit for intermittently deactivating a monitoring circuit for a microprocessor WO1999022297A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU11552/99A AU1155299A (en) 1997-10-24 1998-10-22 Circuit for intermittently deactivating a monitoring circuit for a microprocessor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE1997147082 DE19747082C1 (en) 1997-10-24 1997-10-24 Circuit for temporarily deactivating microprocessor supervisor chip
DE19747082.3 1997-10-24

Publications (1)

Publication Number Publication Date
WO1999022297A1 true WO1999022297A1 (en) 1999-05-06

Family

ID=7846552

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP1998/006655 WO1999022297A1 (en) 1997-10-24 1998-10-22 Circuit for intermittently deactivating a monitoring circuit for a microprocessor

Country Status (3)

Country Link
AU (1) AU1155299A (en)
DE (1) DE19747082C1 (en)
WO (1) WO1999022297A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10255430A1 (en) * 2002-11-28 2004-06-09 Conti Temic Microelectronic Gmbh Process for reducing the power consumption of a microprocessor with a watchdog circuit
DE102006029514B3 (en) * 2006-06-27 2007-05-31 Atmel Germany Gmbh Circuit arrangement for controlling actuator in motor vehicle, has peripheral unit, where arrangement is designed to operate peripheral unit always in one of operating modes, when watchdog circuit is in operating mode lowered activity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0313848A2 (en) * 1987-10-30 1989-05-03 Motorola Inc. Data processor with development support features
EP0580341A2 (en) * 1992-07-21 1994-01-26 Advanced Micro Devices, Inc. Integrated circuit and cordless telephone using the integrated circuit
US5493659A (en) * 1987-07-06 1996-02-20 Hitachi, Ltd. Data processor providing fast break in program execution

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3920852A1 (en) * 1989-06-24 1991-01-10 Bosch Gmbh Robert Reset pulse generator circuit - has comparator circuit responding to trigger and fault function to reset processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493659A (en) * 1987-07-06 1996-02-20 Hitachi, Ltd. Data processor providing fast break in program execution
EP0313848A2 (en) * 1987-10-30 1989-05-03 Motorola Inc. Data processor with development support features
EP0580341A2 (en) * 1992-07-21 1994-01-26 Advanced Micro Devices, Inc. Integrated circuit and cordless telephone using the integrated circuit

Also Published As

Publication number Publication date
AU1155299A (en) 1999-05-17
DE19747082C1 (en) 1999-01-28

Similar Documents

Publication Publication Date Title
DE3700986C2 (en) Device for monitoring a computer system with two processors in a motor vehicle
DE3731142C2 (en) Monitoring device in an electronic control unit
DE69423251T2 (en) Data backup method and device
EP1019819B1 (en) Program controlled unit and method for debugging same
DE3336977C2 (en) Circuit arrangement for avoiding a HALT state for a vehicle computer
DE68922440T2 (en) Device and method for simultaneously submitting fault interruption and fault data to a support processor.
WO2006015945A2 (en) Method, operating system, and computing device for processing a computer program
EP1810139B1 (en) Method, operating system and computing element for running a computer program
DE102005054587A1 (en) Program controlled unit and method of operating the same
DE19847986C2 (en) Single processor system
DE102008024193A1 (en) Data or signals processing method for brake booster in motor vehicle, involves applying set of functional units to data or signals, programming and/or configuring of one of functional units and programming and/or configuring of matrix
DE19747082C1 (en) Circuit for temporarily deactivating microprocessor supervisor chip
EP1716490A2 (en) Method and device for analyzing integrated systems for critical safety computing systems in motor vehicles
DE3726489C2 (en) Device for monitoring a computer system with two processors in a motor vehicle
WO2005106229A1 (en) Electronic control device and method for controlling the operation of motor vehicle components
EP1283472A2 (en) Program controlled unit
DE69910945T2 (en) Method and device for controlling the writing in a flash EEPROM by a microcomputer
EP0547259B1 (en) Circuit for securing the operation of a computer-controlled apparatus
EP1812853A2 (en) Method, operating system and computing element for running a computer program
EP4016296A1 (en) Vehicle control apparatus with synchronous driver
DE3920696A1 (en) MICROPROCESSOR CIRCUIT ARRANGEMENT WITH WATCHDOG CIRCUIT
EP1224480B1 (en) Programme-controlled unit and method for identifying and/or analysing errors in programme-controlled units
DE69409923T2 (en) Repetition control method and device for a control processor
CH625066A5 (en) Circuit arrangement for preventing sequence errors in a data processing system.
EP1197866B1 (en) Program controlled unit

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AU BA BB BG BR CA CN CU CZ EE GE HU ID IL IS JP KP KR LC LK LR LS MG MN MX NO NZ PL SD SG SI SK SL TR TT UA US UZ VN YU

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW SD SZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: CA

122 Ep: pct application non-entry in european phase