UA129973U - DUAL-PHASE PULSE CONVERTER WITH ADJUSTED TIME PARAMETERS - Google Patents

Abstract

Формувач двофазної послідовності імпульсів з перенастроюваними часовими параметрами, містить два двійкових лічильники, перший з яких реверсивний, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вихід переповнювання, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, стартостопний пристрій, який містить тригер зі входом асинхронної установки у нульовий стан і ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключено до джерела живлення; перший і другий елементи І; перший і другий елементи АБО. Введено третій і четвертий елементи І, при цьому стартостопний пристрій виконано на асинхронному RS-тригері, введено дворозрядний віднімальний лічильник з послідовністю переходів 00-11-10-01-00, виконаний на двох JK-тригерах зі входом асинхронної установки у нульовий стан; перший JK-тригер має інверсні входи J і K; другий JK-тригер має інверсні і прямі входи J і K, який об'єднано по І.Shaper two-phase pulse sequence with reconfigured time parameters, contains two binary counters, the first of which is reversible, tuned to the subtraction mode, which has a pulse input pulse output, overflow output, synchronous parallel load resolution input and digital input input , zero input asynchronous input, startup device containing a trigger with zero input asynchronous installation, and a series consisting of connected resistor and capacitor connected to the power source; the first and second elements I; the first and second elements OR. Introduced the third and fourth elements And, with the startup device is made on an asynchronous RS-trigger, introduced a two-bit subtraction counter with a sequence of transitions 00-11-10-01-00, made on two JK-triggers with the input of the asynchronous installation in the zero state; the first JK trigger has inverted inputs J and K; the second JK flip-flop has inverted and direct inputs J and K, which are combined by I.