TWM611586U

TWM611586U - 半導體元件

Info

Publication number: TWM611586U
Application number: TW109213620U
Authority: TW
Inventors: 陳柏成; 陳鼎堯; 吳振銓; 伍金記
Original assignee: 晶元光電股份有限公司
Priority date: 2020-10-16
Filing date: 2020-10-16
Publication date: 2021-05-11

Abstract

本創作提供一種半導體元件，包括第一半導體層以及絕緣層。第一半導體層具有第一表面。第一表面具有第一部分。絕緣層直接接觸第一部分且具有第一側壁及第二側壁。第一側壁相對於第一表面傾斜一第一角度θ1，第二側壁相對於第一表面傾斜第二角度θ2，第一角度θ1不同於第二角度θ2且第一角度θ1及第二角度θ2均不等於90°。

Description

半導體元件

本創作係關於一種半導體元件，且特別係關於一種半導體發光元件，例如發光二極體(Light emitting diode，LED)。

半導體元件的用途十分廣泛，相關材料的開發研究也持續進行。舉例來說，包含三族及五族元素的III-V族半導體材料可用於各種光電半導體元件如發光二極體、雷射二極體(Laser diode，LD)、光電偵測器或太陽能電池(Solar cell)等，或者可以是例如開關或整流器的功率元件，而能應用於照明、醫療、顯示、通訊、感測、電源系統等領域。作為半導體發光元件之一的發光二極體具有耗電量低、反應速度快、體積小、工作壽命長等優點，因此大量被應用於各種領域。

本創作之一目的為提供一種半導體元件，例如在光取出效率方面可獲得改善。本創作提供一種半導體元件，包括第一半導體層以及絕緣層。第一半導體層具有第一表面。第一表面具有第一部分。絕緣層直接接觸第一部分且具有第一側壁及第二側壁。第一側壁相對於第一表面傾斜一第一角度θ1，第二側壁相對於第一表面傾斜第二角度θ2，第一角度θ1不同於第二角度θ2且第一角度θ1及第二角度θ2均不等於90° 。

為了使本創作之敘述更加詳盡與完備，以下將配合圖式詳細說明本創作，應注意的是，以下所示係用於例示本創作之半導體元件的實施例，並非將本創作限定於以下實施例。在圖式或說明中，相似或相同之構件將使用相似或相同之標號進行說明，並且若未特別說明，圖式中各元件之形狀或尺寸僅為例示，實際上並不限於此。需特別注意的是，圖中未繪示或描述之元件，可以是熟習此技藝之人士所知之形式。此外，在未特別說明之情況下，「第一層(或結構)位於第二層(或結構)上」的類似描述可包含第一層(或結構)與第二層(或結構)直接接觸的實施例，也可包含第一層(或結構)與第二層(或結構)之間具有其他結構而彼此未直接接觸的實施例。另外，應理解各層(或結構)的上下位置關係等可能因由不同方位觀察而有所改變。

第1圖為本創作一實施例的半導體元件10之剖面結構示意圖以及其中區域A和區域B之局部放大示意圖。本實施例的半導體元件10包括發光疊層100、接觸結構101、絕緣層104、第一電極106、導電層108、反射層110、接合層112、基底114以及第二電極116。

基底114可包含導電材料，例如砷化鎵(Gallium Arsenide，GaAs) 、磷化銦(Indium Phosphide，InP)、碳化矽(Silicon carbide，SiC)、磷化鎵(GaP) 、氧化鋅(ZnO)、氮化鎵(GaN)、氮化鋁(AlN)、鍺(Ge)或矽(Si) 等。於此實施例，基底114為在移除磊晶成長基板後接合至磊晶結構的支撐基板。於一實施例，基底114可為磊晶生長基板，且半導體元件10不具有接合層112及/或導電層108。

發光疊層100位於基底114上，包括第一半導體結構100a、第二半導體結構100b以及活性結構100c。第二半導體結構100b位於第一半導體結構100a上。活性結構100c位於第一半導體結構100a及第二半導體結構100b之間。當半導體元件10為發光元件，例如發光二極體或是雷射二極體，在操作時，發光疊層100可發出一光。第一半導體結構100a與第二半導體結構100b可具有相反的導電型態，以分別提供電子及電洞。第一半導體結構100a與第二半導體結構100b可分別包括單層或多層。於一實施例，第一半導體結構100a為n型，第二半導體結構100b為p型。於一實施例，第一半導體結構100a為p型，第二半導體結構100b為n型。第一半導體結構100a、第二半導體結構100b以及活性結構100c可包含相同系列之二元、三元或四元III-V族半導體材料，例如AlInGaAs系列、AlGaInP系列、AlInGaN系列或InGaAsP系列。其中，AlInGaAs系列可表示為(Al _x1In _(1-x1)) _1-x2Ga _x2As；AlInGaP系列可表示為(Al _y1In _(1-y1)) _1-y2Ga _y2P，AlInGaN 系列可表示為(Al _z1In _(1-z1)) _1-z2Ga _z2N；InGaAsP系列可表示為In _z3Ga _1-z3As _z4P _1-z4；其中，0≦x ₁, y ₁, z ₁, x ₂, y ₂, z ₂, z ₃, z ₄≦1。

接觸結構101位於發光疊層100下且包括第一半導體層102。於本實施例，接觸結構101包括多個第一半導體層102。為方便敘述，以下是以其中一第一半導體層102為例來說明各構件的相對關係。如第1圖所示，絕緣層104位於發光疊層100與導電層108之間，並與第一半導體層102的一部分直接接觸。如第1圖所示，第一半導體層102具有第一表面s1及第二表面s2，第一表面s1較第二表面s2遠離發光疊層100。絕緣層104位於第一半導體層102下並形成於第一表面s1之一部分。絕緣層104具有第一側壁w1、第二側壁w2、第三表面s3及第四表面s4。於本實施例，第一側壁w1係延伸於第一表面s1與第三表面s3之間，且第二側壁w2係延伸於第三表面s3和第四表面s4之間。在一高度方向(或垂直方向)上，第一表面s1係位於第三表面s3和第四表面s4之間。第一側壁w1相對於第一表面s1傾斜第一角度θ1，第二側壁w2相對於第一表面s1傾斜第二角度θ2。具體來說，如第1圖所示，第一角度θ1可對應於第一側壁w1與第一表面s1之間的夾角，而第二角度θ2可對應於第二側壁w2與第一表面s1之假想延伸線之間的夾角。第一角度θ1不同於第二角度θ2，且第一角度θ1及第二角度θ2均不等於90°。於本實施例中，第一角度θ1大於第二角度θ2，且第一角度θ1大於90°而第二角度θ2大於90°。藉此，在絕緣層104表面形成導電層108時，導電層108可容易地與絕緣層104之輪廓貼合。於本實施例，如第1圖中區域A之局部放大示意圖所示，絕緣層104之剖面輪廓呈現一多邊形，且此多邊形可被第一表面s1之假想延伸線區隔為一第一區域104a及第二區域104b。於本實施例，第二區域104b為倒梯形。

第一半導體層102具有第三側壁w3及第四側壁w4。發光疊層100具有一第五表面s5。如第1圖所示，第一半導體層102之剖面呈倒梯形。第一半導體層102之第二表面s2與發光疊層100的第五表面s5相接，且第三側壁w3及第四側壁w4(即倒梯形之腰)係延伸於第一表面s1和第二表面s2之間。於此實施例，第三側壁w3及第四側壁w4完全被絕緣層104遮蓋。第三側壁w3與第一半導體層102之第二表面s2之間具有第三角度θ3，且第四側壁w4與第一半導體層102之第二表面s2之間具有第四角度θ4。於此實施例，第三角度θ3大於90°且第四角度θ4大於90°。於一實施例中，第三角度θ3及/或第四角度θ4可小於等於90°。於一些實施例中，當第三角度θ3大於90°且第四角度θ4大於90°，絕緣層104更容易與第一半導體層102之輪廓貼合。

形成上述型態之第一半導體層102及絕緣層104的方法例如包括如下步驟：於發光疊層100之第五表面s5形成第一半導體層102，再於第一半導體層102形成一或多個犧牲結構(未繪示)。接下來，於第一半導體層102及犧牲結構上形成絕緣層104，最後移除犧牲結構。犧牲結構可為單層或多層，且犧牲結構之材料可包含氧化物或氮化物，例如SiNx、SiO ₂等。此外，上述犧牲結構之寬度可小於第一半導體層102之寬度。藉由上述步驟，可形成直接接觸發光疊層100的第五表面s5之一部分、第一半導體層102的第一表面s1之一部分以及第一半導體層102之側壁的絕緣層104。具體來說，絕緣層104可連續分佈於第五表面s5之一部分、第一表面s1之一部分以及第一半導體層102之側壁。第一半導體層102的材料可包含III-V族半導體材料，例如二元III-V族半導體材料如GaAs、GaP、GaN等。絕緣層104可包含如氧化物或氟化物的介電材料，例如二氧化矽(SiO _x)、氟化鎂(MgF ₂)等。

如第1圖所示，絕緣層104與第一半導體層102皆與發光疊層100直接接觸，換言之發光疊層100之第五表面s5未直接接觸第一半導體層102的部分會直接接觸絕緣層104。由於在絕緣層104與導電層108之間具有相對高的電阻值，此處的電流路徑主要會形成在第一半導體層102與導電層108直接接觸的部分，故藉由改變絕緣層104與第一半導體層102的相對分佈位置，半導體元件可具有不同的電流路徑型態。

導電層108位於反射層110上且直接接觸第一半導體層102及絕緣層104。導電層108對於發光疊層100所發出之光可為透明。導電層108可包含透明導電材料、金屬或合金。透明導電材料包含但不限於氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)、磷化鎵(GaP)、氧化銦鈰(ICO)、氧化銦鎢(IWO)、氧化銦鈦(ITiO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鎵鋁鋅(GAZO)、石墨烯或上述材料之組合。金屬包含但不限於銅(Cu)、鋁(Al)、錫(Sn)、金(Au)、銀(Ag)、鉛(Pb)、鈦(Ti)、鎳(Ni)、鉑(Pt)或鎢(W)等。合金可包含選自由上述金屬所組成之群組中的至少兩者。

反射層110位於接合層112上，可反射發光疊層100所發出的光。反射層110的材料為導電且可包含金屬或合金。金屬例如銅(Cu)、鋁(Al)、錫(Sn)、金(Au)、銀(Ag)、鉛(Pb)、鈦(Ti)、鎳(Ni)、鉑(Pt)、或鎢(W)。合金可包含選自由上述金屬所組成之群組中的至少兩者。在一實施例中，反射層110可具有布拉格反射結構(Distributed Bragg Reflector structure，DBR )。

接合層112位於基底114上，用以連接基底114及反射層110。接合層112之材料為導電性且可包含透明導電材料、金屬或合金。透明導電材料包含但不限於氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)、磷化鎵(GaP)、氧化銦鈰(ICO)、氧化銦鎢(IWO)、氧化銦鈦(ITiO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鎵鋁鋅(GAZO)、石墨烯或上述材料之組合。金屬包含但不限於銅(Cu)、鋁(Al)、錫(Sn)、金(Au)、銀(Ag)、鉛(Pb)、鈦(Ti)、鎳(Ni)、鉑(Pt)或鎢(W)等。合金可包含選自由上述金屬所組成之群組中的至少兩者。

第一電極106及第二電極116分別位於基底114之兩側，以與外部電源及發光疊層100電性連接。第一電極106位於發光疊層100上，第二電極116位於基底114下。第一電極106及第二電極116的材料可包含金屬氧化材料、金屬或合金。金屬氧化材料包含如氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO) 等。金屬可列舉如鍺(Ge)、鈹(Be) 、鋅(Zn) 、金(Au)、鉑(Pt)、鈦(Ti)、鋁(Al)、或鎳(Ni)、銅(Cu)等。合金可包含選自由上述金屬所組成之群組中的至少兩者，例如鍺金鎳(GeAuNi)、鈹金(BeAu)、鍺金(GeAu)、鋅金(ZnAu)等。

第2A圖至第2C圖分別為本創作一實施例之半導體元件的局部剖面結構示意圖。具體來說，第2A圖至第2C圖顯示出上述第一角度θ1及第二角度θ2的不同實施態樣。為了方便檢視，第2A圖至第2C圖中所繪示之方位與第1圖上下相反，且僅繪示第一半導體層102、絕緣層104與發光疊層100的相對位置。

於第2A圖之實施例中，第一角度θ1大於第二角度θ2，且第一角度θ1小於90°而第二角度θ2亦小於90°。於另一實施例，第一角度θ1大於第二角度θ2，且第一角度θ1大於90° 而第二角度θ2小於90°。於第2B圖之實施例中，第一角度θ1小於第二角度θ2，且第一角度θ1小於90°而第二角度θ2大於90°。於另一實施例，第一角度θ1小於第二角度θ2，且第一角度θ1小於90°而第二角度θ2亦小於90°。於第2C圖之實施例中，第一角度θ1小於第二角度θ2，且第一角度θ1大於90°而第二角度θ2亦大於90°。

第3圖為本創作一實施例之半導體元件20的結構上視示意圖；第4圖為第3圖的半導體元件20沿X-X’線之剖面結構示意圖。

於本實施例中，第一電極106包括電極墊106a及多個延伸電極106b連接於電極墊106a。電極墊106a與延伸電極106b之材料可相同或不同。如第3圖所示，接觸結構101可呈多個點狀陣列。應注意的是，由於接觸結構101是位在半導體元件20內部，由半導體元件20的外觀無法直接觀察到接觸結構101，故第3圖所繪示的是半導體元件20之上視透視圖，且皆以實線繪製。如第3圖所示，第一半導體層102可分佈在電極墊106a與延伸電極106b之間，或者分佈在延伸電極106b與半導體元件20的邊緣之間。

如第4圖所示，半導體元件20與半導體元件10之剖面結構的主要差異在於：於半導體元件20中，在第一半導體層102或絕緣層104與發光疊層100之間更包括第二半導體層118，且第一電極106和接觸結構101在垂直方向上不重疊。換言之，第一電極106和第一半導體層102在垂直方向上不重疊。

第二半導體層118可作為電流擴散層以改善電流擴散，亦可作為光取出層以提升元件的發光效率。第二半導體層118可具有大於第一半導體層102之厚度。第二半導體層118的材料可包含III-V族半導體材料，例如二元III-V族半導體材料如GaAs、GaP、GaN等。第二半導體層118的組成材料可與第一半導體層102相同或不同。於一實施例，當兩者組成材料相同時，以掃描式電子顯微鏡(SEM)觀察第一半導體層102與第二半導體層118之間的界面可能不明顯。此外，第一半導體結構100b在靠近第一電極106側之表面具有粗化結構R。於一些實施例，具有粗化結構R之第一半導體結構100b可進一步提升半導體元件20之出光效率。

在一些實施例中，半導體元件20也可具有不包括第二半導體層118而第一電極106和接觸結構101在垂直方向上不重疊的形態，或者包括第二半導體層118 而第一電極106和接觸結構101在垂直方向上重疊的形態。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例亦已於先前實施例中進行了詳盡之說明，於此不再贅述。

第5圖為本創作一實施例的半導體元件20’之剖面結構示意圖。

本實施例的半導體元件20’與前述半導體元件20之主要差異在於：半導體元件20’中的絕緣層104和電極墊106a在垂直方向上不重疊。因此，如第5圖所示，在垂直方向上對應於電極墊106a的位置，絕緣層104並未直接接觸第二半導體層118，即半導體元件20’中的第二半導體層118會有一部分是與導電層108直接接觸。於一些實施例，當絕緣層104與電極墊106a在垂直方向上不重疊，半導體元件可具有較佳的靜電放電(Electrostatic Discharge, ESD)特性，且於發光效率上也可進一步獲得提升。

本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例亦已於先前實施例中進行了詳盡之說明，於此不再贅述。

第6圖為本創作一實施例的半導體元件20”之剖面結構示意圖。

本實施例的半導體元件20”與半導體元件20’之差異主要在於：半導體元件20”具有圖案化的第二半導體層118。具體來說，如第6圖所示，第二半導體層118包括第一部分118a以及第二部分118b。第一部分118a與第二部分118b彼此分離。於此實施例，在垂直方向上，第一部分118a與電極墊106a重疊且與第一半導體層102不重疊，而第二部分118b與電極墊106a不重疊且與第一半導體層102重疊。絕緣層104直接接觸第一半導體層102及第二半導體層118的第二部分118b。絕緣層104與電極墊106a在垂直方向上不重疊。於剖視圖中，第二部分118b可具有階梯狀結構S。詳細而言，如第6圖所示，第二部分118b可包含較靠近第一半導體層102的區域R1以及較靠近發光疊層100的區域R2，且區域R2之寬度大於區域R1之寬度。於一些實施例中，具有圖案化的第二半導體層118可避免第二半導體層118之材料因吸收發光疊層100所發出之光而使半導體元件之發光效率降低的問題。

第7圖為本創作內容一實施例之半導體元件的封裝結構600之剖面結構示意圖。請參照第7圖，封裝結構600包含半導體元件60、封裝基板61、載體63、接合線65、導電結構66以及封裝層68。封裝基板61可包含陶瓷或玻璃材料。封裝基板61中具有多個通孔62。通孔62中可填充有導電性材料如金屬等而有助於導電或/且散熱。載體63位於封裝基板61一側的表面上，且亦包含導電性材料，如金屬。導電結構66位於封裝基板61另一側的表面上。在本實施例中，導電結構66包含第一接觸墊66a以及第二接觸墊66b，且第一接觸墊66a以及第二接觸墊66b可藉由通孔62而與載體63電性連接。在一實施例中，導電結構66可進一步包含散熱墊(thermal pad)(未繪示)，例如位於第一接觸墊66a與第二接觸墊66b之間。

半導體元件60位於載體63上。半導體元件60可為本創作內容任一實施例所述的半導體元件(如半導體元件)。在本實施例中，載體63包含第一部分63a及第二部分63b，半導體元件60藉由接合線65而與載體63的第二部分63b電性連接。接合線65的材質可包含金屬，例如金、銀、銅、鋁或至少包含上述任一元素之合金。封裝層68覆蓋於半導體元件60上，具有保護半導體元件60之效果。具體來說，封裝層68可包含樹脂材料如環氧樹脂(epoxy)、矽氧烷樹脂(silicone)等。封裝層68更可包含複數個波長轉換粒子(未繪示)以轉換半導體元件60所發出的第一光為一第二光。第二光的波長大於第一光的波長。

基於上述，本創作可提供一種半導體元件，其結構設計有助於改善如光取出效率等光電特性，在生產效率及穩定性方面也可獲得改善。本創作之半導體元件或半導體封裝結構可應用於照明、醫療、顯示、通訊、感測、電源系統等領域的產品，例如燈具、監視器、手機、平板電腦、車用儀表板、電視、電腦、穿戴裝置(如手錶、手環、項鍊等)、交通號誌、戶外顯示器、醫療器材等。

雖然本創作已以實施例揭露如上，然在不脫離本創作之精神和範圍內可作些許之修飾或變更，故本創作之保護範圍當視後附之申請專利範圍所界定者為準。上述實施例內容在適當的情況下可互相組合或替換，而非僅限於所描述之特定實施例。舉例而言，在一實施例中所揭露特定構件之相關參數或特定構件與其他構件的連接關係亦可應用於其他實施例中，且均落於本創作之權利保護範圍。

10、20、20’、 20”、 60:半導體元件 100:發光疊層 100a:第一半導體結構 100b:第二半導體結構 100c:活性結構 101:接觸結構 102:第一半導體層 104:絕緣層 104a:第一區域 104b:第二區域 106:第一電極 108:導電層 110:反射層 112:接合層 114:基底 116:第二電極 118:第二半導體層 118a:第一部分 118b:第二部分 600:封裝結構 61:封裝基板 62:通孔 63:載體 65:接合線 66:導電結構 66a:第一接觸墊 66b:第二接觸墊 68:封裝層 θ1、θ2、θ3、θ4:角度 A、B、R1、R2:區域 R:粗化結構 S:階梯狀結構 s1、s2、s3、s4、s5:表面 w1、w2、w3、w4:側壁

第1圖為本創作一實施例的半導體元件之剖面結構及局部放大示意圖。

第2A圖至第2C圖分別為本創作一實施例之半導體元件的局部剖面結構示意圖。

第3圖為本創作一實施例之半導體元件的結構上視示意圖。

第4圖為本創作一實施例的半導體元件之剖面結構示意圖。

第5圖為本創作一實施例的半導體元件之剖面結構示意圖。

第6圖為本創作一實施例的半導體元件之剖面結構示意圖。

第7圖為本創作內容一實施例之半導體元件的封裝結構示意圖。

10:半導體元件

100:發光疊層

100a:第一半導體結構

100b:第二半導體結構

100c:活性結構

101:接觸結構

102:第一半導體層

104:絕緣層

104a:第一區域

104b:第二區域

106:第一電極

108:導電層

110:反射層

112:接合層

114:基底

116:第二電極

A、B:區域

θ1、θ2、θ3、θ4:角度

s1、s2、s3、s4、s5:表面

w1、w2、w3、w4:側壁

Claims

一種半導體元件，包括：一第一半導體層，具有一第一表面，該第一表面具有一第一部分；以及一絕緣層，直接接觸該第一部分且具有一第一側壁及一第二側壁；其中，該第一側壁相對於該第一表面傾斜一第一角度θ1，該第二側壁相對於該第一表面傾斜一第二角度θ2，該第一角度θ1不同於該第二角度θ2且該第一角度θ1及該第二角度θ2均不等於90°。
如申請專利範圍第1項所述之半導體元件，更包含一發光疊層，其具有一第二表面，且該第一半導體層及該絕緣層位於該第二表面。
如申請專利範圍第2項所述之半導體元件，其中該絕緣層直接接觸該第二表面。
如申請專利範圍第1項所述之半導體元件，其中該第一半導體層具有一第三側壁以及一第四側壁，且該第三側壁與該發光疊層之間具有一第三角度θ3大於90°，該第四側壁與該發光疊層之間具有一第四角度θ4大於90°。
如申請專利範圍第1項所述之半導體元件，其中該第一角度θ1大於該第二角度θ2。
如申請專利範圍第1項所述之半導體元件，其中該絕緣層還具有一第三表面及一第四表面，該第一側壁係延伸於該第一表面與該第三表面之間。
如申請專利範圍第1項所述之半導體元件，其中該第一半導體層包含二元III-V族半導體材料。
如申請專利範圍第1項所述之半導體元件，更包含一第一電極，位於該發光疊層上，且該第一電極與該第一半導體層在一垂直方向上不重疊。
如申請專利範圍第8項所述之半導體元件，其中該第一電極包含一電極墊及多個延伸電極連接於該電極墊。
如申請專利範圍第9項所述之半導體元件，其中該絕緣層與該電極墊在該垂直方向上不重疊。
如申請專利範圍第2項所述之半導體元件，其中該第一半導體層具有一側壁，且該絕緣層連續分佈於該第二表面的一部分、該第一表面的一部分以及該側壁。
如申請專利範圍第4項所述之半導體元件，其中該第三側壁以及該第四側壁完全被該絕緣層遮蓋。
如申請專利範圍第5項所述之半導體元件，其中該第一角度θ1小於90°且該第二角度θ2小於90°。
如申請專利範圍第5項所述之半導體元件，其中該第一角度θ1大於90°且該第二角度θ2小於90°。
如申請專利範圍第5項所述之半導體元件，其中該第一角度θ1大於90°且該第二角度θ2大於90°。
如申請專利範圍第1項所述之半導體元件，其中該第一角度θ1小於該第二角度θ2。
如申請專利範圍第16項所述之半導體元件，其中該第一角度θ1小於90°且該第二角度θ2大於90°。
如申請專利範圍第16項所述之半導體元件，其中該第一角度θ1小於90°且該第二角度θ2小於90°。
如申請專利範圍第16項所述之半導體元件，其中該第一角度θ1大於90°且該第二角度θ2大於90°。
如申請專利範圍第2項所述之半導體元件，還包含一第二半導體層，位於該第一半導體層與該發光疊層之間或位於該絕緣層與該發光疊層之間。
如申請專利範圍第20項所述之半導體元件，其中該第二半導體層具有一階梯狀結構。
如申請專利範圍第1項所述之半導體元件，其中該第一半導體層的剖面呈倒梯形。
如申請專利範圍第2項所述之半導體元件，其中該發光疊層包含一第一半導體結構，且該第一半導體結構具有粗化結構。
如申請專利範圍第2項所述之半導體元件，更包含一導電層，直接接觸該第一半導體層以及該絕緣層。
如申請專利範圍第24項所述之半導體元件，更包含一第二半導體層，位於該第一半導體層與該發光疊層之間或位於該絕緣層與該發光疊層之間，且該第二半導體層有一部分和該導電層直接接觸。
一種半導體元件，包括：一第一半導體層，具有一第一表面；一發光疊層，具有一第二表面，且該第一半導體層位於該第二表面上；一絕緣層，位於該第二表面上；一第一電極，位於該發光疊層上且包含一電極墊；以及一第二半導體層，位於該第一半導體層與該發光疊層之間或位於該絕緣層與該發光疊層之間，該第二半導體層具有一第一部分以及一第二部分；其中，該第二部分具有一階梯狀結構，該電極墊與該第一半導體層在一垂直方向上不重疊，且該電極墊與該第一部分在該垂直方向上重疊。
如申請專利範圍第26項所述之半導體元件，其中該第一部分與該第一半導體層在該垂直方向上不重疊。
如申請專利範圍第26項所述之半導體元件，其中該第二部分與該電極墊在該垂直方向上不重疊。
如申請專利範圍第26項所述之半導體元件，其中該第二部分與該第一半導體層在該垂直方向上重疊。
如申請專利範圍第26項所述之半導體元件，其中該絕緣層與該電極墊在該垂直方向上不重疊。
如申請專利範圍第26項所述之半導體元件，其中該第一半導體層包含二元III-V族半導體材料。
如申請專利範圍第26項所述之半導體元件，其中該第一電極還包含多個延伸電極連接於該電極墊。
如申請專利範圍第32項所述之半導體元件，其中該延伸電極與該第一半導體層在該垂直方向上不重疊。
如申請專利範圍第26項所述之半導體元件，其中該絕緣層直接接觸該第一表面的一部分。
如申請專利範圍第26項所述之半導體元件，還包含一導電層，直接接觸該第一半導體層以及該絕緣層。
如申請專利範圍第35項所述之半導體元件，還包含一基底，位於該導電層下方；以及一反射層，位於該基底與該導電層之間。
如申請專利範圍第36項所述之半導體元件，還包含一接合層，位於該反射層與該基底之間。
如申請專利範圍第36項所述之半導體元件，還包含一第二電極，位於該基底下方。
如申請專利範圍第26項所述之半導體元件，其中該半導體元件為發光二極體或是雷射二極體。
如申請專利範圍第26項所述之半導體元件，其中該第一半導體層和該第二半導體層具有相同的組成材料。
如申請專利範圍第26項所述之半導體元件，其中該第一半導體層和該第二半導體層具有不同的組成材料。
一種半導體元件的封裝結構，包含：一載體；以及如申請專利範圍第1項至第41項中任一項所述之半導體元件，位於該載體上。