TWM404379U - Test structure for GIP panel - Google Patents

Test structure for GIP panel Download PDF

Info

Publication number
TWM404379U
TWM404379U TW099220190U TW99220190U TWM404379U TW M404379 U TWM404379 U TW M404379U TW 099220190 U TW099220190 U TW 099220190U TW 99220190 U TW99220190 U TW 99220190U TW M404379 U TWM404379 U TW M404379U
Authority
TW
Taiwan
Prior art keywords
gate
panel
test
circuit
substrate
Prior art date
Application number
TW099220190U
Other languages
English (en)
Inventor
Ming-Chuan Lee
Shih-Hao Huang
Chi-Wen Wu
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW099220190U priority Critical patent/TWM404379U/zh
Priority to US13/016,943 priority patent/US20120092021A1/en
Publication of TWM404379U publication Critical patent/TWM404379U/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0267Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

M.404379 五、新型說明: 【新型所屬之技術領域】 本創作係關於一種測試面板的架構,特別是針對具有 雙邊閘極驅動的GIP面板之測試架構,可降低面板的測試 成本。 【先前技術】
為了降低顯示器面板的成本’面板製造商逐漸將面板 上的閘極驅動電路直接作在面板上,因此在組裝面板時不 需要再額外購買閘極驅動1C。此種不需要閘極驅動IC的 面板稱之為GIP (gate in panel)面板,或稱為無閘極 (gateless)面板。一般較大尺寸或解度較高的GIP面板,其 面板上的閘極驅動電路會作在面板基板的左右兩側,分別 可驅動面板上之奇數閘極線與偶數閘極線,或者,此左右 兩側的驅動電路各驅動面板上左右各半邊的閘極線。 傳統上,在測試此種GIp面板丨〇〇時,其測試流程如 第1圖所示,先驅動左側的奇數閘極線,以測試面板中— 半的畫素101,然後再驅動右側的偶數閘極線,以測試面 板中另一半的晝素102,最後再整合這兩半的畫素資料以 得到完整的面板點缺分佈1〇3。 此種傳統的方式若要同時驅動左右兩側的閘極驅動電 0則品要兩套的測試設備,尤其是測試設備中的測試訊 #“產生P在大量生產的情況之下,測試每—面板需要兩 個HfK產生=’使得測試極為不經濟。若是只使用— 個Hil 產生’則必須在測完—半的面板晝素後,拆 3 M404379 卸測試設備,然後再測試另一半的晝素;如此的做法,將 使執行測試的時間變長,故不論以上述的何種方式\均無 法有效降低測試成本。 = 因此本創作揭露一種新的測試架構與方法,針對具有 雙邊閘極驅動的GIP面板,減少測試設備的需求 低測試成本。 【新型内容】 本創作係提出-種測試GIP面板之架構與方法,較於 =統=法’應用本創作可節省執行測試時所需之測試設 備。本創作之GIP面板之測試結構,包含有:一顯 板,在該顯示器面板的第一 #美 ' # Μ基板上有-第-閘極驅動電 線.-㈣驅動電路、複數條間極線、與複數條源極 ,炅數個串接襯墊’被製作於該第 =串接㈣均電性連接至該第1極驅動電路。該第 =反:為顯示器面板之上基板或下基板, : 動電路可被設置為具有移位暫存器功能,而得以分3 啟動(acilvate)基板上之該些閉極線。
在測試該顯示器面板時,該複數個串接襯墊會經由一 測η式系統電性連接至琴笛_卩肖H 可依序由第—一閘極驅動電路,使一測試訊號 測試李統^電路,經過該複數個串接觀塾與該 個串接襯勢亦可被…:動電路。相反地’該複數 然後於測試顯示=;與;:開極驅動電路電性連接, 一閘極,_f路。T #由_試系統電性連接至第 4 該測試系統包含有:— 控制線路與複數個探針,於執二二:該=治具上有-基板上該複數個串接襯塾電,讀制線路可將 該測試系統上之複數個探 接到第二閘極驅動電路; 第二閘極驅動電路盥㈣第-閘極驅動電路、 機二,Μ 亥複數個串接襯塾電性連接;-針測 機口,该針測機台裝載著魅料、“ 伐 針測 與第—閘極驅動雷跋货 •十Ί、,並控制該探針治具 襯墊的電性連接開極驅動電路及該複數個串接 訊號、二生器,用以產生包含有-時脈 盥複數個雷二 5虎、—啟動訊號、-參考電壓訊號 數個電壓脈衝訊號等測試訊號。 =_之训面板測試方法,包含有:使 统板之該第一片基板,及使用上述之該測試李 使”:=時’該針測機台控制其所裝置之探針治具: :广具上的複數個探針各別與第一閘極驅動電路、 弟一開極驅動電路、該複數個串接概塾電性連接;其中談 複丈個串接襯塾會經由該探針治具上的控制線路電性連接 開極驅動電路;故當測試系統中的訊號產生器送一 測試訊號到第-開極驅動電路後’該電路會分時依序逐條 啟動閘極線,直到該電路所控制的最後一條閘極線時,該 Hfl 5虎會被傳送到第一片基板上的複數個串接概塾、然 後由彳木針治具上的複數個探針與控制線路傳送到第二閘極 驅動電路’該驅動電路也同樣分時依序逐條啟動其所控制 的閘極線,直到測試完成。 閘 在執行測試顯示器面板時,其第一片基板上的第一 M404379 極驅動電路與第二閘極驅動電路會先被設置為具有移位暫 存器功能;為避免模糊本創作之焦點,不在此贅敎 器之原理與詳細功能:其結果是該測試訊號可經 極驅動電路與第二閘極驅動電路分時依序啟動顯示器面板 上的複數條閘極線。所謂分時依序啟動是指閘極驅動電路 了以如移位暫存器之功能,以一時脈⑷啟動某一條閘 '·極線,逐條啟動,直到掃過所有的閘極線。 正田„亥第基板上的某一條閘極線被啟動的期間内, 戒號產生β可以對該基板上的複數條源極線送出電壓脈衝 訊號(pulse),以對該條閘極線上的每一畫素輸入一電壓; 由於閘極驅動電路分時依序逐條啟動該些閘極線直到掃過 所有的閘極線,故面板上的每一個晝素均可經由該些源極 線被輸入電!。於完成對每一畫素輸入電壓之&,如同上 述之方式再由閘極驅動電路分時依序啟動該基板上的複數 條閘極、線w $ 一條閘極線被啟動的期Μ 0,可讀取該複 春數條源極線的電壓;卩此方式讀取所有畫素的電壓值,而 '得用以分析該顯示器面板的缺陷分佈。 【實施方式】 本創作將以較佳之實施例及觀點加以詳細敘述,而此 類敘述係解釋本創作之結構,只用以說明而非用以限制本 創作之申叫專利範圍。因此,除說明書中之較佳實施例之 外,本創作亦可廣泛實行於其他實施例。 a本創作係揭露一種GIP面板之測試結構與方法,尤其 是應用在種具有兩側閘極驅動的GIP面板’應用本創作 6 M404379 之測試架構與方法可節省測試設備。 準備—顯示器面板,一般面板包含有上下兩片基板, 基板之材質為可透光材料,如玻璃。如第2圖所示,在此 面板的其中—片基板200之兩側具有閘極驅動電路,以下 將左右兩側的閘極驅動電路分別稱為第一閘極驅動電路 2〇1與第二閘極驅動電路203。此外,在基板2〇〇上更具有 數條橫向可導電的驅動線,在此稱為閘極線210,以^具 有數條縱向可導電的驅動線,在此稱為源極線220。在閘 極線210與源極線22〇相交的地方為顯示器面板的一個^ 素,經由控制閘極線與源極線的電壓即可控制該晝素。閘 極驅動電路201 203可啟動㈣瞻)基板2〇〇上的閘極: 210」當某—條閘極線21〇被啟動的期間,若與該條閘極線 相父的縱向源極線220輸入電壓訊號’則可以控制該苎素 的電壓值;以上述的閘極線控制方式,亦可由源極線^ 该畫素的電壓值。 在本實施例t,第一閘極驅動電路2〇1可啟動奇數的 ,線,而第二閘極驅動轉2〇3料啟動偶數的閘極 線’故第一閘極驅動電路2〇1與第二開極驅動電路2〇3的 總和可以驅動基板上全數的閘極線2〗〇。 在另-實例中亦可由第一閘極驅動電路2〇1控制偶數 的開極線’由第二閘極驅動電路2()3㈣奇數的閘極線。 在另-實施例中,基板2〇〇中的閉極線在該基板的中 、”部位被分為左右兩半,以第一開極驅動電路控制並 中—半_極_例為左半部),由第二間極驅動電路加 7 M404379 控制另一半的閘極線(舉例為右半部)。
在測4顯7F A面板時’閉極驅動電路加加可 置^多位暫存器遍,如第3圖所示。為避免㈣本創作 之…、點,在此不贅敘移位暫存器之動作原理。當問極驅動 電路201 203被設置成移位暫存器鳩時,只要對此㈣ 驅動電路20! 2〇3輸入—時脈訊號CK 3ιι與一啟動訊號 V s⑶2,則閘極驅動電路2 〇丨2 Q 3則可分時依序產生如第 3圖所示之謝1313、〇UT2314與〇υτ33ΐ5等脈衝訊 號’用以分時依序啟動開極、線210。然由於第一問極驅動 電路201與第二閘極驅動電路2〇3未電性連接,故測試此 基板200日寺,必須分別輸入啟動訊號Vst 312給第一問極 驅動電路201與第二閘極驅動電路2〇3,才能夠啟動基板 200上全數的閘極線21 〇。 在一實施例中,如第4圖所示,準備一上述之基板 200,在此基板上製作複數個串接襯墊25〇,該些串接襯墊 籲250與第一閘極驅動電路2〇 1電性連接,用以準備傳送由 -該驅動電路201過來的訊號。準備一測試系統,該系統包 含有一訊號產生器40,一針測機台(Pr〇be Stati〇n)(未繪示 於圖中),一探針治具50。 訊號產生器40可產生包含有時脈訊號(CK),時脈之 反相訊號(/CK),啟動訊號(Vst),參考電壓訊號(vg),及複 數個電壓脈衝訊號(Pulse)(未繪示於圖中)。該針測機台可 控制探針治具的行動,而探針治具5 0上有複數個探針,用 以跟閘極驅動電路201 203、串接襯墊250,及執行測試所 8 M404379 必要的接觸點電性連接。探針治具上另有一控制線路,可 在執行測試時,將串接襯势25〇電性連接到第二閉極驅動 電路203(原本串接襯墊25G與第二閘極驅動電路2〇3呈斷 路狀態)。 執行顯示器面板測試時,基板200上的閘極驅動電路 2〇1 203已被設置為具有移位暫存器功能。訊號產生器糾 透過針測機台、探針治具將測試訊號傳送到第—問極㈣ _電路20!,該驅動電路2〇1 序以一個時脈(⑽)啟動 一條奇數的閘極線。當第一閉極驅動電路加啟動基板上 最後一條奇數的問極線時,該測試訊號會傳送到串接襯藝 250’並經由探針治具上的控制線路傳送到第二閘極驅動電 路203,開始依序啟動偶數的問極線, 偶數的閘極線為止。 取设條 動電二她顯示器面板,對於有左右兩側間極驅 測試顯示器面板測試。 仏敗 以下補充說明本實施例更詳細的測試細節 2驅動電路加加啟動某H線训 偷…式設備分別輸入-電廢脈衝 -個畫素輸入—電壓;由物間極線上的每 動,故顯示器面板上的每 ;二時依序逐條啟 所謂分時依序逐條啟動的方式: = = ; =暫 存器300之動作方法 门幻圖所不之移位暫 也就疋U—個時脈,輸入一電壓脈 9 M404-379 衝況遗至某一條閘極線,直到掃完所 行完畢之後,再以上述相同的 W極線。測試執 21〇’然後依序讀取每—條源 ^時依序啟動閉極線 整片顯示器板上的畫素缺陷分佈。0的電麼值,即可知道 上述敛述係為本創作之較佳 應得以領會其係用以說明本創作而=°此領域之技藝者 :之專利權利範圍。其專利保護範圍當本創::所主 :圍及其等同領域而定。凡熟悉此領:申:專利 作所揭矛槽袖 更動或潤飾’均屬於本創 、/揭4神下所完成之等效改變或設計,且^八Γ 述之申請專利範圍内。 …I 3在下 【圖式簡單說明】 第:圖係說明一 GIp顯示器面板之傳統測試 第一圖係說明一基板具有左右兩側之閘極驅動電路, 娘數條閘極線與複數條源極線。 第三圖係說明移位暫存器之電路架構與功能。 第四圖係說明本創作之測試架構。 【主要元件符號說明】 100具兩側閘極驅動電路之基板 101基板之奇數閘極線 102基板之偶數閘極線 103基板之全數閘極線 200其驅動電路與複數串接襯墊之基板 2 01第一閘極驅動電路 M404379 203第二閘極驅動電路 210閘極線 220源極線 250複數個串接襯墊 300移位暫存器 3 1 0移位暫存器之訊號 311時脈訊號 312啟動訊號 313移位暫存器第一位元之輸出 3 14移位暫存器第二位元之輸出 3 15移位暫存器第三位元之輸出 40訊號產生器 50探針治具

Claims (1)

  1. /Λ 申凊專利範圍·· L -種GIP面板之測試結構,包含有: 一顯示器面板,在兮骷-。„ -間極驅動電路、:第二面板的第-片基板上有-第 與複數條源極線; 驅動電路、複數條間極線、 一複數個串接觀塾’被製作於該 =㈣電性連接至該第一隊二,複數 統電性時’該些串接襯塾會經由-測試系 序由該驅動電路,使-測試訊號可依 孚統而值ψ 動電路,經過該些串接襯墊與該測試 糸統,而傳送到該第二閘極驅動電路。 ^ 2.如申請專利範圍第i 構,-GIP面板之測試結 /、令違顯不益面板包含有一上基板與一下 板。 片基板可為該上基板或為該下基 I 利範圍第1項所述之GIP面板之測試結 % 、其中"亥第一閘極驅動電路與該第二閘極驅動電 可被叹置為具有移位暫存器功能,使之可以分時依 啟動該些閘極線。 :冓申:專利範圍第1項所述之GiP面板之測試結 ,其中該些串接襯墊可被設計為與該第二閘極驅動 12
TW099220190U 2010-10-19 2010-10-19 Test structure for GIP panel TWM404379U (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099220190U TWM404379U (en) 2010-10-19 2010-10-19 Test structure for GIP panel
US13/016,943 US20120092021A1 (en) 2010-10-19 2011-01-28 Test Structure for GIP panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099220190U TWM404379U (en) 2010-10-19 2010-10-19 Test structure for GIP panel

Publications (1)

Publication Number Publication Date
TWM404379U true TWM404379U (en) 2011-05-21

Family

ID=45078231

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099220190U TWM404379U (en) 2010-10-19 2010-10-19 Test structure for GIP panel

Country Status (2)

Country Link
US (1) US20120092021A1 (zh)
TW (1) TWM404379U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9792869B1 (en) 2016-04-26 2017-10-17 Chunghwa Picture Tubes, Ltd. Display panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281701B1 (en) * 1999-06-04 2001-08-28 Chi Mei Optoelectronics Corporation Apparatus for testing flat panel display
KR101255310B1 (ko) * 2006-06-29 2013-04-15 엘지디스플레이 주식회사 Gip 구조의 액정표시장치용 기판 및 gip 구조의 액정표시장치의 제조 방법
KR101248901B1 (ko) * 2008-06-02 2013-04-01 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI370310B (en) * 2008-07-16 2012-08-11 Au Optronics Corp Array substrate and display panel thereof
TWI387770B (zh) * 2009-01-05 2013-03-01 Chunghwa Picture Tubes Ltd 檢測顯示面板之方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9792869B1 (en) 2016-04-26 2017-10-17 Chunghwa Picture Tubes, Ltd. Display panel

Also Published As

Publication number Publication date
US20120092021A1 (en) 2012-04-19

Similar Documents

Publication Publication Date Title
US9678152B2 (en) Scan chain latch design that improves testability of integrated circuits
US7269770B1 (en) AC coupled line testing using boundary scan test methodology
US7352169B2 (en) Testing components of I/O paths of an integrated circuit
US7554359B2 (en) Circuit for inspecting semiconductor device and inspecting method
US10845412B2 (en) IC receiving TDI addresses in R/TI after update-IR while TDI in second logic state
TW201825921A (zh) 掃描鏈路
CN104680963A (zh) 一种显示面板goa电路的检测装置和检测方法
JP2007263866A (ja) 半導体集積回路及びそのテスト方法
US8117579B2 (en) LSSD compatibility for GSD unified global clock buffers
US5166937A (en) Arrangement for testing digital circuit devices having tri-state outputs
US20060236179A1 (en) Delay test method for large-scale integrated circuits
US9885753B2 (en) Scan systems and methods
TWM404379U (en) Test structure for GIP panel
TW418330B (en) Core test control
US20140380110A1 (en) Test apparatus and operating method thereof
JP4494001B2 (ja) 表示装置の検査方法
JP2009518637A (ja) 信号中継器付き多段階データ処理装置
US5426649A (en) Test interface for a digital circuit
CN202042156U (zh) Gip面板的测试结构
JP2010165755A (ja) 半導体装置
JP2010002315A (ja) 半導体試験装置とそのdc特性試験方法
JP2006139908A (ja) 多様なパターンデータが書き込み可能な半導体メモリ素子およびその電気的検査方法
JP4610919B2 (ja) 半導体集積回路装置
CN100526902C (zh) 半导体装置的检查电路及检查方法
JP5231065B2 (ja) スキャン用フリップフロップ回路

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees