TWI845275B

TWI845275B - 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Info

Publication number: TWI845275B
Application number: TW112115205A
Authority: TW
Inventors: 葉彥辰
Original assignee: 群聯電子股份有限公司
Filing date: 2023-04-24
Publication date: 2024-06-11

Abstract

一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元。所述方法包括：啟動資料整併操作；從可複寫式非揮發性記憶體模組中選擇多個第一類實體單元與一個第二類實體單元以執行該資料整併操作，其中每一個第一類實體單元的資料容量小於每一個第二類實體單元的資料容量；在資料整併操作的第一執行期間，將第一資料從所述多個第一類實體單元中處於穩定狀態的第一實體單元複製至所述第二類實體單元中；以及在所述第一執行期間，將來自主機系統的第二資料儲存至所述多個第一類實體單元中非處於該穩定狀態的第二實體單元中。

Description

記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

本發明是有關於一種記憶體管理技術，且特別是有關於一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元。

行動電話與筆記型電腦等可攜式電子裝置在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式電子裝置中。

為了提高可複寫式非揮發性記憶體模組的資料存取效率，部分類型的可複寫式非揮發性記憶體模組可配置有緩衝區與儲存區。在儲存來自主機系統的資料時，此資料會先被儲存至可複寫式非揮發性記憶體模組中存取速度較快但資料容量較小的緩衝區中。等到緩衝區中的資料累積到一定的資料量後，緩衝區中的資料可被複製至可複寫式非揮發性記憶體模組中存取速度較慢但資料容量較大的儲存區進行儲存。藉此，可在提高可複寫式非揮發性記憶體模組的資料存取速度與提高可複寫式非揮發性記憶體模組的資料容量之間取得平衡。

然而，隨著可複寫式非揮發性記憶體模組的體積越來越小及/或硬體成本提升，屬於緩衝區的實體單元的數量也勢必會越來越少。因此，如何有效管理緩衝區中數量越來越少的實體單元並使其在主機系統執行的資料存取操作中發揮最大效能，實為本領域技術人員所致力研究的課題之一。

本發明提供一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元，可提高可複寫式非揮發性記憶體模組中的實體單元的使用效率。

本發明的範例實施例提供一種記憶體管理方法，其用於可複寫式非揮發性記憶體模組，所述記憶體管理方法包括：啟動資料整併操作；從所述可複寫式非揮發性記憶體模組中選擇多個第一類實體單元與至少一第二類實體單元以執行所述資料整併操作，其中每一個第一類實體單元的資料容量小於每一個第二類實體單元的資料容量，所述多個第一類實體單元包含處於穩定狀態的第一實體單元與非處於所述穩定狀態的第二實體單元；在所述資料整併操作的第一執行期間，將第一資料從所述第一實體單元複製至所述至少一第二類實體單元中；以及在所述第一執行期間，將來自主機系統的第二資料儲存至所述第二實體單元中。

在本發明的範例實施例中，在將所述第二資料儲存至所述第二實體單元後，所述第二實體單元轉變為處於所述穩定狀態，且所述記憶體管理方法更包括：在所述資料整併操作的第二執行期間，將所述第二資料從處於所述穩定狀態的所述第二實體單元複製至所述至少一第二類實體單元中；以及在所述第二執行期間，將來自所述主機系統的第三資料儲存至所述多個第一類實體單元中非處於所述穩定狀態的第三實體單元中。

在本發明的範例實施例中，在執行所述資料整併操作的期間，所述多個第一類實體單元依照預設順序依序用於儲存來自所述主機系統的資料。

在本發明的範例實施例中，在執行所述資料整併操作的期間，儲存於所述多個第一類實體單元中的至少部分資料依照所述預設順序依序被複製至所述至少一第二類實體單元中。

在本發明的範例實施例中，所述記憶體管理方法更包括：在寫滿所述至少一第二類實體單元後，將所述多個第一類實體單元中所儲存的有效資料已被完全複製的多個實體單元同步釋放為閒置實體單元。

在本發明的範例實施例中，所述記憶體管理方法更包括：在將所述第一資料從所述第一實體單元複製至所述至少一第二類實體單元後，將所述第一實體單元釋放為閒置實體單元。

在本發明的範例實施例中，所選擇的所述多個第一類實體單元所儲存的有效資料的總資料量小於所述至少一第二類實體單元中的一個實體單元的資料容量。

本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以：啟動資料整併操作；從所述可複寫式非揮發性記憶體模組中選擇多個第一類實體單元與至少一第二類實體單元以執行所述資料整併操作，其中每一個第一類實體單元的資料容量小於每一個第二類實體單元的資料容量，所述多個第一類實體單元包含處於穩定狀態的第一實體單元與非處於所述穩定狀態的第二實體單元；在所述資料整併操作的第一執行期間，指示將第一資料從所述第一實體單元複製至所述至少一第二類實體單元中；以及在所述第一執行期間，指示將來自所述主機系統的第二資料儲存至所述第二實體單元中。

在本發明的範例實施例中，在將所述第二資料儲存至所述第二實體單元後，所述第二實體單元轉變為處於所述穩定狀態，且所述記憶體控制電路單元更用以：在所述資料整併操作的第二執行期間，指示將所述第二資料從處於所述穩定狀態的所述第二實體單元複製至所述至少一第二類實體單元中；以及在所述第二執行期間，指示將來自所述主機系統的第三資料儲存至所述多個第一類實體單元中非處於所述穩定狀態的第三實體單元中。

在本發明的範例實施例中，所述記憶體控制電路單元更用以：在寫滿所述至少一第二類實體單元後，將所述多個第一類實體單元中所儲存的有效資料已被完全複製的多個實體單元同步釋放為閒置實體單元。

在本發明的範例實施例中，所述記憶體控制電路單元更用以：在將所述第一資料從所述第一實體單元複製至所述至少一第二類實體單元後，將所述第一實體單元釋放為閒置實體單元。

本發明的範例實施例另提供一種記憶體控制電路單元，其用以控制可複寫式非揮發性記憶體模組，所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體管理電路用以：啟動資料整併操作；從所述可複寫式非揮發性記憶體模組中選擇多個第一類實體單元與至少一第二類實體單元以執行所述資料整併操作，其中每一個第一類實體單元的資料容量小於每一個第二類實體單元的資料容量，所述多個第一類實體單元包含處於穩定狀態的第一實體單元與非處於所述穩定狀態的第二實體單元；在所述資料整併操作的第一執行期間，指示將第一資料從所述第一實體單元複製至所述至少一第二類實體單元中；以及在所述第一執行期間，指示將來自所述主機系統的第二資料儲存至所述第二實體單元中。

在本發明的範例實施例中，在將所述第二資料儲存至所述第二實體單元後，所述第二實體單元轉變為處於所述穩定狀態，且所述記憶體管理電路更用以：在所述資料整併操作的第二執行期間，指示將所述第二資料從處於所述穩定狀態的所述第二實體單元複製至所述至少一第二類實體單元中；以及在所述第二執行期間，指示將來自所述主機系統的第三資料儲存至所述多個第一類實體單元中非處於所述穩定狀態的第三實體單元中。

在本發明的範例實施例中，所述記憶體管理電路更用以：在寫滿所述至少一第二類實體單元後，將所述多個第一類實體單元中所儲存的有效資料已被完全複製的多個實體單元同步釋放為閒置實體單元。

在本發明的範例實施例中，所述記憶體管理電路更用以：在將所述第一資料從所述第一實體單元複製至所述至少一第二類實體單元後，將所述第一實體單元釋放為閒置實體單元。

基於上述，在啟動資料整併操作後，多個第一類實體單元與一個第二類實體單元可從可複寫式非揮發性記憶體模組中選擇以執行所述資料整併操作。特別是，每一個第一類實體單元的資料容量小於每一個第二類實體單元的資料容量。爾後，在資料整併操作的第一執行期間，第一資料可從所述多個第一類實體單元中處於穩定狀態的第一實體單元複製至所述第二類實體單元中，且來自主機系統的第二資料可被儲存至所述多個第一類實體單元中非處於穩定狀態的第二實體單元中。藉此，可有效提高第一類實體單元的使用效率。

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。記憶體儲存裝置可與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。

圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。

請參照圖1與圖2，主機系統11可包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可耦接至系統匯流排(system bus)110。

在一範例實施例中，主機系統11可透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11可透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。

在一範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。

在一範例實施例中，記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。

在一範例實施例中，主機系統11為電腦系統。在一範例實施例中，主機系統11可為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。在一範例實施例中，記憶體儲存裝置10與主機系統11可分別包括圖3的記憶體儲存裝置30與主機系統31。

圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，記憶體儲存裝置30可與主機系統31搭配使用以儲存資料。例如，主機系統31可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統。例如，記憶體儲存裝置30可為主機系統31所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。

圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。請參照圖4，記憶體儲存裝置10包括連接介面單元41、記憶體控制電路單元42與可複寫式非揮發性記憶體模組43。

連接介面單元41用以將記憶體儲存裝置10耦接主機系統11。記憶體儲存裝置10可經由連接介面單元41與主機系統11通訊。在一範例實施例中，連接介面單元41是相容於高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準。在一範例實施例中，連接介面單元41亦可以是符合序列先進附件(Serial Advanced Technology Attachment, SATA)標準、並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元41可與記憶體控制電路單元42封裝在一個晶片中，或者連接介面單元41是佈設於一包含記憶體控制電路單元42之晶片外。

記憶體控制電路單元42耦接至連接介面單元41與可複寫式非揮發性記憶體模組43。記憶體控制電路單元42用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組43中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組43用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組43可包括單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、二階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell, TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell, QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。

可複寫式非揮發性記憶體模組43中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組43中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。

在一範例實施例中，可複寫式非揮發性記憶體模組43的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit, LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit, MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。

在一範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁(page)或是實體扇(sector)。若實體程式化單元為實體頁，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在一範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。

圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。請參照圖5，記憶體控制電路單元42包括記憶體管理電路51、主機介面52及記憶體介面53。

記憶體管理電路51用以控制記憶體控制電路單元42的整體運作。具體來說，記憶體管理電路51具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路51的操作時，等同於說明記憶體控制電路單元42的操作。

在一範例實施例中，記憶體管理電路51的控制指令是以韌體型式來實作。例如，記憶體管理電路51具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。

在一範例實施例中，記憶體管理電路51的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組43的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路51具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元42被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組43中之控制指令載入至記憶體管理電路51的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。

在一範例實施例中，記憶體管理電路51的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路51包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組43的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組43下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組43中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組43下達讀取指令序列以從可複寫式非揮發性記憶體模組43中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組43下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組43中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組43的資料以及從可複寫式非揮發性記憶體模組43中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組43執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路51還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組43以指示執行相對應的操作。

主機介面52是耦接至記憶體管理電路51。記憶體管理電路51可透過主機介面52與主機系統11通訊。主機介面52可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面52來傳送至記憶體管理電路51。此外，記憶體管理電路51可透過主機介面52將資料傳送至主機系統11。在本範例實施例中，主機介面52是相容於PCI Express標準。然而，必須瞭解的是本發明不限於此，主機介面52亦可以是相容於SATA標準、PATA標準、IEEE 1394標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。

記憶體介面53是耦接至記憶體管理電路51並且用以存取可複寫式非揮發性記憶體模組43。例如，記憶體管理電路51可透過記憶體介面53存取可複寫式非揮發性記憶體模組43。也就是說，欲寫入至可複寫式非揮發性記憶體模組43的資料會經由記憶體介面53轉換為可複寫式非揮發性記憶體模組43所能接受的格式。具體來說，若記憶體管理電路51要存取可複寫式非揮發性記憶體模組43，記憶體介面53會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路51產生並且透過記憶體介面53傳送至可複寫式非揮發性記憶體模組43。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。

在一範例實施例中，記憶體控制電路單元42還包括錯誤檢查與校正電路54、緩衝記憶體55及電源管理電路56。

錯誤檢查與校正電路54是耦接至記憶體管理電路51並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路51從主機系統11中接收到寫入指令時，錯誤檢查與校正電路54會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路51會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組43中。之後，當記憶體管理電路51從可複寫式非揮發性記憶體模組43中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路54會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。例如，錯誤檢查與校正電路54可支援低密度奇偶檢查碼(Low Density Parity Check code, LDPC code)或BCH等各式編/解碼演算法。

緩衝記憶體55是耦接至記憶體管理電路51並且用以暫存資料。電源管理電路56是耦接至記憶體管理電路51並且用以控制記憶體儲存裝置10的電源。

在一範例實施例中，圖4的可複寫式非揮發性記憶體模組43可包括快閃記憶體模組。在一範例實施例中，圖4的記憶體控制電路單元42可包括快閃記憶體控制器。在一範例實施例中，圖5的記憶體管理電路51可包括快閃記憶體管理電路。

圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。請參照圖6，記憶體管理電路51可將可複寫式非揮發性記憶體模組43中的實體單元610(0)~610(B)邏輯地分組至儲存區601與替換區602。儲存區601中的實體單元610(0)~610(A)是用以儲存資料，而替換區602中的實體單元610(A+1)~610(B)則是用以替換儲存區601中損壞的實體單元。例如，若從某一個實體單元中讀取的資料所包含的錯誤過多而無法被更正時，此實體單元會被視為是損壞的實體單元。須注意的是，若替換區602中沒有可用的實體單元，則記憶體管理電路51可能會將整個記憶體儲存裝置10宣告為寫入保護(write protect)狀態，而無法再寫入資料。

在一範例實施例中，一個實體單元是指一個實體位址或一個實體程式化單元。在一範例實施例中，一個實體單元亦可以是由多個連續或不連續的實體位址組成。在一範例實施例中，一個實體單元亦可以是指一個虛擬區塊(VB)。一個虛擬區塊可包括多個實體位址或多個實體程式化單元。

記憶體管理電路51可配置邏輯單元612(0)~612(C)以映射實體單元610(0)~610(A)。在一範例實施例中，每一個邏輯單元對應一個邏輯位址。例如，一個邏輯位址可包括一或多個邏輯區塊位址(Logical Block Address, LBA)或其他的邏輯管理單元。在一範例實施例中，一個邏輯單元也可對應一個邏輯程式化單元或者由多個連續或不連續的邏輯位址組成。

須注意的是，一個邏輯單元可被映射至一或多個實體單元。若某一實體單元當前有被某一邏輯單元映射，則表示此實體單元當前儲存的資料包括有效資料。反之，若某一實體單元當前未被任一邏輯單元映射，則表示此實體單元當前儲存的資料為無效資料。

在一範例實施例中，未被邏輯單元映射的實體單元、未儲存有效資料的實體單元、及/或已被抹除的實體單元亦稱為閒置(spare)實體單元。當欲儲存新資料時，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43將資料儲存至某一個閒置實體單元中。此外，記憶體管理電路51可執行資料整併操作，以釋放出新的閒置實體單元。例如，資料整併操作可包括垃圾回收(garbage collection, GC)操作。透過執行資料整併操作，閒置實體單元的總數可被增加及/或被維持於不少於特定數量。

在一範例實施例中，可複寫式非揮發性記憶體模組43中的實體單元610(0)~610(B)可包括第一類實體單元與第二類實體單元。例如，可複寫式非揮發性記憶體模組43中的每一個實體單元可以是第一類實體單元與第二類實體單元的其中之一。例如，在可複寫式非揮發性記憶體模組43中，第一類實體單元的總數會少於第二類實體單元的總數，每一個第一類實體單元的資料存取速度會高於每一個第二類實體單元的資料存取速度，及/或每一個第一類實體單元的資料容量會少於每一個第二類實體單元的資料容量。

在一範例實施例中，第一類實體單元可視為資料的暫存區或緩衝區，而第二類實體單元可視為資料的儲存區。在一範例實施例中，來自主機系統11的資料可被透過較高的寫入效率而快速儲存至第一類實體單元中。響應於來自主機系統11的資料被儲存至第一類實體單元中，寫入完成訊息可被回傳給主機系統11。爾後，儲存於第一類實體單元中的資料可在背景運作中被複製至資料容量較大的第二類實體單元進行儲存。然後，使用過的第一類實體單元可被釋放並抹除，以持續接收(即儲存)來自主機系統11的新資料。

在一範例實施例中，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43基於某一程式化模式(亦稱為第一程式化模式)來程式化第一類實體單元，以將資料儲存至第一類實體單元中。另一方面，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43基於另一程式化模式(亦稱為第二程式化模式)來程式化第二類實體單元，以將資料儲存至第二類實體單元中。第一程式化模式不同於第二程式化模式。

在一範例實施例中，第一程式化模式是用以將P個位元儲存於第一類實體單元中的單一個記憶胞，而第二程式化模式是用以將Q個位元儲存於第二類實體單元中的單一個記憶胞。P與Q皆為正整數，且P不等於Q。

在一範例實施例中，P小於Q。例如，P可為“1”，而Q可為“2”、“3”或“4”。在一範例實施例中，在記憶胞數量相同的情況，每一個第一類實體單元的資料容量可為每一個第二類實體單元的資料容量的P/Q。例如，假設P與Q分別為“1”與“4”，則每一個第一類實體單元的資料容量可為每一個第二類實體單元的資料容量的1/4。

在一範例實施例中，第一程式化模式是指SLC程式化模式、虛擬(pseudo)SLC程式化模式、下實體程式化(lower physical programming)模式、混合程式化(mixture programming)模式及少層記憶胞(less layer memory cell)模式的其中之一。在SLC程式化模式與虛擬SLC程式化模式中，一個記憶胞只儲存一個位元的資料。在下實體程式化模式中，只有下實體程式化單元會被程式化，而此下實體程式化單元所對應之上實體程式化單元可不被程式化。在混合程式化模式中，有效資料(或真實資料)會被程式化於下實體程式化單元中，而同時虛擬資料(dummy data)會被程式化至儲存有效資料之下實體程式化單元所對應的上實體程式化單元中。在少層記憶胞模式中，一個記憶胞儲存一第一數目之位元的資料。例如，此第一數目可設為“1”。

在一範例實施例中，第二程式化模式是指MLC程式化模式、TLC程式化模式、QLC程式化模式或類似模式。在第二程式化模式中，一個記憶胞可儲存有一第二數目之位元的資料，其中此第二數目等於或大於“2”。例如，此第二數目可設為“2”、“3”或“4”。在另一範例實施例中，上述第一程式化模式中的第一數目與第二程式化模式中的第二數目皆可以是其他數目，只要滿足第二數目大於第一數目即可。

在一範例實施例中，記憶體管理電路51可啟動一個資料整併操作。在啟動此資料整併操作後，在執行此資料整併操作的期間，隨著屬於第二類實體單元的一或多個閒置實體單元被用以儲存來自主機系統11的資料(即新資料)，屬於第一類實體單元的一或多個新的閒置實體單元可以被相對應地釋放。藉此，可確保來自主機系統11的更多資料可以被持續地儲存至第一類實體單元中，及/或避免發生屬於第一類實體單元的閒置實體單元不足的情形。

在一範例實施例中，響應於所述資料整併操作的啟動，記憶體管理電路51可從可複寫式非揮發性記憶體模組43中選擇多個第一類實體單元與至少一第二類實體單元以執行所述資料整併操作。所選擇的多個第一類實體單元可視為所述資料整併操作中所收集的有效資料的來源單元。所選擇的第二類實體單元可視為用以儲存所述資料整併操作中所收集的有效資料的目標單元。特別是，所選擇的多個第一類實體單元同時包含處於穩定狀態的至少一實體單元與非處於穩定狀態的至少一實體單元。

在一範例實施例中，處於穩定狀態的實體單元是指已經被寫滿(資料)的實體單元，而非處於穩定狀態的實體單元則是指尚未被寫滿(資料)的實體單元(包含尚未被寫入任何資料的實體單元)。例如，假設某一個實體單元尚未被用來儲存資料，表示此實體單元當前非處於穩定狀態。在持續將資料儲存至此實體單元的期間，此實體單元仍然非處於穩定狀態。在寫滿此實體單元後，響應於此實體單元被寫滿，此實體單元可自動轉換為處於穩定狀態。

在一範例實施例中，響應於所述資料整併操作的啟動而選擇的多個第一類實體單元所儲存的有效資料的總資料量會小於單一個第二類實體單元的資料容量。例如，在某一時間點，所選擇作為來源單元的多個第一類實體單元所儲存的有效資料的總資料量可能只是作為目標單元的單一個第二類實體單元的資料容量的1/3或1/4等。

在一範例實施例中，在啟動所述資料整併操作後，在執行所述資料整併操作的期間(亦稱為第一執行期間)，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43將資料(亦稱為第一資料)從選定的第一類實體單元(即來源單元)中處於穩定狀態的至少一實體單元(亦稱為第一實體單元)複製至作為目標單元的第二類實體單元中。例如，第一資料可包括儲存於第一實體單元中的有效資料。另一方面，在第一執行期間內，記憶體管理電路51可同步指示可複寫式非揮發性記憶體模組43將來自主機系統11的新資料(亦稱為第二資料)儲存至選定的第一類實體單元(即來源單元)中非處於穩定狀態的至少一實體單元(亦稱為第二實體單元)中。

在一範例實施例中，在將第二資料儲存至第二實體單元後，第二實體單元可轉變為處於穩定狀態。例如，響應於第二實體單元被該第二資料寫滿，原先非處於穩定狀態的第二實體單元可自動轉換為處於穩定狀態。

在一範例實施例中，在將第二資料儲存至第二實體單元後，在所述資料整併操作的另一執行期間(亦稱為第二執行期間)，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43將資料(即第二資料)從處於穩定狀態的第二實體單元複製至作為目標單元的第二類實體單元中。另一方面，在第二執行期間內，記憶體管理電路51同樣可指示可複寫式非揮發性記憶體模組43將來自主機系統11的新資料(亦稱為第三資料)儲存至選定的第一類實體單元(即來源單元)中非處於穩定狀態的另一實體單元(亦稱為第三實體單元)中。

依此類推，在執行所述資料整併操作的期間，被選擇作為來源單元的多個第一類實體單元可依照一個預設順序而依序用於儲存來自主機系統11的資料。同時，在執行所述資料整併操作的期間，儲存於來源單元中的資料(即有效資料)可依照所述預設順序而依序被從作為來源單元的多個第一類實體單元複製至作為目標單元的第二類實體單元中。

在一範例實施例中，在寫滿作為目標單元的至少一第二類實體單元後，記憶體管理電路51可將作為來源單元的多個第一類實體單元中，所儲存的有效資料已被完全複製至目標單元的多個實體單元同步釋放為閒置實體單元。透過在確認作為目標單元的第二類實體單元已處於穩定狀態後，再將來源單元中所儲存的有效資料已被複製至目標單元的多個實體單元同步釋放為閒置實體單元，可確保所收集的有效資料皆已被正確寫入至目標單元。

在一範例實施例中，在將第一資料從第一類實體單元中的第一實體單元複製至作為目標單元的第二類實體單元後，記憶體管理電路51可對應將第一實體單元釋放為閒置實體單元。類似的，在將第二資料從第一類實體單元中的第二實體單元複製至作為目標單元的第二類實體單元後，記憶體管理電路51可對應將第二實體單元釋放為閒置實體單元。在一範例實施例中，透過逐一釋放來源單元中有效資料已被複製的實體單元，可加快提供新的閒置實體單元的速度。

圖7A至圖7F是根據本發明的範例實施例所繪示的同步執行主機寫入操作與資料整併操作的示意圖。須注意的是，圖7A至圖7F的範例實施例是以每一個第一類實體單元的資料容量為每一個第二類實體單元的資料容量的1/4作為範例，但本發明不限於此。

請參照圖7A，記憶體管理電路51可選擇實體單元71~75作為資料整併操作中的來源單元。實體單元71~75皆屬於第一類實體單元。需注意的是，在所選擇的來源單元中，實體單元71處於穩定狀態，而實體單元72~75皆非處於穩定狀態。

請參照圖7B，記憶體管理電路51可選擇實體單元76作為資料整併操作中的目標單元。實體單元76屬於第二類實體單元。在選定來源單元(即實體單元71~75)與目標單元(即實體單元76)後，在資料整併操作的一個執行期間，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43從來源單元中處於穩定狀態的實體單元71中讀取資料701並將所讀取的資料701寫入至實體單元76(即將資料701從實體單元71複製至實體單元76)。例如，資料701可被儲存至實體單元76中的資料區761，且資料701包括有效資料。

另一方面，在將資料701從實體單元71複製至實體單元76的期間，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43同步將來自主機系統11的資料702寫入至來源單元中非處於穩定狀態的實體單元72中。例如，記憶體管理電路51可從主機系統11接收指示儲存資料702的寫入指令。記憶體管理電路51可根據此寫入指令指示可複寫式非揮發性記憶體模組43將資料702寫入至實體單元72。

需注意的是，在將資料702寫入至實體單元72後，被寫滿的實體單元72可轉換為處於穩定狀態。此外，記憶體管理電路51可將資料區761被寫滿的時間點控制為相同或很接近實體單元72被寫滿的時間點。藉此，響應於實體單元72被寫滿，實體單元71的有效資料也被完整複製至實體單元76中。

請參照圖7C，接續於圖7B的範例實施例，在實體單元72處於穩定狀態後，在資料整併操作的下一個執行期間，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43從來源單元中處於穩定狀態的實體單元72中讀取資料702並將所讀取的資料702寫入至實體單元76(即將資料702從實體單元72複製至實體單元76)。例如，資料702可被儲存至實體單元76中的資料區762，且資料702包括有效資料。

另一方面，在將資料702從實體單元72複製至實體單元76的期間，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43同步將來自主機系統11的資料703寫入至來源單元中非處於穩定狀態的實體單元73中。例如，記憶體管理電路51可從主機系統11接收指示儲存資料703的寫入指令。記憶體管理電路51可根據此寫入指令指示可複寫式非揮發性記憶體模組43將資料703寫入至實體單元73。

需注意的是，在將資料703寫入至實體單元73後，被寫滿的實體單元73可轉換為處於穩定狀態。此外，記憶體管理電路51可將資料區762被寫滿的時間點控制為相同或很接近實體單元73被寫滿的時間點。藉此，響應於實體單元73被寫滿，實體單元72的有效資料也被完整複製至實體單元76中。

請參照圖7D，接續於圖7C的範例實施例，在實體單元73處於穩定狀態後，在資料整併操作的下一個執行期間，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43從來源單元中處於穩定狀態的實體單元73中讀取資料703並將所讀取的資料703寫入至實體單元76(即將資料703從實體單元73複製至實體單元76)。例如，資料703可被儲存至實體單元76中的資料區763，且資料703包括有效資料。

另一方面，在將資料703從實體單元73複製至實體單元76的期間，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43同步將來自主機系統11的資料704寫入至來源單元中非處於穩定狀態的實體單元74中。例如，記憶體管理電路51可從主機系統11接收指示儲存資料704的寫入指令。記憶體管理電路51可根據此寫入指令指示可複寫式非揮發性記憶體模組43將資料704寫入至實體單元74。

需注意的是，在將資料704寫入至實體單元74後，被寫滿的實體單元74可轉換為處於穩定狀態。此外，記憶體管理電路51可將資料區763被寫滿的時間點控制為相同或很接近實體單元74被寫滿的時間點。藉此，響應於實體單元74被寫滿，實體單元73的有效資料也被完整複製至實體單元76中。

請參照圖7E，接續於圖7C的範例實施例，在實體單元74處於穩定狀態後，在資料整併操作的下一個執行期間，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43從來源單元中處於穩定狀態的實體單元74中讀取資料704並將所讀取的資料704寫入至實體單元76(即將資料704從實體單元74複製至實體單元76)。例如，資料704可被儲存至實體單元76中的資料區764，且資料704包括有效資料。

另一方面，在將資料704從實體單元74複製至實體單元76的期間，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43同步將來自主機系統11的資料705寫入至來源單元中非處於穩定狀態的實體單元75中。例如，記憶體管理電路51可從主機系統11接收指示儲存資料705的寫入指令。記憶體管理電路51可根據此寫入指令指示可複寫式非揮發性記憶體模組43將資料705寫入至實體單元75。

需注意的是，在將資料705寫入至實體單元75後，被寫滿的實體單元75可轉換為處於穩定狀態。此外，記憶體管理電路51可將資料區764被寫滿的時間點控制為相同或很接近實體單元75被寫滿的時間點。藉此，響應於實體單元75被寫滿，實體單元74的有效資料也被完整複製至實體單元76中。此外，在圖7E的範例實施例中，作為目標單元的實體單元76可被分別從實體單元71~74收集的資料701~704寫滿。因此，被寫滿的實體單元76可處於穩定狀態。

請參照圖7F，接續於圖7E的範例實施例，響應於實體單元76處於穩定狀態，記憶體管理電路51可將來源單元中有效資料已被完整複製的實體單元71~74同步釋放為新的閒置實體單元。例如，響應於實體單元76處於穩定狀態，記憶體管理電路51可更新與資料701~704有關的邏輯與實體映射資訊。更新後的邏輯與實體映射資訊可反映儲存於實體單元76中的資料701~704為有效資料，而仍儲存於實體單元71~74中的資料則為無效資料。爾後，實體單元71~74可被抹除。經過抹除後的實體單元71~74非處於穩定狀態。

在一範例實施例中，在釋放實體單元71~74後，將實體單元71~75作為來源單元的資料整併操作可繼續與主機寫入操作同步執行。相關操作細節可參照圖7A至圖7E的範例實施例，在此不重複贅述。須注意的是，在重複執行的資料整併操作與主機寫入操作中，實體單元71~75的使用順序是固定的，例如，逐一將來自主機系統11的資料寫入至實體單元71~75並逐一從實體單元71~75收集有效資料(如圖7A至圖7E的範例實施例所示)。藉此，才能維持資料整併操作與主機寫入操作的順暢執行。

需注意的是，在一範例實施例中，有效資料已被完整複製的實體單元71~74亦可逐一被釋放為閒置實體單元，而不需要等到實體單元76被寫滿才被同步釋放。例如，在圖7B的一範例實施例中，響應於資料701被儲存至實體單元76，實體單元71可即時被釋放為新的閒置實體單元。同時，響應於資料701被儲存至實體單元76，記憶體管理電路51可更新與資料701有關的邏輯與實體映射資訊。更新後的邏輯與實體映射資訊可反映儲存於實體單元76中的資料701為有效資料，而仍儲存於實體單元71中的資料則為無效資料。接著，在圖7C的一範例實施例中，響應於資料702被儲存至實體單元76，實體單元72也可即時被釋放為新的閒置實體單元，依此類推。

傳統上，在啟動資料整併操作(例如垃圾回收操作)後，來源單元的選擇是經過精密計算的，且選擇作為來源單元的實體單元必須處於穩定狀態。例如，所選擇作為來源單元的多個實體單元所儲存的有效資料的資料量必須大於或等於作為目標單元的一個實體單元的資料容量。藉此，才能確保在寫滿一個實體單元後至少可以釋放出多於一個的閒置實體單元。此外，當前非處於穩定狀態的實體單元不會被選擇作為來源單元，則可用以確保在執行資整併操作的期間，有效資料可以穩定地從事先選擇的實體單元中收集。

然而，在本發明提出的範例實施例中，在啟動資料整併操作後，即便某一第一類實體單元當前未處於穩定狀態，此第一類實體單元仍然可以被選擇作為來源單元，只要可確保在輪替到從此第一類實體單元收集資料時，此第一類實體單元已經處於穩定狀態即可。藉此，在執行資料整併操作的期間，即便可用的第一類實體單元的數量較少，至少部分第一類實體單元仍然可用以流暢地執行主機寫入操作，從而提升記憶體儲存裝置的操作穩定性。相關操作範例可參照圖7A至圖7F的範例實施例，在此不重複贅述。

圖8是根據本發明的範例實施例所繪示的記憶體管理方法的流程圖。請參照圖8，在步驟S801中，啟動資料整併操作。在步驟S802中，從可複寫式非揮發性記憶體模組中選擇多個第一類實體單元與至少一第二類實體單元以執行資料整併操作，其中每一個第一類實體單元的資料容量小於每一個第二類實體單元的資料容量。特別是，所選擇的所述多個第一類實體單元包含處於穩定狀態的第一實體單元與非處於穩定狀態的第二實體單元。在步驟S803中，在資料整併操作的第一執行期間，將第一資料從所述多個第一類實體單元中處於穩定狀態的第一實體單元複製至所述第二類實體單元中。在步驟S804中，在所述第一執行期間中，將來自主機系統的第二資料儲存至所述多個第一類實體單元中非處於穩定狀態的第二實體單元中。

然而，圖8中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖8中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖8的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。

綜上所述，本發明的範例實施例所提出的記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元，可在資料整併操作中，透過數量較少的第一類實體單元來維持同步執行的主機寫入操作的順暢執行。藉此，可有效提高第一類實體單元的使用效率及/或記憶體儲存裝置的操作穩定性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10, 30:記憶體儲存裝置 11, 31:主機系統 110:系統匯流排 111:處理器 112:隨機存取記憶體 113:唯讀記憶體 114:資料傳輸介面 12:輸入/輸出(I/O)裝置 20:主機板 201:隨身碟 202:記憶卡 203:固態硬碟 204:無線記憶體儲存裝置 205:全球定位系統模組 206:網路介面卡 207:無線傳輸裝置 208:鍵盤 209:螢幕 210:喇叭 32:SD卡 33:CF卡 34:嵌入式儲存裝置 341:嵌入式多媒體卡 342:嵌入式多晶片封裝儲存裝置 41:連接介面單元 42:記憶體控制電路單元 43:可複寫式非揮發性記憶體模組 51:記憶體管理電路 52:主機介面 53:記憶體介面 54:錯誤檢查與校正電路 55:緩衝記憶體 56:電源管理電路 601:儲存區 602:替換區 610(0)~610(B), 71~76:實體單元 612(0)~612(C):邏輯單元 701~705:資料 761~764:資料區 S801:步驟(啟動資料整併操作) S802:步驟(從可複寫式非揮發性記憶體模組中選擇多個第一類實體單元與至少一第二類實體單元以執行資料整併操作，其中每一個第一類實體單元的資料容量小於每一個第二類實體單元的資料容量，且所述多個第一類實體單元包含處於穩定狀態的第一實體單元與非處於穩定狀態的第二實體單元) S803:步驟(在資料整併操作的第一執行期間，將第一資料從所述第一實體單元複製至所述第二類實體單元中) S804:步驟(在所述第一執行期間，將來自主機系統的第二資料儲存至所述第二實體單元中)

圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。圖7A至圖7F是根據本發明的範例實施例所繪示的同步執行主機寫入操作與資料整併操作的示意圖。圖8是根據本發明的範例實施例所繪示的記憶體管理方法的流程圖。

S801:步驟(啟動資料整併操作)

S802:步驟(從可複寫式非揮發性記憶體模組中選擇多個第一類實體單元與至少一第二類實體單元以執行資料整併操作，其中每一個第一類實體單元的資料容量小於每一個第二類實體單元的資料容量，且所述多個第一類實體單元包含處於穩定狀態的第一實體單元與非處於穩定狀態的第二實體單元)

S803:步驟(在資料整併操作的第一執行期間，將第一資料從所述第一實體單元複製至所述第二類實體單元中)

S804:步驟(在所述第一執行期間，將來自主機系統的第二資料儲存至所述第二實體單元中)

Claims

一種記憶體管理方法，用於可複寫式非揮發性記憶體模組，該記憶體管理方法包括：啟動資料整併操作；從該可複寫式非揮發性記憶體模組中選擇多個第一類實體單元與至少一第二類實體單元以執行該資料整併操作，其中每一個第一類實體單元的資料容量小於每一個第二類實體單元的資料容量，該多個第一類實體單元包含處於穩定狀態的第一實體單元與非處於該穩定狀態的第二實體單元；在該資料整併操作的第一執行期間，將第一資料從該第一實體單元複製至該至少一第二類實體單元中；以及在該第一執行期間，將來自主機系統的第二資料儲存至該第二實體單元中。
如請求項1所述記憶體管理方法，其中在將該第二資料儲存至該第二實體單元後，該第二實體單元轉變為處於該穩定狀態，且該記憶體管理方法更包括：在該資料整併操作的第二執行期間，將該第二資料從處於該穩定狀態的該第二實體單元複製至該至少一第二類實體單元中；以及在該第二執行期間，將來自該主機系統的第三資料儲存至該多個第一類實體單元中非處於該穩定狀態的第三實體單元中。
如請求項1所述記憶體管理方法，其中在執行該資料整併操作的期間，該多個第一類實體單元依照預設順序依序用於儲存來自該主機系統的資料。
如請求項3所述記憶體管理方法，其中在執行該資料整併操作的期間，儲存於該多個第一類實體單元中的至少部分資料依照該預設順序依序被複製至該至少一第二類實體單元中。
如請求項1所述記憶體管理方法，更包括：在寫滿該至少一第二類實體單元後，將該多個第一類實體單元中所儲存的有效資料已被完全複製的多個實體單元同步釋放為閒置實體單元。
如請求項1所述記憶體管理方法，更包括：在將該第一資料從該第一實體單元複製至該至少一第二類實體單元後，將該第一實體單元釋放為閒置實體單元。
如請求項1所述記憶體管理方法，其中所選擇的該多個第一類實體單元所儲存的有效資料的總資料量小於該至少一第二類實體單元中的一個實體單元的資料容量。
一種記憶體儲存裝置，包括：連接介面單元，用以耦接至主機系統；可複寫式非揮發性記憶體模組；以及記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中該記憶體控制電路單元用以：啟動資料整併操作；從該可複寫式非揮發性記憶體模組中選擇多個第一類實體單元與至少一第二類實體單元以執行該資料整併操作，其中每一個第一類實體單元的資料容量小於每一個第二類實體單元的資料容量，該多個第一類實體單元包含處於穩定狀態的第一實體單元與非處於該穩定狀態的第二實體單元；在該資料整併操作的第一執行期間，指示將第一資料從該第一實體單元複製至該至少一第二類實體單元中；以及在該第一執行期間，指示將來自該主機系統的第二資料儲存至該第二實體單元中。
如請求項8所述記憶體儲存裝置，其中在將該第二資料儲存至該第二實體單元後，該第二實體單元轉變為處於該穩定狀態，且該記憶體控制電路單元更用以：在該資料整併操作的第二執行期間，指示將該第二資料從處於該穩定狀態的該第二實體單元複製至該至少一第二類實體單元中；以及在該第二執行期間，指示將來自該主機系統的第三資料儲存至該多個第一類實體單元中非處於該穩定狀態的第三實體單元中。
如請求項8所述記憶體儲存裝置，其中在執行該資料整併操作的期間，該多個第一類實體單元依照預設順序依序用於儲存來自該主機系統的資料。
如請求項10所述記憶體儲存裝置，其中在執行該資料整併操作的期間，儲存於該多個第一類實體單元中的至少部分資料依照該預設順序依序被複製至該至少一第二類實體單元中。
如請求項8所述記憶體儲存裝置，其中該記憶體控制電路單元更用以：在寫滿該至少一第二類實體單元後，將該多個第一類實體單元中所儲存的有效資料已被完全複製的多個實體單元同步釋放為閒置實體單元。
如請求項8所述記憶體儲存裝置，其中該記憶體控制電路單元更用以：在將該第一資料從該第一實體單元複製至該至少一第二類實體單元後，將該第一實體單元釋放為閒置實體單元。
如請求項8所述記憶體儲存裝置，其中所選擇的該多個第一類實體單元所儲存的有效資料的總資料量小於該至少一第二類實體單元中的一個實體單元的資料容量。
一種記憶體控制電路單元，用以控制可複寫式非揮發性記憶體模組，該記憶體控制電路單元包括：主機介面，用以耦接至主機系統；記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及記憶體管理電路，耦接至該主機介面與該記憶體介面，其中該記憶體管理電路用以：啟動資料整併操作；從該可複寫式非揮發性記憶體模組中選擇多個第一類實體單元與至少一第二類實體單元以執行該資料整併操作，其中每一個第一類實體單元的資料容量小於每一個第二類實體單元的資料容量，該多個第一類實體單元包含處於穩定狀態的第一實體單元與非處於該穩定狀態的第二實體單元；在該資料整併操作的第一執行期間，指示將第一資料從該第一實體單元複製至該至少一第二類實體單元中；以及在該第一執行期間，指示將來自該主機系統的第二資料儲存至該第二實體單元中。
如請求項15所述記憶體控制電路單元，其中在將該第二資料儲存至該第二實體單元後，該第二實體單元轉變為處於該穩定狀態，且該記憶體管理電路更用以：在該資料整併操作的第二執行期間，指示將該第二資料從處於該穩定狀態的該第二實體單元複製至該至少一第二類實體單元中；以及在該第二執行期間，指示將來自該主機系統的第三資料儲存至該多個第一類實體單元中非處於該穩定狀態的第三實體單元中。
如請求項15所述記憶體控制電路單元，其中在執行該資料整併操作的期間，該多個第一類實體單元依照預設順序依序用於儲存來自該主機系統的資料。
如請求項17所述記憶體控制電路單元，其中在執行該資料整併操作的期間，儲存於該多個第一類實體單元中的至少部分資料依照該預設順序依序被複製至該至少一第二類實體單元中。
如請求項15所述記憶體控制電路單元，其中該記憶體管理電路更用以：在寫滿該至少一第二類實體單元後，將該多個第一類實體單元中所儲存的有效資料已被完全複製的多個實體單元同步釋放為閒置實體單元。
如請求項15所述記憶體控制電路單元，其中該記憶體管理電路更用以：在將該第一資料從該第一實體單元複製至該至少一第二類實體單元後，將該第一實體單元釋放為閒置實體單元。
如請求項15所述記憶體控制電路單元，其中所選擇的該多個第一類實體單元所儲存的有效資料的總資料量小於該至少一第二類實體單元中的一個實體單元的資料容量。