TWI841300B - 顯示面板 - Google Patents

Abstract

顯示面板包括基層，該基層包括第一區域和第二區域。設置在基層上的至少一無機層與第一區域和第二區域重疊。該至少一無機層包括下凹槽。第一薄膜電晶體設置在該至少一無機層上。第一薄膜電晶體包括矽半導體圖案。第二薄膜電晶體設置在該至少一無機層上。第二薄膜電晶體包括氧化物半導體圖案。複數個絕緣層與第一區域和第二區域重疊。上凹槽從下凹槽延伸。訊號線電性連接至第二薄膜電晶體。有機層設置在下凹槽和上凹槽中。發光元件設置在有機層上。

Description

顯示面板

本發明的示例性實施例涉及一種顯示面板，更具體來說，涉及一種顯示面板的製造方法。

顯示面板可以包括複數個像素和控制複數個像素的驅動電路(例如，掃描驅動電路或數據驅動電路)。複數個像素中的每個像素可以包括顯示元件和像素的驅動電路，該驅動電路可以控制顯示元件。像素的驅動電路可以包括彼此相對緊密連接的複數個薄膜電晶體。

顯示面板已經從扁平型開發成各種形狀，例如彎折型(bending-type)、可捲曲型或可折疊型。隨著顯示面板的形狀改變，面板設計也可能改變。

本發明的示例性實施例提供了一種具有提升速度和可靠性的像素之顯示面板，並且顯示面板可以具有提升的可撓性。

本發明的示例性實施例提供了一種減少在製造製程中使用的遮罩數量之顯示面板的製造方法。

在本發明的示例性實施例中，顯示面板包括基層，基層包括第一區域和從第一區域延伸的第二區域。第二區域從第一區域彎折。至少一無機層與第一區域和第二區域重疊。至少一無機層設置在基層上。與第二區域重疊的下凹槽定義在至少一無機層中。第一薄膜電晶體設置在至少一無機層上。第一薄膜電晶體包括與第一區域重疊的矽半導體圖案。第二薄膜電晶體可以具有底閘極結構。第二薄膜電晶體設置在至少一無機層上。第二薄膜電晶體包括與第一區域重疊的氧化物半導體圖案。複數個絕緣層與第一區域和第二區域重疊。從下凹槽延伸的上凹槽定義在複數個絕緣層中。訊號線電性連接至第二薄膜電晶體。有機層與第一區域和第二區域重疊。有機層設置在下凹槽和上凹槽中。發光元件設置在有機層上並與第一區域重疊。

在本發明的示例性實施例中，與第二區域重疊的訊號線的一部分可設置在有機層上。

在本發明的示例性實施例中，顯示面板可以包括連接電極，連接電極設置在有機層上並通過形成在有機層中的接觸孔連接至第一薄膜電晶體的輸出電極。

在本發明的示例性實施例中，鈍化層可以設置在有機層上。

在本發明的示例性實施例中，發光元件的電極可通過形成在鈍化層中的接觸孔連接至連接電極。

在本發明的示例性實施例中，鈍化層可設置在該訊號線上。與第二區域重疊的鈍化層的一部分可與訊號線直接接觸。

在本發明的示例性實施例中，第一絕緣層可實質上覆蓋第一薄膜電晶體的矽半導體圖案的上表面。第二絕緣層可設置在第一絕緣層上。第二絕 緣層可實質上覆蓋第一薄膜電晶體的控制電極的上表面和側表面。第三絕緣層可設置在第二絕緣層上。第三絕緣層可實質上覆蓋第二薄膜電晶體的控制電極的上表面和側表面。第四絕緣層可設置在第三絕緣層上。第四絕緣層可實質上覆蓋第二薄膜電晶體的輸入電極的上表面和側表面。第四絕緣層可實質上覆蓋第二薄膜電晶體的輸出電極的上表面和側表面。第四絕緣層可實質上覆蓋第二薄膜電晶體的氧化物半導體圖案的上表面。

在本發明的示例性實施例中，氧化物半導體圖案的第一部分和第二部分可以分別設置在第二薄膜電晶體的輸入電極和輸出電極上。

在本發明的示例性實施例中，第二薄膜電晶體的輸入電極和輸出電極可以分別設置在氧化物半導體圖案的第一部分和第二部分上方。氧化物半導體圖案的第三部分可以從第二薄膜電晶體的輸入電極和輸出電極暴露。

在本發明的示例性實施例中，顯示面板可包括設置在第二絕緣層與第三絕緣層之間的上電極。上電極可以與第一薄膜電晶體的控制電極重疊。

在本發明的示例性實施例中，顯示面板可包括設置在有機層上的光阻擋圖案。光阻擋圖案可以與第二薄膜電晶體的氧化物半導體圖案重疊。

在本發明的示例性實施例中，至少一無機層可包括氧化矽層以及與氧化矽層彼此交替設置的氮化矽層。

在本發明的示例性實施例中，至少一無機層的頂表面的一部分可以與有機層直接接觸。

在本發明的示例性實施例中，一種用於製造顯示面板的製造方法包括：在包括第一區域和從第一區域延伸的第二區域的基層上形成沿著與基層的上表面正交(orthogonal)的方向與第一區域和第二區域重疊的至 少一無機層。該方法包括在至少一無機層上形成矽半導體圖案，以沿著與基層的上表面正交的方向與第一區域重疊。該方法包括在第一絕緣層上形成第一控制電極，以沿著與基層的上表面正交的方向與矽半導體圖案重疊。第一絕緣層沿著與基層的上表面正交的方向與第一區域和第二區域重疊。該方法包括在第二絕緣層上沿著與基層的上表面正交的方向形成與第一控制電極間隔開的第二控制電極，第二絕緣層與第一區域和第二區域重疊。第二絕緣層實質上覆蓋第一控制電極的上表面和側表面。該方法包括形成沿著與基層的上表面正交的方向與第一區域和第二區域重疊的第三絕緣層。第三絕緣層實質上覆蓋第二控制電極的上表面和側表面。該方法包括執行部分地移除第一絕緣層、第二絕緣層和第三絕緣層的第一蝕刻，以形成分別暴露矽半導體圖案的第一部分和第二部分的第一接觸孔和第二接觸孔。第一蝕刻是在第二區域中形成暴露至少一無機層的第一上凹槽。該方法包括在第三絕緣層上沿著與基層的上表面正交的方向形成與第二控制電極重疊的氧化物半導體圖案。該方法包括在第三絕緣層上形成分別通過第一接觸孔和第二接觸孔連接至矽半導體圖案的第一輸入電極和第一輸出電極，並且在第三絕緣層上形成連接至氧化物半導體圖案的第二輸入電極和第二輸出電極。該方法包括在第三絕緣層上形成第四絕緣層。第四絕緣層沿著與基層的上表面正交的方向與第一區域和第二區域重疊。該方法包括執行部分地移除第四絕緣層的第二蝕刻，以在第四絕緣層中形成暴露第一輸出電極的第三接觸孔。第二蝕刻包含在第二區域中形成暴露至少一無機層的第二上凹槽。該方法包括執行移除與第二區域重疊的至少一無機層的一部分的第三蝕刻，以在至少一無機層中沿著與基層的上 表面正交的方向形成與第一上凹槽對齊的下凹槽。該方法包括形成設置在第一區域內的第四絕緣層上，以及設置在第二區域內的第一上凹槽、第二上凹槽和下凹槽中之有機層。該方法包括執行部分地移除有機層的第四蝕刻，以在有機層中形成與第三接觸孔連接的第四接觸孔。該方法包括在有機層上形成與第一輸出電極電性連接的發光元件。

在本發明的示例性實施例中，在形成氧化物半導體圖案之後，形成彼此間隔開的第二輸入電極和第二輸出電極，且第二輸入電極和第二輸出電極的每一個沿著與基層的上表面正交的方向與氧化物半導體圖案重疊。

在本發明的示例性實施例中，在形成彼此間隔開的第二輸入電極和第二輸出電極之後，沿著與基層的上表面正交的方向形成與第二輸入電極和第二輸出電極部分地重疊的氧化物半導體圖案。

在本發明的示例性實施例中，該方法可以包括在有機層上沿著與基層的上表面正交的方向形成連接至第一輸出電極的連接電極和與第二區域重疊的訊號線。該方法可以包括在有機層上形成實質上覆蓋連接電極和訊號線的上表面的鈍化層。該方法可以包括執行部分地移除該鈍化層的第五蝕刻，以形成暴露連接電極的第五接觸孔。發光元件可以通過連接電極連接至第一輸出電極。

在本發明的示例性實施例中，發光元件的形成可包括在鈍化層上形成連接至連接電極的發光元件的第一電極。發光元件的形成可包含在鈍化層上形成像素定義層，像素定義層具有暴露發光元件的第一電極的開口。

在本發明的示例性實施例中，沿著與基層的上表面正交的方向與第二區域重疊的鈍化層的一部分可直接接觸訊號線。

在本發明的示例性實施例中，在形成第二控制電極中，沿著與基層的上表面正交的方向與第一控制電極重疊的上電極可形成在第二絕緣層上。

在本發明的示例性實施例中，該方法可以包括在有機層上沿著與基層的上表面正交的方向形成與氧化物半導體圖案重疊的光阻擋圖案。

在本發明的示例性實施例中，至少一無機層的頂表面的一部分可與有機層直接接觸。

在本發明的示例性實施例中，該方法可包括彎折第二區域。

在本發明的示例性實施例中，一種用於製造顯示面板的形成方法包括：在包括第一區域和從第一區域延伸的第二區域的基層上形成沿著與基層的上表面正交的方向與第一區域和第二區域重疊的至少一無機層。該方法包括在至少一無機層上形成沿著與基層的上表面正交的方向與第一區域和第二區域重疊的第一絕緣層至第三絕緣層、以及在至少一無機層上沿著與基層的上表面正交的方向上與第一區域重疊的矽半導體圖案。該方法包括執行第一蝕刻以部分地移除第一絕緣層至第三絕緣層，以暴露矽半導體圖案的一部分以及至少一無機層的沿著與基層的上表面正交的方向與第二區域重疊的一部份。該方法包括在第一絕緣層至第三絕緣層上方形成氧化物半導體圖案和連接至氧化物半導體圖案及矽半導體圖案的複數個電極。該方法包括在第一絕緣層至第三絕緣層上形成實質上覆蓋氧化物半導體圖案的上表面及複數個電極的上表面和側表面之第四絕緣層。該方法包括執行部分地移除第四絕緣層的第二蝕刻，使得複數 個電極中的至少一電極和沿著與基層的上表面正交的方向與第二區域重疊的至少一無機層的一部分被暴露。該方法包括執行部分地移除至少一無機層的一部分的第三蝕刻，該部分沿著與基層的上表面正交的方向與第二區域重疊。該方法包括形成有機層，該有機層係在第一區域內的第四絕緣層上且設置在第二區域內的移除至少一無機層的區域中以及移除第一絕緣層至第四絕緣層的區域中。該方法包括執行部分地移除有機層的第四蝕刻，使得複數個電極中的至少一電極暴露於有機層。該方法包括在有機層上形成電性連接至複數個電極中的至少一電極和訊號線的發光元件。該方法包括彎折第二區域。

在本發明的示例性實施例中，訊號線可以是包括連接至像素的第一部分、第二部分和連接至訊號墊的第三部分之數據線。第二部分可以將第一和第三部分彼此連接。

在本發明的示例性實施例中，面向基層的數據線的第一部分的底表面可以於基層上方位於與面向基層的數據線的第三部分的底表面相同的高度處。

在本發明的示例性實施例中，面向基層的數據線的第一部分的底表面可以於基層上方位於與面向基層的數據線的第三部分的底表面不同的高度處。

在本發明的示例性實施例中，第二區域可包括彎曲區域(curvature area)。第二區域的厚度可以小於第一區域的厚度。

在本發明的示例性實施例中，彎曲區域可以持久地保持在彎曲狀態(curved state)。

10:第一絕緣層

20:第二絕緣層

30:第三絕緣層

40:第四絕緣層

50:第五絕緣層

60:第六絕緣層

AE:陽極

BA:第二區域

BFL:緩衝層

BL:基層

BRL:阻擋層

BX:彎曲軸

CA:彎曲區域

CE:陰極

CH1:第一接觸孔

CH2:第二接觸孔

CH3:第三接觸孔

CH3-40、CH3-50:接觸孔

CH4:第四接觸孔

CH5:第五接觸孔

CH6:第六接觸孔

CNE:連接電極

Cst:電容器

CSL:控制訊號線

DE1:第一輸入電極

DE2:第二輸入電極

DL:數據線

DL-P1:第一部分

DL-P2:第二部分

DL-P3:第三部分

DP-CL:電路元件層

DP:顯示面板

DP-PD:訊號墊

DP-OLED:顯示元件層

DP-FS:前表面

DP-DA:顯示區域

DP-NDA:非顯示區域

DR1:第一方向軸

DR2:第二方向軸

DR3:第三方向軸

E1:第一電極

E2:第二電極

ECL:電子控制層

ELVDD:第一電源電壓

ELVSS:第二電源電壓

EML:有機發光層

FA:面對區域

GDC:驅動電路

GE1:第一控制電極

GE2:第二控制電極

GL:掃描線

GV-1:下凹槽

GV-2:上凹槽

GV-21:第一上凹槽

GV-22:第二上凹槽

HCL:電洞控制層

LSP:光阻擋圖案

NBA:第一區域

NPXA:非發光區域

OLED:有機發光二極體

OP:開口

OSP1:第一半導體圖案

OSP2:第二半導體圖案

OSP1-P:第一初始半導體圖案

OSP2-P:第二初始半導體圖案

PDL:像素定義層

PL:電源線

PX:像素

PXA:發光區域

SE1:第一輸出電極

SE2:第二輸出電極

SGL:訊號線

T1:第一薄膜電晶體

T2:第二薄膜電晶體

TFE:薄膜封裝層

UE:上電極

藉由參考附圖詳細描述本發明的示例性實施例，將使本發明的上述和其他特徵變得更顯而易見，其中：第1A圖和第1B圖是根據本發明的示例性實施例的顯示面板的透視圖；第2圖是根據本發明的示例性實施例的顯示面板的平面圖；第3A圖是根據本發明的示例性實施例的像素的等效電路圖；第3B圖和第3C圖是根據本發明的示例性實施例的像素的一部分的截面圖；第4A圖和第4B圖是根據本發明示的例性實施例的顯示面板的彎折區域的截面圖；第5A圖、第5B圖、第5C圖、第5D圖、第5E圖、第5F圖、第5G圖、第5H圖、第5I圖、第5J圖、第5K圖、第5L圖、第5M圖、第5N圖以及第5O圖是根據本發明的示例性實施例的製造顯示面板的製程的截面圖；第6圖是根據本發明的示例性實施例的顯示面板的截面圖；第7圖是根據本發明的示例性實施例的顯示面板的截面圖；第8A圖、第8B圖、第8C圖、第8D圖及第8E圖是示出根據本發明的示例性實施例的顯示面板的一部分的截面圖；以及第9圖是根據本發明的示例性實施例的顯示面板的一部分的截面圖。

下文將參考附圖而更詳細地描述本發明的示例性實施例。在此方面，示例性實施例可以具有不同的形式，並且不應被解釋為限於本文描述的本發明的示例性實施例。

將理解的是，當諸如區域、層或部分的元件被稱為在另一元件...「上(on)」時，其可以直接位在其他元件上，或者也可以存在中間元件。

在整個說明書和附圖中，相同的元件符號可指相同的元件。為了清楚描述，可誇大圖式中元件的尺寸。

將理解的是，儘管本文可以使用用語「第一(first)」和「第二(second)」來描述各種組件，但是這些組件不應受這些用語的限制。

第1A圖和第1B圖是根據本發明的示例性實施例的顯示面板的透視圖。第2圖是根據本發明的示例性實施例的顯示面板的平面圖。第2圖示意性地示出像素PX、驅動電路GDC和訊號線SGL之間的連接關係。

在未摺疊狀態下，顯示面板DP可包括平行於由第一方向軸DR1和第二方向軸DR2限定的表面的前表面DP-FS。作為示例，前表面DP-FS可以具有實質上矩形的形狀；然而，本發明的示例性實施例不限於此。顯示面板DP的前表面DP-FS的法線方向，例如，顯示面板DP的厚度方向，可以在第三方向軸DR3中延伸。因此，第三方向軸DR3可以與第一方向軸DR1和第二方向軸DR2正交。顯示面板DP的前表面和底表面(例如，後表面)可沿著第三方向軸DR3相對面。因此，顯示面板DP的複數個堆疊層中的每一個可以包括沿著第三方向軸DR3相對面的前表面和後表面(例如，當顯示面板DP處於未摺疊狀態時)。第一方向軸DR1、第二方向軸DR2和第三方向軸DR3在本文可以分別被稱為第一方向、第二方向和第三方向，並且在本文中可以包括相同的元件符號。

參照第1A圖，顯示面板DP可以包括在其上顯示像素PX的顯示區域DP-DA以及在前表面DP-FS上的非顯示區域DP-NDA。非顯示區域DP-NDA可以是不設置像素的區域。因此，每個像素PX可以位於顯示區域DP-DA中。在非顯示區域DP-NDA上，可以設置訊號線SGL及/或驅動電路GDC的一部分。

顯示區域DP-DA可以具有矩形形狀。當在沿第三方向DR3觀看平面圖中時，非顯示區域DP-NDA可以圍繞顯示區域DP-DA(例如，在顯示區域DP-DA的四個側面上)。然而，本發明的示例性實施例不限定顯示區域DP-DA或非顯示區域DP-NDA的特定形狀。例如，根據需要，可以各自修改顯示區域DP-DA和非顯示區域DP-NDA的形狀。例如，非顯示區域DP-NDA可以僅設置在第一方向DR1上彼此面對的區域上。替代地，非顯示區域DP-NDA可以設置在顯示區域DP-DA的三個側面上(例如，不設置在顯示區域DP-DA的一側上，在該側上延伸有下面更詳細描述的第二區域BA)。作為示例，顯示區域DP-DA可以具有圓形形狀。

根據本發明的示例性實施例，與顯示區域DP-DA的寬度相比，非顯示區域DP-NDA的一部分可以具有相對窄的寬度(例如，第二方向DR2上的長度)。因此，可以減少將在下面更詳細描述的彎折區域的表面積。

參考第1B圖，顯示面板DP可以彎折(bent)或彎曲(curved)(例如，形成「C」的形狀)，並且當其彎折時，顯示面板DP可以包括第一區域NBA(例如，非彎折區域(non-bending area))和第二區域BA(例如，彎折(bending)區域)。第二區域BA可包括彎曲狀態下具有預定曲率的彎曲區域CA和在彎折狀態下面向第一區域NBA的面對區域FA。作為示例，顯示面板DP可以沿彎曲軸BX 彎折。彎曲軸BX可以沿第二方向DR2延伸。第二方向DR2可以垂直於第一方向DR1和第三方向DR3中的每一個。

參照第2圖，顯示面板DP可包括驅動電路GDC、複數個訊號線SGL(例如，其在本文中可稱為訊號線)、複數個訊號墊DP-PD(例如，其在本文中可稱為訊號墊)和複數個像素PX(例如，其在本文中可稱為像素)。

像素PX可以根據其上顯示的顏色而劃分為複數個組。像素PX可以包括例如紅色像素、綠色像素或藍色像素。像素PX可以包括白色像素。儘管像素可以根據其上顯示的顏色而劃分成不同的組，但是像素的像素驅動電路可以彼此相同。

驅動電路GDC可以包括掃描驅動電路。掃描驅動電路可以產生複數個掃描訊號(例如，其在本文中可以稱為掃描訊號)並且可以將掃描訊號依序輸出到複數條掃描線GL(例如，其在本文中可稱為掃描線)。掃描驅動電路可以進一步將另一控制訊號輸出到像素PX的驅動電路。

掃描驅動電路可以包括複數個薄膜電晶體，這些薄膜電晶體通過與像素PX的驅動電路實質上相同的製程形成，例如，低溫多晶矽(LTPS)製程或低溫多晶氧化物製程。

訊號線SGL可以包括掃描線GL、數據線DL、電源線PL及/或控制訊號線CSL。每條掃描線GL可以連接至複數個像素PX的對應像素PX，並且每條數據線DL可以連接至複數個像素PX的對應像素PX。電源線PL可以連接至像素PX。控制訊號線CSL可以向掃描驅動電路提供控制訊號。每個訊號墊DP-PD可以連接至複數條訊號線SGL的對應訊號線。

電路板可以電性連接至顯示面板DP。電路板可以是剛性電路板或可撓性電路板。驅動芯片可以安裝到電路板。

驅動芯片可以安裝到顯示面板DP。當驅動芯片安裝到顯示面板DP時，可以修改訊號線SGL的設計。驅動芯片可以連接至數據線DL，並且可以進一步提供將驅動芯片連接至訊號墊DP-PD的訊號線。

第3A圖是根據本發明的示例性實施例的像素的等效電路圖。第3B圖和第3C圖是根據本發明的示例性實施例的像素PX的一部分的截面圖。第4A圖和第4B圖是根據本發明的示例性實施例的顯示面板的彎折區域的截面圖。

參照第3A圖，任何一條掃描線GL、任何一條數據線DL和電源線PL可以連接至像素PX。儘管根據本發明的示例性實施例的像素PX可以是發光型像素，但是本發明的示例性實施例不限於此。例如，像素PX可以包括作為發光元件的有機發光二極體或量子點發光二極體。有機發光二極體的發光層可包括有機發光材料。量子點發光二極體的發光層可包括量子點和量子棒。下面，作為示例，將像素PX描述為有機發光像素。

像素PX可以包括有機發光二極體OLED和用於驅動有機發光二極體OLED的像素驅動電路。發光二極體OLED在本文中可以稱為發光元件。有機發光二極體OLED可以是前發光型二極體或後發光型二極體。在本發明的示例性實施例中，像素驅動電路可以包括第一薄膜電晶體T1(例如，驅動電晶體)、第二薄膜電晶體T2(例如，開關電晶體)和電容器Cst。第一電源電壓ELVDD可以提供給第一薄膜電晶體T1，並且第二電源電壓ELVSS可以提供給有機發光二極體OLED。第二電源電壓ELVSS可以小於第一電源電壓ELVDD。

第一薄膜電晶體T1可以連接至有機發光二極體OLED。第一薄膜電晶體T1可以對應於儲存在電容器Cst中的電荷量來控制流進有機發光二極體OLED中的驅動電流。第二薄膜電晶體T2可以響應於施加到掃描線GL的掃描訊號輸出施加到數據線DL的數據訊號。電容器Cst可以對應於從第二薄膜電晶體T2接收的數據訊號來保持電壓。

本發明的示例性實施例不限於參考第3A圖描述的像素PX的配置。根據需要，可以改變像素PX的配置。例如，控制有機發光二極體OLED的像素電路可以包括例如六個或七個薄膜電晶體。有機發光二極體OLED可以連接在電源線PL與第二薄膜電晶體T2之間。

第3B圖是像素PX的部分配置，其示出對應於第一薄膜電晶體T1、第二薄膜電晶體T2和有機發光二極體OLED的橫截面。第一薄膜電晶體T1可以具有頂閘極結構。第二薄膜電晶體T2可以具有底閘極結構。參照第3B圖，顯示面板DP可以包括基層BL、設置在基層BL上的電路元件層DP-CL、顯示元件層DP-OLED和薄膜封裝層TFE。顯示面板DP可以包括功能層，例如反射保護層和折射率調節層。電路元件層DP-CL可以包括複數個絕緣層和電路元件。作為示例，絕緣層可以包括有機層及/或無機層。

電路元件可以包括訊號線SGL和像素的驅動電路。電路元件層DP-CL可以藉由通過塗覆和沈積形成絕緣層、半導體層和導電層的製程以及通過光刻製程圖案化絕緣層、半導體層導電層的製程來形成。

顯示元件層DP-OLED可以包括發光元件。顯示元件層DP-OLED可以進一步包括諸如像素定義層PDL的有機層。

基層BL可包括合成樹脂膜。合成樹脂層可包括熱固性樹脂。例如，儘管合成樹脂層可包括聚醯亞胺系(polyimide-based resin layer)樹脂層，但是本發明的示例性實施例不限於此。合成樹脂層可包括丙烯酸系樹脂(acryl-based resin)、甲基丙烯酸系樹脂(methacryl-based resin)、聚異戊二烯系樹脂(polyisoprene-based resin)、乙烯系樹脂(vinyl-based resin)、環氧系樹脂(epoxy-based resin)、胺基甲酸酯系樹脂(urethane-based resin)、纖維素系樹脂(cellulose-based resin)、矽氧烷系樹脂(siloxane-based resin)、聚醯胺系樹脂(polyamide-based resin)或苝系樹脂(perylene-based resin)中的至少一種。基層BL可包括玻璃基板、金屬基板、及/或有機/無機複合基板。

參考第1A圖、第1B圖和第2圖描述的顯示面板DP的區域可以與上述顯示面板DP實質上相同的方式限定在基層BL中。例如，基層BL可以包括第一區域NBA和從第一區域NBA彎折的第二區域BA。

根據本發明的示例性實施例，第二區域BA可以從第一區域NBA延伸。第二區域BA可以包括彎曲區域CA。第二區域BA可以具有比第一區域NBA更小的厚度(例如，在第三方向DR3上)。因此，可以藉由施加到第二區域BA的相對小的力來實現第二區域BA中的彎曲區域CA的彎折或彎曲，並且施加到第一區域NBA和第二區域BA之間的連接的應力可以相對較低。彎曲區域CA可以持久地保持在彎曲狀態，或者可以保持可彎折。

至少一無機層可以設置在基層BL的頂表面上。無機層可包括氧化鋁、氧化鈦、氧化矽、氮氧化矽、氧化鋯或氧化鉿中的至少一種。無機層可以具有單層或多層結構。多層無機層可包括將在下面更詳細地描述的阻擋層BRL及/或緩衝層BFL。根據需要，可以選擇性地設置阻擋層BRL和緩衝層BFL。因此， 阻擋層BRL或緩衝層BFL中的任一個可以單獨地稱為無機層。替代地，阻擋層BRL和緩衝層BFL可以統稱為無機層。

阻擋層BRL可以防止外來物質從外部引入。阻擋層BRL可以包括氧化矽層及/或氮化矽層。氧化矽層和氮化矽層可以提供為複數個層。氧化矽層和氮化矽層可以交替且重複地堆疊。

緩衝層BFL可以設置在阻擋層BRL上。緩衝層BFL可以增加基層BL與導電圖案或半導體圖案之間的耦合力。緩衝層BFL可以包括氧化矽層及/或氮化矽層。氧化矽層和氮化矽層可以交替且重複地堆疊。

第一半導體圖案OSP1可以設置在緩衝層BFL上。第一半導體圖案OSP1可以包括矽半導體。因此，第一半導體圖案OSP1可以被稱為矽半導體圖案。第一半導體圖案OSP1可以包括多晶矽半導體。然而，本發明的示例性實施例不限於此。例如，第一半導體圖案OSP1可以包括非晶矽。第一半導體圖案OSP1可以包括輸入區域(例如，第一部分)、輸出區域(例如，第二部分)以及定義在輸入區域和輸出區域之間的通道區域(例如，第三部分)。第一半導體圖案OSP1的通道區域可以對應於第一控制電極GE1定義，其將在下面更詳細地描述。例如，第一控制電極GE1和第一半導體圖案OSP1可以沿著第三方向DR3彼此至少部分地重疊(例如，可以彼此完全對準)。由於輸入區域和輸出區域摻雜有摻質，因此輸入區域和輸出區域中的每一個可以具有比通道區域相對更高的導電率。輸入區域和輸出區域可以摻雜有n型摻質。在本發明的示例性實施例中，儘管示例性地描述了n型第一薄膜電晶體T1，但是第一薄膜電晶體T1可以是p型電晶體。

第一絕緣層10可以設置在緩衝層BFL上。第一絕緣層10可以與複數個像素PX中的每一個重疊(例如，參照第1A圖，沿著可與基層BL的上表面正交的第三方向DR3)。第一絕緣層10可以實質上覆蓋第一半導體圖案OSP1的上表面和側表面。第一半導體圖案OSP1的上表面可以在第三方向DR3上背向基層，並且第一半導體圖案OSP1的側表面可以面向與第三方向DR3垂直的第一方向DR1。下面更詳細描述的其他層的上表面和側表面可以分別指的是面向第三方向DR3和第一方向DR1的表面。第一絕緣層10可以包括無機層及/或有機層，並且可以具有單層或多層結構。

在本發明的示例性實施例中，第一絕緣層10可以包括無機層。第一絕緣層10可以包括氧化鋁、氧化鈦、氧化矽、氮氧化矽、氧化鋯或氧化鉿中的至少一種。在本發明的示例性實施例中，第一絕緣層10可以是包括氧化矽的單層。

第一控制電極GE1可以設置在第一絕緣層10上。第一控制電極GE1可以與第一半導體圖案OSP1的通道區域重疊(例如，沿著可以與基層BL的上表面正交的第三方向DR3)。

第二絕緣層20可以實質上覆蓋設置在第一絕緣層10上的第一控制電極GE1的上表面和側表面。第二絕緣層20可以與複數個像素PX中的每一個重疊(例如，參見第1圖，沿著可以與基層BL的上表面正交的第三方向DR3)。第二絕緣層20可以包括無機層及/或有機層，並且可以具有單層或多層結構。

在本發明的示例性實施例中，第二絕緣層20可以包括無機層，並且因此可以包括氧化鋁、氧化鈦、氧化矽、氮氧化矽、氧化鋯或氧化鉿中的至少一種。在本發明的示例性實施例中，第二絕緣層20可以是包括氧化矽的單層。

第二控制電極GE2可以設置在第二絕緣層20上。第二控制電極GE2可以不與第一控制電極GE1重疊。因此，第二控制電極GE2可以與第一控制電極GE1間隔開(例如，沿著第一方向DR1)。在本發明的示例性實施例中，上電極UE可以設置在第二絕緣層20上。上電極UE可以與第一控制電極GE1重疊(例如，沿著可以與基層BL的上表面正交的第三方向DR3)。由於第二控制電極GE2和上電極UE可以通過彼此相同的製程形成，所以第二控制電極GE2和上電極UE可以包括彼此相同的材料並且可以具有彼此相同的層疊結構。在本發明的示例性實施例中，可以省略上電極UE。

實質上覆蓋第二控制電極GE2和上電極UE的上表面和側表面的第三絕緣層30可以設置在第二絕緣層20上。第三絕緣層30可以包括無機層及/或有機層，並且可以具有單層或多層結構。

在本發明的示例性實施例中，第三絕緣層30可以包括無機層，並且因此可以包括氧化鋁、氧化鈦、氧化矽、氮氧化矽、氧化鋯或氧化鉿中的至少一種。在本發明的示例性實施例中，第三絕緣層30可以是包括氧化矽的單層。

與第二控制電極GE2重疊的第二半導體圖案OSP2(例如，沿著可以與基層BL的上表面正交的第三方向DR3)可以設置在第三絕緣層30上。第二半導體圖案OSP2可以包括氧化物半導體。因此，第二半導體圖案OSP2可以被稱為氧化物半導體圖案。第二半導體圖案OSP2可以包括結晶或非結晶氧化物半導體。例如，氧化物半導體可以包括金屬氧化物，例如鋅(Zn)、銦(In)、鎵(Ga)、錫(Sn)或鈦(Ti)，金屬，例如鋅(Zn)、銦(In)、鎵(Ga)、錫(Sn)或鈦(Ti)，或其混合物。氧化物半導體可包括氧化銦錫(ITO)、氧 化銦鎵鋅(IGZO)、氧化鋅(ZnO)、氧化銦鋅(IZnO)、氧化鋅銦(ZIO)、氧化銦(InO)、氧化鈦(TiO)、氧化銦鋅錫(IZTO)或氧化鋅錫(ZTO)。

第二半導體圖案OSP2可以包括輸入區域(例如，第一部分)、輸出區域(例如，第二部分)以及定義在輸入區域和輸出區域之間的通道區域(例如，第三部分)。輸入區域和輸出區域中的每一個可以包括雜質。第二半導體圖案OSP2的通道區域可以被定義為從第二輸入電極DE2和第二輸出電極SE2暴露的區域，其將在下面更詳細地描述。

第二半導體圖案OSP2的雜質可以是還原的金屬材料。輸入區域和輸出區域中的每一個可以包括從包括在通道區域中的金屬氧化物還原的金屬材料。因此，第二薄膜電晶體T2可以減小漏電流並且可以作為具有開關特性的開關元件，並且具有提高的精確度和可靠性。

第一輸入電極DE1、第一輸出電極SE1、第二輸入電極DE2和第二輸出電極SE2可以設置在第三絕緣層30上。由於第一輸入電極DE1、第一輸出電極SE1、第二輸入電極DE2和第二輸出電極SE2可以通過彼此相同的製程形成，第一輸入電極DE1、第一輸出電極SE1、第二輸入電極DE2和第二輸出電極SE2中的每一個可以包括彼此相同的材料，並且可以具有彼此相同的層疊結構。

第一輸入電極DE1和第一輸出電極SE1可以分別通過第一接觸孔CH1和第二接觸孔CH2連接至第一半導體圖案OSP1，第二接觸孔CH2分別暴露第一半導體圖案OSP1的輸入區域和輸出區域。第一接觸孔CH1和第二接觸孔CH2可以穿過第一絕緣層10、第二絕緣層20和第三絕緣層30。

第二輸入電極DE2和第二輸出電極SE2可以分別連接至第二半導體圖案OSP2的相對端。第二輸入電極DE2的至少一部分可以直接設置在第二半 導體圖案OSP2的輸入區域上，並且第二輸出電極SE2的至少一部分可以直接設置在第二半導體圖案OSP2的輸出區域上。

實質上覆蓋第一輸入電極DE1、第一輸出電極SE1、第二輸入電極DE2和第二輸出電極SE2的上表面和側表面的第四絕緣層40可以設置在第三絕緣層30上。第四絕緣層40可以包括無機層及/或有機層，並且可以具有單層或多層結構。

在本發明的示例性實施例中，第四絕緣層40可以包括無機層。第四絕緣層40可以包括氧化鋁、氧化鈦、氧化矽、氮氧化矽、氧化鋯或氧化鉿中的至少一種。在本實施例中，第四絕緣層40可以包括氧化矽層。

第五絕緣層50可以設置在第四絕緣層40上。第五絕緣層50可以包括有機層。連接電極CNE可以設置在第五絕緣層50上。連接電極CNE可以通過穿過第四絕緣層40和第五絕緣層50的第三接觸孔CH3連接至第一輸出電極SE1。實質上覆蓋連接電極CNE的上表面和側表面的第六絕緣層60可以設置在第五絕緣層50上。第六絕緣層60可以稱為鈍化層。第六絕緣層60可以包括有機層並且可以具有單層或多層結構。

在本發明的示例性實施例中，第五絕緣層50和第六絕緣層60中的每一個可以具有包括聚醯亞胺系樹脂層的單層結構。然而，本發明的示例性實施例不限於此。例如，第五絕緣層50和第六絕緣層60中的每一個可以包括丙烯酸系樹脂、甲基丙烯酸系樹脂、聚異戊二烯系樹脂、乙烯系樹脂、環氧系樹脂、胺基甲酸酯系樹脂、纖維素系樹脂、矽氧烷系樹脂、聚醯胺系樹脂或苝系樹脂中的至少一種。

有機發光二極體OLED可以設置在第六絕緣層60上。有機發光二極體OLED的陽極AE可以設置在第六絕緣層60上。陽極AE可以通過穿過第六絕緣層60的第四接觸孔CH4連接至連接電極CNE。像素定義層PDL可以設置在第六絕緣層60上。

像素定義層PDL的開口可以暴露陽極AE的至少一部分。像素定義層PDL的開口OP可以定義像素的發光區域PXA。例如，複數個像素PX(例如，參見第1A圖)可以在顯示面板DP(參見第1A圖)的平面上以預定規則佈置。例如，複數個像素PX可以以具有沿第一方向DR1和第二方向DR2延伸的列和行的矩陣配置佈置。其上設置有複數個像素PX的區域可以定義為像素區域，並且一個像素區域可以包括發光區域PXA和與發光區域PXA相鄰的非發光區域NPXA。非發光區域NPXA可以圍繞發光區域PXA(例如，當沿著可以與基層BL的上表面正交的第三方向DR3觀看平面圖時)。

顯示區域DP-DA(例如，參見第1A圖和第1B圖)可以包括複數個像素區域。例如，顯示區域DP-DA可以包括複數個發光區域PXA和圍繞複數個發光區域PXA的非發光區域NPXA。

電洞控制層HCL可以共同地設置在發光區域PXA和非發光區域NPXA上。諸如電洞控制層HCL的公共層可以將複數個像素PX中的兩個或更多個像素彼此連接。電洞控制層HCL可以包括電洞傳輸層和電洞注入層。

有機發光層EML可以設置在電洞控制層HCL上。有機發光層EML可以僅設置在與開口OP對應的區域上。有機發光層EML可以分別提供在複數個像素PX中的每一個上。

有機發光層EML可以設置在複數個像素PX的兩個或更多個像素上。有機發光層EML可以產生白光。有機發光層EML可以具有多層結構。

電子控制層ECL可以設置在有機發光層EML上。電子控制層ECL可包括電子傳輸層和電子注入層。陰極CE可以設置在電子控制層ECL上。電子控制層ECL和陰極CE可以共同設置在複數個像素PX上。

薄膜封裝層TFE可以設置在陰極CE上。薄膜封裝層TFE可以設置在複數個像素PX的兩個或更多個像素上。根據本發明的示例性實施例，薄膜封裝層TFE可以實質上覆蓋陰極CE的上表面。在本發明的示例性實施例中，覆蓋層也可以實質上覆蓋陰極CE的上表面。覆蓋層可包括有機層。在本發明的示例性實施例中，可以通過濺鍍法在覆蓋層上形成無機層。在本發明的示例性實施例中，有機發光二極體OLED的層疊結構可以具有與參照第3B圖描述的結構顛倒的結構。

薄膜封裝層TFE可以至少包括無機層或有機層。在本發明的示例性實施例中，薄膜封裝層TFE可以包括兩個無機層，兩個無機層之間設置有機層。在本發明的示例性實施例中，薄膜封裝層TFE可以包括交替且重複地堆疊的複數個無機層和複數個有機層。

封裝無機層保護有機發光二極體OLED免受濕氣/氧氣的影響，並且封裝有機層保護有機發光二極體OLED免受諸如灰塵顆粒的外來物質的影響。雖然封裝無機層可以包括氮化矽層(silicon nitrite layer)、氮氧化矽層(silicon oxynitride laye)、氧化矽層(silicon oxide layer)、氧化鈦層(titanium oxide layer)或氧化鋁層(aluminum oxide layer)，但是本發明的示例性實施例不限於此。雖 然封裝有機層可以包括基於丙烯醯系有機層，但是本發明的示例性實施例不限於此。

根據本發明的示例性實施例，第一薄膜電晶體T1可以包括矽半導體，例如，多晶矽半導體，因此第一薄膜電晶體T1可以具有相對高的電子遷移率。第一薄膜電晶體T1可以具有提升的電壓-電流精確度和可靠性。第二薄膜電晶體T2可以包括氧化物半導體，因而可以減少漏電流的發生。因此，可以降低像素PX的驅動電壓(參見第3A圖)，並且可以減少或防止其故障的發生。

由於設置在與第二薄膜電晶體T2的第二輸入電極DE2和第二輸出電極SE2相同的層上的第一薄膜電晶體T1的第一輸入電極DE1和第一輸出電極SE1可以分別通過穿過第一絕緣層10至第三絕緣層30的第一接觸孔CH1和第二接觸孔CH2直接連接至第一半導體圖案OSP1，因而可以減小錯位。當第一輸入電極DE1和第一輸出電極SE1設置在與上電極UE相同的層上時(例如，在根據比較例的顯示面板中)，可在與第二薄膜電晶體T2的第二輸入電極DE2和第二輸出電極SE2相同的層上執行形成連接電極CNE的製程。連接電極CNE可以連接至設置在與上電極UE相同的層上的第一輸入電極DE1和第一輸出電極SE1。因此，在形成連接電極CNE的同時，可能發生錯位。由於第二薄膜電晶體T2的第二輸入電極DE2和第二輸出電極SE2以及第一薄膜電晶體T1的第一輸入電極DE1和第一輸出電極SE1通過單獨的製程形成，因而可能增加製造製程中使用的遮罩數量。

參考第3C圖，根據本發明的示例性實施例的顯示面板還可包括通過與第一薄膜電晶體T1的組件相同的製程形成的電容器Cst。

電容器Cst的第一電極E1可以設置在第一絕緣層10上。第一電極E1可以通過與第一控制電極GE1相同的製程形成。第一電極E1可以連接至第一控制電極GE1。

第二絕緣層20可以實質上覆蓋第一電極E1的上表面和側表面。電容器Cst的第二電極E2可以設置在第二絕緣層20上。在本發明的示例性實施例中，上電極UE可以電性連接至第二電極E2。上電極UE和第二電極E2可以通過彼此相同的製程形成，因此上電極UE和第二電極E2可以包括彼此相同的材料並且可以包括彼此相同的結構(例如，單層或多層結構)。實質上覆蓋第二電極E2和上電極UE的第三絕緣層30可以設置在第二絕緣層20上。

第4A圖和第4B圖是示出第2圖中的彎曲區域CA的第一方向DR1的橫截面。第4A圖示出了與訊號線DL重疊的截面圖，且第4B圖示出了未設置訊號線的區域的橫截面。在第4A圖中，數據線DL被示為訊號線DL。

參考第4A圖和第4B圖，第二區域BA可以具有類似於第一區域NBA的層疊結構(參見如第1A圖、第1B圖和第2圖)，例如，顯示區域DP-DA(參見如第1A圖、第1B圖和第2圖)的橫截面。阻擋層BRL、緩衝層BFL和第一絕緣層10至第六絕緣層60可以從基層BL的頂表面依序地佈置(例如，沿著可以與基層BL的上表面正交的第三方向DR3)。

與第二區域BA重疊(例如，沿著可以與基層BL的上表面正交的第三方向DR3)的凹槽GV-1(例如，其在本文中可稱為下凹槽)可以定義阻擋層BRL及/或緩衝層BFL。下凹槽GV-1可以定義在彎曲區域CA中。參考第1A圖、第1B圖和第2圖，設置在第一半導體圖案OSP1下方的無機層BRL和BFL可以與顯示區域DP-DA重疊(例如，沿著可以與基層BL的上表面正交的第三方向DR3) 並且可以延伸到第二區域BA。可以藉由移除無機層BRL和BFL的一部分來形成下凹槽GV-1，使得無機層BRL和BFL的至少一部分與第二區域BA重疊(例如，沿著可以與基層BL的上表面正交的第三方向DR3)。由下凹槽GV-1暴露的基層BL可以具有在第一方向DR1上的寬度，該寬度小於在第一方向DR1上的彎曲區域CA的寬度。

與第二區域BA重疊(例如，沿著可以與基層BL的上表面正交的第三方向DR3)的凹槽GV-2(例如，其可以在本文中稱為上凹槽)可以定義在第一絕緣層10至第四絕緣層40中。上凹槽GV-2可以定義在彎曲區域CA中。包括在阻擋層BRL和緩衝層BFL中的無機層的最上面的無機層的頂表面可以從第一絕緣層10至第四絕緣層40暴露。

阻擋層BRL和緩衝層BFL的限定下凹槽GV-1的每個側表面在橫截面中可以具有預定的斜率。第一絕緣層10至第四絕緣層40的限定上凹槽GV-2的每個側表面在橫截面中可以具有預定的斜率。

在本發明的示例性實施例中，在第一方向DR1上的對應於第四絕緣層40的上凹槽GV-2寬度可以大於在第一方向DR1上的彎曲區域CA的寬度。

包括有機層的第五絕緣層50可以設置在上凹槽GV-2和下凹槽GV-1中。因此，第五絕緣層50可以被稱為有機層。第五絕緣層50可以與基層BL的頂表面、下凹槽GV-1的傾斜表面和上凹槽GV-2的傾斜表面直接接觸。第五絕緣層50可以與緩衝層BFL的頂表面的自第一絕緣層10至第四絕緣層40暴露的一部分直接接觸。

由於下凹槽GV-1和上凹槽GV-2定義在彎曲區域CA的無機層BRL、BFL和第一絕緣層10至第四絕緣層40中，並且有機層50設置在下凹槽GV-1 和上凹槽GV-2中，因而彎折區域BA可以具有提升的可撓性。由於有機層50設置在彎折區域BA和非彎折區域NBA上，所以顯示面板DP可以具有簡化的結構。因此，可以使用相對數量較少的遮罩來形成有機層50。例如，有機層50可以在彎折區域BA和非彎折區域NBA中藉由單一連續製程形成。因此，可以降低製造成本並且可以減少缺陷的發生。

訊號線DL的至少一部分可以設置在第五絕緣層50上。第六絕緣層60可以實質上覆蓋訊號線DL的上表面，其可以保護訊號線DL。訊號線DL的另一部分，例如，設置在顯示區域DP-DA上的另一部分，可以設置在與第六絕緣層60不同的層上。例如，訊號線DL的另一部分可以設置在第三絕緣層30上。訊號線DL的至少一部分和另一部分可以通過穿過第四絕緣層40和第五絕緣層50的接觸孔連接。接觸孔可以設置在第一區域NBA的非顯示區域DP-NDA上。

在本發明的示例性實施例中，從設置在顯示區域DP-DA上的層延伸的層可以進一步設置在第六絕緣層60的頂表面上。在本發明的示例性實施例中，第六絕緣層60可以不設置在彎曲區域CA中。

第5A圖、第5B圖、第5C圖、第5D圖、第5E圖、第5F圖、第5G圖、第5H圖、第5I圖、第5J圖、第5K圖、第5L圖、第5M圖、第5N圖以及第5O圖是根據本發明的示例性實施例的製造顯示面板的製程的截面圖。第5A圖至第5O圖中的每一圖相對地示出了與上述參考第3B圖和第4A圖描述的區域相對應的區域。因此，下文可省略與上文參考第1A圖、第1B圖、第2圖、第3A圖、第3B圖、第3C圖、第4A圖和第4B圖所述的組件相同或實質上相同的組件的重複描述。

參考第5A圖，至少一無機層可以形成在基層BL的第一區域NBA和第二區域BA上。基層BL可以在製造製程期間設置在工作基板上。在製造顯示面板之後，可以移除工作基板。

可以藉由沉積、塗覆或印刷無機材料來形成無機層。可以藉由依序地形成氧化矽層和氮化矽層來形成阻擋層BRL。可以藉由在阻擋層BRL上依序形成氧化矽層和氮化矽層來形成緩衝層BFL。

可以在無機層上形成第一初始半導體圖案OSP1-P。第一初始半導體圖案OSP1-P可以包括矽半導體材料。可以形成半導體層，接著進行圖案化以形成第一初始半導體圖案OSP1-P。半導體層可以結晶化。例如，半導體層可以在圖案化半導體層之前或之後結晶化，以形成第一初始半導體圖案OSP1-P。可以在第一初始半導體圖案OSP1-P上執行摻雜製程。

參考第5B圖，第一絕緣層10可以形成在無機層的第一區域NBA和第二區域BA上。可以通過沉積、塗覆或印刷形成第一絕緣層10。設置在第一絕緣層10上的絕緣層也可以通過沉積、塗覆或印刷形成。

第一控制電極GE1可以形成在第一絕緣層10上。可以藉由在第一絕緣層10上形成導電層且接著對其進行圖案化來形成第一控制電極GE1。電容器Cst的第一電極E1(參見第3C圖)可以通過與第一控制電極GE1相同的製程形成。

第一初始半導體圖案OSP1-P可以藉由使用第一控制電極GE1作為遮罩來進行摻雜。與第一控制電極GE1重疊(例如，沿著可以與基層BL的上表面正交的第三方向DR3)的區域(例如，其在本文中可稱為通道區域)可以不進行摻雜，並且通道區域的相對側區域(例如，輸入區域和輸出區域)可以進 行摻雜。在本發明的示例性實施例中，摻雜可以藉由使用n型摻質(例如，五價原子(pentad))來執行。因此，可以形成第一半導體圖案OSP1。

參考第5C圖，第二絕緣層20可以形成在第一絕緣層10的第一區域NBA和第二區域BA上，以實質上覆蓋第一控制電極GE1。與第一控制電極GE1(例如，沿著可以與基層BL的上表面正交的第三方向DR3)不重疊的第二控制電極GE2可以形成在第二絕緣層20上。上電極UE可以以與第二控制電極GE2相同的製程形成。電容器Cst的第二電極E2(參見第3C圖)可以通過與上電極UE相同的製程形成。

參考第5D圖，實質上覆蓋第二控制電極GE2和上電極UE的第三絕緣層30可以形成在第二絕緣層20的第一區域NBA和第二區域BA上。

參考第5E圖，可以移除第一絕緣層10至第三絕緣層30的一部分(例如，其在本文中可以稱為第一蝕刻製程)。可以定義分別暴露第一半導體圖案OSP1的輸入區域和輸出區域的接觸孔CH1和CH2。在同一製程中，可以藉由部分地移除第一絕緣層10至第三絕緣層30的第二區域BA來形成第一上凹槽GV-21。由於形成第一區域NBA的接觸孔的製程和形成第二區域BA的凹槽的製程是在單一製程中執行，因而可以減少製造製程中使用的遮罩數量。

參考第5F圖，第二初始半導體圖案OSP2-P可以形成在第三絕緣層30上。第二初始半導體圖案OSP2-P可以包括金屬氧化物半導體材料。第二初始半導體圖案OSP2-P可以通過光刻製程由金屬氧化物半導體層形成。

根據本發明的示例性實施例，執行參考第5E圖描述的製程和參考第5F圖描述的製程之順序可以相反。在本發明的示例性實施例中，在形成第二 初始半導體圖案OSP2-P之後，可以定義第一接觸孔CH1和第二接觸孔CH2以及第一上凹槽GV-21。

參考第5G圖，電極DE1、SE1、SE2和DE2可以形成在第三絕緣層30上(例如，其在本文中可以稱為電極形成製程)。在通過沉積製程形成導電層之後，可以通過圖案化製程形成電極DE1、SE1、SE2和DE2。

圖案化導電層的製程可以藉由包括電漿的蝕刻氣體來執行。蝕刻氣體可包括含氧的電漿。蝕刻氣體可以降低從第二輸入電極DE2和第二輸出電極SE2暴露的第二初始半導體圖案OSP2-P的區域的氫濃度。因此，從第二輸入電極DE2和第二輸出電極SE2暴露的第二初始半導體圖案OSP2-P的區域可以改變為具有半導體特徵的通道區域，同時具有大於由第二輸入電極DE2和第二輸出電極SE2覆蓋的區域的電阻。因此，包括以位於之間的通道區域分隔彼此的輸入區域和輸出區域的第二半導體圖案OSP2可以由第二初始半導體圖案OSP2-P形成。

參考第5H圖，實質上覆蓋電極DE1、SE1、SE2和DE2的第四絕緣層40可以形成在第三絕緣層30上。第四絕緣層40的一部分可以設置在第一上凹槽GV-21中。

參考第5I圖，可以移除第四絕緣層40的一部分(例如，其在本文中可以稱為第二蝕刻製程)。可以形成暴露第一輸出電極SE1的接觸孔CH3-40。在同一製程中，可以藉由部分地移除第四絕緣層40的第二區域BA來形成第二上凹槽GV-22。由於形成第一區域NBA的接觸孔的製程和形成第二區域BA的凹槽的製程是在單一製程中執行，因而可以減少製造製程中使用的遮罩的數量。

儘管第二上凹槽GV-22的內表面和第一上凹槽GV-21的內表面可以彼此對齊，但是本發明的示例性實施例不限於此。例如，第三絕緣層30的頂 表面可以從第四絕緣層40暴露。例如，第二上凹槽GV-22的內表面可以沿著第一方向DR1與第一上凹槽GV-21的內表面間隔開，以暴露第三絕緣層30的背向基層BL的頂表面。

參考第5J圖，可以移除無機層BRL和BFL的一部分(例如，其在本文中可以稱為第三蝕刻製程)。可以藉由使用蝕刻氣體部分地移除阻擋層BRL和緩衝層BFL的第二區域BA來形成下凹槽GV-1。包括在阻擋層BRL和緩衝層BFL中的無機層的最上面無機層的頂表面可以從第一絕緣層10至第四絕緣層40暴露。在本發明的示例性實施例中，下凹槽GV-1的內表面可以與第一上凹槽GV-21的內表面對齊。

參考第5K圖，第五絕緣層50可以形成在第四絕緣層40上。第五絕緣層50可以與第一區域NBA和第二區域BA重疊(例如，沿著可以與基層BL的上表面正交的第三方向DR3)。第五絕緣層50設置在下凹槽GV-1和上凹槽GV-2中。第五絕緣層50可以部分地填充接觸孔CH3-40。

參考第5L圖，可以移除第五絕緣層50的一部分(例如，其在本文中可以稱為第四蝕刻製程)。接觸孔CH3-50可以形成在第五絕緣層50中，並且接觸孔CH3-40可以形成在第四絕緣層40中，以暴露實質上被第五絕緣層50和第四絕緣層40覆蓋的第一輸出電極SE1。第五絕緣層50的接觸孔CH3-50可以與第四絕緣層40的接觸孔CH3-40對齊。因此，接觸孔CH3-40和CH3-50可以定義第三接觸孔CH3。

參考第5M圖，連接電極CNE可以形成在第五絕緣層50上。與第二區域BA重疊(例如，沿著可以與基層BL的上表面正交的第三方向DR3)的訊號線DL的一部分可以通過與連接電極CNE相同的製程形成。

參考第5N圖，實質上覆蓋與連接電極CNE的第二區域BA重疊的部分及訊號線DL的第六絕緣層60可以形成在第五絕緣層50上。暴露連接電極CNE的頂表面的第四接觸孔CH4可以形成在第六絕緣層60中。

參考第5O圖，有機發光二極體OLED可以形成在第六絕緣層60上。通過第四接觸孔CH4連接至連接電極CNE的陽極AE可以形成在第六絕緣層60上。暴露陽極AE的中心部分的像素定義層PDL可以形成在第六絕緣層60上。在第六絕緣層60上形成初始像素定義層之後，可以在初始像素定義層中形成開口OP。

電洞控制層HCL、有機發光層EML、電子控制層ECL和陰極CE可以依序地形成在像素定義層PDL的第一區域NBA上。電洞控制層HCL、有機發光層EML，電子控制層ECL和陰極CE可以至少與顯示區域DP-DA重疊(參見第2圖；例如，沿著可以與基層BL的上表面正交的第三方向DR3)。

薄膜封裝層TFE可以形成在陰極CE上。封裝有機層及/或封裝無機層可以通過沉積或噴墨印刷製程形成。儘管薄膜封裝層TFE可以形成在第一區域NBA上並且可以不形成在第二區域BA上，但是本發明的示例性實施例不限於此。

第6圖是根據本發明的示例性實施例的顯示面板的截面圖。第7圖是根據本發明的示例性實施例的顯示面板的截面圖。第8A圖、第8B圖、第8C圖、第8D圖及第8E圖是示出根據本發明的示例性實施例的顯示面板的一部分的截面圖。第9圖是根據本發明的示例性實施例的顯示面板的一部分的截面圖。

下文可以省略與上文參考第1圖、第2圖、第3A圖、第3B圖、第3C圖、第4A圖、第4B圖、第5A圖、第5B圖、第5C圖、第5D圖、第5E圖、第5F圖、 第5G圖、第5H圖、第5I圖、第5J圖、第5K圖、第5L圖、第5M圖、第5N圖以及第5O圖所述的組件相同或實質上相同的組件的重複描述。

參考第6圖，可以改變第二半導體圖案OSP2與第二輸入電極DE2和第二輸出電極SE2兩者之間的佈置關係。由於可以在形成第二輸入電極DE2和第二輸出電極SE2之後形成第二半導體圖案OSP2，所以第二半導體圖案OSP2的相對端可以直接設置在第二輸入電極DE2和第二輸出電極SE2上。

參考第7圖，可以省略連接電極CNE和第六絕緣層60。陽極AE可以直接設置在第五絕緣層50上並且通過第三接觸孔CH3連接至第一輸出電極SE1。與第二區域BA重疊(例如，沿著可以與基層BL的上表面正交的第三方向DR3)的部分的訊號線DL可以直接設置在第五絕緣層50上。

與第二區域BA重疊的數據線DL的部分可以通過與陽極AE的相同的製程形成。因此，與第二區域BA重疊的數據線DL的部分和陽極AE可以包括相同的材料並且可以具有彼此相同的層結構。

第8A圖、第8B圖、第8C圖、第8D圖及第8E圖示出了與參照圖5描述的顯示面板DP對應的顯示面板DP。參照第8A圖至第8E圖描述的顯示面板DP和參考第5O圖描述的顯示面板DP的可以在訊號線DL的形狀上不同。

參考第8A圖到第8E圖，訊號線(例如，數據線DL)可以包括第一部分DL-P1、第二部分DL-P2和第三部分DL-P3。第一部分DL-P1可以連接至像素PX(參見，如第2圖)，且第三部分DL-P3可以連接至對應的訊號墊DP-PD(參見，如第2圖)或驅動芯片。第二部分DL-P2可以通過第五接觸孔CH5和第六接觸孔CH6將第一部分DL-P1連接至第三部分DL-P3。第二部分DL-P2可以與彎曲區域CA重疊(例如，沿著可以與基層BL的上表面正交的第三方向DR3)。

參照第8A圖到第8E圖，根據本發明的示例性實施例，第五接觸孔CH5可以沿著與基層BL的上表面正交的方向延伸到與第六接觸孔CH6實質上相同的深度。面對基層BL的訊號線的第一部分DL-P1的底表面可以位於基層BL上方的第一深度處，該第一深度與面對基層BL的訊號線的第三部分DL-P3的底表面的深度實質上相同。

替代地，根據本發明的示例性實施例，面對基層BL的訊號線的第一部分DL-P1的底表面可以位於基層BL上方的深度處，該深度不同於面對基層BL的訊號線的第三部分DL-P3的底表面的深度。

參考第8A圖，第一部分DL-P1和第三部分DL-P3可以通過與輸入電極DE1及DE2和輸出電極SE1及SE2相同的製程形成，並且可以設置在與輸入電極DE1及DE2和輸出電極SE1及SE2相同的層上。第五接觸孔CH5和第六接觸孔CH6中的每一個可以穿過第四絕緣層40和第五絕緣層50。第五接觸孔CH5和第六接觸孔CH6中的每一個可以通過與第三接觸孔CH3相同的製程形成。

參考第8B圖，第一部分DL-P1和第三部分DL-P3可以通過與上電極UE相同的製程形成，並且可以設置在與上電極UE相同的層上。第五接觸孔CH5和第六接觸孔CH6中的每一個可以穿過第三絕緣層30、第四絕緣層40和第五絕緣層50。第五接觸孔CH5和第六接觸孔CH6中的每一個可以通過與第三接觸孔CH3相同的製程形成，並且可以進一步穿過第三絕緣層30。在本發明的示例性實施例中，可以執行用於形成第五接觸孔CH5和第六接觸孔CH6的光刻製程。

參考第8C圖，第一部分DL-P1和第三部分DL-P3可以通過與第一控制電極GE1相同的製程形成，並且可以設置在與第一控制電極GE1相同的層上。第五接觸孔CH5和第六接觸孔CH6中的每一個可以穿過第二絕緣層20、第三 絕緣層30、第四絕緣層40和第五絕緣層50。第五接觸孔CH5和第六接觸孔CH6中的每一個可以通過與第三接觸孔CH3相同的製程形成，並且可以進一步穿過第二絕緣層20和第三絕緣層30。在本發明的示例性實施例中，可以執行用於形成第五接觸孔CH5和第六接觸孔CH6的光刻製程。

第一部分DL-P1和第三部分DL-P3中的一個可以通過與第一輸入電極DE1、上電極UE和第一控制電極GE1中的一個相同的製程形成，並且可以設置在與第一輸入電極DE1、上電極UE或第一控制電極GE1相同的層上，並且第一部分DL-P1和第三部分DL-P3中的另一個可以通過與第一輸入電極DE1、上電極UE和第一控制電極GE1中的一個相同的製程形成，並且設置在與第一輸入電極DE1、上電極UE或第一控制電極GE1相同的層上。根據第一部分DL-P1和第三部分DL-P3中的每一個的位置，可以改變第五接觸孔CH5和第六接觸孔CH6中的每一個穿過的絕緣層。第五接觸孔CH5和第六接觸孔CH6中的每一個可以通過與第三接觸孔CH3相同的製程形成。因此，可以不同地控制第五接觸孔CH5和第六接觸孔CH6的深度。

例如，參考第8D圖，第一部分DL-P1可以通過與上電極UE相同的製程形成，並且可以設置在與上電極UE相同的層上。第三部分DL-P3可以通過與第一輸入電極DE1相同的製程形成，並且可以設置在與第一輸入電極DE1相同的層上。第五接觸孔CH5可以穿過第三絕緣層30、第四絕緣層40和第五絕緣層50，且第六接觸孔CH6可以穿過第四絕緣層40和第五絕緣層50。

參考第8E圖，第一部分DL-P1可以通過與第一控制電極GE1相同的製程形成，並且可以設置在與第一控制電極GE1相同的層上。第三部分DL-P3可以通過與上電極UE相同的製程形成，並且可以設置在與上電極UE相同的層 上。第五接觸孔CH5可以穿過第二絕緣層20、第三絕緣層30、第四絕緣層40和第五絕緣層50，並且第六接觸孔CH6可以穿過第三絕緣層30、第四絕緣層40和第五絕緣層50。

雖然第二部分DL-P2可以通過與連接電極CNE相同的製程形成，並且可以設置在與連接電極CNE相同的層上，但本發明的示例性實施例不限於此。第二部分DL-P2可以通過與陽極AE相同的製程形成，並且可以設置在與陽極AE相同的層上。參考第9圖，顯示面板DP可以包括設置在第五絕緣層50與第六絕緣層60之間並且與第二半導體圖案OSP2重疊(例如，沿著可以與基層BL的上表面正交的第三方向DR3)的光阻擋圖案LSP。

光阻擋圖案LSP可以包括具有相對高的光吸收率或相對高的光反射率的材料。光阻擋圖案LSP可以設置在第二半導體圖案OSP2上方，以藉由反射阻擋從有機發光二極體OLED產生的光入射到第二半導體圖案OSP2中。

光阻擋圖案LSP可以包括與連接電極CNE相同的材料。例如，光阻擋圖案LSP可以包括金屬。

如上所述，開關電晶體的漏電流可能減小。因此，可以增加驅動電晶體的電壓-電流的精確度和可靠性。由於設置在與開關電晶體的輸入電極和輸出電極相同的層上的驅動電晶體的輸入電極和輸出電極可以通過穿過絕緣層的接觸孔直接連接至矽半導體圖案，因而可以減少或消除錯位的發生。

由於凹槽可以定義在彎折區域的無機層中，並且有機層可以設置在相應的凹槽中，所以顯示面板的彎折區域可以具有提升的可撓性。由於有機層可以設置在彎折區域和非彎折區域的每一個中，所以顯示面板可以具有簡化的結構(例如，可以使用相對較少數量的蝕刻遮罩製造)。

由於形成暴露顯示區域上所設置的半導體圖案的一部分的接觸孔的製程和移除彎折區域的絕緣層的製程可以在單一製程中執行，所以可減少製造製程中使用的遮罩數量。由於開關電晶體的輸入電極和輸出電極以及驅動電晶體的輸入電極和輸出電極可以藉由單一製程形成，所以可以簡化製造製程。

儘管本發明參考其示例性實施例示出並描述，但對於所屬領域中具有通常知識者將顯而易見的是，在不脫離本發明的精神和範圍的情況下，可以對其在形式和細節上進行各種改變。

10:第一絕緣層

20:第二絕緣層

30:第三絕緣層

40:第四絕緣層

50:第五絕緣層

60:第六絕緣層

BA:第二區域

BL:基層

BFL:緩衝層

BRL:阻擋層

CA:彎曲區域

DL:數據線

GV-1:下凹槽

GV-2:上凹槽

DR1:第一方向軸

DR3:第三方向軸

Claims (20)

1. 一種顯示面板，其包含：一基層，包含一第一區域和從該第一區域延伸並從該第一區域彎折的一第二區域；至少一無機層，係與該第一區域和該第二區域重疊且位於該基層上；一第一薄膜電晶體，設置在該至少一無機層上，並包括一矽半導體圖案，其與該第一區域重疊，並包括一第一輸入區域、一第一輸出區域及位於該第一輸入區域與該第一輸出區域之間的一第一通道區域，且一第一閘極係重疊於該第一通道區域；一第二薄膜電晶體，設置在該至少一無機層上，並且其中該第二薄膜電晶體包括一氧化物半導體圖案，其與該第一區域重疊，並包括一第二輸入區域、一第二輸出區域及位於該第二輸入區域與該第二輸出區域之間的一第二通道區域，且一第二閘極係位於該氧化物半導體圖案下方；複數個絕緣層，係與該第一區域和該第二區域重疊；一訊號線，電性連接至該第一薄膜電晶體及該第二薄膜電晶體；一有機層，係與該第一區域和該第二區域重疊，且從該第一區域至該第二區域連續地設置；一連接電極，設置在該有機層上且電性連接至該第一輸出區域；以及 一發光元件，設置在該有機層上，與該第一區域重疊，且電性連接至該連接電極，且其中，一開口係定義於該至少一無機層及該複數個絕緣層中，且該開口係位於該第二區域，該有機層係設置在該開口中，該連接電極係設置在該有機層上且與其接觸，且該訊號線的一部份係設置在該有機層的一部分上且與其接觸，且從該第一區域至該第二區域的方向上跨過該開口。
2. 如申請專利範圍第1項所述之顯示面板，其中該矽半導體圖案及該氧化物半導體圖案係設置在彼此不同的層上。
3. 如申請專利範圍第1項所述之顯示面板，其中該開口係穿透該至少一無機層及該複數個絕緣層。
4. 如申請專利範圍第1項所述之顯示面板，其中該有機層具有單一本體。
5. 如申請專利範圍第1項所述之顯示面板，其中該連接電極係通過穿透該有機層及該複數個絕緣層中的至少一絕緣層的一第一接觸孔而電性連接至該第一輸出區域。
6. 如申請專利範圍第5項所述之顯示面板，其中該連接電極通過該第一接觸孔連接至一第一輸出電極，且該第一輸出電極係通過穿透該複數個絕緣層中對應的絕緣層的一第二接觸孔連接至該第一輸出區域。
7. 如申請專利範圍第5項所述之顯示面板，其進一步包括：一鈍化層，設置在該有機層上且與該接觸電極重疊。
8. 如申請專利範圍第7項所述之顯示面板，其中該發光元件的一電極通過穿透該鈍化層的一第三接觸孔連接至該連接電極。
9. 如申請專利範圍第7項所述之顯示面板，其中該鈍化層設置在該訊號線的該部分上。
10. 如申請專利範圍第1項所述之顯示面板，其中該複數個絕緣層包括：一第一絕緣層，其實質上覆蓋該第一薄膜電晶體的該矽半導體圖案的上表面；一第二絕緣層，設置在該第一絕緣層上，並實質上覆蓋該第一閘極的上表面和側表面；一第三絕緣層，設置在該第二絕緣層上，並實質上覆蓋該第二閘極的上表面和側表面；以及一第四絕緣層，設置在該第三絕緣層上，並且實質上覆蓋該第二薄膜電晶體的該氧化物半導體圖案的上表面。
11. 如申請專利範圍第10項所述之顯示面板，其進一步包括：一上電極，設置在該第二絕緣層與該第三絕緣層之間並與該第一閘極重疊。
12. 如申請專利範圍第11項所述之顯示面板，其中該上電極及該第二閘極係設置在彼此相同的層上。
13. 如申請專利範圍第11項所述之顯示面板，其中該上電極係電性連接至一電容的一電極。
14. 如申請專利範圍第1項所述之顯示面板，其中該至少一無機層包括複數個氧化矽層以及與該複數個氧化矽層交替設置的複 數個氮化矽層。
15. 如申請專利範圍第1項所述之顯示面板，其中該開口係由在該至少一無機層及該複數個絕緣層中形成的複數個傾斜面所定義，且該複數個傾斜面中的每一個係定義有一階梯。
16. 如申請專利範圍第15項所述之顯示面板，該至少一無機層的一頂表面的一部份係從該複數個絕緣層暴露出。
17. 如申請專利範圍第16項所述之顯示面板，該至少一無機層的該頂表面的該部分係與該有機層直接接觸。
18. 如申請專利範圍第1項所述之顯示面板，其中該第二薄膜電晶體進一步包含與該第二輸入區域重疊的一第二輸入電極，以及與該第二輸出區域重疊的一第二輸出電極。
19. 如申請專利範圍第1項所述之顯示面板，其中該訊號線的另一部分係與該第一區域重疊且設置在該複數個絕緣層中兩相鄰的絕緣層之間。
20. 如申請專利範圍第19項所述之顯示面板，其中該訊號線的該另一部分係設置在與該第一閘極或該第二閘極設置於其上的層的相同的層上。