TWI839101B

TWI839101B - 韌體的更新方法

Info

Publication number: TWI839101B
Application number: TW112103837A
Authority: TW
Inventors: 孫政葦
Original assignee: 神雲科技股份有限公司
Priority date: 2023-02-03
Filing date: 2023-02-03
Publication date: 2024-04-11

Abstract

一種韌體的更新方法包含：在一電腦系統上電之後，一第一複雜可程式邏輯裝置啟動且在偵測該電腦系統的一待機電源正常時，改變對應的一電力開啟重置信號的邏輯值；一基板管理控制器及一基本輸入輸出系統都接收到該電力開啟重置信號的邏輯值被改變而啟動；該基板管理控制器偵測到該電腦系統的一中央處理器啟動之後，改變該第一複雜可程式邏輯裝置的一暫存器的一第一位元的邏輯值；當該第一複雜可程式邏輯裝置偵測到該暫存器的該第一位元的邏輯值被改變之後，將一韌體程式碼更新至一第二複雜可程式邏輯裝置的一快閃記憶體。

Description

韌體的更新方法

本發明是有關於一種更新方法，特別是指一種用於伺服器的主板、背板、基本輸入輸出系統、及基板管理控制器的韌體的更新方法。

現有的伺服器無論是作為運算節點、儲存節點、或網路節點通常包含一主板、與該主板連接的多個背板、設置在每一該背板的一複雜可程式邏輯裝置(CPLD)、及設置在該主板的一基本輸入輸出系統(BIOS)與一基板管理控制器(Baseboard management controller，BMC)。每一該複雜可程式邏輯裝置包括一快閃記憶體，以儲存該複雜可程式邏輯裝置所執行的一韌體。當其中一個該韌體需要被更新時，現有的作法是藉由該主板上的該基板管理控制器作為主控者，以主導與控制該韌體的程式碼更新，並在將程式碼寫入該快閃記憶體之後，通知該基本輸入輸出系統控制設置在該主板的一電源單元重新啟動，使得在該主板的一主電源，及在每一該背板接收該主電源以輸出的一背板電源都暫時斷電而重新上電，而完成整個更新程序。然而，對於設置在每一該背板的該複雜可程式邏輯裝置的韌體更新，是否具有其他更具彈性的更新方法便成為一個待解決的問題。

因此，本發明的目的，即在提供一種更具彈性的韌體的更新方法。

於是，本發明提供一種韌體的更新方法，適用於一電腦系統，該電腦系統包含一主板、一背板、設置在該主板的一基板管理控制器(BMC)與一第一複雜可程式邏輯裝置(CPLD)與一基本輸入輸出系統(BIOS)、及設置在該背板的一第二複雜可程式邏輯裝置，該第二複雜可程式邏輯裝置包括一快閃記憶體。該韌體的更新方法包含步驟(A)~(D)。

於步驟(A)，藉由該電腦系統上電之後，該第一複雜可程式邏輯裝置啟動且在偵測該電腦系統的一待機(Standby)電源正常時，改變對應的一電力開啟重置(Power-on reset)信號的邏輯值。

於步驟(B)，該基板管理控制器及該基本輸入輸出系統都接收該電力開啟重置信號，且在該電力開啟重置信號的邏輯值被改變之後而啟動。

於步驟(C)，在該電腦系統的一電源開機鈕被按壓之後，該基板管理控制器偵測到該電腦系統的一中央處理器(CPU)啟動，且該基板管理控制器要更新該第二複雜可程式邏輯裝置的韌體時，該基板管理控制器改變該第一複雜可程式邏輯裝置的一暫存器的一第一位元的邏輯值。

於步驟(D)，當該第一複雜可程式邏輯裝置偵測到該暫存器的該第一位元的邏輯值被改變之後，將來自該基板管理控制器的一韌體程式碼解碼並比對後更新至該第二複雜可程式邏輯裝置的該快閃記憶體。

在一些實施態樣中，其中，在步驟(D)中，該第一複雜可程式邏輯裝置是在該中央處理器開始執行一ACM/VCM階段之前就完成該韌體程式碼的更新。

在一些實施態樣中，該韌體的更新方法還包含在步驟(D)之後的步驟(E)及(F)，該第一複雜可程式邏輯裝置包括另一快閃記憶體。其中，在步驟(E)中，在該中央處理器開始執行該ACM/VCM階段之後且執行一UEFI階段時，且當該基板管理控制器要更新第一複雜可程式邏輯裝置的韌體時，該基板管理控制器改變該第一複雜可程式邏輯裝置的該暫存器的一第二位元的邏輯值。

在步驟(F)中，當該第一複雜可程式邏輯裝置偵測到該暫存器的該第二位元的邏輯值被改變之後，將來自該基板管理控制器的另一韌體程式碼解碼並比對後更新至該第一複雜可程式邏輯裝置的該快閃記憶體。

在一些實施態樣中，該電腦系統還包含一晶片組，該基本輸入輸出系統包括另一快閃記憶體。其中，在步驟(E)中，在該中央處理器開始執行該ACM/VCM階段之後且執行該UEFI階段時，且當該晶片組要更新該基本輸入輸出系統的韌體時，該晶片組改變該第一複雜可程式邏輯裝置的該暫存器的一第三位元的邏輯值。

在步驟(F)中，當該第一複雜可程式邏輯裝置偵測到該暫存器的該第三位元的邏輯值被改變之後，將來自該晶片組的另一韌體程式碼解碼並比對後更新至該基本輸入輸出系統的該快閃記憶體。

在一些實施態樣中，該基板管理控制器包括另一快閃記憶體。其中，在步驟(E)中，在該中央處理器開始執行該ACM/VCM階段之後且執行該UEFI階段時，且當該基板管理控制器要更新該基板管理控制器的韌體時，該基板管理控制器改變該第一複雜可程式邏輯裝置的該暫存器的一第四位元的邏輯值。

在步驟(F)中，當該第一複雜可程式邏輯裝置偵測到該暫存器的該第四位元的邏輯值被改變之後，將來自該基板管理控制器的另一韌體程式碼解碼並比對後更新至該基板管理控制器的該快閃記憶體。

在一些實施態樣中，其中，在步驟(D)中，該第一複雜可程式邏輯將該韌體程式碼更新至該第二複雜可程式邏輯裝置的該快閃記憶體之後，改變該暫存器的該第一位元的邏輯值。

在步驟(F)，該第一複雜可程式邏輯裝置將該另一韌體程式碼更新至該第一複雜可程式邏輯裝置的該快閃記憶體、該基本輸入輸出系統的該快閃記憶體、或該基板管理控制器的該快閃記憶體之後，改變該暫存器所對應的該第二位元、該第三位元、或該第四位元的邏輯值。

在一些實施態樣中，該韌體的更新方法還包含在步驟(F)之後的步驟(G)，該電腦系統還包含設置在該背板的一穩壓器及一開關元件。其中，在步驟(G)中，該基板管理控制器判斷該第一複雜可程式邏輯裝置的該暫存器的該第一位元的邏輯值符合一預設變化條件時，將一重啟信號傳送至該開關元件，以控制該開關元件由開啟轉變為關閉再轉變為開啟，使得該穩壓器所輸出的一背板電源經由該開關元件而重新提供至該第二複雜可程式邏輯裝置。該預設變化條件指示出該第二複雜可程式邏輯裝置的該快閃記憶體的該韌體程式碼已被更新。

在另一些實施態樣中，該韌體的更新方法還包含在步驟(F)之後的步驟(G)，該電腦系統還包含設置在該背板的一穩壓器及一開關元件。其中，在步驟(G)中，該基板管理控制器判斷該第一複雜可程式邏輯裝置的該暫存器的該第一位元的邏輯值符合一預設變化條件時，改變該暫存器的一第五位元的邏輯值，當該第一複雜可程式邏輯裝置判斷該暫存器的該第五位元的邏輯值改變時，將一重啟信號傳送至該開關元件，以控制該開關元件由開啟轉變為關閉再轉變為開啟，使得該穩壓器所輸出的一背板電源經由該開關元件而重新提供至該第二複雜可程式邏輯裝置。該預設變化條件指示出該第二複雜可程式邏輯裝置的該快閃記憶體的該韌體程式碼已被更新。

本發明的功效在於：藉由設置在該主板的該第一複雜可程式邏輯裝置啟動之後，再待該基板管理控制器與該基本輸入輸出系統，及該中央處理器依序啟動之後，該第一複雜可程式邏輯裝置在判斷出該暫存器的該第一位元的邏輯值被該基板管理控制器改變時，將該韌體程式碼更新至設置在該背板的該第二複雜可程式邏輯裝置的該快閃記憶體，而能夠實現另一種對於設置在該背板的複雜可程式邏輯裝置的韌體更新方法。

1:主板

11:第一複雜可程式邏輯裝置

111:暫存器

12、14、16、22:快閃記憶體

13:基板管理控制器

15:基本輸入輸出系統

18:晶片組

19:中央處理器

2:背板

21:第二複雜可程式邏輯裝置

23:開關元件

24:穩壓器

S1~S7:步驟

本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一方塊圖，說明本發明韌體的更新方法所適用的一電腦系統；及圖2是一流程圖，說明本發明韌體的更新方法的一實施例。

在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖1，本發明韌體的更新方法之一實施例，適用於一電腦系統，該電腦系統包含一主板1、一背板2、設置在該主板1的一基板管理控制器(BMC)13與一第一複雜可程式邏輯裝置(CPLD)11、及設置在該背板2的一第二複雜可程式邏輯裝置21與一穩壓器(Voltage regulator)24與一開關元件23。該電腦系統例如是一伺服器，並還包含設置在該主板1的一中央處理器(CPU)19、一晶片組(PCH)18、一基本輸入輸出系統(BIOS)15、與一電源供應器(圖未示)，該基本輸入輸出系統15包括一快閃記憶體16，以用於儲存所要執行的韌體。該開關元件23例如是一繼電器(Relay)。

該第一複雜可程式化邏輯裝置11是作為一RoT(Root of trust)晶片，並支援英特爾(Intel)公司所制定的平台韌體保護與恢復(Platform firmware resilience，PFR)功能。該第一複雜可程式邏輯裝置11、該基板管理控制器13、及該第二複雜可程式邏輯裝置21分別包括三個快閃記憶體12、14、22。該等快閃記憶體12、14、22分別用於儲存該第一複雜可程式邏輯裝置11、該基板管理控制器13、及該第二複雜可程式邏輯裝置21的韌體，且能夠整合設置於該第一複雜可程式邏輯裝置11、該基板管理控制器13、及該第二複雜可程式邏輯裝置21之內，或外掛設置於該第一複雜可程式邏輯裝置11、該基板管理控制器13、及該第二複雜可程式邏輯裝置21之外。此外，該電腦系統也可以還包含與該主板1的用途相同的其他一個或多個主板，及設置在這些主板的對應元件，且也可以還包含與該背板2的用途相同的其他一個或多個背板。該晶片組18也可以與該中央處理器19整合為一系統單晶片(SOC)。

參閱圖1與圖2，該韌體的更新方法包含步驟S1~S7。

於步驟S1，該電腦系統上電之後，也就是該電源供應器與一插座形成電連接而獲得一市電之後，該電源供應器輸出一第一待機(Standby)電源，使得該第一複雜可程式邏輯裝置11以該第一待機電源為電力而啟動。該第一複雜可程式邏輯裝置11在偵測該電源供應器的一第二待機電源正常時，改變對應的一電力開啟重置(Power-on reset)信號的邏輯值，例如由邏輯0改為邏輯1。接著，執行步驟S2。

於步驟S2，該基板管理控制器13及該基本輸入輸出系統15都是以該第二待機電源為電力，並都接收該電力開啟重置信號，且在該電力開啟重置信號的邏輯值被改變之後而啟動。也就是說，例如當該電力開啟重置信號的邏輯值由邏輯0改為邏輯1時，表示該電源供應器所輸出的該第二待機電源已符合預期的大小範圍，使得該基板管理控制器13及該基本輸入輸出系統15能夠正常啟動。接著，執行步驟S3。

於步驟S3，在該電腦系統的一電源開機鈕被按壓之後，該電源供應器輸出一主電源，該中央處理器19是以該主電源為電力。該穩壓器24將該主電源轉換電壓大小且穩壓後輸出為一背板電源，該第二複雜可程式邏輯裝置21是以該背板電源為電力。當該基板管理控制器13藉由一預定的信號偵測到該中央處理器19啟動時，且當該基板管理控制器13要更新該第二複雜可程式邏輯裝置21的韌體時，該基板管理控制器13經由一積體匯流排電路(I2C)介面改變該第一複雜可程式邏輯裝置11的一暫存器111的一第一位元的邏輯值，例如由邏輯0改為邏輯1，且經由該積體匯流排電路(I2C)介面將要更新且來自該晶片組(PCH)18的一韌體程式碼傳送至該第一複雜可程式邏輯裝置11。該暫存器111例如被稱為mailbox。該主電源包含多個不同大小的直流電壓，如1伏特、1.2伏特、1.5伏特等多個直流電壓。接著，執行步驟S4。

於步驟S4，當該第一複雜可程式邏輯裝置11偵測到該暫存器111的該第一位元的邏輯值被改變之後，例如偵測到是邏輯1 時，經由另一積體匯流排電路介面將來自該基板管理控制器13的該韌體程式碼解碼並比對後更新至該第二複雜可程式邏輯裝置21的該快閃記憶體22。也就是說，該第一複雜可程式邏輯裝置11將來自該基板管理控制器13的資料(包含該韌體程式碼)解碼，並與自身內部暫存器對應的位元作比對以執行錯誤更正碼的驗證。該第一複雜可程式邏輯在對該快閃記憶體22更新之後，改變該暫存器111的該第一位元的邏輯值，例如由邏輯1改回邏輯0。接著，執行步驟S5。

於步驟S5，在該中央處理器19開始執行一ACM/VCM階段(ACM的全名是Authenticated code module，VCM的全名是Vendor code module)之後且執行一UEFI階段(UEFI的全名是Unified extensible firmware interface)時，且當該基板管理控制器13要更新第一複雜可程式邏輯裝置11或該基板管理控制器13的韌體或該晶片組18要更新該基本輸入輸出系統15的韌體時，該基板管理控制器13改變該第一複雜可程式邏輯裝置11的該暫存器111所分別對應的一第二位元或一第四位元的邏輯值或該晶片組18改變該暫存器111的一第三位元的邏輯值，例如由邏輯0改為邏輯1，且經由該積體匯流排電路(I2C)介面將要更新且來自該晶片組18的另一韌體程式碼傳送至該第一複雜可程式邏輯裝置11。該ACM/VCM階段是Intel公司所定義且關於該基本輸入輸出系統(BIOS)15的安全性驗證階段，也就是說，該中央處理器19是在該基本輸入輸出系統(BIOS)15的安全性驗證成功後才會執行該基本輸入輸出系統(BIOS)15的內容。該UEFI階段是指開機後該中央處理器19執行開機程序到UEFI Shell，而表示開機完成。接著，執行步驟S6。另外要特別補充說明的是：該基板管理控制器13能夠藉由與該中央處理器19之間電連接的信號，獲知該中央處理器19是否執行至該ACM/VCM階段或該UEFI階段。

於步驟S6，當該第一複雜可程式邏輯裝置11偵測到該暫存器111的該第二位元、該第三位元、或該第四位元的邏輯值被改變之後例如偵測到是邏輯1時，將來自該基板管理控制器13且對應的該另一韌體程式碼解碼並比對後更新至該第一複雜可程式邏輯裝置11的該快閃記憶體12、該基本輸入輸出系統15的該快閃記憶體16、或該基板管理控制器13的該快閃記憶體14。該第一複雜可程式邏輯在對該快閃記憶體12、該基本輸入輸出系統15的該快閃記憶體16、或該快閃記憶體14更新之後，對應改變該暫存器111的該第二位元、該第三位元、或該第四位元的邏輯值，例如由邏輯1改回邏輯0。接著，執行步驟S7。

於步驟S7，當該基板管理控制器13判斷該第一複雜可程式邏輯裝置11的該暫存器111的該第一位元的邏輯值符合一預設變化條件時，例如是由邏輯1改為邏輯0時，也就是該預設變化條件會指示出該第二複雜可程式邏輯裝置21的該快閃記憶體22的該韌體程式碼已被更新時，該基板管理控制器13將一重啟信號傳送至該開關元件23，以控制該開關元件23由原本的開啟轉變為關閉再轉變為開啟，使得該穩壓器24所輸出的該背板電源經由該開關元件23而重新提供至該第二複雜可程式邏輯裝置21，以達到重新啟動該第二複雜可程式邏輯裝置21的效果。而當該基板管理控制器13判斷該第一複雜可程式邏輯裝置11的該暫存器111的該第二位元至該第四位元之其中任一者的邏輯值符合該預設變化條件時，也就是該預設變化條件會指示出該第一複雜可程式邏輯裝置11的該快閃記憶體12、該基本輸入輸出系統15的該快閃記憶體16、或該基板管理控制器13的該快閃記憶體14的該韌體程式碼已被更新時，該基板管理控制器13將其他對應的一重啟信號傳送至該電源供應器，使得該電源供應器所輸出的該主電源(或其他對應的電源)重新提供至該第一複雜可程式邏輯裝置11、該基本輸入輸出系統15、或該基板管理控制器13，以達到重新啟動的效果。

另外要補充說明的是：在其他的實施例中，該基板管理控制器13也可以是在判斷該第一複雜可程式邏輯裝置11的該暫存器111的該第一位元的邏輯值符合該預設變化條件時，改變該暫存器111的一第五位元的邏輯值。使得當該第一複雜可程式邏輯裝置11判斷該暫存器111的該第五位元的邏輯值改變時，將該重啟信號傳送至該開關元件23，以控制該開關元件23由原本的開啟轉變為關閉再轉變為開啟，使得該穩壓器24所輸出的該背板電源經由該開關元件23而重新提供至該第二複雜可程式邏輯裝置21。同樣地，該基板管理控制器13也可以是在判斷該第一複雜可程式邏輯裝置11的該暫存器111的該第二位元至該第四位元之其中任一者的邏輯值符合該預設變化條件時，也就是該預設變化條件會指示出該第一複雜可程式邏輯裝置11的該快閃記憶體12、該基本輸入輸出系統15的該快閃記憶體16、或該基板管理控制器13的該快閃記憶體14的該韌體程式碼已被更新時，改變該暫存器111的該第五位元的邏輯值。使得當該第一複雜可程式邏輯裝置11判斷該暫存器111的該第五位元的邏輯值改變時，將該重啟信號傳送至該電源供應器，使得該電源供應器所輸出的該主電源(或其他對應的電源)重新提供至該第一複雜可程式邏輯裝置11、該基本輸入輸出系統15、或該基板管理控制器13。

綜上所述，藉由設置在該主板1的該第一複雜可程式邏輯裝置11啟動之後，再待該基板管理控制器13與該基本輸入輸出系統15，及該中央處理器19依序啟動之後，該第一複雜可程式邏輯裝置11在判斷出該暫存器111的該第一位元至該第四位元之其中任一者的邏輯值被該基板管理控制器13改變時，將對應的該韌體程式碼更新至設置在該背板2的該第二複雜可程式邏輯裝置21的該快閃記憶體22、設置在主板1的該第一複雜可程式邏輯裝置11的該快閃記憶體12、設置在主板1的該基本輸入輸出系統15的該快閃記憶體16、或設置在主板1的該基板管理控制器13的該快閃記憶體14，而能夠實現一種更具彈性且僅需要重新啟動背板2上的元件而不需要重新啟動主板1上的元件的韌體更新方法。此外，不論該電腦系統包含單一個或多個該主板1，及單一個或多個該背板2，都能夠獨立地對任何一個該背板2上的該第二複雜可程式邏輯裝置21進行韌體更新與重新啟動而不影響其他主板或背板上的元件運作，故確實能達成本發明的目的。

惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。

S1~S7:步驟

Claims

一種韌體的更新方法，適用於一電腦系統，該電腦系統包含一主板、一背板、設置在該主板的一基板管理控制器(BMC)與一第一複雜可程式邏輯裝置(CPLD)與一基本輸入輸出系統(BIOS)、及設置在該背板的一第二複雜可程式邏輯裝置，該第二複雜可程式邏輯裝置包括一快閃記憶體，該韌體的更新方法包含：(A)藉由該電腦系統上電之後，該第一複雜可程式邏輯裝置啟動且在偵測該電腦系統的一待機(Standby)電源正常時，改變對應的一電力開啟重置(Power-on reset)信號的邏輯值；(B)該基板管理控制器及該基本輸入輸出系統都接收該電力開啟重置信號，且在該電力開啟重置信號的邏輯值被改變之後而啟動；(C)在該電腦系統的一電源開機鈕被按壓之後，該基板管理控制器偵測到該電腦系統的一中央處理器(CPU)啟動，且該基板管理控制器要更新該第二複雜可程式邏輯裝置的韌體時，該基板管理控制器改變該第一複雜可程式邏輯裝置的一暫存器的一第一位元的邏輯值；及(D)當該第一複雜可程式邏輯裝置偵測到該暫存器的該第一位元的邏輯值被改變之後，將來自該基板管理控制器的一韌體程式碼解碼並比對後更新至該第二複雜可程式邏輯裝置的該快閃記憶體。
如請求項1所述的韌體的更新方法，其中，在步驟(D)中，該第一複雜可程式邏輯裝置是在該中央處理器開始執行一ACM/VCM(Authenticated code module/Vendor code module)階段之前就完成該韌體程式碼的更新。
如請求項2所述的韌體的更新方法，還包含在步驟(D)之後的步驟(E)及(F)，該第一複雜可程式邏輯裝置包括另一快閃記憶體，其中，在步驟(E)中，在該中央處理器開始執行該ACM/VCM階段之後且執行一UEFI(Unified extensible firmware interface)階段時，且當該基板管理控制器要更新第一複雜可程式邏輯裝置的韌體時，該基板管理控制器改變該第一複雜可程式邏輯裝置的該暫存器的一第二位元的邏輯值，及在步驟(F)中，當該第一複雜可程式邏輯裝置偵測到該暫存器的該第二位元的邏輯值被改變之後，將來自該基板管理控制器的另一韌體程式碼解碼並比對後更新至該第一複雜可程式邏輯裝置的該快閃記憶體。
如請求項3所述的韌體的更新方法，該電腦系統還包含一晶片組，該基本輸入輸出系統包括另一快閃記憶體，其中，在步驟(E)中，在該中央處理器開始執行該ACM/VCM階段之後且執行該UEFI階段時，且當該晶片組要更新該基本輸入輸出系統的韌體時，該晶片組改變該第一複雜可程式邏輯裝置的該暫存器的一第三位元的邏輯值，及在步驟(F)中，當該第一複雜可程式邏輯裝置偵測到該暫存器的該第三位元的邏輯值被改變之後，將來自該晶片組的另一韌體程式碼解碼並比對後更新至該基本輸入輸出系統的該快閃記憶體。
如請求項4所述的韌體的更新方法，該基板管理控制器包括另一快閃記憶體，其中，在步驟(E)中，在該中央處理器開始執行該ACM/VCM階段之後且執行該UEFI階段時，且當該基板管理控制器要更新該基板管理控制器的韌體時，該基板管理控制器改變該第一複雜可程式邏輯裝置的該暫存器的一第四位元的邏輯值，及在步驟(F)中，當該第一複雜可程式邏輯裝置偵測到該暫存器的該第四位元的邏輯值被改變之後，將來自該基板管理控制器的另一韌體程式碼解碼並比對後更新至該基板管理控制器的該快閃記憶體。
如請求項5所述的韌體的更新方法，其中，在步驟(D)中，該第一複雜可程式邏輯裝置將該韌體程式碼更新至該第二複雜可程式邏輯裝置的該快閃記憶體之後，改變該暫存器的該第一位元的邏輯值，在步驟(F)，該第一複雜可程式邏輯裝置將該另一韌體程式碼更新至該第一複雜可程式邏輯裝置的該快閃記憶體、該基本輸入輸出系統的該快閃記憶體、或該基板管理控制器的該快閃記憶體之後，改變該暫存器所對應的該第二位元、該第三位元、或該第四位元的邏輯值。
如請求項6所述的韌體的更新方法，還包含在步驟(F)之後的步驟(G)，該電腦系統還包含設置在該背板的一穩壓器及一開關元件，其中，在步驟(G)中，該基板管理控制器判斷該第一複雜可程式邏輯裝置的該暫存器的該第一位元的邏輯值符合一預設變化條件時，將一重啟信號傳送至該開關元件，以控制該開關元件由開啟轉變為關閉再轉變為開啟，使得該穩壓器所輸出的一背板電源經由該開關元件而重新提供至該第二複雜可程式邏輯裝置，該預設變化條件指示出該第二複雜可程式邏輯裝置的該快閃記憶體的該韌體程式碼已被更新。
如請求項6所述的韌體的更新方法，還包含在步驟(F)之後的步驟(G)，該電腦系統還包含設置在該背板的一穩壓器及一開關元件，其中，在步驟(G)中，該基板管理控制器判斷該第一複雜可程式邏輯裝置的該暫存器的該第一位元的邏輯值符合一預設變化條件時，改變該暫存器的一第五位元的邏輯值，當該第一複雜可程式邏輯裝置判斷該暫存器的該第五位元的邏輯值改變時，將一重啟信號傳送至該開關元件，以控制該開關元件由開啟轉變為關閉再轉變為開啟，使得該穩壓器所輸出的一背板電源經由該開關元件而重新提供至該第二複雜可程式邏輯裝置，該預設變化條件指示出該第二複雜可程式邏輯裝置的該快閃記憶體的該韌體程式碼已被更新。