TWI837991B - 半導體結構及其形成方法 - Google Patents
半導體結構及其形成方法 Download PDFInfo
- Publication number
- TWI837991B TWI837991B TW111146734A TW111146734A TWI837991B TW I837991 B TWI837991 B TW I837991B TW 111146734 A TW111146734 A TW 111146734A TW 111146734 A TW111146734 A TW 111146734A TW I837991 B TWI837991 B TW I837991B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- continuous
- dielectric
- tin
- oxide compound
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims description 91
- 239000000463 material Substances 0.000 claims abstract description 179
- 150000001875 compounds Chemical class 0.000 claims abstract description 76
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 230000005669 field effect Effects 0.000 claims abstract description 34
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 16
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 16
- 229910052708 sodium Inorganic materials 0.000 claims abstract description 16
- 229910052717 sulfur Inorganic materials 0.000 claims abstract description 16
- 229910052718 tin Inorganic materials 0.000 claims description 66
- 229910045601 alloy Inorganic materials 0.000 claims description 50
- 239000000956 alloy Substances 0.000 claims description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 230000001590 oxidative effect Effects 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 16
- 229910001887 tin oxide Inorganic materials 0.000 claims description 16
- 239000011734 sodium Substances 0.000 claims description 15
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 5
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052792 caesium Inorganic materials 0.000 claims description 5
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 239000011593 sulfur Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 674
- 229910052751 metal Inorganic materials 0.000 description 113
- 239000002184 metal Substances 0.000 description 113
- 229910001092 metal group alloy Inorganic materials 0.000 description 89
- 239000003989 dielectric material Substances 0.000 description 84
- 230000008569 process Effects 0.000 description 75
- 229910044991 metal oxide Inorganic materials 0.000 description 74
- 150000004706 metal oxides Chemical class 0.000 description 74
- 239000007772 electrode material Substances 0.000 description 52
- 230000003647 oxidation Effects 0.000 description 36
- 238000007254 oxidation reaction Methods 0.000 description 36
- 229920002120 photoresistant polymer Polymers 0.000 description 32
- 238000011049 filling Methods 0.000 description 28
- 239000004020 conductor Substances 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 25
- 238000005530 etching Methods 0.000 description 21
- 239000000203 mixture Substances 0.000 description 20
- 239000010409 thin film Substances 0.000 description 20
- 239000011810 insulating material Substances 0.000 description 16
- 239000000126 substance Substances 0.000 description 16
- 239000007769 metal material Substances 0.000 description 15
- 239000005368 silicate glass Substances 0.000 description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 13
- 238000000151 deposition Methods 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 229910005898 GeSn Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000002244 precipitate Substances 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 229910000927 Ge alloy Inorganic materials 0.000 description 7
- IWTIUUVUEKAHRM-UHFFFAOYSA-N germanium tin Chemical compound [Ge].[Sn] IWTIUUVUEKAHRM-UHFFFAOYSA-N 0.000 description 7
- 238000004380 ashing Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 125000004430 oxygen atom Chemical group O* 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000009466 transformation Effects 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- KIZQNNOULOCVDM-UHFFFAOYSA-M 2-hydroxyethyl(trimethyl)azanium;hydroxide Chemical compound [OH-].C[N+](C)(C)CCO KIZQNNOULOCVDM-UHFFFAOYSA-M 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 2
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- KAJBHOLJPAFYGK-UHFFFAOYSA-N [Sn].[Ge].[Si] Chemical compound [Sn].[Ge].[Si] KAJBHOLJPAFYGK-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- QLOAVXSYZAJECW-UHFFFAOYSA-N methane;molecular fluorine Chemical compound C.FF QLOAVXSYZAJECW-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- -1 silicon carbide nitride Chemical class 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/10—Phase change RAM [PCRAM, PRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一種場效電晶體可包括主動層,所述主動層包含由至少
兩種原子元素構成的氧化物化合物材料,所述至少兩種原子元素包括為錫的第一元素及選自鍺、矽、磷、硫、氟、鈦、銫及鈉的第二元素,且所述主動層位於基底之上。所述場效電晶體可更包括:閘極介電質,位於主動層上;閘極電極,位於閘極介電質上;以及源極接觸結構及汲極接觸結構,與主動層的相應部分接觸。氧化物化合物材料可包括至少鍺及錫。氧化物化合物半導體材料可被用作後段製程結構中的p型半導體材料。
Description
本發明實施例是有關於一種半導體結構及其形成方法。
由於由氧化物半導體製成的電晶體可在低溫下處理且因此不會損壞先前製作的裝置,因此由氧化物半導體製成的電晶體對於後段製程(back-end-of-line,BEOL)整合而言是一個頗具吸引力的選項。舉例而言,製作條件及技術不會損壞先前製作的前段製程(front-end-of-line,FEOL)裝置及中段製程(middle end-of-line,MEOL)裝置。
本發明實施例提供一種半導體結構,包括第一場效電晶體。所述第一場效電晶體包括:層,包含由至少兩種原子元素構成的氧化物化合物材料,所述至少兩種原子元素包括為錫的第一元素及選自鍺、矽、磷、硫、氟、鈦、銫及鈉的第二元素,且所述層位於基底之上;閘極介電質,位於包含所述氧化物化合物材
料的所述層上;閘極電極,位於所述閘極介電質上;以及源極接觸結構及汲極接觸結構,與包含所述氧化物化合物材料的所述層的相應部分接觸。
本發明實施例提供一種半導體結構,包括第一場效電晶體。所述第一場效電晶體包括:閘極電極,位於基底之上;閘極介電質,位於所述閘極電極的頂表面或底表面上;層,包含由至少兩種原子元素構成的氧化物化合物材料,所述至少兩種原子元素包括為錫的第一元素及選自鍺、矽、磷、硫、氟、鈦、銫及鈉的第二元素,且所述層與所述閘極介電質接觸;以及源極接觸結構及汲極接觸結構,與包含所述氧化物化合物材料的所述層的相應部分接觸。
本發明實施例提供一種形成半導體結構的方法。所述形成半導體結構的方法包括:形成合金層,所述合金層包含位於基底之上的至少兩種原子元素,所述至少兩種原子元素包括為錫的第一元素及選自鍺、矽、磷、硫、氟、鈦、銫及鈉的第二元素;藉由對所述合金層進行氧化來形成由所述至少兩種原子元素構成的氧化物化合物材料;將所述氧化物化合物材料圖案化成主動層;以及在形成所述合金層之前或形成所述主動層之後,形成包括閘極介電質及閘極電極的閘極堆疊,其中在形成所述閘極介電質及所述主動層時,所述閘極介電質與所述主動層接觸。
8:基底
9:半導體材料層
10:閘極介電質/閘極堆疊
10L:連續閘極介電材料層
12:閘極接觸通孔結構
15:閘極電極/閘極堆疊
15L:連續閘極電極材料層
20:主動區域/二元金屬氧化物主動層/支柱結構/主動層/層
20L:連續二元金屬氧化物層
22:氧化錫層/氧化錫主動層/支柱結構/主動層/層
22L:連續氧化錫層
24:三元金屬氧化物主動層/支柱結構/主動層/層
24L:連續三元金屬氧化物層
30:閘極介電質/閘極介電層
30L:連續閘極介電材料層
35:閘極電極
35L:連續閘極電極材料層/閘極電極材料層
40:介電材料層/介電層
43:犧牲基質層
51:源極腔/腔
52:源極電極/源極接觸結構/金屬結構/支柱結構
52L:源極電極材料層
53:源極金屬襯墊
54:源極金屬填充材料部分
55:介電間隔件板
56:汲極電極/金屬結構/汲極接觸結構
56L:汲極電極材料層
57:汲極金屬襯墊
58:汲極金屬填充材料部分
59:汲極腔/腔
100:記憶體區
110:緩衝層
120L:連續二元金屬合金層/合金層
122:錫沈澱物
122L:錫層
124L:連續三元金屬合金層/合金層
126:第一電極
128:金屬晶種層
136L:連續氧化矽層
140:合成反鐵磁體(SAF)結構
146:隧道障壁層
148:自由磁化層
150:記憶胞
158:第二電極
200:邏輯區
601:接觸層階介電層/第一介電層/介電材料層/介電層/下部層階介電層
610:第一內連層階介電層/介電材料層/介電層/下部層階介電層
612:金屬內連結構
613:裝置接觸通孔結構/金屬內連結構/下部層階金屬內連結構
618:第一金屬線結構/金屬內連結構/下部層階金屬內連結構
630:第二內連層階介電層/介電材料層/介電層/下部層階介電層
632:背側電極接觸通孔結構/第二金屬通孔結構/金屬內連結構/金屬結構
633:第一金屬通孔結構/金屬內連結構/下部層階金屬內連結構
635:絕緣材料層/絕緣層/介電材料層
636:蝕刻終止介電層
637:第三線層階介電層
638:第二金屬線結構/金屬內連結構/下部層階金屬內連結構
639:第三金屬線結構/金屬內連結構
640:第四內連層階介電層
648:第四金屬線
650:第五內連層階介電層
652:第四金屬通孔結構
658:第五金屬線結構
700:CMOS電路系統
701:場效電晶體
720:淺溝渠隔離結構
733:源極電極
735:半導體通道
738:汲極電極
743:源極側金屬-半導體合金區
748:汲極側金屬-半導體合金區
750:閘極結構
753:閘極介電層
754:閘極電極
756:介電閘極間隔件
758:閘極頂蓋介電質
4110、4120、4130、4140:步驟
B-B’、C-C’:垂直面
hd1:第一水平方向
hd2:第二水平方向
結合附圖閱讀以下詳細說明,會最佳地理解本揭露的態樣。應注意,根據行業中的標準慣例,各種特徵並非按比例繪製。事實上,為使論述清晰起見,可任意增大或減小各種特徵的尺寸。
圖1是根據本揭露實施例的在形成互補金屬氧化物半導體(complementary metal-oxide-semiconductor,CMOS)電晶體、形成於下部層階介電層中的第一金屬內連結構、絕緣材料層及可選蝕刻終止介電層之後,結構的垂直剖視圖。
圖2A至圖2C是根據本揭露實施例的在形成閘極接觸通孔結構(gate contact via structure)之後,結構的區的第一配置的各種視圖。圖2A是俯視圖,圖2B是沿圖2A及圖2C的垂直面B-B’的垂直剖視圖,且圖2C是沿圖2A及圖2B的垂直面C-C’的垂直剖視圖。
圖3A至圖3C是根據本揭露實施例的在形成連續閘極電極材料層、連續閘極介電材料層及連續二元金屬合金層之後,結構的區的第一配置的各種視圖。圖3A是俯視圖,圖3B是沿圖3A及圖3C的垂直面B-B’的垂直剖視圖,且圖3C是沿圖3A及圖3B的垂直面C-C’的垂直剖視圖。
圖4A至圖4C是根據本揭露實施例的在將連續二元金屬合金層轉變成連續三元金屬氧化物層之後,結構的區的第一配置的各種視圖。圖4A是俯視圖,圖4B是沿圖4A及圖4C的垂直面B-B’的垂直剖視圖,且圖4C是沿圖4A及圖4B的垂直面C-C’的垂直剖視圖。
圖5A至圖5C是根據本揭露實施例的在形成閘極電極、閘極介電質及主動層之後,結構的區的第一配置的各種視圖。圖5A是俯
視圖,圖5B是沿圖5A及圖5C的垂直面B-B’的垂直剖視圖,且圖5C是沿圖5A及圖5B的垂直面C-C’的垂直剖視圖。
圖6A至圖6C是根據本揭露實施例的在形成介電材料層之後,結構的區的第一配置的各種視圖。圖6A是俯視圖,圖6B是沿圖6A及圖6C的垂直面B-B’的垂直剖視圖,且圖6C是沿圖6A及圖6B的垂直面C-C’的垂直剖視圖。
圖7A至圖7C是根據本揭露實施例的在形成源極腔及汲極腔之後,結構的區的第一配置的各種視圖。圖7A是俯視圖,圖7B是沿圖7A及圖7C的垂直面B-B’的垂直剖視圖,且圖7C是沿圖7A及圖7B的垂直面C-C’的垂直剖視圖。
圖8A至圖8C是根據本揭露實施例的在形成源極接觸結構及汲極接觸結構之後,結構的區的第一配置的各種視圖。圖8A是俯視圖,圖8B是沿圖8A及圖8C的垂直面B-B’的垂直剖視圖,且圖8C是沿圖8A及圖8B的垂直面C-C’的垂直剖視圖。
圖9A至圖9C是根據本揭露實施例的在形成連續閘極電極材料層、連續閘極介電材料層、連續二元金屬合金層及離散的錫沈澱物之後,結構的區的第二配置的各種視圖。圖9A是俯視圖,圖9B是沿圖9A及圖9C的垂直面B-B’的垂直剖視圖,且圖9C是沿圖9A及圖9B的垂直面C-C’的垂直剖視圖。
圖10A至圖10C是根據本揭露實施例的在將離散的錫沈澱物轉變成錫層之後,結構的區的第二配置的各種視圖。圖10A是俯視
圖,圖10B是沿圖10A及圖10C的垂直面B-B’的垂直剖視圖,且圖10C是沿圖10A及圖10B的垂直面C-C’的垂直剖視圖。
圖11A至圖11C是根據本揭露實施例的在形成包括連續三元金屬氧化物層及連續氧化錫層的層堆疊之後,結構的區的第二配置的各種視圖。圖11A是俯視圖,圖11B是沿圖11A及圖11C的垂直面B-B’的垂直剖視圖,且圖11C是沿圖11A及圖11B的垂直面C-C’的垂直剖視圖。
圖12A至圖12C是根據本揭露實施例的在形成主動層、閘極介電質、閘極電極、介電材料層、源極接觸結構及汲極接觸結構之後,結構的區的第二配置的各種視圖。圖12A是俯視圖,圖12B是沿圖12A及圖12C的垂直面B-B’的垂直剖視圖,且圖12C是沿圖12A及圖12B的垂直面C-C’的垂直剖視圖。
圖13A至圖13C是根據本揭露實施例的在形成連續閘極電極材料層、連續閘極介電材料層及連續三元金屬合金層之後,結構的區的第三配置的各種視圖。圖13A是俯視圖,圖13B是沿圖13A及圖13C的垂直面B-B’的垂直剖視圖,且圖13C是沿圖13A及圖13B的垂直面C-C’的垂直剖視圖。
圖14A至圖14C是根據本揭露實施例的在將連續三元金屬合金層轉變成連續三元金屬氧化物層之後,結構的區的第三配置的各種視圖。圖14A是俯視圖,圖14B是沿圖14A及圖14C的垂直面B-B’的垂直剖視圖,且圖14C是沿圖14A及圖14B的垂直面C-C’的垂直剖視圖。
圖15A至圖15C是根據本揭露實施例的在形成主動層、閘極介電質、閘極電極、介電材料層、源極接觸結構及汲極接觸結構之後,結構的區的第三配置的各種視圖。圖15A是俯視圖,圖15B是沿圖15A及圖15C的垂直面B-B’的垂直剖視圖,且圖15C是沿圖15A及圖15B的垂直面C-C’的垂直剖視圖。
圖16A至圖16C是根據本揭露實施例的在形成連續閘極電極材料層、連續閘極介電材料層、連續三元金屬合金層及連續氧化矽層之後,結構的區的第四配置的各種視圖。圖16A是俯視圖,圖16B是沿圖16A及圖16C的垂直面B-B’的垂直剖視圖,且圖16C是沿圖16A及圖16B的垂直面C-C’的垂直剖視圖。
圖17A至圖17C是根據本揭露實施例的在藉由矽原子的優先氧化(preferential oxidation)將連續三元金屬合金層轉變成連續三元金屬氧化物層之後,結構的區的第四配置的各種視圖。圖17A是俯視圖,圖17B是沿圖17A及圖17C的垂直面B-B’的垂直剖視圖,且圖17C是沿圖17A及圖17B的垂直面C-C’的垂直剖視圖。
圖18A至圖18C是根據本揭露實施例的在移除連續氧化矽層之後,結構的區的第四配置的各種視圖。圖18A是俯視圖,圖18B是沿圖18A及圖18C的垂直面B-B’的垂直剖視圖,且圖18C是沿圖18A及圖18B的垂直面C-C’的垂直剖視圖。
圖19A至圖19C是根據本揭露實施例的在形成主動層、閘極介電質、閘極電極、介電材料層、源極接觸結構及汲極接觸結構之後,結構的區的第四配置的各種視圖。圖19A是俯視圖,圖19B是
沿圖19A及圖19C的垂直面B-B’的垂直剖視圖,且圖19C是沿圖19A及圖19B的垂直面C-C’的垂直剖視圖。
圖20A至圖20C是根據本揭露實施例的在形成連續閘極電極材料層、連續閘極介電材料層、連續二元金屬合金層及連續氧化矽層之後,結構的區的第五配置的各種視圖。圖20A是俯視圖,圖20B是沿圖20A及圖20C的垂直面B-B’的垂直剖視圖,且圖20C是沿圖20A及圖20B的垂直面C-C’的垂直剖視圖。
圖21A至圖21C是根據本揭露實施例的在將連續二元金屬合金層轉變成連續三元金屬氧化物層之後,結構的區的第五配置的各種視圖。圖21A是俯視圖,圖21B是沿圖21A及圖21C的垂直面B-B’的垂直剖視圖,且圖21C是沿圖21A及圖21B的垂直面C-C’的垂直剖視圖。
圖22A至圖22C是根據本揭露實施例的在移除連續氧化矽層之後,結構的區的第五配置的各種視圖。圖22A是俯視圖,圖22B是沿圖22A及圖22C的垂直面B-B’的垂直剖視圖,且圖22C是沿圖22A及圖22B的垂直面C-C’的垂直剖視圖。
圖23A至圖23C是根據本揭露實施例的在形成主動層、閘極介電質、閘極電極、介電材料層、源極接觸結構及汲極接觸結構之後,結構的區的第五配置的各種視圖。圖23A是俯視圖,圖23B是沿圖23A及圖23C的垂直面B-B’的垂直剖視圖,且圖23C是沿圖23A及圖23B的垂直面C-C’的垂直剖視圖。
圖24A至圖24C是根據本揭露實施例的在形成連續二元金屬合金層之後,結構的區的第六配置的各種視圖。圖24A是俯視圖,圖24B是沿圖24A及圖24C的垂直面B-B’的垂直剖視圖,且圖24C是沿圖24A及圖24B的垂直面C-C’的垂直剖視圖。
圖25A至圖25C是根據本揭露實施例的在將連續二元金屬合金層轉變成連續三元金屬氧化物層之後,結構的區的第六配置的各種視圖。圖25A是俯視圖,圖25B是沿圖25A及圖25C的垂直面B-B’的垂直剖視圖,且圖25C是沿圖25A及圖25B的垂直面C-C’的垂直剖視圖。
圖26A至圖26C是根據本揭露實施例的在形成主動層之後,結構的區的第六配置的各種視圖。圖26A是俯視圖,圖26B是沿圖26A及圖26C的垂直面B-B’的垂直剖視圖,且圖26C是沿圖26A及圖26B的垂直面C-C’的垂直剖視圖。
圖27A至圖27C是根據本揭露實施例的在形成連續閘極介電材料層及閘極電極材料層之後,結構的區的第六配置的各種視圖。圖27A是俯視圖,圖27B是沿圖27A及圖27C的垂直面B-B’的垂直剖視圖,且圖27C是沿圖27A及圖27B的垂直面C-C’的垂直剖視圖。
圖28A至圖28C是根據本揭露實施例的在形成閘極介電質及閘極電極之後,結構的區的第六配置的各種視圖。圖28A是俯視圖,圖28B是沿圖28A及圖28C的垂直面B-B’的垂直剖視圖,且圖28C是沿圖28A及圖28B的垂直面C-C’的垂直剖視圖。
圖29A至圖29C是根據本揭露實施例的在形成介電材料層之後,結構的區的第六配置的各種視圖。圖29A是俯視圖,圖29B是沿圖29A及圖29C的垂直面B-B’的垂直剖視圖,且圖29C是沿圖29A及圖29B的垂直面C-C’的垂直剖視圖。
圖30A至圖30C是根據本揭露實施例的在形成源極腔及汲極腔之後,結構的區的第六配置的各種視圖。圖30A是俯視圖,圖30B是沿圖30A及圖30C的垂直面B-B’的垂直剖視圖,且圖30C是沿圖30A及圖30B的垂直面C-C’的垂直剖視圖。
圖31A至圖31C是根據本揭露實施例的在形成源極接觸結構及汲極接觸結構之後,結構的區的第六配置的各種視圖。圖31A是俯視圖,圖31B是沿圖31A及圖31C的垂直面B-B’的垂直剖視圖,且圖31C是沿圖31A及圖31B的垂直面C-C’的垂直剖視圖。
圖32A至圖32C是根據本揭露實施例的在形成主動層、閘極介電質、閘極電極、介電材料層、源極接觸結構及汲極接觸結構之後,結構的區的第七配置的各種視圖。圖32A是俯視圖,圖32B是沿圖32A及圖32C的垂直面B-B’的垂直剖視圖,且圖32C是沿圖32A及圖32B的垂直面C-C’的垂直剖視圖。
圖33A至圖33C是根據本揭露實施例的在形成主動層、閘極介電質、閘極電極、介電材料層、源極接觸結構及汲極接觸結構之後,結構的區的第八配置的各種視圖。圖33A是俯視圖,圖33B是沿圖33A及圖33C的垂直面B-B’的垂直剖視圖,且圖33C是沿圖33A及圖33B的垂直面C-C’的垂直剖視圖。
圖34A至圖34C是根據本揭露實施例的在形成主動層、閘極介電質、閘極電極、介電材料層、源極接觸結構及汲極接觸結構之後,結構的區的第九配置的各種視圖。圖34A是俯視圖,圖34B是沿圖34A及圖34C的垂直面B-B’的垂直剖視圖,且圖34C是沿圖34A及圖34B的垂直面C-C’的垂直剖視圖。
圖35A至圖35C是根據本揭露實施例的在形成主動層、閘極介電質、閘極電極、介電材料層、源極接觸結構及汲極接觸結構之後,結構的區的第十配置的各種視圖。圖35A是俯視圖,圖35B是沿圖35A及圖35C的垂直面B-B’的垂直剖視圖,且圖35C是沿圖35A及圖35B的垂直面C-C’的垂直剖視圖。
圖36A至圖36H是根據本揭露實施例的在形成薄膜電晶體期間,結構的區的第十一配置的垂直剖視圖。
圖37A至圖37G是根據本揭露實施例的在形成薄膜電晶體期間,結構的區的第十二配置的垂直剖視圖。
圖38A至圖38E是根據本揭露實施例的在形成薄膜電晶體期間,結構的區的第十三配置的垂直剖視圖。
圖39A至圖39F是根據本揭露實施例的在形成薄膜電晶體期間,結構的區的第十四配置的垂直剖視圖。
圖40是根據本揭露實施例的在形成記憶胞之後,結構的垂直剖視圖。
圖41是示出用於製造本揭露的半導體裝置的一般處理步驟的流程圖。
以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然,該些僅為實例且不旨在進行限制。舉例而言,以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例,且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外,本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的,而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外,為易於說明,本文中可能使用例如「位於...之下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他取向(旋轉90度或處於其他定向),且本文中所使用的空間相對性描述語可同樣相應地進行解釋。除非另外明確表明,否則具有相同參考編號的元件被稱為同一元件,且被假定為具有相同的材料組成及相同的厚度範圍。
大體而言,本文中所揭露的各種實施例結構及實施例方
法可用於形成包括主動層的半導體結構,所述主動層包含由包括鍺及錫的至少兩種原子元素構成的氧化物材料。主動層可用於形成場效電晶體(例如,薄膜電晶體)的通道區。各種實施例的場效電晶體可形成為底部閘極配置(bottom gate configuration)或頂部閘極配置(top gate configuration)。可利用用於製造基於CMOS的半導體裝置的前段製程來整合各種實施例的場效電晶體。在下文中將參照附圖詳細闡述本揭露實施例的各種態樣。
氧化物半導體材料在後段製程(BEOL)結構中提供附加的功能,乃因不同於前段製程(FEOL)結構中使用的矽半導體通道,氧化物半導體材料不需要完全結晶以起到電流路徑的作用。儘管此項技術中已知一些具有良好電性質的n型氧化物半導體材料(例如,氧化銦鎵鋅),但在半導體行業中尚不具有良好的p型氧化物半導體。本文中所揭露的各種實施例提供一種包括至少鍺及錫的氧化物化合物半導體材料。本揭露的各種實施例的氧化物化合物半導體材料可在BEOL結構中用作p型半導體材料。在一些實施例中,包括至少鍺及錫的氧化物化合物半導體材料可與此項技術中已知的n型氧化物半導體材料結合使用以在BEOL結構中提供互補半導體裝置。
本揭露的各種實施例所實行的模擬顯示,SnO可提供為約100平方公分/伏秒(cm2/V.s)的高電荷載子遷移率(charge carrier mobility)及為約0.7電子伏特(eV)的能隙(energy gap)。GeSnO3可將能隙提高至約2電子伏特,同時將電荷載子遷移率減
小至約9平方公分/伏秒。預測例如Si、P、S、F、Ti、Cs及Na等元素在併入含錫氧化物材料內時對於提高能隙會起到相似的效果。
參照圖1,圖1示出根據本揭露實施例的第一結構。第一結構包括基底8。一般而言,基底8包含選自絕緣材料、半導體材料及金屬材料中的至少一種材料,及/或本質上由選自絕緣材料、半導體材料及金屬材料中的至少一種材料組成。在一個實施例中,基底8可為半導體基底,例如可商業購得的矽基底。基底8可至少在其上部部分處包括半導體材料層9。半導體材料層9可為體半導體基底(bulk semiconductor substrate)的表面部分,或者可為絕緣體上半導體(semiconductor-on-insulator,SOI)基底的頂部半導體層。在一個實施例中,半導體材料層9包含單晶半導體材料,例如單晶矽。在一個實施例中,基底8可包括包含單晶矽材料的單晶矽基底。第一結構可包括記憶體區100及邏輯區200。
在半導體材料層9的上部部分中可形成有包含介電材料(例如,氧化矽)的淺溝渠隔離結構720。在由淺溝渠隔離結構720的一部分在側向上包圍的每一區域內可形成合適的經摻雜半導體阱(例如,p型阱及n型阱)。在半導體材料層9的頂表面之上可形成有場效電晶體701。舉例而言,每一場效電晶體701可包括源極電極733、汲極電極738、包括基底8的在源極電極733與汲極電極738之間延伸的表面部分的半導體通道735、以及閘極結構750。半導體通道735可包含單晶半導體材料。每一閘極結構
750可包括閘極介電層753、閘極電極754、閘極頂蓋介電質758及介電閘極間隔件756。每一源極電極733上可形成有源極側金屬-半導體合金區743,且每一汲極電極738上可形成有汲極側金屬-半導體合金區748。
CMOS電路系統700中的場效電晶體701中的一或多者可包括半導體通道735,半導體通道735包含基底8中的半導體材料層9的一部分。在其中半導體材料層9包含單晶半導體材料(例如,單晶矽)的實施例中,CMOS電路系統700中的每一場效電晶體701的半導體通道735可包括單晶半導體通道(例如,單晶矽通道)。在一個實施例中,CMOS電路系統700中的多個場效電晶體701可包括相應的節點,所述節點隨後電性連接至隨後欲形成的相應鐵電記憶胞的節點。舉例而言,CMOS電路系統700中的多個場效電晶體701可包括相應的源極電極733或相應的汲極電極738,所述相應的源極電極733或相應的汲極電極738隨後電性連接至隨後欲形成的相應鐵電記憶胞的節點。
在一個實施例中,基底8可包括單晶矽基底,且場效電晶體701可包括單晶矽基底的相應部分作為半導電通道。本文中使用的「半導電(semiconducting)」元件可指導電率介於自1.0×10-6西門子/公分(S/cm)至1.0×105西門子/公分的範圍內的元件。本文中使用的「半導體材料」可指在其中不存在電性摻雜劑的情況下導電率介於自1.0×10-6西門子/公分至1.0×105西門子/公分的範圍內、且在適當摻雜有電性摻雜劑時能夠形成導電率介於自1.0
西門子/公分至1.0×105西門子/公分的範圍內的經摻雜材料的材料。
隨後在基底8及其上的半導體裝置(例如,場效電晶體701)之上可形成有在介電層內形成的各種金屬內連結構。在例示性實例中,介電層可包括例如可為對連接至源極及汲極的接觸結構進行環繞的層的第一介電層601(有時被稱為接觸層階介電層601)、第一內連層階介電層610及第二內連層階介電層630。金屬內連結構可包括形成於第一介電層601中且接觸CMOS電路系統700的相應組件的裝置接觸通孔結構613、形成於第一內連層階介電層610中的第一金屬線結構618、形成於第二內連層階介電層630的下部部分中的第一金屬通孔結構633、以及形成於第二內連層階介電層630的上部部分中的第二金屬線結構638。
介電層(601、610、630)中的每一者可包含介電材料,例如未經摻雜的矽酸鹽玻璃、經摻雜的矽酸鹽玻璃、有機矽酸鹽玻璃、非晶氟化碳、其多孔變體、或其組合。金屬內連結構(613、618、633、638)中的每一者可包含至少一種導電材料,所述至少一種導電材料可為金屬襯墊(例如,金屬氮化物或金屬碳化物)及金屬填充材料的組合。每一金屬襯墊可包含TiN、TaN、WN、TiC、TaC及WC,且每一金屬填充材料部分可包含W、Cu、Al、Co、Ru、Mo、Ta、Ti、其合金、及/或其組合。亦可使用本揭露所涵蓋範圍內的其他合適的金屬襯墊及金屬填充材料。在一個實施例中,第一金屬通孔結構633及第二金屬線結構638可藉由雙鑲
嵌製程(dual damascene process)形成為整合式線與通孔結構。介電層(601、610、630)在本文中被稱為下部層階介電層。在下部層階介電層中形成的金屬內連結構(613、618、633、638)在本文中被稱為下部層階金屬內連結構。
儘管本揭露使用其中電晶體(例如,薄膜電晶體)可形成於第二內連層階介電層630之上的實施例進行闡述,但在本文中明確涵蓋其中記憶胞陣列可形成於不同的金屬內連層階處的其他實施例。此外,儘管本揭露使用其中使用半導體基底作為基底8的實施例進行闡述,但在本文中明確涵蓋其中使用絕緣基底或導電基底作為基底8的實施例。
在形成電晶體的陣列或鐵電記憶胞的陣列之前形成的所有介電層的集合被統稱為下部層階介電層(601、610、630)。形成於下部層階介電層(601、610、630)內的所有金屬內連結構的集合在本文中被稱為金屬內連結構(613、618、633、638)。一般而言,形成於至少一個下部層階介電層(601、610、630)內的金屬內連結構(613、618、633、638)可形成於位於基底8中的半導體材料層9之上。
根據本揭露的態樣,隨後在金屬內連層階中可形成有電晶體(例如,薄膜電晶體(thin film transistor,TFT)),所述金屬內連層階上覆於含有下部層階介電層(601、610、630)及金屬內連結構(613、618、633、638)的金屬內連層階上。在一個實施例中,在下部層階介電層(601、610、630)之上可形成有具有均
勻厚度的平面介電層。平面介電層在本文中被稱為絕緣材料層635。絕緣材料層635包含介電材料,例如未經摻雜的矽酸鹽玻璃、經摻雜的矽酸鹽玻璃、有機矽酸鹽玻璃或多孔介電材料,且可藉由化學氣相沈積(chemical vapor deposition)進行沈積。儘管亦可使用更小及更大的厚度,但絕緣材料層635的厚度可介於自30奈米至300奈米的範圍內。
一般而言,在半導體裝置之上可形成有其中含有金屬內連結構(例如,金屬內連結構(613、618、633、638))的內連層階介電層(例如,下部層階介電層(601、610、630))。絕緣材料層635可形成於內連層階介電層之上。
在一個實施例中,基底8可包括單晶矽基底,且嵌置下部層階金屬內連結構(613、618、633、638)的下部層階介電層(601、610、630)可位於單晶矽基底上方。包括單晶矽基底的相應部分作為通道的場效電晶體701可被嵌入於下部層階介電層(601、610、630)內。隨後場效電晶體可電性連接至隨後欲形成的電晶體(例如,薄膜電晶體)中的一或多者或每一者的閘極電極、源極電極及汲極電極中的至少一者。
在絕緣材料層635之上可選擇性地形成蝕刻終止介電層636。蝕刻終止介電層636包含蝕刻終止介電材料,在隨後的對隨後欲沈積於蝕刻終止介電層636之上的介電材料進行蝕刻的非等向性蝕刻製程期間,所述蝕刻終止介電材料提供對蝕刻化學物質的更高的蝕刻耐受性。舉例而言,蝕刻終止介電層636可包含碳
化矽氮化物(silicon carbide nitride)、氮化矽、氮氧化矽或介電金屬氧化物(例如,氧化鋁)。儘管亦可使用更小及更大的厚度,但蝕刻終止介電層636的厚度可介於自3奈米至40奈米(例如,自4奈米至30奈米)的範圍內。
參照圖2A至圖2C,圖2A至圖2C示出在形成閘極接觸通孔結構12之後用於形成電晶體(例如,薄膜電晶體)的結構的區的第一配置,其中標出平行於垂直面B-B’的第一水平方向hd1和平行於垂直面C-C’的第二水平方向hd2。舉例而言,可穿過下伏金屬內連結構(圖2A至圖2C中未示出)中的相應一者上的蝕刻終止介電層636及絕緣材料層635形成通孔腔,且在通孔腔中可沈積有至少一種金屬材料。所述至少一種金屬材料的過量部分可藉由平坦化製程(例如,化學機械平坦化製程)而自包括蝕刻終止介電層636的頂表面的水平面上方移除。所述至少一種金屬材料的其餘部分構成閘極接觸通孔結構12。
參照圖3A至圖3C,在蝕刻終止介電層636之上可依序沈積有連續閘極電極材料層15L、連續閘極介電材料層10L及連續二元金屬合金層120L。
連續閘極電極材料層15L包含至少一種導電閘極電極材料。所述至少一種導電閘極電極材料可包括例如金屬障壁襯墊材料(例如,TiN、TaN及/或WN)及金屬填充材料(例如,Cu、W、Mo、Co、Ru等)。可藉由化學氣相沈積或物理氣相沈積來對連續閘極電極材料層15L進行沈積。儘管亦可使用更小及更大的
厚度,但連續閘極電極材料層15L的厚度可介於自20奈米至200奈米的範圍內。
連續閘極介電材料層10L可形成於連續閘極電極材料層15L之上。連續閘極介電材料層10L可包含但不限於氧化矽、氮氧化矽、氮化矽、介電金屬氧化物(例如,氧化鋁、氧化鉿、氧化釔、氧化鋯、氧化鑭等)、或其堆疊。其他合適的介電材料亦處於本揭露所涵蓋的範圍內。可藉由原子層沈積(atomic layer deposition,ALD)或化學氣相沈積(chemical vapor deposition,CVD)來沈積連續閘極介電材料層10L。儘管亦可使用更小及更大的厚度,但連續閘極介電材料層10L的厚度可介於自1奈米至13奈米(例如,自3奈米至6奈米)的範圍內。
連續二元金屬合金層120L可為包含兩種原子元素的金屬合金層。根據本揭露的各種實施例的態樣,所述兩種原子元素可包括為錫的第一元素及選自Ge、Si、P、S、F、Ti、Cs及Na的第二元素。儘管亦可使用更小及更大的比率,但第一元素與第二元素之間的原子比率可介於自1:2至50:1(例如,自1:2至2:1)的範圍內。可藉由物理氣相沈積或交替的一系列化學氣相沈積製程來沈積連續二元金屬合金層120L,所述交替的一系列化學氣相沈積製程交替地沈積第一元素的層與第二元素的層而使得層間擴散產生二元金屬合金。儘管亦可使用更小及更大的厚度,但連續二元金屬合金層120L的厚度可介於自1奈米至100奈米(例如,自3奈米至30奈米)的範圍內。在一個實施例中,第二元素是
Ge,且第一元素與第二元素之間的原子比率可介於自1:2至2:1的範圍內。
參照圖4A至圖4C,可實行氧化製程以將連續二元金屬合金層120L轉變成連續二元金屬氧化物層20L。連續二元金屬氧化物層20L包含由所述兩種原子元素構成的氧化物化合物材料。在一個實施例中,可藉由實行選自以下中的至少一種氧化製程來將連續二元金屬合金層120L氧化成連續二元金屬氧化物層20L:熱氧化製程,在熱氧化製程中,可在氧化環境下將連續二元金屬合金層120L加熱至大於600攝氏度的溫度;電漿氧化製程;以及化學氧化製程,在化學氧化製程中,可將連續二元金屬合金層120L暴露於氧化性化學溶液。在一個實施例中,連續二元金屬合金層120L可包含錫-鍺合金,且連續二元金屬氧化物層20L的氧化物化合物材料具有為GeSn1+αO3+δ的平均材料組成,其中α介於自-0.5至1.0的範圍內,且δ介於自-0.5至1.0的範圍內。
參照圖5A至圖5C,在連續二元金屬氧化物層20L之上可施加有光阻層(未示出),且光阻層可被以微影方式圖案化以形成至少一個離散的光阻材料部分,例如離散的光阻材料部分的二維陣列。可實行非等向性蝕刻製程以對連續二元金屬氧化物層20L、連續閘極介電材料層10L及連續閘極電極材料層15L的未遮蔽部分進行蝕刻。連續二元金屬氧化物層20L的每一經圖案化部分包括二元金屬氧化物主動層20,二元金屬氧化物主動層20是包含二元金屬合金的氧化物的主動層。連續閘極介電材料層10L的每一
經圖案化部分包括閘極介電質10。連續閘極電極材料層15L的每一經圖案化部分包括閘極電極15。閘極電極15、閘極介電質10與二元金屬氧化物主動層20的每一垂直堆疊可具有在垂直方向上重合的側壁,即位於同一垂直面內的側壁。閘極電極15與閘極介電質10的每一堆疊在本文中被稱為閘極堆疊(15、10)。在形成閘極介電質10及二元金屬氧化物主動層20後,閘極介電質10可與二元金屬氧化物主動層20接觸。隨後可例如藉由灰化或由溶液溶解來移除光阻層。
在一個實施例中,閘極電極15、閘極介電質10與二元金屬氧化物主動層20的堆疊內的二元金屬氧化物主動層20與閘極介電質10可以相應的均勻厚度在側向上水平地延伸,且在沿垂直於二元金屬氧化物主動層20與閘極介電質10之間介面的垂直方向的平面圖(例如,透視俯視圖)中可具有相同的面積。在一個實施例中,閘極電極15以均勻的閘極電極厚度在側向上水平地延伸,且在平面圖中具有與二元金屬氧化物主動層20及閘極介電質10相同的面積。在一個實施例中,氧化物化合物材料與閘極介電質10直接接觸。在一個實施例中,氧化物化合物材料具有為GeSn1+αO3+δ的平均材料組成,α介於自-0.5至1.0的範圍內,且δ介於自-0.5至1.0的範圍內。
參照圖6A至圖6C,在閘極電極15、閘極介電質10與二元金屬氧化物主動層20的每一堆疊之上可沈積有介電材料(例如,未經摻雜的矽酸鹽玻璃、經摻雜的矽酸鹽玻璃或有機矽酸鹽
玻璃)以形成介電材料層40。可藉由自平坦化沈積(self-planarizing deposition)方法(例如,旋轉塗佈)來沈積介電材料層40,或可在沈積之後對介電材料層40進行平坦化(例如,藉由實行化學機械研磨製程)。儘管亦可使用更小及更大的厚度,但每一二元金屬氧化物主動層20的頂表面與介電材料層40的頂表面之間的垂直距離可介於自20奈米至200奈米的範圍內。
參照圖7A至圖7C,在介電材料層40之上可施加有光阻層(未示出),且光阻層可被以微影方式圖案化以在其中形成離散的開口。光阻層中的離散的開口的圖案可藉由非等向性蝕刻製程經由介電材料層40進行轉移以在每一主動區域20之上形成源極腔51及汲極腔59。非等向性蝕刻製程可對主動層20的材料具有選擇性。主動層20的頂表面可在源極腔51的底部及汲極腔59的底部處實體地暴露出。
參照圖8A至圖8C,在源極腔51及汲極腔59中以及介電材料層40之上,可沈積有至少一種導電材料。所述至少一種導電材料可包括金屬襯墊材料及金屬填充材料。金屬襯墊材料可包括導電金屬氮化物或導電金屬碳化物,例如TiN、TaN、WN、TiC、TaC、及/或WC。金屬填充材料可包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、其合金、及/或其組合。亦可使用本揭露所涵蓋的範圍內的其他合適的材料。
可藉由平坦化製程自包括介電材料層40的頂表面的水平面上方移除所述至少一種導電材料的過量部分,所述平坦化製
程可使用化學機械研磨(chemical mechanical polishing,CMP)製程及/或凹陷蝕刻製程(recess etch process)。亦可使用其他合適的平坦化製程。對源極腔51進行填充的所述至少一種導電材料的每一剩餘部分構成源極電極52。對汲極腔59進行填充的所述至少一種導電材料的每一剩餘部分構成汲極電極56。在一個實施例中,所述至少一種導電材料可包括上述金屬襯墊材料與金屬填充材料的組合。
在一個實施例中,每一源極電極52可包括作為金屬襯墊材料的剩餘部分的源極金屬襯墊53、以及作為金屬填充材料的剩餘部分的源極金屬填充材料部分54。每一汲極電極56可包括作為金屬襯墊材料的剩餘部分的汲極金屬襯墊57、以及作為金屬填充材料的剩餘部分的汲極金屬填充材料部分58。
參照圖9A至圖9C,結構的第二配置可藉由在蝕刻終止介電層636之上形成連續閘極電極材料層15L、連續閘極介電材料層10L、連續二元金屬合金層120L及離散的錫沈澱物122而自圖2A至圖2C中所示的結構的第一配置獲得。連續閘極電極材料層15L及連續閘極介電材料層10L可相同於圖3A至圖3C中所示的結構的第一配置。
可藉由以誘使錫自包含錫及第二元素的合金中自發地沈澱的原子比率沈積為錫的第一元素及選自Ge、Si、P、S、F、Ti、Cs及Na的第二元素來形成連續二元金屬合金層120L與離散的錫沈澱物122的組合。可藉由物理氣相沈積或交替的一系列化
學氣相沈積製程來沈積第一元素及第二元素,所述交替的一系列化學氣相沈積製程交替地沈積第一元素的層與第二元素的層。在一個實施例中,錫及第二元素可被沈積成使得錫的原子百分比大於錫在第二元素中的溶解度限制。在此種實施例中,錫的原子可自發地自合金部分分離出以形成離散的錫沈澱物122。所沈積的金屬材料的作為合金留下的部分形成連續二元金屬合金層120L。
儘管亦可使用更小及更大的比率,但連續二元金屬合金層120L內的為錫的第一元素與第二元素之間的原子比率可介於自1:2至50:1(例如,自1:2至2:1)的範圍內。儘管亦可使用更小及更大的厚度,但連續二元金屬合金層120L的厚度可介於自1奈米至100奈米(例如,自3奈米至30奈米)的範圍內。在一個實施例中,第二元素是Ge,且第一元素與第二元素之間的原子比率可介於自1:2至2:1的範圍內。錫沈澱物122的總體積可介於連續二元金屬合金層120L的總體積的自5%至100%(例如,自10%至30%)的範圍內。
在一個實施例中,第二元素是鍺。在此實施例中,連續二元金屬合金層120L可包括錫-鍺合金層。在一個實施例中,可藉由在基底8之上同時沈積鍺與錫來形成錫-鍺合金層。在連續二元金屬合金層120L之上形成離散的錫沈澱物(即,錫沈澱物122)。
參照圖10A至圖10C,可實行退火製程以將離散的錫沈澱物122轉變成錫層122L。可在會為錫原子提供充足的表面遷移
率使得錫原子可在連續二元金屬合金層120L的表面之上自由擴散的溫度下實行退火製程。在一個實施例中,可在高於331.9攝氏度的高溫下實行退火製程。
在替代實施例中,在圖9A至圖9C的處理步驟中,可在高溫(例如,高於331.9攝氏度的溫度)下沈積為錫的第一元素及選自Ge、Si、P、S、F、Ti、Cs及Na的第二元素。在此實施例中,分離的錫原子可形成圖10A至圖10C中所示的錫層122L而不形成錫沈澱物122。
參照圖11A至圖11C,可實行氧化製程以將連續二元金屬合金層120L與錫層122L的層堆疊轉變成包括連續二元金屬氧化物層20L與連續氧化錫層22L的層堆疊。連續二元金屬氧化物層20L包含由所述至少兩種原子元素構成的氧化物化合物材料,及/或本質上由所述至少兩種原子元素構成的氧化物化合物材料組成。連續氧化錫層22L包含氧化錫,及/或本質上由氧化錫組成。在一個實施例中,可藉由實行選自以下中的至少一種氧化製程來實現連續二元金屬合金層120L及連續錫層122L的氧化:熱氧化製程,在熱氧化製程中,可在氧化環境下將連續二元金屬合金層120L及連續錫層122L加熱至大於600攝氏度的溫度;電漿氧化製程;以及化學氧化製程,在化學氧化製程中,可將連續錫層122L暴露於氧化性化學溶液。在一個實施例中,連續二元金屬合金層120L包含錫-鍺合金,且連續二元金屬氧化物層20L的氧化物化合物材料具有為GeSn1+αO3+δ的平均材料組成,α介於自-0.5至1.0的
範圍內,且δ介於自-0.5至1.0的範圍內。
參照圖12A至圖12C,可實行圖5A至圖5C的處理步驟以將連續二元金屬氧化物層20L圖案化成至少一個二元金屬氧化物主動層20及至少一個氧化錫主動層22。二元金屬氧化物主動層20與氧化錫主動層22的每一垂直堆疊構成薄膜電晶體的主動層(20、22)。連續閘極介電材料層10L可被圖案化成至少一個閘極介電質10,且連續閘極電極材料層15L可被圖案化成至少一個閘極電極15。可實行圖6A至圖6C的處理步驟以形成介電材料層40,且可實行圖7A至圖7C及圖8A至圖8C的處理步驟以在每一主動層(20、22)上形成源極接觸結構52及汲極接觸結構56。
參照圖13A至圖13C,結構的第三配置可藉由在蝕刻終止介電層636之上形成連續閘極電極材料層15L、連續閘極介電材料層10L及連續三元金屬合金層124L而自圖2A至圖2C中所示的結構的第一配置獲得。連續閘極電極材料層15L及連續閘極介電材料層10L可相同於圖3A至圖3C中所示的結構的第一配置。
連續三元金屬合金層124L可藉由沈積為錫的第一元素以及可選自Ge、Si、P、S、F、Ti、Cs及Na的第二元素及第三元素來形成。可藉由物理氣相沈積或一系列化學氣相沈積製程對第一元素、第二元素及第三元素進行沈積,所述一系列化學氣相沈積製程依序地單獨或以任何順序加以組合地沈積第一元素、第二元素及第三元素,使得第一元素、第二元素和第三元素在所沈積
材料部分中充分混合。
儘管亦可使用更小及更大的比率,但連續三元金屬合金層124L內的為錫的第一元素與第二元素及第三元素的組合之間的原子比率可介於自1:2至50:1(例如,自1:2至2:1)的範圍內。儘管亦可使用更小及更大的厚度,但連續三元金屬合金層124L的厚度可介於自1奈米至100奈米(例如,自3奈米至30奈米)的範圍內。
在一個實施例中,第二元素可為Ge,且第三元素可為矽。第一元素與第二元素及第三元素的組合之間的原子比率可介於自1:2至2:1的範圍內。連續三元金屬合金層124L可為包含鍺、錫及矽的合金層,及/或本質上由鍺、錫及矽組成。在一個實施例中,連續三元金屬合金層124L包括具有為SiβGe1-βSn1+αO3+δ的平均材料組成的氧化物化合物材料,其中β介於自0.001至0.9的範圍內,α介於自-0.5至0.5的範圍內,且δ介於自-0.5至1.0的範圍內。
參照圖14A至圖14C,可實行氧化製程以將連續三元金屬合金層124L轉變成連續三元金屬氧化物層24L。連續三元金屬氧化物層24L包含所述至少兩種原子元素的氧化物化合物材料。在一個實施例中,可藉由實行選自以下中的至少一種氧化製程來將連續三元金屬合金層124L氧化成連續三元金屬氧化物層24L:熱氧化製程,在熱氧化製程中,可在氧化環境下將連續三元金屬合金層124L加熱至大於600攝氏度的溫度;電漿氧化製程;以及化學氧化製程,在化學氧化製程中,可將連續三元金屬合金層124L
暴露於氧化性化學溶液。在一個實施例中,連續三元金屬合金層124L包含錫-鍺-矽合金,且連續三元金屬氧化物層24L的氧化物化合物材料具有為SiβGe1-βSn1+αO3+δ的平均材料組成,其中β介於自0.001至0.9的範圍內,α介於自-0.5至0.5的範圍內,且δ介於自-0.5至1.0的範圍內。
參照圖15A至圖15C,可實行圖5A至圖5C的處理步驟以將連續三元金屬氧化物層24L圖案化成至少一個作為薄膜電晶體的主動層的三元金屬氧化物主動層24。連續閘極介電材料層10L被圖案化成至少一個閘極介電質10,且連續閘極電極材料層15L被圖案化成至少一個閘極電極15。可實行圖6A至圖6C的處理步驟以形成介電材料層40,且可實行圖7A至圖7C及圖8A至圖8C的處理步驟以在每一主動層24上形成源極接觸結構52及汲極接觸結構56。
參照圖16A至圖16C,結構的第四配置可藉由在連續三元金屬合金層124L頂表面上沈積連續氧化矽層136L而自圖13A至圖13C中所示的結構的第三配置獲得。在第四配置中,連續三元金屬氧化物層24L可包括由為錫的第一元素、選自Ge、P、S、F、Ti、Cs及Na的第二元素及為矽的第三元素構成的氧化物化合物材料。在一個實施例中,第二元素是鍺。連續氧化矽層136L可例如藉由化學氣相沈積來沈積。儘管亦可使用更小及更大的厚度,但連續氧化矽層136L的厚度可介於自2奈米至30奈米(例如,自4奈米至15奈米)的範圍內。
參照圖17A至圖17C,可實行氧化製程以藉由將氧原子經由連續氧化矽層136L供應至連續三元金屬合金層124L而對連續三元金屬合金層124L進行氧化。根據本揭露的各種實施例的態樣,在連續三元金屬合金層124L被氧化時,連續三元金屬合金層124L中的矽原子優先併入於連續氧化矽層136L中。因此,連續三元金屬合金層124L會失去在氧化製程期間被氧化且被併入於連續氧化矽層136L中的矽原子。在連續三元金屬合金層124L轉變成本質上由為錫的第一元素及第二元素組成的連續二元金屬氧化物層20L期間,連續三元金屬合金層124L內的第二元素對矽的原子比率降低。在此種實施例中,為矽的第三元素在連續二元金屬氧化物層20L中僅以微量存在。在一個實施例中,第二元素是鍺,且在連續三元金屬合金層124L轉變成連續二元金屬氧化物層20L的氧化物化合物材料期間,連續三元金屬合金層124L中的鍺對矽的比率降低。
在一個實施例中,可藉由實行選自以下中的至少一種氧化製程來將連續三元金屬合金層124L氧化成連續二元金屬氧化物層20L:熱氧化製程,在熱氧化製程中,可在氧化環境下將連續三元金屬合金層124L加熱至大於600攝氏度的溫度;電漿氧化製程;以及化學氧化製程,在化學氧化製程中,可將連續氧化矽層136L暴露於氧化性化學溶液。一般而言,在氧化製程期間,氧原子經由連續氧化矽層136L擴散且將連續三元金屬合金層124L轉變成連續二元金屬氧化物層20L。
在一個實施例中,可利用矽原子來摻雜連續二元金屬氧化物層20L的氧化物化合物材料,使得矽原子的原子濃度在氧化物化合物材料內隨著距基底8的垂直距離而增大。在一個實施例中,氧化物化合物材料具有成分梯度,在成分梯度中,氧原子的原子濃度在氧化物化合物材料內隨著距基底8的垂直距離而增大。在一個實施例中,連續三元金屬合金層124L包含錫鍺合金,且連續二元金屬氧化物層20L的氧化物化合物材料具有為GeSn1+αSiεO3+δ+2ε的平均材料組成,其中α介於自-0.5至1.0的範圍內,且δ介於自-0.5至1.0的範圍內,且ε介於自1.0×10-8至1.0×10-3的範圍內。
參照圖18A至圖18C,可針對連續三元金屬氧化物層24L的材料選擇性地移除連續氧化矽層136L。在一個實施例中,可實行使用熱三甲基-2羥乙基氫氧化銨(hot trimethyl-2 hydroxyethyl ammonium hydroxide,「hot TMY」)或四甲基氫氧化銨(tetramethyl ammonium hydroxide,TMAH)的濕式蝕刻製程移除連續氧化矽層136L。
參照圖19A至圖19C,可實行圖5A至圖5C的處理步驟以將連續二元金屬氧化物層20L圖案化成至少一個作為薄膜電晶體的主動層的二元金屬氧化物主動層20。連續閘極介電材料層10L可被圖案化成至少一個閘極介電質10,且連續閘極電極材料層15L可被圖案化成至少一個閘極電極15。可實行圖6A至圖6C的處理步驟以形成介電材料層40,且可實行圖7A至圖7C及圖8A
至圖8C的處理步驟以在每一主動層20上形成源極接觸結構52及汲極接觸結構56。
參照圖20A至圖20C,結構的第五配置可藉由形成連續二元金屬合金層120L代替連續三元金屬合金層124L而自圖16A至圖16C中所示的結構的第四配置獲得。第五配置中的連續二元金屬合金層120L可相同於第一配置中的連續二元金屬合金層。
參照圖21A至圖21C,可實行氧化製程以將連續二元金屬合金層120L轉變成連續二元金屬氧化物層20L。連續二元金屬氧化物層20L包含所述兩種原子元素的氧化物化合物材料。在一個實施例中,可藉由實行選自以下中的至少一種氧化製程來將連續二元金屬合金層120L氧化成連續二元金屬氧化物層20L:熱氧化製程,在熱氧化製程中,可在氧化環境下將連續二元金屬合金層120L加熱至大於600攝氏度的溫度;電漿氧化製程;以及化學氧化製程,在化學氧化製程中,可將連續二元金屬合金層120L暴露於氧化性化學溶液。在氧化製程期間,氧原子經由連續氧化矽層136L擴散至連續二元金屬合金層120L且將連續二元金屬合金層120L轉變成連續二元金屬氧化物層20L。在一個實施例中,連續二元金屬合金層120L包含錫-鍺合金,且連續二元金屬氧化物層20L的氧化物化合物材料具有為GeSn1+αO3+δ的平均材料組成,其中α介於自-0.5至1.0的範圍內,且δ介於自-0.5至1.0的範圍內。
參照圖22A至圖22C,可針對連續二元金屬氧化物層20L的材料選擇性地移除連續氧化矽層136L。在一個實施例中,
可實行使用熱三甲基-2羥乙基氫氧化銨(hot trimethyl-2 hydroxyethyl ammonium hydroxide,「hot TMY」)或四甲基氫氧化銨(tetramethyl ammonium hydroxide,TMAH)的濕式蝕刻製程移除連續氧化矽層136L。
參照圖23A至圖23C,可實行圖5A至圖5C的處理步驟以將連續二元金屬氧化物層20L圖案化成至少一個作為電晶體(例如,薄膜電晶體)的主動層的二元金屬氧化物主動層20。連續閘極介電材料層10L可被圖案化成至少一個閘極介電質10,且連續閘極電極材料層15L可被圖案化成至少一個閘極電極15。可實行圖6A至圖6C的處理步驟以形成介電材料層40,且可實行圖7A至圖7C及圖8A至圖8C的處理步驟以在每一主動層20上形成源極接觸結構52及汲極接觸結構56。
參照圖24A至圖24C,結構的第六配置可藉由在緩衝層110之上形成連續二元金屬合金層120L而提供。在一個實施例中,緩衝層110可為圖1中所示結構的絕緣材料層635,或可包括可形成於圖1中所示結構的絕緣材料層635之上的絕緣材料層。舉例而言,緩衝層110可包括氧化矽層、氮化矽層、及/或多孔或無孔有機矽酸鹽玻璃層。作為另外一種選擇,緩衝層110可包括厚度介於自60微米至1公釐的範圍內的絕緣基底,例如,玻璃基底或藍寶石基底(即,氧化鋁基底)。
在緩衝層110之上可形成有連續二元金屬合金層120L。結構的第六配置中的連續二元金屬合金層120L可相同於結構的
第一配置中的連續二元金屬合金層120L。
參照圖25A至圖25C,可實行氧化製程以將連續二元金屬合金層120L轉變成連續二元金屬氧化物層20L。可實行參照圖4A至圖4C闡述的處理步驟。在一個實施例中,連續二元金屬合金層120L包含錫-鍺合金,且連續二元金屬氧化物層20L的氧化物化合物材料具有為GeSn1+αO3+δ的平均材料組成,其中α介於自-0.5至1.0的範圍內,且δ介於自-0.5至1.0的範圍內。
參照圖26A至圖26C,在連續二元金屬氧化物層20L之上可施加有光阻層(未示出),且光阻層可被以微影方式圖案化以形成至少一個離散的光阻材料部分,例如離散的光阻材料部分的二維陣列。可實行非等向性蝕刻製程以對連續二元金屬氧化物層20L的未遮蔽部分進行蝕刻。連續二元金屬氧化物層20L的每一經圖案化部分可包括二元金屬氧化物主動層20,二元金屬氧化物主動層20是包含二元金屬合金的氧化物的主動層。隨後可例如藉由灰化來移除光阻層。在一個實施例中,二元金屬氧化物主動層20可以均勻的厚度在側向上水平地延伸。在一個實施例中,氧化物化合物材料具有為GeSn1+αO3+δ的平均材料組成,α介於自-0.5至1.0的範圍內,且δ介於自-0.5至1.0的範圍內。
參照圖27A至圖27C,可在二元金屬氧化物主動層20之上沈積有連續閘極介電材料層30L及連續閘極電極材料層35L。連續閘極介電材料層30L可具有與上述連續閘極介電材料層10L相同的材料組成及相同的厚度範圍。連續閘極電極材料層35L可
具有與上述連續閘極電極材料層15L相同的材料組成及相同的厚度範圍。
參照圖28A至圖28C,在連續閘極電極材料層35L之上可施加有光阻層(未示出),且光阻層可被以微影方式圖案化成至少一個閘極電極的圖案。可實行非等向性蝕刻製程以對連續閘極電極材料層35L及連續閘極介電材料層30L的未遮蔽部分進行蝕刻。連續閘極電極材料層35L的經圖案化部分包括閘極電極35。連續閘極介電材料層30L的經圖案化部分包括閘極介電質30。隨後可例如藉由灰化來移除光阻層。
參照圖29A至圖29C,在閘極電極35、閘極介電質30與二元金屬氧化物主動層20的每一堆疊之上可沈積有介電材料(例如,未經摻雜的矽酸鹽玻璃、經摻雜的矽酸鹽玻璃或有機矽酸鹽玻璃)以形成介電材料層40。可將介電材料平坦化(例如,利用CMP製程)使得介電材料層40的頂表面與閘極電極35的頂表面共面。
參照圖30A至圖30C,在介電材料層40之上可施加有光阻層(未示出),且光阻層可被以微影方式圖案化以在其中形成離散的開口。光阻層中的離散的開口的圖案可藉由非等向性蝕刻製程經由介電材料層40進行轉移,以在每一主動區域20之上形成源極腔51及汲極腔59。非等向性蝕刻製程可對主動層20的材料具有選擇性。主動層20的頂表面可在源極腔51的底部及汲極腔59的底部處實體地暴露出。
參照圖31A至圖31C,在腔(51、59)中及介電材料層40之上可沈積有至少一種導電材料。所述至少一種導電材料可包括金屬襯墊材料及金屬填充材料。金屬襯墊材料可包括導電金屬氮化物或導電金屬碳化物,例如TiN、TaN、WN、TiC、TaC、及/或WC。金屬填充材料可包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、其合金、及/或其組合。亦可使用本揭露所涵蓋的範圍內的其他合適的材料。
可藉由平坦化製程自包括介電材料層40的頂表面的水平面上方移除所述至少一種導電材料的過量部分,所述平坦化製程可使用CMP製程及/或凹陷蝕刻製程。亦可使用其他合適的平坦化製程。對源極腔51進行填充的所述至少一種導電材料的每一剩餘部分構成源極電極52。對汲極腔59進行填充的所述至少一種導電材料的每一剩餘部分構成汲極電極56。在一個實施例中,所述至少一種導電材料可包括上述金屬襯墊材料與金屬填充材料的組合。
在一個實施例中,每一源極電極52可包括作為金屬襯墊材料的剩餘部分的源極金屬襯墊53、以及作為金屬填充材料的剩餘部分的源極金屬填充材料部分54。每一汲極電極56可包括作為金屬襯墊材料的剩餘部分的汲極金屬襯墊57、以及作為金屬填充材料的剩餘部分的汲極金屬填充材料部分58。
參照圖32A至圖32C,結構的第七配置可藉由形成參照圖9A至圖9C闡述的連續二元金屬合金層120L與離散的錫沈澱
物122的組合代替參照圖24A至圖24C闡述的連續二元金屬合金層120L而自結構的第六配置獲得。可實行參照結構的第二配置闡述的處理步驟以形成可包括由二元金屬氧化物主動層20與氧化錫主動層22的垂直堆疊形成的堆疊的主動層。
參照圖33A至圖33C,結構的第八配置可藉由形成參照圖13A至圖13C闡述的連續三元金屬合金層124L代替參照圖24A至圖24C闡述的連續二元金屬合金層120L而自結構的第六配置獲得。可實行參照結構的第三配置闡述的處理步驟以形成可包括三元金屬氧化物主動層24的主動層。
參照圖34A至圖34C,結構的第九配置可藉由形成參照圖16A至圖16C闡述的連續三元金屬合金層124L與連續氧化矽層136L的垂直堆疊代替參照圖24A至圖24C闡述的連續二元金屬合金層120L而自結構的第六配置獲得。可實行參照結構的第四配置闡述的處理步驟以形成可包括二元金屬氧化物主動層20的主動層。
參照圖35A至圖35C,結構的第十配置可藉由參照圖20A至圖20C闡述的連續二元金屬合金層120L與連續氧化矽層136L的垂直堆疊代替參照圖24A至圖24C闡述的連續二元金屬合金層120L而自結構的第六配置獲得。可實行參照結構的第五配置闡述的處理步驟以形成可包括二元金屬氧化物主動層20的主動層。
圖36A至圖36H是根據本揭露實施例的在形成薄膜電
晶體期間,結構的區的第十一配置的垂直剖視圖。
參照圖36A,在緩衝層110之上可形成有源極電極52、介電間隔件板55與汲極電極56的垂直堆疊。緩衝層110可相同於之前闡述的實施例中的任一者的緩衝層110。在一個實施例中,在緩衝層110內可設置有至少一個源極連接金屬內連結構(未明確示出)。可藉由依序地形成源極電極材料層、介電間隔件材料層及汲極電極材料層且使用同一蝕刻罩幕(例如,經圖案化的光阻層)對汲極電極材料層、介電間隔件材料層及源極電極材料層進行圖案化來形成源極電極52、介電間隔件板55及汲極電極56。隨後可移除蝕刻罩幕。介電間隔件板55的厚度可相同於隨後欲形成的垂直場效電晶體的通道長度。
參照圖36B,之前闡述的用於形成主動層(20、22、24)的處理步驟中的任一者均可用於形成覆蓋支柱結構的頂表面及側壁的主動層(20、22、24),所述支柱結構包括源極電極52、介電間隔件板55與汲極電極56的垂直堆疊。
參照圖36C,在主動層(20、22、24)之上可形成有閘極介電層30及犧牲基質層43。閘極介電層30可具有與之前所述實施例的閘極介電層30相同的材料組成及相同的厚度範圍。犧牲基質層43可包含隨後可針對閘極介電層30的材料被選擇性地移除的犧牲材料。舉例而言,犧牲基質層43可包含半導體材料(例如,非晶矽)、碳系材料(例如,非晶碳)或自平坦化介電材料(例如,旋塗玻璃)。
參照圖36D,可對犧牲基質層43、閘極介電層30及主動層(20、22、24)進行圖案化以使得主動層(20、22、24)的每一經圖案化部分與主動層(20、22、24)的鄰近經圖案化部分分開。在此步驟中,可使用微影圖案化製程與非等向性蝕刻製程的組合來對犧牲基質層43、閘極介電層30及主動層(20、22、24)進行圖案化。
參照圖36E,可對犧牲基質層43進行圖案化以使得僅在其中隨後欲形成替代閘極電極的區中保留有犧牲基質層43的經圖案化部分。在此步驟中,可使用微影圖案化製程與非等向性蝕刻製程的組合對犧牲基質層43進行圖案化。
參照圖36F,在犧牲基質層43的剩餘部分之間可沈積有介電填充材料(例如,未經摻雜的矽酸鹽玻璃或經摻雜的矽酸鹽玻璃)以形成介電層40。可將介電填充材料平坦化以使得介電層40的頂表面與犧牲基質層43的剩餘部分的頂表面共面。
參照圖36G,可針對介電層40的材料選擇性地移除犧牲基質層43的犧牲材料以形成在側向上環繞支柱結構的閘極腔,所述支柱結構包括源極電極52、介電間隔件板55與汲極電極56的垂直堆疊。閘極腔可具有圓柱形配置。
參照圖36H,在閘極腔中可沈積有至少一種導電材料(例如,至少一種金屬材料)。所述至少一種導電材料的過量部分可自包括介電層40的頂表面的水平面上方移除。所述至少一種導電材料的剩餘圓柱形部分構成具有環繞式閘極配置(gate-all-around
configuration)的閘極電極35。
圖37A至圖37G是根據本揭露實施例的在形成薄膜電晶體期間,結構的區的第十二配置的垂直剖視圖。
參照圖37A,在緩衝層110之上可形成有源極電極材料層52L。緩衝層110可相同於之前闡述的實施例中的任一者的緩衝層110。源極電極材料層52L可包含可用於上述源極電極52中的任一者的任何材料。
參照圖37B,之前闡述的用於形成主動層(20、22、24)的處理步驟中的任一者均可用於形成覆蓋源極電極材料層52L的頂表面的主動層(20、22、24)。
參照圖37C,在主動層(20、22、24)之上可形成有汲極電極材料層56L。源極電極材料層52L可包含可用於上述源極電極52中的任一者的任何材料。
參照圖37D,在汲極電極材料層56L之上可施加有光阻層(未示出),且光阻層可以微影方式圖案化以覆蓋至少一個離散的區域。可實行非等向性蝕刻製程來對汲極電極材料層56L、主動層(20、22、24)及源極電極材料層52L的未遮蔽部分進行蝕刻。形成至少一個包括源極電極52、主動層(20、22、24)與汲極電極56的垂直堆疊的支柱結構。同一堆疊內的源極電極52、主動層(20、22、24)及汲極電極56可具有相同的水平橫截面形狀。隨後可例如藉由灰化來移除光阻層。
參照圖37E,可對閘極介電材料進行沈積,且閘極介電
材料可被視需要非等向性地進行蝕刻以形成閘極介電質30。閘極介電質30可具有與上述閘極介電質30中的任一者相同的材料組成及相同的厚度範圍。
參照圖37F,在支柱結構{52、(20、22、24)、56}及閘極介電質30之上可沈積有至少一種導電材料(例如,至少一種金屬材料),且可對所述至少一種導電材料進行非等向性蝕刻以形成具有管狀配置的閘極電極35。閘極電極35可具有與上述閘極電極35中的任一者相同的材料組成。薄膜電晶體具有其中閘極電極35在側向上環繞主動層(20、22、24)的環繞式閘極配置。
參照圖37G,可對介電材料進行沈積及平坦化以形成介電層40。可根據需要形成各種接觸通孔結構(未示出)及附加金屬內連結構(未示出)。
圖38A至圖38E是根據本揭露實施例的在形成薄膜電晶體期間,結構的區的第十三配置的垂直剖視圖。
參照圖38A,在緩衝層110的上部部分中可形成有源極腔51及汲極腔59。源極腔51與汲極腔59之間的側向間隔可相同於隨後欲形成的場效電晶體的通道長度。儘管亦可使用更小及更大的深度,但源極腔51的深度及汲極腔59的深度可介於自3奈米至100奈米的範圍內。
參照圖38B,在源極腔51及汲極腔59中可沈積有至少一種導電材料(例如,至少一種金屬材料)。可實行平坦化製程(例如,化學機械研磨製程)以自包括緩衝層110的頂表面的水平面
上方移除所述至少一種導電材料。對源極腔51進行填充的所述至少一種導電材料的剩餘部分構成源極電極52,且對汲極腔59進行填充的所述至少一種導電材料的剩餘部分構成汲極電極56。
參照圖38C,之前闡述的用於形成主動層(20、22、24)的處理步驟中的任一者均可用於在源極電極52及汲極電極56之上形成主動層(20、22、24)。
參照圖38D,在主動層(20、22、24)之上可形成有閘極介電材料以形成閘極介電質30。可例如藉由在閘極介電質30之上形成經圖案化的光阻層且藉由移除閘極介電質30及主動層(20、22、24)的未遮蔽部分來對閘極介電質30及主動層(20、22、24)進行圖案化。隨後可例如藉由灰化來移除光阻層。
參照圖38E,在閘極介電質30之上可沈積有至少一種導電材料(例如,至少一種金屬材料),且可對所述至少一種導電材料進行圖案化以形成閘極電極35。閘極電極35的周圍可形成有介電層40。根據需要可穿過介電層40形成各種接觸通孔結構(未示出)。
圖39A至圖39F是根據本揭露實施例的在形成薄膜電晶體期間,結構的區的第十四配置的垂直剖視圖。
參照圖39A,可例如藉由形成源極腔且藉由對至少一種導電材料(例如,至少一種金屬材料)進行沈積及平坦化,在緩衝層110的上部部分中形成源極電極52。源極電極52的頂表面可與緩衝層110的頂表面共面。
參照圖39B,在源極電極52及緩衝層110之上可沈積有介電層40。可例如藉由形成汲極腔且藉由對至少一種導電材料(例如,至少一種金屬材料)進行沈積及平坦化,在介電層40的上部部分中形成汲極電極56。汲極電極56的頂表面可與介電層40的頂表面共面。在俯視圖中,汲極電極56的邊緣可位於源極電極52的區域內,使得源極電極52的區域的一部分不具有與汲極電極56交疊的區域。
參照圖39C,在介電層40及汲極電極56之上可施加有光阻層(未示出),且光阻層可以微影方式圖案化以覆蓋汲極電極56的一部分而不覆蓋源極電極52的不具有與汲極電極56交疊的區域的區域。可實行非等向性蝕刻製程以移除介電層40未被光阻層遮蔽的部分。非等向性蝕刻製程對汲極電極56的材料可具有或可不具有選擇性。在非等向性蝕刻製程之後,汲極電極56的側壁可被實體地暴露出。此外,介電層40的側壁可自汲極電極56的側壁的底部週邊垂直地延伸至源極電極52的頂表面,且源極電極52的頂表面的一部分可被實體地暴露出。隨後可移除光阻層。
參照圖39D,之前闡述的用於形成主動層(20、22、24)的處理步驟中的任一者均可用於在源極電極52及汲極電極56之上形成主動層(20、22、24)。主動層(20、22、24)可包括由垂直延伸部分連接的兩個水平延伸部分。
參照圖39E,可藉由沈積閘極介電材料及至少一種閘極電極材料而在主動層(20、22、24)之上形成有閘極介電質30及
閘極電極材料層35L。
參照圖39F,可例如藉由在閘極電極材料層35L之上形成經圖案化的光阻層(未示出)且藉由對閘極電極材料層35L、閘極介電質30及主動層(20、22、24)的未被經圖案化的光阻層遮蔽的部分進行蝕刻來對閘極電極材料層35L、閘極介電質30及主動層(20、22、24)進行圖案化。閘極電極材料層35L的經圖案化部分包括閘極電極35。可例如藉由灰化來移除光阻層。
參照圖40,圖40示出可藉由隨後在之前闡述的結構中的任一者上形成附加結構而自之前闡述的結構中的任一者獲得的結構。在一些實施例中,可利用緩衝層110來代替位於介電層40的底表面下方的結構。舉例而言,可在形成源極電極52、汲極電極56、可選的頂部閘極電極35及背側電極接觸通孔結構632的同時、之前或之後,穿過第三金屬線結構639的相應一者上的介電材料層40及絕緣材料層635來形成第二金屬通孔結構632。
在介電材料層40之上可沈積有在本文中被稱為第三線層階介電層637的介電層。在嵌置於介電材料層40內的金屬結構(52、56、632)的相應一者上的第三線層階介電層637中可形成有第三金屬線結構639。
隨後在電晶體(例如,薄膜電晶體)及第三線層階介電層637之上可形成有嵌置於附加介電層中的附加金屬內連結構。在所例示的實例中,介電層可包括例如第四內連層階介電層640、第五內連層階介電層650等。附加金屬內連結構可包括嵌置於第
四內連層階介電層640中的第三金屬通孔結構(未示出)及第四金屬線648、嵌置於第五內連層階介電層650中的第四金屬通孔結構652及第五金屬線結構658等。
視需要,在電晶體的下方、上方或同一層階處可形成有記憶胞150。在其中電晶體被形成為二維週期性陣列的實施例中,記憶胞150可被形成為記憶胞150的二維週期性陣列。每一記憶胞150可包括磁性穿隧接面(magnetic tunnel junction)、鐵電穿隧接面(ferroelectric tunnel junction)、相變記憶材料、或空位調變導電氧化物材料部分。此外,每一記憶胞150可包括含有金屬材料的第一電極126、及含有金屬材料且保護記憶胞150的下伏的資料儲存部分的第二電極158。第一電極126(即,底部電極)與第二電極158(即,頂部電極)之間設置有記憶體元件。
在所例示的實例中,在其中記憶胞150包括磁性穿隧接面的實施例中,記憶胞150可包括層堆疊,所述層堆疊自下而上包括第一電極126、促進上覆材料層的結晶生長的金屬晶種層128、合成反鐵磁體(synthetic antiferromagnet,SAF)結構140、隧道障壁層146、自由磁化層148及第二電極158。儘管本揭露使用其中使用電晶體(例如薄膜電晶體)作為記憶胞150的存取電晶體的實施例進行了闡述,但在本文中亦明確涵蓋其中電晶體用作邏輯裝置、用作記憶體陣列的週邊電路的組件、或用於任何其他半導體電路系統的實施例。
在一個實施例中,基底8可包括單晶矽基底。嵌置下部
層階金屬內連結構(613、618、633、638)的下部層階介電層(601、610、630)可位於單晶矽基底與絕緣材料層635之間。包括單晶矽基底的相應部分作為通道的場效電晶體701可嵌置於下部層階介電層(601、610、630)內,且可電性連接至閘極電極(15、35)、源極電極52及汲極電極56中的至少一者。
參照圖41,圖41是示出用於製造本揭露的半導體裝置的一般處理步驟的流程圖。
參照步驟4110以及圖2A至圖3C、圖9A至圖9C、圖13A至圖13C、圖16A至圖16C、圖20A至圖20C、圖24A至圖24C、圖32A至圖35C、圖36A及圖36B、圖37A及圖37B、圖38A至圖38C、及圖39A至圖39D,可在基底8之上形成合金層(120L、124L),合金層(120L、124L)包含至少兩種原子元素,所述至少兩種原子元素包括為錫的第一元素及選自Ge、Si、P、S、F、Ti、Cs及Na的第二元素。
參照步驟4120以及圖4A至圖4C、圖10A至圖11C、圖14A至圖14C、圖17A至圖17C、圖21A至圖21C、圖25A至圖25C、圖32A至圖35C、圖36A及圖36B、圖37A及圖37B、圖38A至圖38C、及圖39A至圖39D,可藉由對合金層(120L、124L)進行氧化來形成由所述至少兩種原子元素構成的氧化物化合物材料。
參照步驟4130以及圖5A至圖5C、圖12A至圖12C、圖15A至圖15C、圖18A至圖19C、圖22A至圖23C、圖26A至
圖26C、圖32A至圖35C、圖36A及圖36B、圖37A及圖37B、圖38A至圖38C、及圖39A至圖39D,將氧化物化合物材料圖案化成主動層(20、22、24)。
參照步驟4140以及圖6A至圖8C、圖12A至圖12C、圖15A至圖15C、圖19A至圖19C、圖23A至圖23C、圖27A至圖35C、圖36C至圖36H、圖37C至圖37G、圖38D及圖38E、及圖39F及圖39G,可在主動層(20、22、24)之上或之下形成包括閘極介電質(10、30)及閘極電極(15、35)的閘極堆疊。在形成閘極介電質(10、30)及主動層(20、22、24)後,閘極介電質(10、30)與主動層(20、22、24)接觸。
參照全部圖式且根據本揭露的各種實施例,提供一種包括第一場效電晶體的半導體結構。第一場效電晶體可包括:層{20、22、24},包含由至少兩種原子元素構成的氧化物化合物材料,所述至少兩種原子元素包括為錫的第一元素及選自Ge、Si、P、S、F、Ti、Cs及Na的第二元素,且所述層{20、22、24}位於基底8之上;閘極介電質(10、30),位於包含氧化物化合物材料的所述層{20、22、24}上;閘極電極(15、35),位於閘極介電質(10、30)上;以及源極接觸結構52及汲極接觸結構56,與包含氧化物化合物材料的所述層{20、22、24}的相應部分接觸。
在一個實施例中,包含氧化物化合物材料的層為主動層{20、22、24},且其中主動層與閘極介電質(10、30)以相應的實質上均勻的厚度在側向上水平地延伸,且在平面圖中具有實質
上相同的面積;且閘極電極(15、35)以均勻的閘極電極厚度在側向上水平地延伸,且在平面圖中具有與主動層{20、22、24}及閘極介電質(10、30)的面積相等的面積。在一個實施例中,氧化物化合物材料與閘極介電質直接接觸。
在一個實施例中,第二元素是Ge。在一個實施例中,氧化物化合物材料具有為GeSn1+αO3+δ的平均材料組成,α介於自-0.5至1.0的範圍內,且δ介於自-0.5至1.0的範圍內。
在一個實施例中,包含所述氧化物化合物材料的所述層為主動層,並且所述主動層更包括與氧化物化合物材料接觸的氧化錫層22。
在一個實施例中,氧化物化合物材料具有為SiβGe1-βSn1+αO3+δ的平均材料組成,β介於自0.001至0.9的範圍內,α介於自-0.5至0.5的範圍內,且δ介於自-0.5至1.0的範圍內。
在一個實施例中,氧化物化合物材料摻雜有矽原子,使得矽原子的原子濃度在氧化物化合物材料內隨著距基底8的垂直距離而增大。
在一個實施例中,氧化物化合物材料具有成分梯度,在成分梯度中,氧原子的原子濃度在氧化物化合物材料內隨著距基底8的垂直距離而增大。
在一個實施例中,半導體結構更包括:第二場效電晶體,位於基底8上且包括主要由矽構成的單晶半導體通道;以及金屬內連結構(612、618、633、638、632、639),連接至第二場效電
晶體且由介電材料層(601、610、630、635、40)環繞,其中第一場效電晶體的閘極電極(15、35)、源極接觸結構52及汲極接觸結構56中的至少一者電性連接至金屬內連結構(612、618、633、638、632)。
根據本揭露的態樣,提供一種包括第一場效電晶體的半導體結構。所述第一場效電晶體包括:閘極電極(15、35),位於基底8之上;閘極介電質(10、30),位於閘極電極(15、35)的頂表面或底表面上;層{20、22、24},包含由至少兩種原子元素構成的氧化物化合物材料,所述至少兩種原子元素包括為錫的第一元素及選自Ge、Si、P、S、F、Ti、Cs及Na的第二元素,且所述層{20、22、24}與閘極介電質(10、30)接觸;以及源極接觸結構52及汲極接觸結構56,與包含所述氧化物化合物材料的所述層{20、22、24}的相應部分接觸。
在一個實施例中,基底8包含選自絕緣材料、半導體材料及金屬材料中的材料。
在一個實施例中,氧化物化合物材料具有成分梯度,在成分梯度中,氧原子的原子濃度在氧化物化合物材料內隨著距基底的垂直距離而增大。
根據本揭露的態樣,提供一種形成半導體結構的方法。所述形成半導體結構的方法包括:形成合金層,所述合金層包含位於基底之上的至少兩種原子元素,所述至少兩種原子元素包括為錫的第一元素及選自鍺、矽、磷、硫、氟、鈦、銫及鈉的第二
元素;藉由對所述合金層進行氧化來形成由所述至少兩種原子元素構成的氧化物化合物材料;將所述氧化物化合物材料圖案化成主動層;以及在形成所述合金層之前或形成所述主動層之後,形成包括閘極介電質及閘極電極的閘極堆疊,其中在形成所述閘極介電質及所述主動層時,所述閘極介電質與所述主動層接觸。
在一個實施例中,對所述合金層進行氧化包括實行選自以下的至少一種氧化製程:熱氧化製程,在所述熱氧化製程中,在氧化環境下將所述合金層加熱至大於600攝氏度的溫度;電漿氧化製程;以及化學氧化製程,在所述化學氧化製程中,將所述合金層暴露於氧化性化學溶液。在一個實施例中,形成半導體結構的方法更包括:形成層堆疊,所述層堆疊包括錫層及所述合金層;以及在所述合金層的氧化的同時對所述錫層進行氧化,藉此在所述氧化物化合物材料上形成氧化錫層。在一個實施例中,形成所述合金層包括:在所述基底之上同時沈積鍺及錫,其中離散的錫沈澱物形成於包含鍺及錫的所述合金層之上;且在對所述錫層進行氧化之前,藉由在高於331.9攝氏度的高溫下實行退火製程來將所述離散的錫沈澱物轉變成所述錫層。在一個實施例中,所述合金層包含鍺、錫及矽;且所述至少兩種原子元素包括鍺、錫及矽。在一個實施例中,所述的形成半導體結構的方法更包括:在對所述合金層進行氧化之前在所述合金層之上形成氧化矽層,其中當所述合金層被氧化時,所述合金層中的矽原子優先併入於所述氧化矽層中,且在所述合金層轉變成所述氧化物化合物材料
期間,所述合金層中的鍺對矽的比率降低。在一個實施例中,在包含矽原子的表面上形成所述合金層,且在形成所述合金層期間或在形成所述合金層之後,所述矽原子的一部分擴散至所述合金層中;所述形成半導體結構的方法包括:將犧牲氧化物層沈積於所述合金層之上;在所述合金層轉變成所述氧化物化合物材料期間,擴散的所述矽原子的子集優先併入至所述犧牲氧化物層中;且所述形成半導體結構的方法更包括:在形成所述氧化物化合物材料之後移除所述犧牲氧化物層。
可使用本揭露的各種實施例來提供一種半導體裝置,所述半導體裝置包含由至少兩種原子元素構成的氧化物化合物材料,所述至少兩種原子元素包括為錫的第一元素及選自Ge、Si、P、S、F、Ti、Cs及Na的第二元素。在一些實施例中,氧化物化合物材料可為p型氧化物化合物半導體材料。
以上概述了若干實施例的特徵,以使熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應理解,他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到,此種等效構造並不背離本揭露的精神及範圍,而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、取代及變更。
20:主動區域/二元金屬氧化物主動層/支柱結構/主動層/層
30:閘極介電質/閘極介電層
35:閘極電極
40:介電材料層/介電層
52:源極電極/源極接觸結構/金屬結構/支柱結構
53:源極金屬襯墊
54:源極金屬填充材料部分
56:汲極電極/金屬結構/汲極接觸結構
57:汲極金屬襯墊
58:汲極金屬填充材料部分
110:緩衝層
C-C’:垂直面
Claims (9)
- 一種半導體結構,包括第一場效電晶體,所述第一場效電晶體包括:層,包含由至少兩種原子元素構成的氧化物化合物材料層,所述至少兩種原子元素包括為錫的第一元素及為鍺的第二元素,且所述層位於基底之上;閘極介電質,位於包含所述氧化物化合物材料層的所述層上;閘極電極,位於所述閘極介電質上;以及源極接觸結構及汲極接觸結構,與包含所述氧化物化合物材料層的所述層的相應部分接觸。
- 如請求項1所述的半導體結構,其中:包含所述氧化物化合物材料層的所述層為主動層,且其中所述主動層與所述閘極介電質以相應的均勻的厚度在側向上水平地延伸,且在平面圖中具有相同的面積;且所述閘極電極以均勻的閘極電極厚度在側向上水平地延伸,且在所述平面圖中具有與所述主動層及所述閘極介電質的所述面積相等的面積。
- 如請求項1所述的半導體結構,其中所述氧化物化合物材料層與所述閘極介電質直接接觸。
- 如請求項1所述的半導體結構,其中包含所述氧化物化合物材料層的所述層為主動層,並且所述主動層更包括氧化錫 層,所述氧化錫層與所述氧化物化合物材料層接觸。
- 如請求項1所述的半導體結構,其中所述氧化物化合物材料層摻雜有矽原子,使得所述矽原子的原子濃度在所述氧化物化合物材料層內隨著距所述基底的垂直距離而增大。
- 一種半導體結構,包括第一場效電晶體,所述第一場效電晶體包括:閘極電極,位於基底之上;閘極介電質,位於所述閘極電極的頂表面或底表面上;層,包含由至少兩種原子元素構成的氧化物化合物材料層,所述至少兩種原子元素包括為錫的第一元素及為鍺的第二元素,且所述層與所述閘極介電質接觸;以及源極接觸結構及汲極接觸結構,與包含所述氧化物化合物材料層的所述層的相應部分接觸。
- 一種形成半導體結構的方法,所述形成半導體結構的方法包括:形成合金層,所述合金層包含位於基底之上的至少兩種原子元素,所述至少兩種原子元素包括為錫的第一元素及選自鍺、矽、磷、硫、氟、鈦、銫及鈉的第二元素;藉由對所述合金層進行氧化來形成由所述至少兩種原子元素構成的氧化物化合物材料層;將所述氧化物化合物材料層圖案化成主動層;以及在形成所述合金層之前或形成所述主動層之後,形成包括閘 極介電質及閘極電極的閘極堆疊,其中在形成所述閘極介電質及所述主動層時,所述閘極介電質與所述主動層接觸。
- 如請求項7所述的形成半導體結構的方法,更包括:形成層堆疊,所述層堆疊包括錫層及所述合金層;以及在所述合金層的氧化的同時對所述錫層進行氧化,藉此在所述氧化物化合物材料層上形成氧化錫層。
- 如請求項7所述的形成半導體結構的方法,其中:所述合金層包含鍺、錫及矽。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202263310291P | 2022-02-15 | 2022-02-15 | |
US63/310,291 | 2022-02-15 | ||
US17/739,795 | 2022-05-09 | ||
US17/739,795 US20230261060A1 (en) | 2022-02-15 | 2022-05-09 | Germanium tin oxide-containing semiconductor device and methods for forming the same |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202335303A TW202335303A (zh) | 2023-09-01 |
TWI837991B true TWI837991B (zh) | 2024-04-01 |
Family
ID=86584801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111146734A TWI837991B (zh) | 2022-02-15 | 2022-12-06 | 半導體結構及其形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230261060A1 (zh) |
JP (1) | JP7513773B2 (zh) |
CN (1) | CN116230749A (zh) |
TW (1) | TWI837991B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180190683A1 (en) * | 2016-12-30 | 2018-07-05 | Lg Display Co., Ltd. | Thin film transistor and method for manufacturing the same, and display device including the same |
US20190043997A1 (en) * | 2017-08-04 | 2019-02-07 | Lg Display Co., Ltd. | Thin film transistor and display device including thin film transistor |
US20200075768A1 (en) * | 2017-03-21 | 2020-03-05 | Naoyuki Ueda | Coating liquid for forming metal oxide film, oxide film, field-effect transistor, and method for producing the same |
US20200185532A1 (en) * | 2018-12-10 | 2020-06-11 | Intel Corporation | Adhesion structure for thin film transistor |
US20210376089A1 (en) * | 2020-05-28 | 2021-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7642573B2 (en) | 2004-03-12 | 2010-01-05 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
KR101648927B1 (ko) | 2009-01-16 | 2016-08-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
KR101746198B1 (ko) | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
US9142320B2 (en) | 2011-04-08 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and signal processing circuit |
-
2022
- 2022-05-09 US US17/739,795 patent/US20230261060A1/en active Pending
- 2022-07-28 CN CN202210901370.7A patent/CN116230749A/zh active Pending
- 2022-12-06 TW TW111146734A patent/TWI837991B/zh active
-
2023
- 2023-01-04 JP JP2023000016A patent/JP7513773B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180190683A1 (en) * | 2016-12-30 | 2018-07-05 | Lg Display Co., Ltd. | Thin film transistor and method for manufacturing the same, and display device including the same |
US20200075768A1 (en) * | 2017-03-21 | 2020-03-05 | Naoyuki Ueda | Coating liquid for forming metal oxide film, oxide film, field-effect transistor, and method for producing the same |
US20190043997A1 (en) * | 2017-08-04 | 2019-02-07 | Lg Display Co., Ltd. | Thin film transistor and display device including thin film transistor |
US20200185532A1 (en) * | 2018-12-10 | 2020-06-11 | Intel Corporation | Adhesion structure for thin film transistor |
US20210376089A1 (en) * | 2020-05-28 | 2021-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP7513773B2 (ja) | 2024-07-09 |
CN116230749A (zh) | 2023-06-06 |
US20230261060A1 (en) | 2023-08-17 |
JP2023118670A (ja) | 2023-08-25 |
TW202335303A (zh) | 2023-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8779511B2 (en) | Integration of fin-based devices and ETSOI devices | |
US9553189B2 (en) | Self-aligned silicide formation on source/drain through contact via | |
US20230369440A1 (en) | Access transistor including a metal oxide barrier layer and methods for forming the same | |
TW202127662A (zh) | 半導體裝置 | |
US20220328501A1 (en) | Tri-gate transistor and methods for forming the same | |
US20240178322A1 (en) | Thin film transistor including a hydrogen-blocking dielectric barrier and methods for forming the same | |
CN107230679B (zh) | 高密度存储器单元结构 | |
TW202109845A (zh) | 新穎的3d nand記憶體裝置及其形成方法 | |
TWI837991B (zh) | 半導體結構及其形成方法 | |
US20220367666A1 (en) | Ferroelectric field effect transistor | |
US20230012239A1 (en) | Transistors including crystalline raised active regions and methods for forming the same | |
TWI830053B (zh) | 半導體結構及其形成方法 | |
US20220344510A1 (en) | Transistor including an active region and methods for forming the same | |
TWI780713B (zh) | 具有圖案化閘極的半導電金屬氧化物電晶體及其形成方法 | |
TWI601264B (zh) | 半導體裝置及其製造方法 | |
KR20230037989A (ko) | 멀티 브릿지 채널 전계 효과 트랜지스터 및 그 제조 방법 | |
TWI820562B (zh) | 半導體器件及其形成方法 | |
TWI842085B (zh) | 半導體結構與其形成方法 | |
KR102690744B1 (ko) | 유전체 확산 장벽을 포함하는 박막 트랜지스터 및 그 형성 방법 | |
US20240072046A1 (en) | Semiconductor structure with reduced parasitic capacitance and method for manufacturing the same | |
US9070859B1 (en) | Low temperature deposition method for polycrystalline silicon material for a non-volatile memory device | |
TW202245137A (zh) | 半導體裝置 |