TWI837691B - 用於特徵化及選擇式分類之設備及方法及根據翹曲之微電子組件之總成 - Google Patents

用於特徵化及選擇式分類之設備及方法及根據翹曲之微電子組件之總成 Download PDF

Info

Publication number
TWI837691B
TWI837691B TW111120968A TW111120968A TWI837691B TW I837691 B TWI837691 B TW I837691B TW 111120968 A TW111120968 A TW 111120968A TW 111120968 A TW111120968 A TW 111120968A TW I837691 B TWI837691 B TW I837691B
Authority
TW
Taiwan
Prior art keywords
singulated
microelectronic component
component
singulated microelectronic
components
Prior art date
Application number
TW111120968A
Other languages
English (en)
Other versions
TW202314903A (zh
Inventor
曾冠維
迪普堤 維爾馬
游子賢
布蘭登 P 沃茲
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202314903A publication Critical patent/TW202314903A/zh
Application granted granted Critical
Publication of TWI837691B publication Critical patent/TWI837691B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)

Abstract

本申請案涉及一種處理微電子組件之方法，其包括：在無約束狀態下量測經單顆化微電子組件之翹曲性質及程度之至少一者之參數值；及回應於該翹曲性質及程度之至少一者之該所量測參數值來對該經單顆化微電子組件進行分類。該經分類晶粒可用於總成中以最小化組件之間之接合線高度差異及所得開路。亦揭示用於實施該方法之系統。

Description

用於特徵化及選擇式分類之設備及方法及根據翹曲之微電子組件之總成
本揭示涉及個別微電子組件之處理，且更特定而言，涉及檢測此等微電子組件以根據由此等微電子組件展現之翹曲程度及性質對其進行特徵化。本揭示選擇式地進一步涉及：回應於此翹曲之特徵化將此等微電子組件分類至不同分格(即，群組)中；以及至少部分基於分級將此經分類微電子組件與其他微電子組件以疊加方式進行組裝，以最小化給定總成中一或多個疊加微電子組件之翹曲之不利影響。
隨著電子裝置及系統之效能之提高，對改良此等裝置及系統之微電子組件(例如，半導體晶粒)之效能同時維持或甚至縮減一微電子組件總成之形狀因數(例如，長度、寬度及高度)有一相關聯之需求。此等需求通常(但非排他性地)與行動裝置及高效能系統相關聯。為維持或減少微電子組件之一總成之覆蓋區及高度，配備有用於堆疊之組件之間之豎直電(例如，信號、電力、接地/偏壓)通信之所謂之矽穿孔(TSV)之堆疊組件之三維(3D)總成已變得更加常見，其結合組件厚度之減小，以及在接合線(即，堆疊組件之間之空間)中採用預形成及原位形成之介電材料以減小接合線厚度，同時增加接合線均勻性。舉例而言，此預形成介電材料包括所謂之非導電膜(NCF)及晶圓級底部填充物(WLUF)，此等術語通常可互換使用。原位形成之介電材料可包含氧化矽以及極薄聚合物。雖然可有效降低3D微電子組件總成之高度，但將微電子組件(例如半導體晶粒)之厚度降低至約50 µm或更小(例如，30 µm、20 µm或更小)增加裝置脆弱性及對在應力下微開裂及開裂之敏感性，該應力例如來自與處置裝備之接觸之壓縮(例如，衝擊)應力，以及在例如拾取及放置操作中利用使用一真空之一拾取臂或「拾取器」自一支撐結構拾取微電子組件期間經歷之拉伸及彎曲應力。另外，個別微電子組件之厚度減小使得此等微電子組件與較厚組件(例如，超過約50 µm)相比更容易翹曲。當堆疊展現不同之翹曲度及性質之微電子元件時，當翹曲過度增加接合線厚度時，疊加微電子組件之導電元件之間(即在一個組件之導電支柱與另一組件之對準導電墊之間)出現開縫接頭(即，開路)或拉伸接頭(即對準導電元件之過度豎直伸展導致焊料量不足而無法強健地填充間隙)之可能性會加劇。另外，翹曲亦可能由於焊料擠出而造成短路，從而在接合線厚度將接合線厚度減小至不可接受之程度時導致橫向鄰近導電元件之間之接觸。此外，隨著接合線厚度進一步減小，舉例而言，當使用原位形成之介電材料來達成針對混合接合應用之近零接合線(NZB)厚度時，若未識別出一微電子組件之極小翹曲且由於組件之間之導電接頭中沒有焊料而無法適應該翹曲，則此翹曲可能會引發開縫接頭。另外，回應於組件之熱壓接合之疊加組件之間之應力可集中在組件之間之個別隔離位置，而非在疊加組件之一整個覆蓋區上方大體上均勻地分佈，從而可能引發組件之微開裂。包含可能由於一或多個疊加組件之翹曲而遭受開路以及應力誘發開裂之多個堆疊之薄微電子組件之微電子組件總成之非限制性實例包含半導體記憶體晶粒之總成，單獨或與其他晶粒功能性(例如，邏輯)結合，包含所謂之高帶寬記憶體(HBMx)、混合記憶體立方體(HMC)及晶圓至晶圓(C2W)總成。
在實施例中，一種微電子組件處理設備包括：一平台，其用於在一無約束狀態下支撐至少一個經單顆化微電子組件；一裝置，其用於量測支撐在該平台上之該至少一個經單顆化微電子組件之翹曲性質及程度之至少一者；一控制器，其包括至少一個微處理器，該微處理器經組態用於起始該裝置對該平台上之該至少一個經單顆化微電子組件之量測，並自該裝置接收包含表示該至少一個經單顆化微電子組件之該翹曲性質及程度之該至少一者之資料之參數值之信號；及記憶體，其可操作地耦合至該控制器以用於接收並儲存該資料。
在實施例中，一種處理微電子組件之方法包括：在一無約束狀態下量測經單顆化微電子組件之翹曲性質及程度之至少一者之參數值；及回應於該翹曲性質及程度之至少一者之該所量測參數值來對該經單顆化微電子組件進行分類。
在實施例中，一種處理微電子組件之方法包括：自一載體結構擷取一經單顆化微電子組件；在一無約束狀態下量測該經單顆化微電子組件之翹曲性質及翹曲度之至少一者之參數值；回應於該翹曲性質及程度之至少一者之該所量測參數值來特徵化該經單顆化微電子組件；及至少部分基於該經放置微電子組件之該特徵化自該平台擷取該經特徵化經單顆化微電子組件並將該經特徵化經單顆化微電子組件放置在一基底基板之一未經單顆化微電子組件位置上或在該基底基板上之另一經單顆化微電子組件上。
在實施例中，一種微電子組件總成包括：具有約65 µm或更小之一厚度之兩個或更多個經單顆化微電子組件，其展現翹曲且堆疊在一平面經單顆化微電子組件上；及另一平面經單顆化微電子組件，其堆疊在具有約65 µm或更小之一厚度之展現翹曲之該兩個或更多個經單顆化微電子組件上，其中鄰近該平面經單顆化微電子組件及該另一平面經單顆化微電子組件之各者之該兩個或更多個經單顆化微電子組件之一者之一翹曲已經量測及選擇以降低該平面經單顆化微電子組件及該另一平面經單顆化微電子組件及該各自鄰近經單顆化微電子組件當中之開縫接頭、拉伸接頭或短路之一可能性。
在實施例中，一種微電子組件處理設備包括：一拾取臂總成，其可操作地耦合至控制器以用於自一載體結構擷取經單顆化微電子組件；一裝置，其用於量測在一無約束狀態下被支撐之一經單顆化微電子組件之翹曲性質及程度之至少一者；一控制器，其包括至少一個微處理器，該微處理器經組態用於起始利用使用一真空之該拾取臂總成之一拾取臂自該載體結構擷取一經單顆化微電子組件，將該拾取臂上之該經單顆化微電子組件倒置，釋放該真空並起始該裝置對該拾取臂上之該至少一個經單顆化微電子組件之量測，及自該裝置接收包含表示該至少一個經單顆化微電子組件之該翹曲性質及程度之該至少一者之資料之參數值之信號；及記憶體，其可操作地耦合至該控制器以用於接收並儲存該資料。
優先權主張 本申請案主張2021年6月7日申請之美國臨時專利申請案第63/197,868號「APPARATUS AND METHOD FOR CHARACTERIZATION AND OPTIONAL SORTING AND ASSEMBLY OF MICROELECTRONIC COMPONENTS ACCORDING TO WARPAGE」之申請日期之權益，該案之全部揭示內容特此以引用之方式併入本文中。
揭示用於處置及檢測個別微電子組件之翹曲程度及性質之設備。如本文所使用，翹曲之「程度」意指微電子組件基板上之位置在垂直於基板之一正或負方向上偏離微電子組件之理想平面(即，平坦)之量值(正或負)。如本文所使用，術語翹曲之「性質」意指基板翹曲在基板之周邊內之形狀(例如，形貌)。根據本揭示，翹曲可在程度及性質之至少一者之方面特徵化。選擇式地，該設備可進一步包含用於分級根據所展現之翹曲程度及性質進行特徵化之個別微電子組件之一分類功能，以及包括選擇經分級微電子組件以安置在一儲存平台中或用於例如堆疊在一晶圓上或堆疊在另一個別微電子組件上以最小化C2W堆疊中組件與一晶圓之間或一多組件堆疊之組件之間之接合線厚度之差異之一擷取功能。
以下描述提供特定細節，諸如大小、形狀及定向，以便提供對本揭示之實施例之一透徹描述。然而，一般技術者將理解並瞭解，本揭示之實施例可在不一定採用此等特定細節之情況下實踐，因為本揭示之實施例可結合行業中採用之習知製造技術來實踐。另外，下文提供之描述可能不會形成一完整程序流程，用於檢測及物理處置微電子組件或設備用於達成此檢測及物理處置。下文僅詳細描述理解本揭示之實施例所需之彼等程序動作及結構。處置微電子組件或製造本文所描述之一完整電子裝置或系統之額外動作可藉由習知製造程序來執行。
本文呈現之圖式僅用於繪示目的，並不意在係任何特定材料、組件、結構、裝置或系統之實際視圖。可預期由於例如製造技術及/或容限而導致圖式中所描繪之形狀之變化。因此，本文描述之實施例不應解釋為限於所繪示之特定形狀或區，而係包含例如由製造引起之形狀偏差。舉例而言，繪示或描述為盒形之一區可具有粗糙及/或非線性特徵，並且繪示或描述為圓形之一區可包含一些粗糙及/或線性特徵。此外，所繪示之表面之間之銳角可為經修圓，反之亦然。因此，圖式中繪示之一區本質上係示意性的，並且其形狀並不意欲繪示一區之精確形狀，並且不限制本發明申請專利範圍之範疇。圖式不一定按比例繪製。
可按照被描繪為一流程圖(flowchart/flow diagram)、一結構圖或一方塊圖之一程序來描述實施例。儘管一流程圖可將操作動作描述為一循序程序，但諸多此等動作可以另一序列、並行地或大體上同時地執行。另外，動作之順序可被重新配置。一程序可對應於一方法、一執行緒、一功能、一程序、一副常式、一副程式、其他結構或其組合。此外，本文揭示之方法可在硬體、軟體或兩者中實施。若在軟體中實施，則功能可作為一或多個指令或代碼儲存或傳輸在電腦可讀媒體上。電腦可讀媒體包含電腦儲存媒體及通信媒體兩者，包含促進將一電腦程式自一個地方轉移至另一地方之任何媒體。
本文中使用諸如「第一」、「第二」等之一名稱對一元素之任何參考不限制該等元素之數量或順序，除非明確陳述此限制。實情係，此等名稱可在本文中用作區分兩個或更多個元件或一元件例子之一方便方法。因此，參考第一及第二元素並不意謂此處僅採用兩個元素，或第一元素必須以某種方式在第二元素之前。另外，除非另有陳述，否則一組元素可包括一或多個元素。
如本文所使用，術語「包括」、「包含」、「含有」、「由……特徵化」及其語法等效物係包括性或開放性之術語，其不排除額外、未敘述之元素或方法動作，但亦包含更多約束性術語「由……組成」及「基本上由……組成」及其語法等效物。如本文所使用，關於一材料、結構、特徵或方法動作之術語「可」指示考慮將其用於實施本揭示之一實施例，並且此術語優先於限制性更強之術語「係」使用以便於避免應排除或必須排除可與其組合使用之其他、可相容材料、結構、特徵及方法之任何暗示。
如本文所使用，術語「縱向」、「豎直」、「橫向」及「水平」係指一基板之一主平面(例如，基礎材料、基礎結構、基礎構造等)，在其中或其上形成一或多個結構及/或特徵，並且不一定由地球引力場界定。一「橫向」或「水平」方向係基本上平行於基板之主平面之一方向，而一「豎直」方向係基本垂直於基板之主平面之一方向。術語「縱向」可在背景內容中用於表示一基板之一長度方向或尺寸，而術語「橫向」可用於指定一基板之一寬度方向或尺寸。基板之主平面由與基板之其他表面相比具有一相對較大面積之基板之一表面界定。
如本文所使用，為便於描述，可使用諸如「在……下文」、「在……之下」、「下」、「底部」、「在……之上」、「在……上方」、「上」、「頂部」、「前部」、「後部」、「左」、「右」及類似者之空間相對術語來描述一個元件或特徵與另一(些)元件或特徵之關係，如圖式中所繪示。除非另有指示，否則空間相對術語意欲涵蓋除圖式中描繪之定向之外之材料之不同定向。舉例而言，若圖式中之材料顛倒，則描述為在其他元件或特徵「上方」或「之上」或「上」或「頂部上」之元件將定向為在其他元件或特徵「之下」或「下文」或「下方」或「底部上」。因此，取決於其中使用術語之背景內容，術語「在……上方」可涵蓋之上及之下兩個定向，此對於一般技術者而言係顯而易見的。可使材料以其他方式定向(例如，旋轉90度、顛倒、翻轉)，並相應地解釋本文所使用之空間相對描述語。
如本文所使用，單數形式「一」及「該」也意欲包含複數形式，除非內容脈絡另外明確指示。
如本文所使用，術語「經組態」及「組態」係指至少一個結構及至少一個設備中之一或多者之一大小、形狀、材料組成、定向及配置以一預定方式促進結構及設備中之一或多者之操作。
如本文所使用，術語「大體上」係指一給定參數、性質或條件方式，並且在一定程度上包含一般技術者將理解給定參數、性質或條件滿足一差異度，諸如在可接受容限內。以實例方式，取決於大體上滿足之特定參數、性質或條件，參數、性質或條件可滿足至少90.0%，滿足至少95.0%，滿足至少99.0%，或甚至滿足99.9%。
如本文所使用，關於針對特定參數之數值之「約」或「大約」包含一數值及與數值之一差異度，其為一般技術者將理解之在針對特定參數之可接受容限內。舉例而言，關於一數值之「約」或「大約」可包含在自數值之90.0%至110.0%之範圍內之額外數值，諸如在自數值之95.0%至105.0%之一範圍內，在自數值之97.5%至102.5%之一範圍內，在自數值之99.0%至101.0%之一範圍內，在自數值之99.5%至100.5%之一範圍內，或在自數值之99.9%至100.1%之一範圍內。
如本文所使用，術語「層」及「膜」意指並包含駐留在一結構上之材料之一層級、片材或塗層，該層級或塗層在材料之部分之間可為連續的或不連續的，並且其可為保形的或非保形的，除非另有指示。
如本文所使用，術語「基板」意指並包含在其上形成額外材料之一基底材料或構造。基板可為一半導體基板，在一支撐結構上之一基底半導體層，一金屬電極或在其上形成有一或多種材料、層、結構或區之一半導體基板。半導體基板上之材料可包含(但不限於)半導體材料、絕緣材料、導電材料等。基板可為一習知矽基板或包括半導體材料層之其他塊狀基板。如本文所使用，術語「塊狀基板」意指並且不僅包含矽晶圓，而且亦包含絕緣體上矽(「SOI」)基板，諸如藍寶石上矽(「SOS」)基板及玻璃上矽(「SOG」)基板，一基底半導體基礎上之矽之磊晶層，以及其他半導體或光電材料，諸如矽鍺、鍺、砷化鎵、氮化鎵及磷化銦。基板可為摻雜的或未摻雜的。如本文所使用，關於一材料、結構、特徵或方法動作之術語「可」指示考慮將其用於實施本揭示之實施例，並且此術語優先於限制性更強之術語「係」使用以便於避免應排除或必須排除可與其組合使用之其他、可相容材料、結構、特徵及方法之任何暗示 。
如本文所用，術語「微電子組件」藉由非限制性實例之方式意指並包含半導體晶粒、藉由除半導電活動以外之方式展現功能性之晶粒、微電子機械系統(MEM)裝置、包括多個晶粒之基板(包含習知晶圓)以及上文提及之其他塊體基板以及包含多於一個晶粒位置之部分晶圓及基板。
在描述中且為方便起見，可使用相同或類似參考數字來識別各種繪製圖式之間之共同特徵及元素。
現在參考作為特定於本揭示之實施例之背景之圖式之圖1，並且如上文提及，隨著封裝大小要求(即，形狀因數)變得更小，不僅必須減小覆蓋區，而且必須減小堆疊組件之一總成中之各微電子組件(例如，半導體晶粒)之厚度。薄至約50 µm之半導體晶粒已商業化，且薄至約30 µm或以下(例如，約20 µm)之半導體晶粒正在開發中。朝向呈半導體晶粒形式之此超薄微電子組件之當前趨勢將繼續下去，特別係當記憶體裝置包含單獨的或與一邏輯晶粒組合之大量(例如，8、12、16或更多)堆疊記憶體晶粒以及堆疊晶粒之其他組合(例如，HMC、HBMx、C2W)時，此係因為需要維持或甚至降低一給定數目個晶粒之堆疊高度，例如用於行動裝置中。此外，此超薄晶粒可與實施鄰近堆疊晶粒之間之近零接合線(NZB)間距結合採用。NZB開發之一個實例涉及鄰近堆疊晶粒之間之混合接合，其使用來自一晶粒或一超薄聚合物之電漿起始氧化矽作為接合線介電質來接合鄰近晶粒，並藉由連接鄰近疊加晶粒之積體電路系統之導電元件之間之接合線來維持一金屬對金屬接觸介面。避免此等應用中之接合線厚度跨疊加在另一晶粒上或位於另一晶粒下方或在一基底晶粒上之一半導體晶粒之覆蓋區之長度及寬度的、歸因於由於一個或兩個鄰近表面之翹曲導致之鄰近表面之失配形貌之不一致性，可減少開縫接頭及短路並且減少由於點接觸及應力集中而導致之組件基板上之機械應力。降低組裝程序期間此等組件之間之開縫接頭及短路以及應力集中之可能性對於防止由於晶圓至晶圓(C2W)或多晶粒堆疊處理(例如熱壓接合)期間之超薄半導體晶粒之失配翹曲而導致之良率損失(即，自一給定晶圓或其他基板、晶圓或基板批次產生之缺陷晶粒之百分比，或缺陷總成之百分比)變得愈來愈重要。
雖然微電子組件之開縫接頭、拉伸接頭及短路以及微開裂及開裂之諸多來源係已知的，但一種特定之呈組件翹曲形式之損壞誘發機制隨著此等組件之厚度減小至約65 µm以下變得明顯，並且隨著組件厚度進一步減小至約50 µm及以下，已發展成一嚴重之問題。作為相關背景，可在一單一半導體(例如，矽)晶圓上製造大量(例如，數千)呈半導體晶粒形式之微電子組件。在結合自積體電路系統朝向晶圓之背側延伸之導電矽穿孔(TSV)然後係後段製程(BEOL)處理在包括積體電路系統之所謂之有效表面中及上方形成相互橫向間隔之晶粒位置處之積體電路系統之後，晶圓自一初始厚度(通常在600 µm至750 µm之範圍內)減薄至一最終顯著減小之厚度(現在約為50 µm)，從而暴露TSV之端部(若存在)。隨後，使用例如一金剛石塗覆晶圓鋸、一電漿切割程序或一所謂之「隱形」切割程序，將粘附性地固定至呈周邊地支撐在一膜框架上之一聚合物安裝膜(有時稱為一「安裝帶」)之形式之一支撐結構上之減薄晶圓分離或「單顆化」成離散半導體晶粒。在單顆化之後，在框架上橫向拉伸安裝膜以分離經單顆化晶粒，然後藉由一拾取器自安裝膜上逐個拾取單顆化晶粒，該拾取器具有連接至一真空源且開口至緊靠各目標晶粒之一拾取面上之真空通道。在諸多例子中，採用在真空通道中起始一真空時結合拾取器之向上移動自安裝膜下方向上推動待拾取之晶粒之一頂出器來促進晶粒自膜之粘合劑釋放。在一些例子中，個別晶粒藉由拾取器自安裝膜上拾取、倒置、轉移至一熱壓接合設備之一接合頭之一接合尖端，並放置在一基底晶圓或另一已經放置之晶粒上。在其他例子中，自安裝膜中拾取個別晶粒，對其進行光學檢測，並將其放置在一晶片托盤或捲繞成一所謂的帶及卷設備中之一卷之一帶之凹穴中，用於運輸、處置及隨後自各凹穴中拾取晶粒用於與其他組件一起組裝。
習知地，在用一習知拾取器自一安裝膜上之粘合劑拾取一經單顆化半導體晶粒之前，可藉由光學方式檢測晶粒之面向上有效表面以查看其是否尺寸不足、扭曲變形或缺失導電元件(例如，具有或不具有焊料蓋或焊料凸塊之導電支柱)以及是否具有表面及邊緣裂紋，該拾取器包含開口至移動至移動至半導體晶粒之正上方之一位置之一面向下拾取面上之多個真空通道。類似地，在拾取之後及轉移至一熱壓粘合頭之一接合尖端之前，可檢測晶粒之背側。然而，在拾取及轉移之前或期間，未判定經單顆化半導體晶粒之翹曲程度及性質，此可能會成為問題，因為發明人已在本文中判定，晶粒翹曲程度及性質可能在一半導體晶圓(尤其係一超薄晶圓)之範圍內、在晶圓之各種晶粒位置之間變化很大。圖1在虛線圈出之區域中繪示歸因於晶粒之翹曲之一最下半導體晶粒SD之焊料焊接尖端導電元件與一基底晶圓BW之對準導電元件之間之開縫接頭OJ。
當併入一多晶粒堆疊晶粒電子裝置中時，晶粒翹曲就產品良率而言可能變得非常重要。舉例而言，包含其上堆疊有大量(例如，12、16個)疊加動態隨機存取記憶體(DRAM)晶粒之一邏輯晶粒之一電子裝置可能會因堆疊中之一單一翹曲晶粒以開縫接頭或短路損害堆疊中之電連接而變得不可操作。甚至可能更嚴重的係出現拉伸接頭，該拉伸接頭可能藉由早期損壞測試，但之後在併入總成之一系統(即行動裝置、平板電腦、膝上型電腦等)之操作期間失效。儘管晶粒翹曲取決於其性質及程度可能會在一晶粒堆疊中之任何位置引起問題，但當發生在一基底基板(例如，半導體晶圓)之一未經單顆化晶粒位置上之一第一層晶粒中或一晶粒堆疊中之次最上晶粒中時，其似乎最有可能損害電子裝置之操作。與堆疊中之中間晶粒相比，基底基板及最上晶粒兩者一般大體上更剛性及因此大體上平坦(即，任何翹曲都在微小容限內，跨一晶圓小於約10 µm)，堆疊中之中間晶粒可能展現出跨一單一晶粒高達約100 µm之一翹曲。雖然基底晶圓之一厚度可能僅在約30 µm至約50 µm之間，但其粘附性地接合至厚得多(例如，約700 µm至約725 µm)之載體晶圓上，從而導致總共為約775 µm之一剛性總成呈現基底晶圓之一大體上平坦上表面。舉例而言，最上晶粒目前可能具有約310 µm之一厚度，並且通常大於約100 µm，且因此展現最小翹曲。儘管在接合線及熱壓接合中使用NCF可有助於減少所得半導體晶粒封裝中之晶粒翹曲，但難以(若並非不可能)完全消除晶粒翹曲。因此，將一第一晶粒層中之一翹曲晶粒安置至一基底基板上，或作為一晶粒堆疊中之次最上晶粒，更有可能在接合線中在翹曲移動晶粒基板之一部分且因此使有效表面及背側自晶粒之一理想平面豎直移動且因此使自其突出而遠離對準導電元件(即，支柱或墊)之導電元件(即，支柱或端子墊)移動之區域中引起形成一開縫接頭或拉伸接頭。此等現象以簡化形式圖2中描繪，其中呈一半導體晶圓100之形式之一基底基板(其上包含多個未經單顆化大體上平坦的晶粒位置102)具有堆疊在其上之四個DRAM (例如SDDR5 DRAM)晶粒，包含三個超薄(例如，約50 µm或更小)之下DRAM晶粒104a、104b及104c (包含TSV 106)及一個上更厚DRAM晶粒104t (無TSV)。如所展示，DRAM晶粒104a之凸翹曲Wcv將晶粒104a之覆蓋區中間中之導電支柱110 (為簡單起見，展示為放大之凸塊)向上提起，並遠離平坦晶粒位置102之端子墊112，從而形成開縫接頭OJ。類似地，DRAM晶粒104c之扭曲翹曲Wtor將靠近晶粒覆蓋區之一縱向端之端子墊112向下拉離大體上平坦之上更厚DRAM晶粒104t之導電支柱110。DRAM晶粒104a及104c之間之中間DRAM晶粒104b可能或可能不展現顯著翹曲，但若存在，DRAM晶粒104a、104b及104c之間之任何翹曲差別通常係可適應的，此係歸因於超薄晶粒104a至104c在用來經由焊料回流或擴散接合固化接合線介電質(未展示)及接合對準導電元件(即，導電支柱110及端子墊112)之熱壓接合下之組合撓性。值得注意的係，在沒有焊料來適應疊加導電元件之間之間距變化之情況下，使用擴散接合(即銅支柱至銅端子墊之擴散接合)可能更不能容忍晶粒翹曲。
圖3A、圖3B、圖3C及圖3D僅以實例方式繪示晶粒翹曲之不同類型(即性質)及程度，為清晰起見，翹曲之程度被誇大。
圖3A係呈半導體晶粒200a之形式之一微電子組件之一側面示意立視圖，半導體晶粒200a具有自有效表面A突出之焊接加蓋之導電支柱210、晶粒200a之背側214上之端子墊212，以及在有效表面A與端子墊212之間延伸之矽穿孔(TSV) 206。自半導體晶粒200a之一端至另一端之凹翹曲Wcc將導電支柱210及端子墊212拉離平坦平面P，此對於與鄰近組件之端子墊及導電支柱之強健連接係理想的。
圖3B係呈半導體晶粒200b之形式之一微電子組件之一側面示意立視圖，半導體晶粒200b具有自有效表面A突出之焊接加蓋之導電支柱210、半導體晶粒200b之一背側214上之端子墊212，以及在有效表面A與端子墊212之間延伸之矽穿孔(TSV) 206。自半導體晶粒200b之一端至另一端之凸翹曲Wcc將導電支柱210及端子墊212拉離平坦平面P，此對於與鄰近組件之端子墊及導電支柱之強健連接係理想的。
圖3C係呈半導體晶粒200c之形式之一微電子組件之一端部示意立視圖，半導體晶粒200c具有自有效表面A突出之焊接加蓋之導電支柱210、半導體晶粒200c之一背側214上之端子墊212，以及在有效表面A與端子墊212之間延伸之矽穿孔(TSV) (未展示)。沿中心線CL自半導體晶粒200b之一端至另一端之扭轉(即，扭曲)翹曲Wtor r將導電支柱210及端子墊212拉離及推離平坦平面P，此對於與鄰近組件之端子墊及導電支柱之強健連接係理想的。
圖3D係呈半導體晶粒200d之形式之一微電子組件之一端部示意立視圖，半導體晶粒200d具有自有效表面A突出之導電支柱210、晶粒200d之一背側214上之端子墊212，以及在有效表面A與端子墊212之間延伸之矽穿孔(TSV) (未展示)。沿中心線CL自半導體晶粒200b之一側至另一側之凹翹曲Wcc，或替代地，以虛線展示之凸翹曲Wcv將導電支柱210及端子墊212推離平坦平面P，此對於與鄰近組件之端子墊及導電支柱之強健連接係理想的。
圖4係呈一無約束半導體晶粒300之形式之一微電子組件之一示意性透視圖，該半導體晶粒在其背側302面向上之情況下駐留在一平台404上，藉由沿其長度X及跨其寬度Y引導能量(例如雷射)束402之測繪設備400進行掃描以在半導體晶粒300之一覆蓋區內之各種位置量測沿Z軸與平面度(如由平行於平台404之上表面406之平面P表示)之豎直偏差。在一些實例中，測繪設備400可經組態以在單次掃描中掃描半導體晶粒300之一整個寬度或長度。舉例而言，可自伊利諾伊州伊塔斯卡之美國Keyence公司購得之LJ-X8000雷射測繪儀之LJ-X8060感測器頭提供16 mm之一掃描寬度。在另一實例中，圖4A以虛線繪示來自測繪設備400之雷射光束402之一縱向光柵掃描路徑RS之非限制性實例，此一路徑大體上覆蓋半導體晶粒300之所有背側302並依據半導體晶粒300之翹曲性質及程度提供一詳細翹曲形貌。當然，光柵掃描路徑RS可被實施為跨半導體晶粒300之背側302之寬度之一橫向路徑。在另一實例中，圖4B繪示沿半導體晶粒300之背側302之中心線CL以及(選擇式地)沿緊鄰晶粒之縱向邊緣之側線SL之一縮短掃描路徑AS之一非限制性實例。雖然前一種光柵掃描路徑RS提供卓越之細節，但後一種縮短掃描路徑AS之任一變體可更快地執行但仍提供任何翹曲之性質及程度之足夠細節。可分析及使用來自對自展現相同電路架構且以相同方式處理之類似大小之數個晶圓單顆化之相同類型之多個半導體晶粒之掃描之經驗資料來預測理想之掃描及測繪程度。用於掃描微電子組件以查看翹曲性質及程度之其他適合之市售設備包含可自美國Keyence公司購得之結合LJ-X8002控制器之2D/3D LJ-X7000系列雷射測繪儀。其他適合雷射測繪設備由馬薩諸塞州納蒂克之Cognex公司及不列顛哥倫比亞省溫哥華之LMI技術公司提供。適合之光學測繪儀由加利福尼亞州米爾皮塔斯之KLA公司、康涅狄格州米德爾菲爾德之Zygo公司及馬薩諸塞州比爾裏卡之Bruker公司提供。
可考慮，根據本揭示之實施例之微電子組件之翹曲性質及程度之量測可在環境溫度下進行(≈25℃)。雖然已知翹曲之程度(即量值)受溫度影響，但本文中發明人已判定，在環境溫度下展現之性質(即，翹曲類型)指示(即，大體上與之相關)隨著溫度相對於環境溫度升高或降低而展現之翹曲性質。因此，使用數學模型化、經驗資料或其組合來預測作為溫度之一變數之翹曲度，可在環境溫度翹曲之背景中判定程序條件(例如，熱壓接合)下之一可接受翹曲程度，以確立具有一給定性質之已展現翹曲之程度之預定值，可將一微電子組件之經量測之環境溫度翹曲與該預定值進行比較以用於分類及分級目的。類似地，與一給定微電子組件相關聯之分格可用於預測該組件在一平面基底基板上或具有高溫下之已知平面度或翹曲特性之另一微電子組件之上或之下疊加之適合性，以將此等疊加結構之間之接合線高度維持在可接受容限內以顯著降低開縫接頭或拉伸(若採用焊料)接頭之任何可能性。
圖5係根據本揭示之一實施例之一微電子組件之特徵化、分類、儲存及組裝之一非限制性方法500之一流程圖。在方法500之動作502中，自一載體結構(例如，一安裝膜或一載體晶圓)有效表面朝上拾取一經單顆化微電子組件。在動作504中，將微電子組件倒置並在一無約束狀態下將其有效表面朝下放置在一平台上。在動作506中，掃描微電子組件之背側以查看微電子組件相對於微電子組件之一理想平面之翹曲性質及程度。在動作508中，根據相對於儲存在記憶體(例如，一或多個查找表)中之預定分格值(即，翹曲類型及定向、偏離平面度、前述之不同範圍)之翹曲性質及程度來特徵化微電子組件，並相應地進行分類，並將微電子組件之相關聯分格儲存在記憶體中。在動作510中，將微電子組件放置在用所儲存相關聯分格識別之一組件儲存平台之一位置(例如，一帶及卷裝置之一帶之凹穴、一晶片托盤之凹穴)中。在動作512中，將微電子組件自組件儲存平台之位置移除，並自記憶體中擷取所儲存相關聯分格。在動作514中，將微電子組件放置在一基底基板之一微電子組件位置上或在一製程中總成之另一經單顆化微電子組件上，其中相關聯分格指示放置將導致接合線高度相對於一鄰近微電子組件或組件位置跨微電子組件之一覆蓋區在可接受容限內。
圖6係根據本揭示之一實施例之一微電子組件之特徵化、分類及總成之一非限制性方法600之一流程圖。在方法600之動作602中，自一載體結構(例如，一安裝膜或一載體晶圓)有效表面朝上拾取一經單顆化微電子組件。在動作604中，將微電子組件倒置並在一無約束狀態下將其有效表面朝下放置在一平台上。在動作606中，掃描微電子組件之背側以查看微電子組件相對於微電子組件之一理想平面之翹曲性質及程度。在動作608中，根據相對於儲存在記憶體(例如，一或多個查找表)中之預定分格值之翹曲性質及程度來特徵化微電子組件，並相應地進行分類，並將微電子組件之相關聯分格儲存在記憶體中。在動作610中，用一熱壓接合設備之接合頭之一接合尖端自平台拾取微電子組件。在動作612中，將微電子組件放置在一基底基板之一微電子組件位置上，或在一製程中總成之另一經單顆化微電子組件上，其中儲存在記憶體中之相關聯分格指示放置將導致接合線高度相對於一鄰近微電子組件或組件位置跨微電子組件之一覆蓋區在可接受容限內。
圖7A及圖7B示意性地繪示用於實施與本揭示之方法相關聯之動作之一系統700之一實施例。首先參考圖7A，呈半導體晶粒702之形式之經單顆化微電子組件有效表面704朝上駐留在一載體結構706上，該載體結構例如一安裝膜(即，安裝帶)或一載體晶圓，一目標晶粒702t由一配備真空的拾取臂708自載體結構706拾取，拾取臂708可在X、Y及Z方向上以及圍繞水平及豎直軸移動。然後，配備真空之拾取臂708被橫向移動並圍繞一水平軸旋轉，以向配備真空之轉移臂712背側710朝上呈現目標晶粒702t，轉移臂712在至少X、Y及Z方向上可移動，以將目標晶粒702t移動至檢測平台714，並將目標晶粒702t背側710朝上安置在檢測平台714上，以駐留在一無約束狀態下。然後，使呈一雷射或光學測繪儀或其他適合掃描裝置之形式之掃描設備716在檢測平台714上方移動(或檢測平台714可平移以在掃描設備716下方移動)，其中掃描目標晶粒702t之背側710之形貌以查看翹曲(即，性質及程度)。然後，將翹曲值與儲存在電腦記憶體中之預定值或值範圍進行比較，並且選擇針對目標晶粒702t之一相關聯類別及分格並將其儲存在記憶體中。然後，藉由可至少在X、Y及Z方向上移動之接合頭720之接合尖端718將目標晶粒702t自檢測平台714上提起，隨後將目標晶粒放置在駐留在一基底基板(例如，半導體晶圓) 722之未經單顆化晶粒位置7021上之其他晶粒702之一堆疊上或一未經單顆化晶粒位置7021上。目標晶粒702t之放置位置可基於目標晶粒702t之相關分格以及如先前判定或假定之一晶粒702或晶粒位置702l之平面度或翹曲來選擇(即，一晶圓之一晶粒位置將係平面的)。以此方式，一總成之疊加結構之間之接合高度差異可限制在可接受容限內以避免開縫接頭或拉伸(即，在焊料之情況下)接頭。
在對以上設備及方法之一修改中，承載目標晶粒702t之配備真空之拾取臂708可圍繞一水平軸旋轉以背側710朝上呈現目標晶粒702t，並且可釋放固持目標晶粒702t之真空，使目標晶粒702t處於一無約束狀態下。然後，可使呈一雷射或光學測繪儀或其他適合掃描裝置之形式之掃描設備716在擱置在拾取臂708上之目標晶粒702t上方移動(或者拾取臂708可平移以在掃描設備716下方移動及倒置，之後釋放真空)，其中掃描目標晶粒702t之背側710之形貌以查看翹曲(即，性質及程度)。
在系統700之實施例之一變體中，在掃描之後且如圖7B中所展示，一配備真空的拾取臂708可藉由其背側710自檢測平台714拾取目標晶粒702t，圍繞一水平軸旋轉以倒置目標晶粒702t並呈現有效表面704，之後將目標晶粒702t轉移至一轉移臂712，其將目標晶粒702t轉移至一儲存平台(例如，一帶及卷設備中之卷或晶片托盤) 724，並將目標晶粒702t安置在儲存平台724之一位置(例如，凹穴) 726用於進一步處置、儲存及運輸至另一位置，與目標晶粒702t相關聯之分格與位置726相關聯，並儲存在與儲存平台724相關聯之非暫時性電腦記憶體中。以此方式，當自其各自位置726擷取儲存在儲存平台724中之目標晶粒702t及其他晶粒702時，可自記憶體擷取指示其翹曲特性之相關聯分格並採用其來製造總成，如關於圖7A描述。在圖7A之第一部分中描繪之藉由掃描之程序序列中，結合圖7B之程序序列，可將掃描功能併入帶及卷系統之操作序列中，例如由KLA供應之一帶及卷系統等。在此實施例之背景內容中，亦考慮多個帶可並行採用，給定帶之所有凹穴被指派至一分格。隨後，自多個帶擷取適合晶粒可更快達成，並且不需要將經分級之晶粒與一帶之個別凹穴相關聯。
與圖7A之情況一樣，在對圖7B之設備及方法之一修改中，代替使用一檢測平台，承載目標晶粒702t之配備真空之拾取臂708可圍繞一水平軸旋轉以背側710朝上呈現目標晶粒702t並且可釋放固持目標晶粒702t之真空，使目標晶粒702t處於一無約束狀態下。然後，使呈一雷射或光學測繪儀或其他適合掃描裝置之形式之掃描設備716在擱置在拾取臂708上之目標晶粒702t上方移動(或者拾取臂708可平移以在掃描設備716下方移動及倒置，之後釋放真空)，其中掃描目標晶粒702t之背側710之形貌以查看翹曲(即，性質及程度)。隨後，撿拾臂708可再次圍繞一水平軸旋轉並平移至一儲存平台724以將目標晶粒702t安置在儲存平台724之一位置(例如，凹穴) 726中用於進一步處置、儲存及運輸至另一位置，與目標晶粒702t相關聯之分格與位置726相關聯並儲存在與儲存平台724相關聯之非暫時性電腦記憶體中。
在圖7B之變體之實施方案中，考慮各晶粒702可被積極地保留在一儲存平台724之一凹穴726中，以在儲存平台724之處置、儲存及運輸期間保持其在凹穴726內之縱向、橫向及旋轉(即，圍繞相對於儲存平台平面之一豎直軸)位置。作為非限制性實例，晶粒702可藉由凹穴底部上之一熱釋放粘合劑或藉由約束晶粒之上邊緣之凹穴之熱釋放銷來保留。此外，可在凹穴底部上採用一紫外線(UV)釋放粘合劑以保留晶粒702。另外，可在凹穴底部上採用一溶劑釋放粘合劑以同時清潔及釋放自一凹穴拾取之晶粒702。
在圖7A及圖7B兩者之變體中，亦考慮可為落在就翹曲性質或程度或兩者而言之任何可接受之預定值之外之任何掃描晶粒指派一報廢或轉移分格。類似地，在使用自其擷取晶粒以進行堆疊之一單一帶之情況下，若與一特定晶粒相關聯之一分格指示其不適合立即放置，則拾取臂可將其放置在數個轉移區域(例如，晶片托盤)之一者中用於在下一次該分格之晶粒適合放置在一總成中時擷取。舉例而言，一晶粒可具有一相關聯分格，其指示晶粒不適合放置在一基底晶圓上之一第一層或一晶粒堆疊之次最上層中，但適合作為一中間晶粒放置在堆疊中。
亦可考慮，可實施對圖5、圖6、圖7A及圖7B之上述系統及方法之修改以消除一單獨或專用之檢測平台。舉例而言，若一UV或熱釋放安裝帶用於晶粒單顆化，則在拾取之前，可達成對安裝帶上之一釋放晶粒之掃描。類似地，若一晶圓在一玻璃或矽載體晶圓上而非在安裝帶上被單顆化，則可採用一UV或熱釋放粘合劑來接合被單離之晶圓，之後可使用來自載體晶圓下文之定向熱或UV能量自載體晶圓釋放經單顆化晶粒。在任一例子中，可將掃描設備移入及移離晶圓之經單顆化晶粒上方之一檢測場至適當位置。
在任何情況下，在本揭示之實施例之實施方案中之任一者中，對個別微電子組件且具體而言半導體晶粒之翹曲性質及程度之判定可允許以最小化鄰近組件之間之接合線高度差異之一方式組裝多個堆疊組件。換言之，組件之間之翹曲失配，或鄰近一大體上平面之組件放置展現一不可接受之翹曲性質或程度之一組件可被最小化甚至避免。
系統700可在控制器730之控制下執行其程式化功能，控制器730可包括可操作地耦合至用於儲存操作程式及預定分格值以及經掃描翹曲值、用於分類及分級之分析程式，以及經掃描組件之分格資料之記憶體之一或多個微處理器。在圖7B之背景內容中，放置在一儲存平台中之經掃描組件之分格資料可轉移至與一給定儲存平台、其中之特定位置及所儲存組件相關聯之另一記憶體。
在實施例中，一種微電子組件處理設備包括：一平台，其用於在一無約束狀態下支撐至少一個經單顆化微電子組件；一裝置，其用於量測支撐在該平台上之該至少一個經單顆化微電子組件之翹曲性質程度之至少一者；一控制器，其包括至少一個微處理器，該微處理器經組態用於起始該裝置對該平台上之該至少一個經單顆化微電子組件之量測，並自該裝置包含表示該至少一個經單顆化微電子組件之該翹曲性質及程度之該至少一者之資料之參數值之信號；及記憶體，其可操作地耦合至該控制器以用於接收並儲存該資料。
在實施例中，一種處理微電子組件之方法包括：在一無約束狀態下量測經單顆化微電子組件之翹曲性質及程度之至少一者之參數值；及回應於該翹曲性質及程度之至少一者之該所量測參數值來對該經單顆化微電子組件進行分類。
在實施例中，一種處理微電子組件之方法包括：自一載體結構擷取一經單顆化微電子組件；在一無約束狀態下量測該經單顆化微電子組件之翹曲性質及翹曲度之至少一者之參數值；回應於該翹曲性質及程度之至少一者之該所量測參數值來特徵化該經單顆化微電子組件；及至少部分基於該經放置微電子組件之該特徵化自該平台擷取該經特徵化經單顆化微電子組件並將該經特徵化經單顆化微電子組件放置在一基底基板之未經單顆化微電子組件位置上或在該基底基板上之另一經單顆化微電子組件上。
在實施例中，一種微電子組件總成包括：具有約65 µm或更小之一厚度之兩個或更多個經單顆化微電子組件，其展現翹曲且堆疊在一平面經單顆化微電子組件上；及另一平面經單顆化微電子組件，其堆疊在具有約65 µm或更小之一厚度之展現翹曲之該兩個或更多個經單顆化微電子組件上，其中鄰近該平面經單顆化微電子組件及該另一平面經單顆化微電子組件之各者之該兩個或更多個經單顆化微電子組件之一者之一翹曲已經量測及選擇以降低該平面經單顆化微電子組件及該另一平面經單顆化微電子組件及該各自鄰近經單顆化微電子組件當中之開縫接頭、拉伸接頭或短路之一可能性。
在實施例中，一種微電子組件處理設備包括：一拾取臂總成，其可操作地耦合至控制器以用於自一載體結構擷取經單顆化微電子組件；一裝置，其用於量測在一無約束狀態下被支撐之一經單顆化微電子組件之翹曲性質及程度之至少一者；一控制器，其包括至少一個微處理器，該微處理器經組態用於起始利用使用一真空之該拾取臂總成之一拾取臂自該載體結構擷取一經單顆化微電子組件，將該拾取臂上之該經單顆化微電子組件倒置，釋放該真空並起始該裝置對該拾取臂上之該至少一個經單顆化微電子組件之量測，及自該裝置接收包含表示該至少一個經單顆化微電子組件之該翹曲性質及程度之該至少一者之資料之參數值之信號；及記憶體，其可操作地耦合至該控制器以用於接收並儲存該資料。
儘管已經結合圖式描述某些繪示性實施例，但一般技術者將認知並瞭解，由本揭示涵蓋之實施例不限於本文明確展示及描述之彼等實施例。實情係，可在不背離由本揭示涵蓋之實施例之範疇之情況下對本文描述之實施例進行諸多添加、刪除及修改，例如下文主張之彼等，包含合法等效物。另外，來自一個所揭示實施例之特徵可與另一所揭示實施例之特徵組合，同時仍然被涵蓋在本揭示之範疇內。
100:半導體晶圓 102:平坦晶粒位置 104a:DRAM晶粒 104b:DRAM晶粒 104c:DRAM晶粒 104t:DRAM晶粒 106:矽穿孔(TSV) 110:導電支柱 112:端子墊 200a:半導體晶粒 200b:半導體晶粒 200c:半導體晶粒 200d:半導體晶粒 206:矽穿孔(TSV) 210:導電支柱 212:端子墊 214:背側 300:半導體晶粒 302:背側 400:測繪設備 402:能量/雷射光束 404:平台 406:上表面 500:方法 502:動作 504:動作 506:動作 508:動作 510:動作 512:動作 514:動作 600:方法 602:動作 604:動作 606:動作 608:動作 610:動作 612:動作 700:系統 702:晶粒 702l:晶粒位置 702t:目標晶粒 704:有效表面 706:載體結構 708:拾取臂 710:背側 712:轉移臂 714:檢測平台 716:掃描設備 718:接合尖端 720:接合頭 722:基底基板/半導體晶圓 724:儲存平台 726:凹穴/位置 730:控制器 A:有效表面 AS:縮短掃描路徑 BW:基底晶圓 CL:中心線 OJ:開縫接頭 P:平坦平面 RS:光柵掃描路徑 SD:半導體晶粒 SL:側線 Wcc:凹翹曲 Wcv:凸翹曲 Wtor:扭曲翹曲
圖1係基於堆疊微電子組件之一顯微照片之一呈現，其中歸因於一個或多個元件之翹曲，在圈出之虛線區域中出現開路；
圖2係包含堆疊在一基底基板之一未經單顆化晶粒位置上之多個DRAM晶粒之在製造中之一電子裝置之一側面示意立視圖；
圖3A係展現縱向凹翹曲之一微電子組件之一側面示意立視圖，圖3B係展現縱向凸翹曲之一微電子組件之一側面示意立視圖；圖3C係一微電子組件之一端部示意立視圖，其展現沿其中心線之一扭轉翹曲；且圖3D係一微電子組件之一端部示意立視圖，其交替地(即，實線與虛線)展現沿其中心線之大體上均勻橫向凹翹曲及凸翹曲；
圖4係一微電子組件之一示意性透視圖，其背側經受掃描以量測組件相對於該組件之一所需平坦平面之翹曲性質及程度。圖4A係圖4之微電子組件之一俯視立視圖，其展示跨組件之寬度及長度之對背側之一光柵掃描之路徑，且圖4B係圖4之微電子組件之一俯視立視圖，其展示沿中心線及選擇式地鄰近組件之邊緣之縱向側線之一縮短掃描之路徑；
圖5係檢測一微電子組件、根據翹曲特徵化並分級微電子組件、儲存經分級微電子裝置組件及選擇式地隨後將經分級微電子組件放置在一製程中總成中之一方法之一實施例之一流程圖；
圖6係檢測一微電子組件、根據翹曲特徵化並分級微電子組件並將經分級微電子組件放置在一製程中總成中之方法之另一實施例之一流程圖；及
圖7A及圖7B示意性地繪示用於實施本揭示之實施例之一系統。
600:方法
602:動作
604:動作
606:動作
608:動作
610:動作
612:動作

Claims (40)

  1. 一種微電子組件處理設備，其包括：一平台，其用於在一無約束狀態(unconstrained state)下支撐至少一個經單顆化(singulated)微電子組件；一裝置，其用於量測支撐在該平台上之該至少一個經單顆化微電子組件之翹曲性質及程度之至少一者；一控制器，其包括至少一個微處理器，該微處理器經組態用於起始該裝置對該平台上之該至少一個經單顆化微電子組件之量測，並自該裝置接收信號，該等信號包含表示該至少一個經單顆化微電子組件之該翹曲性質及程度之該至少一者之資料之參數值；及記憶體，其可操作地耦合至該控制器以用於接收並儲存該資料。
  2. 如請求項1之設備，其進一步包括可操作地耦合至該控制器之一拾取總成，該拾取總成用於自一載體結構擷取數個經單顆化微電子組件並將該等經單顆化微電子組件轉移至該平台。
  3. 如請求項2之設備，其中該載體結構包括支撐在一膜框架上並支撐該數個經單顆化微電子組件之一安裝膜。
  4. 如請求項2之設備，其中該載體結構包括支撐該數個經單顆化微電子組件之一剛性載體基板。
  5. 如請求項1至4中任一項之設備，其進一步包括可操作地耦合至該控制器之一轉移總成，該轉移總成用於自該平台擷取經單顆化微電子組件並將各經單顆化微電子組件轉移至由該控制器基於與各經單顆化微電子組件相關聯之資料之該等參數值來指派之數個分格之一者。
  6. 如請求項5之設備，其進一步包括可操作地耦合至該控制器並儲存翹曲性質及程度之若干組預定參數值之額外記憶體，並且該控制器進一步經組態以回應於該資料之參數值與儲存在該額外記憶體中之該若干組之預定參數值之比較而對該等經單顆化微電子組件進行分類以用於分級。
  7. 如請求項6之設備，其中儲存在該額外記憶體中之該若干組參數值駐留在一或多個查找表中。
  8. 如請求項5之設備，其進一步包括一組件儲存平台，該組件儲存平台包括數個凹穴，各凹穴經組態用於接納一經單顆化微電子組件，各凹穴在將一經單顆化微電子組件***其中之後與其特定分格相關聯，且該設備進一步包括用於儲存該所***經單顆化微電子組件之分格及相關聯凹穴位置之儲存記憶體。
  9. 如請求項8之設備，其中該組件儲存平台進一步包括一帶及卷設備中之一帶或一晶片托盤之一者。
  10. 如請求項8之設備，其進一步包括一裝置，該裝置用於自該組件儲存 平台擷取經單顆化微電子組件，並且將各自所量測經單顆化微電子組件轉移至一基底基板上之一未經單顆化微電子組件位置，前提係儲存在儲存記憶體中之該各自經擷取經單顆化微電子組件之該分格指示就翹曲性質及程度而言放置在未經單顆化微電子組件平台上之可接受性。
  11. 如請求項10之設備，其中該基底基板係一半導體晶圓。
  12. 如請求項10之設備，其中用於自該組件儲存平台擷取經單顆化微電子組件並將各自經單顆化微電子組件轉移至一基底基板上之一未經單顆化微電子組件位置之該裝置進一步可操作地耦合至用於儲存轉移至該基底基板之各經單顆化微電子組件之一位置及分格之記憶體。
  13. 如請求項10之設備，其中用於自該組件儲存平台擷取經單顆化微電子組件並將各自經單顆化微電子組件轉移至一基底基板上之一未經單顆化微電子組件位置之該裝置進一步經組態以在自該組件儲存平台擷取一各自經單顆化微電子組件之後，將儲存在儲存記憶體中之該各自經單顆化微電子組件之一分格與儲存在該基底基板上之一微電子組件堆疊之經單顆化微電子組件之一現有層之儲存記憶體中之經單顆化微電子組件之位置及相關聯分格進行比較，並識別該現有層之可用微電子組件之一經單顆化微電子組件以將其上之該各自經單顆化微電子組件轉移至其以最小化翹曲失配或接合線高度差異之至少一者。
  14. 如請求項10之設備，其中用於自該組件儲存平台擷取經單顆化微電 子組件並將各自經單顆化微電子組件轉移至一基底基板上之一未經單顆化微電子組件位置之該裝置進一步經組態以在自該組件儲存平台擷取一各自經單顆化微電子組件用於轉移至一微電子組件堆疊之一次最上微電子組件位置之後，判定該各自經擷取經單顆化微電子組件之該分格是否指示就翹曲性質及程度而言在一大體上平面之最上微電子組件下方放置在該微電子組件堆疊內之可接受性。
  15. 一種處理微電子組件之方法，其包括：在一無約束狀態下量測經單顆化微電子組件之翹曲性質及程度之至少一者之參數值；及回應於該翹曲性質及程度之至少一者之該等所量測參數值來對該等經單顆化微電子組件進行分類。
  16. 如請求項15之方法，其進一步包括藉由將該等經單顆化微電子組件之該至少一個翹曲性質及程度之至少一者之該等所量測參數值與同翹曲性質及程度之該至少一者相關之預定參數值進行比較來特徵化該等經單顆化微電子組件。
  17. 如請求項16之方法，其中該等預定參數值各包括翹曲性質及程度之至少一者之值之一範圍。
  18. 如請求項16之方法，其進一步包括藉由將該等經單顆化微電子組件之翹曲性質及程度之該等所量測參數值與包括與翹曲性質及程度相關之若 干組值之預定參數值進行比較來特徵化該等經單顆化微電子組件。
  19. 如請求項15之方法，其中若一經單顆化微電子組件之一或多個所量測參數值落在預定限制之外，則拒絕使用該經單顆化微電子組件。
  20. 如請求項15之方法，其進一步包括使用儲存在一或多個查找表中之預定參數值來對該等經單顆化微電子組件進行分類。
  21. 如請求項15之方法，其進一步包括將該等經單顆化微電子組件轉移至一儲存平台，將各經單顆化微電子組件之類別與該儲存平台之一位置相關聯，並將該相關聯類別儲存在電腦記憶體中。
  22. 如請求項21之方法，其中該儲存平台之該等位置係一帶及卷設備中之一帶中之凹穴，或一晶片托盤中之凹穴，並且轉移該等經單顆化微電子組件包括將該等經單顆化微電子組件***該等凹穴中。
  23. 如請求項21之方法，其進一步包括自儲存平台位置擷取經單顆化微電子組件，並將該經擷取經單顆化微電子組件放置在至少部分基於該經擷取經單顆化微電子組件之該等各自類別來選擇之一基底基板之微電子組件位置上。
  24. 一種處理微電子組件之方法，其包括：自一載體結構擷取一經單顆化微電子組件； 在一無約束狀態下量測該經單顆化微電子組件之翹曲性質及翹曲度之至少一者之參數值；回應於該翹曲性質及程度之至少一者之該等所量測參數值來特徵化該經單顆化微電子組件；及至少部分基於該經放置微電子組件之該特徵化來將該經特徵化經單顆化微電子組件放置在一基底基板之一未經單顆化微電子組件位置上或在該基底基板上之另一經單顆化微電子組件上。
  25. 如請求項24之方法，其中該載體結構包括由一膜框架支撐之一安裝膜，該經單顆化微電子組件係在該安裝膜上之一經單顆化微電子組件陣列之一者，並且自該安裝膜之該擷取藉由使用一真空之一拾取設備來達成。
  26. 如請求項25之方法，其中該基底基板係一半導體晶圓，該等未經單顆化微電子組件位置係未經單顆化晶粒位置，該等經單顆化微電子組件係經單顆化半導體晶粒，且該方法進一步包括在擷取、量測及特徵化該經單顆化半導體晶粒之前在該安裝膜上單顆化該等半導體晶粒。
  27. 如請求項24之方法，其中該載體結構包括一剛性載體晶圓，該經單顆化微電子組件係該載體晶圓上之一經單顆化微電子組件陣列之一者，並且自該載體晶圓之該擷取藉由應用一真空之一拾取設備來達成。
  28. 如請求項27之方法，其中該基底基板係一半導體晶圓，該等未經單顆化微電子組件位置係未經單顆化晶粒位置，該等經單顆化微電子組件係 粘附至該載體晶圓之經單顆化半導體晶粒，且該方法進一步包括在擷取、量測及特徵化該經單顆化半導體晶粒之前，降低將自該載體晶圓擷取之該經單顆化半導體晶粒之粘附性。
  29. 一種微電子組件處理設備，其包括：一拾取臂總成，其可操作地耦合至一控制器以用於自一載體結構擷取經單顆化微電子組件；一裝置，其用於量測在一無約束狀態下被支撐之一經單顆化微電子組件之翹曲性質及程度之至少一者；該控制器包括至少一個微處理器，其經組態用於起始利用使用一真空之該拾取臂總成之一拾取臂自該載體結構擷取一經單顆化微電子組件，將該拾取臂上之該經單顆化微電子組件倒置，釋放該真空並起始該裝置對該拾取臂上之該至少一個經單顆化微電子組件之量測，及自該裝置接收包含表示該至少一個經單顆化微電子組件之該翹曲性質及程度之該至少一者之資料之參數值之信號；及記憶體，其可操作地耦合至該控制器以用於接收並儲存該資料。
  30. 如請求項29之設備，其中該載體結構包括支撐在一膜框架上之一安裝膜或支撐數個經單顆化微電子組件之一剛性載體基板。
  31. 如請求項29之設備，其中該拾取臂進一步經組態以將各經單顆化微電子組件轉移至由該控制器基於與各經單顆化微電子組件相關聯之資料之該等參數值而指派之數個分格之一者。
  32. 如請求項31之設備，其進一步包括額外記憶體，該額外記憶體可操作地耦合至該控制器並儲存翹曲性質及程度之若干組預定參數值，並且該控制器進一步經組態以回應於該資料之參數值與儲存在該額外記憶體中之該若干組之預定參數值之比較而對該等經單顆化微電子組件進行分類用於分級。
  33. 如請求項32之設備，其中儲存在該額外記憶體中之該若干組參數值駐留在一或多個查找表中。
  34. 如請求項31之設備，其進一步包括一組件儲存平台，該組件儲存平台包括數個凹穴，各凹穴經組態用於接納一經單顆化微電子組件，各凹穴在將一經單顆化微電子組件***其中之後與其特定分格相關聯，且該設備進一步包括用於儲存該所***經單顆化微電子組件之分格及相關聯凹穴位置之儲存記憶體。
  35. 如請求項34之設備，其中該組件儲存平台進一步包括一帶及卷設備中之一帶或一晶片托盤之一者。
  36. 如請求項34之設備，其進一步包括一裝置，該裝置用於自該組件儲存平台擷取經單顆化微電子組件，並且將各自所量測經單顆化微電子組件轉移至一基底基板上之一未經單顆化微電子組件位置，前提係儲存在儲存記憶體中之該各自經擷取經單顆化微電子組件之該分格指示就翹曲性質及 程度而言放置在未經單顆化微電子組件平台上之可接受性。
  37. 如請求項36之設備，其中該基底基板係一半導體晶圓。
  38. 如請求項36之設備，其中用於自該組件儲存平台擷取經單顆化微電子組件並將各自經單顆化微電子組件轉移至一基底基板上之一未經單顆化微電子組件位置之該裝置進一步可操作地耦合至用於儲存轉移至該基底基板之各經單顆化微電子組件之一位置及分格之記憶體。
  39. 如請求項36之設備，其中用於自該組件儲存平台擷取經單顆化微電子組件並將各自經單顆化微電子組件轉移至一基底基板上之一未經單顆化微電子組件位置之該裝置進一步經組態以在自該組件儲存平台擷取一各自經單顆化微電子組件之後，將儲存在儲存記憶體中之該各自經單顆化微電子組件之一分格與儲存在該基底基板上之一微電子組件堆疊之經單顆化微電子組件之一現有層之儲存記憶體中之經單顆化微電子組件之位置及相關聯分格進行比較，並識別該現有層之可用微電子組件之一經單顆化微電子組件以將其上之該各自經單顆化微電子組件轉移至其以最小化翹曲失配或接合線高度差異之至少一者。
  40. 如請求項36之設備，其中用於自該組件儲存平台擷取經單顆化微電子組件並將各自經單顆化微電子組件轉移至一基底基板上之一未經單顆化微電子組件位置之該裝置進一步經組態以在自該組件儲存平台擷取一各自經單顆化微電子組件用於轉移至一微電子組件堆疊之一次最上微電子組件 位置之後，判定該各自經擷取經單顆化微電子組件之該分格是否指示就翹曲性質及程度而言在一大體上平面之最上微電子組件下方放置在該微電子組件堆疊內之可接受性。
TW111120968A 2021-06-07 2022-06-07 用於特徵化及選擇式分類之設備及方法及根據翹曲之微電子組件之總成 TWI837691B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163197868P 2021-06-07 2021-06-07
US63/197,868 2021-06-07
US17/804,683 2022-05-31
US17/804,683 US20220392792A1 (en) 2021-06-07 2022-05-31 Apparatus and method for characterization and optional sorting and assembly of microelectronic components according to warpage

Publications (2)

Publication Number Publication Date
TW202314903A TW202314903A (zh) 2023-04-01
TWI837691B true TWI837691B (zh) 2024-04-01

Family

ID=84284341

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111120968A TWI837691B (zh) 2021-06-07 2022-06-07 用於特徵化及選擇式分類之設備及方法及根據翹曲之微電子組件之總成

Country Status (3)

Country Link
US (1) US20220392792A1 (zh)
CN (1) CN115513090A (zh)
TW (1) TWI837691B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11911904B2 (en) * 2020-07-15 2024-02-27 Micron Technology, Inc. Apparatus and methods for enhanced microelectronic device handling
US11784050B2 (en) * 2021-04-27 2023-10-10 Micron Technology, Inc. Method of fabricating microelectronic devices and related microelectronic devices, tools, and apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210134628A1 (en) * 2019-10-31 2021-05-06 Semes Co., Ltd. Apparatus for and method of monitoring warpage of substrate, substrate treatment apparatus, and substratetype sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210134628A1 (en) * 2019-10-31 2021-05-06 Semes Co., Ltd. Apparatus for and method of monitoring warpage of substrate, substrate treatment apparatus, and substratetype sensor

Also Published As

Publication number Publication date
US20220392792A1 (en) 2022-12-08
CN115513090A (zh) 2022-12-23
TW202314903A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
TWI837691B (zh) 用於特徵化及選擇式分類之設備及方法及根據翹曲之微電子組件之總成
KR102360381B1 (ko) 적층 구조를 갖는 반도체 소자 및 그 제조방법
US10481200B2 (en) Semiconductor device test apparatuses comprising at least one test site having an array of pockets
KR101374420B1 (ko) 반도체 어셈블리, 스택된 반도체 디바이스, 및 이들을 제조하는 방법
US20190123006A1 (en) Semiconductor structure and method for manufacturing the same
US8686310B2 (en) Packaged chip detection and classification device
US8652858B2 (en) Chip testing method
US20130052760A1 (en) Method of inspecting and manufacturing a stack chip package
US8710859B2 (en) Method for testing multi-chip stacked packages
JP6625423B2 (ja) ウエハ検査装置及びそのメンテナンス方法
TW200539338A (en) A manufacturing method of a semiconductor device
TW200822263A (en) Test method for yielding a known good die
TW201843467A (zh) 一體化測試及搬運機構
US20240139940A1 (en) Apparatuses for handling microelectronic devices
US9250288B2 (en) Wafer-level testing method for singulated 3D-stacked chip cubes
US7129507B2 (en) Chip mis-position detection method
KR102548782B1 (ko) 반도체 소자 테스트 장치
US20240087943A1 (en) Pick-and-place tool with warpage-correction mechanism
KR102158819B1 (ko) 반도체 패키지 픽업 장치
US7126145B2 (en) Frame transfer prober
US20230025157A1 (en) Pick and place method and apparatus thereof
JP7390889B2 (ja) 吸着保持装置
US20230395545A1 (en) Modular construction of hybrid-bonded semiconductor die assemblies and related systems and methods
KR102538845B1 (ko) 반도체 소자 테스트 장치
Perminov et al. Three-dimensional stacking IC packaging technology for NAND-flash memory