TWI837397B - 積體電路及用於製造瞬時傳感電路系統之方法 - Google Patents
積體電路及用於製造瞬時傳感電路系統之方法 Download PDFInfo
- Publication number
- TWI837397B TWI837397B TW109123812A TW109123812A TWI837397B TW I837397 B TWI837397 B TW I837397B TW 109123812 A TW109123812 A TW 109123812A TW 109123812 A TW109123812 A TW 109123812A TW I837397 B TWI837397 B TW I837397B
- Authority
- TW
- Taiwan
- Prior art keywords
- output
- sensing
- transient
- circuit system
- fsm
- Prior art date
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 134
- 238000000034 method Methods 0.000 title claims description 131
- 238000005070 sampling Methods 0.000 claims abstract description 42
- 230000002123 temporal effect Effects 0.000 claims abstract description 31
- 230000001934 delay Effects 0.000 claims abstract 2
- 230000008859 change Effects 0.000 claims description 85
- 230000010355 oscillation Effects 0.000 claims description 43
- 230000000630 rising effect Effects 0.000 claims description 34
- 230000006399 behavior Effects 0.000 claims description 30
- 238000005259 measurement Methods 0.000 claims description 30
- 230000003247 decreasing effect Effects 0.000 claims description 9
- 230000003044 adaptive effect Effects 0.000 claims description 6
- 230000033228 biological regulation Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本文所描述之各種實施方案係針對一種積體電路,其包含具有一或多個組件之邏輯電路系統。該積體電路可包含效能傳感電路系統,其提供與偵測形成該邏輯電路系統之該一或多個組件之切換延遲之變動相關聯之一效能傳感輸出。該積體電路可包含瞬時傳感電路系統,其接收該效能傳感輸出且提供用於判定一或多個取樣週期期間該效能傳感電路系統之操作條件之穩定性之一瞬時傳感輸出。該瞬時傳感電路系統可使用一有限狀態機(FSM)來傳感及分類該瞬時傳感輸出之時間行為之變化。
Description
本節意欲提供與理解本文所描述之各種技術相關之資訊。如本節之標題所暗示,此係相關技術之一討論,其絕不暗示相關技術係先前技術。一般而言,相關技術可或可不被視為先前技術。因此,應暸解,本節之任何陳述應鑑於此來解讀,而不應被解讀為先前技術之任何認可。
積體數位電路可使用內建至一設計中之傳感器來判定操作期間之時序餘裕。此等傳感器可將回饋提供至一控制迴路以傳遞可靠操作,且通常可採用大量傳感器讀數來適當表示一電路。在此例項中,各傳感器讀數平均化一段時間內之瞬時操作條件(諸如(例如)電壓及溫度)之影響。獲取一單一傳感器讀數期間或自多個傳感器連續獲取讀數中之操作條件之瞬時波動會使總體結果偏斜。若此等波動之影響保持未被偵測到,則其會導致意欲改良電路操作之一回饋迴路之不穩定性。
100:電路系統
104:記憶體電路系統
106:邏輯電路系統
108:控制電路系統
110:傳感器電路系統
112:組件傳感器
114:瞬時傳感電路系統/瞬時傳感器
116:瞬時有限狀態機(FSM)
120:電壓域
122:通信匯流排
124:電壓調節器電路系統
200:圖式
204:振盪器/振盪器電路系統
210:傳感器控制器/傳感器控制電路系統
300:示意圖
304:計數器
308:反相器延遲級
310:輸入邏輯閘
400:波形圖
402:波形
404:取樣週期
408:瞬時樣本(TS)
500A:瞬時傳感方法
500B:瞬時傳感方法
500C:瞬時傳感方法
502:開始區塊
504:區塊
505:區塊
506:區塊
507:區塊
508:區塊
510:決策區塊
512:區塊
514:決策區塊
516:區塊
518:區塊
520:區塊
522:區塊
524:決策區塊
526:區塊
528:區塊
532:區塊
534:結束區塊
540:區塊
542:決策區塊
544:區塊
546:區塊
548:決策區塊
550:區塊
552:決策區塊
554:區塊
600:圖式
602:穩定狀態
604:弱上升狀態
606:上升狀態
608:弱下降狀態
610:下降狀態
612:不穩定狀態
620:第一狀態變化
622:第二狀態變化
624:第三狀態變化
626:第四狀態變化
700:方法
710:區塊
720:區塊
730:區塊
EN/RST:啟用/重設信號
Out_State:瞬時輸出狀態
Out_Val_1:第一輸出值
Out_Val_2:第二輸出值
本文參考附圖描述各種方案及技術之實施方案。然而,應暸解,附圖僅繪示本文所描述之各種實施,且不意欲限制本文所描述之各種技術之實施例。
圖1繪示根據本文所描述之實施方案之具有記憶體電路系統及瞬時傳感電路系統之電路系統之一示意圖。
圖2繪示根據本文所描述之各種實施方案之傳感器電路系統之一示意圖。
圖3繪示根據本文所描述之各種實施方案之振盪器電路系統之一示意圖。
圖4繪示根據本文所描述之實施方案之由電路系統使用之一取樣週期中之瞬時取樣之一波形圖。
圖5A至圖5C繪示根據本文所描述之各種實施方案之各種瞬時傳感方法之程序圖。
圖6繪示根據本文所描述之實施方案之具有各種穩定性狀態之一瞬時有限狀態機(FSM)之一狀態圖。
圖7繪示根據本文所描述之各種實施方案之用於提供瞬時傳感電路系統之一方法之一程序圖。
本文所描述之各種實施方案係針對用於提供瞬時傳感電路系統來確保數位電路之延遲監測之保真度之各種方案及技術。例如,本文所描述之各種方案及技術提供用於對與邏輯及記憶體電路系統相關聯之瞬時信號之時間行為及特性分類之一有限狀態機(FSM)方法。方案係指用於閉合迴路自適性電壓調控(AVS)之方法,其中閉合迴路以其迴路頻寬為特徵。因此,本文所描述之各種方案及技術可提供確保一量測窗內之平均傳感器頻率之量測之保真度之瞬時傳感器電路系統。若未被偵測到,則受瞬時事件影響之延遲量測會引起AVS迴路變得不穩定。瞬時傳感器電路系統
可傳感瞬時過衝及/或欠衝及發生於一量測窗中之斜坡。瞬時傳感器可提供述明電壓及溫度在量測期間是否為穩定、上升、下降或不穩定之至少一者以不干擾AVS控制迴路之一輸出。
在一些例項中,邏輯及記憶體電路系統之效能可基於與邏輯/記憶體電路系統之電壓及溫度之至少一者之偵測變動相關聯之一或多個操作條件。在其他例項中,可使用自適性電壓調控(AVS)來調整記憶體電路系統之效能。
本文將參考圖1至圖7更詳細描述提供瞬時傳感方案及技術之各種實施方案。
圖1繪示根據本文所描述之實施方案之具有記憶體電路系統104、邏輯電路系統106及某一類型之控制電路系統108及瞬時傳感電路系統114之電路系統100之一示意圖。在各種實施方案中,電路系統100可參考與一輸入電壓供應(Vdd)相關聯之一特定電壓域120來操作。在一些例項中,電壓域120可為一AVS啟用電壓域。
如圖1中所展示,電路系統100包含記憶體電路系統104,其包含具有位元單元(例如記憶體單元及相關邏輯電路系統)之一陣列之一記憶體結構。如本文所描述,記憶體結構之效能係基於與記憶體結構之電壓及/或溫度之一偵測變動相關聯之一或多個操作條件及時間行為。此外,記憶體電路系統104可耦合至使用一瞬時有限狀態機(FSM)116之瞬時傳感電路系統114(或瞬時傳感器),且記憶體電路系統104可包含具有自適性電壓調控(AVS)能力及/或特性之自計時記憶體電路系統。
電路系統100可包含具有一或多個組件傳感器112及含瞬時FSM 116之瞬時傳感器114之傳感器電路系統110。在一些例項中,一或多
個組件傳感器112可經實施為具有一邏輯結構之一類型之效能傳感電路系統,該邏輯結構經調適以偵測記憶體結構(即,陣列中之位元單元)、邏輯NMOS裝置、邏輯PMOS裝置、寄生電阻、寄生電容或其等之任何組合中任何者之效能變動。邏輯電路系統可基於組件傳感器之偵測到之效能變動將一輸出信號提供至電源管理電路系統(例如電壓調節器電路系統124)。替代地,在一些實施方案中,專用控制電路系統108可用於此目的,其可位於AVS啟用電壓域內或一單獨電壓域中。
瞬時傳感器114包含效能傳感電路系統,其經調適以揭露記憶體結構、邏輯NMOS裝置、邏輯PMOS裝置、寄生電阻、寄生電容或其等之任何組合中任何者之組件傳感器之一單一量測窗內之電壓及溫度之波動。組件傳感器之輸出之穩定性係指一取樣週期期間其內部振盪頻率之一瞬時過衝、欠衝或連續上升或下降。如本文將更詳細描述,瞬時傳感器114經調適以提供用於識別組件傳感器之時間行為是否為穩定或不穩定、上升或下降之至少一者之一瞬時偵測。
瞬時FSM 116可用於接收瞬時傳感器114之輸出且接著使組件傳感器之輸出適合由邏輯電路系統106或控制電路系統108處理。瞬時FSM 116可用於對波形之時間行為之變化分類。如本文參考圖6更詳細描述,瞬時FSM 116可傳感變化(其係指傳感諸如(例如)一弱變化程度及一強變化程度之一變化程度),且瞬時FSM 116可基於傳感變化程度將穩定性之狀態自一狀態移動至另一不同狀態。此外,瞬時FSM 116可傳感變化(其係指傳感諸如(例如)上升(或增大)變化方向及下降(或減小)變化方向之一變化方向),且瞬時FSM 116可基於傳感變化方向將穩定性之狀態自一狀態移動至另一不同狀態。此外,瞬時FSM 116亦可經調適以基於傳感波
形之時間行為之變化將其在一量測窗結束時之狀態提供至一傳感器控制器。
電路系統100可包含耦合至傳感器電路系統110、記憶體電路系統104、邏輯電路系統106及電壓調節器電路系統124之控制電路系統108。在一些情況中,控制電路系統108可自傳感器電路系統110接收各種控制信號且基於控制信號使用自適性電壓調控(AVS)來自適性調整提供至記憶體電路系統104及邏輯電路系統106之電壓(Vdd)。此會影響記憶體電路系統104及邏輯電路系統106之效能。此外,控制電路系統108可耦合至電壓調節器電路系統124以藉此提供一AVS介面以在120中自適性調整提供至電路系統之電壓(Vdd)。
電路系統100可包含電壓調節器電路系統124,其經由直接控制信號或通信匯流排122上之介面耦合至控制電路系統108。電路系統100可包含可用於介接至所有系統組件之一通信匯流排122。在一些實施方案中,電路系統100可經製造及實施為一積體電路(IC),因此,電路系統100可與各種類型之電腦電路系統及相關組件整合於一單一晶片上。此外,電路系統100可經實施於諸多嵌入式系統中用於各種類型之電子、行動、物聯網(loT)及/或生物統計應用。
圖2繪示根據本文所描述之實施方案之傳感器電路系統110之一圖式200。圖2中所描述之類似組件大體上具有類似於參考圖1所描述之範疇、操作之範疇、操作且依類似於參考圖1所描述之一方式運行。
如圖2中所展示,傳感器電路系統110包含一或多個組件傳感器112、瞬時傳感器114及一傳感器控制器210。如本文所描述,一或多個組件傳感器112可經實施為一類型之效能傳感電路系統,其具有用於偵
測記憶體結構(即,陣列中之位元單元)、邏輯NOMS裝置、邏輯PMOS裝置、寄生電阻、寄生電容或其等之任何組合中任何者之效能變動之一邏輯結構。在一些例項中,邏輯結構可基於記憶體結構之偵測到之效能變動經由控制電路系統108將一輸出信號提供至電壓調節器電路系統124。如所展示,組件傳感器112可接收一啟用/重設信號(EN/RST)且基於啟用/重設信號(EN/RST)提供一第一輸出值(Out_Val_1)。
瞬時傳感器114可包含瞬時FSM 116及一振盪器204,振盪器204經調適以提供與偵測記憶體結構、邏輯NMOS裝置、邏輯PMOS裝置、寄生電阻、寄生電容或其等之任何組合中任何者之效能變動相關聯之一輸出振盪頻率。如本文所描述,瞬時傳感器114可經調適以(例如)藉由量測與輸出振盪頻率相關聯之一波形、識別波形之時間行為及使用瞬時FSM 116傳感波形之時間行為之變化來判定輸出振盪頻率之穩定性。在一些實施方案中,量測波形可包含在一取樣週期期間取樣與輸出振盪頻率相關聯之波形。輸出振盪頻率之穩定性係指取樣週期期間輸出振盪頻率之一上升過衝或下降欠衝。如參考圖4更詳細描述,瞬時傳感器114可在取樣週期期間使用一或多個瞬時樣本(TS)量測波形,且取樣週期可係指瞬時傳感器114在其期間量測與輸出振盪頻率相關聯之波形之一量測窗。瞬時傳感器114可經調適以提供識別波形之時間行為是否為穩定、不穩定、上升、下降、正或負之一瞬時輸出狀態(Out_State)。
在一些例項中,振盪器204可操作為另一類型之效能傳感電路系統,其經調適以提供與偵測記憶體結構、邏輯NOMS裝置、邏輯PMOS裝置、寄生電阻、寄生電容或其等之任何組合中任何者之效能變動相關聯之輸出振盪頻率。振盪器204可接收一啟用/重設信號(EN/RST)且
亦基於啟用/重設信號(EN/RST)提供一第二輸出值(Out_Val_2)。此外,瞬時FSM 116接收另一啟用/重設信號(EN/RST)且基於啟用/重設信號(EN/RST)及基於第二輸出值(Out_Val_2)提供輸出狀態信號(Out_State)。在各種例項中,輸出狀態信號(Out_State)提供與輸出振盪頻率之傳感穩定性之一狀態(例如,包含一Vdd_stable狀態、一Vdd_unstable狀態、一Vdd_rising狀態及一Vdd_falling狀態之至少一者)相關聯之一編碼控制信號。
傳感器控制器210可經組態以將啟用/重設信號(EN/RST)提供至一或多個組件傳感器112且亦接收第一輸出值信號(Out_Val_1)。另外,傳感器控制器210可經組態以將啟用/重設信號(EN/RST)提供至瞬時傳感器114且亦接收輸出狀態信號(Out_State)。傳感器控制器210亦可經組態以判定輸出振盪頻率之穩定性之狀態,例如包含一Vdd_stable狀態、一Vdd_unstable狀態、一Vdd_rising狀態及一Vdd_falling狀態之至少一者。
在一些實施方案中,在量測期間,組件傳感器112及瞬時傳感器114可並行操作。在一些例項中,一取樣週期允許判定一新(或下一)量測系列何時開始,且取樣窗可判定一量測時間週期及量測之一平均值。可使用瞬時傳感器及一或多個組件傳感器,且此組傳感器一起並行操作以執行量測。可一次使用一組組件傳感器(例如串列)執行量測。在各量測之前,可清空選定組件傳感器,且在各量測期間,瞬時傳感器114可與選定組件傳感器112並行運行。在一些例項中,瞬時傳感器114可操作為提供關於電壓是否上升、穩定、下降、太低、太高及/或不一致之資料及資訊之一斜坡電壓偵測器。因而,瞬時傳感器114可在傳感器組之各量測
期間並行啟動以驗證量測。在取樣週期結束時,若判定電壓穩定,則傳感器量測係相關的。此外,若判定電壓不穩定,則可捨棄傳感器量測,或若判定電壓上升或下降,則要連續監測傳感器量測之變化。
圖3繪示根據本文所描述之各種實施方案之圖2之振盪器電路系統204之一示意圖300。振盪器電路系統204一般可指稱一振盪器。
如圖3中所展示,振盪器204可包含一環形振盪器,其經調適以操作為用於提供與偵測一組反相器之效能變化相關聯之輸出振盪頻率之效能傳感電路系統。因此,環形振盪器204可包含經調適以將輸出振盪頻率提供至一計數器304之一反相器延遲級308。
振盪器204可包含耦合至反相器延遲級308之計數器304。在一些例項中,計數器304經調適以:自振盪器(或環形振盪器或反相器延遲級308)接收輸出振盪頻率,計數與輸出振盪頻率相關聯之脈衝數,且提供脈衝數之一輸出或輸出計數(Out_Val_2)。參考圖2,瞬時FSM 116可耦合至計數器304,且瞬時FSM 116因而可經調適以自計數器304接收脈衝數之輸出計數且基於輸出計數判定輸出振盪頻率之穩定性。在此例項中,瞬時FSM 116可使用輸出計數來判定一當前輸出計數是否自一先前輸出計數改變。如本文所描述,瞬時FSM 116可經調適以基於傳感波形之時間行為之變化來判定輸出振盪頻率之穩定性,且瞬時FSM 116經調適以基於傳感波形之時間行為之變化於輸出振盪頻率之穩定性之狀態之間改變。
亦如圖3中所展示,振盪器電路系統204可經實施為具有介入於一輸入邏輯閘310(例如一NAND閘)與計數器304之間的反相器延遲級308之一環形振盪器。在各種例項中,反相器延遲級308可包含串聯耦合之任何數目個反相器級,唯一條件係振盪器電路系統204提供一振盪輸
出信號。反相器延遲級308將輸出振盪信號提供至計數器304,且輸入邏輯閘310亦接收(例如)包含一啟用輸入信號(啟用)及作為一回饋輸入信號之輸出振盪信號之多個輸入信號。計數器304可自反相器延遲級308接收輸出振盪信號,自一外部源接收一重設信號(重設),且基於所接收之信號提供輸出信號(Out_Val_2)。在各種例項中,輸入邏輯閘310可由諸如(例如)AND/NAND閘、OR/NOR閘等等之不同類型之邏輯閘實施。因而,啟用可基於NAND或NOR。在其他例項中,反相器級可由提供一反相輸出(諸如(例如)使用NAND/NOR邏輯級)之任何其他邏輯結構實施。此外,在其他例項中,振盪器可為任何其他類型之電壓控制振盪器。
圖4繪示根據本文所描述之各種實施方案之可由電路系統100使用之一取樣週期404中之各種瞬時樣本(TS)408之一波形圖400。參考圖1至圖3,瞬時傳感器114可經調適有使用波形402之功能,如下文將描述。
如本文所描述,瞬時有限狀態機(FSM)116可經調適以基於傳感與輸出振盪頻率相關聯之一波形之時間行為之變化來判定輸出振盪頻率之穩定性。在一些例項中,瞬時FSM 116可經調適以基於傳感波形之時間行為之變化於輸出振盪頻率之穩定性之狀態之間改變。因此,瞬時傳感器114可藉由在一取樣週期404期間使用瞬時樣本408(TS1、TS2、TS3、...、TS(N-1)、TSN)對波形取樣來量測與輸出振盪頻率相關聯之波形。在一些情況中,取樣週期404係指其中啟動瞬時傳感器114用於量測目的之取樣時間之一時間範圍。輸出振盪頻率之穩定性可係指取樣週期404期間輸出振盪頻率之一上升過衝或下降欠衝。因而,瞬時傳感器114可在取樣週期404期間使用一或多個瞬時樣本408(TS1、TS2、TS3、...、
TS(N-1)、TSN)來量測波形,且取樣週期404可係指瞬時傳感器114在其期間量測與輸出振盪頻率相關聯之波形之一量測窗。
在一些實施方案中,瞬時傳感器114可使用一波形操作及/或用作具有使用一波形之能力及/或功能之一控制器。例如,一控制器可經調適以在一取樣週期期間與瞬時傳感器114通信一或多次,且控制器亦可經調適以基於來自瞬時傳感器114之不同取樣值執行各種運算。
圖5A至圖5C繪示根據本文所描述之各種實施方案之各種瞬時傳感方法之程序圖。特定言之,圖5A展示一瞬時傳感方法500A之一程序流程圖,圖5B展示另一瞬時傳感方法500B之一程序流程圖,及圖5C展示另一瞬時傳感方法500C之一程序流程圖。在各種實施方案中,方法500A、500B、500C可由傳感器電路系統110及其各種組件(諸如(例如)參考圖1至圖4之瞬時傳感器114、瞬時FSM 116及/或傳感器控制器210)之輔助執行。
應暸解,即使方法500A、500B、500C指示操作執行之一特定順序,但在各種例項中,操作之特定部分可依不同順序及在不同系統上執行。在其他例項中,各種其他額外操作及/或步驟可添加至方法500A、500B、500C及/或自方法500A、500B、500C省略。此外,方法500A、500B、500C可以硬體及/或軟體實施。若以硬體實施,則方法500A、500B、500C可由各種組件及/或電路系統實施,如本文圖1至圖4中所描述。若以軟體實施,則方法500A、500B、500C亦可經實施為經組態以實施各種瞬時傳感方案及技術之一程式或軟體指令程序,如本文所描述。此外,若以軟體實施,則與實施方法500A、500B、500C相關之指令可儲存於記憶體及/或一資料庫中。例如,一電腦或具有一處理器及記憶
體之各種其他類型之運算裝置可經組態以執行方法500A、500B、500C。
如參考圖5A所描述及展示,方法500A可用於實施本文所描述之各種瞬時方案及技術,其可與藉由提供及/或利用效能傳感電路系統及/或本文所描述之各種相關聯裝置、組件及電路來提高效能相關聯。
在開始區塊502中,方法500A可開始一傳感週期。在區塊504中,方法500A可將瞬時FSM重設為一穩定狀態。在區塊506中,方法500A可在一固定延遲值D1內啟用瞬時傳感器且將輸出指派(或儲存)為一參考值(ref)、一最小值(min)或一最大值(max)。在區塊508中,方法500A可重設瞬時傳感器且使用相同於固定延遲值D1之啟用窗來執行一新(或下一)量測且將輸出指派(或儲存)為一指派值x1。
在決策區塊510中,方法500A可判定指派值x1是否大於最大值(max)。若指派值x1大於最大值(max),則在區塊512中,方法500A可指派(或儲存)等於指派值x1之最大值(max)且繼續進行至決策區塊514。若指派值x1不大於最大值(max),則方法500A可進行至決策區塊514。
在決策區塊514中,方法500A可判定指派值x1是否小於最小值(min)。若指派值x1小於最小值(min),則在區塊516中,方法500A可指派等於指派值x1之最小值(min)且進行至決策區塊518。若指派值x1不小於最小值(min),則方法500A可進行至區塊518。
在區塊518中,方法500A可指派等於指派值x1減去參考值(ref)之一差值(diff)。在區塊520中,方法500A可將差值(diff)發送(或傳遞或傳輸)至瞬時FSM 116。在區塊522中,方法500A可將指派值x1指派(或儲存)至參考值(ref)中。
在決策區塊524中,方法500A可判定傳感週期是否已結
束。若傳感週期已結束,則方法500進行至區塊526。若傳感週期未結束,則方法500A返回至區塊508以重複一或多個先前區塊。
在區塊526中,方法500A可指派(或儲存)等於最大值(max)減去最小值(min)之差值(diff)。在區塊528中,方法500A可將差值(diff)發送(或傳遞或傳輸)至瞬時FSM 116。
在一些實施方案中,在區塊532中,方法500A可將一最終輸出狀態指派(或儲存)為穩定、上升、下降或不穩定。例如,若判定最終輸出狀態係「穩定」602、「弱下降」608或「弱上升」604中之任何者,則方法500A可將最終狀態指派(或儲存)為「穩定」。在另一例項中,若判定最終輸出狀態係「弱上升」604或「上升」606,則方法500A可指派(或儲存)「上升」狀態。此外,在另一例項中,若判定最終輸出狀態係「弱下降」608或「下降」610,則方法500A可指派(或儲存)「下降」狀態。
並且在一些實施方案中,在區塊532中,方法500A可將最終輸出狀態傳遞至傳感器控制器210。在結束區塊534中,方法500A可終止傳感週期。
如參考圖5B所描述及展示,方法500B可用於實施本文所描述之各種瞬時方案及技術,其可與藉由提供及/或利用效能傳感電路系統及/或本文所描述之各種相關聯裝置、組件及電路來提高效能相關聯。方法500B之一些區塊類似於圖5A之方法500A中之區塊。
在開始區塊502中,方法500B可開始一傳感週期。在區塊504中,方法500B可將瞬時FSM重設為「穩定」602狀態。在區塊506中,方法500B可在一固定延遲值D1內啟用瞬時傳感器且將輸出指派(或儲存)為一參考值(ref)。在區塊508中,方法500B可重設瞬時傳感器且使用
相同於固定延遲值D1之啟用窗來執行一新(或下一)量測且將輸出指派(或儲存)為一指派值x1。
在區塊518中,方法500B可指派等於指派值x1減去參考值(ref)之一差值(diff)。在區塊520中,方法500B可將差值(diff)發送(或傳遞或傳輸)至瞬時FSM 116。在區塊522中,方法500B可將指派值x1指派(或儲存)至參考值(ref)中。
在決策區塊524中,方法500B可判定傳感週期是否已結束。若傳感週期已結束,則方法500B進行至區塊532。若傳感週期未結束,則方法500B返回至區塊508以重複一或多個先前區塊。
在一些實施方案中,在區塊532中,方法500B可將一最終輸出狀態指派(或儲存)為穩定、上升、下降或不穩定。例如,若判定最終輸出狀態係「穩定」602、「弱下降」608或「弱上升」604中之任何者,則方法500B可將最終狀態指派(或儲存)為「穩定」。在另一例項中,若判定最終輸出狀態係「弱上升」604或「上升」606,則方法500B可指派(或儲存)「上升」狀態。此外,在另一例項中,若判定最終輸出狀態係「弱下降」608或「下降」610,則方法500B可指派(或儲存)「下降」狀態。
並且在一些實施方案中,在區塊532中,方法500B可將最終輸出狀態傳遞至傳感器控制器210。在結束區塊534中,方法500B可終止傳感週期。
如參考圖5C所描述及展示,方法500C可用於實施本文所描述之各種瞬時方案及技術,其可與藉由提供及/或利用效能傳感電路系統及/或本文所描述之各種相關聯裝置、組件及電路來提高效能相關聯。除一些更改或修改區塊及一些額外區塊之外,方法500C之一些區塊類似
於圖5A至圖5B之方法500A、500B中之區塊。
在開始區塊502中,方法500C可開始一傳感週期。在區塊505中,方法500C可將瞬時FSM重設為一穩定狀態。在區塊507中,方法500C可在一固定延遲值D1內啟用瞬時傳感器且將輸出指派(或儲存)為一第一值(first_val)及一參考值(ref)。在區塊508中,方法500C可重設瞬時傳感器且使用相同於固定延遲值D1之啟用窗來執行一新(或下一)量測且將輸出指派(或儲存)為指派值x1。
在區塊518中,方法500C可指派等於指派值x1減去參考值(ref)之一差值(diff)。在區塊520中,方法500C可將差值(diff)發送(或傳遞或傳輸)至瞬時FSM 116。在區塊522中,方法500C可將指派值x1指派(或儲存)至參考值(ref)中。
在決策區塊524中,方法500C可判定傳感週期是否已結束。若傳感週期已結束,則方法500C進行至區塊540。若傳感週期未結束,則方法500C返回至區塊508以重複一或多個先前區塊。
在區塊540中,方法500C可將一最後量測值指派(或儲存)為一最後值(last_val)。在決策區塊542中,方法500C可判定一最終狀態是否等於一弱上升狀態、一弱下降狀態或一穩定狀態。若最終狀態等於弱上升狀態、弱下降狀態或穩定狀態,則方法500C進行至區塊544。若最終狀態不等於弱上升狀態、弱下降狀態或穩定狀態,則方法500C進行至區塊532。
在區塊544中,方法500C可將狀態更新為穩定。在區塊546中,方法500C可指派(或儲存)等於最後值(last_val)減去第一值(first_val)之一差值(diff)。
在決策區塊548中,方法500C可判定差值(diff)是否大於或等於一大正△。若差值(diff)大於或等於大正△,則方法500C可進行至區塊550。若差值(diff)不大於或等於大正△,則方法500C可進行至決策區塊552。
在區塊550中,方法500C可將狀態改變為上升(或增大)。在決策區塊552中,方法500C可判定差值(diff)是否小於或等於一大負△。若差值(diff)小於或等於大負△,則方法500C可進行至區塊554。若差值(diff)不小於或等於大負△,則方法500C可進行至區塊532。在區塊554中,方法500C可將狀態改變為下降(或減小)。
在區塊532中,方法500C可將最終狀態傳遞(或發送或傳輸)至傳感器控制器,該傳感器控制器可指稱瞬時FSM控制器。在結束區塊534中,方法500C可終止傳感週期。
圖6繪示根據本文所描述之實施方案之具有各種穩定性狀態之瞬時有限狀態機(FSM)116之一圖式600。
如本文所描述,輸出振盪頻率之穩定性可係指取樣週期期間輸出振盪頻率之一上升過衝或下降欠衝。例如,瞬時傳感器114可經調適以提供識別波形之時間行為是否為穩定602、不穩定612、在一正或向上方向上增大(例如弱上升604或上升606)或在一負或向下方向上減小(例如弱下降608或下降610)之一瞬時輸出。此外,在一些例項中,瞬時傳感器114可經調適以基於來自計數器304之脈衝數之輸出計數來傳感波形之時間行為之變化。在此例項中,瞬時FSM 116可經調適以基於傳感波形之時間行為之變化於輸出振盪頻率之穩定性之多個狀態602、604、606、608、610、612之間改變。
因而,在一些例項中,傳感變化係指傳感包含一弱變化程度及一強變化程度之一變化程度,且瞬時FSM 116可基於傳感變化程度將穩定性之狀態自一狀態移動至另一不同狀態。在其他例項中,傳感變化亦可係指傳感包含一增大變化方向及一減小變化方向之一變化方向,且瞬時FSM 116可基於傳感變化方向將穩定性之狀態自一狀態移動至另一不同狀態。如本文所描述,瞬時FSM 116經調適以基於傳感波形之時間行為之變化將輸出振盪頻率之一或多個輸出狀態(例如穩定、不穩定、上升及/或下降)提供至傳感器控制電路系統210(即,傳感器控制器)。
如圖6中所展示,瞬時FSM 116可引發(或開始)於一穩定狀態602中,其中判定或識別輸出振盪頻率係穩定。自穩定狀態602起,在波形之一量測期間,穩定性之狀態可保持穩定狀態602或移動至穩定性之另一不同狀態604、606、608、610。例如,穩定性之狀態可自穩定狀態602改變且移動至一上升狀態604、606。在一小正△(或變化)之後,穩定性之狀態可改變且移動至一弱上升狀態604。在一大正△(或變化)之後,穩定性之狀態可改變且移動至一上升狀態606。在其他例項中,穩定性之狀態可自穩定狀態602改變且移動至一下降狀態608、610。在一小負△(或變化)之後,穩定性之狀態可改變且移動至一弱下降狀態608。在一大負△(或變化)之後,穩定性之狀態可改變且移動至一下降狀態610。此外,穩定性之狀態可自上升或下降狀態604、606、608、610之一或多者改變且移動至一不穩定狀態612。在一些例項中,穩定性之狀態可改變且分別自上升狀態606及下降狀態610移動至弱上升狀態604及弱下降狀態608。此外,在其他例項中,穩定性之狀態亦可改變且分別自弱上升狀態604及弱下降狀態608移動至穩定狀態602。
此外,如本文所描述,瞬時FSM 116可經調適以判定一當前穩定性狀態是否自一先前穩定性狀態改變,其中狀態之變化可係指來自計數器304之輸出計數之一變化。因而,瞬時FSM 116可使用自計數器304接收之輸出計數來判定一當前輸出計數是否自一先前輸出計數改變。例如,瞬時FSM 116可判定一當前輸出計數與一先前輸出計數之間的一變化差值(diff值)。因此,如圖6中所展示,一第一狀態變化620可係指一小正△與一大正△之間的一差值(diff值)。在另一例項中,一第二狀態變化622可係指大於或等於一大正△之一差值(diff值)。在另一例項中,一第三狀態變化624可係指一大負△與一小負△之間的一差值(diff值)。在又一例項中,一第四狀態變化626可係指小於或等於一大負△之一差值(diff值)。
圖7繪示根據本文所描述之實施方案之用於提供瞬時傳感電路系統之一方法700之一程序流程圖。
應暸解,即使方法700指示操作執行之一特定順序,但在一些情況中,操作之各種特定部分可依不同順序及在不同系統上執行。在其他情況中,額外操作及/或步驟可添加至方法700及/或自方法700省略。此外,方法700可以硬體及/或軟體實施。若以硬體實施,則方法700可由各種組件及/或電路系統實施,如本文參考圖1至圖6所描述。此外,若以軟體實施,則方法700亦可經實施為經組態以提供效能傳感電路系統之一程式及/或軟體指令程序,如上文所描述。此外,若以軟體實施,則與實施方法700相關之指令可儲存於記憶體及/或一資料庫中。例如,一電腦或具有至少一處理器及記憶體之各種其他類型之運算裝置可經組態以執行方法700。
如參考圖7所描述及展示,方法700可用於製作及/或製造
一積體電路(IC)或引起該IC被製作及/或製造,該IC實施與提供效能傳感電路系統及/或各種相關聯裝置、組件及電路相關之本文所描述之各種記憶體效能管理方案及技術。
在區塊710中,方法700可製作邏輯及記憶體電路系統,其中記憶體電路系統包含具有一位元單元陣列之一記憶體結構。在區塊720中,方法700可製作提供用於偵測記憶體結構之效能變動之一輸出振盪頻率之一效能傳感器。在區塊730中,方法700可製作量測與輸出振盪頻率相關聯之一波形且基於識別波形之時間行為來判定輸出振盪頻率之穩定性之一瞬時傳感器,其中瞬時傳感器使用一有限狀態機(FSM)來傳感波形之時間行為之變化。
本文描述一積體電路之各種實施方案。該積體電路可包含具有一或多個組件之邏輯電路系統。該積體電路可包含提供與偵測形成該邏輯電路系統之該一或多個組件之切換延遲之變動相關聯之一效能傳感輸出之效能傳感電路系統。該積體電路可包含接收該效能傳感輸出且提供用於判定該效能傳感電路系統在一或多個取樣週期期間之操作條件之穩定性之一瞬時傳感輸出之瞬時傳感電路系統。該瞬時傳感電路系統可使用一有限狀態機(FSM)來傳感及分類該瞬時傳感輸出之時間行為之變化。
在一些實施方案中,該邏輯電路系統可包含記憶體電路系統,其包含具有一位元單元陣列之一記憶體結構,且該效能傳感電路系統可經調適以提供與偵測該記憶體結構之效能變動相關聯之該效能傳感輸出。該FSM可在該一或多個取樣週期期間使用一或多個瞬時樣本對該瞬時傳感輸出取樣,且該一或多個取樣週期可係指該效能傳感電路系統在其期間獲取該邏輯電路系統之該一或多個組件之一子集之資料之一或多個量測
窗。該效能傳感電路系統可在該一或多個取樣週期內之一穩定電壓及溫度條件期間提供該效能傳感輸出。該瞬時傳感電路系統可在該一或多個取樣週期期間使用一或多個瞬時樣本量測電壓及溫度之穩定性,且該一或多個取樣週期係指該效能傳感電路系統在其期間獲取該邏輯電路系統之該一或多個組件之一子集之資料之一或多個量測窗。
在一些實施方案中,該FSM可經調適以識別該一或多個取樣週期期間之該時間行為是否為穩定、不穩定、上升或下降。該積體電路可包含在該一或多個取樣週期結束時接收具有一相關聯FSM狀態之該效能傳感電路系統之輸出之控制電路系統,且該相關聯FSM狀態表示來自該瞬時傳感電路系統之該輸出且實施一自適性電壓調控(AVS)演算法以藉此自適性調整提供至該邏輯電路系統之電壓。該瞬時傳感電路系統可包含提供隨電壓及溫度之操作條件而變動之一振盪輸出之一環形振盪器。該瞬時傳感電路系統可具有耦合至該環形振盪器之一計數器,且該計數器自該環形振盪器接收該振盪輸出,在該瞬時傳感電路系統之該取樣窗期間計數脈衝數,且提供該脈衝數之一輸出計數。
在一些實施方案中,該FSM可耦合至該瞬時傳感電路系統,且該FSM可使用該瞬時傳感輸出來對連續瞬時傳感輸出之間的變化分類。該FSM可使用該瞬時傳感輸出來傳感包含一弱變化程度及一強變化程度之一變化程度,且該FSM可基於該傳感變化程度將穩定性之一狀態自一狀態移動至另一不同狀態。該FSM可使用該瞬時傳感輸出來判定包含一增大變化方向及一減小變化方向之一變化方向,且該FSM可基於傳感該變化方向及與該變化方向相關之一量值將穩定性之一狀態自一狀態移動至另一不同狀態。該FSM可基於與該瞬時傳感電路系統之操作條件相關之該時間
行為之該等變化提供該瞬時傳感電路系統之一輸出分類。
本文描述一瞬時傳感電路之各種實施方案。該瞬時傳感電路可包含經調適以提供與偵測影響邏輯電路系統及記憶體電路系統之電壓及溫度之變動相關之數位輸出之一瞬時傳感器。該瞬時傳感電路可包含經調適以接收該等數位輸出且基於該等數位輸出對該電壓及該溫度之穩定性分類之一有限狀態機(FSM),且該FSM可在一或多個取樣週期開始時設定為一穩定狀態且使用連續數位輸出之間的變化來判定自先前數位輸出之變化之量值及方向。
在一些實施方案中,該瞬時傳感器可包含一振盪器及一計數器,該計數器經調適以:自該振盪器接收一輸出信號,計數與該輸出信號之一輸出振盪頻率相關聯之脈衝數,且提供該脈衝數之一輸出計數。該FSM接收該輸出計數且基於自一先前輸出計數之變化對該等數位輸出之穩定性分類。該振盪器可包含具有介入於一輸入邏輯閘與該計數器之間的一反相延遲級之一環形振盪器,且該反相延遲級將一輸出振盪信號提供至該計數器,且該輸入邏輯閘接收包含一啟用輸入信號及作為一回饋輸入信號之該輸出振盪信號之多個輸入信號。
在一些實施方案中,該FSM可經調適以基於傳感與該邏輯電路系統及該記憶體電路系統相關聯之操作條件之時間行為之變化來判定該數位輸出之穩定性,且該FSM可經調適以基於自一先前數位輸出之變化於穩定性之狀態之間改變。在一些例項中,傳感該等變化係指傳感包含一弱變化程度及一強變化程度之一變化程度,且該FSM基於傳感該變化程度將穩定性之該等狀態自一狀態移動至另一不同狀態。在一些例項中,傳感該等變化可係指傳感包含一增大變化方向及一減小變化方向之一變化方
向,且該FSM可基於傳感該變化方向將穩定性之該等狀態自一狀態移動至另一不同狀態。
本文描述一方法之各種實施方案。該方法可包含製作邏輯及包含具有一位元單元陣列之一記憶體結構之記憶體。該方法可包含製作提供用於偵測該邏輯及該記憶體結構之效能變動之一輸出之一效能傳感器。該方法可包含製作驗證來自該效能傳感器之該輸出且基於識別影響該效能傳感器之時間行為來判定操作電壓及溫度之穩定性之一瞬時傳感器。該瞬時傳感器可使用一有限狀態機(FSM)來傳感來自該效能傳感器之該輸出之該時間行為之變化。
申請專利範圍之標的不意欲受限於本文所提供之實施方案及繪示,而是包含該等實施方案之修改形式,其包含根據申請專利範圍之實施方案之部分及不同實施方案之元件之組合。應暸解,在任何此實施方案之開發中,如同任何工程或設計項目,應作出諸多實施方案特定決策以達成開發者之特定目標,諸如符合系統相關及業務相關約束,其可隨實施方案變動。此外,應暸解,此一開發工作可能既複雜又耗時,但仍為受益於本發明之一般技術者之一例行設計、製作及製造任務。
已詳細參考各種實施方案,其實例繪示於附圖中。在以下詳細描述中,闡述諸多特定細節以提供本發明之一透徹暸解。然而,可在無此等特定細節之情況下實踐本發明。在一些其他例項中,未詳細描述熟知方法、程序、組件、電路及網路以免不必要地使實施例之細節不清楚。
亦應暸解,儘管本文可使用術語第一、第二等等來描述各種元件,但此等元件不應受此等術語限制。此等術語僅用於使元件彼此區分。例如,一第一元件可被稱為一第二元件,且類似地,一第二元件可被
稱為一第一元件。第一元件及第二元件分別係兩個元件,但其等不應被視為相同元件。
本發明之描述中所使用之術語用於描述特定實施方案且不意欲限制本發明。如本文所提供之揭示內容及隨附申請專利範圍之描述中所使用,單數形式「一」及「該」意欲亦包含複數形式,除非內文另有明確指示。本文所使用之術語「及/或」涉及及涵蓋一或多個相關聯列項之任何及所有可能組合。本說明書中所使用之術語「包含」及「包括」特指存在所述特徵、整數、步驟、操作、元件及/或組件,但不排除存在或添加一或多個其他特徵、整數、步驟、操作、元件、組件及/或其等之群組。
如本文所使用,術語「若...」可被解釋為「當...時」或「在...之後」或「回應於判定...」或「回應於偵測到...」,其取決於內文。類似地,片語「若判定...」或「若偵測到[一規定條件或事件]」可被解釋為「在判定...之後」或「回應於判定...」或「在偵測到[規定條件或事件]」或「回應於偵測到[規定條件或事件]」,其取決於內文。術語「向上」及「向下」、「上」及「下」、「向上地」及「向下地」、「下方」及「上方」及指示一給定點或元件上方或下方之相對位置之其他類似術語可結合本文所描述之各種技術之一些實施方案使用。
儘管上文係針對本文所描述之各種技術之實施方案,但可根據本發明設計其他及進一步實施方案,其可由以下申請專利範圍判定。
儘管已以專用於結構特徵及/或方法動作之語言描述標的,但應暸解,隨附申請專利範圍中所界定之標的不必受限於上述特定特徵或動作。確切而言,上述特定特徵及動作經揭示為實施申請專利範圍之實例
形式。
100:電路系統
104:記憶體電路系統
106:邏輯電路系統
108:控制電路系統
110:傳感器電路系統
112:組件傳感器
114:瞬時傳感電路系統/瞬時傳感器
116:瞬時有限狀態機(FSM)
120:電壓域
122:通信匯流排
124:電壓調節器電路系統
Claims (20)
- 一種積體電路,其包括:邏輯電路系統,其具有一或多個組件;效能傳感電路系統(sensing circuitry),其提供與偵測形成該邏輯電路系統之該一或多個組件之切換延遲之變動相關聯之一效能傳感輸出;及瞬時傳感電路系統,其接收該效能傳感輸出且提供用於判定該效能傳感電路系統在一或多個取樣週期期間之操作條件之穩定性之一瞬時傳感輸出,其中該瞬時傳感電路系統使用一有限狀態機(FSM)來傳感及分類該瞬時傳感輸出之時間行為之變化。
- 如請求項1之積體電路,其中該邏輯電路系統包括記憶體電路系統,該記憶體電路系統包含具有一位元單元陣列之一記憶體結構,且其中該效能傳感電路系統經調適以提供與偵測該記憶體結構之效能變動相關聯之該效能傳感輸出。
- 如請求項1之積體電路,其中該FSM在該一或多個取樣週期期間使用一或多個瞬時樣本對該瞬時傳感輸出取樣,且其中該一或多個取樣週期係指該效能傳感電路系統在其期間獲取該邏輯電路系統之該一或多個組件之一子集之資料之一或多個量測窗。
- 如請求項1之積體電路,其中該效能傳感電路系統在該一或多個取樣 週期內之一穩定電壓及溫度條件期間提供該效能傳感輸出。
- 如請求項1之積體電路,其中該瞬時傳感電路系統在該一或多個取樣週期期間使用一或多個瞬時樣本量測電壓及溫度之穩定性,且其中該一或多個取樣週期係指該效能傳感電路系統在其期間獲取該邏輯電路系統之該一或多個組件之一子集之資料之一或多個量測窗。
- 如請求項5之積體電路,其中該FSM經調適以識別該一或多個取樣週期期間之一時間行為是否為穩定、不穩定、上升或下降。
- 如請求項5之積體電路,其進一步包括:控制電路系統,其在該一或多個取樣週期結束時接收具有一相關聯FSM狀態之該效能傳感電路系統之輸出,其中該相關聯FSM狀態表示來自該瞬時傳感電路系統之該輸出且實施一自適性電壓調控(AVS)演算法以自適性調整提供至該邏輯電路系統之電壓。
- 如請求項1之積體電路,其中該瞬時傳感電路系統具有提供隨電壓及溫度之操作條件變動之一振盪輸出之一環形振盪器。
- 如請求項8之積體電路,其中該瞬時傳感電路系統具有耦合至該環形振盪器之一計數器,其中該計數器自該環形振盪器接收該振盪輸出,在該瞬時傳感電路系統之該等取樣週期期間計數一脈衝數,且提供該脈衝數之 一輸出計數。
- 如請求項1之積體電路,其中該FSM耦合至該瞬時傳感電路系統,且其中該FSM使用該瞬時傳感輸出來對連續瞬時傳感輸出之間的變化分類。
- 如請求項1之積體電路,其中該FSM使用該瞬時傳感輸出來傳感包含一弱變化程度及一強變化程度之一變化程度,且其中該FSM基於該傳感變化程度將穩定性之一狀態自一狀態移動至另一不同狀態。
- 如請求項1之積體電路,其中該FSM使用該瞬時傳感輸出來判定包含一增大變化方向及一減小變化方向之一變化方向,且其中該FSM基於傳感該變化方向及與該變化方向相關之一量值將穩定性之一狀態自一狀態移動至另一不同狀態。
- 如請求項1之積體電路,其中該FSM基於傳感與該瞬時傳感電路系統之操作條件相關之一時間行為之該等變化來提供該瞬時傳感電路系統之一輸出分類。
- 一種瞬時傳感電路,其包括:一瞬時傳感器,其經調適以提供與偵測影響邏輯電路系統及記憶體電路系統之電壓及溫度之變動相關之數位輸出;及一有限狀態機(FSM),其經調適以接收該等數位輸出且基於該等數位輸出對該電壓及該溫度之穩定性分類, 其中該FSM在一或多個取樣週期開始時設定為一穩定狀態且使用連續數位輸出之間的變化來判定來自先前數位輸出之變化之量值及方向。
- 如請求項14之瞬時傳感電路,其中該瞬時傳感器包括:一振盪器;及一計數器,其經調適以自該振盪器接收一輸出信號,計數與該輸出信號之一輸出振盪頻率相關聯之一脈衝數,且提供該脈衝數之一輸出計數,其中該FSM接收該輸出計數且基於來自一先前輸出計數之變化來對該等數位輸出之穩定性分類。
- 如請求項15之瞬時傳感電路,其中該振盪器包括具有介入於一輸入邏輯閘與該計數器之間的一反相延遲級之一環形振盪器,其中該反相延遲級將一輸出振盪信號提供至該計數器,且其中該輸入邏輯閘接收包含一啟用輸入信號及作為一回饋輸入信號之該輸出振盪信號之多個輸入信號。
- 如請求項14之瞬時傳感電路,其中該FSM經調適以基於傳感與該邏輯電路系統及該記憶體電路系統相關聯之操作條件之時間行為之變化來判定該數位輸出之穩定性,且其中該FSM經調適以基於來自一先前數位輸出之變化於穩定性之狀態之間改變。
- 如請求項17之瞬時傳感電路,其中傳感該等變化係指傳感包含一弱變化程度及一強變化程度之一變化程度,且其中該FSM基於傳感該變化程 度將穩定性之該等狀態自一狀態移動至另一不同狀態。
- 如請求項17之瞬時傳感電路,其中傳感該等變化係指傳感包含一增大變化方向及一減小變化方向之一變化方向,且其中該FSM基於傳感該變化之方向將穩定性之該等狀態自一狀態移動至另一不同狀態。
- 一種用於製造一積體電路之方法,其包括:製作邏輯及包含具有一位元單元陣列之一記憶體結構之記憶體;製作提供用於偵測該邏輯及該記憶體結構之效能變動之一輸出之一效能傳感器;及製作驗證來自該效能傳感器之該輸出且基於識別影響該效能傳感器之時間行為來判定操作電壓及溫度之穩定性之一瞬時傳感器,其中該瞬時傳感器使用一有限狀態機(FSM)來傳感及分類來自該效能傳感器之該輸出之該時間行為之變化。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/512,120 | 2019-07-15 | ||
US16/512,120 US10715148B1 (en) | 2019-07-15 | 2019-07-15 | Transient sensing circuitry |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202111536A TW202111536A (zh) | 2021-03-16 |
TWI837397B true TWI837397B (zh) | 2024-04-01 |
Family
ID=71520067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109123812A TWI837397B (zh) | 2019-07-15 | 2020-07-15 | 積體電路及用於製造瞬時傳感電路系統之方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10715148B1 (zh) |
TW (1) | TWI837397B (zh) |
WO (1) | WO2021009484A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10922465B2 (en) * | 2018-09-27 | 2021-02-16 | Arm Limited | Multi-input logic circuitry |
US11487308B2 (en) * | 2019-09-17 | 2022-11-01 | International Business Machines Corporation | Ensuring IoT device functionality in the presence of multiple temperature dependencies |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080036487A1 (en) * | 2006-08-09 | 2008-02-14 | Arm Limited | Integrated circuit wearout detection |
CN106227526A (zh) * | 2016-07-20 | 2016-12-14 | 北京航天发射技术研究所 | 一种基于多层有限状态机的调平起竖控制过程设计方法 |
WO2018004840A1 (en) * | 2016-06-29 | 2018-01-04 | Qualcomm Incorporated | Within-die special oscillator for tracking sram memory performance with global process variation, voltage and temperature |
US20180013347A1 (en) * | 2016-07-11 | 2018-01-11 | Apple Inc. | Slew Mode Control of Transient Phase Based on Output Voltage Slope of Multiphase DC-DC Power Converter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8593175B2 (en) * | 2011-12-15 | 2013-11-26 | Micron Technology, Inc. | Boolean logic in a state machine lattice |
US9735574B2 (en) * | 2012-12-31 | 2017-08-15 | Gazelle Semiconductor, Inc. | Switching regulator circuits and methods |
US10128755B2 (en) * | 2016-07-11 | 2018-11-13 | Apple Inc. | Slew mode control of transient phase based on output voltage slope of multiphase DC-DC power converter |
-
2019
- 2019-07-15 US US16/512,120 patent/US10715148B1/en active Active
-
2020
- 2020-07-09 WO PCT/GB2020/051653 patent/WO2021009484A1/en active Application Filing
- 2020-07-15 TW TW109123812A patent/TWI837397B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080036487A1 (en) * | 2006-08-09 | 2008-02-14 | Arm Limited | Integrated circuit wearout detection |
WO2018004840A1 (en) * | 2016-06-29 | 2018-01-04 | Qualcomm Incorporated | Within-die special oscillator for tracking sram memory performance with global process variation, voltage and temperature |
US20180013347A1 (en) * | 2016-07-11 | 2018-01-11 | Apple Inc. | Slew Mode Control of Transient Phase Based on Output Voltage Slope of Multiphase DC-DC Power Converter |
CN106227526A (zh) * | 2016-07-20 | 2016-12-14 | 北京航天发射技术研究所 | 一种基于多层有限状态机的调平起竖控制过程设计方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2021009484A1 (en) | 2021-01-21 |
TW202111536A (zh) | 2021-03-16 |
US10715148B1 (en) | 2020-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9772375B2 (en) | High sensitivity digital voltage droop monitor for integrated circuits | |
TWI837397B (zh) | 積體電路及用於製造瞬時傳感電路系統之方法 | |
US7619486B1 (en) | Method for detecting and compensating for temperature effects | |
TWI527193B (zh) | 決定晶片上電壓與溫度的方法與系統 | |
US10361685B2 (en) | Semiconductor device | |
WO2015143993A1 (zh) | 时间域集成温度传感器 | |
US9541591B2 (en) | Periodic signal measurement using statistical sampling | |
KR20190025838A (ko) | 발진 검출 및 진폭 제어 루프들을 포함하는 디지털 자동 이득 제어부를 갖는 집적 회로 수정 발진기 | |
KR20020059647A (ko) | 센서데이터의 시간제한검색시스템과 방법 | |
CN110109441B (zh) | 一种激光惯组故障预测方法和*** | |
WO2018160578A1 (en) | Variation immune on-die voltage droop detector | |
US10061331B2 (en) | Systems and methods for detecting thermal runaway | |
CN115580283B (zh) | 一种具有触摸感应结构的控制芯片 | |
US8531190B2 (en) | Power supply noise measuring circuit and power supply noise measuring method | |
KR20150140238A (ko) | 에너지 저장 장치의 저항 파라미터를 검출하기 위한 감시자 회로를 갖는 전자 장치 | |
JP2009156643A (ja) | 故障検出システム及び集積回路 | |
US7116142B2 (en) | Apparatus and method for accurately tuning the speed of an integrated circuit | |
TWI443673B (zh) | 一種關於補償製程變化的自動內部時序調整校正方法 | |
JP2016205818A (ja) | コンデンサの容量検出装置及び劣化診断装置 | |
EP3646673B1 (en) | Voltage detection system and method | |
JP6685480B1 (ja) | 熱検出システム及び方法 | |
KR101477052B1 (ko) | 링 오실레이터, 공정 변이 감지 장치 및 그를 포함하는 반도체 칩 | |
US8120379B2 (en) | Operating characteristic measurement device and methods thereof | |
KR20160023185A (ko) | 내부 전압 조정 장치 및 내부 전압 조정 시스템 | |
US7098635B2 (en) | Regulating voltage applied to an integrated circuit and proxy frequency |