TWI835124B - 堆疊式半導體封裝構件之測試方法及測試設備 - Google Patents

堆疊式半導體封裝構件之測試方法及測試設備 Download PDF

Info

Publication number
TWI835124B
TWI835124B TW111116376A TW111116376A TWI835124B TW I835124 B TWI835124 B TW I835124B TW 111116376 A TW111116376 A TW 111116376A TW 111116376 A TW111116376 A TW 111116376A TW I835124 B TWI835124 B TW I835124B
Authority
TW
Taiwan
Prior art keywords
pick
place device
test
main controller
controller controls
Prior art date
Application number
TW111116376A
Other languages
English (en)
Other versions
TW202342983A (zh
Inventor
歐陽勤一
吳信毅
陳建名
呂孟恭
簡嘉宏
Original Assignee
致茂電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 致茂電子股份有限公司 filed Critical 致茂電子股份有限公司
Priority to TW111116376A priority Critical patent/TWI835124B/zh
Priority to US18/299,173 priority patent/US20230349968A1/en
Publication of TW202342983A publication Critical patent/TW202342983A/zh
Application granted granted Critical
Publication of TWI835124B publication Critical patent/TWI835124B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本發明係有關於一種堆疊式半導體封裝構件之測試設備，主要包括取放裝置、上層晶片座及主控制器；其中，當欲測試第一封裝元件時，主控制器控制取放裝置於測試座上載入第一封裝元件後，主控制器控制取放裝置移載上層晶片座而電性接觸測試座上之第一封裝元件，以使上層晶片座內的第二封裝元件電性連接於第一封裝元件並進行測試。據此，本發明之上層晶片座為獨立的零組件，當欲進行測試時，取放裝置才將上層晶片座移載到測試座上，而使第二封裝元件電性連接第一封裝元件，藉此構成一完整的堆疊式晶片架構，俾供進行測試。

Description

堆疊式半導體封裝構件之測試方法及測試設備
本發明係關於一種堆疊式半導體封裝構件之測試方法及測試設備，尤指一種適用於檢測堆疊式(Package on Package)半導體封裝構件之電性特性或功能之測試設備及其測試方法。
隨著對於電子產品輕薄短小的體積要求、及效能的需求，要如何在有限空間內放入更多電子元件則成了現今半導體封裝技術的發展重點。堆疊式半導體封裝(Package on Package，POP)技術就是一種發展出來的解決方案，也就是將至少二個封裝體(Package)在三維空間(高度)堆疊，而形成三維系統封裝(3D system in Package SiP)。據此，堆疊式封裝的優勢在於，比傳統並排排列的封裝方式占用更少的印刷電路板(PCB)空間並簡化電路板設計，且又可透過記憶體與邏輯電路的直接連線來改善頻率效能表現。
再者，於半導體封裝測試的製程中，一般堆疊式半導體封裝構件通常係於堆疊封裝前，先將上層晶片與下層晶片分別測試，待二者都通過測試後，再予層疊、打線、封裝而完成最終產品。然而，目前下層晶片之測試通常需要搭配上層之記憶體晶片方可進行功能性測試，故下層晶片之測試方式明顯較一般單純之電子元件測試為繁複。
在現有技術中，相關測試設備及其測試方法請參閱美國專利US 9,519,024 B2「堆疊式半導體封裝構件之測試設備及其測試方法(Apparatus for testing package-on-package semiconductor device and method for testing the same)」，其揭露了當欲進行測試時，升降旋臂將驅使容置有上層晶片(記憶體晶片)之晶片置放模組移位至升降取放裝置與測試座之間，而升降取放裝置再連同晶片置放模組下降去電性接觸下層晶片，以進行測試；另外，當測試完畢時，升降取放裝置再連同晶片置放模組上升後，升降旋臂將驅使晶片置放模組移位而脫離升降取放裝置，並位於該升降取放裝置之一側。
為了實現堆疊式半導體封裝構件之測試，很明顯地，上述先前技術特別設置一升降旋臂，其除了可升降作動外，還必須旋轉作動，如此將造成整體設備之機構複雜且體積龐大，而且整個測試流程也過於繁複，測試效率不佳。
本發明之主要目的係在提供一種堆疊式半導體封裝構件之測試方法及測試設備，俾能以全自動化的方式檢測堆疊式半導體封裝構件，可顯著地簡化設備之組成構件，以提高可靠度並降低成本，又可大幅提升測試效率、以及測試準確率。
為達成上述目的，本發明一種堆疊式半導體封裝構件之測試設備，主要包括一取放裝置、一測試座、一上層晶片座、以及一主控制器；測試座係用以容置一第一封裝元件，上層晶片座容置有一第二封裝元件，主控制器係電性連接取放裝置、及測試座；其中，當欲測試第一封裝元件時，主控制器控制取放裝置於測試座上載入第一封裝元件後，主控制器控制取放裝置移載上層晶片座而電性接觸測試座上之第一封裝元件，以使第二封裝元件電性連接於第一封裝元件並進行測試。
據此，本發明之上層晶片座為一獨立的零組件，當欲進行測試時，取放裝置才將上層晶片座移載到測試座上，而使第二封裝元件電性連接第一封裝元件，藉此構成一完整的堆疊式晶片架構，俾供進行測試。因此，本發明大幅簡化了習知堆疊式晶片測試設備之複雜的機構組件，顯著降低了成本，同時也增加了可靠度；而且當有變更待測物規格之需求時，也只要簡單地替換上層晶片座或測試座就可以了，相當彈性。
為達成上述目的，本發明一種堆疊式半導體封裝構件之測試方法，其包括以下步驟：首先，主控制器控制取放裝置於測試座上載入第一封裝元件；接著，主控制器控制取放裝置取得上層晶片座，而上層晶片座容置有一第二封裝元件；再者，主控制器控制取放裝置移載上層晶片座而電性接觸測試座上之第一封裝元件，以使第二封裝元件電性連接於第一封裝元件俾進行測試。
據此，本發明之測試方法有效地簡化了習知堆疊式半導體封裝構件的複雜檢測步驟，只有在欲進行檢測時才將上層晶片座移載到測試座上，而當檢測完畢後又將上層晶片座移出測試座上，充分實現了檢測效率最佳化。
[用以實施發明的形態]
本發明堆疊式半導體封裝構件之測試方法及測試設備在本實施例中被詳細描述之前，要特別注意的是，以下的說明中，類似的元件將以相同的元件符號來表示。再者，本發明之圖式僅作為示意說明，其未必按比例繪製，且所有細節也未必全部呈現於圖式中。
請同時參閱圖1、及圖2A，圖1係本發明第一實施例之設備架構圖，圖2A係本發明第一實施例之運作流程示意圖；如圖中所示，本實施例主要包括一取放裝置2、一測試座3、一移動載體4、一上層晶片座5、以及一主控制器6。其中，測試座3係用以容置一第一封裝元件C1，並執行第一封裝元件C1之測試；第一封裝元件C1也就是待測元件，通常是整合高密度的數位或混合訊號邏輯元件；上層晶片座5容置有一第二封裝元件C2，其通常是功能完整、無瑕疵之整合高密度或組合記憶體，故第二封裝元件C2為固定於上層晶片座5內之元件，只有在製程轉換時才有可能被替換掉；而且，上層晶片座5之下表面設有複數接觸端子51，第二封裝元件C2電性連接至該複數接觸端子51。
另外，本實施例之取放裝置2為可升降作動的壓測頭，且取放裝置2的下表面設有多個吸嘴21，該等吸嘴21是連通至一氣體負壓源Vs；而取放裝置2設置於測試座3正上方，故取放裝置2可選擇地下降而趨近測試座3或上升遠離測試座3。再者，本實施例之移動載體4為一可水平滑移之梭車(shuttle)，而移動載體4可選擇地移位於取放裝置2與測試座3之間或遠離取放裝置2與測試座3。另外，移動載體4上搭載一載入晶片座41、一載出晶片座42及該上層晶片座5；其中，載入晶片座41係用於承載待測之第一封裝元件C1，載出晶片座42係用於承載已經完成測試的第一封裝元件C1。
本實施例之主控制器6電性連接於取放裝置2、測試座3、及移動載體4，並適於控制該等裝置作動；而且，主控制器6可以包括一個或多個微處理器、一個或多個數位訊號處理器、一個或多個記憶體、一個或多個輸入/輸出單元以及能夠執行與這些元件相同功能的一個或更多個邏輯電路，例如工業電腦或自動化控制器。
請一併參閱圖2A至圖2G，該等圖面係本發明第一實施例之運作流程示意圖；首先，如圖2A所示，主控制器6將控制移動載體4移位至取放裝置2與測試座3之間，並使移動載體4上的載入晶片座41定位於取放裝置2的正下方；而主控制器6控制取放裝置2下降並自移動載體4上的載入晶片座41吸取第一封裝元件C1後上升，如圖2B所示。接著，主控制器6控制移動載體4遠離取放裝置2與測試座3，並控制取放裝置2下降而將第一封裝元件C1置入測試座3後上升，如圖2C所示。
再者，該主控制器6控制移動載體4再次移位至取放裝置2與測試座3之間，並使移動載體4上的上層晶片座5定位於取放裝置2的正下方，並控制取放裝置2下降而自移動載體4取得該上層晶片座5後上升，即如圖2D所示；而後，主控制器6控制移動載體4遠離取放裝置2與測試座3，且主控制器6控制取放裝置2連同上層晶片座5下降，並使該複數接觸端子51電性接觸於測試座3上之第一封裝元件C1並進行測試。而且，在整個測試的進行中，取放裝置2是持續壓抵上層晶片座5和第一封裝元件C1，即如圖2E所示。
需要特別說明的是，在本實施例中，取放裝置2係利用下表面的多個吸嘴21吸取並固持該上層晶片座5；不過，本發明並不以負壓氣體之吸附固定手段為限，諸如磁吸手段、卡固機構、或其他舉凡可以取放並固持上層晶片座5之等效機構均可適用於本發明。
當測試完畢，主控制器6控制取放裝置2連同上層晶片座5上升，該主控制器6控制移動載體4移位至取放裝置2與測試座3之間，並使移動載體4之上層晶片座5的原位置定位於取放裝置2的正下方，即如圖2F所示，並控制取放裝置2下降而將上層晶片座5置於移動載體4後上升，該主控制器6控制移動載體4遠離取放裝置2與測試座3。
最後，主控制器6控制該取放裝置2下降並自測試座3取得已經測試完畢之第一封裝元件C1後上升，而主控制器6又控制移動載體4移位至取放裝置2與測試座3之間，並使移動載體4上的載出晶片座42定位於取放裝置2的正下方，即如圖2G所示，主控制器6就控制取放裝置2下降而將第一封裝元件C1置入移動載體4之載出晶片座42後上升，如此即完成第一封裝元件C1之測試作業，並以此循環作業即可。
由此可知，相較於習知技術，本發明將堆疊式半導體封裝構件中其中之一的構件(非待測構件)以上層晶片座5構成模組化之獨立組件，只有在欲進行測試時才取用，而非測試狀態時可置於其他適當位置。據此，本發明可大幅簡化測試機台的整體組成，特別是壓測頭，而且只需要對傳統測試機台簡單改裝即可實現，簡單、可靠、成本低廉，且測試效率亦佳。況且，一旦有轉換製程之需求時，即欲改變測試標的時，也只需要替換測試座及上層晶片座5，可快速地、輕易地轉換製程，相當彈性。
請進一步參閱圖3，其係本發明第二實施例之設備示意圖；其中，本實施例與前述第一實施例之主要差異在於，本實施例取消了移動載體4，而且本實施例之取放裝置2係可三維移動。本實施例之運作方式進一步說明如下：首先，取放裝置2先移動到一溫控平台Tc上方，並下降吸取一待測之第一封裝元件C1後上升；而取放裝置2又移動到測試座3上方，並下降以將該第一封裝元件C1置入該測試座3內後上升。其中，溫控平台Tc係可用於預先加熱或冷卻待測封裝元件之基台，俾利於進行高溫測試或低溫測試；不過本發明不以此為限，在沒有溫控需求的情況下，取放裝置2也可以至一晶片萃盤(tray)取得第一封裝元件C1。
接著，取放裝置2移動到上層晶片座5上方，並下降吸取上層晶片座5後上升；再者，取放裝置2將上層晶片座5移動到測試座3上方，並下降上層晶片座5使該複數接觸端子51電性接觸於測試座3上之第一封裝元件C1並進行測試。在測試過程中，取放裝 置2持續下壓壓抵上層晶片座5和第一封裝元件C1，以確保上層晶片座5內的第二封裝元件C2、第一封裝元件C1、以及上層晶片座5構成電性連接。
當測試完畢，取放裝置2連同上層晶片座5上升，並將之放置於該上層晶片座5之原位置；接著，取放裝置2又回到測試座3並吸取已經完測之第一封裝元件C1，並根據測試結果，將第一封裝元件C1移載到專門放置完測構件之良品料盤或不良品料盤(圖中未示)，如此便完成單一次測試作動，並以此方式循環作動即可。
由此可知，本發明並不侷限升降式取放裝置2搭配水平滑移之移動載體4的形式(如第一實施例所載)，舉凡將搭載有第二封裝元件C2之上層晶片座5設定為模組化的獨立構件，而當欲進行測試時才取用該獨立構件，非測試時則可將之置於一側之任何構成形式，均應屬本發明之主要技術手段。
上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
2:取放裝置
3:測試座
4:移動載體
5:上層晶片座
6:主控制器
21:吸嘴
41:載入晶片座
42:載出晶片座
51:接觸端子
91:下壓頭
92:晶片座
93:熱傳界面材料
C1:第一封裝元件
C2:第二封裝元件
Tc:溫控平台
Vs:氣體負壓源
圖1係本發明第一實施例之設備架構圖。 圖2A至圖2G係本發明第一實施例之運作流程示意圖。 圖3係本發明第二實施例之設備示意圖。
2:取放裝置
3:測試座
4:移動載體
5:上層晶片座
6:主控制器
C2:第二封裝元件

Claims (7)

  1. 一種堆疊式半導體封裝構件之測試設備，其包括：一取放裝置；一測試座，係用以容置一第一封裝元件；一上層晶片座，其容置有一第二封裝元件；一主控制器，係電性連接該取放裝置、及該測試座；以及一移動載體，該移動載體係用於運載該第一封裝元件及該上層晶片座，該移動載體電性連接於該主控制器，並受控而可選擇地移位於該取放裝置與該測試座之間或遠離該取放裝置與該測試座；其中，當欲測試該第一封裝元件時，該主控制器控制該取放裝置於該測試座上載入該第一封裝元件後，該主控制器控制該取放裝置移載該上層晶片座而電性接觸該測試座上之該第一封裝元件，以使該第二封裝元件電性連接於該第一封裝元件並進行測試。
  2. 如請求項1之測試設備，其中，當欲測試該第一封裝元件時，該主控制器控制該移動載體移位至該取放裝置與該測試座之間，該取放裝置自該移動載體取得該第一封裝元件，該主控制器控制該移動載體遠離該取放裝置與該測試座，並控制該取放裝置將該第一封裝元件置入該測試座後；該主控制器控制該移動載體移位至該取放裝置與該測試座之間，該取放裝置自該移動載體取得該上層晶片座，該主控制器控制該移動載體遠 離該取放裝置與該測試座，並控制該取放裝置連同該上層晶片座下降並電性接觸於該測試座上之該第一封裝元件並進行測試。
  3. 如請求項1之測試設備，其中，該上層晶片座之下表面設有複數接觸端子，該第二封裝元件電性連接至該複數接觸端子；當欲測試該第一封裝元件時，該主控制器控制該取放裝置連同該上層晶片座移動使該複數接觸端子電性接觸於該測試座上之該第一封裝元件並進行測試。
  4. 如請求項1之測試設備，其中，該取放裝置包括至少一吸嘴，其設置於該取放裝置之下表面並連通至一氣體負壓源。
  5. 一種堆疊式半導體封裝構件之測試方法，其包括以下步驟：(A)一主控制器控制一取放裝置於一測試座上載入一第一封裝元件；(B)該主控制器控制該取放裝置取得一上層晶片座，該上層晶片座容置有一第二封裝元件；以及(C)該主控制器控制該取放裝置移載該上層晶片座而電性接觸該測試座上之該第一封裝元件，以使該第二封裝元件電性連接於該第一封裝元件俾進行測試；其中，於該步驟(A)中，該主控制器控制一移動載體移位至該取放裝置與該測試座之間，該主控制器控制該取放裝置下降並自該移動載體取得該第一封裝元件後上升，該主控制器控制該移動載體遠離該取放裝置與該 測試座，並控制該取放裝置下降而將該第一封裝元件置入該測試座後上升；其中，於該步驟(B)中，該主控制器控制該移動載體移位至該取放裝置與該測試座之間，並控制該取放裝置下降而自該移動載體取得該上層晶片座後上升，該主控制器控制該移動載體遠離該取放裝置與該測試座。
  6. 如請求項5之測試方法，其中，於該步驟(C)中，該主控制器控制該取放裝置連同該上層晶片座下降，並使該上層晶片座電性接觸於該測試座上之該第一封裝元件而進行測試。
  7. 如請求項6之測試方法，其中，於該步驟(C)後更包括步驟(D)、及步驟(E)；該步驟(D)係當該第一封裝元件測試完畢，該主控制器控制該取放裝置連同該上層晶片座上升，該主控制器控制該移動載體移位至該取放裝置與該測試座之間，並控制該取放裝置下降而將該上層晶片座置於該移動載體後上升，該主控制器控制該移動載體遠離該取放裝置與該測試座；該步驟(E)係該主控制器控制該取放裝置下降並自該測試座取得該第一封裝元件後上升，該主控制器控制該移動載體移位至該取放裝置與該測試座之間，並控制該取放裝置下降而將該第一封裝元件置入該移動載體後上升。
TW111116376A 2022-04-29 2022-04-29 堆疊式半導體封裝構件之測試方法及測試設備 TWI835124B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111116376A TWI835124B (zh) 2022-04-29 2022-04-29 堆疊式半導體封裝構件之測試方法及測試設備
US18/299,173 US20230349968A1 (en) 2022-04-29 2023-04-12 Method and apparatus for testing a package-on-package semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111116376A TWI835124B (zh) 2022-04-29 2022-04-29 堆疊式半導體封裝構件之測試方法及測試設備

Publications (2)

Publication Number Publication Date
TW202342983A TW202342983A (zh) 2023-11-01
TWI835124B true TWI835124B (zh) 2024-03-11

Family

ID=88512954

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116376A TWI835124B (zh) 2022-04-29 2022-04-29 堆疊式半導體封裝構件之測試方法及測試設備

Country Status (2)

Country Link
US (1) US20230349968A1 (zh)
TW (1) TWI835124B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201346289A (zh) * 2012-05-03 2013-11-16 Chroma Ate Inc 堆疊式晶片之測試裝置
TW201347062A (zh) * 2012-05-03 2013-11-16 Chroma Ate Inc 測試半導體封裝堆疊晶片之測試系統及其半導體自動化測試機台
TW201351520A (zh) * 2012-06-13 2013-12-16 Chroma Ate Inc 半封裝堆疊晶片測試分類機台
TWI600104B (zh) * 2016-11-10 2017-09-21 致茂電子股份有限公司 墊片、晶圓堆疊結構、吸附式移動裝置與晶圓移動方法
US20220005720A1 (en) * 2020-07-02 2022-01-06 Jian Zhang Fluxless gang die bonding arrangement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201346289A (zh) * 2012-05-03 2013-11-16 Chroma Ate Inc 堆疊式晶片之測試裝置
TW201347062A (zh) * 2012-05-03 2013-11-16 Chroma Ate Inc 測試半導體封裝堆疊晶片之測試系統及其半導體自動化測試機台
TW201351520A (zh) * 2012-06-13 2013-12-16 Chroma Ate Inc 半封裝堆疊晶片測試分類機台
TWI600104B (zh) * 2016-11-10 2017-09-21 致茂電子股份有限公司 墊片、晶圓堆疊結構、吸附式移動裝置與晶圓移動方法
US20220005720A1 (en) * 2020-07-02 2022-01-06 Jian Zhang Fluxless gang die bonding arrangement

Also Published As

Publication number Publication date
TW202342983A (zh) 2023-11-01
US20230349968A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
US5894218A (en) Method and apparatus for automatically positioning electronic dice within component packages
TWI582874B (zh) A test system for testing semiconductor packaged stacked wafers, and a semiconductor automated test machine
US9519024B2 (en) Apparatus for testing package-on-package semiconductor device and method for testing the same
TWI386664B (zh) 測試裝置
KR100815490B1 (ko) 전자부품 시험장치
US11189507B2 (en) Chip packaging apparatus and method thereof
US20080211078A1 (en) Semiconductor packages and method of manufacturing the same
TWI452310B (zh) Test device for stacked wafers
KR20130018580A (ko) 웨이퍼 반송 장치
WO2010007653A1 (ja) ソケットガイド、ソケット、プッシャおよび電子部品試験装置
KR101969214B1 (ko) 소자 픽업 모듈 및 이를 구비하는 반도체 소자 테스트 장치
US6284568B1 (en) Method and system for producing semiconductor device
TWI835124B (zh) 堆疊式半導體封裝構件之測試方法及測試設備
JP2000114281A (ja) ダイボンディング方法およびダイボンディング設備
TW201332084A (zh) 三維封裝裝置
KR101362652B1 (ko) 테스트 핸들러
CN117007934A (zh) 堆栈式半导体封装构件的测试方法及测试设备
JP4306895B2 (ja) 電子部品試験装置
KR102112810B1 (ko) 단자의 피치가 좁은 패키지의 얼라인장치 및 그 방법
JP7315987B2 (ja) 微細ピッチを有するデバイスのテスト装置
TWI738193B (zh) 晶片封裝的製程內測試方法及裝置
KR102675684B1 (ko) 워크 검사 장치
JP5619855B2 (ja) プローブ装置、試験装置、及び、プローブ方法
JP4100790B2 (ja) 電子部品吸着装置および電子部品試験装置
JP2006017527A (ja) 半導体デバイスの自動試験装置、搬送装置、及びテストボード