TWI828491B - 中介層裝置及半導體封裝結構 - Google Patents

中介層裝置及半導體封裝結構 Download PDF

Info

Publication number
TWI828491B
TWI828491B TW111149675A TW111149675A TWI828491B TW I828491 B TWI828491 B TW I828491B TW 111149675 A TW111149675 A TW 111149675A TW 111149675 A TW111149675 A TW 111149675A TW I828491 B TWI828491 B TW I828491B
Authority
TW
Taiwan
Prior art keywords
shielding
bump
lines
signal
turning
Prior art date
Application number
TW111149675A
Other languages
English (en)
Other versions
TW202427744A (zh
Inventor
董皓裕
楊昇帆
張鴻儀
林宜增
王威喬
廖偉勛
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Priority to TW111149675A priority Critical patent/TWI828491B/zh
Priority to US18/187,660 priority patent/US20240213129A1/en
Application granted granted Critical
Publication of TWI828491B publication Critical patent/TWI828491B/zh
Publication of TW202427744A publication Critical patent/TW202427744A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16137—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

中介層裝置包含二凸塊區域、通道區域、多個訊號線及多個屏蔽線。二凸塊區域各自耦接於二半導體裝置的其中一者。通道區域連接於二凸塊區域之間。訊號線及屏蔽線埋設於二凸塊區域及通道區域中，訊號線電性連接二半導體裝置以傳送電路訊號，屏蔽線用於屏蔽訊號線。每個凸塊區域中，每個訊號線包含訊號轉折點、主幹部與轉折部，訊號轉折點連接於主幹部與轉折部之間，主幹部平行於第一方向延伸，轉折部平行於第二方向延伸，當平行於第三方向俯視中介層裝置時，每個訊號線在每個凸塊區域中呈L形，其中第三方向實質上垂直於第一方向與第二方向。

Description

中介層裝置及半導體封裝結構
本揭示文件是關於一種中介層裝置及半導體封裝結構，特別是關於使用一種使用轉折線路連接通孔的佈線方式的中介層裝置及半導體封裝結構。
隨著近年半導體製程的發展，半導體晶片中的電晶體尺寸逐漸縮小。然而，當電晶體的尺寸小到特定程度時，會引發量子穿隧效應，導致漏電流增加。因此，過往提出的摩爾定律受到考驗。為了克服電晶體自身的尺寸無法再縮小的問題，業界紛紛將研究目標轉向封裝領域，以藉由先進封裝技術實現體積更小的產品。
在先進封裝技術領域中，介於二維（2D）和三維（3D）之間的2.5維（2.5D）中介層封裝較為廣泛使用。在2.5D中介層封裝技術中，多個裸晶（Die）藉由中介層裝置設置在基板上，不同裸晶可以透過中介層裝置接收來自其他裸晶的訊號或是將訊號傳遞至其他裸晶，進而提高封裝整體的訊號密度，並同時能達到降低整體體積的優點。
在中介層裝置中，為了維持訊號的穩定，會使用屏蔽線（例如地線）防止訊號線互相干擾。然而，為了使中介層裝置頂層的裸晶能連接到位於不同層的訊號線，往往需要截斷部分屏蔽線或是改變訊號線與屏蔽線的路徑才能提供空間以容置通孔（via），導致訊號線與屏蔽線不規則排列，使得屏蔽效果降低，且不規則的排列方式也會增加製造時的難度與成本。因此，如何在維持訊號線與屏蔽線規則排列的條件下，在中介層裝置中埋設通孔，是本領域的課題之一。
為了解決上述問題，本揭示文件提供一種中介層裝置，用於傳遞兩個半導體裝置之間的多個電路訊號，包含二凸塊區域、一通道區域、多個訊號線以及多個屏蔽線。兩個凸塊區域各自耦接於兩個半導體裝置的其中一者。通道區域連接於兩個凸塊區域之間。多個訊號線埋設於兩個凸塊區域及通道區域中，電性連接於兩個半導體裝置以傳送多個電路訊號。多個屏蔽線埋設於兩個凸塊區域及通道區域中，用於屏蔽多個訊號線。其中在每個凸塊區域中，每個訊號線包含一訊號轉折點、一主幹部與一轉折部，訊號轉折點連接於主幹部與轉折部之間，主幹部平行於第一方向延伸，轉折部平行於第二方向延伸，以使當平行於第三方向俯視中介層裝置時，每個訊號線在每個凸塊區域中呈L形，其中第三方向實質上垂直於第一方向與第二方向。
本揭示文件提供一種半導體封裝結構，包含二半導體裝置以及一中介層裝置。中介層裝置耦接於二半導體裝置之間，用於傳遞二半導體裝置之間的多個電路訊號，包含二凸塊區域、一通道區域、多個訊號線以及多個屏蔽線。兩個凸塊區域各自耦接於兩個半導體裝置的其中一者。通道區域連接於兩個凸塊區域之間。多個訊號線埋設於兩個凸塊區域及通道區域中，電性連接於兩個半導體裝置以傳送多個電路訊號。多個屏蔽線埋設於兩個凸塊區域及通道區域中，用於屏蔽多個訊號線。其中在每個凸塊區域中，每個訊號線包含一訊號轉折點、一主幹部與一轉折部，訊號轉折點連接於主幹部與轉折部之間，主幹部平行於第一方向延伸，轉折部平行於第二方向延伸，以使當平行於第三方向俯視中介層裝置時，每個訊號線在每個凸塊區域中呈L形，其中第三方向實質上垂直於第一方向與第二方向。
本揭示文件的中介層裝置及半導體封裝結構，可以在維持高訊號密度的同時，保持訊號線及屏蔽線的規則排列，進而提升訊號線在傳遞與接收電路訊號時的穩定度以及訊號品質。
於本揭示文件中，當一元件被稱為「連結」或「耦接」時，可指「電性連接」或「電性耦接」。「連結」或「耦接」亦可用以表示二或多個元件間相互搭配操作或互動。
於本揭示文件中，雖然使用「第一」、「第二」、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本揭示文件。
以下將配合相關圖式來說明本揭示文件的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。
第1圖為根據一些實施例的半導體封裝結構10沿著方向D1的剖面圖。在一些實施例中，半導體封裝結構10包含半導體裝置DEV1~DEV2以及中介層裝置100。在一些實施例中，半導體裝置DEV1~DEV2可以由系統單晶片（System on a Chip，SoC）、高頻寬記憶體（High Bandwidth Memory，HBM）、動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）、其他具有相似功能的元件或上述元件之組合來實現。
中介層裝置100耦接至半導體裝置DEV1~DEV2，用於傳遞半導體裝置DEV1~DEV2之間之電路訊號。在一些實施例中，中介層裝置100包含凸塊區域110、120、通道區域130、訊號線S1~S12、屏蔽線G（繪示於第2圖）以及接地網GM（繪示於第2圖）。其中，通道區域130設置於凸塊區域110及120之間，訊號線S1~S12、接地網GM以及屏蔽線G埋設於凸塊區域110、120及通道區域130中。
在一些實施例中，凸塊區域110及120各自包含凸塊層AP、金屬層M1~M5以及多個通孔V，其中凸塊層AP包含微凸塊B1~B12。半導體裝置DEV1~DEV2透過微凸塊B1~B12分別連接至中介層裝置100的凸塊區域110及120。
在一些實施例中，金屬層M1~M5與凸塊層AP在垂直方向D3中由下至上依序排列，且通孔V自凸塊層AP貫穿金屬層M2~M5的至少一者。因此，凸塊區域110中的微凸塊B1~B12可以分別透過多個通孔V以及訊號線S1~S12，經由通道區域130電性連接至凸塊區域120中的微凸塊B1~B12。
應注意，本揭示文件中的半導體裝置、金屬層、訊號線、屏蔽線、通孔及微凸塊的數量僅為示例，而非限制本揭示文件。其他半導體裝置、金屬層、訊號線、屏蔽線、通孔及微凸塊的數量均在本揭示文件的範圍內。
由於凸塊區域110及120中的金屬層M2~M5可透過相似的製程技術進行佈線，為了簡潔起見，以下僅針對凸塊區域110中的金屬層M2進行說明。
第2圖為根據一些實施例的凸塊區域110的金屬層M2的俯視圖。在一些實施例中，多個通孔V在金屬層M2中平行於方向D1排列，其中方向D1平行於金屬層M2~M5之平面。在一些實施例中，所有通孔V彼此皆不重疊。
在第2圖的實施例中，多條屏蔽線G包含屏蔽線G1~G4，訊號線S1~S3以及屏蔽線G1~G4被配置於金屬層M2中，其中訊號線S1~S3以及屏蔽線G1~G4交替排列。在一些實施例中，在凸塊區域110中，訊號線S1包含主幹部S1_M、轉折部S1_T及轉折點TS1；訊號線S2包含主幹部S2_M、轉折部S2_T及轉折點TS2；訊號線S3包含主幹部S3_M、轉折部S3_T及轉折點TS3。轉折部S1_T、S2_T及S3_T平行於方向D2延伸，且連接於對應的通孔V和轉折點TS1、TS2和TS3之間。主幹部S1_M、S2_M及S3_M分別自轉折點TS1、TS2和TS3平行於方向D1向通道區域130延伸。方向D1及D2實質上垂直於垂直方向D3。在一些實施例中，凸塊區域120具有與凸塊區域110相似的結構，且在方向D1上對稱於凸塊區域110。換句話說，當平行於垂直方向D3俯視中介層裝置100時，訊號線S1~S12在凸塊區域110中呈L形。
由於訊號線S1~S3在經過轉折點TS1~TS3後改變延伸方向，為了維持屏蔽線與訊號線之間的交替排列關係，屏蔽線G1~G4同樣具有轉折的構造，請見以下說明。
如第2圖所示，屏蔽線G1包含主幹部G1_M、轉折部G1_T以及轉折點TG1。轉折部G1_T平行於方向D2且連接於接地網GM與轉折點TG1之間。主幹部G1_M自轉折點TG1平行於方向D1向通道區域130延伸。屏蔽線G4包含主幹部G4_M、轉折部G4_T以及轉折點TG4。轉折部G4_T平行於方向D2且連接於接地網GM與轉折點TG4之間。主幹部G4_M自轉折點TG4平行於方向D1向通道區域130延伸。
屏蔽線G2包含主幹部G2_M、轉折部G2_T、分支部G2_B、轉折點TG2以及轉折點TG2’。轉折部G2_T平行於方向D2且連接於接地網GM與轉折點TG2之間。分支部G2_B平行於方向D2且連接於接地網GM與轉折點TG2’之間。主幹部G2_M自轉折點TG2平行於方向D1向通道區域130延伸。屏蔽線G3包含主幹部G3_M、轉折部G3_T、分支部G3_B、轉折點TG3以及轉折點TG3’。轉折部G3_T平行於方向D2且連接於接地網GM與轉折點TG3之間。分支部G3_B平行於方向D2且連接於接地網GM與轉折點TG3’之間。主幹部G3_M自轉折點TG3平行於方向D1向通道區域130延伸。
由上述可知，由於屏蔽線G1僅相鄰訊號線S1，屏蔽線G4僅相鄰訊號線S3（即，屏蔽線G1及G4僅相鄰於一條訊號線），因此屏蔽線G1和G4在凸塊區域110中各自具有一個轉折點，換句話說，當平行於垂直方向D3俯視中介層裝置100時，屏蔽線G1及G4在凸塊區域110中呈L形。由於屏蔽線G2相鄰訊號線S1及S2，屏蔽線G3相鄰訊號線S2及S3（即，屏蔽線G2及G3相鄰於兩條訊號線），因此屏蔽線G2和G3在凸塊區域110中各自具有兩個轉折點。另外，在凸塊區域120中，屏蔽線G1和G4各自具有一個轉折點，且屏蔽線G2和G3各自具有兩個轉折點。換句話說，當平行於垂直方向D3俯視中介層裝置100時，屏蔽線G2及G3在凸塊區域110中呈F形。
在一些實施例中，每條訊號線S1~S12相鄰的兩條屏蔽線G耦接在接地網GM上的接點之間的距離彼此相等。以第2圖的實施例為例，屏蔽線G1~G4在接地網GM上的接點為接點N1~N6，由於訊號線S1相鄰於屏蔽線G1及G2，訊號線S2相鄰於屏蔽線G2及G3，訊號線S3相鄰於屏蔽線G3及G4，因此接點N1與接點N2之間的距離相等於接點N3與接點N4之間的距離，也相等於接點N5與接點N6之間的距離。
以下將金屬層M2~M5每一者埋設訊號線與屏蔽線的轉折部與分支部的區域稱作為垂直連接（Vertical Connection，VC）區域，金屬層M2~M5每一者中埋設訊號線及屏蔽線的主幹部的區域稱作為高訊號密度（High Signal Density，HSD）區域。
以第2圖的實施例為例，其垂直連接區域VC中包含轉折部S1_T~S3_T、G1_T~G4_T與分支部G2_B、G3_B。其中，在垂直連接區域VC中，訊號線S1~S3的轉折部S1_T~S3_T的長度具有遞減的關係，屏蔽線G1~G4的轉折部G1_T~G4_T的長度具有遞減的關係，且屏蔽線G2及G3的分支部G2_B及G3_B的長度也具有遞減的關係。因此，轉折部S1_T~S3_T、G1_T~G4_T與分支部G2_B、G3_B排列形成梯形之垂直連接區域VC。
類似地，在高訊號密度區域HSD中，由於訊號線S1~S3的主幹部S1_M~S3_M及屏蔽線G1~G4的主幹部G1_M~G4_M同樣具有遞減的關係，因此主幹部S1_M~S3_M、G1_M~G4_M排列形成梯形之高訊號密度區域HSD。
第3圖為根據一些實施例的凸塊區域120的凸塊層AP與金屬層M5的俯視圖。為了清楚起見，第3圖中省略了凸塊層AP與金屬層M5之間的絕緣材料。
如第3圖所示，凸塊層AP包含微凸塊B1~B12以及多個導線S，微凸塊B1~B12用於透過多個通孔V以及多個導線S分別連接至訊號線S1~S12。
請一併參照第2圖及第3圖，在凸塊區域110及120中，金屬層M2中的訊號線S1會連接到通孔V，並且經由在垂直方向D3上延伸的通孔V以及凸塊層AP的導線S連接到微凸塊B1。其他訊號線S2~S12連接到微凸塊B2~B12的方式類似於訊號線S1連接到微凸塊B1的方式，為了簡潔起見，在此不重複贅述。
如第3圖所示，由於金屬層M2~M5中的訊號線S1~S12皆轉折延伸至側邊的多個通孔V，並藉由多個通孔V連接至微凸塊B1~B12，使得金屬層M2~M5中高訊號密度區域HSD的訊號線S1~S12及屏蔽線G可以維持規則的排列，而無須彎曲或截斷訊號線S10~S12及屏蔽線G，故可以達到在維持屏蔽效果的同時，降低製造難度與成本。
為了進一步說明凸塊區域110的結構，請進一步參照第4圖，第4圖為根據第2圖的剖線A-A’的剖面圖。在一些實施例中，金屬層M1包含一深溝槽電容(Deep Trench Capacitor，DTC），且在垂直方向D3上位於金屬層M1~M5的最底層。
在一些實施例中，訊號線S1~S12及屏蔽線G埋設於金屬層M2~M5中。以第2圖及第4圖的實施例為例，訊號線S1~S3及四條屏蔽線G埋設於金屬層M2中，訊號線S4~S6及四條屏蔽線G埋設於金屬層M3中，訊號線S7~S9及四條屏蔽線G埋設於金屬層M4中，而訊號線S10~S12及四條屏蔽線G埋設於金屬層M5中。訊號線S1~S12用於傳送電路訊號，屏蔽線G連接至接地網GM，用於透過接地網GM提供的接地電壓來屏蔽訊號線。
在一些實施例中，在訊號線S1~S12延伸至其對應的轉折點之前，屏蔽線G與訊號線S1~S12在方向D1上互相平行，且訊號線S1~S12與屏蔽線G在方向D2上交替排列，使訊號線S1~S12的每一者相鄰於兩個屏蔽線G。此外，在垂直方向D3上，訊號線S1~S12的每一者相鄰於至少一屏蔽線G。
在一些實施例中，相鄰的金屬層的訊號線彼此不重疊。例如，如第4圖所示，金屬層M2中的訊號線S1~S3對應到金屬層M3之正投影係與金屬層M3中的訊號線S4~S6彼此不重疊。
在一些實施例中，金屬層M1~M5任一者的訊號線會重疊於其相鄰的金屬層的屏蔽線G。例如，請再參照第4圖，金屬層M2中的訊號線S1~S3對應到金屬層M3之正投影係重疊於金屬層M3中的屏蔽線G。
總而言之，由第4圖可發現，在凸塊區域110的剖面中，訊號線S1~S12與屏蔽線G呈棋盤狀排列，故屏蔽線G能有效避免訊號線S1~S12互相干擾。
第5圖為根據第2圖的剖線B-B’的剖面圖。如第5圖所示，凸塊區域110包含金屬層M1~M5、凸塊層AP、接地網GM及多個通孔V，訊號線S1~S12在連接至多個通孔V後，可以進一步藉由多個通孔V連接至凸塊層AP。以第5圖的實施例為例，訊號線S3藉由貫穿金屬層M2~M5的通孔V連接至凸塊層AP。
第6圖為根據一些實施例的通道區域130在方向D2上的剖面圖。與凸塊區域110及120相似，通道區域130包含在垂直方向D3中由下至上依序排列的金屬層M1~M5。在一些實施例中，通道區域130的金屬層M1包含虛設金屬（Dummy Metal），且凸塊區域110及120的金屬層M1可以不包含虛設金屬。在一些實施例中，通道區域130的金屬層M1可以不包含深溝槽電容。
由於通道區域130用於連接凸塊區域110及120，且通道區域130亦包含金屬層M1~M5，因此訊號線S1~S12及屏蔽線G會穿越通道區域130的金屬層M2~M5。如第6圖所示，訊號線S1~S3及四條屏蔽線G穿越通道區域130的金屬層M2，訊號線S4~S6及四條屏蔽線G穿越通道區域130的金屬層M3，訊號線S7~S9及四條屏蔽線G穿越通道區域130的金屬層M4，而訊號線S10~S12及四條屏蔽線G穿越通道區域130的金屬層M5。
因此，根據上述配置，凸塊區域110的金屬層M2~M4中的訊號線S1~S12及屏蔽線G可以透過通道區域130的金屬層M2~M4延伸至凸塊區域120的金屬層M2~M4，以在半導體裝置DEV1及DEV2之間傳遞電路訊號。
在前述的多個實施例中，中介層裝置100具有一組包含了凸塊區域110、120、通道區域130、訊號線S1~S12、屏蔽線G以及接地網GM的訊號傳輸結構。不過，一些實施例中的中介層裝置可以包含多組訊號傳輸結構，請見以下段落說明。
第7圖為根據一些實施例的中介層裝置700的金屬層M2的俯視圖，第8圖為根據一些實施例的中介層裝置700的凸塊層AP與金屬層M5的俯視圖。為了清楚起見，第8圖中省略了凸塊層AP與金屬層M5之間的絕緣材料。在一些實施例中，中介層裝置700包含子中介層裝置700A及700B，其中子中介層裝置700A及700B可用於取代第1圖的中介層裝置100而耦接至半導體裝置DEV1及DEV2，以傳遞半導體裝置DEV1及DEV2之間之電路訊號。
在一些實施例中，子中介層裝置700A相似於第1圖的中介層裝置100，且子中介層裝置700B為子中介層裝置700A的鏡像。子中介層裝置700A包含凸塊區域710A、720A及通道區域730A。子中介層裝置700B包含凸塊區域710B、720B及通道區域730B。子中介層裝置700A與700B的差異之處在於，子中介層裝置700A的轉折部、分支部及導線S的延伸方向，相反於子中介層裝置700B的轉折部、分支部及導線S的延伸方向。
如第7圖所示，在金屬層M2中，子中介層裝置700A的凸塊區域710A包含平行於方向D2延伸的轉折部S1_TA~S3_TA、G1_TA~G4_TA與分支部G2_BA、G3_BA。另一方面，在金屬層M2中，子中介層裝置700B的凸塊區域710B包含平行於方向D2延伸的轉折部S1_TB~S3_TB、G1_TB~G4_TB與分支部G2_BB、G3_BB，但轉折部S1_TB~S3_TB、G1_TB~G4_TB與分支部G2_BB、G3_BB延伸的方向與轉折部S1_TA~S3_TA、G1_TA~G4_TA與分支部G2_BA、G3_BA延伸的方向相反。
凸塊區域720A與凸塊區域720B的轉折部及分支部的延伸方向的關係相似於凸塊區域710A與凸塊區域710B的轉折部及分支部的延伸方向的關係，為了簡潔起見，在此不重複贅述。
由第7、8圖可知，由於中介層裝置中可以包含多個子中介層裝置，使得半導體裝置DEV1及DEV2之間可以透過多種不同的電路配置來傳遞電路訊號，從而增加電路佈線時的靈活性。
應注意，為了便於說明，第2~8圖中的訊號線S1~S12與屏蔽線G被繪示為相同的寬度，但本揭示文件不限於此。在一些實施例中，屏蔽線G的寬度大於訊號線S1~S12的寬度。
透過本揭示文件的半導體封裝結構10及中介層裝置100，可以在訊號線及屏蔽線維持規則排列的條件下安排通孔的配置，以提升2.5D的高訊號密度半導體封裝結構中屏蔽線的屏蔽效果，進而提高訊號線在傳遞與接收電路訊號時的穩定度以及訊號品質。
以上僅為本揭示文件的較佳實施例，在不脫離本揭示文件的範圍或精神的情況下，本揭示文件的結構可以進行各種修飾和均等變化。綜上所述，凡在以下請求項的範圍內對於本揭示文件所做的修飾以及均等變化，皆為本揭示文件所涵蓋的範圍。
10:半導體封裝結構
100:中介層裝置
110,120:凸塊區域
130:通道區域
700:中介層裝置
700A,700B:子中介層裝置
710A,710B,720A,720B:凸塊區域
730A,730B:通道區域
M1~M5:金屬層
AP:凸塊層
DEV1,DEV2:半導體裝置
B1~B12:微凸塊
S1~S12:訊號線
G,G1~G4:屏蔽線
TG1~TG4,TG2’,TG3’,TS1~TS3:轉折點
TS11~TS31,TS12~TS32:轉折點
TG11~TG41,TG12~TG42:轉折點
S1_M~S3_M,G1_M~G4_M:主幹部
S1_TA~S3_TA,G1_TA~G4_TA:轉折部
S1_TB~S3_TB,G1_TB~G4_TB:轉折部
S1_T~S3_T,G1_T~G4_T:轉折部
G2_B,G3_B:分支部
G2_BA,G2_BB,G3_BA,G3_BB:分支部
A-A’,B-B’:剖線
GM:接地網
DTC:深溝槽電容
VC:垂直連接區域
HSD:高訊號密度區域
V:通孔
S:導線
N1~N6:接點
D1,D2:方向
D3:垂直方向
為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1圖為根據一些實施例的半導體封裝結構的剖面圖； 第2圖為根據一些實施例的凸塊區域的金屬層的俯視圖； 第3圖為根據一些實施例的凸塊層與金屬層的俯視圖； 第4圖為根據第2圖的剖線A-A’的剖面圖； 第5圖為根據第2圖的剖線B-B’的剖面圖； 第6圖為根據一些實施例的通道區域的剖面圖； 第7圖為根據一些實施例的中介層裝置的金屬層的俯視圖；以及 第8圖為根據一些實施例的中介層裝置的凸塊層與金屬層的俯視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
10:半導體封裝結構
100:中介層裝置
110,120:凸塊區域
130:通道區域
M1~M5:金屬層
AP:凸塊層
DEV1,DEV2:半導體裝置
B1~B12:微凸塊
S1~S12:訊號線
V:通孔
D1,D2:方向
D3:垂直方向

Claims (20)

  1. 一種中介層裝置，用於傳遞二半導體裝置之間的多個電路訊號，包含： 二第一凸塊區域，各自耦接於該二半導體裝置的其中一者； 一第一通道區域，連接於該二第一凸塊區域之間； 多個第一訊號線，埋設於該二第一凸塊區域及該第一通道區域中，電性連接於該二半導體裝置以傳送該多個電路訊號；以及 多個第一屏蔽線，埋設於該二第一凸塊區域及該第一通道區域中，用於屏蔽該多個第一訊號線， 其中在每個第一凸塊區域中，每個第一訊號線包含一訊號轉折點、一主幹部與一轉折部，每個第一訊號線的該訊號轉折點連接於該多個第一訊號線的對應一者的該主幹部與該轉折部之間，每個第一訊號線的該主幹部平行於一第一方向延伸，每個第一訊號線的該轉折部平行於一第二方向延伸，以使當平行於一第三方向俯視該中介層裝置時，每個第一訊號線在每個第一凸塊區域中呈L形，其中該第三方向實質上垂直於該第一方向與該第二方向。
  2. 如請求項1所述之中介層裝置，其中 該多個第一屏蔽線被配置為與該多個第一訊號線交替排列。
  3. 如請求項2所述之中介層裝置，其中 當該多個第一屏蔽線的其中一者被配置為相鄰於該多個第一訊號線的其中一者時，該多個第一屏蔽線的該其中一者包含分別位於該二第一凸塊區域的二屏蔽轉折點， 該多個第一屏蔽線的該其中一者在該二屏蔽轉折點之間的一部分平行於該第一方向延伸，且其他部分平行於該第二方向延伸，以使當平行於該第三方向俯視該中介層裝置時，該多個第一屏蔽線的該其中一者在每個第一凸塊區域中呈L形。
  4. 如請求項2所述之中介層裝置，其中 當該多個第一屏蔽線的其中一者被配置為相鄰於該多個第一訊號線的其中二者時，該多個第一屏蔽線的該其中一者包含四屏蔽轉折點，該四屏蔽轉折點的其中二者位於該二第一凸塊區域的其中一者，該四屏蔽轉折點的另外二者位於該二第一凸塊區域的另一者， 該多個第一屏蔽線的該其中一者在該四屏蔽轉折點之間的一部分平行於該第一方向延伸，且其他部分平行於該第二方向延伸，以使當平行於該第三方向俯視該中介層裝置時，該多個第一屏蔽線的該其中一者在每個第一凸塊區域中呈F形。
  5. 如請求項1所述之中介層裝置，其中該二第一凸塊區域各自包含多個金屬層及一凸塊層，該凸塊層包含多個微凸塊且在該第三方向上位於該多個金屬層之上，其中該多個微凸塊耦接於該二半導體裝置的該其中一者，且分別透過多個通孔耦接於該多個第一訊號線，該多個通孔埋設於該多個金屬層之間。
  6. 如請求項5所述之中介層裝置，其中該多個金屬層中在該第三方向上位於最下方的其中一者包含一深溝槽電容（Deep Trench Capacitor）。
  7. 如請求項5所述之中介層裝置，其中 該多個通孔彼此不重疊， 該多個金屬層的其中一者及相鄰的另一者的該多個第一訊號線彼此不重疊，且 該多個金屬層的該其中一者的該多個第一訊號線重疊於相鄰的該另一者的該多個第一屏蔽線。
  8. 如請求項1所述之中介層裝置，更包含一接地網，該多個第一屏蔽線耦接至該接地網，該接地網用於提供該多個第一屏蔽線一接地電壓。
  9. 如請求項8所述之中介層裝置，其中該多個第一屏蔽線分別耦接在該接地網上的多個接地網接點，且每個第一訊號線相鄰的每兩個接地網接點之間的距離相同。
  10. 如請求項1所述之中介層裝置，更包含： 二第二凸塊區域，各自耦接於該二半導體裝置的該其中一者； 一第二通道區域，連接於該二第二凸塊區域之間； 多個第二訊號線，埋設於該二第二凸塊區域及該第二通道區域中，電性連接於該二半導體裝置以傳送該多個電路訊號；以及 多個第二屏蔽線，埋設於該二第二凸塊區域及該第二通道區域中，用於屏蔽該多個第二訊號線， 其中在每個第二凸塊區域中，每個第二訊號線包含一訊號轉折點、一主幹部與一轉折部，每個第二訊號線的該訊號轉折點連接於該多個第二訊號線的對應一者的該主幹部與該轉折部之間，每個第二訊號線的該主幹部平行於該第一方向延伸，每個第二訊號線的該轉折部平行於該第二方向延伸且遠離該多個第一訊號線的該轉折部延伸。
  11. 一種半導體封裝結構，包含： 二半導體裝置；以及 一中介層裝置，耦接於該二半導體裝置之間，用於傳遞該二半導體裝置之間的多個電路訊號，包含： 二第一凸塊區域，各自耦接於該二半導體裝置的其中一者； 一第一通道區域，連接於該二第一凸塊區域之間； 多個第一訊號線，埋設於該二第一凸塊區域及該第一通道區域中，電性連接於該二半導體裝置以傳送該多個電路訊號；以及 多個第一屏蔽線，埋設於該二第一凸塊區域及該第一通道區域中，用於屏蔽該多個第一訊號線， 其中在每個第一凸塊區域中，每個第一訊號線包含一訊號轉折點、一主幹部與一轉折部，每個第一訊號線的該訊號轉折點連接於該多個第一訊號線的對應一者的該主幹部與該轉折部之間，每個第一訊號線的該主幹部平行於一第一方向延伸，每個第一訊號線的該轉折部平行於一第二方向延伸，以使當平行於一第三方向俯視該中介層裝置時，每個第一訊號線在每個第一凸塊區域中呈L形，其中該第三方向實質上垂直於該第一方向與該第二方向。
  12. 如請求項11所述之半導體封裝結構，其中 該多個第一屏蔽線被配置為與該多個第一訊號線交替排列。
  13. 如請求項12所述之半導體封裝結構，其中 當該多個第一屏蔽線的其中一者被配置為相鄰於該多個第一訊號線的其中一者時，該多個第一屏蔽線的該其中一者包含分別位於該二第一凸塊區域的二屏蔽轉折點， 該多個第一屏蔽線的該其中一者在該二屏蔽轉折點之間的一部分平行於該第一方向延伸，且其他部分平行於該第二方向延伸，以使當平行於該第三方向俯視該中介層裝置時，該多個第一屏蔽線的該其中一者在每個第一凸塊區域中呈L形。
  14. 如請求項12所述之半導體封裝結構，其中 當該多個第一屏蔽線的其中一者被配置為相鄰於該多個第一訊號線的其中二者時，該多個第一屏蔽線的該其中一者包含四屏蔽轉折點，該四屏蔽轉折點的其中二者位於該二第一凸塊區域的其中一者，該四屏蔽轉折點的另外二者位於該二第一凸塊區域的另一者， 該多個第一屏蔽線的該其中一者在該四屏蔽轉折點之間的一部分平行於該第一方向延伸，且其他部分平行於該第二方向延伸，以使當平行於該第三方向俯視該中介層裝置時，該多個第一屏蔽線的該其中一者在每個第一凸塊區域中呈F形。
  15. 如請求項11所述之半導體封裝結構，其中該二第一凸塊區域各自包含多個金屬層及一凸塊層，該凸塊層包含多個微凸塊且在該第三方向上位於該多個金屬層之上，其中該多個微凸塊耦接於該二半導體裝置的該其中一者，且分別透過多個通孔耦接於該多個第一訊號線，該多個通孔埋設於該多個金屬層之間。
  16. 如請求項15所述之半導體封裝結構，其中該多個金屬層中在該第三方向上位於最下方的其中一者包含一深溝槽電容（Deep Trench Capacitor）。
  17. 如請求項15所述之半導體封裝結構，其中 該多個通孔彼此不重疊， 該多個金屬層的其中一者及相鄰的另一者的該多個第一訊號線彼此不重疊，且 該多個金屬層的該其中一者的該多個第一訊號線重疊於相鄰的該另一者的該多個第一屏蔽線。
  18. 如請求項11所述之半導體封裝結構，其中該中介層裝置更包含一接地網，該多個第一屏蔽線耦接至該接地網，該接地網用於提供該多個第一屏蔽線一接地電壓。
  19. 如請求項18所述之半導體封裝結構，其中該多個第一屏蔽線分別耦接在該接地網上的多個接地網接點，且每個第一訊號線相鄰的每兩個接地網接點之間的距離相同。
  20. 如請求項11所述之半導體封裝結構，其中該中介層裝置更包含： 二第二凸塊區域，各自耦接於該二半導體裝置的該其中一者； 一第二通道區域，連接於該二第二凸塊區域之間； 多個第二訊號線，埋設於該二第二凸塊區域及該第二通道區域中，電性連接於該二半導體裝置以傳送該多個電路訊號；以及 多個第二屏蔽線，埋設於該二第二凸塊區域及該第二通道區域中，用於屏蔽該多個第二訊號線， 其中在每個第二凸塊區域中，每個第二訊號線包含一訊號轉折點、一主幹部與一轉折部，每個第二訊號線的該訊號轉折點連接於該多個第二訊號線的對應一者的該主幹部與該轉折部之間，每個第二訊號線的該主幹部平行於該第一方向延伸，每個第二訊號線的該轉折部平行於該第二方向延伸且遠離該多個第一訊號線的該轉折部延伸。
TW111149675A 2022-12-23 2022-12-23 中介層裝置及半導體封裝結構 TWI828491B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111149675A TWI828491B (zh) 2022-12-23 2022-12-23 中介層裝置及半導體封裝結構
US18/187,660 US20240213129A1 (en) 2022-12-23 2023-03-21 Interposer device and semiconductor package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111149675A TWI828491B (zh) 2022-12-23 2022-12-23 中介層裝置及半導體封裝結構

Publications (2)

Publication Number Publication Date
TWI828491B true TWI828491B (zh) 2024-01-01
TW202427744A TW202427744A (zh) 2024-07-01

Family

ID=90459058

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111149675A TWI828491B (zh) 2022-12-23 2022-12-23 中介層裝置及半導體封裝結構

Country Status (2)

Country Link
US (1) US20240213129A1 (zh)
TW (1) TWI828491B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190035706A1 (en) * 2017-07-28 2019-01-31 Micron Technology, Inc. Shielded fan-out packaged semiconductor device and method of manufacturing
TW202006957A (zh) * 2018-07-16 2020-02-01 台灣積體電路製造股份有限公司 具有電磁屏蔽功能的金屬-絕緣層-金屬電容結構及其形成方法
TW202109693A (zh) * 2019-08-29 2021-03-01 台灣積體電路製造股份有限公司 用於高速資料傳輸的半導體封裝及其製造方法
TW202137436A (zh) * 2019-12-05 2021-10-01 美商高通公司 包含具有經組態為屏蔽之通孔壁的基材之封裝
TW202145469A (zh) * 2020-05-22 2021-12-01 台灣積體電路製造股份有限公司 半導體封裝
US20220199546A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Shield structures in microelectronic assemblies having direct bonding
TW202249129A (zh) * 2021-05-07 2022-12-16 台灣積體電路製造股份有限公司 半導體封裝

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190035706A1 (en) * 2017-07-28 2019-01-31 Micron Technology, Inc. Shielded fan-out packaged semiconductor device and method of manufacturing
TW201921632A (zh) * 2017-07-28 2019-06-01 美商美光科技公司 屏蔽扇出型封裝之半導體裝置及製造方法
US20200051882A1 (en) * 2017-07-28 2020-02-13 Micron Technology, Inc. Shielded fan-out packaged semiconductor device and method of manufacturing
US20220013421A1 (en) * 2017-07-28 2022-01-13 Micron Technology, Inc. Shielded fan-out packaged semiconductor device and method of manufacturing
TW202006957A (zh) * 2018-07-16 2020-02-01 台灣積體電路製造股份有限公司 具有電磁屏蔽功能的金屬-絕緣層-金屬電容結構及其形成方法
TW202109693A (zh) * 2019-08-29 2021-03-01 台灣積體電路製造股份有限公司 用於高速資料傳輸的半導體封裝及其製造方法
TW202137436A (zh) * 2019-12-05 2021-10-01 美商高通公司 包含具有經組態為屏蔽之通孔壁的基材之封裝
TW202145469A (zh) * 2020-05-22 2021-12-01 台灣積體電路製造股份有限公司 半導體封裝
US20220199546A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Shield structures in microelectronic assemblies having direct bonding
TW202249129A (zh) * 2021-05-07 2022-12-16 台灣積體電路製造股份有限公司 半導體封裝

Also Published As

Publication number Publication date
US20240213129A1 (en) 2024-06-27

Similar Documents

Publication Publication Date Title
US11211333B2 (en) Through silicon via optimization for three-dimensional integrated circuits
US8283771B2 (en) Multi-die integrated circuit device and method
US9633940B2 (en) Structure and method for a high-K transformer with capacitive coupling
US9570399B2 (en) Semiconductor package assembly with through silicon via interconnect
US9640490B2 (en) Through silicon via keep out zone formation method and system
US20120142184A1 (en) Manufacturing method of semiconductor structure
US11955458B2 (en) Semiconductor package
US20190393147A1 (en) Core fill to reduce dishing and metal pillar fill to increase metal density of interconnects
TWI652514B (zh) 波導結構以及其製作方法
KR20200110608A (ko) 개선된 컨택 및 슈퍼 비아를 포함하는 수직 전계 효과 트랜지스터 표준 셀 아키텍쳐
KR20220041280A (ko) 반도체 장치
US20080237806A1 (en) Through-electrode and semiconductor device
TWI828491B (zh) 中介層裝置及半導體封裝結構
KR20110130112A (ko) 반도체 집적회로
TW201906123A (zh) 半導體封裝裝置及其半導體配線基板
KR20050022321A (ko) 마이크로 스트립 라인 구조를 가지는 기판, 마이크로스트립 라인 구조를 가지는 반도체 장치, 및 마이크로스트립 라인 구조를 가지는 기판의 제조 방법
CN106054057A (zh) 用于检测半导体芯片的***器件
CN118248659A (zh) 中介层装置及半导体封装结构
US8895436B2 (en) Implementing enhanced power supply distribution and decoupling utilizing TSV exclusion zone
US20210233858A1 (en) Apparatuses including conductive structure layouts
TWI790209B (zh) 具有經由***藉由背面露出賦能的鰭塞區域的應力源材料而誘發的通道應力的鰭式場效電晶體
KR20220023897A (ko) 반도체 장치
US20140073133A1 (en) Method to mitigate through-silicon via-induced substrate noise
US20200294986A1 (en) Differential trench fill for ease of layout design
DE102019125487A1 (de) Halbleitervorrichtung und herstellungsverfahren