TWI824662B - 碳化矽基板或基板處理方法 - Google Patents

碳化矽基板或基板處理方法 Download PDF

Info

Publication number
TWI824662B
TWI824662B TW111130324A TW111130324A TWI824662B TW I824662 B TWI824662 B TW I824662B TW 111130324 A TW111130324 A TW 111130324A TW 111130324 A TW111130324 A TW 111130324A TW I824662 B TWI824662 B TW I824662B
Authority
TW
Taiwan
Prior art keywords
substrate
processing method
substrate processing
weakened layer
layer
Prior art date
Application number
TW111130324A
Other languages
English (en)
Other versions
TW202407784A (zh
Inventor
李天錫
吳俊煌
邱祐昇
李恕成
黃威錡
林煜唐
Original Assignee
國立中央大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立中央大學 filed Critical 國立中央大學
Priority to TW111130324A priority Critical patent/TWI824662B/zh
Priority to JP2022169826A priority patent/JP2024025609A/ja
Priority to US17/975,646 priority patent/US20240055487A1/en
Application granted granted Critical
Publication of TWI824662B publication Critical patent/TWI824662B/zh
Publication of TW202407784A publication Critical patent/TW202407784A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/022Anodisation on selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/32Anodisation of semiconducting materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

一種基板處理方法,包含提供基板,基板具有相對的表面及底面,基板定義預定區域,預定區域定義有預設反應部,預設反應部由基板的表面往底面方向延伸;透過電化學方式使預設反應部進行化學反應,以將預設反應部轉換成弱化層,弱化層具有一厚度;以及移除弱化層,使預定區域的基板具有一顯露面。

Description

碳化矽基板或基板處理方法
本發明有關一種基板處理方法,尤其是一種碳化矽基板的處理方法。
因應5G通訊、自駕車等技術的興起,以碳化矽材料作為半導體元件的基板具備高效節能、高電壓、高功率等優勢。然而半導體元件的基板厚度要求為100-200微米,碳化矽基板的硬度高,其努氏硬度(Knoop hardness,HK)大約為2150-2900MPa之間,而一般用於研磨傳統矽基板的研磨磨料中的研磨顆粒多為SiO 2,其硬度大約落在200-500MPa,即使使用常見應用於研磨高硬度材料之Al 2O 3(硬度~2000-2050MPa)研磨顆粒,也不容易薄化碳化矽基板。因此一般習知技術是使用最為昂貴的鑽石(硬度=7000MPa)研磨顆粒來薄化碳化矽。又,碳化矽的質地易脆裂,硬切削製程容易導入高應力到碳化矽基板上,從而產生微裂縫而造成材料碎裂,甚至導致高度殘留應力,使薄片產生翹曲現象。
本發明提供的基板處理方法,包含提供基板,基板具有相對的表面及底面,基板定義預定區域,預定區域定義有預設反應部,預設反應部由基板的表面往底面方向延伸;透過電化學方式使預設反應部進行化學反應,以將預設反應部轉換成弱化層,弱化層具有一厚度;以及移除弱化層,使預定區域的基板具有一顯露面。
在本發明的一實施例中,上述之基板的材質為碳化矽。
在本發明的一實施例中,上述之電化學方式為陽極氧化。
在本發明的一實施例中,上述之弱化層的厚度由陽極氧化進行時的輸入電荷量控制。
在本發明的一實施例中,進行上述之陽極氧化時,預設反應部接觸電解液,電解液包含有氟離子。
在本發明的一實施例中,上述之電解液為氫氟酸溶液。
在本發明的一實施例中,上述之移除弱化層是經由超音波震盪方式移除。
在本發明的一實施例中,上述之移除弱化層是經由研磨方式移除。
在本發明的一實施例中,上述之研磨方式包含以具有多個研磨顆粒的研磨漿去除弱化層。
在本發明的一實施例中,上述之研磨顆粒包含二氧化矽、氧化銫、氧化鋁、碳化矽、氮化硼及鑽石的至少其中之一或其組合。
在本發明的一實施例中,上述之移除弱化層是經由高溫快速淬火方式移除。
在本發明的一實施例中,上述之移除弱化層是經由雷射切除方式移除。
在本發明的一實施例中,上述之移除弱化層是經由高速氣流切方式移除。
在本發明的一實施例中,上述之基板處理方法更包含對顯露面進行表面處理。
在本發明的一實施例中,上述之表面處理為化學機械拋光。
在本發明的一實施例中,上述之弱化層為多孔狀。
在本發明的一實施例中,上述之弱化層為層片狀。
本發明提供的碳化矽基板的處理方法,包含提供碳化矽基板,碳化矽基板具有相對的表面及底面,碳化矽基板定義預定區域,預定區域定義有預設反應部,預設反應部由碳化矽基板的表面往底面方向延伸;透過陽極氧化使預設反應部接觸氫氟酸溶液以進行化學反應,以將預設反應部轉換成一多孔層,多孔層具有厚度;移除多孔層,以使預定區域中的碳化矽基板具有顯露面。
本發明因採用電化學方式使基板上預設反應部轉換成弱化層。該弱化層呈現為多孔狀或層片狀而具有空心海綿狀或是空隙層狀的結構,使其材料強度大為減少,而基板上未產生化學反應的實心部分仍維持本來的高材料強度。因此,於後續製程中,可透過如研磨、快速高溫淬火、雷射切除、高速氣流切或是超音波振盪等方式將材料強度較低的弱化層移除,保留實心部分,從而達成對基板的薄化。
再者,本發明的電化學方法可為陽極氧化,因此弱化層的厚度可藉由陽極氧化進行時的輸入電荷量來控制,因此可透過調控陽極氧化時的電流、電壓與時間,以獲得期望的弱化層厚度。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式,作詳細說明如下。
圖1為本發明一實施例之基板處理方法的流程示意圖,圖2A-2C為本發明一實施例之基板處理方法各步驟的基板剖視示意圖。如圖1所示,本發明一實施例的基板處理方法包含步驟S1:提供基板10,圖3為圖2A所示基板的立體示意圖,如圖2A及圖3所示,基板10具有相對的表面11及底面12,基板10定義預定區域13,預定區域13定義有預設反應部14,預設反應部14由基板10的表面11往底面12方向延伸。於一實施例中,基板10的材料可例如為碳化矽,然本發明不以此為限,基板10的材料亦可為,如:矽、鍺、砷化鎵、磷化銦、氮化鎵、氮化硼等可用作半導體基板的材料,基板10可具有一厚度D0。於一實施例中,預定區域13為基板10欲進行處理的部分,例如預定區域13為基板10中欲進行薄化的區域。預設反應部14為預定區域13進行薄化時欲去除的部分,預設反應部14例如具有一厚度D1。
接著為步驟S2:透過電化學方式使預設反應部14進行化學反應,以將預設反應部14轉換成弱化層15,弱化層15具有厚度D2。請同時參閱圖2B與圖4所示,圖4為本發明一實施例用於執行化學反應的電化學設備剖視示意圖,本電化學裝置僅用於說明本發明之實施,並非限制本發明之概念範圍。於一實施例中,電化學設備20可為陽極氧化設備。如圖4所示,電化學設備20包含有基座21與槽體22,基座21與槽體22可透過螺栓固定,基座21上設有正電極23,正電極23的材料可為銅。槽體22的底部設有一通孔221,在槽體22與基座21之間且對應通孔221的外圍處環設有環形密封墊圈25。
當欲對基板10進行化學反應時,將基板10設置於正電極23上並與正電極23形成電性連接,且環形密封墊圈25適抵於基板10。於一實施例中,槽體22內裝填有電解液26,電解液26經由通孔221流出且在環形密封墊圈25的限制區域內流至基板10。於一實施例中,環形密封墊圈25的形狀與位置與基板10的預定區域13的預設反應部14對應,從而可透過環形密封墊圈25將上方槽體22中的電解液26限制在與預設反應部14對應的地方,使預設反應部14於後續通電後可與電解液26進行化學反應,而在環形密封墊圈25限制區域以外的基板10則不會接觸到電解液26。於槽體22中的電解液26中設有負電極24,負電極24可為白金電極。當正電極23與負電極24通電時即施加一電壓至基板10,此時,電解液26自預設反應部14鄰近基板10的表面11處開始進行化學反應。於一實施例中,電解液26可包含有氟離子如:氫氟酸(HF)或氟化銨(NH 4F)。
接續上述說明,以電解液26為氫氟酸溶液且基板10的材質為碳化矽為例,碳化矽中的矽會與氫氟酸溶液的氟產生反應,並形成氟矽酸溶解於水中或是形成四氟化矽以氣體的方式散逸於空氣中,因此經化學反應的預設反應部14剩下的元素即為碳。又,碳化矽係以特定晶格形式組合而成,故當晶格中特定位置的矽自碳化矽基板10上被移除時,剩餘的碳即形成一具空心海綿狀或空隙層狀結構的弱化層15。弱化層15具有一厚度D2。弱化層15的厚度D2原則上與預設反應部14的厚度D1相同,且厚度D2小於基板10的厚度D0。弱化層15的厚度D2可依據法拉第電解原理調整輸入電荷量以改變化學反應中移除的原子數,從而可精準地控制弱化層15的厚度D2。輸入電荷量可透過調整施加至基板10的電流、電壓或是化學反應進行的時間來控制。
請參閱圖5A、圖5B及圖6,圖5A以及圖6為使用電子掃描顯微鏡(SEM)拍攝本發明一實施例之基板處理方法的弱化層。圖5B為本發明一實施例之基板處理方法中化學反應時電解液侵入預設反應部的方向示意圖。圖5A為電子掃描顯微鏡(SEM)以放大倍率3000倍拍攝本發明一實施例的弱化層15。圖5A中以虛線標示的區域為進行化學反應時,環形密封墊圈25壓抵於基板10上的位置,由於應力集中於此處,因此電解液26除了由預設反應部14鄰近基板10的表面11處開始進行化學反應以外,電解液26亦會於所述的應力集中處向下侵蝕後朝預設反應部14的中心側向侵入並進行化學反應(如圖5B所示),圖5A中箭頭所指之區域即為電解液26側向侵入預設反應部14的中心的痕跡,因此,弱化層15會呈現層片狀的態樣,如圖5A所示。請參閱圖2A-2C以及圖6,圖6為電子掃描顯微鏡(SEM)以放大倍率150000倍拍攝本發明一實施例的弱化層15。在此放大倍率下可清楚看到上述層片狀的弱化層15中的多個孔洞。上述孔洞是將碳化矽晶格中特定位置的矽自碳化矽基板10上移除時,在剩餘的碳結構中形成的,此具空心海綿狀結構的弱化層15其材料強度相較於實心的碳化矽基板10的材料強度降低許多,從而可於後續製程中輕易移除。於一實施例中,弱化層15為多孔層。
請繼續參閱圖1所示,在將基板10的預設反應部14轉換成弱化層15之後,接著進行步驟S3:移除弱化層15,使預定區域13的基板10具有顯露面17。如圖2B及2C所示,於步驟S3所述的移除弱化層15中,由於弱化層15的材料強度與實心基板10的材料強度差距甚大,可使用一般研磨方式或超音波振盪方式即可將弱化層15碎化,但基板10的實心部份(即未進行化學反應的部分)則不受影響,從而可自基板10上移除弱化層15。於此實施例中,研磨方式與超音波振盪方式可選擇其中一種,即可達成碎化弱化層15的功效。然本發明不以此為限,研磨方式與超音波振盪方式亦可一同用於步驟S3中,且兩者的使用順序不受限制。於上述實施例中,研磨方式可包含以具有多個研磨顆粒的研磨漿去除弱化層15,研磨顆粒可例如包含二氧化矽、氧化銫、氧化鋁、碳化矽、氮化硼及鑽石的至少其中之一或其組合。於另一實施例中,亦可透過高溫快速淬火方式、雷射切除方式或是高速氣流切方式來移除弱化層15。
接續上述說明,在移除弱化層15後,於基板10的預定區域13內形成一形狀與預設反應部14對應的凹槽16(如圖2C所示),凹槽16具有顯露面17。凹槽16的底部至基板10的底面12的厚度為D3,厚度D3小於基板10的厚度D0。本發明一實施例以研磨或超音波方式將弱化層15碎化並移除碎化後的碎片,保留基板10的預定區域13中的實心部分,從而快速地達成對基板10的預定區域13的薄化。
圖7A是圖2C所示虛線方框部分的放大示意圖,圖7B是圖7A所示的具凹槽的基板經表面處理示意圖。於一實施例中,本發明的基板處理方法更可包含對凹槽16的顯露面17進行表面處理。如圖7A所示,凹槽16是透過碎化弱化層15後並移除碎化後的碎片來形成,因此凹槽16的顯露面17可能包含碎化後殘留的顆粒或是突起,導致顯露面17的凹凸不平;如圖7B所示,可透過表面處理將顯露面17平坦化,表面處理可例如為化學機械拋光等整平製程。於一實施例中,表面處理可為以包含有研磨顆粒的研磨漿進行平坦化,此時用於平坦化的研磨顆粒的粒徑大小小於用於去除弱化層15的研磨顆粒大小。舉例來說,用於平坦化的研磨顆粒的粒徑大小可例如為奈米或是埃等級,用於去除弱化層15的研磨顆粒大小可例如為微米等級。於一實施例中,表面處理更可包含於顯露面平坦化後的另一拋光製程,可一樣為化學機械研磨,然本發明不以此為限,平坦化後的另一拋光製程亦可為微蝕刻、電漿處理、離子束表面處理等製程。
於一未繪示之實施例中,若欲薄化的預定區域13為整個基板10的表面11,可於步驟S2中以電化學設備20的環形密封墊圈25壓抵至基板10的表面11的四周,或是環形密封墊圈25可壓抵於基板10的側面,使基板10的整個表面11皆接觸到電解液26以進行化學反應,並形成整層的弱化層15。於此實施例中,於步驟S3:移除弱化層15後則不會形成凹槽16,但仍具有移除弱化層15後粗糙的顯露面17。
請參閱圖8,圖8為本發明另一實施例用於執行化學反應的電化學設備剖視示意圖。於一實施例中,若欲薄化的預定區域13為整個基板10的表面11,可利用圖8所繪示之電化學設備執行化學反應。如圖8所示,電化學設備20a包含槽體22a,槽體22a裝有電解液26,槽體22a的底部設有兩支架27,支架27用以固定欲進行電化學反應的基板10,當基板10固定於兩支架27之間時,基板10可將槽體22a區分成兩個槽,其中一個槽設置正電極23a,另一個槽設置負電極24a,正電極23a與負電極24a分別不接觸基板10的底面12與表面11。正電極23a與負電極24a的材質可分別與前述實施例的正電極23與負電極24相同。當正電極23a與負電極24a接上電源以進行電化學處理時,整個基板10浸漬於電解液26中,並於面對負電極24a的表面11上形成整層的弱化層15。於此實施例中,於步驟S3:移除弱化層15後亦不會形成凹槽16,但仍具有移除弱化層15後粗糙的顯露面17。
本發明採用電化學方式使基板上預定區域的預設反應部轉換成弱化層。基於弱化層與基板上未產生化學反應的實心部分兩者的材料強度差異,透過研磨、超音波振盪等方式輕易地將材料強度較低的弱化層碎化並保留基板的預定區域中的實心部分,快速地達成對基板的預定區域的快速薄化。因此,可避免傳統硬切削方式導入高應力導致的基板材料破裂或翹曲,亦克服基板材料強度大難以利用一般研磨方式進行薄化的問題。
再者,本發明的電化學方法能基於法拉第電解原理改變化學反應時的電流、電壓與時間以調控輸入電荷量,從而獲得期望的弱化層厚度。因此能精準地調控形成於基板的預定區域的凹槽深度(即所移除弱化層的厚度)。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10:基板 11:表面 12:底面 13:預定區域 14:預設反應部 15:弱化層 16:凹槽 17:顯露面 20、20a:電化學設備 21:基座 22:槽體 221:通孔 23、23a:正電極 24、24a:負電極 25:環形密封墊圈 26:電解液 27:支架 D0、D1、D2、D3:厚度 S1、S2、S3:步驟
圖1為本發明一實施例之基板處理方法的流程示意圖。 圖2A-2C為本發明一實施例之基板處理方法各步驟的基板剖視示意圖。 圖3為圖2A所示基板的立體示意圖。 圖4為本發明一實施例用於執行化學反應的電化學設備剖視示意圖。 圖5A為使用電子掃描顯微鏡(SEM)拍攝本發明一實施例之基板處理方法的弱化層。 圖5B為本發明一實施例之基板處理方法中化學反應時電解液侵入預設反應部的方向示意圖。 圖6為使用電子掃描顯微鏡(SEM)拍攝本發明一實施例之基板處理方法的弱化層。 圖7A是圖2C所示虛線方框部分的放大示意圖,圖7B是圖7A所示的具凹槽的基板經表面處理示意圖。 圖8為本發明另一實施例用於執行化學反應的電化學設備剖視示意圖。
S1、S2、S3:步驟

Claims (18)

  1. 一種基板處理方法,包含:提供一基板,該基板具有相對的一表面及一底面,該基板定義一預定區域,該預定區域定義有一預設反應部,該預設反應部由該基板的該表面往該底面方向延伸;透過一電化學方式使該預設反應部進行化學反應,以將該預設反應部轉換成一弱化層,該弱化層具有一厚度;以及移除該弱化層以薄化該基板的該預定區域,使該預定區域的該基板具有一顯露面。
  2. 如請求項1所述之基板處理方法,其中,該基板的材質為碳化矽。
  3. 如請求項1所述之基板處理方法,其中,該電化學方式為陽極氧化。
  4. 如請求項3所述之基板處理方法,其中,該弱化層的該厚度由該陽極氧化進行時的輸入電荷量控制。
  5. 如請求項3所述之基板處理方法,其中,進行該陽極氧化時,該預設反應部接觸一電解液,該電解液包含有氟離子。
  6. 如請求項5所述之基板處理方法,其中,該電解液為氫氟酸溶液。
  7. 如請求項1所述之基板處理方法,其中,移除該弱化層是經由一超音波震盪方式移除。
  8. 如請求項1所述之基板處理方法,其中,移除該弱化層是經由一研磨方式移除。
  9. 如請求項8所述之基板處理方法,其中,該研磨方式包含以具有多個研磨顆粒的一研磨漿去除該弱化層。
  10. 如請求項9所述之基板處理方法,其中,該研磨顆粒包含二氧化矽、氧化銫、氧化鋁、碳化矽、氮化硼及鑽石的至少其中之一或其組合。
  11. 如請求項1所述之基板處理方法,其中,移除該弱化層是經由一快速高溫淬火方式移除。
  12. 如請求項1所述之基板處理方法,其中,移除該弱化層是經由一雷射切除方式移除。
  13. 如請求項1所述之基板處理方法,其中,移除該弱化層是經由一高速氣流切方式移除。
  14. 如請求項1所述之基板處理方法,其中,包括對該顯露面進行一表面處理。
  15. 如請求項11所述之基板處理方法,其中,該表面處理為化學機械拋光。
  16. 如請求項1所述之基板處理方法,其中,該弱化層為多孔狀。
  17. 如請求項1所述之基板處理方法,其中,該弱化層為層片狀。
  18. 一種碳化矽基板的處理方法,包含提供一碳化矽基板,該碳化矽基板具有相對的一表面及一底面,該碳化矽基板定義一預定區域,該預定區域定義有一預設反應部,該預設反應部由該碳化矽基板的該表面往該底面方向延伸;透過陽極氧化使該預設反應部接觸一氫氟酸溶液以進行化學反應,以將該預設反應部轉換成一多孔層,該多孔層具有一厚度; 移除該多孔層,以使該預定區域中的該碳化矽基板具有一顯露面。
TW111130324A 2022-08-12 2022-08-12 碳化矽基板或基板處理方法 TWI824662B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111130324A TWI824662B (zh) 2022-08-12 2022-08-12 碳化矽基板或基板處理方法
JP2022169826A JP2024025609A (ja) 2022-08-12 2022-10-24 炭化ケイ素基板または基板処理方法
US17/975,646 US20240055487A1 (en) 2022-08-12 2022-10-28 Silicon carbide substrate or substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111130324A TWI824662B (zh) 2022-08-12 2022-08-12 碳化矽基板或基板處理方法

Publications (2)

Publication Number Publication Date
TWI824662B true TWI824662B (zh) 2023-12-01
TW202407784A TW202407784A (zh) 2024-02-16

Family

ID=89846776

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130324A TWI824662B (zh) 2022-08-12 2022-08-12 碳化矽基板或基板處理方法

Country Status (3)

Country Link
US (1) US20240055487A1 (zh)
JP (1) JP2024025609A (zh)
TW (1) TWI824662B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080146004A1 (en) * 2006-12-13 2008-06-19 General Electric Company Silicon carbide devices and method of making
US20180047614A1 (en) * 2015-03-17 2018-02-15 Sunedison Semiconductor Limited Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
TW202046395A (zh) * 2019-02-28 2020-12-16 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080146004A1 (en) * 2006-12-13 2008-06-19 General Electric Company Silicon carbide devices and method of making
US20180047614A1 (en) * 2015-03-17 2018-02-15 Sunedison Semiconductor Limited Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
TW202046395A (zh) * 2019-02-28 2020-12-16 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Also Published As

Publication number Publication date
JP2024025609A (ja) 2024-02-26
US20240055487A1 (en) 2024-02-15
TW202407784A (zh) 2024-02-16

Similar Documents

Publication Publication Date Title
US10283351B2 (en) Single-crystal silicon carbide substrate, method for producing single-crystal silicon carbide substrate, and method for inspecting single-crystal silicon carbide substrate
JP3500063B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
TW575910B (en) Film or layer of semiconducting material, and process for producing the film or layer
KR101482792B1 (ko) Soi 웨이퍼의 제조 방법
US6613676B1 (en) Process of reclamation of SOI substrate and reproduced substrate
US20130089968A1 (en) Method for finishing silicon on insulator substrates
US6900113B2 (en) Method for producing bonded wafer and bonded wafer
US20020157790A1 (en) Method for producing a bonded wafer using ion implantation delamination
KR20010101881A (ko) 접합 웨이퍼의 제조방법
JP2005123425A (ja) 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
JPH1197379A (ja) 半導体基板及び半導体基板の製造方法
WO2010098007A1 (ja) Soiウェーハの製造方法
KR100954711B1 (ko) 플라즈마 반응 챔버용 실리콘 부품
KR102327330B1 (ko) Soi웨이퍼의 제조방법
JP2006080237A (ja) 半導体装置及びその製造方法
TWI824662B (zh) 碳化矽基板或基板處理方法
JP2011071494A (ja) 半導体基板の再生方法、再生半導体基板の作製方法、および、soi基板の作製方法
JP2013048218A (ja) Soi基板の作製方法
JP2017050118A (ja) プラズマ処理装置用電極板及びその製造方法
JP6676701B2 (ja) SiC表面の平坦化方法
KR102507136B1 (ko) 기판 표면 상의 금속 오염을 감소시키는 방법
KR100299975B1 (ko) 플라즈마챔버의전극제조방법
KR101336255B1 (ko) 스퍼터링에 의해 형성된 알루미늄 박막의 평탄화 방법
JP2011181790A (ja) 炭化珪素単結晶基板およびその製造方法
JP3317148B2 (ja) プラズマエッチング電極の製造方法