TWI817392B - 致動器層圖案化的方法和裝置 - Google Patents
致動器層圖案化的方法和裝置 Download PDFInfo
- Publication number
- TWI817392B TWI817392B TW111109422A TW111109422A TWI817392B TW I817392 B TWI817392 B TW I817392B TW 111109422 A TW111109422 A TW 111109422A TW 111109422 A TW111109422 A TW 111109422A TW I817392 B TWI817392 B TW I817392B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- wafer
- etch stop
- features
- recess
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000000059 patterning Methods 0.000 title claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 143
- 229920005591 polysilicon Polymers 0.000 claims abstract description 102
- 230000005496 eutectics Effects 0.000 claims abstract description 83
- 230000004927 fusion Effects 0.000 claims abstract description 40
- 239000010410 layer Substances 0.000 claims description 416
- 239000002094 self assembled monolayer Substances 0.000 claims description 63
- 239000013545 self-assembled monolayer Substances 0.000 claims description 63
- 239000011248 coating agent Substances 0.000 claims description 56
- 238000000576 coating method Methods 0.000 claims description 56
- 238000005530 etching Methods 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 211
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 71
- 229910052710 silicon Inorganic materials 0.000 description 71
- 239000010703 silicon Substances 0.000 description 71
- 238000005336 cracking Methods 0.000 description 7
- 238000000708 deep reactive-ion etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000005452 bending Methods 0.000 description 6
- 101710162828 Flavin-dependent thymidylate synthase Proteins 0.000 description 5
- 101710135409 Probable flavin-dependent thymidylate synthase Proteins 0.000 description 5
- 230000000670 limiting effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- VIFIHLXNOOCGLJ-UHFFFAOYSA-N trichloro(3,3,4,4,5,5,6,6,7,7,8,8,9,9,10,10,10-heptadecafluorodecyl)silane Chemical compound FC(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)CC[Si](Cl)(Cl)Cl VIFIHLXNOOCGLJ-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
- B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
- B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
- B81B3/001—Structures having a reduced contact area, e.g. with bumps or with a textured surface
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
- B81B7/0025—Protection against chemical alteration
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
- B81C1/0096—For avoiding stiction when the device is in use, i.e. after manufacture has been completed
- B81C1/00968—Methods for breaking the stiction bond
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/0235—Accelerometers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/0242—Gyroscopes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/01—Suspended structures, i.e. structures allowing a movement
- B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
- B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0135—Controlling etch progression
- B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
- B81C2201/056—Releasing structures at the end of the manufacturing process
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/033—Thermal bonding
- B81C2203/036—Fusion bonding
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
- B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
- B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Laser Beam Processing (AREA)
Abstract
一種方法包括在裝置晶圓的第一側上面形成蝕刻停止層。該方法也包括在該蝕刻停止層上面形成多晶矽層。處理晶圓與該裝置晶圓的第一側熔融接合。在該裝置晶圓的第二側上形成共晶接合層。在該裝置晶圓的第二側蝕刻微電子機械系統(MEMS)特徵，以暴露該蝕刻停止層。經暴露的蝕刻停止層被移除以暴露該多晶矽層。經暴露的多晶矽層被移除以暴露在該處理晶圓及該裝置晶圓之間形成的凹部。
Description
本案發明是關於利用多晶矽和蝕刻停止層的致動器層圖案化。
「微電子機械系統(micro-electro-mechanical systems；MEMS)」是一類使用類似半導體製程製造且表現出機械特性的裝置。舉例來說，MEMS裝置可包括移動或變形的能力。在許多情形中，但不總是如此，MEMS與電訊號相互作用。MEMS裝置可指作為微電子機械系統實現的半導體裝置。MEMS裝置包括機械元件也可以包括電子元件(例如用於感測的電子元件)。MEMS裝置包括(但不限於)，舉例來說，陀螺儀、加速計、磁力計、壓力感測器等。
可以理解的是，致動器蝕刻界定了關鍵的MEMS特徵。由於圖案化密度和長寬比的不同，特徵中的矽的蝕刻率有很大的差異。因此，致動器特徵(在本申請
案中也稱為特徵)在蝕刻製程期間中的不同時間被釋放。較早被釋放的一些特徵可能由於重力、電荷力等原因而傾斜及彎曲。再者，由於傾斜，被釋放的特徵的側壁通常是錐形的，並在蝕刻製程中被損壞。在不同的時間釋放特徵，導致傾斜/彎曲及錐形及/或損壞的側壁，導致參數的退化或裝置失效。
因此，出現了防止致動器特徵傾斜和被蝕刻製程損壞的需求。因此，在裝置晶圓上引入了蝕刻停止層及多晶矽層。當矽被完全從致動器特徵中移除時，氧化物及多晶矽層作為致動器特徵的繫繩(tether)，且因此在蝕刻製程期間防止驗證質量的傾斜及致動器特徵中的側壁損壞。蝕刻停止層可以是氧化物層，諸如二氧化矽，作為致動器特徵的蝕刻停止，因為氧化物相對於矽具有高的蝕刻選擇性。多晶矽層為蝕刻停止層提供結構上的堅固性，防止薄的氧化物層在蝕刻製程期間開裂或斷裂。於一些實施例中，多晶矽層還作為在裝置晶圓及處理晶圓之間熔融接合的接合材料。在致動器晶圓的兩側上都有多晶矽層也可以平衡致動器晶圓的應力水平。在所有特徵上的矽被完全移除之後，藉由在最後步驟中蝕刻氧化物及多晶矽，以可控制的方式釋放致動器特徵。致動器特徵的受控及同時釋放防止了特徵的彎曲及/或傾斜，這可能導致側壁在特徵內部變錐形或損壞，從而改善參數的效能及防止裝置失
效。
本文提供的方法包括在裝置晶圓的第一側上面沉積蝕刻停止層，例如二氧化矽層。在蝕刻停止層上面沉積多晶矽層，並進行研磨以形成平坦表面。處理晶圓與裝置晶圓熔融接合。在裝置晶圓的第二側上形成支架。在支架上面形成共晶接合層，例如Ge。在該裝置晶圓的第二側蝕刻微電子機械系統(MEMS)特徵，以暴露該蝕刻停止層。對應到該等特徵的該蝕刻停止層的部份及該多晶矽層的部份被移除，以暴露在該處理晶圓及該裝置晶圓之間形成的凹部。
在一些實施例中，在形成該共晶接合層之前，直接在該裝置晶圓的第二側沉積粗糙的多晶矽層。可以理解的是，蝕刻停止層可被圖案化。在一些實施例中，該多晶矽層形成在該圖案化的蝕刻停止層上面，且進一步形成在該裝置晶圓的第一側上的暴露部份上面。可以理解的是，可以在處理晶圓與多晶矽層熔融接合的一側形成熔融接合層，例如氧化物層。該熔融接合層可以覆蓋該凹部的內部表面，且其中該方法更包含在塗有熔融接合層的該凹部的內部表面上面形成自組裝單分子層(SAM)塗層，且進一步在該等特徵上面形成該SAM塗層。在一些實施例中，該熔融接合層覆蓋該凹部的內部表面，且其中該方法更包含在移除該蝕刻停止層的部份及該多晶矽層的部份之後從該凹部的內部表面移除該熔融接合層。在一些實施例中，蒸氣氟化氫(VHF)被使用以移除凹部中的熔融接合
層。根據一個實施例，在從該凹部的內部表面移除該熔融接合層之後在該凹部的內部表面上面形成SAM塗層，及在該等特徵上面進一步形成該SAM塗層。在一些實施例中，熔融接合層可以在多晶矽層上面形成。可以進一步理解的是，裝置晶圓的共晶接合層可以與互補金屬氧化物半導體(CMOS)共晶接合。
在一些實施例中，一種方法包括在裝置晶圓的第一側上面形成蝕刻停止層。該方法也包括在該蝕刻停止層上面形成多晶矽層。處理晶圓與該裝置晶圓的第一側熔融接合。在該裝置晶圓的第二側上形成共晶接合層。在該裝置晶圓的第二側蝕刻微電子機械系統(MEMS)特徵，以暴露該蝕刻停止層。經暴露的蝕刻停止層被移除以暴露該多晶矽層。經暴露的多晶矽層被移除以暴露在該處理晶圓及該裝置晶圓之間形成的凹部。
在一些實施例中，該方法更包括在形成該共晶接合層之前，直接在該裝置晶圓的第二側沉積粗糙的多晶矽層。根據一些實施例，該蝕刻停止層被圖案化且該多晶矽層形成在該圖案化的蝕刻停止層上面，且進一步形成在該裝置晶圓的第一側上的暴露部份上面。該方法更包括在與該多晶矽層熔融接合的該處理晶圓的一側上形成熔融接合層。熔融接合層可以是氧化物層且其可以覆蓋該凹部的內部表面，且其中該方法更包含在塗有熔融接合層的該凹部的內部表面上面形成SAM塗層，且進一步在該等特徵上面形成該SAM塗層。在一些實施例中，該熔融接合層覆
蓋該凹部的內部表面，且其中該方法更包含在移除經暴露的蝕刻停止層及經暴露的多晶矽層之後從該凹部的內部表面移除該熔融接合層。根據一些實施例，在從該凹部的內部表面移除該熔融接合層之後在該凹部上面形成SAM塗層，及在該等特徵上面進一步形成該SAM塗層。根據一些實施例，該方法更包括在該多晶矽層上面形成熔融接合層。
根據一些實施例，一種裝置包括處理晶圓，其具有與第二側相對的第一側。該裝置也可包括裝置晶圓，其具有與第二側相對的第一側，其中該裝置晶圓的第一側與該處理晶圓的第一側熔融接合且形成凹部。該裝置晶圓包含MEMS特徵，其中該等特徵的頂層包括暴露於該凹部的內部表面的多晶矽層，其中該多晶矽層的至少一部份被形成在蝕刻停止層上面且其中該蝕刻停止層及該多晶矽層被形成在該裝置晶圓的致動器層上面。該裝置也包括被直接設置在該裝置晶圓的第二側上的粗糙的多晶矽層。可以理解的是，在一些實施例中，特徵及凹部都塗有SAM塗層。可以進一步理解的是，凹部的內部表面可以覆蓋氧化物層。根據一些實施例，該等特徵及被覆蓋氧化物層的該凹部塗有SAM塗層。在一些實施例中，CMOS與裝置晶圓共晶接合。
藉由閱讀下面的描述，這些及其他特徵及優點將是顯而易見的。
102:熔融接合氧化物
104:處理矽晶圓
110:裝置矽晶圓
112:蝕刻停止層
113:圖案化的蝕刻停止層
114:遮罩
115:圖案化遮罩
116:多晶矽層
118:遮罩
120:支架
122:粗糙的多晶矽層
124:共晶接合層
126:遮罩
152:熔融接合層
162:SAM塗層
3902:步驟
3904:步驟
3906:步驟
3908:步驟
3910:步驟
3912:步驟
3914:步驟
3916:步驟
3918:步驟
[第1圖]顯示根據本實施例的一個態樣，在製造的早期階段具有蝕刻停止層的MEMS晶圓。
[第2圖]顯示根據本實施例的一個態樣，在遮罩沉積之後的MEMS晶圓。
[第3圖]顯示根據本實施例的一個態樣，在圖案化遮罩之後的MEMS晶圓。
[第4圖]顯示根據本實施例的一個態樣，在圖案化的蝕刻停止層之後的MEMS晶圓。
[第5圖]顯示根據本實施例的一個態樣，在蝕刻停止層上面形成多晶矽層之後的MEMS晶圓。
[第6圖]顯示根據本實施例的一個態樣，在與處理晶圓熔融接合之後的MEMS晶圓。
[第7圖]顯示根據本實施例的一個態樣，在形成對應於支架的遮罩之後的MEMS晶圓。
[第8圖]顯示根據本實施例的一個態樣，在形成支架之後的MEMS晶圓。
[第9圖]顯示根據本實施例的一個態樣，一旦形成支架，在移除遮罩之後的MEMS晶圓。
[第10圖]顯示根據本實施例的一個態樣，在沉積粗糙的多晶矽以改善靜摩擦之後的MEMS晶圓。
[第11圖]顯示根據本實施例的一個態樣，在形成共晶接合層之後的MEMS晶圓。
[第12圖]顯示根據本實施例的一個態樣，在
支架的共晶接合層上形成遮罩之後的MEMS晶圓。
[第13圖]顯示根據本實施例的一個態樣，在蝕刻暴露共晶接合層之後及在移除保護支架的遮罩之後的MEMS晶圓。
[第14圖]顯示根據本實施例的一個態樣，在蝕刻MEMS特徵以暴露蝕刻停止層之後的MEMS晶圓。
[第15A圖]顯示根據本實施例的一個態樣，在移除蝕刻停止層及多晶矽層之後的MEMS晶圓。
[第15B]圖顯示根據本實施例的一個態樣，在形成自組裝單分子層(SAM)塗層之後的MEMS晶圓。
[第16A圖]顯示根據本實施例的一個態樣，在從凹部移除熔融接合層之後的MEMS晶圓。
[第16B圖]顯示根據本實施例的一個態樣，在移除熔融接合層之後在形成SAM塗層之後的MEMS晶圓。
[第17圖]顯示根據本實施例的一個態樣，在將處理晶圓與具有未圖案化的蝕刻停止層的MEMS晶圓熔融接合之後的MEMS晶圓。
[第18圖]顯示第17圖的MEMS晶圓，在根據本實施例的一個態樣，形成對應於支架的遮罩之後的情況。
[第19圖]顯示第18圖的MEMS晶圓，在根據本實施例的一個態樣，形成支架之後的情況。
[第20圖]顯示第19圖的MEMS晶圓，在根據
本實施例的一個態樣，一旦形成支架，在移除遮罩之後的情況。
[第21圖]顯示第20圖的MEMS晶圓，在根據本實施例的一個態樣，在沉積粗糙的多晶矽以改善靜摩擦之後的情況。
[第22圖]顯示第21圖的MEMS晶圓，在根據本實施例的一個態樣，在形成共晶接合層之後的情況。
[第23圖]顯示第22圖的MEMS晶圓，在根據本實施例的一個態樣，在支架的共晶接合層上形成遮罩之後的情況。
[第24圖]顯示第23圖的MEMS晶圓，在根據本實施例的一個態樣，在蝕刻暴露共晶接合層之後及在移除保護支架的遮罩之後的情況。
[第25圖]顯示第24圖的MEMS晶圓，在根據本實施例的一個態樣，在蝕刻MEMS特徵以暴露蝕刻停止層之後的情況。
[第26A]圖顯示第25圖的MEMS晶圓，在根據本實施例的一個態樣，在移除蝕刻停止層及多晶矽層之後的情況。
[第26B圖]顯示第26A圖的MEMS晶圓，在根據本實施例的一個態樣，形成SAM塗層之後的情況。
[第27A]圖顯示第26A圖的MEMS晶圓，在根據本實施例的一個態樣，在從凹部移除熔融接合層之後的情況。
[第27B圖]顯示根據本實施例的一個態樣，在移除熔融接合層之後在形成SAM塗層之後的MEMS晶圓。
[第28圖]顯示第5圖的MEMS晶圓，在根據本實施例的一個態樣，在MEMS晶圓上形成熔融接合層之後的情況。
[第29圖]顯示第28圖的MEMS晶圓，在根據本實施例的一個態樣，在將處理晶圓與具有圖案化的蝕刻停止層的MEMS晶圓熔融接合之後的情況。
[第30圖]顯示第29圖的MEMS晶圓，在根據本實施例的一個態樣，形成對應於支架的遮罩之後的情況。
[第31圖]顯示第30圖的MEMS晶圓，在根據本實施例的一個態樣，形成支架之後的情況。
[第32圖]顯示第31圖的MEMS晶圓，在根據本實施例的一個態樣，一旦形成支架，在移除遮罩之後的情況。
[第33圖]顯示第32圖的MEMS晶圓，在根據本實施例的一個態樣，在沉積粗糙的多晶矽以改善靜摩擦之後的情況。
[第34圖]顯示第33圖的MEMS晶圓，在根據本實施例的一個態樣，在形成共晶接合層之後的情況。
[第35圖]顯示第34圖的MEMS晶圓，在根據本實施例的一個態樣，在支架的共晶接合層上形成遮罩之
後的情況。
[第36圖]顯示第35圖的MEMS晶圓，在根據本實施例的一個態樣，在蝕刻暴露共晶接合層之後及在移除保護支架的遮罩之後的情況。
[第37圖]顯示第36圖的MEMS晶圓，在根據本實施例的一個態樣，在蝕刻MEMS特徵以暴露蝕刻停止層之後的情況。
[第38A圖]顯示第37圖的MEMS晶圓，在根據本實施例的一個態樣，在移除蝕刻停止層及多晶矽層之後的情況。
[第38B圖]顯示第38A圖的MEMS晶圓，在根據本實施例的一個態樣，形成SAM塗層之後的情況。
[第39圖]顯示根據本實施例的一個態樣，用於致動器層圖案化的例示流程圖。
在更詳細描述各種實施例之前，應該理解這實施例不是限制性的，因為這些實施例中的元件可能會有所不同。同樣應該理解的是，本文所描述及/或說明的特定實施例具有可隨時從特定實施例中分離的元件，並可選擇與其他幾個實施例中的任何一個結合，或替代為本文所描述的其他幾個實施例中的元件。
還應理解的是，這裡使用的術語是為了描述某些觀念，而術語並不意味著是限制性的。除非另有定
義，本所使用的所有技術與科學術語的涵義與本實施例所涉及的技術中普遍理解的涵義相同。
除非另有說明，序號(例如，第一、第二、第三等)用於區分或識別一組元件或步驟中的不同元件或步驟，且不對其實施例的元件或步驟提供序列或數字限制。舉例來說，「第一」、「第二」、及「第三」元件或步驟不一定以該順序出現，且其實施例也不一定限於三個元素或步驟。還應理解的是，除非另有說明，任何標示，諸如「左」、「右」、「前(front)」、「後(back)」、「頂(top)」、「中(middle)」、「底(bottom)」、「旁(beside)」、「順(forward)、「反(reverse)」、「上層的(overlying)」、「下層的(underlying)」、「上(up)」、「下(down)」、或其他類似術語，諸如「上面的(upper)」、「下面的(lower)」、「在...之上(above)」、「在...之下(below)」、「在...下面(under)」、「在...之間(between)」、「在...上面(over)」、「垂直的(vertical)」、「水平的(horizontal)」、「近的(proximal)」、「遠的(distal)、等類似術語是為了方便使用，並不意味著，舉例來說，任何特定的固定位置、方位、或方向。相反的，這種標示被用來反映，舉例來說，相對位置、方位、或方向。還應理解的是，單數形式「一(a,an)」及「該(the)」包括複數個指示物，除非文中有明確表示。
諸如「在...上面(over)」、「在上的
(overlying)」、「在...之上(above)」、「在...下面(under)」等術語被理解為指可能直接接觸的元件或可能有元件在其間。舉例來說，兩個層可以是上層的接觸，其中一層在另一層上面，且兩個層物理上接觸。在另一範例中，兩個層可以藉由一或多層隔開，其中第一層在第二層上面，且一或多個中間層在第一層及第二層之間，使得第一及第二層沒有物理接觸。
如上所述，致動器蝕刻界定關鍵的MEMS特徵，且由於圖案化密度及長寬比的不同，特徵中的矽的蝕刻率也有很大的差異。因此，致動器特徵(在本申請案中也稱為MEMS特徵)在蝕刻製程期間中的不同時間被釋放。舉例來說，與較大的致動器特徵相比，較小的致動器特徵可能需要更長的時間來蝕刻及釋放，因為較大的致動器特徵的長寬比(亦即，舉例來說，溝槽的高度與寬度之比)與較小的致動器特徵相比要小一些。因此，與較小的致動器特徵相比，較大的致動器特徵當其暴露到蝕刻化合物時，蝕刻及釋放的速度更快。如上所述，由於重力、電荷力等原因，提前釋放的一些特徵可能會傾斜及彎曲，導致側壁變錐形或損壞，造成參數退化或裝置失效。
為了解決防止致動器特徵傾斜及被蝕刻製程損壞的需要，在裝置晶圓上引入了蝕刻停止層及多晶矽層。當矽被完全從致動器特徵中移除時，氧化物及多晶矽層作為致動器特徵的繫繩(tether)，且因此在蝕刻製程期間防止驗證質量的傾斜及致動器特徵中的側壁損壞。蝕刻停
止層可以是氧化物層，諸如二氧化矽，作為致動器特徵的蝕刻停止，因為氧化物相對於矽具有高的蝕刻選擇性。多晶矽層為蝕刻停止層提供結構上的堅固性，防止薄的氧化物層在蝕刻製程期間開裂或斷裂。於一些實施例中，多晶矽層還作為在裝置晶圓及處理晶圓之間熔融接合的接合材料。在致動器晶圓的兩側上都有多晶矽層也可以平衡致動器晶圓的應力水平。在所有特徵上的矽被完全移除之後，藉由在最後步驟中蝕刻氧化物及多晶矽，以可控制的方式釋放致動器特徵。
第1圖顯示根據本實施例的一個態樣，在製造的早期階段具有蝕刻停止層的MEMS晶圓。在一些實施例中，包含氧化物的蝕刻停止層112可以沉積在裝置矽晶圓110上(也可稱為致動器層)。在一些實施例中，蝕刻停止層112可以是一種低應力二氧化矽，其在致動器蝕刻製程期間作為MEMS特徵的蝕刻停止層。可以理解的是，MEMS特徵最終將在裝置矽晶圓110中形成。
第2圖顯示根據本實施例的一個態樣，在遮罩沉積之後的MEMS晶圓。在此實施例中，蝕刻停止層112正被圖案化。因此，在蝕刻停止層112上面沉積了遮罩114。遮罩114可以包含光阻。可以理解的是，圖案化的蝕刻停止層112可以對應到致動器特徵區。換句話說，對應到致動器特徵的蝕刻停止層112被保留，而蝕刻停止層112的其他部份被移除。
第3圖顯示根據本實施例的一個態樣，在圖
案化遮罩之後的MEMS晶圓。在此實施例中，遮罩114被圖案化以形成圖案化遮罩115。
第4圖顯示根據本實施例的一個態樣，在圖案化的蝕刻停止層之後的MEMS晶圓。在此實施例中，暴露的(亦即，沒有被圖案化遮罩115覆蓋)蝕刻停止層112被移除，從而暴露出裝置矽晶圓110的頂表面。一旦暴露的蝕刻停止層112被移除，圖案化遮罩115被移除，留下圖案化的蝕刻停止層113。
第5圖顯示根據本實施例的一個態樣，在蝕刻停止層上面形成多晶矽層之後的MEMS晶圓。在一些實施例中，在圖案化的蝕刻停止層113上面形成多晶矽層116(亦即，覆蓋圖案化的蝕刻停止層113)，且它進一步形成在裝置矽晶圓110的暴露表面部份上面。可以理解的是，多晶矽層116在形成致動器特徵的蝕刻製程期間為圖案化的蝕刻停止層113提供機械支撐，並防止圖案化的蝕刻停止層113在蝕刻製程期間開裂或斷裂。可以理解的是，多晶矽層116也可以作為接合材料，用於將裝置矽晶圓110與處理矽晶圓熔融接合(稍後描述)。在一些實施例中，多晶矽層116可以被研磨，以準備平坦的多晶矽表面，用於與稍後描述的處理矽晶圓熔融接合。
第6圖顯示根據本實施例的一個態樣，在與處理晶圓熔融接合之後的MEMS晶圓。在一些實施例中，熔融接合氧化物102將處理矽晶圓104與裝置矽晶圓110的第一側(亦即，多晶矽層116)熔融接合。裝置矽晶圓110的
第二側是平面的，且與第一側相對。可以理解的是，裝置矽晶圓110的第二側可以被磨平及研磨，以形成薄的裝置層。再者，可以理解的是，將裝置矽晶圓110與處理矽晶圓104熔融接合，會在兩片晶圓之間形成至少一個凹部。在一些實施例中，一個凹部可用於加速計測量，而另一個凹部可用於陀螺儀測量。
第7圖顯示根據本實施例的一個態樣，在形成對應於支架的遮罩之後的MEMS晶圓。在一些實施例中，遮罩118可以沉積在裝置矽晶圓110的第二側，並圖案化，以對應到支架的位置。在此實施例中，有三個支架正在形成。然而，支架的數量只是為了說明的目的，不應解釋為限制實施例的範疇。
第8圖顯示根據本實施例的一個態樣，在形成支架之後的MEMS晶圓。一旦形成與支架的位置相對應的遮罩118，裝置矽晶圓110的第二側被蝕刻，從而形成支架120。
第9圖顯示根據本實施例的一個態樣，一旦形成支架，在移除遮罩之後的MEMS晶圓。一旦支架120被形成，遮罩118可以被移除。
第10圖顯示根據本實施例的一個態樣，在沉積粗糙的多晶矽以改善靜摩擦之後的MEMS晶圓。在一些實施例中，粗糙的多晶矽層122被沉積在裝置矽晶圓110的第二側。在一些實施例中，粗糙的多晶矽層122被直接沉積在裝置矽晶圓110的第二側。可以理解的是，粗糙的多
晶矽層122是可選的，且它可以改善靜磨擦。在其他實施例中，粗糙的多晶矽層122可以不存在。可以理解的是，粗糙的多晶矽層122可以用不同的材料來代替，以提高靜磨擦。
第11圖顯示根據本實施例的一個態樣，在形成共晶接合層之後的MEMS晶圓。在粗糙的多晶矽層122上可以沉積共晶接合層124，例如，鍺、鋁等。可以理解的是，由於使用粗糙的多晶矽層122是選項的，在不使用粗糙的多晶矽層122的實施例中，共晶接合層124被直接沉積在裝置矽晶圓110的第二側上。在一些實施例中，共晶接合層124是透過濺射製程來形成的。
第12圖顯示根據本實施例的一個態樣，在支架的共晶接合層上形成遮罩之後的MEMS晶圓。在此實施例中，遮罩126(可以是光阻)被沉積/圖案化，以覆蓋共晶接合層124對應於支架的部份。遮罩126保護位於下面的覆蓋著支架120的共晶接合層124。因此，共晶接合層的品質在稍後階段不會因為之後與互補金屬氧化物半導體(CMOS)的共晶接合而受到影響。可以理解的是，在一些實施例中，可以在共晶接合層124上面形成遮罩126，並隨後圖案化，以保持遮罩126覆蓋支架120，而其他部份被移除，暴露出不覆蓋支架120的共晶接合層124。
第13圖顯示根據本實施例的一個態樣，在蝕刻暴露共晶接合層之後及在移除保護支架的遮罩之後的MEMS晶圓。共晶接合層124的暴露部份(亦即，未被遮罩
126覆蓋的部份)被移除(亦即，被蝕刻)，暴露出下面的粗糙的多晶矽層122。可以理解的是，在不使用粗糙的多晶矽層122的實施例中，一旦暴露的共晶接合層124被移除，裝置矽晶圓110的第二側的表面就會暴露出來。一旦共晶接合層124的暴露部份被移除，遮罩126可以被移除，從而覆蓋支架120的暴露共晶接合層124。
第14圖顯示根據本實施例的一個態樣，在蝕刻MEMS特徵以暴露蝕刻停止層之後的MEMS晶圓。MEMS特徵(亦即，致動器特徵)被蝕刻。在一些實施例中，在裝置矽晶圓110的第二側上施加遮罩(未顯示)，進行圖案化，並對粗糙的多晶矽層122的暴露部份及/或裝置矽晶圓110的第二側進行蝕刻。可以理解的是，圖案化遮罩界定致動器特徵。與裝置矽晶圓110及/或未被圖案化遮罩層覆蓋的粗糙的多晶矽層122相對應的MEMS特徵被蝕刻(例如，使用DRIE)。換句話說，粗糙的多晶矽層112及/或裝置矽晶圓110的暴露部份被蝕刻以形成MEMS特徵。
可以理解的是，由於在這個蝕刻製程期間對矽的高選擇性，圖案化的蝕刻停止層113可以作為蝕刻停止層，以形成特徵。換句話說，在蝕刻製程期間，裝置矽晶圓110及/或粗糙的多晶矽層122(如果使用)被蝕刻，直到達到且暴露圖案化的蝕刻停止層113。多晶矽層116作為當矽被完全從特徵中移除時被蝕刻及形成的特徵的繫繩。多晶矽層116及圖案化的蝕刻停止層113的結合，減少了在蝕刻製程期間驗證質量的傾斜及圖案化特徵中的側壁損壞。
再者，多晶矽層116增強了圖案化的蝕刻停止層113的結構堅固性，且防止蝕刻停止層113在致動器蝕刻製程期間開裂或斷裂。
第15A圖顯示根據本實施例的一個態樣，在移除蝕刻停止層及多晶矽層之後的MEMS晶圓。使用RIE或DRIE製程來移除已經暴露的圖案化的蝕刻停止層113(對應於致動器特徵)。一旦蝕刻停止層113被移除，多晶矽層116就會暴露出來，並隨後被移除，從而暴露出凹部的內部。因此，致動器特徵是在很短的時間內相互釋放，從而減少任何傾斜/彎曲等，並因此改善裝置效能。
第15B圖顯示根據本實施例的一個態樣，在形成自組裝單分子層(SAM)塗層之後的MEMS晶圓。在一些實施例中，所形成的致動器特徵及凹部的內部表面可以用薄的氧化物(亦即，氧化)來處理，以改善SAM塗層162的後續，以改善靜磨擦。SAM塗層162是防靜磨擦層，且可以包括FDTS。SAM塗層162可以進行熱處理和化學處理。SAM塗層162可以覆蓋凹部的內部表面以及致動器特徵的周圍，從而提高靜磨擦。可以理解的是，MEMS晶圓可以與CMOS(未顯示)共晶接合。
第16A圖顯示第15A圖的MEMS晶圓，在根據本實施例的一個態樣，在從凹部移除熔融接合層之後的情況。在此實施例中，覆蓋凹部的內部表面的熔融接合層102被移除，例如藉由使用蒸氣氫氟酸(VHF)進行蝕刻。因此，可能由熔融接合層102(例如，由氧化物)導致的充電
被消除了，且因此它改善了裝置的可靠性及其靜磨擦效能。
第16B圖顯示第16A圖的MEMS晶圓，在根據本實施例的一個態樣，在移除熔融接合層之後在形成SAM塗層之後的情況。所形成的致動器特徵及凹部的內部表面(沒有熔融接合層102)可以用薄的氧化物(亦即，氧化)來處理，以改善SAM塗層162的後續，以改善靜磨擦。SAM塗層162是防靜磨擦層，且可以包括FDTS。SAM塗層162可以進行熱處理和化學處理。SAM塗層162可以覆蓋凹部的內部表面以及致動器特徵的周圍，從而提高靜磨擦。可以理解的是，MEMS晶圓可以與CMOS(未顯示)共晶接合。
第17圖顯示根據本實施例的一個態樣，在將處理晶圓與具有未圖案化的蝕刻停止層的MEMS晶圓熔融接合之後的MEMS晶圓。第17圖與第6圖相同，除了蝕刻停止層112沒有被圖案化，且覆蓋裝置矽晶圓110的第一側。
第18圖顯示第17圖的MEMS晶圓，在根據本實施例的一個態樣，形成對應於支架的遮罩之後的情況。在一些實施例中，遮罩118可以沉積在裝置矽晶圓110的第二側，並圖案化，以對應到支架的位置。在此實施例中，有三個支架正在形成。然而，支架的數量只是為了說明的目的，不應解釋為限制實施例的範疇。
第19圖顯示第18圖的MEMS晶圓，在根據本實施例的一個態樣，形成支架之後的情況。一旦形成與支
架的位置相對應的遮罩118，裝置矽晶圓110的第二側被蝕刻，從而形成支架120。
第20圖顯示第19圖的MEMS晶圓，在根據本實施例的一個態樣，一旦形成支架，在移除遮罩之後的情況。一旦支架120被形成，遮罩118可以被移除。
第21圖顯示第20圖的MEMS晶圓，在根據本實施例的一個態樣，在沉積粗糙的多晶矽以改善靜摩擦之後的情況。在一些實施例中，粗糙的多晶矽層122被沉積在裝置矽晶圓110的第二側。在一些實施例中，粗糙的多晶矽層122被直接沉積在裝置矽晶圓110的第二側。可以理解的是，粗糙的多晶矽層122是選項的，且它可以改善靜磨擦。在其他實施例中，粗糙的多晶矽層122可以不存在。可以理解的是，粗糙的多晶矽層122可以用不同的材料來代替，以提高靜磨擦。
第22圖顯示第21圖的MEMS晶圓，在根據本實施例的一個態樣，在形成共晶接合層之後的情況。在粗糙的多晶矽層122上可以沉積共晶接合層124，例如，鍺、鋁等。可以理解的是，由於使用粗糙的多晶矽層122是可選的，在不使用粗糙的多晶矽層122的實施例中，共晶接合層124被直接沉積在裝置矽晶圓110的第二側上。在一些實施例中，共晶接合層124是透過濺射製程來形成的。
第23圖顯示第22圖的MEMS晶圓，在根據本實施例的一個態樣，在支架的共晶接合層上形成遮罩之後的情況。在此實施例中，遮罩126(可以是光阻)被沉積/圖
案化，以覆蓋共晶接合層124對應於支架的部份。遮罩126保護位於下面的覆蓋著支架120的共晶接合層124。因此，共晶接合層的品質在稍後階段不會因為之後與CMOS的共晶接合而受到影響。可以理解的是，在一些實施例中，可以在共晶接合層124上面形成遮罩126，並隨後圖案化，以保持遮罩126覆蓋支架120，而其他部份被移除，暴露出不覆蓋支架120的共晶接合層124。
第24圖顯示第23圖的MEMS晶圓，在根據本實施例的一個態樣，在蝕刻暴露共晶接合層之後及在移除保護支架的遮罩之後的情況。共晶接合層124的暴露部份(亦即，未被遮罩126覆蓋的部份)被移除(亦即，被蝕刻)，暴露出下面的粗糙的多晶矽層122。可以理解的是，在不使用粗糙的多晶矽層122的實施例中，一旦暴露的共晶接合層124被移除，裝置矽晶圓110的第二側的表面就會暴露出來。一旦共晶接合層124的暴露部份被移除，遮罩126可以被移除，從而覆蓋支架120的暴露共晶接合層124。
第25圖顯示第24圖的MEMS晶圓，在根據本實施例的一個態樣，在蝕刻MEMS特徵以暴露蝕刻停止層之後的情況。MEMS特徵(亦即，致動器特徵)被蝕刻。在一些實施例中，在裝置矽晶圓110的第二側上施加遮罩(未顯示)，進行圖案化，並對粗糙的多晶矽層122的暴露部份及/或裝置矽晶圓110的第二側進行蝕刻。可以理解的是，圖案化遮罩界定致動器特徵。與裝置矽晶圓110及/或未被圖案化遮罩層覆蓋的粗糙的多晶矽層122相對應的MEMS
特徵被蝕刻(例如，使用DRIE)。換句話說，粗糙的多晶矽層112及/或裝置矽晶圓110的暴露部份被蝕刻以形成MEMS特徵。
可以理解的是，由於在這個蝕刻製程期間對矽的高選擇性，蝕刻停止層112可以作為蝕刻停止層，以形成特徵。換句話說，在蝕刻製程期間，裝置矽晶圓110及/或粗糙的多晶矽層122(如果使用)被蝕刻，直到達到且暴露蝕刻停止層112。多晶矽層116作為當矽被完全從特徵中移除時被蝕刻及形成的特徵的繫繩。多晶矽層116及蝕刻停止層112的結合，減少了在蝕刻製程期間驗證質量的傾斜及圖案化特徵中的側壁損壞。再者，多晶矽層116增強了蝕刻停止層112的結構堅固性，且防止蝕刻停止層112在致動器蝕刻製程期間開裂或斷裂。
第26A圖顯示第25圖的MEMS晶圓，在根據本實施例的一個態樣，在移除蝕刻停止層及多晶矽層之後的情況。使用RIE或DRIE製程來移除已經暴露的蝕刻停止層112(對應於致動器特徵)。一旦蝕刻停止層112被移除，多晶矽層116就會暴露出來，並隨後被移除，從而暴露出凹部的內部。因此，致動器特徵是在很短的時間內相互釋放，從而減少任何傾斜/彎曲等，並因此改善裝置效能。
第26B圖顯示第26A圖的MEMS晶圓，在根據本實施例的一個態樣，形成SAM塗層之後的情況。在一些實施例中，所形成的致動器特徵及凹部的內部表面可以用薄的氧化物(亦即，氧化)來處理，以改善SAM塗層162的
後續，以改善靜磨擦。SAM塗層162是防靜磨擦層，且可以包括FDTS。SAM塗層162可以進行熱處理和化學處理。SAM塗層162可以覆蓋凹部的內部表面以及致動器特徵的周圍，從而提高靜磨擦。可以理解的是，MEMS晶圓可以與CMOS(未顯示)共晶接合。
第27A圖顯示第26A圖的MEMS晶圓，在根據本實施例的一個態樣，在從凹部移除熔融接合層之後的情況。在此實施例中，覆蓋凹部的內部表面的熔融接合102層被移除，例如藉由使用蒸氣氫氟酸(VHF)進行蝕刻。因此，可能由熔融接合層102(例如，由氧化物)導致的充電被消除了，且因此它改善了裝置的可靠性及其靜磨擦效能。
第27B圖顯示根據本實施例的一個態樣，在移除熔融接合層之後在形成SAM塗層之後的MEMS晶圓。所形成的致動器特徵及凹部的內部表面(沒有熔融接合層102)可以用薄的氧化物(亦即，氧化)來處理，以改善SAM塗層162的後續，以改善靜磨擦。SAM塗層162是防靜磨擦層，且可以包括FDTS。SAM塗層162可以進行熱處理和化學處理。SAM塗層162可以覆蓋凹部的內部表面以及致動器特徵的周圍，從而提高靜磨擦。可以理解的是，MEMS晶圓可以與CMOS(未顯示)共晶接合。
第28圖顯示第5圖的MEMS晶圓，在根據本實施例的一個態樣，在MEMS晶圓上形成熔融接合層之後的情況。可以理解的是，第28-38B圖中所描述的實施例同
樣適用於第17-27B圖中所描述的未圖案化的蝕刻停止層。在一些實施例中，在圖案化的蝕刻停止層113上面形成多晶矽層116(亦即，覆蓋圖案化的蝕刻停止層113)，且它進一步形成在裝置矽晶圓110的暴露表面部份上面。可以理解的是，多晶矽層116在形成致動器特徵的蝕刻製程期間為圖案化的蝕刻停止層113提供機械支撐，並防止圖案化的蝕刻停止層113在蝕刻製程期間開裂或斷裂。可以理解的是，多晶矽層116也可以作為接合材料，用於將裝置矽晶圓110與處理矽晶圓熔融接合(稍後描述)。在一些實施例中，多晶矽層116可以被研磨，以準備平坦的多晶矽表面，用於與稍後描述的處理矽晶圓熔融接合。在此實施例中，取代用熔融接合氧化物102塗抹處理矽晶圓104，而是將熔融接合層152沉積在多晶矽層116上並與其接合。
第29圖顯示第28圖的MEMS晶圓，在根據本實施例的一個態樣，在將處理晶圓與具有圖案化的蝕刻停止層的MEMS晶圓熔融接合之後的情況。在一些實施例中，處理矽晶圓104經由沉積在多晶矽層116上的熔融接合層152而與裝置矽晶圓110熔融接合。如上所述，可以形成一或多個凹部。
第30圖顯示第29圖的MEMS晶圓，在根據本實施例的一個態樣，形成對應於支架的遮罩之後的情況。在一些實施例中，遮罩118可以沉積在裝置矽晶圓110的第二側，並圖案化，以對應到支架的位置。在此實施例中，有三個支架正在形成。然而，支架的數量只是為了說明的
目的，不應解釋為限制實施例的範疇。
第31圖顯示第30圖的MEMS晶圓，在根據本實施例的一個態樣，形成支架之後的情況。一旦形成與支架的位置相對應的遮罩118，裝置矽晶圓110的第二側被蝕刻，從而形成支架120。
第32圖顯示第31圖的MEMS晶圓，在根據本實施例的一個態樣，一旦形成支架，在移除遮罩之後的情況。一旦支架120被形成，遮罩118可以被移除。
第33圖顯示第32圖的MEMS晶圓，在根據本實施例的一個態樣，在沉積粗糙的多晶矽以改善靜摩擦之後的情況。在一些實施例中，粗糙的多晶矽層122被沉積在裝置矽晶圓110的第二側。在一些實施例中，粗糙的多晶矽層122被直接沉積在裝置矽晶圓110的第二側。可以理解的是，粗糙的多晶矽層122是選項的，且它可以改善靜磨擦。在其他實施例中，粗糙的多晶矽層122可以不存在。可以理解的是，粗糙的多晶矽層122可以用不同的材料來代替，以提高靜磨擦。
第34圖顯示第33圖的MEMS晶圓，在根據本實施例的一個態樣，在形成共晶接合層之後的情況。在粗糙的多晶矽層122上可以沉積共晶接合層124，例如，鍺、鋁等。可以理解的是，由於使用粗糙的多晶矽層122是可選的，在不使用粗糙的多晶矽層122的實施例中，共晶接合層124被直接沉積在裝置矽晶圓110的第二側上。在一些實施例中，共晶接合層124是透過濺射製程來形成的。
第35圖顯示第34圖的MEMS晶圓，在根據本實施例的一個態樣，在支架的共晶接合層上形成遮罩之後的情況。在此實施例中，遮罩126(可以是光阻)被沉積/圖案化，以覆蓋共晶接合層124對應於支架的部份。遮罩126保護位於下面的覆蓋著支架120的共晶接合層124。因此，共晶接合層的品質在稍後階段不會因為之後與CMOS的共晶接合而受到影響。可以理解的是，在一些實施例中，可以在共晶接合層124上面形成遮罩126，並隨後圖案化，以保持遮罩126覆蓋支架120，而其他部份被移除，暴露出不覆蓋支架120的共晶接合層124。
第36圖顯示第35圖的MEMS晶圓，在根據本實施例的一個態樣，在蝕刻暴露共晶接合層之後及在移除保護支架的遮罩之後的情況。共晶接合層124的暴露部份(亦即，未被遮罩126覆蓋的部份)被移除(亦即，被蝕刻)，暴露出下面的粗糙的多晶矽層122。可以理解的是，在不使用粗糙的多晶矽層122的實施例中，一旦暴露的共晶接合層124被移除，裝置矽晶圓110的第二側的表面就會暴露出來。一旦共晶接合層124的暴露部份被移除，遮罩126可以被移除，從而覆蓋支架120的暴露共晶接合層124。
第37圖顯示第36圖的MEMS晶圓，在根據本實施例的一個態樣，在蝕刻MEMS特徵以暴露蝕刻停止層之後的情況。MEMS特徵(亦即，致動器特徵)被蝕刻。在一些實施例中，在裝置矽晶圓110的第二側上施加遮罩(未顯示)，進行圖案化，並對粗糙的多晶矽層122的暴露部份
及/或裝置矽晶圓110的第二側進行蝕刻。可以理解的是，圖案化遮罩界定致動器特徵。與裝置矽晶圓110及/或未被圖案化遮罩層覆蓋的粗糙的多晶矽層122相對應的MEMS特徵被蝕刻(例如，使用DRIE)。換句話說，粗糙的多晶矽層112及/或裝置矽晶圓110的暴露部份被蝕刻以形成MEMS特徵。
可以理解的是，由於在這個蝕刻製程期間對矽的高選擇性，未圖案化的蝕刻停止層112可以作為蝕刻停止層，以形成特徵。換句話說，在蝕刻製程期間，裝置矽晶圓110及/或粗糙的多晶矽層122(如果使用)被蝕刻，直到達到且暴露未圖案化的蝕刻停止層112。多晶矽層116作為當矽被完全從特徵中移除時被蝕刻及形成的特徵的繫繩。多晶矽層116及未圖案化的蝕刻停止層112的結合，減少了在蝕刻製程期間驗證質量的傾斜及圖案化特徵中的側壁損壞。再者，多晶矽層116增強了圖案化的蝕刻停止層113的結構堅固性，且防止未圖案化的蝕刻停止層112在致動器蝕刻製程期間開裂或斷裂。
第38A圖顯示第37圖的MEMS晶圓，在根據本實施例的一個態樣，在移除蝕刻停止層及多晶矽層之後的情況。使用RIE或DRIE製程來移除已經暴露的未圖案化的蝕刻停止層112(對應於致動器特徵)。一旦未圖案化的蝕刻停止層112被移除，多晶矽層116就會暴露出來，並隨後被移除，從而暴露出凹部的內部。因此，致動器特徵是在很短的時間內相互釋放，從而減少任何傾斜/彎曲等，
並因此減少參數的退化或裝置失效。
第38B圖顯示第38A圖的MEMS晶圓，在根據本實施例的一個態樣，形成SAM塗層之後的情況。在一些實施例中，所形成的致動器特徵及凹部的內部表面可以用薄的氧化物(亦即，氧化)來處理，以改善SAM塗層162的後續，以改善靜磨擦。SAM塗層162是防靜磨擦層，且可以包括FDTS。SAM塗層162可以進行熱處理和化學處理。SAM塗層162可以覆蓋凹部的內部表面以及致動器特徵的周圍，從而提高靜磨擦。可以理解的是，MEMS晶圓可以與CMOS(未顯示)共晶接合。
第39圖顯示根據本實施例的一個態樣，用於致動器層圖案化的例示流程圖。在步驟3902，如第1圖所示，在裝置矽晶圓的第一側上面沉積蝕刻停止層。在一些實施例中，蝕刻停止層可以被圖案化，如第2-4圖所示。在步驟3904，如第5、17、及28圖所示，在蝕刻停止層上面沉積多晶矽層。可以理解的是，如果蝕刻停止層被圖案化，那麼多晶矽層就會覆蓋圖案化的蝕刻停止層以及裝置晶圓的第一側的暴露部份。在步驟3906，如第6、17、及29圖所示，將處理裝置晶圓與裝置晶圓(多晶矽層)熔融接合。可以理解的是，在一些實施例中，處理裝置晶圓可以塗有面向裝置晶圓的第一側的熔融接合層，如第6及17圖所示，而在另一個實施例中，熔融接合層被沉積在多晶矽層的頂表面，如第28圖所示。在步驟3908，如第7-9、18-20、及30-32圖所示，在與第一側相對的裝置晶圓的第二
側形成一或多個支架。在一些實施例中，在步驟3910，如第10、21、及33圖所示，粗糙的多晶矽層直接沉積在裝置晶圓的第二側上。在步驟3912，如第11、22、及34圖所示，在一或多個支架上面形成共晶接合層。在步驟3914，如第14、25、及37圖所示，使用RIE或DRIE製程，在裝置晶圓的第二側蝕刻MEMS特徵，以暴露蝕刻停止層。在步驟3916，如第15A、26A、及38A圖所示，移除蝕刻停止層的部份及覆蓋蝕刻停止層對應到特徵的部份的多晶矽層的部份，以暴露在處理晶圓及裝置晶圓之間形成的凹部。在步驟3918，裝置晶圓與CMOS共晶接合。
在凹部的內部表面被熔融接合層覆蓋一些實施例中，可以塗上SAM塗層來覆蓋凹部的內部表面及特徵。在一些實施例中，透過VHF製程移除覆蓋凹部的內部表面的熔融接合層，且在移除熔融接合層之後塗上SAM塗層。
可以理解的是，如上所述，所提出的製程使各種特徵(亦即，致動器特徵)在短時間內釋放，從而減少任何傾斜及/或彎曲，且因此減少參數的退化或裝置失效。
雖然本發明的實施例已經透過特定的範例進行描述及/或說明，雖然這些實施例及/或範例已經被描述得相當詳細，但是申請人無意將本發明實施例的範疇限制或以任何方式限制在這些細節上。本實施例的其他改寫及/或修改可能很容易出現，而且在其更廣的態樣中，本實
施例可以包括這些改寫及/或修改。因此，在不偏離本文所述的觀念的範疇的情況下，可以對上述實施例及/或範例進行修改。上述實現和其他實現都在以下申請專利範圍的範疇內。
Claims (30)
- 一種用於致動器層圖案化方法，包含：在裝置晶圓的第一側上面沉積蝕刻停止層；在該蝕刻停止層上面沉積及研磨多晶矽層；將處理晶圓與該多晶矽層熔融接合；在該裝置晶圓的第二側形成支架；在該支架上面形成共晶接合層；在該裝置晶圓的該第二側蝕刻微電子機械系統(MEMS)特徵，以暴露該蝕刻停止層；及移除對應到該等特徵的該蝕刻停止層的部份及該多晶矽層的部份，以暴露在該處理晶圓及該裝置晶圓之間形成的凹部。
- 如請求項1之方法，更包含在形成該共晶接合層之前，直接在該裝置晶圓的該第二側沉積粗糙的多晶矽層。
- 如請求項1之方法，更包含圖案化該蝕刻停止層。
- 如請求項3之方法，其中該多晶矽層形成在該圖案化的蝕刻停止層上面，且進一步形成在該裝置晶圓的該第一側上的暴露部份上面。
- 如請求項1之方法，更包含在與該多晶矽層熔融接合的該處理晶圓的一側上形成熔融接合層。
- 如請求項5之方法，其中該熔融接合層覆蓋該凹部的內部表面，且其中該方法更包含在塗有熔融接 合層的該凹部的該內部表面上面形成自組裝單分子層(SAM)塗層，且進一步在該等特徵上面形成該SAM塗層。
- 如請求項5之方法，其中該熔融接合層是氧化物層。
- 如請求項5之方法，其中該熔融接合層覆蓋該凹部的內部表面，且其中該方法更包含在移除該蝕刻停止層的該部份及該多晶矽層的該部份之後從該凹部的該內部表面移除該熔融接合層。
- 如請求項8之方法，更包含使用蒸氣氟化氫(VHF)以從該凹部移除該熔融接合層。
- 如請求項8之方法，更包含在從該凹部的該內部表面移除該熔融接合層之後在該凹部的該內部表面上面形成自組裝單分子層(SAM)塗層，及在該等特徵上面進一步形成該SAM塗層。
- 如請求項1之方法，其中該蝕刻停止層是二氧化矽。
- 如請求項1之方法，其中該共晶接合層包含Ge。
- 如請求項1之方法，更包含在該多晶矽層上面形成熔融接合層。
- 如請求項1之方法，更包含將該裝置晶圓的該共晶接合層與互補金屬氧化物半導體(CMOS)共晶接合。
- 一種用於致動器層圖案化方法，包含： 在裝置晶圓的第一側上面形成蝕刻停止層；在該蝕刻停止層上面形成多晶矽層；將處理晶圓與該裝置晶圓的該第一側熔融接合；在該裝置晶圓的第二側上形成共晶接合層；在該裝置晶圓的該第二側蝕刻微電子機械系統(MEMS)特徵，以暴露該蝕刻停止層；移除該經暴露的蝕刻停止層以暴露該多晶矽層；及移除該經暴露的多晶矽層以暴露在該處理晶圓及該裝置晶圓之間形成的凹部。
- 如請求項15之方法，更包含在形成該共晶接合層之前，直接在該裝置晶圓的該第二側沉積粗糙的多晶矽層。
- 如請求項15之方法，更包含圖案化該蝕刻停止層。
- 如請求項17之方法，其中該多晶矽層形成在該圖案化的蝕刻停止層上面，且進一步形成在該裝置晶圓的該第一側上的暴露部份上面。
- 如請求項15之方法，更包含在與該多晶矽層熔融接合的該處理晶圓的一側上形成熔融接合層。
- 如請求項19之方法，其中該熔融接合層是氧化物層且覆蓋該凹部的內部表面，且其中該方法更包含在塗有熔融接合層的該凹部的該內部表面上面形成自組裝單分子層(SAM)塗層，且進一步在該等特徵上面形成該SAM塗層。
- 如請求項19之方法，其中該熔融接合層覆蓋該凹部的內部表面，且其中該方法更包含在移除該經暴露的蝕刻停止層及該經暴露的多晶矽層之後從該凹部的該內部表面移除該熔融接合層。
- 如請求項21之方法，更包含在從該凹部的該內部表面移除該熔融接合層之後在該凹部上面形成自組裝單分子層(SAM)塗層，及在該等特徵上面進一步形成該SAM塗層。
- 如請求項15之方法，更包含在該多晶矽層上面形成熔融接合層。
- 如請求項15之方法，更包含將該裝置晶圓的該共晶接合層與互補金屬氧化物半導體(CMOS)共晶接合。
- 一種用於致動器層圖案化裝置，包含：處理晶圓，具有與第二側相對的第一側；及裝置晶圓，具有與第二側相對的第一側，其中該裝置晶圓的該第一側與該處理晶圓的該第一側熔融接合且形成凹部，其中該裝置晶圓包含微電子機械系統(MEMS)特徵，其中該等特徵的頂層包括暴露於該凹部的內部表面的多晶矽層，且其中該多晶矽層的至少一部份被形成在蝕刻停止層上面且其中該蝕刻停止層及該多晶矽層被形成在該裝置晶圓的致動器層上面。
- 如請求項25之裝置，更包含被直接設置 在該裝置晶圓的該第二側上的粗糙的多晶矽層。
- 如請求項25之裝置，其中該等特徵及該凹部塗有自組裝單分子層(SAM)塗層。
- 如請求項25之裝置，其中該凹部的該內部表面被覆蓋氧化物層。
- 如請求項28之裝置，其中該等特徵及被覆蓋該氧化物層的該凹部塗有自組裝單分子層(SAM)塗層。
- 如請求項25之裝置，更包含與該裝置晶圓共晶接合的互補金屬氧化物半導體(CMOS)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/334,493 | 2021-05-28 | ||
| US17/334,493 US11731871B2 (en) | 2021-05-28 | 2021-05-28 | Actuator layer patterning with polysilicon and etch stop layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202247270A TW202247270A (zh) | 2022-12-01 |
| TWI817392B true TWI817392B (zh) | 2023-10-01 |
Family
ID=81327523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111109422A TWI817392B (zh) | 2021-05-28 | 2022-03-15 | 致動器層圖案化的方法和裝置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11731871B2 (zh) |
| TW (1) | TWI817392B (zh) |
| WO (1) | WO2022250762A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201443977A (zh) * | 2013-02-27 | 2014-11-16 | Invensense Inc | 用於具有雙位準結構層和聲學埠的微機電的方法 |
| TW201736241A (zh) * | 2016-01-19 | 2017-10-16 | 台灣積體電路製造股份有限公司 | 半導體結構以及其製造方法 |
| TW202009209A (zh) * | 2018-08-29 | 2020-03-01 | 台灣積體電路製造股份有限公司 | 微機電系統元件及其形成方法 |
| TW202016008A (zh) * | 2018-10-30 | 2020-05-01 | 台灣積體電路製造股份有限公司 | 集成互補金屬氧化物半導體-微機電系統器件及其製法製程 |
| US20210107785A1 (en) * | 2019-10-15 | 2021-04-15 | Invensense, Inc. | Selective self-assembled monolayer patterning with sacrificial layer for devices |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9006015B2 (en) * | 2013-01-24 | 2015-04-14 | Taiwan Semiconductor Manfacturing Company, Ltd. | Dual layer microelectromechanical systems device and method of manufacturing same |
| US9290376B1 (en) * | 2015-06-12 | 2016-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | MEMS packaging techniques |
| US10988372B2 (en) * | 2018-11-29 | 2021-04-27 | Invensense, Inc. | MEMS device with reduced electric charge, cavity volume and stiction |
| DE102019202794B3 (de) | 2019-03-01 | 2019-11-07 | Robert Bosch Gmbh | Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren |
-
2021
- 2021-05-28 US US17/334,493 patent/US11731871B2/en active Active
-
2022
- 2022-03-15 WO PCT/US2022/020333 patent/WO2022250762A1/en active Application Filing
- 2022-03-15 TW TW111109422A patent/TWI817392B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201443977A (zh) * | 2013-02-27 | 2014-11-16 | Invensense Inc | 用於具有雙位準結構層和聲學埠的微機電的方法 |
| TW201736241A (zh) * | 2016-01-19 | 2017-10-16 | 台灣積體電路製造股份有限公司 | 半導體結構以及其製造方法 |
| TW202009209A (zh) * | 2018-08-29 | 2020-03-01 | 台灣積體電路製造股份有限公司 | 微機電系統元件及其形成方法 |
| TW202016008A (zh) * | 2018-10-30 | 2020-05-01 | 台灣積體電路製造股份有限公司 | 集成互補金屬氧化物半導體-微機電系統器件及其製法製程 |
| US20210107785A1 (en) * | 2019-10-15 | 2021-04-15 | Invensense, Inc. | Selective self-assembled monolayer patterning with sacrificial layer for devices |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220380209A1 (en) | 2022-12-01 |
| WO2022250762A1 (en) | 2022-12-01 |
| US11731871B2 (en) | 2023-08-22 |
| TW202247270A (zh) | 2022-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060278942A1 (en) | Antistiction MEMS substrate and method of manufacture | |
| US7303936B2 (en) | Method for forming anti-stiction bumps on a micro-electro mechanical structure | |
| US6465355B1 (en) | Method of fabricating suspended microstructures | |
| US7443017B2 (en) | Package having bond-sealed underbump | |
| US8319254B2 (en) | Micro-electromechanical system devices | |
| US7288464B2 (en) | MEMS packaging structure and methods | |
| US8481365B2 (en) | MEMS devices | |
| JP4688600B2 (ja) | 半導体センサの製造方法 | |
| TW201916292A (zh) | 微機電系統裝置與微機電系統的封裝方法 | |
| US20210107785A1 (en) | Selective self-assembled monolayer patterning with sacrificial layer for devices | |
| US6694504B2 (en) | Method of fabricating an electrostatic vertical and torsional actuator using one single-crystalline silicon wafer | |
| TWI817392B (zh) | 致動器層圖案化的方法和裝置 | |
| US20060148133A1 (en) | Method of forming a MEMS device | |
| US20230100960A1 (en) | Sensor with dimple features and improved out-of-plane stiction | |
| JP4180663B2 (ja) | マイクロメカニックデバイスの製造方法及びマイクロメカニックデバイス | |
| US6905615B2 (en) | Method of manufacturing a micromechanical component | |
| CA2384889C (en) | Temporary bridge for micro machined structures | |
| US11220423B2 (en) | Reduced MEMS cavity gap | |
| US20080081391A1 (en) | MEMS Device with Roughened Surface and Method of Producing the Same | |
| JP2005181328A (ja) | Ｓｍｓウェハを用いたジャイロスコープの製造方法およびこの方法により製造されたジャイロスコープ | |
| US11527376B2 (en) | Micro-electromechanical system devices and methods | |
| US7256128B2 (en) | Method of double-sided etching | |
| JP2007322300A (ja) | 加速度センサの製造方法 |