TWI815438B - 驅動電路 - Google Patents
驅動電路 Download PDFInfo
- Publication number
- TWI815438B TWI815438B TW111117535A TW111117535A TWI815438B TW I815438 B TWI815438 B TW I815438B TW 111117535 A TW111117535 A TW 111117535A TW 111117535 A TW111117535 A TW 111117535A TW I815438 B TWI815438 B TW I815438B
- Authority
- TW
- Taiwan
- Prior art keywords
- output
- circuit
- voltage
- charge sharing
- switch
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 48
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/0406—Modifications for accelerating switching in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Cookers (AREA)
- Control Of Stepping Motors (AREA)
Abstract
提供一種驅動電路,包含第一至到第二輸出級電路,分別輸出第一極性的一第一電壓和不同於第一電壓的第一極性的第二電壓。驅動電路更包含具有自第一輸出級電路接收第一電壓的第一端以及透過切換電路耦接至第一輸出通道的第二端的第一開關,以及具有自第二輸出級電路接收第二電壓的第一端與透過切換電路耦至接第二輸出通道的第二端的第二開關。驅動電路更包含具有與第一輸出通道耦接之第一端和與該第二輸出通道耦接之第二端的第一電荷共享電路。第一電荷共享電路導通以提供第一輸出通道與第二輸出通道的電荷共享。
Description
本案是關於一種驅動電路,特別是指一種具備輸出通道之間電荷共享的驅動電路。
在一些方法中,保護換極性時電荷共享電路中的電晶體不受跨壓傷害, 輸出通道會與多個電晶體耦接。然而,如此配置造成電荷共享時訊號需經過多個開關,提高功耗以及降低電路運作速度。
本案的一實施例是關於一種驅動電路,包含第一至到第二輸出級電路,分別輸出第一極性的一第一電壓和不同於第一電壓的第一極性的第二電壓。驅動電路更包含具有自第一輸出級電路接收第一電壓的第一端以及透過切換電路耦接至第一輸出通道的第二端的第一開關,以及具有自第二輸出級電路接收第二電壓的第一端與透過切換電路耦接至第二輸出通道的第二端的第二開關。驅動電路更包含具有與第一輸出通道耦接之第一端和與該第二輸出通道耦接之第二端的第一電荷共享電路。第一電荷共享電路導通以提供第一輸出通道與第二輸出通道的電荷共享。
本案的一實施例是關於一種驅動電路,包含第一電荷共享電路以及第二電荷共享電路。第一電荷共享電路與第一輸出通道、第二輸出通道以及第三輸出通道耦接,並選擇性地導通以提供第一輸出通道至第三輸出通道之間的電荷共享。第一輸出通道至第三輸出通道對應於驅動電路的奇數號輸出通道。第二電荷共享電路包含耦接於第一輸出通道與第四輸出通道之間的第一開關,以及耦接於該第四輸出通道與該第三輸出通道之間的第二開關。第二電荷共享電路選擇性地導通以提供第一輸出通道、第三輸出通道以及第四輸出通道之間的電荷共享。
將在以下圖式和詳細描述中討論本案的精神,並且本領域的通常知識人員將能夠在不脫離本案的精神和範圍的情況下改變和修改本案的揭露內容。
需被理解的是,在本文以及以下的專利範圍中,當一個元件被視為『連接』或『耦接』到另一個元件時,均可指直接連接或耦接至另一個元件,而其中可能有其他部件。相對地,當一個元件被視為『直接連接』或『直接耦接』到另一個元件時,中間將沒有其他元件。此外,『電性連接』或『連接』可被用以指出二或多個元件相互操作或動作。
需被理解的是,儘管這裡可以使用術語「第一」、「第二」等來描述各種元件,但是這些元件不應受這些術語的限制。這些術語用於區分一個元件與另一個元件。例如,第一元件可以被稱為第二元件,並且類似地,第二元件可以被稱為第一元件,而不脫離實施例的範圍。
需被理解的是,本文中使用的術語「包含」、「包括」、「具有」、「有」等是開放式的並且意味著「包含但不限於」。
需被理解的是,本文中所使用之「與/或」包含一或多個相關聯的項目中的任一者以及所有組合。
應當理解,在本文和所附專利範圍中,除非另有定義,否則本文所用的所有術語(包括技術術語和科學術語)具有與本領域通常知識者通常理解的相同含義。 發明屬於。 還將理解的是,諸如在常用詞典中定義的那些術語應被解釋為具有與它們在相關領域和本案的上下文中的含義一致的含義,並且將不以理想化的方式進行解釋。 或過於正式的意義,除非在此明確定義。
請參照第1圖。第1圖為根據一實施例之驅動電路100的示意圖。如第1圖所示,驅動電路100包含輸出級電路OP1、OP3、開關121、124、切換電路101以及電荷共享電路102。切換電路101包含切換開關122、125。在第1圖中,切換開關122具有自輸出級電路OP1接收電壓VPH的第一端以及耦接輸出通道OUT1的第二端;切換開關125具有自輸出級電路OP3接收電壓VPL的第一端以及耦接輸出通道OUT3的第二端。電荷共享電路102具有與輸出通道OUT1耦接的第一端以及與輸出通道OUT3耦接的第二端。在一些實施例中,電荷共享電路102更包含開關123、126。
在一些實施例中,當電荷共享電路102關斷時,輸出級電路OP1用以輸出電壓VPH,以及輸出級電路OP3用以輸出電壓VPL。在一些實施例中,電壓VPH相應於驅動電路100的第一極性(被視為正極性,相應於驅動電路100的一工作電壓區間)的較高電壓,而電壓VPL相應於驅動電路100的第一極性的較低電壓。舉例而言,在一些實施例中,第1圖所示之驅動電路100的電路元件工作在驅動電路100的其中之一工作電壓區間,工作電壓區間的範圍是大約6伏特至12伏特。因此,輸出級電路OP1透過導通開關121、切換開關122輸出大約12伏特的電壓VPH至輸出通道OUT1,以及輸出級電路OP3透過導通開關124、切換開關125輸出大約6伏特的電壓VPL至輸出通道OUT3。
在一些實施例中,當開關121及124關斷時,電荷共享電路102用以導通以提供輸出通道OUT1、OUT3之間電荷共享,如電荷共享路徑111、113所示。請參照第3圖,第3圖根據一實施例繪示驅動電路100之輸出通道OUT1-OUT4的輸出訊號的波形圖。如第3圖所示,在時間T0時,輸出通道OUT1之輸出訊號具有電壓VPH,以及輸出通道OUT3之輸出訊號具有電壓VPL。當時間T1時,開關121及124關斷而電荷共享電路102導通(開關123、126導通),並透過電荷共享路徑111、113上之寄生電阻、寄生電容,輸出通道OUT1之輸出訊號的電位自電壓VPH逐漸下降以及輸出通道OUT3之輸出訊號的電位自電壓VPL逐漸上升,以達成輸出通道OUT1、OUT3之間電荷共享。在一些實施例中,於一段時間過後,輸出通道OUT1、OUT3之輸出訊號的電位具有大約等於電壓VPH、VPL之和的一半的電位。呈上述實施例,該電位約為9伏特。
在一些實施例中,第1圖中的開關121、123、124、126、切換開關122、125中的每一者為包含一個P型場效應電晶體(PMOS)以一個N型場效應電晶體(NMOS)的傳送閘電路(transmission gate)。如前所述,在第1圖驅動電路100工作在工作電壓區間的範圍大約6伏特至12伏特、輸出通道OUT1、OUT3輸出正極性電壓的實施例中,開關121、123、124、126、切換開關122、125中每一者在導通時,其中的PMOS之閘極與NMOS之基極(bulk)具有大約為6伏特的電壓,而NMOS之閘極與PMOS之基極具有大約為12伏特的電位。
請參照第2圖。第2圖為根據一實施例之驅動電路100的示意圖。如第2圖所示,驅動電路100包含輸出級電路OP2、OP4、開關131、134以及電荷共享電路104。與第1圖相比,替代於包含切換開關122及125、第2圖中的切換電路101包含切換開關132、135。在第2圖中,切換開關132具有自輸出級電路OP2接收電壓VNH的第一端以及耦接輸出通道OUT2的第二端;切換開關135具有自輸出級電路OP4接收電壓VNL的第一端以及耦接輸出通道OUT4的第二端。電荷共享電路104具有與輸出通道OUT2耦接的第一端以及與輸出通道OUT4耦接的第二端。在一些實施例中,電荷共享電路104更包含開關133、136。
在一些實施例中,當電荷共享電路104關斷時,輸出級電路OP2用以輸出電壓VNH,以及輸出級電路OP4用以輸出電壓VNL。在一些實施例中,電壓VNH相應於驅動電路100的第二極性(被視為負極性,相應於驅動電路100的另一工作電壓區間)的較高電壓,而電壓VNL相應於驅動電路100的第二極性的較低電壓。舉例而言,在一些實施例中,第2圖所示之驅動電路100的電路元件工作在驅動電路100的其中之另一工作電壓區間,工作電壓區間的範圍是大約0伏特至6伏特。因此,輸出級電路OP2透過導通開關131、切換開關132輸出大約6伏特的電壓VNH至輸出通道OUT2,以及輸出級電路OP4透過導通開關134、切換開關135輸出大約0伏特的電壓VNL至輸出通道OUT4。
在一些實施例中,當導通開關131及134關斷時,電荷共享電路104用以導通以提供輸出通道OUT2、OUT4之間電荷共享,如電荷共享路徑112、114所示。如第3圖所示,在時間T0時,輸出通道OUT2之輸出訊號具有電壓VNH,以及輸出通道OUT4之輸出訊號具有電壓VNL。當時間T1時,切換電路導通開關131及134關斷而電荷共享電路104導通(開關133、136導通),並透過電荷共享路徑112、114上之寄生電阻、寄生電容,輸出通道OUT2之輸出訊號的電位自電壓VNH逐漸下降以及輸出通道OUT4之輸出訊號的電位自電壓VNL逐漸上升,以達成輸出通道OUT2、OUT4之間電荷共享。在一些實施例中,於一段時間過後,輸出通道OUT2、OUT4之輸出訊號的電位具有大約等於電壓VNH、VNL之和的一半的電位。呈上述實施例,該電位約為3伏特。
在一些實施例中,第2圖中的開關131、133、134、136、切換開關132、135中的每一者為包含一個P型場效應電晶體(PMOS)以一個N型場效應電晶體(NMOS)的傳送閘電路。如前所述,在第2圖驅動電路100工作在工作電壓區間的範圍大約0伏特至6伏特、輸出通道OUT2、OUT4輸出負極性電壓的實施例中,開關131、133、134、136、切換開關132、135中每一者在導通時,其中的PMOS之閘極與NMOS之基極具有大約為0伏特的電壓,而NMOS之閘極與PMOS之基極具有大約為6伏特的電位。
請同時參照第1圖與第2圖。在一些實施例中,不論是輸出級電路OP1-OP4輸出電壓VPH、VPL、VNH、VNL或是電荷共享電路102、104導通以提供輸出通道之間電荷共享,具有大約等於電壓VPH與VNL之和的一半的半壓電壓VDDAH(例如6伏特)都不會被提供至輸出級電路OP1-OP4與切換電路101、103之間的線路,如第1圖與第2圖所示。
在一些實施例中,第1圖中的輸出通道OUT1、OUT3對應驅動電路100的奇數號輸出通道,而第2圖中的輸出通道OUT2、OUT4對應驅動電路100的偶數號輸出通道。
在一些方法中,輸出通道之間的電荷共享路徑不僅包含電荷共享電路,還額外包含切換電路等。如此造成傳輸路徑中因寄生電容、電阻引起的功耗以及延遲。與該些方法相比,本案的輸出通道之間的電荷共享路徑無須經過切換電路,如此降低電路功耗更進一步提升操作速度,改進驅動電路效能。
第1圖至第3圖的組態係為了說明性目的而給出。第1圖至第3圖的各種實施在本案的一實施例的預料範疇內。舉例而言,在一些實施例中,正極性及負極性對應的工作電壓範圍可以是大約0伏特至18伏特或-9伏特至9伏特等任何合適的電壓,本領域通常知識者可按實際應用本案之實施例的情況而設計。在另一些實施例中,驅動電路100包含超過4條之輸出通道。
請參照第4A圖。第4A圖為根據一實施例之驅動電路400的示意圖。第4B圖至第4C圖為根據一實施例對應如第4A圖之驅動電路400的元件之閘極所接收之控制訊號的示意圖。相對於第1圖至第3圖的實施例,為了易於理解,在第4A圖至第4B圖中的相似構件用相同參考編號來標示。
在一些實施例中,驅動電路400是關連於,例如驅動電路100而配置。就說明而言,如第4A圖所示,驅動電路400包含輸出級電路OP1-OP4、開關SP1、SP3、SP5、SP7、SN1、SN3、SN5、SN7、切換電路401、電荷共享電路402-405。在一些實施例中,開關SP1、SP3、SP5、SP7、SN1、SN3、SN5、SN7是關連於,例如第1圖與第2圖的開關121、124、131、134而配置。切換電路401是關連於,例如第1圖與第2圖之切換電路101、103而配置。電荷共享電路402是關連於,例如第1圖中的電荷共享電路102而配置。電荷共享電路403是關連於,例如第2圖中的電荷共享電路104而配置。
在一些實施例中,切換電路401更包含切換開關SP2、SP4、SP6、SP8、SN2、SN4、SN6、SN8。如第4A圖所示切換開關SP2耦接在開關SP1與輸出通道OUT1之間。切換開關SP4耦接在開關SP3與輸出通道OUT2之間。切換開關SN2耦接在開關SN1與輸出通道OUT1之間。切換開關SN4耦接在開關SN3與輸出通道OUT2之間。切換開關SP6耦接在開關SP5與輸出通道OUT3之間。切換開關SP8耦接在開關SP7與輸出通道OUT4之間。切換開關SN6耦接在開關SN5與輸出通道OUT3之間。切換開關SN8耦接在開關SN7與輸出通道OUT4之間。
電荷共享電路402包含耦接於輸出通道OUT1的第一端與耦接輸出通道OUT3的第二端。在一些實施例中,電荷共享電路402包含串聯連接的開關SC1與SC3。開關SC1耦接輸出通道OUT1,開關SC3耦接在開關SC1與輸出通道OUT3之間。在一些實施例中,電荷共享電路402用以提供輸出通道OUT1、OUT3之間的電荷共享。在一些實施例中,開關SC1與SC3是關連於,例如第1圖中的開關123與126而配置。
電荷共享電路403包含耦接於輸出通道OUT2的第一端與耦接輸出通道OUT4的第二端。在一些實施例中,電荷共享電路403包含串聯連接的開關SC2與SC4。開關SC2耦接輸出通道OUT2,開關SC4耦接在開關SC2與輸出通道OUT4之間。在一些實施例中,電荷共享電路403用以提供輸出通道OUT2、OUT4之間的電荷共享。開關SC2與SC4是關連於,例如第2圖中的開關133與136而配置。
電荷共享電路404包含耦接於輸出通道OUT1的第一端與耦接輸出通道OUT4的第二端。在一些實施例中,電荷共享電路404用以提供輸出通道OUT1、OUT4之間的電荷共享。在一些實施例中,電荷共享電路404包含串聯連接的開關SC5與SC8。開關SC5耦接輸出通道OUT1,開關SC8耦接在開關SC5與輸出通道OUT4之間。
電荷共享電路405包含耦接於輸出通道OUT2的第一端與耦接輸出通道OUT3的第二端。在一些實施例中,電荷共享電路405用以提供輸出通道OUT2、OUT3之間的電荷共享。在一些實施例中,電荷共享電路405包含串聯連接的開關SC6與SC7。開關SC6耦接輸出通道OUT2,開關SC7耦接在開關SC6與輸出通道OUT3之間。
在一些實施例中,驅動電路400可根據需驅動之內部電路(未示出)的應用切換至合適的操作模式A-D以分別在輸出通道輸出所需的電壓。舉例而言,如表一所示,響應於極性控制訊號POL以及輸出極性反轉訊號(即矩形反轉訊號,square inversion)SQINV具有高邏輯值(H)、低邏輯值(L),輸出通道OUT1-OUT4分別輸出正極性(+)或負極性(-)的輸出訊號。
表一極性控制訊號POL以及輸出極性反轉訊號 SQINV對應的輸出通道OUT1-OUT4之極性
舉例而言,在模式A中,極性控制訊號POL具有高邏輯值以及輸出極性反轉訊號SQINV具有低邏輯值時,輸出通道OUT1及OUT3的輸出訊號具有相同極性(正極性)而輸出通道OUT2及OUT4的輸出訊號具有相同極性(負極性)。相對應的四種操作模式將配合第4A圖至第7C圖說明。
模式 | SQINV | POL | OUT1 | OUT2 | OUT3 | OUT4 |
A | L | H | + | - | + | - |
B | L | - | + | - | + | |
C | H | H | + | - | - | + |
D | L | - | + | + | - |
請同時參照第4A圖至第4C圖,第4B圖至第4C圖為根據一實施例對應如第4A圖之驅動電路400中在閘極之控制訊號的示意圖。第4A圖至第4C圖中的實施例對應極性控制訊號POL具有高邏輯值以及輸出極性反轉訊號SQINV具有低邏輯值的模式A。
在一些實施例中,當輸出極性反轉訊號 SQINV具有低邏輯值時,輸出通道OUT1及OUT3的輸出訊號具有相同極性,並且輸出通道OUT2及OUT4的輸出訊號具有相同極性。因此,在模式A中,電荷共享電路404-405為關斷,換句話說,開關SC5-SC8為關斷(開關SC5-SC8中的PMOS之閘極訊號為高邏輯值(H)及NMOS之閘極訊號為低電位(L),如第4B圖至第4C圖所示)。同時,在一些實施例中,開關SC5與SC8彼此耦接的節點具有作為保護電壓的半壓電壓VDDAH,以保護開關SC5與SC8中的PMOS與NMOS避免經歷不預期的跨壓。相同地,開關SC6與SC7彼此耦接的節點具有作為保護電壓的半壓電壓VDDAH,以保護開關SC6與SC7中的PMOS與NMOS避免經歷不預期的跨壓。
此外,在模式A中,開關SP3、SP4、SN1、SN2、SP7、SP8、SN5以及SN6皆保持關斷;而在第4A圖至第4C圖中的實施例,切換開關SP2、SN4、SP6以及SN8皆保持導通。
繼續參照第4A圖至第4C圖,在時間T1之前(被視為輸出級電路輸出階段)(後面刪除關於這類CHOP的標示),開關SP1、SN3、SP5、SN7導通而輸出級電路OP1-OP4輸出相對應極性的電壓至輸出通道OUT1-OUT4。開關SC1-SC4為關斷。
接著,在時間T1到T2中間(被視為電荷共享階段,HI-Z),開關SP1、SN3、SP5、SN7之閘極訊號反轉使得該些開關關斷。同時開關SC1-SC4之閘極訊號反轉使得該些開關導通,因而分別提供輸出通道OUT1與輸出通道OUT3之間、輸出通道OUT2與輸出通道OUT4之間的電荷共享。
如第4B圖至第4C圖所示,驅動電路400於模式A時持續在輸出級電路輸出階段以及電荷共享階段HI-Z中切換,如時間T2至T3為輸出級電路輸出階段、時間T3至T4為電荷共享階段HI-Z以及時間T4後為輸出級電路輸出階段。故相關說明不再贅述。
請同時參照第5A圖至第5C圖,第5B圖至第5C圖為根據一實施例對應如第5A圖之驅動電路400中在閘極之控制訊號的示意圖。第5A圖至第5C圖中的實施例對應極性控制訊號POL具有低邏輯值以及輸出極性反轉訊號SQINV具有低邏輯值的模式B。
與在第4A圖至第4C圖的實施例相比,在模式B中,電荷共享電路404-405依然為關斷。第5A圖至第5C圖中電荷共享電路404-405的配置關係類似於第4A圖至第4C圖中電荷共享電路404-405之間的關係。因此,此處省略重複描述。
在模式B中,開關SP1、SN3、SP5、SN7皆保持關斷,切換開關SP2、SN4、SP6以及SN8亦皆保持關斷。
繼續參照第5A圖至第5C圖,在時間T1之前(輸出級電路輸出階段),開關SP3、SP4、SN1、SN2、SP7、SP8、SN5、SN6導通。輸出級電路OP1輸出正極性電壓至輸出通道OUT2;輸出級電路OP2輸出負性電壓至輸出通道OUT1;輸出級電路OP3輸出正極性電壓至輸出通道OUT4;輸出級電路OP4輸出負性電壓至輸出通道OUT3。開關SC1-SC4為關斷。
接著,在時間T1到T2中間(電荷共享階段,HI-Z),開關SP3、SN1、SP7、SN5之閘極訊號反轉使得該些開關關斷。同時開關SC1-SC4之閘極訊號反轉使得該些開關導通,因而分別提供輸出通道OUT1與輸出通道OUT3之間、輸出通道OUT2與輸出通道OUT4之間的電荷共享。
如第5B圖至第5C圖所示,驅動電路400於模式B時持續在輸出級電路輸出階段以及電荷共享階段HI-Z中切換,如時間T2至T3為輸出級電路輸出階段、時間T3至T4為電荷共享階段HI-Z以及時間T4後為輸出級電路輸出階段。故相關說明不再贅述。
請同時參照第6A圖至第6C圖,第6B圖至第6C圖為根據一實施例對應如第6A圖之驅動電路400中在閘極之控制訊號的示意圖。第6A圖至第6C圖中的實施例對應極性控制訊號POL具有高邏輯值以及輸出極性反轉訊號SQINV具有高邏輯值的模式C。
在一些實施例中,當輸出極性反轉訊號 SQINV具有高邏輯值時,輸出通道OUT1及OUT4的輸出訊號具有相同極性,並且輸出通道OUT2及OUT3的輸出訊號具有相同極性。因此,在模式C中,電荷共享電路402-403為關斷,換句話說,開關SC1-SC4為關斷(開關SC1-SC4中的PMOS之閘極訊號為高邏輯值(H)及NMOS之閘極訊號為低電位(L),如第6B圖至第6C圖所示)。同時,在一些實施例中,開關SC1與SC4彼此耦接的節點具有作為保護電壓的半壓電壓VDDAH,以保護開關SC1與SC4中的PMOS與NMOS避免經歷不預期的跨壓。相同地,開關SC1與SC4彼此耦接的節點具有作為保護電壓的半壓電壓VDDAH,以保護開關SC2與SC3中的PMOS與NMOS避免經歷不預期的跨壓。
此外,在模式C中,開關SP3、SP4、SN1、SN2、SP7、SP8、SN5以及SN6皆保持關斷;而在第6A圖至第6C圖中的實施例,切換開關SP2、SN4、SP6以及SP8皆保持導通。
繼續參照第6A圖至第6C圖,在時間T1之前(輸出級電路輸出階段),開關SP1、SN3、SP7、SN5導通而輸出級電路OP1-OP4輸出相對應極性的電壓至輸出通道OUT1-OUT4。電荷共享電路404-405關斷,即開關SC5-SC8為關斷。
接著,在時間T1到T2中間(電荷共享階段,HI-Z),開關SP1、SN3、SP7、SN5之閘極訊號反轉使得該些開關關斷。同時開關SC5-SC8之閘極訊號反轉使得該些開關導通,因而分別提供輸出通道OUT1與輸出通道OUT4之間、輸出通道OUT2與輸出通道OUT3之間的電荷共享。
如第6B圖至第6C圖所示,驅動電路400於模式A時持續在輸出級電路輸出階段以及電荷共享階段HI-Z中切換,如時間T2至T3為輸出級電路輸出階段、時間T3至T4為電荷共享階段HI-Z以及時間T4後為輸出級電路輸出階段。故相關說明不再贅述。
請同時參照第7A圖至第7C圖,第7B圖至第7C圖為根據一實施例對應如第7A圖之驅動電路400(圖未標400)中在閘極之控制訊號的示意圖。第7A圖至第7C圖中的實施例對應極性控制訊號POL具有低邏輯值以及輸出極性反轉訊號SQINV具有高邏輯值的模式D。
與在第6A圖至第6C圖的實施例相比,在模式D中,電荷共享電路402-403依然為關斷。第6A圖至第6C圖中電荷共享電路402-403的配置關係類似於第7A圖至第7C圖中電荷共享電路402-403之間的關係。因此,此處省略重複描述。
在模式D中,開關SP1、SN3、SP7、SN5皆保持關斷,切換開關SP2、SN4、SN6以及SP8亦皆保持關斷。
繼續參照第7A圖至第7C圖,在時間T1之前(輸出級電路輸出階段),開關SP3、SP4、SN1、SN2、SP7、SP8、SN5、SN6導通。輸出級電路OP1輸出正極性電壓至輸出通道OUT2;輸出級電路OP2輸出負性電壓至輸出通道OUT1;輸出級電路OP3輸出正極性電壓至輸出通道OUT4;輸出級電路OP4輸出負性電壓至輸出通道OUT3。電荷共享電路404-405關斷,即開關SC5-SC8為關斷。
接著,在時間T1到T2中間(電荷共享階段,HI-Z),開關SP3、SN1、SP5、SN7之閘極訊號反轉使得該些開關關斷。同時開關SC5-SC8之閘極訊號反轉使得該些開關導通,因而分別提供輸出通道OUT1與輸出通道OUT4之間、輸出通道OUT2與輸出通道OUT3之間的電荷共享。
如第7B圖至第7C圖所示,驅動電路400於模式B時持續在輸出級電路輸出階段以及電荷共享階段HI-Z中切換,如時間T2至T3為輸出級電路輸出階段、時間T3至T4為電荷共享階段HI-Z以及時間T4後為輸出級電路輸出階段。故相關說明不再贅述。
第4A圖至第7C圖的組態係為了說明性目的而給出。第4A圖至第7C圖的各種實施在本案的一實施例的預料範疇內。
請參照第8圖。第8圖為根據一實施例之驅動電路200的示意圖。在一些實施例中,驅動電路200是關連於,例如驅動電路100而配置。以下將以驅動電路200為例說明切換兩個輸出通道的輸出電壓之極性的操作。例如,輸出通道OUT1原輸出正極性的電壓,而輸出通道OUT2原輸出負極性的電壓。經過切換操作,輸出通道OUT1輸出負極性的電壓,而輸出通道OUT2輸出正極性的電壓。
如第8圖所示,輸出級電路OP1耦接開關P1、P3。開關P1、P3分別耦接開關B1、B2。開關NH1耦接在開關P1與B1之間,並用以接收半壓電壓VDDAH。開關NH2耦接在開關P3與B2之間,並用以接收半壓電壓VDDAH。開關B1耦接輸出通道OUT1,以及開關B2耦接輸出通道OUT2。相似地,輸出級電路OP2耦接開關N1、N3。開關N1、N3分別耦接開關B3、B4。開關PH1耦接在開關N1與B3之間,並用以接收半壓電壓VDDAH。開關PH2耦接在開關N3與B4之間,並用以接收半壓電壓VDDAH。開關B3耦接輸出通道OUT1,以及開關B4耦接輸出通道OUT2。開關C1包含於對應於第1圖所配置電荷共享電路102的電荷共享電路中,並響應於控制電路201-202輸出訊號而操作。開關C2包含於對應於第1圖所配置電荷共享電路104的電荷共享電路中,並響應於控制電路203-204輸出訊號而操作。
在一些實施例中,控制電路201-204是關連於,例如控制電路220而配置。如第8圖所示,控制電路220包含開關P4、N4、B5-B6、NH3、PH3。開關P4、N4分別用以在輸入端點IN1-IN2接收訊號。開關P4與開關B5、NH3耦接。開關N4與開關B6、PH3耦接。開關B5耦接開關B6在輸出端點CO。在一些實施例中,控制電路201用以接收輸入訊號VP1、VP2,控制電路202用以接收輸入訊號VP3、VP4,並分別輸出訊號至開關C1的NMOS與PMOS。控制電路203用以接收輸入訊號VN1、VN2,控制電路204用以接收輸入訊號VN3、VN4,並分別輸出訊號至開關C2的NMOS與PMOS。
請同時參照第8圖以及第9A圖至第9B圖。第9A圖至第9B圖為根據一實施例對應如第8圖之驅動電路200中控制訊號的示意圖,分別繪示在輸出通道OUT1與輸出通道OUT2之極性切換時的驅動電路200中控制訊號。例如,在一些實施例中,輸出通道OUT1原本接收從輸出級電路OP1的正極性之電壓,輸出通道OUT2原本接收從輸出級電路OP2的負極性之電壓。透過第8圖、第9A圖至第9B圖驅動電路200的操作,輸出級電路OP1的正極性之電壓輸出至輸出通道OUT2,以及輸出級電路OP2的負極性之電壓輸出至輸出通道OUT1。
在時間T1之前(輸出級電路輸出階段),開關P1導通以傳輸正極性的電壓至輸出通道OUT1,開關P1之PMOS的閘極訊號具有半壓電壓VDDAH。
在時間T1,開關P1關斷,開關P1之PMOS的閘極訊號自半壓電壓VDDAH升至一高電位H,而開關P1之NMOS的閘極訊號降至半壓電壓VDDAH。
在時間T2,開關NH1導通,其閘極訊號自半壓電壓VDDAH升至高電位H。
在時間T3,控制電路201-204中的開關P4關斷,開關P4之PMOS的閘極訊號自半壓電壓VDDAH升至高電位H,而開關P4之NMOS的閘極訊號降至半壓電壓VDDAH。
在時間T4,開關NH3導通,其閘極訊號自半壓電壓VDDAH升至高電位H。
在時間T5,開關B1-B4切換狀態,而開關B1-B4之PMOS及NMOS的基極電壓亦反轉。舉例而言,開關B1之NMOS基極電壓自半壓電壓VDDAH下降至亦低電位L、開關B2、B3之PMOS基極電壓自高電位H下降至半壓電壓VDDAH、開關B4之NMOS基極電壓自低電位L上升至半壓電壓VDDAH及其PMOS基極電壓自半壓電壓VDDAH上升至高電位H。而控制電路201-204中的開關B6切換至導通,其PMOS基極電壓高電位H下降至半壓電壓VDDAH,其NMOS基極電壓自半壓電壓VDDAH下降至低電位L。在時間T6,開關PH3切換至關斷,其閘極訊號從低電位上升至半壓電壓VDDAH。在時間T7,控制電路201-204中的開關N4之PMOS的閘極訊號下降至半壓電壓VDDAH而其NMOS的閘極訊號上升至高電位。
在時間T8時,開關NH2的閘極訊號下降至半壓電壓VDDAH。
在時間T9時,開關P3導通,其PMOS的閘極訊號下降至半壓電壓VDDAH而其NMOS的閘極訊號上升至高電位。
接著,經過以上配置,在時間T9之後,自輸出級電路OP1的正極性之電壓輸出至輸出通道OUT2。
如第9B圖所繪示之負極性路徑的配置關係類似於上述正極性路徑的配置。因此,此處省略重複描述。
請參照第10A圖。第10A圖為根據一實施例之驅動電路1000的示意圖。如第10A圖所示,驅動電路1000包含電荷共享電路1010及1020。電荷共享電路1010包含開關SW1-SW3,以及電荷共享電路1020包含開關SW4-SW5。在一些實施例中,透過如本案的配置,驅動電路1000可利用合適的控制訊號選擇性導通或關斷電荷共享電路1010、1020中的開關,以選擇多個輸出通道中的一些通道進行電荷共享。以下將配合第10A圖以及第10B圖說明電荷共享電路1010、1020之配置。
請參照第10B圖。第10B圖為根據一實施例對應如第10A圖之驅動電路1000的示意圖。如第10B圖所示,驅動電路100包含輸出級電路OP1、OP3、OP5,並分別透過切換電路1001、1002中的切換開關SWT選擇性的導通以傳輸電壓至輸出通道CH1、CH3、CH5。在一些實施例中,切換開關SWT是關連於,例如第1圖及第2圖中的開關121、124、131、134或切換開關122、125、132、135而配置。
電荷共享電路1010中的開關SW1耦接在輸出通道CH1與CH3之間,開關SW2耦接在輸出通道CH3與CH5之間,開關SW3耦接在輸出通道CH1與CH5之間。在一些實施例中,電荷共享電路1010用以選擇性地導通以提供輸出通道CH1、CH3、CH5之間的電荷共享。在一些實施例中,輸出通道CH1、CH3、CH5對應於驅動電路1000的奇數號輸出通道。舉例而言,如下表二所示,當輸出極性反轉訊號 SQINV具有低邏輯值,驅動電路1000被控制並用以在其奇數號輸出通道輸出相同極性(如前所述之正極性、負極性中的一者,亦即相同工作電壓範圍)的電壓時,電荷共享電路1010導通以提供CH1、CH3、CH5之間的電荷共享。
表二極性控制訊號POL以及輸出極性反轉訊號 SQINV對應的輸出通道CH1-CH6之極性
模式 | SQINV | POL | CH1 | CH2 | CH3 | CH4 | CH5 | CH6 |
A | L | H | + | - | + | - | + | - |
B | L | - | + | - | + | - | + | |
C | H | H | + | - | - | + | + | - |
D | L | - | + | + | - | - | + |
在另一些實施例中,開關SW1-SW3中的至少一者被導通以提供相應之至少二輸出通道之間的電荷共享。
第10A圖至第10B圖的組態係為了說明性目的而給出。第10A圖至第10B圖的各種實施在本案的一實施例的預料範疇內。驅動電路1000另包含類似電荷共享電路1010的電路以提供對應驅動電路1000的偶數號輸出通道CH2、CH4、CH6之間的電荷共享。
請參照第11圖。第11圖為根據一實施例之驅動電路1000的示意圖。與第10B圖相比,驅動電路1000更包含輸出級電路OP4。輸出級電路OP4用以透過切換電路1001、1002中的切換開關SWT選擇性的導通以傳輸電壓至輸出通道CH4。
如第11圖所示,電荷共享電路1020中的開關SW4耦接在輸出通道CH1與CH4之間,開關SW5耦接在輸出通道CH4與CH5之間。在一些實施例中,電荷共享電路1020用以選擇性地導通以提供輸出通道CH1、CH4、CH5之間的電荷共享。在一些實施例中,輸出通道CH4對應於驅動電路1000的偶數號輸出通道中的一者。
在一些實施例中,當驅動電路1000被控制並用以響應於輸出極性反轉訊號SQINV具有高邏輯時(請參表二),電荷共享電路1010中的開關SW1、SW2用以被關斷,並且電荷共享電路1020用以導通以提供CH1、CH4、CH5之間的電荷共享。舉例而言,在上述實施例中,輸出通道CH1、CH4、CH5輸出具正極性的電壓(例如極性控制訊號POL具有高邏輯值),輸出通道CH3輸出具有不同於正極性的負極性的電壓。需注意的是,如前所述,正極性相應於驅動電路1000的一工作電壓區間,以及負極性相應於驅動電路1000的另一工作電壓區間。
請參照第12圖。第12圖為根據一實施例之驅動電路1200的示意圖。相對於第1圖至第11圖的實施例,為了易於理解,在第12圖中的相似構件用相同參考編號來標示。
如第12圖所示,驅動電路1200包含輸出級電路OP1-OP6用以透過切換電路1001中的切換開關SWT以及切換電路1003中的切換開關SB1-SB12選擇性的導通以傳輸電壓至輸出通道CH1-CH6。
在第12圖中的驅動電路1200包含電荷共享電路1201、1202。在一些實施例中,電荷共享電路1201、1202是關連於,例如第11圖中的電荷共享電路1010及1020而配置。
電荷共享電路1201包含透過切換電路1003中之切換開關SB1、SB5耦接在輸出通道CH1、CH3之間的開關SP1、透過切換開關SB5、SB9耦接在輸出通道CH3、CH5之間的開關SP2、以及耦接在輸出通道CH1、CH5之間的開關SP3。
電荷共享電路1202包含透過切換電路1003中之切換開關SB1、SB6耦接在輸出通道CH1、CH4之間的開關SP4、以及透過切換開關SB1、SB9耦接在輸出通道CH4、CH5之間的開關SP5。
驅動電路1200更包含電荷共享電路1203、1204。電荷共享電路1203包含透過切換電路1003中之切換開關SB4、SB8耦接在輸出通道CH2、CH4之間的開關SN1、透過切換開關SB8、SB12耦接在輸出通道CH4、CH6之間的開關SN2、以及透過切換開關SB4、SB12耦接在輸出通道CH2、CH6之間的開關SN3。
電荷共享電路1204包含透過切換電路1003中之切換開關SB4、SB7耦接在輸出通道CH2、CH3之間的開關SN4、以及透過切換開關SB7、SB12耦接在輸出通道CH3、CH6之間的開關SN5。
驅動電路1200更包含電荷共享電路1205、1206。電荷共享電路1205包含透過切換電路1003中之切換開關SB3、SB7耦接在輸出通道CH1、CH3之間的開關SN6、透過切換開關SB7、SB11耦接在輸出通道CH3、CH5之間的開關SN7、以及透過切換開關SB3、SB11耦接在輸出通道CH1、CH5之間的開關SN8。
電荷共享電路1206包含透過切換電路1003中之切換開關SB3、SB8耦接在輸出通道CH1、CH4之間的開關SN9、以及透過切換開關SB8、SB11耦接在輸出通道CH4、CH5之間的開關SN10。
驅動電路1200更包含電荷共享電路1207、1208。電荷共享電路1207包含透過切換電路1003中之切換開關SB2、SB6耦接在輸出通道CH2、CH4之間的開關SP6、透過切換開關SB6、SB9耦接在輸出通道CH4、CH5之間的開關SP5、以及耦接在輸出通道CH1、CH5之間的開關SP3。
電荷共享電路1208包含透過切換電路1003中之切換開關SB2、SB5耦接在輸出通道CH2、CH3之間的開關SP9、以及透過切換開關SB5、SB9耦接在輸出通道CH3、CH5之間的開關SP10。
接下來將配合第13A圖至第16B圖介紹驅動電路1200對應於表二的四種操作實施例。為了簡潔之故,僅在第13A圖、第14A圖、第15A圖及第16A圖繪示出驅動電路1200中與該模式相關的開關,並省略其餘開關。
請參照第13A圖至第13B圖。第13A圖為根據一實施例之相對應於第12圖之驅動電路1200的示意圖。第13B圖為根據一實施例對應如第13A圖之驅動電路1200中控制訊號的示意圖。第13A圖至第13B圖中的實施例對應極性控制訊號POL具有高邏輯值以及輸出極性反轉訊號SQINV具有低邏輯值的模式A,如表二所示。
在一些實施例中,當輸出極性反轉訊號 SQINV具有低邏輯值時,輸出通道CH1、CH3、CH5的輸出訊號具有相同極性,並且輸出通道CH2、CH4、CH6的輸出訊號具有相同極性。因此,在模式A中,電荷共享電路1202、1204、1205-1208為關斷,換句話說,電荷共享電路1202、1204、1205-1208中的開關為關斷(PMOS之閘極訊號為高邏輯值(H)及NMOS之閘極訊號為低電位(L),如第13B圖所示)。
此外,在模式A中,切換開關SB2、SB3、SB6、SB7、SB10、SB11皆保持關斷;切換開關SB1、SB4、SB5、SB8、SB9、SB12皆保持導通。
繼續參照第13A圖至第13B圖,在時間T1之前(輸出級電路輸出階段),切換電路1001中的切換開關SWT導通而輸出級電路OP1-OP6輸出相對應極性的電壓至輸出通道CH1-CH6。電荷共享電路1201、1203為關斷,即其中的開關為關斷。輸出通道CH1、CH3、CH5輸出正極性之電壓而輸出通道CH2、CH4、CH6輸出負極性之電壓。
接著,在時間T1到T2中間(電荷共享階段,HI-Z),電荷共享電路1201的開關SP1-SP3中的至少一者之閘極訊號反轉使之導通,以提供耦接在該開關兩端之輸出通道的電荷共享。舉例而言,在一些實施例中,僅需要輸出通道CH3與CH5之間的電荷共享,則開關SP1、SP3關斷並開關SP2導通。
相似地,在時間T1到T2中間,電荷共享電路1203的開關SN1-SN3中的至少一者之閘極訊號反轉使之導通,以提供耦接在該開關兩端之輸出通道的電荷共享。舉例而言,在一些實施例中,僅需要輸出通道CH2與CH4之間的電荷共享,則開關SN2、SN3關斷並開關SN1導通。
而在時間T2之後,驅動電路1200重新切換至輸出級電路輸出階段。
請參照第14A圖至第14B圖。第14A圖為根據一實施例之相對應於第12圖之驅動電路1200的示意圖。第14B圖為根據一實施例對應如第14A圖之驅動電路1200中控制訊號的示意圖。第14A圖至第14B圖中的實施例對應極性控制訊號POL具有低邏輯值以及輸出極性反轉訊號SQINV具有低邏輯值的模式B,如表二所示。
在一些實施例中,在模式B中,電荷共享電路1201-1204、1206、1208依然為關斷。第14A圖至第14B圖中電荷共享電路1201-1204、1206、1208的配置關係類似於第13A圖至第13B圖中電荷共享電路1202、1204、1205-1208之間的關係。因此,此處省略重複描述。
此外,在模式B中,切換開關SB1、SB4、SB5、SB8、SB9、SB12皆保持關斷;切換開關SB2、SB3、SB6、SB7、SB10、SB11皆保持導通。
繼續參照第14A圖至第14B圖,在時間T1之前(輸出級電路輸出階段),切換電路1001中的切換開關SWT導通而輸出級電路OP1-OP6輸出相對應極性的電壓至輸出通道CH1-CH6。電荷共享電路1205、1207為關斷,即其中的開關為關斷。與第13A圖至第13B圖的實施例相比,輸出通道CH1、CH3、CH5輸出負極性之電壓而輸出通道CH2、CH4、CH6輸出正極性之電壓。
接著,在時間T1到T2中間(電荷共享階段,HI-Z),電荷共享電路1205的開關SN6-SN8中的至少一者之閘極訊號反轉使之導通,以提供耦接在該開關兩端之輸出通道的電荷共享。舉例而言,在一些實施例中,僅需要輸出通道CH3與CH5之間的電荷共享,則開關SN6、SN8關斷並開關SN7導通。
相似地,在時間T1到T2中間,電荷共享電路1207的開關SP6-SP8中的至少一者之閘極訊號反轉使之導通,以提供耦接在該開關兩端之輸出通道的電荷共享。舉例而言,在一些實施例中,僅需要輸出通道CH2與CH4之間的電荷共享,則開關SP7、SP8關斷並開關SP6導通。
而在時間T2之後,驅動電路1200重新切換至輸出級電路輸出階段。
請參照第15A圖至第15B圖。第15A圖為根據一實施例之相對應於第12圖之驅動電路1200的示意圖。第15B圖為根據一實施例對應如第15A圖之驅動電路1200中控制訊號的示意圖。第15A圖至第15B圖中的實施例對應極性控制訊號POL具有高邏輯值以及輸出極性反轉訊號SQINV具有高邏輯值的模式C,如表二所示。
在一些實施例中,當輸出極性反轉訊號 SQINV具有高邏輯值時,輸出通道CH1、CH4-CH5的輸出訊號具有相同極性,並且輸出通道CH2、CH3以及CH6的輸出訊號具有相同極性,如表二所示。因此,在模式C中,電荷共享電路1201、1203、1205-1208為關斷,換句話說,電荷共享電路1201、1203、1205-1208中的開關為關斷(PMOS之閘極訊號為高邏輯值(H)及NMOS之閘極訊號為低電位(L),如第15B圖所示)。同時,在一些實施例中,電荷共享電路1201、1203中之開關彼此耦接的節點具有作為保護電壓的半壓電壓VDDAH,以保護其中的開關避免經歷不預期的跨壓。
此外,在模式C中,切換開關SB2、SB3、SB5、SB8、SB10、SB11皆保持關斷;切換開關SB1、SB4、SB6、SB7、SB9、SB12皆保持導通。
繼續參照第15A圖至第15B圖,在時間T1之前(輸出級電路輸出階段),切換電路1001中的切換開關SWT導通而輸出級電路OP1-OP6輸出相對應極性的電壓至輸出通道CH1-CH6。說明而言,輸出通道CH1、CH4、CH5輸出正極性之電壓而輸出通道CH2、CH3、CH6輸出負極性之電壓。電荷共享電路1202、1204為關斷,即其中的開關為關斷。
接著,在時間T1到T2中間(電荷共享階段,HI-Z),電荷共享電路1202的開關SP4、SP5以及電荷共享電路1201中的SP3中的至少一者之閘極訊號反轉使之導通,以提供耦接在該開關兩端之輸出通道的電荷共享。舉例而言,在一些實施例中,需要輸出通道CH1、CH4與CH5之間的電荷共享,則開關SP3至SP5皆導通。
相似地,在時間T1到T2中間,電荷共享電路1204的開關SN4、SN5以及電荷共享電路1203中的開關SN3至少一者之閘極訊號反轉使之導通,以提供耦接在該開關兩端之輸出通道的電荷共享。舉例而言,在一些實施例中,需要輸出通道CH2、CH3與CH6之間的電荷共享,則開關SN3-SN5皆導通。
而在時間T2之後,驅動電路1200重新切換至輸出級電路輸出階段。
請參照第16A圖至第16B圖。第16A圖為根據一實施例之相對應於第12圖之驅動電路1200的示意圖。第16B圖為根據一實施例對應如第16A圖之驅動電路1200中控制訊號的示意圖。第16A圖至第16B圖中的實施例對應極性控制訊號POL具有低邏輯值以及輸出極性反轉訊號SQINV具有高邏輯值的模式D,如表二所示。
在一些實施例中,在模式D中,電荷共享電路1201-1204、1205及1207中的部分為關斷,換句話說,電荷共享電路1201-1204、1205及1207中的部份開關為關斷(PMOS之閘極訊號為高邏輯值(H)及NMOS之閘極訊號為低電位(L),如第16B圖所示)。同時,在一些實施例中,電荷共享電路1205、1207中之開關彼此耦接的節點具有作為保護電壓的半壓電壓VDDAH,以保護其中的開關避免經歷不預期的跨壓。
此外,在模式D中,切換開關SB1、SB4、SB6、SB7、SB9、SB12皆保持關斷;切換開關SB2、SB3、SB5、SB8、SB10、SB11皆保持導通。
繼續參照第16A圖至第16B圖,在時間T1之前(輸出級電路輸出階段),切換電路1001中的切換開關SWT導通而輸出級電路OP1-OP6輸出相對應極性的電壓至輸出通道CH1-CH6。說明而言,輸出通道CH1、CH4、CH5輸出負極性之電壓而輸出通道CH2、CH3、CH6輸出正極性之電壓。電荷共享電路1206、1208為關斷,即其中的開關為關斷。
接著,在時間T1到T2中間(電荷共享階段,HI-Z),電荷共享電路1206的開關SN9、SN10以及電荷共享電路1205中的開關SN8中的至少一者之閘極訊號反轉使之導通,以提供耦接在該開關兩端之輸出通道的電荷共享。舉例而言,在一些實施例中,需要輸出通道CH1、CH4與CH5之間的電荷共享,則開關SN8至SN10皆導通。
相似地,在時間T1到T2中間,電荷共享電路1208的開關SP9、SP10以及電荷共享電路1207中的開關SP8至少一者之閘極訊號反轉使之導通,以提供耦接在該開關兩端之輸出通道的電荷共享。舉例而言,在一些實施例中,需要輸出通道CH3與CH6之間的電荷共享,則開關SP10導通、開關SP8-SP9關斷。
而在時間T2之後,驅動電路1200重新切換至輸出級電路輸出階段。
透過上述本案提供的配置,驅動電路1000、1200可靈活地選擇需要電荷共用的輸出通道,提升驅動電路操作上的彈性並進一步降低功耗。
綜合以上所述,本案提出的驅動電路利用電荷共享路徑的相關配置降低輸出通道在電荷共享時的功耗,同時提供選擇需電荷共享的輸出通道的配置,如此降低電路功耗更提升操作速度,改進驅動電路效能。
雖然已經通過示例並且根據實施例描述了本案,但是應當理解,本案的一實施例不限於此。在不脫離本案的一實施例的精神和範圍的情況下,本領域技術人員可以在本文中進行各種改變,替換和變更。鑒於前述內容,本案的一實施例旨在涵蓋落入本案所附權利要求範圍內之對本案的相關修改和相關變化。
100,200,400,1000,1200:驅動電路
101,103,401,1001-1003:切換電路
102,104,402-405,1010,1020,1201-1208:電荷共享電路
111-114:電荷共享路徑
121,123,124,126,131,133,134,136,SP1,SP3,SP5,SP7,SN1,SN3,SN5,SN7,SC1-SC8,P1,P3-P4,B1-B6,NH1-NH3,PH1-PH3,C1-C2,SW1-SW5,SWT,SN1-SN10,SP1-SP10:開關
122,125,132,135,SP2,SP4,SP6,SP8,SN2,SN4,SN6,SN8,SB1-SB12:切換開關
220,201-204:控制電路
IN1,IN2:輸入端點
CO:輸出端點
VP1-VP4:訊號
VN1-VN4:訊號
OP1-OP6:輸出級電路
CH1-CH6:輸出通道
OUT1-OUT4:輸出通道
VDDAH:半壓電壓
VPH,VPL,VNL,VNH:電壓
T0-T4:時間
H:高電位
L:低電位
本案的一實施例之態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意,根據行業中之標準慣例,各種特徵未按比例繪製。實際上,各種特徵之尺寸可為了論述清楚經任意地增大或減小。
第1圖為根據一實施例之驅動電路的示意圖。
第2圖為根據一實施例之驅動電路的示意圖。
第3圖根據一實施例繪示驅動電路之輸出訊號的波形圖。
第4A圖為根據一實施例之驅動電路的示意圖。
第4B圖至第4C圖為根據一實施例對應如第4A圖之驅動電路中控制訊號的示意圖。
第5A圖為根據一實施例之驅動電路的示意圖。
第5B圖至第5C圖為根據一實施例對應如第5A圖之驅動電路中控制訊號的示意圖。
第6A圖為根據一實施例之驅動電路的示意圖。
第6B圖至第6C圖為根據一實施例對應如第6A圖之驅動電路中控制訊號的示意圖。
第7A圖為根據一實施例之驅動電路的示意圖。
第7B圖至第7C圖為根據一實施例對應如第7A圖之驅動電路中控制訊號的示意圖。
第8圖為根據一實施例之驅動電路的示意圖。
第9A圖至第9B圖為根據一實施例對應如第8圖之驅動電路中控制訊號的示意圖。
第10A圖為根據一實施例之驅動電路的示意圖。
第10B圖為根據一實施例對應如第10A圖之驅動電路的示意圖。
第11圖為根據一實施例之驅動電路的示意圖。
第12圖為根據一實施例之驅動電路的示意圖。
第13A圖為根據一實施例之驅動電路的示意圖。
第13B圖為根據一實施例對應如第13A圖之驅動電路中控制訊號的示意圖。
第14A圖為根據一實施例之驅動電路的示意圖。
第14B圖為根據一實施例對應如第14A圖之驅動電路中控制訊號的示意圖。
第15A圖為根據一實施例之驅動電路的示意圖。
第15B圖為根據一實施例對應如第15A圖之驅動電路中控制訊號的示意圖。
第16A圖為根據一實施例之驅動電路的示意圖。
第16B圖為根據一實施例對應如第16A圖之驅動電路中控制訊號的示意圖。
100:驅動電路
101:切換電路
102:電荷共享電路
111,113:電荷共享路徑
121,123,124,126:開關
122,125:切換開關
OP1,OP3:輸出級電路
OUT1,OUT3:輸出通道
VDDAH:半壓電壓
VPH,VPL:電壓
Claims (9)
- 一種驅動電路,包含:一第一輸出級電路和一第二輸出級電路,其中該第一輸出級電路用以輸出一第一極性的一第一電壓,以及該第二輸出級電路用以輸出不同於該第一電壓的該第一極性的一第二電壓;一第一開關,具有自該第一輸出級電路接收該第一電壓的一第一端,以及透過一切換電路耦接至一第一輸出通道的一第二端;一第二開關,具有自該第二輸出級電路接收該第二電壓的一第一端,以及透過該切換電路耦接至一第二輸出通道的一第二端;以及一第一電荷共享電路,具有一第一端與該第一輸出通道耦接,以及一第二端與該第二輸出通道耦接,其中該第一電荷共享電路用以導通以提供該第一輸出通道與該第二輸出通道的電荷共享。
- 如請求項1所述之驅動電路,其中該第一電荷共享電路關斷時,該第一開關用以提供該第一電壓至該第一輸出通道,以及該第二開關用以提供該第二電壓至該第二輸出通道。
- 如請求項1所述之驅動電路,其中當該第一電荷共享電路導通時,該第一開關與該第二開關關斷。
- 如請求項1所述之驅動電路,更包含:一第三輸出級電路和一第四輸出級電路,其中該第三輸出級電路用以輸出一第二極性的一第三電壓,以及該第四輸出級電路用以輸出不同於該第三電壓的該第二極性的一第四電壓,其中該第二極性不同於該第一極性;一第三開關,具有自該第三輸出級電路接收該第三電壓的一第一端,以及透過該切換電路耦接一第三輸出通道的一第二端;一第四開關,具有自該第四輸出級電路接收該第四電壓的一第一端,以及透過該切換電路耦接一第四輸出通道的一第二端;以及一第二電荷共享電路,具有一第一端與該第三輸出通道耦接,以及一第二端與該第四輸出通道耦接,其中該第四電荷共享電路用以導通以提供該第三輸出通道與該第四輸出通道的電荷共享。
- 如請求項4所述之驅動電路,其中該第一極性是相應於一第一工作電壓區間,以及該第二極性是相應於低於該第一工作電壓區間的一第二工作電壓區間。
- 如請求項4所述之驅動電路,更包含:一第三電荷共享電路,具有一第一端與該第一輸出通道耦接,以及一第二端與該第四輸出通道耦接;以及 一第四電荷共享電路,具有一第一端與該第二輸出通道耦接,以及一第二端與該第三輸出通道耦接;其中該切換電路包含:一第一切換開關,具有自該第二輸出級電路接收該第二電壓的一第一端,以及耦接該第四輸出通道的一第二端,其中該第一切換開關用以提供該第二電壓至該第四輸出通道;以及一第二切換開關,具有自該第四輸出級電路接收該第四電壓的一第一端,以及耦接該第二輸出通道的一第二端,其中該第二切換開關用以提供該第四電壓至該第二輸出通道。
- 如請求項6所述之驅動電路,其中該第三電荷共享電路用以導通以提供該第一輸出通道與該第四輸出通道的電荷共享,以及該第四電荷共享電路用以導通以提供該第二輸出通道與該第三輸出通道的電荷共享。
- 如請求項6所述之驅動電路,其中當該第一電荷共享電路與該第二電荷共享電路關斷時,該第一電荷共享電路包含:一第五開關,耦接該第一輸出通道;以及一第六開關,耦接該第二輸出通道,並與該第一開關耦接在一節點, 其中該節點具有一保護電壓,該保護電壓對應於該第一電壓與該第四電壓之和的一半。
- 如請求項4所述之驅動電路,其中該第一輸出通道與該第二輸出通道對應於該驅動電路的奇數號輸出通道,以及該第三輸出通道與該第四輸出通道對應於該驅動電路的偶數號輸出通道。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111117535A TWI815438B (zh) | 2022-05-10 | 2022-05-10 | 驅動電路 |
US18/063,063 US20230370051A1 (en) | 2022-05-10 | 2022-12-07 | Driving circuit |
CN202211599982.1A CN117040502A (zh) | 2022-05-10 | 2022-12-12 | 驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111117535A TWI815438B (zh) | 2022-05-10 | 2022-05-10 | 驅動電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI815438B true TWI815438B (zh) | 2023-09-11 |
TW202345125A TW202345125A (zh) | 2023-11-16 |
Family
ID=88630491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111117535A TWI815438B (zh) | 2022-05-10 | 2022-05-10 | 驅動電路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230370051A1 (zh) |
CN (1) | CN117040502A (zh) |
TW (1) | TWI815438B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201517007A (zh) * | 2013-10-18 | 2015-05-01 | Au Optronics Corp | 電荷分享控制方法及顯示面板 |
CN108198538A (zh) * | 2018-01-05 | 2018-06-22 | 京东方科技集团股份有限公司 | 显示装置及其驱动方法、驱动装置、显示基板 |
US20190079326A1 (en) * | 2017-09-08 | 2019-03-14 | Boe Technology Group Co., Ltd. | Array substrate, method for controlling the same, display panel, and display device |
CN109903714A (zh) * | 2019-03-28 | 2019-06-18 | 京东方科技集团股份有限公司 | 一种显示装置及其驱动方法 |
CN112017613A (zh) * | 2020-09-28 | 2020-12-01 | 北京奕斯伟计算技术有限公司 | 电荷共享电路、方法、显示驱动模组和显示装置 |
-
2022
- 2022-05-10 TW TW111117535A patent/TWI815438B/zh active
- 2022-12-07 US US18/063,063 patent/US20230370051A1/en active Pending
- 2022-12-12 CN CN202211599982.1A patent/CN117040502A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201517007A (zh) * | 2013-10-18 | 2015-05-01 | Au Optronics Corp | 電荷分享控制方法及顯示面板 |
US20190079326A1 (en) * | 2017-09-08 | 2019-03-14 | Boe Technology Group Co., Ltd. | Array substrate, method for controlling the same, display panel, and display device |
CN108198538A (zh) * | 2018-01-05 | 2018-06-22 | 京东方科技集团股份有限公司 | 显示装置及其驱动方法、驱动装置、显示基板 |
CN109903714A (zh) * | 2019-03-28 | 2019-06-18 | 京东方科技集团股份有限公司 | 一种显示装置及其驱动方法 |
CN112017613A (zh) * | 2020-09-28 | 2020-12-01 | 北京奕斯伟计算技术有限公司 | 电荷共享电路、方法、显示驱动模组和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
TW202345125A (zh) | 2023-11-16 |
CN117040502A (zh) | 2023-11-10 |
US20230370051A1 (en) | 2023-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5650742A (en) | Voltage-level shifter | |
JP5190722B2 (ja) | ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置 | |
US7449917B2 (en) | Level shifting circuit for semiconductor device | |
TWI636444B (zh) | 數位類比轉換器及其源極驅動器 | |
US20140313174A1 (en) | Shift register, scan signal line driver circuit, display panel and display device | |
US20100231259A1 (en) | Logic circuit capable of level shifting | |
US20140104088A1 (en) | Differential switch drive circuit and current steering digital-to-analog converter | |
TWI815438B (zh) | 驅動電路 | |
US8368671B2 (en) | Display device driving circuit with independently adjustable power supply voltage for buffers | |
TW202345127A (zh) | 驅動電路 | |
US8203545B2 (en) | Display driving circuit | |
US7564392B2 (en) | Decoder circuit | |
JP2008544714A (ja) | 低電圧vccを供給される差動トランジスタ対電流スイッチ | |
CN210925502U (zh) | 移位寄存器单元、栅极驱动电路和显示设备 | |
JP3763432B2 (ja) | 半導体装置 | |
JPWO2017183275A1 (ja) | 半導体集積回路 | |
TW201601460A (zh) | 電流限制準位調整電路 | |
CN111599299B (zh) | 电平转换电路、显示面板 | |
US8830101B1 (en) | Single phase clock D/A converter with built-in data combiner | |
JP5417470B2 (ja) | ダイナミックコンパレータのためのオフセット電圧補正回路とそれを用いたダイナミックコンパレータ回路 | |
JP5059580B2 (ja) | 終端回路 | |
JPH09321603A (ja) | 多電源半導体集積回路 | |
JP5021501B2 (ja) | 出力ドライバ回路 | |
JPS61117785A (ja) | 半導体集積回路装置 | |
JP2775999B2 (ja) | 磁気ディスク装置のライトプリシフト回路 |