TWI814534B - 像素佈局結構和電致發光顯示器 - Google Patents

像素佈局結構和電致發光顯示器 Download PDF

Info

Publication number
TWI814534B
TWI814534B TW111130369A TW111130369A TWI814534B TW I814534 B TWI814534 B TW I814534B TW 111130369 A TW111130369 A TW 111130369A TW 111130369 A TW111130369 A TW 111130369A TW I814534 B TWI814534 B TW I814534B
Authority
TW
Taiwan
Prior art keywords
voltage
low
type
area
boundary
Prior art date
Application number
TW111130369A
Other languages
English (en)
Other versions
TW202408048A (zh
Inventor
鄭士嵩
洪森全
Original Assignee
超炫科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 超炫科技股份有限公司 filed Critical 超炫科技股份有限公司
Priority to TW111130369A priority Critical patent/TWI814534B/zh
Priority to US18/230,324 priority patent/US20240057381A1/en
Priority to CN202311012380.6A priority patent/CN117198223A/zh
Application granted granted Critical
Publication of TWI814534B publication Critical patent/TWI814534B/zh
Publication of TW202408048A publication Critical patent/TW202408048A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

本申請實施例提供一種像素佈局結構和電致發光顯示器，其中電致發光顯示器內至少存在一像素單元包括此像素佈局結構。像素佈局結構包括高壓元件區、低壓元件區和過渡區。其中，高壓元件區的一第一型高壓電晶體和過渡區的一電容共用一第二型井接觸區，並且低壓元件區的一第二型低壓電晶體包括耦接於一中間電壓端的一第一型井接觸區。通過此配置方式，調整各元件的運作電壓，使像素電路可以在有限的子像素佈局面積內正常運作，並解決像素密度無法提升的問題。

Description

像素佈局結構和電致發光顯示器
本申請係關於一種像素佈局；特別關於一種適用於電致發光顯示器的像素佈局結構。
電致發光(Electroluminescence)顯示器使用發光二極體(Light Emitting Diode,LED)或有機發光二極體(Organic Light Emitting Diode,OLED)做為發光器件，現今已廣泛應用在消費級和工業級領域，其中顯示畫質的提升是顯示器技術開發的一個重要且持續性的目標。無論顯示器的驅動基底為傳統顯示器採用的薄膜電晶體(Thin Film Transistor,TFT)工藝或微顯示器(micro Display)採用的互補式金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor,CMOS)工藝，其中最重要的關注點之一在於像素密度(pixels per inch,PPI)的規格。
雖然CMOS工藝可以大幅提升像素密度的規格，但是目前在奈米製程節點(nano technology node)或先進製程節點(advanced technology node)下所製作的顯示器中，用於組成像素電路的元件受限於製程及設計規範(design rule)，無法將高壓元件與低壓元件放置在有限的子像素佈局面積內，導致這些顯示器的像素密度(Pixels Per Inch,PPI)受到限制，無法提 升。
本申請實施例提供一種像素佈局結構和電致發光顯示器，讓高壓元件和底壓元件可以同時放置在有限的子像素佈局面積內，解決了一般顯示器的像素密度受到限制而無法提升的問題。
本申請實施例提供一種像素佈局結構，適用於一像素單元內。像素佈局結構包括一過渡區、一高壓元件區以及一低壓元件區。該過渡區設置有一第二型井接觸區。該第二型井接觸區耦接於一第一電壓端，並且電性設置有一電容。該高壓元件區位於該像素單元內的一側，並且電性設置有一第一型高壓電晶體和一電致發光元件。該第一型高壓電晶體和該電容共用該第二型井接觸區，該電致發光元件分別耦接於該第一型高壓電晶體和一第二電壓端。其中，該第一電壓端和該第二電壓端其中之一具有最高驅動電壓，另一具有最低驅動電壓。該低壓元件區位於該像素單元內遠離該高壓元件區的一側，該過渡區介於該高壓元件區和該低壓元件區之間。該低壓元件區電性設置有一第二型低壓電晶體，且該第二型低壓電晶體包括耦接於一中間電壓端的一第一型井接觸區。其中，該中間電壓端用以提供一中間電壓，該中間電壓介於該最高驅動電壓和該最低驅動電壓之間。
在本申請的一實施例中，該低壓元件區還電性設置有一第一型低壓電晶體，該第一型低壓電晶體和該電容、該第一型高壓電晶體共用該第二型井接觸區。
在本申請的一實施例中，該像素佈局結構還包括一絕緣 層，自該高壓元件區延伸至該低壓元件區，並且在該高壓元件區內具有一第一厚度、在該低壓元件區內具有一第二厚度以及在該過渡區內具有一厚度梯度，該第一厚度大於該第二厚度，該厚度梯度自該高壓元件區的一側朝向該低壓元件區的一側遞減。
在本申請的一實施例中，該電容位於該厚度梯度靠近該高壓元件區的一側、靠近該低壓元件區的一側或位於該厚度梯度上。
在本申請的一實施例中，該像素佈局結構還包括一第一型基板。該第一型基板內具有一第二型井，該第二型井涵蓋該高壓元件區、該過渡區以及部分的該低壓元件區，該第二型井接觸區位於該第二型井內。
在本申請的一實施例中，該像素佈局結構在一長度方向上具有一第一邊界和一第二邊界，且該第一邊界和該第二邊界之間具有一第一預定距離；以及在一寬度方向上具有一第三邊界和一第四邊界，且該第三邊界和該第四邊界之間具有一第二預定距離，該第一預定距離和該第二預定距離不大於10微米。其中，該高壓元件區沿該第一邊界朝向該第二邊界配置，該低壓元件區沿該第二邊界朝向該第一邊界配置。
本申請實施例還提供一種電致發光顯示器，包括陣列排列的多個像素單元，其中至少一像素單元包括一像素佈局結構。該像素佈局結構包括一高壓元件區、一低壓元件區以及介於該高壓元件區和該低壓元件區之間的一過渡區。該過渡區設置有一第二型井接觸區。該第二型井接觸區耦接於一第一電壓端，並且電性設置有一電容。該高壓元件區位於該像素單元內的一側，並且電性設置有一第一型高壓電晶體和一電致發光元 件。該第一型高壓電晶體和該電容共用該第二型井接觸區，該電致發光元件分別耦接於該第一型高壓電晶體和一第二電壓端。其中，該第一電壓端和該第二電壓端其中之一具有最高驅動電壓，另一具有最低驅動電壓。該低壓元件區位於該像素單元內遠離該高壓元件區的一側，並且電性設置有一第二型低壓電晶體。該第二型低壓電晶體包括耦接於一中間電壓端的一第一型井接觸區，其中該中間電壓端用以提供一中間電壓，其介於該最高驅動電壓和該最低驅動電壓之間。
本申請實施例所提供的像素佈局結構在低壓元件區設置中間電壓端，提供介於像素單元使用到的最高和最低驅動電壓之間的一中間電壓，用以設定第二型低壓電晶體的運作電壓。同時搭配電容和高壓元件共用第二型井接觸區作為主體(body)的配置方式，讓像素佈局結構應用於電致發光顯示器時，高壓元件和低壓元件可以同時配置在有限面積的像素單元或子像素單元中，因此降低了電晶體必須佔有的佈局面積，而更容易實現於等於或小於10微米乘10微米的佈局區域範圍內，使得電致發光顯示器中的像素單元或子像素單元的可配置數量增加，使像素密度獲得具體提升。
1:像素佈局結構
10:基板
110:第二型井
121~125:第一型井接觸區
131~133:第二型井接觸區
20:絕緣層
30:電極層
310~340:電極
b1~b4:邊界
C:電容
d1、d2:預定距離
EL:電致發光元件
G:斜坡結構
HA:高壓元件區
HVT:第一型高壓電晶體
LA:低壓元件區
LVT1:第一型低壓電晶體
LVT2:第二型低壓電晶體
sp:子像素單元
t1、t2:厚度
TA:過渡區
VDD:第一電壓端
VM:中間電壓端
VSS:第二電壓端
在閱讀了下文實施方式以及附隨圖式時，能夠最佳地理解本揭露的多種態樣。應注意到，根據本領域的標準作業習慣，圖中的各種特徵並未依比例繪製。事實上，為了能夠清楚地進行描述，可能會刻意地放大或縮小某些特徵的尺寸。
圖1為本申請實施例的像素佈局結構的平面圖。
圖2a 為本申請實施例的像素佈局結構的剖視圖。
圖2b 為本申請某些實施例的像素佈局結構的剖視圖。
圖3為本申請實施例的像素佈局結構的電路圖。
圖4為圖3的等效電路的電路圖。
為使本申請的目的、技術方案及優點更加清楚明白，以下參照附圖並舉實施例對本申請作進一步詳細說明。當可想見，這些敘述僅為例示，其本意並非用於限制本揭示內容。
本申請所有實施例中採用的電晶體均可以為薄膜電晶體或場效應電晶體(field-effect transistor，FET)或其他特性相同的器件，例如金氧半(metal-oxide-semiconductor,MOS)電晶體。同時，本申請所屬技術領域中具有通常知識者當可理解，電晶體的汲極與源極可互換，其係取決於施加於該處的電壓準位。因此，在實際操作時電晶體除閘極(Gate)之外的第一極可以為汲極(Drain)，第二極可以為源極(Source)；或者，第一極可以為源極，第二極可以為汲極。
又，當可理解，若將一部件描述為與另一部件「連接(connected to)」或「耦接(coupled to)」，則兩者可直接連接或耦接，或兩者間可能出現其他中間(intervening)部件。
請參閱圖1。本申請實施例提供一種像素佈局結構1，適用於電致發光顯示器的像素單元或子像素單元sp中。在以下實施例中，以子像素單元sp作為舉例說明，但並不以此為限。
本申請實施例的像素佈局結構1在一長度方向上具有一第一 邊界b1和一第二邊界b2，且第一邊界b1和第二邊界b2之間具有一第一預定距離d1。同時，像素佈局結構1在一寬度方向上具有一第三邊界b3和一第四邊界b4，且第三邊界b3和第四邊界b4之間具有一第二預定距離d2。其中，第一預定距離d1不大於10微米，且第二預定距離d2等於或小於第一預定距離d1。同時，在像素佈局結構1中具有沿第一邊界b1朝向第二邊界b2配置的一高壓元件區HA，以及沿第二邊界b2朝向第一邊界b1配置的一低壓元件區LA，使高壓元件區HA和低壓元件區LA分別位於像素佈局結構1中距離較遠的相對二側，並且在高壓元件區HA和低壓元件區LA之間具有一過渡區TA。
請參閱圖1至圖3。在本申請實施例中，像素佈局結構1包括一第一型基板10以一絕緣層20。第一型基板10中摻雜有第二型摻雜物而形成一第二型井110，此第二型井110涵蓋高壓元件區HA、過渡區TA和部分的低壓元件區LA。在本申請實施例中是以第一型為P型，第二型為N型作為舉例說明，例如P型基板(P-substrate)和N型井(N-well)，但可以理解的是，在本申請的其他實施例中，第一型和第二型可以互換，並不以本實施例所舉例的為限。
第一型基板10中還配置有多個井接觸區(well contact)，包括第一至第五井接觸區121~125，以及第六至第八井接觸區131~133，其中第一至第五井接觸區121~125為第一型井接觸區，例如P型井接觸區(P-well contact)，第六至第八井接觸區131~133為第二型井接觸區，例如N型井接觸區(N-well contact)。第一井接觸區121和第二井接觸區122在高壓元件區HA間隔配置於第二型井110內。第三井接觸區123和第四井接觸區124在低 壓元件區LA間隔配置於第二型井110內。而第五井接觸區125在低壓元件區LA配置於第一型基板10內，並且耦接於一中間電壓端VM。第六井接觸區131在過渡區TA配置於第二型井110內，並且耦接於一第一電壓端VDD，而第七井接觸區132和第八井接觸區133則在低壓元件區LA間隔配置於第一型基板10內。
絕緣層20設置在第一型基板10上，並且從高壓元件區HA延伸至低壓元件區LA。絕緣層20在高壓元件區HA內具有一第一厚度t1以及在低壓元件區LA內具有一第二厚度t2，其中第一厚度t1大於第二厚度t2，並且在過渡區TA形成厚度自高壓元件區HA的一側朝向低壓元件區LA的一側遞減而具有厚度梯度的斜坡結構G。
此外，在絕緣層20上還配置有電極層30。電極層30包括一第一電極310、一第二電極320、一第三電極330和一第四電極340。其中，第一電極310在高壓元件區HA電性配置於第一井接觸區121和第二井接觸區122之間，用以作為一第一型高壓電晶體HVT的一閘極，並且在第一井接觸區121和第二井接觸區122之間形成有第一型高壓電晶體HVT的一電子通道。第二電極320在過渡區TA電性配置在第二型井110上方，用以作為一電容C的一上電極。第三電極330在低壓元件區LA電性配置在第三井接觸區123和第四井接觸區124之間，用以作為一第一型低壓電晶體LVT1的一閘極，並且在第三井接觸區123和第四井接觸區124之間形成有第一型低壓電晶體LVT1的一電子通道。第四電極340在低壓元件區LA電性配置在第七井接觸區132和第八井接觸區133之間，用以作為一第二型低壓電晶體LVT2的一閘極，並且在第七井接觸區132和第八井接觸區133之間形成有第二型低 壓電晶體LVT2的一電子通道。
因此，在本申請實施例中，像素佈局結構1的高壓元件區HA電性設置有第一型高壓電晶體HVT，低壓元件區LA電性設置有第一型低壓電晶體LVT1以及第二型低壓電晶體LVT2，以及在過渡區TA電性設置有電容C，進而具有如圖3所示的電路架構。雖然在圖3的電路架構中，是以第一型高壓電晶體HVT為P型高壓電晶體，第一型低壓電晶體LVT1為P型低壓電晶體以及第二型低壓電晶體LVT2為N型低壓電晶體作為舉例說明。但是可以理解的是，在本申請的其他實施例中，也可以是以第一型高壓電晶體HVT為N型高壓電晶體，第一型低壓電晶體LVT1為N型低壓電晶體以及第二型低壓電晶體LVT2為P型低壓電晶體的等效電路來實現(如圖4所示)，因此並不以所述實施例為限。
請參閱圖2a至圖3。在本申請實施例中，電容C耦接於第一型高壓電晶體HVT和/或第一型低壓電晶體LVT1，且電容C的設置位置可以是在過渡區TA中位於由絕緣層所形成的斜坡結構G靠近高壓元件區HA的一側(如圖2a所示)，而以大電容的形式配置在像素佈局結構1中，或者是位於斜坡結構G靠近低壓元件區LA的一側(如圖2b所示)或斜坡結構G上，而以小電容的形式配置在像素佈局結構1中。此外，如圖2a所示，在本申請實施例中，在第一型高壓電晶體HVT的上方設置有一電致發光元件EL，其一端耦接於第一型高壓電晶體HVT中的第一井接觸區121或第二井接觸區122，另一端耦接於一第二電壓端VSS，使電致發光元件EL可以在第一型高壓電晶體HVT的驅動下發光。
請參閱圖2a和圖3。在本申請實施例中，第一電壓端VDD 具有一最高驅動電壓，第二電壓端VSS具有一最低驅動電壓，而中間電壓端VM具有介於最高驅動電壓和最低驅動電壓之間的一中間電壓。因此，在這種電容C、第一型高壓電晶體HVT和第一型低壓電晶體LVT1共用本體的架構下，配合第二型低壓電晶體LVT2耦接於中間電壓端VM的配置方式，可以將第二型低壓電晶體LVT2的運作電壓設定在可運行的區間範圍內，使高壓元件與低壓元件同時放置在像素佈局結構中有限的佈局面積內也能正常運作。同時，由於第一型高壓電晶體HVT、第一型低壓電晶體LVT2和電容C共用主體，因此降低了電晶體所佔有的佈局面積，而更容易在有限的像素電路佈局的區域內設置更多的像素單元或子像素單元，使電致發光顯示器中的像素單元或子像素單元的可配置數量增加，進而使電致發光顯示器的整體像素密度大幅提升。
雖然上述實施例是以像素佈局結構1中包括第一型高壓電晶體HVT、電容C、第一型低壓電晶體LVT1和第二型低壓電晶體LVT2的佈局結構作為舉例說明。但是在本申請某些實施例中，也可以是在像素佈局結構1中配置第一型高壓電晶體HVT、電容C和一個或多個第二型低壓電晶體LVT2。例如圖2b所示，在像素佈局結構1的高壓元件區HA電性設置有一第一型高壓電晶體HVT，在過渡區TA電性設置有一電容C以及在低壓元件區LA電性設置有一個或多個第二型低壓電晶體LVT2。其中，當第二型低壓電晶體LVT2為多個時，這些第二型低壓電晶體LVT2共用第五井接觸區125作為其主體。相類似的，在本申請的其他實施例中，也可以是在低電壓區LA設置多個第一型低壓電晶體，並且讓這些第一型低壓電晶體和電容C以及第一型高壓電晶體HVT共用第六井接觸區131作為其主體。透過這種 共用井接觸區作為主體的配置方式，可以進一步降低電晶體在有限的像素電路的佈局區域內所佔用的面積，進而在電致發光顯示器中可以配置更多的像素單元或子像素單元，使整體像素密度獲得提升。
上文概括數個實施例之特徵，使得熟習此項技術者可更好地暸解本揭露之態樣。熟習此項技術者應暸解其等可易於使用本揭露作為設計或修改用於執行本文中介紹之實施例之相同目的及/或達成相同優點之其他製程及結構之基礎。熟習此項技術者亦應暸解此等等效構造不偏離本揭露之精神及範疇，且其等可在本文中作出各種變化、替換及更改，而不脫離本揭露之精神及範疇。
1:像素佈局結構
10:基板
110:第二型井
121~125:第一型井接觸區
131~133:第二型井接觸區
20:絕緣層
30:電極層
310~340:電極
C:電容
EL:電致發光元件
G:斜坡結構
HA:高壓元件區
HVT:第一型高壓電晶體
LA:低壓元件區
LVT1:第一型低壓電晶體
LVT2:第二型低壓電晶體
t1、t2:厚度
TA:過渡區
VDD:第一電壓端
VM:中間電壓端
VSS:第二電壓端

Claims (12)

  1. 一種像素佈局結構，適用於一像素單元內，該像素佈局結構包括：一過渡區，設置有一第二型井接觸區，該第二型井接觸區耦接於一第一電壓端，並且電性設置有一電容；一高壓元件區，位於該像素單元內的一側，電性設置有一第一型高壓電晶體和一電致發光元件，該第一型高壓電晶體和該電容共用該第二型井接觸區，該電致發光元件分別耦接於該第一型高壓電晶體和一第二電壓端，其中該第一電壓端和該第二電壓端其中之一具有最高驅動電壓，另一具有最低驅動電壓；以及一低壓元件區，位於該像素單元內遠離該高壓元件區的一側，該過渡區介於該高壓元件區和該低壓元件區之間，該低壓元件區電性設置有一第二型低壓電晶體，且該第二型低壓電晶體包括耦接於一中間電壓端的一第一型井接觸區，其中該中間電壓端用以提供一中間電壓，該中間電壓介於該最高驅動電壓和該最低驅動電壓之間。
  2. 如請求項1所述的像素佈局結構，該低壓元件區還電性設置有一第一型低壓電晶體，該第一型低壓電晶體和該電容、該第一型高壓電晶體共用該第二型井接觸區。
  3. 如請求項1所述的像素佈局結構，還包括一絕緣層，自該高壓元件區延伸至該低壓元件區，並且在該高壓元件區內具有一第一厚度、在該低壓元件區內具有一第二厚度以及在該過渡區內具有一厚度梯度，該第一厚度大於該第二厚度，該厚度梯度自該高壓元件區的一 側朝向該低壓元件區的一側遞減。
  4. 如請求項3所述的像素佈局結構，其中該電容位於該厚度梯度靠近該高壓元件區的一側、靠近該低壓元件區的一側或位於該厚度梯度上。
  5. 如請求項1所述的像素佈局結構，還包括一第一型基板，該第一型基板內具有一第二型井，該第二型井涵蓋該高壓元件區、該過渡區以及部分的該低壓元件區，該第二型井接觸區位於該第二型井內。
  6. 如請求項1所述的像素佈局結構，在一長度方向上具有一第一邊界和一第二邊界，且該第一邊界和該第二邊界之間具有一第一預定距離，以及在一寬度方向上具有一第三邊界和一第四邊界，且該第三邊界和該第四邊界之間具有一第二預定距離，該第一預定距離和該第二預定距離不大於10微米，其中該高壓元件區沿該第一邊界朝向該第二邊界配置，該低壓元件區沿該第二邊界朝向該第一邊界配置。
  7. 一種電致發光顯示器，包括陣列排列的多個像素單元，該等像素單元至少其中之一包括一像素佈局結構，該像素佈局結構包括：一過渡區，設置有一第二型井接觸區，該第二型井接觸區耦接於一第一電壓端，並且電性設置有一電容；一高壓元件區，位於該像素單元內的一側，電性設置有一第一型高壓電晶體和一電致發光元件，該第一型高壓電晶體和該電容共用該第二型井接觸區，該電致發光元件分別耦接於該第一型高壓電晶體和一第二電壓 端，其中該第一電壓端和該第二電壓端其中之一具有最高驅動電壓，另一具有最低驅動電壓；以及一低壓元件區，位於該像素單元內遠離該高壓元件區的一側，該過渡區介於該高壓元件區和該低壓元件區之間，該低壓元件區電性設置有一第二型低壓電晶體，且該第二型低壓電晶體包括耦接於一中間電壓端的一第一型井接觸區，其中該中間電壓端用以提供一中間電壓，該中間電壓介於該最高驅動電壓和該最低驅動電壓之間。
  8. 如請求項7所述的電致發光顯示器，該低壓元件區還電性設置有一第一型低壓電晶體，該第一型低壓電晶體和該電容、該第一型高壓電晶體共用該第二型井接觸區。
  9. 如請求項8所述的電致發光顯示器，還包括一絕緣層，自該高壓元件區延伸至該低壓元件區，並且在該高壓元件區內具有一第一厚度、在該低壓元件區內具有一第二厚度以及在該過渡區內具有一厚度梯度，該第一厚度大於該第二厚度，該厚度梯度自該高壓元件區的一側朝向該低壓元件區的一側遞減。
  10. 如請求項9所述的電致發光顯示器，其中該電容位於該厚度梯度靠近該高壓元件區的一側、靠近該低壓元件區的一側或位於該厚度梯度上。
  11. 如請求項7所述的電致發光顯示器，還包括一第一型基板，該第一型基板內具有一第二型井，該第二型井涵蓋該高壓元件區、該過渡區以及部分的該低壓元件區，該第二型井接觸區位於該第二型井內。
  12. 如請求項7所述的電致發光顯示器，其中該像素佈局結構在一長度方向上具有一第一邊界和一第二邊界，且該第一邊界和該第二邊界之間具有一第一預定距離，以及在一寬度方向上具有一第三邊界和一第四邊界，且該第三邊界和該第四邊界之間具有一第二預定距離，該第一預定距離和該第二預定距離不大於10微米，其中該高壓元件區沿該第一邊界朝向該第二邊界配置，該低壓元件區沿該第二邊界朝向該第一邊界配置。
TW111130369A 2022-08-12 2022-08-12 像素佈局結構和電致發光顯示器 TWI814534B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111130369A TWI814534B (zh) 2022-08-12 2022-08-12 像素佈局結構和電致發光顯示器
US18/230,324 US20240057381A1 (en) 2022-08-12 2023-08-04 Structure of pixel layout and electroluminescent display
CN202311012380.6A CN117198223A (zh) 2022-08-12 2023-08-11 像素布局结构和电致发光显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111130369A TWI814534B (zh) 2022-08-12 2022-08-12 像素佈局結構和電致發光顯示器

Publications (2)

Publication Number Publication Date
TWI814534B true TWI814534B (zh) 2023-09-01
TW202408048A TW202408048A (zh) 2024-02-16

Family

ID=88965975

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130369A TWI814534B (zh) 2022-08-12 2022-08-12 像素佈局結構和電致發光顯示器

Country Status (3)

Country Link
US (1) US20240057381A1 (zh)
CN (1) CN117198223A (zh)
TW (1) TWI814534B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201530754A (zh) * 2014-01-22 2015-08-01 Seiko Epson Corp 發光裝置及電子機器
TW201714296A (zh) * 2015-09-18 2017-04-16 鴻海精密工業股份有限公司 陣列基板、顯示裝置及陣列基板的製備方法
US20180151114A1 (en) * 2016-11-30 2018-05-31 Lg Display Co., Ltd. Transistor assembly, and organic light emitting display panel and organic light emitting display device including the same
US20210183982A1 (en) * 2019-08-23 2021-06-17 Boe Technology Group Co., Ltd. Display device and manufacturing method thereof
CN113544763A (zh) * 2020-01-28 2021-10-22 Oled沃克斯有限责任公司 具有保护电路的oled显示器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201530754A (zh) * 2014-01-22 2015-08-01 Seiko Epson Corp 發光裝置及電子機器
TW201714296A (zh) * 2015-09-18 2017-04-16 鴻海精密工業股份有限公司 陣列基板、顯示裝置及陣列基板的製備方法
US20180151114A1 (en) * 2016-11-30 2018-05-31 Lg Display Co., Ltd. Transistor assembly, and organic light emitting display panel and organic light emitting display device including the same
US20210183982A1 (en) * 2019-08-23 2021-06-17 Boe Technology Group Co., Ltd. Display device and manufacturing method thereof
CN113544763A (zh) * 2020-01-28 2021-10-22 Oled沃克斯有限责任公司 具有保护电路的oled显示器

Also Published As

Publication number Publication date
TW202408048A (zh) 2024-02-16
US20240057381A1 (en) 2024-02-15
CN117198223A (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
US20220285458A1 (en) Display panel, method for manufacturing the same and display device
US11968862B2 (en) Display substrate and display device
US9406705B2 (en) Display backplane having multiple types of thin-film-transistors
US20160293586A1 (en) Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
CN102034873B (zh) 薄膜晶体管和制造薄膜晶体管的方法
KR20120062789A (ko) 캐스캐이딩된 ｏｌｅｄ 구조를 가진 ａｍｏｌｅｄ
WO2020238288A1 (zh) 阵列基板及其制备方法、显示装置
CN101431053B (zh) 电致发光元件形成方法
WO2017024658A1 (zh) 有机发光显示器及其制造方法
US11923400B2 (en) Display apparatus
TWI613709B (zh) 半導體元件結構及其製造方法與應用其之畫素結構
KR100884463B1 (ko) 발광 표시 장치 및 그의 제조 방법
US6635504B2 (en) Method of manufacturing organic EL display
CN114766064B (zh) 显示面板和显示装置
TWI814534B (zh) 像素佈局結構和電致發光顯示器
CN100573956C (zh) 有机薄膜晶体管及其制造方法和包括其的平板显示器
EP3806151A1 (en) Thin-film transistor architecture for high resolution displays
KR100603334B1 (ko) 능동형 유기 ｅｌ 픽셀
WO2022052229A1 (zh) 像素电路、显示基板和显示装置
KR100543011B1 (ko) 박막트랜지스터 및 그를 이용한 유기전계발광표시장치
KR102512014B1 (ko) 표시 장치
US20230097246A1 (en) Display panel and method of manufacturing thereof
TW202002305A (zh) 半導體基板、陣列基板、逆變器電路及開關電路
US20230093906A1 (en) Display panel and display apparatus
WO2023070242A1 (zh) 显示基板、显示装置