TWI812762B - 處理被處理體之方法、處理裝置及處理系統 - Google Patents

處理被處理體之方法、處理裝置及處理系統 Download PDF

Info

Publication number
TWI812762B
TWI812762B TW108126095A TW108126095A TWI812762B TW I812762 B TWI812762 B TW I812762B TW 108126095 A TW108126095 A TW 108126095A TW 108126095 A TW108126095 A TW 108126095A TW I812762 B TWI812762 B TW I812762B
Authority
TW
Taiwan
Prior art keywords
film
layer
processed
processing
etching
Prior art date
Application number
TW108126095A
Other languages
English (en)
Other versions
TW202013499A (zh
Inventor
久保卓也
康松潤
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202013499A publication Critical patent/TW202013499A/zh
Application granted granted Critical
Publication of TWI812762B publication Critical patent/TWI812762B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3476—Testing and control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Multi-Process Working Machines And Systems (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明提供一種提高蝕刻之加工精度之技術。 於一例示之實施形態中，提供一種處理被處理體之方法。被處理體具備被蝕刻層及遮罩。遮罩設置於被蝕刻層之第1表面上。該方法具備第1步驟、第2步驟、及第3步驟。第1步驟係於遮罩之第2表面形成第1膜。第2步驟係藉由對被蝕刻層之第1表面進行蝕刻，而於第1膜上形成具有被蝕刻層之材料之第2膜。第3步驟係藉由使第2步驟後之被處理體暴露於處理氣體之電漿中，而去除第1膜及第2膜。第1膜具有電極材料。處理氣體含有氧。

Description

處理被處理體之方法、處理裝置及處理系統
本發明之例示之實施形態係關於一種處理被處理體之方法、處理裝置及處理系統。
於專利文獻1中揭示有電漿處理方法及電漿處理裝置之技術。專利文獻1中所揭示之技術係如下方法：利用遮罩，對依次積層包含難蝕刻材質之導電體之第1層、包含絕緣體之第2層及包含導電體之第3層而成之積層體之各層實施電漿蝕刻處理。 [先行技術文獻] [專利文獻]
[專利文獻1]日本專利特開2004-247584號公報
[發明所欲解決之問題]
本發明提供一種提高蝕刻之加工精度之技術。 [解決問題之技術手段]
於一例示之實施形態中，提供一種處理被處理體之方法。被處理體具備被蝕刻層及遮罩。遮罩設置於被蝕刻層之第1表面上。該方法具備第1步驟、第2步驟、及第3步驟。第1步驟係於遮罩之第2表面形成第1膜。第2步驟係藉由對被蝕刻層之第1表面進行蝕刻，而於第1膜上形成具有被蝕刻層之材料之第2膜。第3步驟係藉由使第2步驟後之被處理體暴露於處理氣體之電漿中，而去除第1膜及第2膜。第1膜具有電極材料。處理氣體含有氧。 [發明之效果]
根據本發明，能夠提高蝕刻之加工精度。
以下，對各種例示之實施形態進行說明。於一例示之實施形態中，提供一種處理被處理體之方法。被處理體具備被蝕刻層及遮罩。遮罩設置於被蝕刻層之第1表面上。該方法具備第1步驟、第2步驟、及第3步驟。第1步驟係於遮罩之第2表面形成第1膜。第2步驟係藉由對被蝕刻層之第1表面進行蝕刻，而於第1膜上形成具有被蝕刻層之材料之第2膜。第3步驟係藉由使第2步驟後之被處理體暴露於處理氣體之電漿中，而去除第1膜及第2膜。第1膜具有電極材料。處理氣體含有氧。
根據上述例示之實施形態，藉由被處理體暴露於含氧之處理氣體之電漿中，能夠較佳地將電極材料之第1膜與堆積於第1膜上且具有被蝕刻層之材料之第2膜一同自遮罩之第2表面剝離。因此，能夠於被蝕刻層之蝕刻中充分地維持遮罩殘留膜，並充分地抑制遮罩形狀之CD(Critical Dimension，臨界尺寸)之變化。因此，可避免如下情況：包含被蝕刻層之材料之膜藉由被蝕刻層之蝕刻形成於遮罩之第2表面上，導致微細之蝕刻加工變得困難。
於一例示之實施形態中，被蝕刻層具備電極材料層，電極材料層於第1表面上延伸。第1步驟對電極材料層進行蝕刻，藉由電極材料層之材料之濺鍍形成第1膜。如此，可考慮電極材料層於被蝕刻層之第1表面上延伸之情形。於此情形時，藉由被蝕刻層之蝕刻進行電極材料之第1膜之形成，被蝕刻層之蝕刻與第1膜之形成於第1步驟中一同進行。因此，能夠實現處理之簡化。
於一例示之實施形態中，第1步驟藉由化學蒸鍍或物理蒸鍍形成第1膜。如此，第1膜能夠藉由利用化學蒸鍍或物理蒸鍍所進行之成膜處理形成，因此能夠較靈活地調整第1膜形成之時機。
於一例示之實施形態中，反覆執行第1步驟、第2步驟、及第3步驟之一連串步驟。因此，能夠更顯著地實現維持遮罩殘留膜、及抑制遮罩形狀之CD之變化。
於一例示之實施形態中，被蝕刻層包含磁穿隧接面區域。磁穿隧接面區域具有難揮發性材料，可對如此具有難揮發性材料之磁穿隧接面區域之被蝕刻層使用上述例示之實施形態。
於一例示之實施形態中，第1膜具有釕或碳之電極材料。如此，因能夠於第1膜之電極材料中使用釕或碳之電極材料，故可較容易地進行第1膜之形成。
於一例示之實施形態中，提供一種處理被處理體之處理裝置。控制裝置具備：處理容器，其收容被處理體；及控制部，其控制處理裝置。控制部具備第1膜形成部、第2膜形成部、及膜去除部。第1膜形成部於收容於處理容器內之被處理體具備被蝕刻層及遮罩，且遮罩設置於被蝕刻層之第1表面上之情形時，於遮罩之第2表面形成具有電極材料之第1膜。第2膜形成部藉由於利用第1膜形成部形成第1膜後對被蝕刻層之第1表面進行蝕刻，於第1膜上形成具有被蝕刻層之材料之第2膜。膜去除部使利用第2膜形成部形成有第2膜之被處理體暴露於含氧之處理氣體之電漿中，藉此去除第1膜及第2膜。
根據上述例示之實施形態，藉由被處理體暴露於含氧之處理氣體之電漿中，能夠較佳地將電極材料之第1膜與堆積於第1膜上且具有被蝕刻層之材料之第2膜一同自遮罩之第2表面剝離。因此，能夠於被蝕刻層之蝕刻中充分地維持遮罩殘留膜，並充分地抑制遮罩形狀之CD之變化。因此，可避免如下情況：包含被蝕刻層之材料之膜藉由被蝕刻層之蝕刻形成於遮罩之第2表面上，導致微細之蝕刻加工變得困難。
於一例示之實施形態中，第1膜形成部於被蝕刻層具備電極材料層且電極材料層於第1表面上延伸之情形時，對電極材料層進行蝕刻，藉由電極材料層之材料之濺鍍形成第1膜。如此，可考慮電極材料層於被蝕刻層之第1表面上延伸之情形。於此情形時，藉由被蝕刻層之蝕刻進行電極材料之第1膜之形成，被蝕刻層之蝕刻與第1膜之形成藉由第1膜形成部一同進行。因此，能夠實現處理之簡化。
於一例示之實施形態中，提供一種處理被處理體之處理系統。處理系統具備：成膜裝置，其對被處理體進行成膜處理；蝕刻裝置，其對被處理體進行蝕刻處理；及控制部，其控制處理系統。控制部具備第1膜形成部、第2膜形成部、及膜去除部。第1膜形成部於收容於成膜裝置之被處理體具備被蝕刻層及遮罩，且遮罩設置於被蝕刻層之第1表面上之情形時，於遮罩之第2表面形成具有電極材料之第1膜。第2膜形成部藉由於利用第1膜形成部形成第1膜後將被處理體移送至蝕刻裝置，並對被蝕刻層之第1表面進行蝕刻，於第1膜上形成具有被蝕刻層之材料之第2膜。膜去除部使利用第2膜形成部形成有第2膜之被處理體暴露於含氧之處理氣體之電漿中，而去除第1膜及第2膜。
根據上述例示之實施形態，藉由被處理體暴露於含氧之處理氣體之電漿中，能夠較佳地將電極材料之第1膜與堆積於第1膜上且具有被蝕刻層之材料之第2膜一同自遮罩之第2表面剝離。因此，能夠於被蝕刻層之蝕刻中充分地維持遮罩殘留膜，並充分地抑制遮罩形狀之CD之變化。因此，可避免如下情況：包含被蝕刻層之材料之膜藉由被蝕刻層之蝕刻形成於遮罩之第2表面上，導致微細之蝕刻加工變得困難。
於一例示之實施形態中，第1膜形成部藉由化學蒸鍍或物理蒸鍍形成第1膜。如此，第1膜藉由利用化學蒸鍍或物理蒸鍍所進行之成膜處理形成，因此能夠較靈活地調整第1膜形成之時機。
以下，參照圖式，詳細地對各種例示之實施形態進行說明。再者，於各圖式中對相同或相當之部分添附相同之符號。圖1所示之方法MT係處理被處理體之方法之例示之實施形態。方法MT可藉由圖2所示之處理系統1執行。
首先，參照圖3，對例示之實施形態之處理系統1之構成進行說明。處理系統1可用於執行圖1所示之方法MT。
處理系統1具備載體安裝埠11、大氣搬送室120、加載互鎖模組LLM1、及加載互鎖模組LLM2。處理系統1具備真空搬送室13、處理模組PM1、處理模組PM2、處理模組PM3、及處理模組PM4。
大氣搬送室120與加載互鎖模組LLM1、加載互鎖模組LLM2經由門閥G2維持氣密性並相互連接。加載互鎖模組LLM1、加載互鎖模組LLM2與搬送臂131經由閘閥G3維持氣密性並相互連接。搬送臂131與處理模組PM1～處理模組PM4經由閘閥G4維持氣密性並相互連接。
於載體安裝埠11載置有搬送容器C。載體安裝埠11相當於搬送容器C之搬入埠。搬送容器C收容複數片被處理體W。搬送容器C經由門G1連接於大氣搬送室120。
大氣搬送室120於大氣環境下搬送自搬送容器C取出之被處理體W。於大氣搬送室120內設置有搬送臂121。搬送臂121能夠自如地進行旋轉、伸縮、升降、及向左右之移動。
搬送臂121自搬送容器C取出每片被處理體W，並搬送取出之被處理體W。於大氣搬送室120之側面設置有對準室120a。對準室120a內建有用以進行被處理體W之對位之對準器。
於大氣搬送室120經由門閥G2連接有加載互鎖模組LLM1及加載互鎖模組LLM2之各者。加載互鎖模組LLM1及加載互鎖模組LLM2皆將各自內部之狀態切換為大氣環境與預真空環境而使被處理體W待機。加載互鎖模組LLM1及加載互鎖模組LLM2皆以連接大氣搬送室120與真空搬送室13之間之方式配置。
於加載互鎖模組LLM1及加載互鎖模組LLM2之各者連接有真空泵及泄氣閥。真空泵及泄氣閥將加載互鎖模組LLM1及加載互鎖模組LLM2之各者之內部切換為大氣環境與真空環境。
於加載互鎖模組LLM1及加載互鎖模組LLM2之各者中設置有載置台LS。載置台LS載置被搬入之被處理體W。
於加載互鎖模組LLM1及加載互鎖模組LLM2之各者經由閘閥G3連接有真空搬送室13。真空搬送室13於真空環境下搬送被處理體W。
於真空搬送室13經由閘閥G4連接有處理模組PM1～處理模組PM4。於真空搬送室13連接有用以將真空搬送室13之內部保持於真空環境之未圖示之真空泵。
於真空搬送室13內設置有搬送臂131。搬送臂131能夠自如地進行旋轉及伸縮。搬送臂131於加載互鎖模組LLM1、加載互鎖模組LLM2與處理模組PM1～處理模組PM4之間搬送被處理體W。
處理模組PM1～PM4皆對被處理體W執行製程處理。處理模組PM1～處理模組PM4皆具備收容被處理體W之處理容器PS。製程處理針對收容於處理容器PS內之被處理體W進行。製程處理例如可為蝕刻處理、成膜處理等。
處理模組PM1～處理模組PM4之各者可對被處理體W執行例如相互不同種類之製程處理。
於一實施形態中，例如處理模組PM1可為對配置於處理容器PS內之被處理體W進行成膜處理之成膜裝置之各者。於此情形時，處理模組PM1(成膜裝置)可為圖3所示之電漿處理裝置10。
於一實施形態中，例如處理模組PM2可為對配置於處理容器PS內之被處理體W進行蝕刻處理之蝕刻裝置。於此情形時，處理模組PM2(蝕刻裝置)可為圖3所示之電漿處理裝置10。
處理系統1具備控制部Cnt。控制部Cnt統一控制處理系統1之各部(圖2所示之搬送臂121、處理模組PM1～處理模組PM4等)之動作。
控制部Cnt可物理地構成為包含未圖示之處理器、記憶體、存儲器、通信裝置、匯流排等之電腦裝置。控制部Cnt之處理器具備CPU(Central Processing Unit，中央處理單元)、記憶體等。
處理系統1之各部之動作藉由處理器將儲存於存儲器等之電腦程式(例如執行圖1所示之方法MT之程式)讀入至處理器、記憶體，並執行該電腦程式而實現。
概要地對由如上說明之處理系統1所進行之被處理體W之處理動作進行說明。收容於載體安裝埠11上之搬送容器C之被處理體W由搬送臂121取出，於大氣搬送室120內搬送之中途，於對準室120a中進行定位。於該定位後，被處理體W被交接至加載互鎖模組LLM1、加載互鎖模組LLM2之任一者。
被處理體W被交接至加載互鎖模組LLM1、加載互鎖模組LLM2之任一者後，加載互鎖模組LLM1、加載互鎖模組LLM2各自之內部成為預真空環境。之後，被處理體W由搬送臂131取出，被搬送至真空搬送室13內。之後，被處理體W被搬送至真空搬送室13與處理模組PM1～PM4之間，於處理模組PM1～處理模組PM4內接受製程處理。製程處理後之被處理體W通過與搬入時相反之路徑(對準室120a除外)收容於搬送容器C。
以下，參照圖3，對例示之實施形態之電漿處理裝置10之構成進行說明。電漿處理裝置10可用於執行圖1所示之方法MT。電漿處理裝置10可用於圖2所示之處理系統1之處理模組PM1～處理模組PM4之任一者。
於圖3中概略地表示電漿處理裝置10之縱截面之構造。圖3所示之電漿處理裝置10為電容耦合型電漿處理裝置。
電漿處理裝置10能夠用於執行蝕刻處理及成膜處理。於此情形時，於方法MT包含蝕刻處理及成膜處理之情形時，可藉由一個裝置(電漿處理裝置10)一併執行蝕刻處理及成膜處理。再者，於方法MT包含蝕刻處理及成膜處理之情形時，蝕刻處理及成膜處理可藉由不同之處理裝置執行。
電漿處理裝置10具備處理容器12。處理容器12收容被處理體W。處理容器12具有大致圓筒形狀。處理容器12提供處理容器12之內部空間作為腔室12c。處理容器12例如包含鋁。處理容器12連接於接地電位。
於處理容器12之內壁面，即劃分形成腔室12c之壁面形成有具有耐電漿性之膜。該膜可為藉由陽極氧化處理形成之膜、或陶瓷製之膜。該陶瓷製之膜例如為包含氧化釔之膜。
於處理容器12之側壁12s設置有用以搬送被處理體W之開口12g。開口12g能夠藉由閘閥14開啟及關閉。
於腔室12c內，支持部15自處理容器12之底部向上方延伸。支持部15具有大致圓筒形狀，且具有石英等絕緣材料。
於腔室12c內，設置有載置台16。載置台16以支持搭載於載置台16上之被處理體W之方式構成。
被處理體W如晶圓般具有圓盤形狀。載置台16包含下部電極18及靜電吸盤20。載置台16藉由支持部15支持。
下部電極18包含第1板18a及第2板18b。第1板18a及第2板18b包含鋁等金屬，且具有大致圓盤形狀。第2板18b設置於第1板18a上，並電性連接於第1板18a。
於第2板18b上設置有靜電吸盤20。靜電吸盤20具有絕緣層及內建於該絕緣層內之電極。
於靜電吸盤20之電極經由開關23電性連接有直流電源22。當來自直流電源22之直流電壓被施加至靜電吸盤20之電極時，靜電吸盤20產生靜電力。靜電吸盤20藉由該靜電力將被處理體W吸附於靜電吸盤20，以此保持被處理體W。
於第2板18b之周緣部上，以包圍被處理體W之邊緣與靜電吸盤20之方式配置有聚焦環24。聚焦環24係為了提高電漿處理之均一性而設置。聚焦環24具有根據電漿處理適當選擇之材料，例如具有石英。
載置於靜電吸盤20上之被處理體W可利用向流路18f供給冷媒之冷卻單元及向溫度調節部HT供給電力之加熱器電源HP進行控制。
流路18f設置於第2板18b之內部。自設置於處理容器12之外部之冷卻單元經由配管26a向流路18f供給冷媒。被供給至流路18f之冷媒經由配管26b返回至冷卻單元。如此，以於流路18f內循環之方式向流路18f供給冷媒。能夠藉由利用冷卻單元控制該冷媒之溫度，控制由靜電吸盤20支持之被處理體W之溫度。
溫度調節部HT設置於靜電吸盤20。於溫度調節部HT連接有加熱器電源HP。藉由自加熱器電源HP向溫度調節部HT供給電力，調節靜電吸盤20之溫度，從而調節載置於靜電吸盤20上之被處理體W之溫度。再者，溫度調節部HT亦能夠埋入第2板18b內。
溫度調節部HT中具備未圖示之溫度感測器，該溫度感測器檢測溫度調節部HT之周圍之溫度，並將該檢測結果作為檢測信號輸出至控制部Cnt。藉由溫度感測器檢測之溫度與載置於靜電吸盤20上之被處理體W之溫度相同。
於電漿處理裝置10設置有氣體供給管線28。氣體供給管線28將來自導熱氣體供給機構之導熱氣體，例如He氣體供給至靜電吸盤20之上表面與被處理體W之背面之間。
電漿處理裝置10進而具備上部電極30。上部電極30設置於載置台16之上方，且大致平行於下部電極18地設置。上部電極30與構件32一同封閉處理容器12之上部開口。構件32具有絕緣性。上部電極30經由構件32支持於處理容器12之上部。
上部電極30包含頂板34及支持體36。頂板34面向腔室12c。於頂板34設置有複數個氣體吐出孔34a。頂板34例如具有矽，但並不限定於此，可具有於鋁製之母材之表面設置有耐電漿性之膜之構造。再者，該膜可為陶瓷製之膜。陶瓷製之該膜為藉由陽極氧化處理形成之膜、或包含氧化釔之膜等。
支持體36裝卸自如地支持頂板34。支持體36具有鋁等導電性材料。於支持體36之內部設置有氣體擴散室36a。
複數個氣體孔36b自氣體擴散室36a向下方延伸，複數個氣體孔36b分別連通於複數個氣體吐出孔34a。於支持體36形成有向氣體擴散室36a導入氣體之氣體導入口36c，於氣體導入口36c連接有氣體供給管38。
於氣體供給管38經由閥群42及流量控制器群44連接有氣體源群40。氣體源群40具有複數個氣體源。複數個氣體源至少包含一個以上之稀有氣體之源、烴氣之源、及含氧氣體之源。
作為稀有氣體之源，可包含Ar氣體之源。作為烴氣之源，例如可包含CH4 氣體之源。作為含氧氣體之源，例如可包含O2 氣體之源。
閥群42包含複數個閥。流量控制器群44包含複數個質量流量控制器等流量控制器。氣體源群40之複數個氣體源分別經由閥群42相對應之閥與流量控制器群44相對應之流量控制器連接於氣體供給管38。
電漿處理裝置10能夠以分別經調整之流量向腔室12c供給來自氣體源群40之複數個氣體源中選擇之一個以上氣體源之氣體。
腔室12c內，於支持部15與處理容器12之側壁12s之間設置有擋板48。擋板48例如具有於鋁製之母材被覆有氧化釔等陶瓷之構成。於擋板48形成有複數個貫通孔。
於擋板48之下方，排氣管52連接於處理容器12之底部。於排氣管52連接有排氣裝置50。排氣裝置50具有壓力控制器及渦輪分子泵等真空泵，能夠使腔室12c減壓。
電漿處理裝置10具備第1高頻電源62。第1高頻電源62係產生電漿生成用第1高頻之電源，產生具有27～100[MHz]之範圍內之頻率，例如60[MHz]之頻率之高頻。第1高頻電源62經由整合器63連接於上部電極30。
整合器63具有用以整合第1高頻電源62之輸出阻抗與負載側(上部電極30側)之輸入阻抗之電路。再者，第1高頻電源62亦可經由整合器63連接於下部電極18。於第1高頻電源62連接於下部電極18之情形時，上部電極30連接於接地電位。
電漿處理裝置10具備第2高頻電源64。第2高頻電源64係產生用以將離子吸引至被處理體W之偏壓用第2高頻之電源。第2高頻之頻率低於第1高頻之頻率。
第2高頻之頻率係400[kHz]～13.56[MHz]之範圍內之頻率，例如為400[kHz]。第2高頻電源64經由整合器65連接於下部電極18。
整合器65具有用以整合第2高頻電源64之輸出阻抗與負載側(下部電極18側)之輸入阻抗之電路。
電漿處理裝置10之控制部Cnt與處理系統1之控制部Cnt相同。於電漿處理裝置10為處理系統1之處理模組PM1～處理模組PM4之任一者之情形時，處理系統1之控制部Cnt作為電漿處理裝置10之控制部Cnt發揮作用。
其次，返回至圖1，對方法MT進行說明。以下，參照圖4、圖5、圖6。圖1所示之方法MT可於被處理體W具備圖5之(a)部分所示之構成之情形時執行。
圖5之(a)部分所示之被處理體W具備被蝕刻層EL及遮罩MK1等(進而圖5之(d)部分所示之遮罩MK2等)，遮罩MK1等設置於被蝕刻層EL之表面FS1(第1表面)上。遮罩MK1(進而遮罩MK2等)之表面FS2(第2表面)向表面FS1上延伸。
於一例示之實施形態中，圖5之(a)部分所示之構成之被處理體W例如被用於製造MRAM(Magnetoresistive Random Access Memory，磁阻隨機存取記憶體)。於此情形時，被處理體W可如圖6所示般具備支持基板SW、區域RA、及區域RB。區域RA對應於被蝕刻層EL，區域RB對應於遮罩MK1。被蝕刻層EL具有MTJ(Magnetoresistive Tunnel Junction，磁穿隧接面)區域。
區域RA設置於支持基板SW上，區域RB設置於區域RA上。區域RA具備層LY1～層LY16，區域RB具備層LY17～層LY20。於區域RA中，層LY1～層LY16依序積層於支持基板SW上。於區域RB中，層LY17～層LY20依序積層於區域RA上(層LY16上)。
支持基板SW具有Si(矽)。層LY1具有SiO2 (二氧化矽)。層LY2具有Ta(鉭)。層LY3具有Ru(釕)。層LY4具有Ta。層LY5係具有Pt(鉑)之底層。層LY6係具有Pt/Co(Co：鈷)之磁性層。層LY7具有Co。層LY8具有Ru。層LY9係具有Pt/Co之磁性層。
層LY10具有Co。層LY11具有Ta。層LY12具有CoFeB(Fe：鐵、B：硼)。層LY13具有MgO(氧化鎂)。層LY14具有CoFeB。層LY15具有Ta。層LY16具有Ru。層LY17具有TiN(氮化鈦)。層LY18具有SiO2。層LY19具有SiC(碳化矽)。層LY20係SOG(Spin On Glass，旋塗式玻璃)層。
執行方法MT之控制部Cnt如圖4所示，功能性地具備第1膜形成部CP1、第2膜形成部CP2、及膜去除部CP3。第1膜形成部CP1、第2膜形成部CP2、膜去除部CP3實現圖1所示之方法MT之執行。
於方法MT僅包含蝕刻處理之情形、方法MT包含成膜處理及蝕刻處理之情形之任一者中，皆可使用第1膜形成部CP1、第2膜形成部CP2、及膜去除部CP3。於方法MT僅包含蝕刻處理之情形、方法MT包含成膜處理及蝕刻處理之情形之任一者中，皆可僅使用一台電漿處理裝置10。
再者，於方法MT包含成膜處理及蝕刻處理之情形時，成膜處理及蝕刻處理之各者可藉由處理系統1之處理模組PM1～處理模組PM4之任一者進行。處理模組PM1～處理模組PM4包含成膜裝置及蝕刻裝置。成膜裝置、蝕刻裝置之任一者或兩者可為電漿處理裝置10。
於方法MT僅藉由一台電漿處理裝置10進行之情形、方法MT藉由處理系統1之處理模組PM1等進行之情形之任一者中，方法MT皆可始終於真空下執行。
方法MT具備步驟ST1(第1步驟)、步驟ST2(第2步驟)、及步驟ST3(第3步驟)。第1膜形成部CP1執行步驟ST1。第2膜形成部CP2執行步驟ST2。膜去除部CP3執行步驟ST3。
步驟ST1如圖5之(b)部分所示，於遮罩MK1之表面FS2形成第1膜F1。第1膜F1具有電極材料。第1膜F1之電極材料例如具有Ru或C(碳)。
於被蝕刻層EL如圖5之(a)部分所示般具備電極材料層ED之情形時，第1膜F1可於步驟ST1中藉由蝕刻處理形成。電極材料層ED之材料包含第1膜F1之電極材料。電極材料層ED於被蝕刻層EL之表面FS1上延伸。步驟ST1係對收容於電漿處理裝置10之處理容器12內之被處理體W執行。步驟ST1對電極材料層ED進行蝕刻，藉由電極材料層ED之材料之濺鍍，於遮罩MK1之表面FS2形成第1膜F1。
電極材料層ED於被蝕刻層EL具備MTJ區域之情形時，包含於MTJ區域，例如可為Ru層。於電極材料層ED為Ru層之情形時，於步驟ST1中執行之蝕刻處理可為RIE(Reactive Ion Etching，反應離子蝕刻)。RIE之蝕刻處理所使用之氣體主要包含稀有氣體(例如Ar氣體)，但可共同包含稀有氣體與例如CH4 氣體(進而O2 氣體)。
又，第1膜F1可於步驟ST1中藉由成膜處理形成。於此情形時，步驟ST1係對收容於電漿處理裝置10之處理容器12內或收容於處理系統1之成膜裝置(處理模組PM1等)之處理容器PS內之被處理體W執行。步驟ST1藉由CVD(Chemical Vapor Deposition，化學氣相沈積)(化學蒸鍍)或PVD(Physical Vapor Deposition，物理氣相沈積)(物理蒸鍍)形成第1膜F1。
步驟ST2藉由對被蝕刻層EL之表面FS1進行蝕刻，如圖5之(c)部分所示般，於第1膜F1上形成具有被蝕刻層EL之材料之第2膜F2。第2膜F2於步驟ST2中藉由蝕刻處理形成。
於藉由電漿處理裝置10進行了步驟ST1之情形時，步驟ST2繼而藉由進行了步驟ST1之電漿處理裝置10進行。於藉由處理系統1之成膜裝置(處理模組PM1等)進行了步驟ST1之情形時，步驟ST2於被處理體W被移送至處理系統1之蝕刻裝置(處理模組PM2等)後，藉由該蝕刻裝置進行。
於步驟ST1中執行了蝕刻處理之情形時，步驟ST2可繼而進行步驟ST1中所進行之蝕刻處理。即，於步驟ST2中執行之蝕刻處理可為RIE。RIE之蝕刻處理所使用之氣體主要包含稀有氣體(例如Ar氣體)，但可共同包含稀有氣體與例如CH4 氣體(進而O2 氣體)。
步驟ST3如圖5之(d)部分所示般，藉由使步驟ST2後之被處理體W暴露於處理氣體之電漿中，自包含表面FS1及表面FS2之被處理體W之表面去除第1膜F1及第2膜F2。藉由步驟ST3，形成包含遮罩MK1之遮罩MK2。遮罩MK2向步驟ST3後之被蝕刻層EL之表面FS1上延伸。遮罩MK2可作為針對被蝕刻層EL之新遮罩發揮作用。
步驟ST3中所使用之處理氣體可具有氧(O)。處理氣體可具有氧，並包含稀有氣體(Ar氣體等)。
根據方法MT，藉由被處理體W暴露於含氧之處理氣體之電漿中，能夠較佳地將Ru等電極材料之第1膜F1與堆積於第1膜F1上且具有被蝕刻層EL之材料之第2膜F2一同自遮罩MK1之表面FS2剝離。因此，能夠於被蝕刻層EL之蝕刻中，充分地維持遮罩MK1等之殘留膜，並充分地抑制遮罩MK1等之形狀之CD的變化。因此，可避免如下情況：包含被蝕刻層EL之材料之膜藉由被蝕刻層EL之蝕刻形成於遮罩MK1之表面FS2上，導致微細之蝕刻加工變得困難。
又，可考慮電極材料層ED於被蝕刻層EL之表面FS1上延伸之情形。於此情形時，藉由被蝕刻層EL之蝕刻進行電極材料之第1膜F1之形成，藉由第1膜形成部CP1於步驟ST1中一同進行被蝕刻層EL之蝕刻與第1膜F1之形成。因此，能夠實現處理之簡化。
又，於第1膜F1藉由利用化學蒸鍍或物理蒸鍍所進行之成膜處理形成之情形時，能夠較靈活地調整第1膜F1形成之時機。
又，於一例示之實施形態中，亦可反覆執行步驟ST1、步驟ST2、步驟ST3。於此情形時，能夠更顯著地實現維持遮罩殘留膜、及抑制遮罩形狀之CD之變化。
又，於一例示之實施形態中，方法MT例如可用於針對具有包含難揮發性材料之膜之MTJ區域之被蝕刻層EL的蝕刻。於此情形時，可充分地實現40[nm]以上之遮罩殘留膜、及40[nm]以下之遮罩形狀之CD。如此，MTJ區域具有難揮發性材料，可對如此具有難揮發性材料之MTJ區域之被蝕刻層使用上述方法MT。
又，因第1膜F1可使用Ru或C電極材料，故可較容易地進行第1膜F1之形成。例如，於如被蝕刻層EL包含MTJ接合區域之情形時，因MTJ區域中包含Ru層，故可藉由使用該Ru層之Ru，更容易地進行第1膜F1之形成。
可考慮被蝕刻層EL如圖6所示之被處理體W之構成般包含相互分離配置之複數個電極材料層ED(具有Ru之層LY3、層LY8、層LY16)之情形。於此情形時，可利用複數個電極材料層ED反覆執行步驟ST1、步驟ST2、及步驟ST3。此情形之步驟ST1藉由針對電極材料層ED之蝕刻處理形成第1膜F1。又，亦可考慮方法MT共同包含藉由蝕刻處理形成第1膜F1之步驟ST1、及藉由成膜處理形成第1膜F1之步驟ST1之情形。
以上，對各種例示之實施形態進行了說明，但並未限定於上述例示之實施形態，亦可進行各種省略、替換、及變更。又，能夠組合不同實施形態中之要素形成其他實施形態。
根據以上說明，應理解各種實施形態係用以說明本發明而於本說明書中進行說明，可不脫離本發明之範圍及主旨地進行各種變更。因此，本說明書所揭示之各種實施形態並未意圖進行限定，本發明之範圍及主旨係藉由隨附之申請專利範圍表示。
1:處理系統 10:電漿處理裝置 11:載體安裝埠 12:處理容器 12c:腔室 12g:開口 12s:側壁 13:真空搬送室 14:閘閥 15:支持部 16:載置台 18:下部電極 18a:第1板 18b:第2板 18f:流路 20:靜電吸盤 22:直流電源 23:開關 24:聚焦環 26a:配管 26b:配管 28:氣體供給管線 30:上部電極 32:構件 34:頂板 34a:氣體吐出孔 36:支持體 36a:氣體擴散室 36b:氣體孔 36c:氣體導入口 38:氣體供給管 40:氣體源群 42:閥群 44:流量控制器群 48:擋板 50:排氣裝置 52:排氣管 62:第1高頻電源 63:整合器 64:第2高頻電源 65:整合器 120:大氣搬送室 120a:對準室 121:搬送臂 131:搬送臂 C:搬送容器 Cnt:控制部 CP1:第1膜形成部 CP2:第2膜形成部 CP3:膜去除部 ED:電極材料層 EL:被蝕刻層 FS1:表面 FS2:表面 F1:第1膜 F2:第2膜 G1:門 G2:門閥 G3:閘閥 G4:閘閥 HP:加熱器電源 HT:溫度調節部 LLM1:加載互鎖模組 LLM2:加載互鎖模組 LS:載置台 LY1～LY20:層 MK1:遮罩 MK2:遮罩 MT:方法 PM1:處理模組 PM2:處理模組 PM3:處理模組 PM4:處理模組 PS:處理容器 RA:區域 RB:區域 SW:支持基板 W:被處理體
圖1係表示一例示之實施形態之方法之圖。 圖2係表示一例示之實施形態之處理系統之圖。 圖3係表示一例示之實施形態之電漿處理裝置之圖。 圖4係表示圖2及圖3之各者所表示之控制部之功能之圖。 圖5(a)～(d)係藉由被處理體之剖視圖表示圖1所示之方法之處理流程之圖。 圖6係表示使用圖1所示之方法之被處理體之構成之一例之圖。
MT:方法

Claims (10)

  1. 一種方法，其係處理被處理體之方法，上述被處理體具備被蝕刻層及遮罩，上述遮罩設置於上述被蝕刻層之第1表面上，該方法具備：第1步驟，其係於上述遮罩之第2表面形成第1膜；第2步驟，其係藉由對上述被蝕刻層之上述第1表面進行蝕刻，而於上述第1膜上形成具有該被蝕刻層之材料之第2膜；及第3步驟，其係藉由使上述第2步驟後之上述被處理體暴露於處理氣體之電漿中，而去除上述第1膜及上述第2膜；且上述第1膜具有電極材料，上述處理氣體含有氧。
  2. 如請求項1之方法，其中上述被蝕刻層具備電極材料層，上述電極材料層於上述第1表面上延伸，上述第1步驟係對上述電極材料層進行蝕刻，藉由該電極材料層之材料之濺鍍形成上述第1膜。
  3. 如請求項1之方法，其中上述第1步驟係藉由化學蒸鍍或物理蒸鍍形成上述第1膜。
  4. 如請求項1至3中任一項之方法，其反覆執行上述第1步驟、上述第2步驟、及上述第3步驟之一連串步驟。
  5. 如請求項1至3中任一項之方法，其中上述被蝕刻層包含磁穿隧接面區域。
  6. 如請求項1至3中任一項之方法，其中上述第1膜具有釕或碳之電極材料。
  7. 一種處理裝置，其係處理被處理體者，其具備：處理容器，其收容上述被處理體；及控制部，其控制該處理裝置；且上述控制部具備：第1膜形成部，其於收容於上述處理容器內之上述被處理體具備被蝕刻層及遮罩，且該遮罩設置於該被蝕刻層之第1表面上之情形時，於該遮罩之第2表面形成具有電極材料之第1膜；第2膜形成部，其藉由於利用上述第1膜形成部形成上述第1膜後，對上述被蝕刻層之上述第1表面進行蝕刻，於該第1膜上形成具有該被蝕刻層之材料之第2膜；及膜去除部，其使利用上述第2膜形成部形成有上述第2膜之上述被處理體暴露於含有氧之處理氣體之電漿中，藉此去除上述第1膜及該第2膜。
  8. 如請求項7之處理裝置，其中上述第1膜形成部於上述被蝕刻層具備 電極材料層，且該電極材料層於上述第1表面上延伸之情形時，對該電極材料層進行蝕刻，藉由該電極材料層之材料之濺鍍形成上述第1膜。
  9. 一種處理系統，其係處理被處理體者，其具備：成膜裝置，其對上述被處理體進行成膜處理；蝕刻裝置，其對上述被處理體進行蝕刻處理；及控制部，其控制該處理系統；且上述控制部具備：第1膜形成部，其於收容於上述成膜裝置之上述被處理體具備被蝕刻層及遮罩，且該遮罩設置於該被蝕刻層之第1表面上之情形時，於該遮罩之第2表面形成具有電極材料之第1膜；第2膜形成部，其藉由於利用上述第1膜形成部形成上述第1膜後，將上述被處理體移送至上述蝕刻裝置並對上述被蝕刻層之上述第1表面進行蝕刻，於該第1膜上形成具有該被蝕刻層之材料之第2膜；及膜去除部，其使利用上述第2膜形成部形成有上述第2膜之上述被處理體暴露於含有氧之處理氣體之電漿中，藉此去除上述第1膜及該第2膜。
  10. 如請求項9之處理系統，其中上述第1膜形成部藉由化學蒸鍍或物理蒸鍍形成上述第1膜。
TW108126095A 2018-07-30 2019-07-24 處理被處理體之方法、處理裝置及處理系統 TWI812762B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018142317 2018-07-30
JP2018-142317 2018-07-30

Publications (2)

Publication Number Publication Date
TW202013499A TW202013499A (zh) 2020-04-01
TWI812762B true TWI812762B (zh) 2023-08-21

Family

ID=69231825

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108126095A TWI812762B (zh) 2018-07-30 2019-07-24 處理被處理體之方法、處理裝置及處理系統

Country Status (6)

Country Link
US (1) US11832524B2 (zh)
JP (1) JP7058332B2 (zh)
KR (1) KR20210035218A (zh)
CN (1) CN112352304A (zh)
TW (1) TWI812762B (zh)
WO (1) WO2020027152A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW457583B (en) * 1998-09-15 2001-10-01 Siemens Ag Metallization etching techniques for reducing post-etch corrosion of metal lines
US20030180968A1 (en) * 2002-03-19 2003-09-25 Applied Materials, Inc. Method of preventing short circuits in magnetic film stacks
JP2010165980A (ja) * 2009-01-19 2010-07-29 Hitachi Ltd 磁性記憶素子を用いた半導体集積回路装置の製造方法
US8491799B2 (en) * 2007-12-21 2013-07-23 Hynix Semiconductor Inc. Method for forming magnetic tunnel junction cell
US20160308112A1 (en) * 2015-04-20 2016-10-20 Lam Research Corporation Dry plasma etch method to pattern mram stack
US20180190900A1 (en) * 2015-11-24 2018-07-05 International Business Machines Corporation Structure and method to reduce shorting and process degradation in stt-mram devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299391A (ja) * 1992-04-16 1993-11-12 Sony Corp ドライエッチング方法
JP3185408B2 (ja) * 1992-09-29 2001-07-09 ソニー株式会社 ドライエッチング方法
JPH07263420A (ja) 1994-03-23 1995-10-13 Sony Corp 積層配線のドライエッチング方法およびドライエッチング装置
JP3818511B2 (ja) 2003-02-14 2006-09-06 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2005268252A (ja) * 2004-03-16 2005-09-29 Sony Corp 磁気記憶装置の製造方法
US20060264054A1 (en) * 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate
JP2007123766A (ja) * 2005-10-31 2007-05-17 Tokyo Electron Ltd エッチング方法、プラズマ処理装置及び記憶媒体
US20080194107A1 (en) * 2007-02-08 2008-08-14 Nec Electronics Corporation Method of manufacturing semiconductor device
EP2136391A4 (en) * 2007-04-11 2012-12-19 Ulvac Inc dry
KR20100106501A (ko) * 2007-12-21 2010-10-01 램 리써치 코포레이션 고 식각율 레지스트 마스크를 이용한 식각
JP2010103224A (ja) 2008-10-22 2010-05-06 Toshiba Corp 磁気抵抗素子、及び磁気メモリ
JP5601181B2 (ja) 2010-12-02 2014-10-08 富士通セミコンダクター株式会社 磁気抵抗効果素子及びその製造方法
JP2013258244A (ja) * 2012-06-12 2013-12-26 Tokyo Electron Ltd エッチング方法及びプラズマ処理装置
JP6041709B2 (ja) * 2013-03-05 2016-12-14 東京エレクトロン株式会社 金属層をエッチングする方法
KR102025256B1 (ko) * 2013-07-25 2019-09-26 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9123879B2 (en) * 2013-09-09 2015-09-01 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
JP2015084396A (ja) * 2013-09-19 2015-04-30 東京エレクトロン株式会社 エッチング方法
JP6289996B2 (ja) * 2014-05-14 2018-03-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法
US9887350B2 (en) * 2015-05-31 2018-02-06 Headway Technologies, Inc. MTJ etching with improved uniformity and profile by adding passivation step
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW457583B (en) * 1998-09-15 2001-10-01 Siemens Ag Metallization etching techniques for reducing post-etch corrosion of metal lines
US20030180968A1 (en) * 2002-03-19 2003-09-25 Applied Materials, Inc. Method of preventing short circuits in magnetic film stacks
US8491799B2 (en) * 2007-12-21 2013-07-23 Hynix Semiconductor Inc. Method for forming magnetic tunnel junction cell
JP2010165980A (ja) * 2009-01-19 2010-07-29 Hitachi Ltd 磁性記憶素子を用いた半導体集積回路装置の製造方法
US20160308112A1 (en) * 2015-04-20 2016-10-20 Lam Research Corporation Dry plasma etch method to pattern mram stack
US20180190900A1 (en) * 2015-11-24 2018-07-05 International Business Machines Corporation Structure and method to reduce shorting and process degradation in stt-mram devices

Also Published As

Publication number Publication date
CN112352304A (zh) 2021-02-09
WO2020027152A1 (ja) 2020-02-06
US20220115589A1 (en) 2022-04-14
JP7058332B2 (ja) 2022-04-21
TW202013499A (zh) 2020-04-01
KR20210035218A (ko) 2021-03-31
US11832524B2 (en) 2023-11-28
JPWO2020027152A1 (ja) 2021-08-02

Similar Documents

Publication Publication Date Title
US10777422B2 (en) Method for processing target object
KR102363052B1 (ko) 피처리체를 처리하는 방법
US10896821B2 (en) Asymmetric wafer bow compensation by physical vapor deposition
US20230093011A1 (en) Atomic layer etching of molybdenum
JP6211893B2 (ja) エッチング処理方法及び基板処理装置
CN107622945B (zh) 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
KR20160028335A (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 기록 매체
US12029133B2 (en) Ion beam etching with sidewall cleaning
KR20160068668A (ko) Cu 배선의 형성 방법 및 성막 시스템, 기억 매체
JP2007273620A (ja) 基板搬送装置及び基板処理装置
TW202040684A (zh) 膜之蝕刻方法
JP2014183184A (ja) コバルト及びパラジウムを含む膜をエッチングする方法
JP6742287B2 (ja) 半導体製造方法及びプラズマ処理装置
KR20150014434A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TWI812762B (zh) 處理被處理體之方法、處理裝置及處理系統
KR102313860B1 (ko) 자기 저항 소자의 제조 방법 및 자기 저항 소자의 제조 시스템
JP5410794B2 (ja) 基板処理装置
US20180190500A1 (en) Method for etching multilayer film
JP5825948B2 (ja) 基板処理装置及び半導体装置の製造方法
TWI779102B (zh) 被加工物之處理方法
JP2007221171A (ja) 異種薄膜作成装置
TW202040689A (zh) 蝕刻膜之方法及電漿處理裝置
JP2005310819A (ja) 半導体製造装置