TWI812091B - 訓練機器學習邏輯及分析高深寬比結構中奈米柱橫截面環之方法、半導體檢測裝置、電腦程式及實體儲存媒體 - Google Patents

訓練機器學習邏輯及分析高深寬比結構中奈米柱橫截面環之方法、半導體檢測裝置、電腦程式及實體儲存媒體 Download PDF

Info

Publication number
TWI812091B
TWI812091B TW111110322A TW111110322A TWI812091B TW I812091 B TWI812091 B TW I812091B TW 111110322 A TW111110322 A TW 111110322A TW 111110322 A TW111110322 A TW 111110322A TW I812091 B TWI812091 B TW I812091B
Authority
TW
Taiwan
Prior art keywords
cross
image
machine learning
sectional
learning logic
Prior art date
Application number
TW111110322A
Other languages
English (en)
Other versions
TW202307900A (zh
Inventor
迪米奇 克拉克寇夫
詹斯 提摩 紐曼
湯瑪斯 柯柏
艾諾 托普
喬哈尼司 波許
艾柏希拉許 司里坎薩
亞歷安卓 法泰格
Original Assignee
德商卡爾蔡司Ｓｍｔ有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商卡爾蔡司Ｓｍｔ有限公司 filed Critical 德商卡爾蔡司Ｓｍｔ有限公司
Publication of TW202307900A publication Critical patent/TW202307900A/zh
Application granted granted Critical
Publication of TWI812091B publication Critical patent/TWI812091B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/11—Region-based segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/12—Edge-based segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/149—Segmentation; Edge detection involving deformable models, e.g. active contour models
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/60—Analysis of geometric attributes
    • G06T7/62—Analysis of geometric attributes of area, perimeter, diameter or volume
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10028—Range image; Depth image; 3D point clouds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10072—Tomographic images
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20081—Training; Learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20084—Artificial neural networks [ANN]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20112—Image segmentation details
    • G06T2207/20116—Active contour; Active surface; Snakes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Analysis (AREA)

Abstract

本發明係關於識別高深寬比(HAR)結構的奈米柱中之環狀結構。對於環的分割，使用機器學習邏輯。在此描述該機器學習邏輯的兩步驟訓練方法。

Description

訓練機器學習邏輯及分析高深寬比結構中奈米柱橫截面環 之方法、半導體檢測裝置、電腦程式及實體儲存媒體 [交互參照]
本專利申請案主張德國專利申請案第DE 10 2021 110 054.2號之優先權，其內容在此是以引用方式併入本文供參考。
本發明係關於一種藉由積體電路橫截面的三維電路圖案檢測和測量技術。更具體地，本發明係關於獲得積體半導體樣本之內通道或高深寬比(HAR)結構的3D體積影像之方法、及關於對應電腦程式產品和對應半導體檢測裝置。該方法、電腦程式產品和裝置可用於藉由使用掃描帶電粒子顯微鏡，對積體半導體樣本內通道或HAR結構的形狀或橫截面、傾斜或軌跡，進行定量計量、缺陷偵測、缺陷檢查和檢測。
半導體結構是最好的人造結構之一，僅存在極少數的不完美。這些罕見的不完美是缺陷偵測、缺陷檢查或定量計量裝置正在尋找的特徵。
製造的半導體結構係基於先前知識。例如，在邏輯類型樣本中，金屬線平行於金屬層或高深寬比(HAR)結構，或金屬通孔垂直於金屬層。不 同層中金屬線之間的角度為0°或90°。另一方面，對於VNAND類型的結構，已知其橫截面大致上為球形。
積體半導體係藉由平面積體技術處理矽基板上一系列層來製造，每層首先平面化，然後藉由投影曝光裝置在微影製程內由圖案結構化。微影圖案藉由多種技術轉移到矽層中，包括蝕刻、沉積、摻雜或植入。圖1中顯示橫截面垂直於一組層。積體半導體50包含一組層54.1、54.2、......54.22，其藉由平行於在x-y方向延伸的頂面52之平面積體技術來製造。在最下層54.22之外是半導體基板或晶圓的矽塊材基板51，其並未顯示出其整個深度。最下層54.22是在矽基板中藉由例如植入形成摻雜結構58之層。在此層的頂部上，由諸如金屬層54.1、54.3、...54.17...的金屬導體構成的一系列所謂金屬層係與諸如隔離層54.2、54.4...的一系列隔離層交替。隔離層包含多個互接，以接觸兩相鄰金屬層，諸如金屬層54.1中的金屬結構56與金屬層54.3中的金屬結構之間的通孔55。最下金屬層包含在相鄰隔離層中具有接點59的一系列閘極57。
隨著z方向深度增加，該等層中的最小特徵尺寸變得更小。最下層的當前最小特徵尺寸或關鍵尺寸實際上低於10nm，例如7nm或5nm，並在不久的將來接近3nm以下。隨著最小特徵尺寸的小幅擴展，該等層在x和y方向的橫向置放要求變得越來越苛刻。兩層的橫向疊加精度通常為兩層中最小特徵尺寸的1/3。因此，最下層的橫向排列必須在數奈米大小內，並在不久的將來甚至低於1nm。
圖2顯示貫穿半導體裝置(諸如NAND記憶體裝置)的橫截面之另一範例。在此範例中，數個奈米柱(諸如由參考編號60指出的三個奈米柱)延伸穿過一大組金屬和隔離層54.1、...54.k、...54.z，並建立垂直於該等層的導電連接。奈米柱60亦稱為HAR(高深寬比)結構，或有時稱為接觸通道。雖然金屬層內平行於表面52的金屬結構係利用高精度平面製造技術一次性製造，但奈米柱60係在每個後續層中由彼此堆疊於頂部的大系列或小金屬結構形成。因此，奈米柱可能遭受若干損壞，因此變成各個平面層製程中的錯誤以及後續平 面層之間的重疊錯誤。然而，奈米柱內的錯誤或缺陷限制了半導體裝置的性能，或可能導致此一裝置故障。一種奈米柱為3D記憶體晶片中的所謂記憶體通道。
用於分析集成半導體裝置的先前技術目前正使用2D成像方式。例如，例如藉由離子束磨削由半導體裝置形成薄片或薄膜，並且藉由探針擷取薄樣本。薄膜可為所謂的「平面視圖」或「橫截面視圖」樣本，其可為平行或垂直的積體半導體裝置。薄膜由例如掃描電子顯微鏡(SEM或STEM)或穿透式電子顯微鏡(TEM)進一步分析。此方法需要去除通道或奈米柱前後兩者的材料，這可能導致測量不精確。奈米柱、孔或通道的部分可已從薄片移除，並且從成像薄膜中遺失。
另一方法是生成平行或垂直於積體半導體裝置的單一相交平面之2D影像，其藉由使用相交光束或雙光束裝置進行磨削和成像來生成。然而，如前述，將HAR奈米柱或孔或通道製造成具有不始終可預測或已知的形狀。其可扭曲和彎曲並延伸到平面2D相交點之外。2D技術無法捕捉這些結構的真實路徑或軌跡，以及這些結構的形狀特性，因為HAR奈米柱或孔或通道可不限於平面相交平面。接下來，用於2D成像的橫截面表面可藉由稱為垂幕的效果退化，使得橫截面表面顯示一些波紋，並且2D影像可能僅包含半導體結構的一部分。2D成像方法僅捕獲其形狀的一部分，其中該部分與成像表面或薄片體相交。
最近，導入了3D體積影像生成。3D體積影像經由橫截面技術生成，其利用帶電粒子束系統對積體半導體進行切片和成像，以確定積體半導體內預定體積的3D體積影像。此一橫截面成像技術包括大量2D橫截面影像的生成和儲存，以及2D橫截面影像在體積內的定位，以生成高精度的3D體積影像。帶電粒子系統可包含一用於成像的電子顯微鏡(SEM)和一用於切片的聚焦離子束系統(FIB)、或一用於切片和成像的離子束系統。
因此，確定奈米柱或孔的錯誤或缺陷或結構的偏差(包括奈米柱的內部結構)是一問題。尤其係，記憶體通道和類似的奈米柱可具有內部子結 構，例如在橫截面中呈現出數個同心環。採用允許確定錯誤或缺陷的方式以自動識別此類子結構是一項挑戰。
本發明之一目的為提供一種識別HAR結構奈米柱橫截面中的子結構之改良方法，例如在獲得奈米柱或HAR結構的3D體積影像的環境內。在一些具體實施例中，該方法允許藉由一系列橫截面影像對奈米柱或HAR結構進行準確的3D重建。
具體實施例使用一訓練過的機器學習邏輯以識別奈米柱橫截面中的子結構，尤其是環。一第一態樣係關於訓練此一機器學習邏輯。
根據一具體實施例，提供一種訓練機器學習邏輯以分割高深寬比HAR結構的奈米柱橫截面環之方法，該方法包含：提供複數個奈米柱的橫截面影像；具有兩交替標籤的橫截面影像中之二進位註釋環；基於該等二進位註釋環訓練一第一機器學習邏輯；使用訓練過的第一機器學習邏輯分割橫截面影像或進一步橫截面影像，以提供二進位分割影像；多級註釋二進位分割影像中的分割環，以提供多級註釋影像；及基於該等多級註釋影像，訓練一第二機器學習邏輯作為用於分割環的該機器學習邏輯。
藉由使用具有一第一機器學習邏輯和一第二機器學習邏輯的此兩步驟訓練處理，可改進或促進訓練。如本文所用，機器學習邏輯係指對物體進行分類和執行分割的實體，在此情況下，基於機器學習技術(有時亦稱為人工智慧(AI))識別環的各個部分。機器學習邏輯有時亦稱為模型。分割通常係指識別物件的單獨部分(在此情況例如環)，使得該等部分可用於進一步分 析或其他處理。機器學習邏輯的範例可例如包括決策樹、向量機器或各種類型的神經網路，像似深度神經網路、對抗網路等。
在一些具體實施例中，第一機器學習邏輯可為比第二機器學習邏輯更簡單的模型。例如，第一機器學習邏輯包括一隨機森林模型，及/或第二機器學習邏輯可包括神經網路。
在一具體實施例中，該方法可更包含基於校正的二進位分割影像，重新訓練第一機器學習邏輯，以改進訓練。
在一具體實施例中，訓練第二機器學習邏輯可基於多級註釋影像的第一部分，並且其中該方法更包含基於與該第一部分不同的多級註釋影像之第二部分，測試訓練過的第二機器學習邏輯。
根據一第二態樣，提供一種分析高深寬比HAR結構中奈米柱橫截面環之方法，該方法包含：提供一奈米柱的橫截面影像；使用訓練過的機器學習邏輯在該橫截面中分割環；及基於該已分割環來確定該等環的參數。
如此，可分析奈米柱的內部結構，例如記憶體通道。
該機器學習邏輯為使用第一態樣方法訓練的第二機器學習邏輯。
在一具體實施例中，該方法可更包含基於已分割的環來識別環的輪廓，其中基於該等已識別的輪廓來確定參數。
在一具體實施例中，該等參數可包括選自由環半徑和環直徑所組成群組之參數。
在一具體實施例中，該方法可更包含識別參數與多個額定值或預期值之偏差。
本文討論的技術可具體實施或用於藉由積體電路橫截面法的針對HAR結構的3D體積影像或3D形狀進行高精度3D重建之方法，更具體係，用於獲得HAR結構的3D體積影像之方法、電腦程式產品和裝置。
例如，在一具體實施例中，該方法可更包含：獲得半導體樣本的3D斷層掃描影像；從該3D斷層掃描影像中選擇包括該奈米柱的橫截面影像之2D橫截面影像區段子集，每一分段包含一組HAR結構的橫截面影像；識別2D橫截面影像子集中的該組HAR結構內的每一HAR結構的輪廓；從該組HAR結構的該等HAR結構輪廓中擷取偏差參數；分析該等偏差參數，其中該等偏差參數包含下列之一或多者與理想位置的位移；半徑或直徑的偏差；與橫截面區域的偏差；與橫截面形狀的偏差。
在一具體實施例中分析偏差參數的步驟可包含對一組HAR結構之至少一HAR結構的至少一偏差參數進行統計分析。
該方法允許對HAR結構的橫截面之直徑和形狀進行定量測量，以及確定積體電路內之HAR結構的軌跡。此外，本發明提供一種方法、電腦程式產品和裝置，用於確定通過積體半導體裝置的通道軌跡，及確定通道軌跡與理想通道軌跡的偏差，其精度在數奈米。
在本發明的一具體實施例中，積體半導體樣本內的此等奈米柱的3D形狀經由橫截面法技術測量，其利用帶電粒子束系統對積體半導體進行切片和成像，以確定積體半導體內預定體積的3D體積影像。此一橫截面成像技術包括一組橫截面影像的生成和儲存。帶電粒子系統可包括用於成像的電子顯微鏡(SEM)和用於切片的聚焦離子束系統(FIB)、或用於切片和成像的離子束系統。
3D記憶體晶片(VNAND或3D RAM)由許多相互平行運行的奈米柱狀結構組成，且有時稱為記憶體通道或「奈米柱」。根據一具體實施例或 本發明，可藉由利用FIB-SEM顯微鏡的橫截面成像技術，來研究含有此一3D記憶體裝置的樣本。聚焦離子束(FIB)用於逐片從探針去除一薄材料層。在一範例中，FIB配置成使得多個切片定向垂直於奈米柱/通道軸，每個新暴露表面將包含通常具有圓形並形成六邊形網格的奈米柱之佔用。每個新暴露表面或切片藉由SEM(掃描電子顯微鏡)或另一帶電粒子成像顯微鏡逐一成像，因為FIB正在從探針去除材料。奈米柱的3D形狀係使用2D切片影像堆疊所重建。一切片中奈米柱的典型佔用數量可達到數百個。典型的影像切片堆疊可包含數百張影像。在大多數應用中，在3D中重建奈米柱時的高度自動化是必然的。在一具體實施例中，描述用於此一重建的自動化工作流程。
在本發明的一具體實施例中，藉由積體電路的3D體積影像相交平面內的影像處理及/或圖案辨識，確定和擷取至少一HAR結構的橫截面影像。從而在預定體積內以高精度確定至少一HAR結構的橫截面影像之準確位置。藉由在積體電路的3D體積影像後續相交平面內重複確定和擷取至少一HAR結構之後續橫截面影像，生成積體半導體之內預定體積內的HAR結構之隔離3D體積影像。
在本發明的一具體實施例中，藉由影像處理自動評估至少一HAR結構的橫截面影像以擷取形狀特性，諸如橫截面的橫向尺寸。在一範例中，橢圓近似於至少一HAR結構的橫截面。在另一範例中，形狀屬性包含橫截面影像的區域。在一範例中，HAR結構的形狀屬性用於缺陷偵測或缺陷檢查。
在一具體實施例中，評估更包括以高精度，擷取3D體積影像內的至少一HAR結構的橫截面影像之中心。中心的擷取可藉由計算至少一HAR結構的橫截面影像的重心來完成。
藉由在積體電路的3D體積影像後續相交平面內重複評估至少一HAR結構之後續橫截面影像，生成3D通道軌跡或3D軌跡。在一範例中，3D置放偏差軌跡源自3D軌跡與理想或設計軌跡的偏差。由於可將坐標系統配置成使得設計軌跡在z方向上延伸，垂直於積體半導體的頂面，所以3D置放偏差軌跡沿著通道的3D軌跡或在z方向上進行評估。從3D置放偏差軌跡，導出最大置放偏差。 在一範例中，導出3D軌跡相對於z方向的最大傾斜角。在一範例中，導出3D軌跡相對於z方向的擺動或扭曲形狀。
在一具體實施例中，以類似方式重複生成沿積體半導體內預定體積之內HAR結構的3D軌跡之形狀特性。由於可將坐標系統配置成使得設計軌跡在z方向上延伸，垂直於積體半導體的頂面，所以形狀特性沿著通道的3D軌跡或在z方向上進行評估。
在一具體實施例中，通道的導電率由通道中最小的橫截面積所確定。在另一具體實施例中，擷取通道邊界表面內的峰值、缺陷或中斷或夾雜。
在一具體實施例中，至少針對兩HAR結構確定和評估HAR結構的3D軌跡和形狀特性。除了單獨HAR結構的3D軌跡和形狀特性之外，亦評估至少兩HAR結構的相對特性。相對屬性包括通道接近度，諸如3D軌跡的距離以及至少兩HAR通道的外邊界之最小距離。
在一具體實施例中，本發明的方法包含分析積體半導體裝置內的一組HAR結構，包含獲得半導體樣本的3D斷層掃描影像，從該3D斷層掃描影像中選擇2D橫截面影像區段的子集，每一分段包含一組HAR結構的橫截面影像，識別2D橫截面影像子集中的該組HAR結構內的每一HAR結構的輪廓，從該組HAR結構的HAR結構輪廓中擷取偏差參數，分析偏差參數，其中該等偏差參數包含與理想位置的位移、半徑或直徑的偏差、與橫截面面積的偏差、與橫截面形狀的偏差之一或多者。
在一具體實施例中，該方法更包含對該組HAR結構中的至少一HAR結構的至少一偏差參數執行統計分析。在一範例中，與理想位置的位移之偏差參數包含HAR結構的傾斜或擺動。
在一具體實施例中，該方法更包含獲得3D斷層掃描影像的步驟，包含藉由具有至少一帶電粒子光學柱的帶電粒子顯微鏡來獲得3D斷層掃描影像。
在一具體實施例中，該方法另利用包含具有一聚焦離子束系統(FIB)的帶電粒子顯微鏡、及一相對於彼此以45°和90°之間角度配置的掃描電子顯微鏡(SEM)。在一範例中，相對角度為90°，使得FIB平行於半導體樣本的表面定向，並且SEM垂直於半導體樣本的表面定向。
在一具體實施例中，該方法更包含在識別每個HAR結構的至少一輪廓的步驟中之影像處理、邊緣偵測或圖案辨識。
在一具體實施例中，該方法更包含計算該組HAR結構中的至少一HAR結構的至少一偏差參數之最小值或最大值。
在一具體實施例中，該方法更包含至少計算兩相鄰HAR結構之間的距離、及計算兩相鄰HAR結構之間的最小距離。
在一具體實施例中，該方法更包含偵測和定位該組HAR結構中的至少一HAR結構內的至少一局部缺陷或夾雜。
在一具體實施例中，該方法更包含使用高解析度掃描電子顯微鏡進行影像獲取、以及對至少一HAR結構的內部結構進行識別和定位，該HAR結構包含一核心與環繞該核心的至少一層。
在一具體實施例中，該方法更包含從至少一HAR結構的內部結構輪廓中擷取至少一偏差參數，並分析該偏差參數。
在一具體實施例中，該方法更包含製程特徵化、製程最佳化及/或製程監控的步驟。
根據本發明的一具體實施例之裝置為半導體檢測裝置，其包含一聚焦離子束裝置(FIB)，其調適於研磨積體半導體樣本的一系列橫截面；一掃描電子束顯微鏡(SEM)，其調適於對積體半導體樣本的一系列橫截面進行成像；及一控制器，其用於操作一組指令，可執行根據前述方法的至少一具體實施例之多個步驟，其中聚焦離子束(FIB)和電子束顯微鏡(SEM)彼此形成約90°角度。
在一具體實施例中，晶圓檢測方法包括以下步驟：獲得晶圓內部檢測體積的3D體積影像，並選擇代表該檢測體積中相關半導體特徵的橫截面之一組範本。該等相關半導體特徵可包括以下之一者：金屬線、通孔、接點、鰭片、HAR結構、HAR通道或閘極結構。該方法更包含確定該檢測體積內相關半導體特徵的橫截面之中心位置，例如藉由將範本與3D體積影像的一組2D橫截面影像相關聯。該方法更包含確定3D體積影像內的相關半導體特徵的輪廓之步驟，及確定至少一代表性圖元的參數之步驟，該圖元匹配該相關半導體特徵的輪廓。該方法更包含分析參數的步驟。在一範例中，該方法更包含將該相關半導體特徵的複數個橫截面之子集分配給特定相關半導體特徵之步驟。該方法可更包含藉由使用雙光束系統的切片和成像方法，從樣本片生成3D體積影像之步驟。雙光束系統可包含用於切片的FIB光束、及用於成像的帶電粒子成像顯微鏡，例如SEM或氦離子顯微鏡(HIM)。該方法可更包含從晶圓片中取出樣本片並固定該樣本片之步驟。該取出步驟可包括將樣本片附接到探針、移動樣本片以及將樣本片附接到固定器之步驟。在一範例中，從晶圓中取出樣本片的步驟在雙光束裝置中執行。雙光束裝置可更包含雷射光束裝置，其構造成從晶圓切割半導體樣本，並且該方法可包括在該晶圓中執行雷射切割。分析參數的步驟可包含統計平均值和統計偏差的計算、與參考圖元的比較或與晶圓坐標的關聯性之至少一者。因此，獲得一組偏差參數。根據一具體實施例，該方法包含將偏差參數分類為某種類型的缺陷。此類缺陷的範例為「對齊錯誤」、「變形形狀」、「距離太小」、「直徑太小」等。
根據本發明的態樣，本發明有關一種電腦程式產品，其具有調適於執行前述任何方法的程式碼。程式碼可用任何可能的編程語言編寫，並且可在電腦控制系統上執行。這樣的電腦控制系統可包含一或多個電腦或處理系統。電腦程式可在有形儲存媒體上提供。
根據本發明的一態樣，本發明有關一種半導體檢測裝置，其調適成根據如前述多個具體實施例之任一者以執行該等方法之任一者；以及電腦程式和儲存媒體。
1:交叉束顯微鏡
2:橫截面表面
3:橫截面表面
4:橫截面表面
5:聚焦離子束(FIB)
6:CPB與FIB之間的角度
7:帶電粒子束(CPB)
8:光柵掃描的掃描成像線
9:離子束
10:塊形樣本
11:橫截面表面
18:2D橫截面影像
20:分別在距離dz處的2D橫截面影像堆疊
50:積體半導體
51:矽基板
52:頂表面
54.1、54.2、...54.22、....54.k...54.z:半導體裝置的平面層
55:通孔
56:金屬結構
57:閘極
58摻雜結構
59:接點
60:奈米柱或HAR結構
62:奈米柱分割
63:薄間隙
64:奈米柱的軌跡
66:HAR結構的外圓周
68.1、68.2:奈米柱群組
69:分隔結構
70:傾斜角θ
72.1:奈米柱分割
72.2:具有較大直徑的奈米柱分割
72.3:具有較小直徑的奈米柱分割
74.1:傾斜軌跡
74.2:非線性軌跡
75:相交平面
76.1:橢圓形的周長
76.2:一般形的周長
78.1、78.2:奈米柱的橫截面
79:奈米柱群組的橫截面
80:已識別奈米柱的範例
82:奈米柱80的周長
90.1、90.2:由圓周堆疊描述的奈米柱
92:圓周堆疊
94:兩圓周之間的最小距離向量
96:一個奈米柱的中心
97:一個奈米柱的位移向量或T(z)
101.1、101.2:橫截面
102.1、102.2:夾雜或缺陷
103.1、103.2:夾雜或缺陷101.1,101.2的周長
104.1、104.2:夾雜102.1,102.2的面積
105:一個奈米柱
106:奈米柱的核心
107:第一中間層
108:第二外層
109.1、109.2、109.3:奈米柱列
110:隔離層
111:奈米柱輪廓集合
112:奈米柱輪廓集合
115:奈米柱105的輪廓集合
116:核心106的擷取輪廓
117:第一中間層107的擷取輪廓
118:第二外層108的擷取輪廓
1900:記憶體通道
1901:介電質
1902:字線
2100:完整輸入體積
2101:可註釋作物
2102:箭頭
2103:訓練集
2104:測試集
S1-S8:方法步驟
C1-C10:方法步驟
D1-D7:方法步驟
參考以下圖式以更通盤瞭解本發明：圖1a、圖1b為半導體裝置的圖式；圖2為NAND裝置的橫截面；圖3為奈米柱與奈米柱橫截面；圖4為奈米柱與理想形狀和外型的偏差；圖5為根據本發明之一具體實施例的方法步驟；圖6為交叉束顯微鏡和切片成像法；圖7為NAND結構的3D體積影像及相交影像；圖8為影像處理與輪廓擷取的結果；圖9為兩奈米柱的輪廓集合及奈米柱之間的距離；圖10為一相交平面中的一組奈米柱的位移向量；圖11為通過z的三個奈米柱之軌跡(x坐標)；圖12為通過z的三個奈米柱之輪廓半徑；圖13為通過z的三個奈米柱之輪廓離心度；圖14為通過z的一組奈米柱之位移向量的統計分析；圖15為奈米柱的夾雜或局部缺陷；圖16a為一組奈米柱的高解析度SEM影像；圖16b、圖16c為奈米柱的核心和多個層之輪廓；圖17為通過奈米柱的2D橫截面影像切片之簡化圖；圖18為晶圓檢測方法的圖示，其包括自動晶圓檢測的準備步驟；圖19為記憶體通道的示意透視圖； 圖20為用於訓練機器學習邏輯的方法之圖式；圖21為用於訓練機器學習邏輯的方法之其他圖式；圖22為帶有註釋子結構的記憶體通道之2D橫截面圖。
HAR結構(通常亦稱為「奈米柱」、「孔」或「通道」)，是精細的，通常為柱狀和細長結構，延伸穿過積體半導體樣本的重要部分，方位垂直於金屬層。在本發明中，術語「HAR結構」、「通道」或「奈米柱」將用作同義詞。HAR結構的典型範例在圖2中以透過半導體記憶體裝置50(諸如NAND記憶體裝置)的影像示出。HAR結構，諸如奈米柱或HAR結構，其中三個由參考編號60指出為記憶體單元的一部分，其中電荷在積體電子裝置中注入、保持或測量及抹除。此HAR結構可為記憶體通道。HAR結構是在製造積體半導體期間採取一系列相鄰層54.1、...、54.k、...、54.z中製造，並由相互堆疊頂部上的一系列分段構成。HAR結構的範例填充絕緣或導電或半導體材料，或兩者的組合。HAR結構的其他範例沒有任何材料(未填充的孔)。
圖3a和圖3b中例示個別HAR結構60的範例。在此範例中，一系列分段(三個顯示為奈米柱分段62)形成於每個分段的頂部，以形成長而細的奈米柱60。該等分段可由細小間隙63分開。在未示出的另一範例中，一系列空分段可形成為長而細的空心柱並且隨後填充。HAR結構具有高深寬比(HAR)，其中高度H顯著大於直徑D。典型的深寬比為H/D>5，具有高度H，範圍從10數奈米至約10μm(微米)，及直徑D，範圍從數奈米至約1μm(微米)。在此範例中，如圖3b所示，在垂直於z軸的橫截面中，HAR結構60的外輪廓66之形狀為圓形。奈米柱60的軌跡64平行於z方向，並且位於圖3b所示橫截面的外輪廓66之圓形形狀重心處。對於理想奈米柱60，在每個z位置，輪廓66內橫截面的設計面積A為恆定。除了直徑D之外，理想圓形橫截面的半徑R(即直徑D的一半)通過奈米柱是恆定的。
HAR結構例如由每個後續層中的大系列或小金屬結構形成，彼此在頂部上堆疊。因此，HAR結構可能遭受若干損壞或偏差，因此變成各個平面層處理中的錯誤以及後續平面層之間的重疊錯誤。然而，HAR結構內的錯誤或缺陷限制了半導體裝置的性能，或可能導致此一裝置故障。圖4顯示簡化模型中此等缺陷的範例。圖4a顯示置放或重疊錯誤的影響。例如，由於積體半導體各個層之間的系統對準誤差，使得HAR結構60的軌跡74.1相對於z軸傾斜角度θ(70)，如圖4a的左半部所示。在右側所示的範例中，非線性或扭曲形狀的軌跡74.2是統計對齊誤差的結果。由於積體半導體各個層之間的統計隨機對準誤差，使得72.1所示的三個奈米柱分段可橫向移位。因此，透過奈米柱60的每個橫截面重心之軌跡偏離設計軌跡，並且可達到最大偏差Tmax(未示出)。
此外，奈米柱分段(諸如具有較大直徑D1的分段72.2或具有較小直徑D2<D1的分段72.3)可能會偏離理想的設計尺寸和圓形，從而也會導致軌跡74.2的橫向位置發生變化。此等橫向尺寸和形狀的偏差如圖4b所示。上半部例示HAR結構60在橫截面的z位置處具有直徑Dx(z)和Dy(z)的橢圓形狀輪廓76.1，下半部例示橫截面的圓周形狀76.2與HAR結構60的理想圓形形狀66之一般偏差。輪廓76.2顯示不同方向的不同直徑，最小直徑為D3。此等錯誤或偏差可能由平面積體技術中的製造錯誤引起，例如由於微影光罩或成像錯誤。HAR結構也可能僅部分填充材料，或可能已經發生填充錯誤的材料，或者HAR結構60內可能存在間隙。此缺陷或夾雜可遍及奈米柱或局部限制在沿奈米柱方向(z方向)的較小範圍內。因此，HAR結構的橫截面面積A(z)可能會偏離設計面積A並在z上變化，並且可能在特定z位置具有最小面積Amin。
與理想或設計參數的偏差量對於積體半導體裝置的製程開發和製程的表徵很重要。偏差可以是處理良率和處理穩定性的指標，因此是可靠性以及積體半導體裝置本身的可靠性和性能之指標。在本發明的一具體實施例中，測量偏離理想或設計參數，諸如軌跡T(Z)或橫截面積A(z)的量。圖5例示分析HAR結構的方法之實施。該方法包含分析積體半導體裝置內的一組HAR結 構，包含獲得半導體樣本的3D斷層掃描影像；從該3D斷層掃描影像中選擇2D橫截面影像區段的子集，每一分段包含一組HAR結構的橫截面影像；識別2D橫截面影像子集中的該組HAR結構內的每一HAR結構的輪廓；從該組HAR結構的HAR結構輪廓中擷取偏差參數；及分析偏差參數。該等偏差參數包含與理想位置的位移、半徑或直徑的偏差、與橫截面面積的偏差、與橫截面形狀的偏差中之一或多者。除了從整體上分析奈米柱的特性之外，圖5的方法更包含步驟S5和S6，其分析根據本發明具體實施例的柱狀記憶體通道之內部結構。雖然這些步驟合併到圖5的方法中，以提供對奈米柱的全面分析，但其也可與圖5的其餘分析步驟分開使用。
在步驟S1中，將半導體裝置的樣本載入顯微鏡室中。下面將更詳細解釋該顯微鏡。首先，藉由本領域已知的方法，為隨後的斷層掃描成像方法準備積體半導體樣本。樣本可藉由半導體晶圓的破裂或本領域已知的任何其他方法(如雷射切割)來產生。另外，還可藉由本領域已知的雷射切割或帶電粒子束磨削技術，從顯微鏡室內的半導體晶圓製備樣本。或者在積體半導體的頂表面上銑出凹槽，以可接近垂直於頂表面的橫截面，或者從積體半導體晶圓上切下，並去除塊狀的積體半導體樣本。此處理步驟有時稱為「取出」。從晶圓中取出以供進一步研究的樣本較佳具有尺寸為幾毫米的長方體或塊狀形狀，較佳尺寸為大約100μm。然後為隨後的斷層掃描成像步驟S2製備樣本。製備可包括樣本的對準和定位、樣本選定表面的初始研磨和拋光、保護層的沉積以及在樣本表面上生成基準標記。用於基準的表面可為樣本的至少一側面或兩或多個表面。
在步驟S2中，藉由斷層掃描成像方法生成樣本的3D體積影像。從半導體樣本生成奈米(nm)級3D斷層掃描資料的常用方法是所謂的切片和成像方法，例如藉由雙光束或相交光束裝置進行詳細說明。在此一半導體檢測裝置中，兩粒子光學系統以一定角度配置。第一粒子光學系統可為掃描電子顯微鏡(SEM)，調適於對積體半導體樣本的一系列橫截面進行成像。第二粒子光學 系統可為聚焦離子束光學系統(FIB)，使用例如鎵(Ga)離子，並且調適於磨削積體半導體樣本的一系列橫截面。該半導體檢測裝置更包含用於操作一組指令的控制器，該指令能夠根據該方法的至少一具體實施例執行多個步驟。
獲得至少第一和第二橫截面影像的3D斷層掃描資料生成方法包括隨後使用聚焦離子束去除積體半導體樣本的橫截面表面層，以使新橫截面可用於成像，並使用帶電粒子束對積體半導體樣本的新橫截面進行成像。Ga離子的聚焦離子束(FIB)用於逐層切割半導體樣本邊緣的層，並使用例如解析度為數奈米的高解析度掃描電子顯微鏡(SEM)，對每個橫截面進行成像。兩粒子光學系統FIB和SEM可以彼此約90°的角度或以45°和90°之間的角度垂直定向。從2D橫截面影像序列，重建積體半導體結構的3D影像。2D橫截面影像的距離dz可藉由FIB磨削或拋光處理來控制，並且可介於1nm與10nm之間，較佳約3-5nm。在整個本發明中，「橫截面影像」和「影像切片」將用作同義詞。
圖6a顯示使用交叉束顯微鏡1獲得積體半導體樣本的3D體積影像的切片和成像方法之示意圖。使用切片和成像方法，藉由「步進和重複」方式實現三維(3D)體積影像獲取。為簡單起見，描述以塊狀積體半導體樣本10顯示，但本發明不受限於塊狀樣本10。此切片材料可用本領域已知的數種方式去除，包括使用聚焦離子束以掠射角磨削或拋光，但偶爾藉由聚焦離子束(FIB)5更接近垂直入射。例如，離子束9沿x方向掃描，以形成新的橫截面2。因此，新橫截面表面11可用於使用帶有掃描電子束7的CPB(未顯示)進行成像。橫截面表面層11由帶電粒子束(CPB)(例如電子束7)進行光柵掃描，但第二FIB也可用於成像。例示掃描成像線8的簡化光柵。成像系統的光軸可配置為平行於z方向，因此垂直於FIB 5的軸，或者與FIB軸或y方向成角度6傾斜。CPB系統已用於以低於2nm的高解析度對樣本的小區域進行成像。偵測器(未示出)收集二次電子和背散射電子，以揭示積體半導體樣本內部的材料對比度，並且在橫截面影像18中可看到不同的灰度等級。金屬結構產生更明亮的測量結果。透過橫截面3和4及等距離dz的其他表面，重複表面層去除和橫截面影像處理，並獲 得透過樣本在不同深度的一系列2D橫截面影像20，以建立一個三維3D資料集。兩後續影像切片之間的距離dz可為1nm-10nm。對於高精度重建，進行影像定位，通常係指將橫截面影像精確置放在3D體積中。影像定位可例如參考位置標記或所謂的基於特徵之定位來執行。這種3D體積影像生成描述於2019年9月20日申請第DE 10 2019 006 645.6號的德國專利申請案中，其係以引用方式在此併入本文供參考。代表性橫截面影像18係藉由測量具有14nm技術的商用英特爾處理器積體半導體晶片所獲得。交叉束顯微鏡1亦包含數個其他裝置和單元，諸如用於樣本定位和移動並具有數個自由度的載物台、偵測器、用於沉積的氣體源、用於導覽的總覽相機、用於操縱樣本的操縱器、包括真空室、閥門和接口、電源供應器和控制裝置的配件，以控制交叉束顯微鏡1。
圖6b另說明橫截面成像工作流程。該處理從如前述的對應場地準備開始。然後，藉由串聯FIB切片和帶電粒子束成像來建立一堆2D橫截面影像。在磨削和成像期間，測量切片的厚度，可調整帶電粒子透鏡和FIB的聚焦和像散，從而最佳化切片和成像結果。像散步驟在本領域中是眾所周知的，並且意味著調整焦點和光斑尺寸，例如微調帶電粒子束柱，以將像散這樣的像差降至最低。從2D橫截面影像的堆疊中，可確定3D資料集。例如藉由前述第DE 10 2019 006 645.6號的德國專利申請案中描述的方法，將橫截面影像以高精度相互定位和對齊。
圖17例示奈米柱或HAR結構的橫截面成像方法之簡化範例。產生一系列二維橫截面影像或影像切片，包含兩二維橫截面影像18.3和18.4。每一者包含相關半導體特徵的橫截面，在此範例中奈米柱60，例如橫截面78.3和78.4。
所描述的3D斷層掃描具有數個優點：可對3D結構進行整體成像。這些結構可以是但不限於HAR(高深寬比)記憶體通道、FinFET、金屬線、通孔、接點、鰭片或閘極結構等。此外，可從任何方向檢視3D體積作為橫截面，以可視化結構置放。換言之，可產生任意虛擬橫截面影像。可從3D資料集確定 3D模型，從而允許從任何方向可視化和測量3D模型中的3D特徵。此外，可在2D和3D中提供大量維度統計資訊。
圖7a顯示NAND記憶體裝置的3D體積影像，包含數個奈米柱，包括奈米柱60.1和60.2。樣本體積的3D體積影像內之NAND結構包含由結構69分隔的若干集合或群組68.1或68.2的奈米柱或HAR結構。
圖7b顯示穿過3D體積影像的相交平面75之2D橫截面或相交影像，平行於NAND裝置的頂面，顯示包括橫截面78.1和78.2在內的若干奈米柱之橫截面。橫截面另顯示奈米柱群組或HAR結構集的橫截面，像似左側的奈米柱群組79。
在步驟S3中，選擇穿過3D體積影像的z系列相交影像。該選擇可例如藉由使用圖形使用者界面(GUI)的使用者指令來完成。例如，使用者可選擇形成包含奈米柱的立方體邊界之六個平面。在例行檢測的另一範例中，可基於編程指令結合3D體積影像的定位和成像分析，來自動執行選擇。可能需要使用者輸入來確認自動選擇，或者使用者可經由圖形使用者界面進行微調。因此，選擇奈米柱群組，像似群組68.1或79。從3D體積影像中擷取z系列的相交影像，每個影像包含數個橫截面影像，諸如至少一奈米柱60、60.1或60.2的78.1或78.2。z系列相交影像平行於HAR結構的長方向延伸，因此平行於z方向。z系列的每個相交影像表示在不同z坐標處的至少一奈米柱60、60.1或60.2之x-y橫截面78.1或78.2。因此，z系列包含一組HAR結構或奈米柱的相交影像。
在一具體實施例中，採取所謂的平面視圖切片和成像方法獲取3D體積影像，其中半導體樣本從半導體樣本的頂層開始逐層磨削和成像。因此，由帶電粒子顯微鏡獲得的2D影像子集對應於包含奈米柱橫截面的z系列。在一具體實施例中，選擇影像區域平面視圖切片和成像方法，以包含一組預定的奈米柱或HAR結構，並且隨後獲取的3D體積影像對應於z系列的2D橫截面影像區段。
在步驟S4中，藉由影像處理，對z系列2D相交影像中的HAR結構集合之奈米柱橫截面進行定位。影像處理的方法可包括對比度增強、過濾、臨 界值化操作(像似剪裁)、藉由形態學操作進行邊緣偵測或圖案識別或其組合或其他方法，而所有這些方法在本領域中都是眾所周知的。結果如圖8所示，顯示影像處理後的一系列奈米柱。例如，奈米柱80已識別並且奈米柱80的輪廓82藉由邊緣偵測獲得。輪廓擷取的其他範例參見第四屆全國電氣、電子與電腦工程會議(NCEECE 2015)，1185-1189(2016)中有關李煥良的「基於電腦技術的影像輪廓擷取方法」。圖9a顯示通過z的所選定奈米柱群組的兩奈米柱90.1和90.2之z系列輪廓92的堆疊。
在步驟S7中，導出奈米柱通過z系列的橫截面之軌跡T(z)或面積A(z)等偏差參數。可以理解，偏差參數是參數與設計或理想參數的差異，或參數的變化，例如通過z或對於幾個奈米柱，而參數應該通過z或對於數個奈米柱是恆定的。
首先，在z系列的一z位置處計算一系列奈米柱的數量和中心。可藉由計算奈米柱的橫截面影像重心，或藉由本領域已知的幾何或分析構件計算輪廓中心，來計算中心。例如，最佳擬合圓或橢圓可裝配到外部輪廓，例如輪廓82。簡化幾何形狀(例如圓形或橢圓形)的裝配有助於減少用於描述奈米柱與理想或設計形狀的偏差之資料量。對於圓形或橢圓形，中心是眾所周知的。從每個奈米柱的中心和z掃描中的每個z位置，得出奈米柱中心的相對橫向位移向量。圖10顯示圖8所示奈米柱的位移向量之放大比例。
位移可用一奈米柱的理想奈米柱位置96來評估相對理想的奈米柱位置，如點所示。理想的奈米柱位置可分別從奈米柱位置的設計或CAD資料中得出，或者藉由規則網格與通過所有z平面的奈米柱中心陣列之最佳擬合得出。CAD資料檔案可為GDSII(圖形設計站/圖形資料系統II)格式或OASIS(開放圖稿系統交換標準)格式。例如，可通過最小化位移向量的範數來實現最佳擬合。一奈米柱的剩餘位移向量(像似位移向量97)通過z系列，一起形成奈米柱穿過樣本的3D體積之軌跡T(z)。圖11顯示三個奈米柱從頂層的深度或往z方向的位移向量或軌跡T(z)之x分量。
在具體實施例中，評估兩奈米柱n和m之間的距離Dnm(z)。如圖9a和9b所示，兩輪廓92之間的最小距離向量94藉由幾何或分析方法，計算為兩相鄰奈米柱90.1、90.2的兩輪廓間之最小距離。根據最小距離向量，奈米柱通過z系列的距離Dnm(z)可計算為z的標量函數。圖9b例示奈米柱p2和p2或p3和p4之間分別在兩z位置z1和z2處的兩最小距離向量D23(z1)或D34(z2)。接近度太小的相鄰結構容易降低NAND裝置的功能或可靠性。
在一具體實施例中，步驟S5包含使用諸像似神經網路的訓練有素機器學習邏輯，對奈米柱內不同環及/或層執行基於像素(圖片元素)或體素(體積元素)的分割。在具體實施例中，然後步驟S6包含基於步驟S5的分割結果計算環及/或層之參數。下面將更詳細描述步驟S5和S6。然後可識別與標稱或預期參數的偏差，例如，如果環厚度或環半徑太大或太小。
在一具體實施例中，步驟S7包含計算通過z與奈米柱輪廓的最佳擬合圓之半徑R(z)。最佳擬合圓的計算可藉由最小距離法或本領域已知的其他方法來執行。圖12顯示通過z獲得的3個奈米柱之半徑R(z)。
在一具體實施例中，步驟S7包含計算與奈米柱輪廓的最佳擬合橢圓之離心度E(z)。最佳擬合橢圓的計算可藉由最小距離法或本領域已知的其他方法來執行。圖13顯示通過z獲得的3個奈米柱之離心度E(z)。
在一具體實施例中，方法步驟S7更包含評估由92的堆疊中輪廓包圍之表面積A(z)。評估可從最佳擬合圓或最佳擬合橢圓分析執行，也可通過輪廓覆蓋區域的數值積分執行。在一具體實施例中，可從這些輪廓92的堆疊計算奈米柱的體積V，例如藉由面積A(z)的積分。在一具體實施例中，計算每個奈米柱的最小面積Amin，或者計算測量面積A(z)與設計面積的偏差，並將其示為dA(z)。
在一具體實施例中，接著是步驟S8。在此步驟S8中，進一步分析由步驟5獲得的資料，例如統計特性、傾角或最大值或最小值。這種分析對於處理最佳化以及積體半導體裝置製造中的誤差追蹤很有用。例如，奈米柱的傾斜角係藉由評估一根奈米柱的T(z)來計算，例如藉由梯度計算或推導T(z)。統計分 析可包括分析許多奈米柱的軌跡T(z)、顯示偏差Tmean(z)的平均值以及許多奈米柱的標準偏差Tsigma(z)。圖14顯示一組奈米柱通過z的平均值計算因此，以及隨著z增加的標準偏差。同理，可分析相鄰兩奈米柱的距離Dnm(z)或奈米柱的面積A(z)或dA(z)等偏差。此範例展示用於半導體電路製造的平面積體技術之穩定性，包括隨著z位置的增加的平面層數量的增加之誤差傳播。
在一具體實施例中，計算偏差的最小值或最大值。例如，奈米柱的最小面積Amin被評估為A(z)的最小值。最小面積Amin可作為奈米柱電阻R的指標，其中R=ρ．h/Amin，在此R為電阻，ρ為電阻率，h為長度，Amin為橫截面積。另一具體實施例包括計算所有奈米柱的全域最小面積Amin,g。在另一範例中，奈米柱的最大位移Tmax被評估為T(z)範數的最大值；另一具體實施例包括計算所有奈米柱的全域最大偏差Tmax’g。
在步驟S9中，將諸如前述偏差參數的分析和分析結果列出或儲存在檔案或記憶體中。偏差參數可與臨界值進行比較，或可累積大量檢測回合以產生檢測結果資料庫。例如，如果最小距離Dmin低於臨界值，則半導體裝置中的電荷可能會洩漏，並且奈米柱區塊可能發生故障。然而，根據本發明方法允許在製造期間或處理開發期間用隨機樣本檢測半導體晶圓，並且可指示與設計或目標值的偏差，從而允許處理控制或處理最佳化。根據一具體實施例，該方法包含將偏差參數分類為某種類型的缺陷，此類缺陷的範例有「對齊錯誤」、「變形形狀」、「距離太小」、「直徑太小」等。
在一具體實施例中，評估奈米柱的局部缺陷，諸如用錯誤材料填充、顆粒缺陷、污染或任何其他缺陷，這導致圓周橫截面的局部偏差，在下文中亦稱為夾雜。範例例示於圖15a內。兩奈米柱在其橫截面101.1、101.2中顯示此等夾雜102.1、102.3。夾雜可在z系列相交影像的幾個相交影像上延伸。輪廓擷取後(如圖15b所示)，則擷取輪廓103.1和103.2以及夾雜104.1和104.2的區域。有缺陷的奈米柱進一步用標記「x」標識。夾雜104.1和104.2的區域增加奈米柱外表面輪廓的粗糙度，並可能成為故障源。例如，將夾雜104.1和104.2與參考夾 雜進行比較，以確定裝置是否發生故障或正常工作。在一具體實施例中，評估一組奈米柱中的夾雜或標記數量，從而得出處理錯誤率，並且例如在一組製造的半導體樣本上對其進行監測。
如前述，在一具體實施例中，例如在前述步驟S5和S6中，進一步分析內部奈米柱結構。該等奈米柱包含例如內部通道和圍繞內部通道的若干層，由不同的導電或半導體材料製成。例如，圍繞核心通道的干層可包含一隧道層、多個隔離層、一電荷陷阱層及一阻斷層。在每個相交影像中，這些層藉由其材料對比度來識別，並且可按照與前述相同的方式進行分析，例如外部輪廓或輪廓，可得出層的環形區域之軌跡。圖19顯示記憶體通道1900的示意性透視圖，作為具有此一環結構的奈米柱範例，其中該等環之一者的直徑表示為dr。在其長度方向上，記憶體通道1900具有與介電材料1901交替的字線1902。圖16a例示此類奈米柱陣列的高解析度相交影像的範例，該影像由SEM在高解析度模式下獲得。該圖顯示3列109.1、109.2和109.3的一組奈米柱。在列109.3中一奈米柱105的範例中，例示核心106、第一中間層107和第二外層108；第二外層108和第一中間層107由一隔離層110隔開。圖16b分別例示奈米柱105的一組輪廓115中的核心106和層107及108之擷取輪廓116、117和118、以及一些其他奈米柱的輪廓，例如相鄰奈米柱的一組輪廓111、112。典型的相關體積(例如數微米寬和高達15微米深)可包含例如超過105個奈米柱的橫截面，因此為了分析內部結構，需要一種例如用於確定製程開發和監控中的通道屬性之快速有效的方法。
在一些具體實施例中，對於每組輪廓，核心和層的軌跡TC(z)、TL1(z)、TL2(z)、...、以及奈米柱的核心和層之對應區域AC(z)、AL1(z)、AL2(z)、...可按照與前述用於外部輪廓相同的方式計算。在如前述相同的方式中，可計算層的環厚度、層間的內部距離，並可導出最小厚度或距離。圖16c舉例說明輪廓116、117和118的半徑RC(z)、RL1(z)和RL2(z)相對於核心TC(z)之軌跡。如前述，一組奈米柱的所有生成參數也可藉由統計構件進行分析。此外，可偵測和計算層中可能導致洩漏的局部缺陷。這允許對表徵奈米柱內部結構的大量資料進行 詳細的統計分析，諸如核心和層的局部缺陷或夾雜，或核心和層之間的距離。此外，在一些具體實施例中可確定像似dr的環半徑和直徑，從而允許分析和檢查記憶體通道的內部環結構。
在一具體實施例中，使用機器學習邏輯來分析如圖16a所示的橫截面影像。如本文所用，機器學習邏輯係指對物體進行分類和執行分割的實體，在這情況下，基於機器學習技術(有時亦稱為人工智慧(AI))識別環結構的各個部分，像似圖5中的奈米柱105的部分106、107、108和110。機器學習邏輯有時亦稱為模型。分割通常係指識別物體的單獨部分(在這情況下例如環)，使得該等部分可用於進一步分析或其他處理。機器學習邏輯的範例可例如包括決策樹、向量機器或各種類型的神經網路，像似深度神經網路、對抗網路等。機器學習邏輯通常藉由訓練資料訓練，例如由使用者註釋的影像。註釋係指使用者以某種方式標記區域，在這情況下為環，例如使用圖形使用者界面(GUI)。然後將如此註釋的影像用於訓練。例如，一旦訓練，機器學習邏輯就可在圖5的步驟S5中用於執行例如奈米柱內環或其他層之像素或體素型分割。
為足夠的訓練樣本提供精確的註釋來訓練機器學習邏輯是一項挑戰。足夠數量的註釋(即大量註釋的橫截面)和註釋的品質(即其正確性)都是訓練機器學習邏輯所必需的，之後，機器學習邏輯就能夠以高可靠性自動識別各種環區段。例如，在當前情況的大三維資料量之情況下，用於訓練的註釋不足可能會導致所謂的擬合過度和不同環之間的混淆，從而無法正確識別。
就當前情況而論，如圖16A所示，環結構(例如在所示的SEM影像中)由具有交替亮度的環組成。較亮的中心圓被較暗的環所圍繞，而該環接著又被較亮的環所圍繞，依此類推。這在單個註釋過程中可能會導致亮度相似的環標籤之間混淆。
因此，在一具體實施例中，使用兩步註釋處理，下面將參照圖20和圖21來解釋。
如一預備步驟，如圖21所示，提供橫截面影像的完整輸入體積2100，從中擷取可註釋作物2101。可註釋作物是輸入體積中具有縮小橫截面或面積的部分，以使例如人類使用者能夠經由對應界面進行註釋。
然後，圖20的方法從步驟D1中的二進制註釋開始。在二進制註釋中，如前述，具有交替亮度的環用兩交替標籤進行註釋。這在圖21中透過兩交替的陰影線賦予該等環。可僅對每個環的某些部分進行註釋，這可稱為稀疏塗鴉。
利用如此建立的二進制註釋，步驟D2包括訓練第一機器學習邏輯。第一機器學習邏輯可為一像似隨機森林模型之比較簡單的模型。換句話說，將來自步驟D1的二進制註釋環提供給第一機器學習邏輯進行訓練。
然後，圖20的步驟D3包括使用該已訓練的第一機器學習邏輯，分析更大體積的數據，例如圖21的完整輸入體積2100或其他影像的大部分。這在圖21中透過由已訓練的第一機器學習邏輯提供具有對應陰影的複數個環來表示，並且在圖21中亦稱為計算密集預測。由已訓練的第一機器學習邏輯分析之影像可稱為二進制分割影像，因為其使用兩交替標籤的分割環。
接下來，在圖20的方法中，步驟D4包括修正來自步驟D3的分析資料，這在圖21中也可稱為純化。在此，使用者偵測到機器學習邏輯提供的錯誤分類(錯誤的陰影)，然後這可用於通過一或多個迭代進行再訓練，由圖21中的圓形箭頭2102表示。步驟D4可多次重複，以生成足夠品量的分割。
一旦達到所需的分割品質，在步驟D5中，該方法包括在由該已訓練第一機器學習邏輯所分割影像上的多級註釋。換句話說，使用已訓練的第一機器學習邏輯分割之影像現在經過註釋，以進一步區分不同的環。這在圖21中藉由使用用於不同環的多個不同陰影代替二進制註釋的兩個不同陰影來表示。在使用者界面中，這可藉由對環或環的一部分進行著色來完成。
由於環本身已經通過第一機器學習邏輯識別，例如單擊單個環可很容易地為整個環提供標籤(例如陰影或顏色)。因此在步驟D6中提供有多級 註釋的作物2101，然後用於訓練第二機器學習邏輯。在一些實施中，第二機器學習邏輯可為深度學習神經網路。對於此訓練，在一些實施中，如圖21所示，多級註釋作物可分為訓練集2103和測試集2104。例如，訓練集可包括來自步驟D5中大約80%的多級註釋作物，並且測試集2104可包括大約20%的註釋作物。然後將訓練集用於訓練，而測試集用於檢查訓練品質。例如，測試集的生成物在沒有註釋的情況下饋送到已訓練的第二機器學習邏輯，並將結果與註釋進行比較。
基於標註的品質，類似於第一機器學習邏輯的步驟D4，同樣在此，在步驟D7中，可在分析之後進行校正和再訓練，直到結果具有足夠品質為止。
然後，如圖21所示，已經練的神經網路可經過轉換和加密以進行部署，從而得到已訓練的模型2105。然後，此已訓練的模型(已訓練的機器學習邏輯)可用於在圖5的步驟S5中執行像素/體素型分割。
因此，如圖22所示，環厚度dr和環半徑2200可根據用該已訓練的第二機器學習邏輯之分割來確定。
如圖22所示，基於分割結果的此定量參數計算可包括中間輪廓擷取步驟，如以下將參考圖18的進一步解釋。在此輪廓擷取步驟中，可在使用分割確定的多個環/層之邊界處擷取輪廓。輪廓可最初置放在已訓練的第二機器學習邏輯進行分割所產生之分割區域(環)的邊界處。例如在電腦視界國際期刊1(4)：321中描述由Kass,M.等人提出的「Snakes：Active contour model」的主動輪廓演算法(蛇型演算法(Snake algorithm))隨後可用於細化/調整輪廓。具體而言，可將輪廓頂點吸引至初始輪廓附近原始影像的最大像素灰度值梯度。因此，生成的輪廓將標記以不同像素灰度值為特徵的影像區域間之轉移，例如，記憶體通道的不同「環」間之轉移。主動輪廓演算法可亦應用於填充屬於其各自類別的各個像素概率之影像(在分割步驟中生成的概率圖)。在這情況下，輪廓也將標記不同影像區域之間的過渡，但基於訓練模型提供的分類自信度/概率， 而不是原始像素灰度值。在一些實施中，可使用輪廓的「子像素解析度」，使得調整後的輪廓向量之影像坐標可具有浮點精度。
生成的分割或基於該分割擷取的輪廓可用於搜尋缺陷，例如環形狀的顯著偏差、破損的環、與額定環厚度或額定環半徑的實質性偏差。
前述方法可藉由能夠處理巨大圖形資料集的專屬計算系統來執行。本發明方法實施為電腦程式產品，並儲存在專屬計算系統的內部記憶體中。控制器控制顯微鏡，諸如交叉束顯微鏡1的操作，並將顯微鏡產生的影像資料傳輸到諸如圖形處理器單元(GPU)的處理單元，該控制器進一步控制根據方法步驟S2至S8處理影像資料，該控制器進一步控制制產生結果並將結果儲存在記憶體裝置(例如，快取、隨機存取記憶體(RAM)、唯讀記憶體(ROM)或其他合適的變體)。控制器構造成根據電腦程式碼自動操作系統。電腦程式碼具體實施在非暫態電腦可讀取媒體中，並且經編程以執行如前述任何數量的功能或演算法。電腦程式碼另構造成控制器隨時經由圖形使用者界面(GUI)通知使用者需要使用者輸入。控制器將系統設定為等待狀態，直到執行使用者輸入。此使用者輸入例如可為z系列2D橫截面影像的區域選擇，或由影像處理器執行的z系列2D橫截面影像的區域選擇之確認。在步驟S9中以標準輸出檔案格式或經由圖形使用者界面進一步輸出諸如儲存在記憶體裝置中的偏差參數結果。
在檢測或檢查應用中，在分析由複數個橫截面影像切片形成的3D資料堆疊期間需要高度自動化。在本發明的一具體實施例中，提供用於在諸如3D記憶體晶片(VNAND或3D RAM)之類裝置的生產期間，對諸如半導體晶圓之類的半導體晶圓進行3D檢測之自動化工作流程。例如，3D記憶體晶片由許多相互平行運行的柱狀結構組成，有時稱為記憶體通道或「奈米柱」。可通過利用FIB-SEM顯微鏡的橫截面成像技術，來研究包含這種3D記憶體裝置的樣本。一切片中奈米柱的典型佔用數量可達到數百至1000或更多個。典型的影像切片堆疊可包含數百個影像。在大多數應用中，在3D中重建奈米柱時的高度自動化是不可缺的。
一影像切片中的奈米柱或其他半導體結構的典型佔用數量可達到數百至1000或多個。典型的3D資料堆疊可包含數百個橫截面影像切片。因此，2D橫截面影像的3D堆疊可包含100,000個以上奈米柱的橫截面。另一方面，10μm x 10μm、解析度低於2nm的每一2D影像切片很容易包含超過5G個像素，甚至超過10G個像素。從此大量3D體積影像資料中，導出大約100,000個奈米柱橫截面的中心位置、半徑和橢圓率等少量參數，並擷取約500,000個數值。藉由利用例如裝配演算法和統計方法分析數值，達成進一步縮小並提供重要的性能指標。性能指標的範例為偏差參數的最大值，諸如橫截面積偏差、兩奈米柱之間的最小距離、複數個奈米柱中的一奈米柱的最大傾斜度、和複數個奈米柱的最大擺動參數，以及任何這些參數(諸如統計方差)變化的描述碼。根據自動化工作流程的具體實施例，以高通量分析多達數千個奈米柱或一般半導體結構的影像橫截面。將在3D記憶體晶片中奈米柱或HAR結構的範例中描述根據具體實施例之方法細節，但是該方法通常適用於任何類型的半導體和晶圓。
根據具體實施例的方法包含減少3D體積影像內資料量的數個步驟。在自動偵測每個切片中奈米柱佔用並自動生成幾個描述性參數(諸如中心位置、最佳擬合半徑、橢圓度)的第一步驟中，大約M=10G像素或更多的大量減少到大約N2=500.000個第一數值。例如，擷取位於影像切片內的奈米柱交叉點處中心坐標的X和Y坐標之列舉。第一數值經過分析，並且從中心位置，例如每個奈米柱的單個傾斜角導出，並且實現約N3=10.000第二數值減少。第二數值藉由統計方法進一步處理，並進一步減少到例如低於10個性能指標。第一範例使用經典的影像處理技術，且第二範例使用機器學習型(ML型)的方法。根據具體實施例的方法需要用於半導體裝置自動檢測的準備步驟。
晶圓檢測工作流程的範例包含半導體特徵的重建，該重建可應用於使用前述FIB-SEM顯微鏡獲得的3D體積影像。一範例包括使用經典影像處理技術進行自動檢測的準備步驟，如圖18所示。在第一步驟C1中，例如藉由根據如前述步驟S1和S2的方法，以生成代表性3D體積影像資料。在影像獲取的步驟 C1期間，2D橫截面影像切片相對於彼此對齊，例如在對齊基準或其他影像對齊方法處。相鄰2D橫截面影像之間的剩餘對齊誤差或偏移很小，並且不超過預定對齊臨界值。在步驟C1之前，一方法可包含將晶圓裝載到晶圓台上、晶圓對準和定位、在晶圓表面上形成基準特徵、利用例如FIB或雷射光束產生溝槽以及例如使用附有樣本的探針從晶圓中取出至少一樣本之其他步驟。可更包含將樣本定位在固定架上的步驟，該固定架可移動並定位在FIB和雙束檢測裝置的帶電粒子成像裝置之交叉處。
在註釋2D橫截面影像區段或佔用的準備步驟C2中，例如相關的奈米柱佔用由操作員註釋。一或多個佔用由操作員註釋，以生成互相關聯範本或訓練ML型物體偵測器。在註釋步驟期間，使用者在一或多個切片中交互式註釋一或多個佔用。在一範例中，註釋由圖形使用者界面輔助，該介面構造成例如在2D橫截面影像顯示器上顯示由操作員使用電腦滑鼠或其他輸入裝置選擇的位置處之矩形或圓形。在一範例中，註釋由用於佔用偵測的影像處理演算法輔助。此演算法可包含過濾操作、邊緣偵測或輪廓擷取或形態學操作。在一範例中，用於佔用偵測的演算法利用儲存在資料庫中先前獲得的範本來執行互相關聯操作或機器學習(「ML」)型物體偵測器，以幫助操作員選擇相關橫截面影像區段。
在步驟C3或範本生成步驟中，生成代表相關半導體結構橫截面影像特徵的範本。例如，範本是一理想化的橫截面影像特徵，構造成用於互相關聯。在一範例中，範本或理想化的橫截面影像特徵源自步驟C2的註釋佔用。例如，步驟C2的註釋佔用會自動對齊和平均。此外，還可應用降噪或銳化等影像處理技術。因此，範本為相關半導體結構(例如HAR結構或奈米柱)的「典型」或平均佔用的影像。在生成範本時，確定範本的代表性中心位置，並相對於代表性中心位置調整範本影像。在一範例中，考慮幾個相關半導體結構並且對幾個相關半導體結構執行步驟C2和C3，以生成至少代表相關第一半導體結構的第一範本和代表相關半導體結構的第二範本。
在步驟C4，執行一系列互相關聯。執行2D橫截面影像切片與在步驟C3中生成的範本之互相關聯。生成的2D互相關聯影像中之每個峰值(每個2D橫截面影像切片中的範本的每個匹配位置之一者)表示偵測到的相關半導體結構之佔用或橫截面。為了提高佔用偵測的靈敏度及/或耐用性，可用表示相關第一半導體結構的不同範本多次執行互相關聯。例如，可在每個互相關聯操作之前使用一系列縮放因子，來縮放表示相關第一半導體結構的範本之變化。此外，不同的範本可用於不同的橫截面影像切片，或例如3D體積影像中不同的z位置。
在步驟C5中，生成與在步驟C4中偵測到的每個2D影像橫截面影像切片中佔用相對應的通道佔用之列表佔用坐標或中心坐標。橫向坐標源自2D影像橫截面影像切片中的橫向或x-y位置，3D體積影像中的z坐標源自2D影像橫截面影像切片在3D體積內的z位置。在步驟C4中，在2D橫截面影像切片中偵測到的相關半導體結構之2D橫截面影像特徵中心位置，對應於在步驟C3中確定的範本之代表性中心位置。
在步驟C6中，對代表佔用的2D橫截面影像特徵進行分割，即確定佔用的邊界。這是針對各個佔用「局部」完成的，亦即使用複數個2D子影像，每個子影像僅包含在步驟C5中確定的中心位置處之一佔用。使用已知的輪廓擷取演算法計算邊界，諸如邊緣偵測、形態學操作、臨界值處理或等效方法。
在步驟C7中，將在步驟C6中確定的輪廓或邊界分配給相關半導體結構，例如單獨的HAR結構或奈米柱。在步驟C6中所計算屬於相鄰2D橫截面影像切片中相同奈米柱/通道的邊界或輪廓，例如根據其橫向中心坐標來確定。因此，對於每個相關半導體結構，生成屬於不同2D橫截面影像切片中相關半導體結構的輪廓/邊界之列舉。
步驟C1的預定對齊臨界值例如可為兩相鄰佔用之間距離的一半。在這情況下，避免將輪廓分配給對應的相關半導體結構中之任何歧義。然而，在範例中，屬於相同相關半導體結構輪廓的識別和分配並不總是可能。在 此範例中，不能明確分配給相關半導體結構的2D橫截面影像特徵之輪廓會標記為不明確。
在步驟C8中，分析屬於在步驟C7中於不同2D橫截面影像切片中識別的相同相關半導體結構之佔用，並且可選擇性改進2D橫截面影像切片相對於彼此的橫向對準。為此目的，針對相鄰2D橫截面影像切片的所有配對，計算一2D橫截面影像切片中所有佔用相對於相鄰2D橫截面影像切片上對應佔用的平均或平均偏移。然後將計算的偏移應用於對應的佔用中心坐標。步驟C8的結果是一組列舉，每個列舉包含屬於特定相關半導體結構校正的中心位置和輪廓/邊界，例如HAR通道或奈米柱。
在一範例中，在2D橫截面影像切片中的精確對準中考慮移位，並且對於在步驟C7中已標記為不明確的輪廓重複指派步驟C7。
在步驟C9(3D表面生成)中，對於每個通道，輪廓坐標擷取為X-Y-和Z-坐標，作為位於相關特定半導體結構表面上的表面點。表面點也可組合成圖元形式，例如用於可視化或進一步分析的三角形網格或3D多邊形輪廓。大量表面或輪廓坐標由此簡化為由一組參數描述的預定圖元或圖元形式，這些參數表示相關半導體結構及其與理想形狀的預定典型偏差。圖元可傾斜或扭曲圓奈米柱，傾斜角和擺動由很少的參數描述。
在步驟C10中，對相關半導體結構進行定量表徵。對於每個相關半導體結構，擷取或導出將整個相關半導體結構(例如HAR結構或奈米柱)的幾何形狀表徵之一組參數。此類參數的範例為奈米柱的平均半徑和橢圓率，以及參數與Z坐標、奈米柱軸的傾斜度和曲率、相關相鄰半導體結構之間的接近度或最近距離的相關性。可計算大量奈米柱(例如，資料集中的所有奈米柱)的統計屬性。此屬性的範例為一組奈米柱的平均半徑及其標準偏差、奈米柱的平均傾斜度、相鄰奈米柱的平均接近度或多個奈米柱上參數的最大值和最小值。熟習該項技藝者可定義表示性能指標的多個其他統計資訊，例如適用於監測專用製程步驟或適用於確定所製造半導體裝置的代表性性能。步驟C10的結果也可 與從相同或第二晶圓中擷取的其他樣本之其他檢測測量結果相關聯，或者與晶圓上製備樣本的位置相關聯。範例是例如奈米柱橫截面隨深度的變化、奈米柱的傾斜，尤其是在晶圓邊緣處朝向晶圓外圓周的傾斜、晶圓上傾斜角的變化。其他例子為奈米柱的形狀，例如桶形的平均數量。因此，例如代表性圖元也可與例如從半導體裝置設計的CAD資料獲得之參考圖元進行比較。
在具體實施例的範例中，套用機器學習(「ML」)型物體偵測器。代替在步驟C3中描述的生成範本，在修改的步驟C3M中，使用在步驟C2期間所識別帶有註釋的橫截面影像特徵，來訓練機器學習演算法。然後在修改的步驟C4M中應用機器學習演算法，以自動偵測相關半導體結構的橫截面影像特徵。這可如前述執行，然後可使用已訓練的第二機器學習邏輯來偵測2D橫截面中奈米柱的橫截面及其內部結構，即分割成環。
檢查方法可亦更包含利用基於機器學習(ML)的局部分割之修改步驟C6M。在上一步確定佔用的坐標後，確定佔用的邊界或輪廓，並將佔用與背景分割並分離。此分割可用上面提到已訓練的第二機器學習邏輯來完成，以執行分割成環。邊界或輪廓可亦藉由使用ML型分割演算法來計算。
從前述可清楚看出，步驟C2和C3為準備步驟，並為了準備例行檢測任務而執行。在例行檢測任務中，省略步驟C2和C3，取而代之的是，在準備工作流程中確定並且例如儲存在資料庫中的一組預選範本係用於步驟C4和進一步的步驟。另可理解，在例行檢測期間，這些步驟可重疊。例如，步驟C4可與步驟C1重疊，並且藉由有關範本來識別使用面積可例如從在步驟C1期間獲得的第一2D橫截面影像開始。也可採取改變的順序執行某些處理步驟。例如，3D表面生成的步驟C9可例如在精細對準的步驟C8之前，在一組代表性相關半導體結構上執行，並且根據步驟C8的精細對準執行可受到代表性3D表面分析結果的影響。也可在步驟C5之後直接執行精細對準的步驟C8。
含有步驟C4至C10之任一者或含有已修改步驟C4M或C6M的方法受益於更快的計算時間。在該方法中，在一第一步驟中，將3D體積影像的體 積資料量減少超過10000倍至第一數值。第一數值包含相關半導體結構的中心位置和輪廓坐標的列舉，例如在步驟C5至C7中所獲得。在步驟C9期間，第一數值進一步簡化為代表性圖元形式的參數。因此，第一數值的數量進一步減少到第二數值的約50倍。該方法進一步受益於統計平均，包括在生成代表性圖元期間的步驟C9之統計平均。
前述範例在作為相關半導體結構的HAR通道或奈米柱之範例中進行說明。其他相關半導體結構可為邏輯探針中的通孔。通孔是包含各種IC元件的邏輯晶片之多個相鄰水平層之間的多個垂直接觸結構。此等通孔的處理方式與3D記憶體探針中的HAR通道或奈米柱相同。其他範例為邏輯晶片中的金屬線或連接。可採取與3D記憶體晶片中的記憶體通道相同的方式處理一系列已知(例如，根據可用設計資訊)彼此平行的此等金屬線。
根據本發明的方法可應用於半導體裝置的製程開發或製造的製程表徵、製程最佳化及/或製程監控。
前述具體實施例可完全或部分相互組合。此外，熟習該項技藝者已知的修改或方法、導出的參數或統計值在本發明的範疇內。雖然根據圖5的方法依順序S1至S7解釋，但可互換至少兩方法步驟的順序，諸如方法步驟S2和S3的順序。
D1-D7:方法步驟

Claims (18)

  1. 一種訓練機器學習邏輯以高深寬比HAR結構分割奈米柱橫截面環之方法，該方法包含：提供複數個奈米柱的橫截面影像；具有兩交替標籤的橫截面影像中之二進位註釋環；基於該等二進位註釋環訓練一第一機器學習邏輯；使用訓練過的第一機器學習邏輯分割橫截面影像或進一步橫截面影像，以提供二進位分割影像；進行多級註釋二進位分割影像中的分割環，以提供多級註釋影像；及基於該多級註釋影像，訓練第二機器學習邏輯作為用於分割環的該機器學習邏輯。
  2. 如請求項1所述之方法，其中該第一機器學習邏輯包括一隨機森林模型。
  3. 如請求項1或2所述之方法，其中該第二機器學習邏輯包括一神經網路。
  4. 如請求項1所述之方法，更包含基於修正的二進制分割影像，重新訓練該第一機器學習邏輯。
  5. 如請求項4所述之方法，其中該多級註釋於重新訓練之後執行。
  6. 如請求項1所述之方法，其中訓練該第二機器學習邏輯係基於該等多級註釋影像的一第一部分，並且其中該方法更包含基於與該第一部分不同的該等多級註釋影像之一第二部分，測試該已訓練的第二機器學習邏輯。
  7. 如請求項1所述之方法，其中針對該等環之每一者的一部分執行該二進制註釋。
  8. 一種分析高深寬比HAR結構中奈米柱橫截面環之方法，該方法包含：提供一奈米柱的橫截面影像；使用一訓練過的機器學習邏輯在該橫截面中分割環；及基於該等已分割環來確定該等環的參數，其中該機器學習邏輯為使用如請求項1至7中任一項所述之方法訓練的該第二機器學習邏輯。
  9. 如請求項8所述之方法，更包含基於該已分割環來識別該等環的輪廓，其中基於該等已識別的輪廓來確定該等參數。
  10. 如請求項8或9所述之方法，其中該等參數包括選自由環半徑和環直徑所組成群組中的參數。
  11. 如請求項8所述之方法，更包含識別與該等參數與多個額定值或預期值的偏差。
  12. 請求項8所述之方法，更包含：獲得半導體樣本的3D斷層掃描影像； 從該3D斷層掃描影像中選擇包括該奈米柱的橫截面影像之2D橫截面影像區段子集，每一分段包含一組HAR結構的多個橫截面影像；識別多個2D橫截面影像子集中的該組HAR結構內的每一HAR結構的輪廓；從該組HAR結構的該等HAR結構的輪廓擷取多個偏差參數；分析該等偏差參數，其中該等偏差參數包含下列之一或多者與理想位置的位移；半徑或直徑的偏差；與橫截面區域的偏差；與橫截面形狀的偏差。
  13. 如請求項12所述之方法，其中分析該等偏差參數的步驟包含執行該組HAR結構之至少一HAR結構的至少一偏差參數的統計分析。
  14. 一種半導體檢測裝置，包含：一聚焦離子束裝置(FIB)，其調適於磨削一積體半導體樣本的一系列橫截面；掃描電子束顯微鏡(SEM)，其調適於成像該等積體半導體樣本的該系列橫截面；一控制器，用於操作一組指令，其可執行如請求項8至13中任一項所述之方法步驟。
  15. 如請求項14所述之半導體檢測裝置，其中該聚焦離子束(FIB)和電子束顯微鏡(SEM)彼此形成約90°角度。
  16. 如請求項14或15所述之半導體檢測裝置，更包含一雷射光束裝置，用於從晶圓切割該積體半導體樣本。
  17. 一種含有多個指令之電腦程式，當一處理器執行該等指令時，導致執行如請求項1至13中任一項所述之方法。
  18. 一種含有如請求項17所述之電腦程式之實體儲存媒體。
TW111110322A 2021-04-21 2022-03-21 訓練機器學習邏輯及分析高深寬比結構中奈米柱橫截面環之方法、半導體檢測裝置、電腦程式及實體儲存媒體 TWI812091B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021110054.2 2021-04-21
DE102021110054 2021-04-21

Publications (2)

Publication Number Publication Date
TW202307900A TW202307900A (zh) 2023-02-16
TWI812091B true TWI812091B (zh) 2023-08-11

Family

ID=81448654

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110322A TWI812091B (zh) 2021-04-21 2022-03-21 訓練機器學習邏輯及分析高深寬比結構中奈米柱橫截面環之方法、半導體檢測裝置、電腦程式及實體儲存媒體

Country Status (7)

Country Link
US (1) US20240087134A1 (zh)
EP (1) EP4327274A1 (zh)
JP (1) JP2024516176A (zh)
KR (1) KR20230172007A (zh)
CN (1) CN117242484A (zh)
TW (1) TWI812091B (zh)
WO (1) WO2022223229A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201838052A (zh) * 2017-03-30 2018-10-16 義守大學 適用於三維晶片的缺陷測試方法及系統
US20200134824A1 (en) * 2018-10-31 2020-04-30 Fei Company Smart metrology on microscope images
US20200234428A1 (en) * 2019-01-18 2020-07-23 Kla Corporation Methods And Systems For Inspection Of Semiconductor Structures With Automatically Generated Defect Features
WO2020244795A1 (en) * 2019-06-07 2020-12-10 Carl Zeiss Smt Gmbh Cross section imaging with improved 3d volume image reconstruction accuracy
TW202133213A (zh) * 2019-10-31 2021-09-01 德商卡爾蔡司Ｓｍｔ有限公司 用以量測har結構之外型偏差的fib-sem三維斷層造影

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201838052A (zh) * 2017-03-30 2018-10-16 義守大學 適用於三維晶片的缺陷測試方法及系統
US20200134824A1 (en) * 2018-10-31 2020-04-30 Fei Company Smart metrology on microscope images
US20200234428A1 (en) * 2019-01-18 2020-07-23 Kla Corporation Methods And Systems For Inspection Of Semiconductor Structures With Automatically Generated Defect Features
WO2020244795A1 (en) * 2019-06-07 2020-12-10 Carl Zeiss Smt Gmbh Cross section imaging with improved 3d volume image reconstruction accuracy
TW202133213A (zh) * 2019-10-31 2021-09-01 德商卡爾蔡司Ｓｍｔ有限公司 用以量測har結構之外型偏差的fib-sem三維斷層造影

Also Published As

Publication number Publication date
KR20230172007A (ko) 2023-12-21
WO2022223229A1 (en) 2022-10-27
TW202307900A (zh) 2023-02-16
JP2024516176A (ja) 2024-04-12
US20240087134A1 (en) 2024-03-14
EP4327274A1 (en) 2024-02-28
CN117242484A (zh) 2023-12-15

Similar Documents

Publication Publication Date Title
TWI820526B (zh) 晶圓檢查方法
US20220392793A1 (en) Methods of cross-section imaging of an inspection volume in a wafer
TWI776163B (zh) 得到積體半導體樣本之立體影像之方法、電腦程式產品、及半導體檢測裝置
US20210358101A1 (en) Processing image data sets
US20210158498A1 (en) Wafer inspection methods and devices
CN114391178A (zh) 使用多扫描电子显微镜的晶片对准
CN114365183A (zh) 晶片检验方法和***
Neumann et al. 3D analysis of high-aspect ratio features in 3D-NAND
US9318395B2 (en) Systems and methods for preparation of samples for sub-surface defect review
TWI812091B (zh) 訓練機器學習邏輯及分析高深寬比結構中奈米柱橫截面環之方法、半導體檢測裝置、電腦程式及實體儲存媒體
US20230196189A1 (en) Measurement method and apparatus for semiconductor features with increased throughput
Ledoux et al. Gas-enhanced PFIB surface preparation enabled metrology and statistical analysis of 3D NAND devices
TW202418221A (zh) 用於半導體檢查圖像分割的改進方法和裝置
WO2024088923A1 (en) Improved method and apparatus for segmentation of semiconductor inspection images
WO2023117238A1 (en) Measurement method and apparatus for semiconductor features with increased throughput
US20220230899A1 (en) Contact area size determination between 3d structures in an integrated semiconductor sample
KR20240112881A (ko) 증가된 처리량을 갖는 반도체 피처의 측정 방법 및 장치