TWI811633B - 電子裝置與其操作方法 - Google Patents

電子裝置與其操作方法 Download PDF

Info

Publication number
TWI811633B
TWI811633B TW110104914A TW110104914A TWI811633B TW I811633 B TWI811633 B TW I811633B TW 110104914 A TW110104914 A TW 110104914A TW 110104914 A TW110104914 A TW 110104914A TW I811633 B TWI811633 B TW I811633B
Authority
TW
Taiwan
Prior art keywords
memory
controller
predetermined
setting information
memory controller
Prior art date
Application number
TW110104914A
Other languages
English (en)
Other versions
TW202232330A (zh
Inventor
林宗民
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110104914A priority Critical patent/TWI811633B/zh
Priority to CN202111549827.4A priority patent/CN114911413A/zh
Priority to US17/564,130 priority patent/US11947467B2/en
Publication of TW202232330A publication Critical patent/TW202232330A/zh
Application granted granted Critical
Publication of TWI811633B publication Critical patent/TWI811633B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Image Input (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

一種電子裝置，包括第一記憶體控制器、第二記憶體控制器與記憶體存取控制器。第一記憶體控制器儲存既定記憶體的設定資訊，其中既定記憶體定義為唯執行記憶體。第二記憶體控制器依據既定記憶體的設定資訊，提供並設定致能暫存器，且產生致能訊號。記憶體存取控制器依據致能訊號與既定記憶體的設定資訊，存取第一記憶體控制器與第二記憶體控制器，將既定記憶體的資料搬移至對應致能暫存器的既定記憶體空間。

Description

電子裝置與其操作方法
本發明關於一種電子裝置，特別是關於一種電子裝置與其操作方法。
唯執行記憶體(execute-Only-Memory,XOM)是一種韌體保護技術，藉由定義唯執行記憶體的區域，以保護關鍵程式碼。透過唯執行記憶體的保護，程式記憶體空間的一部分僅支援程式執行，任何裝置都無法讀回記憶體的內容。
一般來說，唯執行記憶體只存在於非揮發性記憶體(non-volatile memory,NVM)的一區塊，使得當程式碼被燒錄至此區塊時，此區塊也同時被記錄為具有唯執行記憶體的功能。然而，由於非揮發性記憶體的資料存取速度較慢，將會影響資料存取的操作及使用便利性。因此，如何增加資料存取速度及使用便利性是當前重要的課題。
本發明提供一種電子裝置與其操作方法，藉以使揮發性記憶體可以具有唯執行記憶體的功能，且可增加記憶體的存取速度及使用便利性。
本發明提供一種電子裝置，包括第一記憶體控制器、第二記憶體控制器與記憶體存取控制器。第一記憶體控制器儲存既定記憶體的設定資訊，其中既定記憶體定義為唯執行記憶體。第二記憶體控制器耦接第一記憶體控制器，依據既定記憶體的設定資訊，提供並設定致能暫存器，且產生致能訊號。記憶體存取控制器耦接第一記憶體控制器與第二記憶體控制器，依據致能訊號與既定記憶體的設定資訊，存取第一記憶體控制器與第二記憶體控制器，將既定記憶體的資料搬移至對應致能暫存器的既定記憶體空間。
本發明提供一種電子裝置的操作方法，包括下列步驟。透過第一記憶體控制器，儲存既定記憶體的設定資訊，其中既定記憶體定義為唯執行記憶體。透過第二記憶體控制器，依據既定記憶體的設定資訊，提供並設定致能暫存器，且產生致能訊號。透過記憶體存取控制器，依據致能訊號與既定記憶體的設定資訊，存取第一記憶體控制器與第二記憶體控制器，將既定記憶體的資料搬移至對應致能暫存器的既定記憶體空間。
本發明所揭露之電子裝置與其操作方法，透過第一記憶體控制器儲存既定記憶體的設定資訊，其中既定記憶體定義為唯執行記憶體，第二記憶體控制器依據既定記憶體的設定資訊，提供並設定致能暫存器，且產生致能訊號，記憶體存取控制器依據致能訊號與既定記憶體的設定資訊，存取第一記憶體控制器與第二記憶體控制器，以將既定記憶體的資料搬移至對應致能暫存器的既定記憶體空間。如此一來，使得第二記憶體控制器對應的記憶體可以具有唯執行記憶體的功能，且可增加記憶體的存取速度及使用便利性。
在以下所列舉的各實施例中，將以相同的標號代表相同或相似的元件或組件。
第1圖為依據本發明之一實施例之電子裝置的示意圖。請參考第1圖，電子裝置100可以包括第一記憶體控制器110、第二記憶體控制器120、記憶體存取控制器130與系統匯流排140。在本實施例中，系統匯流排140可以是高級高效能匯流排(advanced high performance bus, AHB)、先進可擴充介面(Advanced eXtensible Interface, AXI) 匯流排、或是其組合，記憶體存取控制器130可以是直接記憶體存取(DMA)裝置，但本發明實施例不限於此。
第一記憶體控制器110耦接系統匯流排140，並可透過系統匯流排140進行資料傳輸，且儲存既定記憶體的設定資訊，其中既定記憶體定義為唯執行記憶體。在本實施例中，唯執行記憶體可以僅允許取指令(instruction fetch)，不允許進行資料存取(data access)的操作，以避免遭到網路攻擊或駭客入侵並保護關鍵程式碼。
另外，第一記憶體控制器110可以是非揮發性記憶體(non-volatile memory, NVM)控制器。此外，上述既定記憶體的設定資訊可以包括虛擬記憶體位址(virtual memory address, VMA)、載入記憶體位址(load memory address, LMA)、既定記憶體的大小(size)、鎖定值(locked value)與致能值(enable value)，如第2圖所示。
虛擬記憶體位址例如為既定記憶體的程式碼被放置於揮發性記憶體中的基底位址(base address)。載入記憶體位址例如為既定記憶體的程式碼被放置於非揮發性記憶體中的基底位址。
鎖定值與致能值例如皆為一位元(1-bit)的設定值，但本發明實施例不限於此。在本實施例中，致能值代表既定記憶體的設定是否有效。舉例來說，當致能值例如為高邏輯位準“1”時，既定記憶體的設定有效，即此既定記憶體具有唯讀功能。當致能值例如為低邏輯位準“0”時，既定記憶體的設定無效，即此既定記憶體可具有讀取和寫入功能。
鎖定值可以是為了提供使用者開發之便利性，且當鎖定值未設定時，既定記憶體仍可被進行資料存取、除錯等；反之，當鎖定值被設定後，既定記憶體即作用，亦即既定記憶體的特性(即唯執行記憶體的特性)即生效。舉例來說，當鎖定值例如設定為高邏輯位準“0”時，表示既定記憶體可以具有唯讀功能。當鎖定值例如為高邏輯位準“1”時，表示既定記憶體為拒絕資料存取，即既定記憶體不具有讀取和寫入功能。
第二記憶體控制器120耦接系統匯流排140，並透過系統匯流排140與第一記憶體控制器110耦接及通訊。第二記憶體控制器120可以接收第一記憶體控制器110的既定記憶體的設定資訊，並依據既定記憶體的設定資訊，提供並設定致能暫存器，且產生致能訊號。
舉例來說，第二記憶體控制器120可以依據既定記憶體的設定資訊中的虛擬記憶體位址、既定記憶體的大小、鎖定值與致能值，提供並設定致能暫存器。接著，在致能暫存器設定完成後，第二記憶體控制器120可以產生致能訊號。在本實施例中，第二記憶體控制器120可以是揮發性記憶體(volatile memory, VM)控制器，例如隨機存取記憶體(random access memory, RAM)控制器。
記憶體存取控制器130耦接系統匯流排140，並透過系統匯流排140與第一記憶體控制器110和第二記憶體控制器120耦接及通訊。記憶體存取控制器130可以接收第一記憶體控制器110的既定記憶體的設定資訊與第二記憶體控制器120所產生的致能訊號。接著，記憶體存取控制器130可以依據致能訊號與既定記憶體的設定資訊，存取第一記憶體控制器110與第二記憶體控制器120，將既定記憶體的資料搬移至對應致能暫存器的既定記憶體空間。
進一步來說，電子裝置100還可以包括處理單元150、第一記憶體160與第二記憶體170。
處理單元150耦接系統匯流排140，並透過系統匯流排140與第一記憶體控制器110、第二記憶體控制器120和記憶體存取控制器130耦接及通訊。處理單元150可以對第二記憶體控制器120進行存取操作，例如可以控制第二記憶體控制器120對致能暫存器進行設定。在本實施例中，處理單元150例如為微處理器(micro-processor)或微控制器(micro-controller)，但本發明實施例不限於此。
第一記憶體160耦接第一記憶體控制器110，且第一記憶體160可以包括既定記憶體，以儲存既定記憶體的資料，例如複數程式碼。在本實施例中，第一記憶體160的既定記憶體可以與虛擬記憶體位址相對應。另外，第一記憶體160可以是非揮發性記憶體，例如快閃記憶體(flash memory)、唯讀記憶體(read-only memory, ROM)等，但本發明實施例不限於此。
第二記憶體170耦接第二記憶體控制器120，且第二記憶體170可以包括對應致能暫存器的既定記憶體空間。也就是說，當第二記憶體控制器120依據設定既定記憶體的設定資訊設定致能暫存器完成後，第二記憶體120可以提供對應致能暫存器的既定記憶體空間。此既定記憶體空間會被設定為唯讀(read-only)模式，並僅允許記憶體存取控制器130進行寫入操作，以將第一記憶體160之既定記憶體的資料搬移並寫入至此既定記憶體空間。
在本實施例中，第二記憶體170的既定記憶體空間可以與載入記憶體位址相對應。另外，第二記憶體170可以是揮發性記憶體，例如隨機存取記憶體、動態隨機存取記憶體(dynamic random access memory, DRAM)、靜態隨機存取記憶體(static random access memory, SRAM)、正反器陣列(Flip-Flop Array)等，但本發明實施例不限於此。
此外，第二記憶體控制器120還包括過濾單元121。過濾單元121可以依據既定記憶體的設定資訊，對處理單元150的存取操作進行過濾。也就是說，當處理單元150發出存取操作的需求至第二記憶體控制器120時，過濾單元121可以依據既定記憶體的設定資訊對上述存取操作進行過濾，並判斷上述存取操作的種類，例如取指令或資料存取的操作。在一實施例中，過濾單元121亦可對匯流排上的其它主動式裝置的動作進行過濾，若其動作為資料存取，也會將其擋掉。
在電子裝置100的整體操作上，處理單元150可以驅動第一記憶體控制器110，以設定第一記憶體160包括既定記憶體，並將資料(例如程式碼)儲存至既定記憶體中。接著，第一記憶體控制器110可以儲存既定記憶體的設定資料，例如包括虛擬記憶體位址(例如對應既定記憶體空間的位址)、載入記憶體位址(例如既定記憶體所儲存之資料的位址)、既定記憶體的大小、鎖定值與致能值。之後，第一記憶體控制器110可以將既定記憶體的設定資訊傳送至第二記憶體控制器120與記憶體存取控制器130。
接著，處理單元150可以驅動第二記憶體控制器120，使第二記憶體控制器120可以依據既定記憶體的設定資訊(例如虛擬記憶體位址、既定記憶體的大小、鎖定值與致能值)，提供並設定致能暫存器，使得第二記憶體170可以提供對應致能暫存器的既定記憶體空間，其中既定記憶體空間與虛擬記憶體位址、既定記憶體的大小相對應。另外，上述既定記憶體空間可以設定為唯讀模式，並僅允許記憶體存取控制器130進行寫入操作。此外，上述既定記憶體空間之唯執行記憶體的特性可以依據既定記憶體的設定資訊中的鎖定值，以決定是否生效。再者，在第二記憶體控制器120可以依據既定記憶體的設定資訊設定致能暫存器完成後，第二記憶體控制器120可以產生致能訊號，表示致能暫存器已設定完成。
接著，處理單元150可以驅動記憶體存取控制器130(即記憶體存取控制器130受到外部觸發)，使記憶體存取控制器130可以讀取第二記憶體控制器120所產生之致能訊號。接著，記憶體存取控制器130會依據致能訊號與既定記憶體的設定資訊上(例如虛擬記憶體位址、載入記憶體位址、既定記憶體的大小)，存取第一記憶體控制器110與第二記憶體控制器120，將既定記憶體的資料搬移至對應致能暫存器的既定記憶體空間。也就是說，依據載入記憶體位址，由第一記憶體160中讀取既定記憶體的資料，再依據虛擬記憶體位址，將既定記憶體資料寫入對應致能暫存器之第二記憶體170的既定記憶體空間。
接著，在一些實施例中，在上述資料搬移完成後，記憶體存取控制器130可以產生完成旗標，以表示第一記憶體110之既定記憶體的資料已完全搬移至第二記憶體170的既定記憶體空間。在一些實施例中，在上述資料搬移完成後，第二記憶體控制器120可以產生完成旗標，以表示第一記憶體110之既定記憶體的資料已完全搬移至第二記憶體170的既定記憶體空間。如此一來，第二記憶體170便可以具有唯執行記憶體的功能。接著，處理單元150便可從記憶體存取控制器130或從第二記憶體控制器120讀取上述完成旗標。另外，由於第二記憶體170的資料存取速度高於第一記憶體160的資料存取速度，因此也可以增加記憶體的存取速度。
在上述實施例中，記憶體存取控制器130存取第一記憶體控制器110與第二記憶體控制器120將既定記憶體的資料搬移至對應致能暫存器的既定記憶體空間的次數為一次，但本發明實施例不限於此。記憶體存取控制器130可以支援多次搬移。另外，第一記憶體160之既定記憶體、致能暫存器以及第二記憶體170之既定記憶體空間的數量以一個為例是本發明的一種實施範例，但本發明實施例不限於此。使用者可視其需求，第一記憶體160之既定記憶體、致能暫存器以及第二記憶體170之既定記憶體空間的數量可以為多個，亦可達到相同的效果。
當既定記憶體、致能暫存器以及既定記憶體空間的數量為多個時，記憶體存取控制器130、第一記憶體控制器110與第二記憶體控制器120之間的操作可參考如上實施例的說明，亦可達到相同的效果，故在此不再贅述。
此外，記憶體存取控制器130還可以對所搬移之既定記憶體的資料進行校驗，例如透過總和檢查(checksum)或循環冗餘校驗(cyclic redundancy check, CRC)對所搬移之既定記憶體的資料進行校驗，以驗證資料的正確性。
藉由如上實施例的說明，本發明實施例提供一種電子裝置的操作方法。第3圖為依據本發明之一實施例之的流程圖。在步驟S302中，透過第一記憶體控制器，儲存既定記憶體的設定資訊，其中既定記憶體定義為唯執行記憶體。在步驟S304中，透過第二記憶體控制器，依據既定記憶體的設定資訊，提供並設定致能暫存器，且產生致能訊號。
在步驟S306，透過記憶體存取控制器，依據致能訊號與既定記憶體的設定資訊，存取第一記憶體控制器與第二記憶體控制器，將既定記憶體的資料搬移至對應致能暫存器的既定記憶體空間。在本實施例中，既定記憶體的設定資訊可以包括虛擬記憶體位址、載入記憶體位址、既定記憶體的大小、鎖定值與致能值。
第4圖為依據本發明之另一實施例之電子裝置的操作方法的流程圖。在本實施例中，步驟S302~S306與第3圖之步驟S302~S306相同或相似，可參考第3圖之實施例的說明，故在此不再贅述。
在步驟S402中，透過記憶體存取控制器或第二記憶體控制器產生完成旗標。在步驟S404中，透過第二記憶體控制器的過濾單元，依據既定記憶體的設定資訊，對處理單元的存取操作進行過濾。
值得注意的是，第3圖及第4圖之步驟的順序僅用以作為說明之目的，不用於限制本發明實施例之步驟的順序，且上述步驟之順序可由使用者視其需求而改變。並且，在不脫離本發明之精神以及範圍內，可增加額外之步驟或者使用更少之步驟。
綜上所述，本發明所揭露之電子裝置與其操作方法，透過第一記憶體控制器儲存既定記憶體的設定資訊，其中既定記憶體定義為唯執行記憶體，第二記憶體控制器依據既定記憶體的設定資訊，提供並設定致能暫存器，且產生致能訊號，記憶體存取控制器依據致能訊號與既定記憶體的設定資訊，存取第一記憶體控制器與第二記憶體控制器，以將既定記憶體的資料搬移至對應致能暫存器的既定記憶體空間。如此一來，使得第二記憶體控制器對應的記憶體可以具有唯執行記憶體的功能，且可增加記憶體的存取速度及使用便利性。
本發明雖以實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:電子裝置 110:第一記憶體控制器 120:第二記憶體控制器 121:過濾單元 130:記憶體存取控制器 140:系統匯流排 150:處理單元 160:第一記憶體 170:第二記憶體 S302~S306,S402~S404:步驟
第1圖為依據本發明之一實施例之電子裝置的示意圖。 第2圖為依據本發明之一實施例之既定記憶體的設定資訊的示意圖。 第3圖為依據本發明之一實施例之電子裝置的操作方法的流程圖。 第4圖為依據本發明之另一實施例之電子裝置的操作方法的流程圖。
100:電子裝置
110:第一記憶體控制器
120:第二記憶體控制器
121:過濾單元
130:記憶體存取控制器
140:系統匯流排
150:處理單元
160:第一記憶體
170:第二記憶體

Claims (10)

  1. 一種電子裝置，包括：一第一記憶體控制器，儲存一既定記憶體的一設定資訊，其中該既定記憶體定義為一唯執行記憶體；一第二記憶體控制器，耦接該第一記憶體控制器，依據該既定記憶體的設定資訊，提供並設定一致能暫存器，且產生一致能訊號，其中該致能訊號表示該致能暫存器已設定完成；以及一記憶體存取控制器，耦接該第一記憶體控制器與該第二記憶體控制器，依據該致能訊號與該既定記憶體的該設定資訊，存取該第一記憶體控制器與該第二記憶體控制器，將該既定記憶體的資料搬移至對應該致能暫存器的一既定記憶體空間。
  2. 如請求項1之電子裝置，更包括：一處理單元，耦接該第二記憶體控制器，以對該第二記憶體控制器進行一存取操作；一第一記憶體，耦接該第一記憶體控制器，該第一記憶體包括該既定記憶體，並儲存該既定記憶體的資料；以及一第二記憶體，耦接該第二記憶體控制器，該第二記憶體包括對應該致能暫存器的一既定記憶體空間。
  3. 如請求項2之電子裝置，其中該第二記憶體控制器包括：一過濾單元，依據該既定記憶體的設定資訊，對該處理單元的該存取操作進行過濾。
  4. 如請求項1之電子裝置，其中該既定記憶體的設定 資訊包括一虛擬記憶體位址、一載入記憶體位址、該既定記憶體的大小、一鎖定值與一致能值。
  5. 如請求項1之電子裝置，其中該記憶體存取控制器支援對該既定記憶體的資料進行多次搬移，以及對所搬移之該既定記憶體的資料進行校驗。
  6. 如請求項1之電子裝置，其中在該既定記憶體的資料搬移至對應的該致能暫存器完成後，該記憶體存取控制器或該第二記憶體控制器產生一完成旗標。
  7. 一種電子裝置的操作方法，包括：透過一第一記憶體控制器，儲存一既定記憶體的一設定資訊，其中該既定記憶體定義為一唯執行記憶體；透過一第二記憶體控制器，依據該既定記憶體的設定資訊，提供並設定一致能暫存器，且產生一致能訊號，其中該致能訊號表示該致能暫存器已設定完成；以及透過一記憶體存取控制器，依據該致能訊號與該既定記憶體的該設定資訊，存取該第一記憶體控制器與該第二記憶體控制器，將該既定記憶體的資料搬移至對應該致能暫存器的一既定記憶體空間。
  8. 如請求項7之電子裝置的操作方法，其中該既定記憶體的設定資訊包括一虛擬記憶體位址、一載入記憶體位址、該既定記憶體的大小、一鎖定值與一致能值。
  9. 如請求項7之電子裝置的操作方法，更包括：透過該第二記憶體控制器的一過濾單元，依據該既定記憶體的設定資訊，對一處理單元的該存取操作進行過濾。
  10. 如請求項7之電子裝置的操作方法，在將該既定記憶體的資料搬移至對應的該致能暫存器的步驟之後更包括：透過該記憶體存取控制器或該第二記憶體控制器產生一完成旗標。
TW110104914A 2021-02-09 2021-02-09 電子裝置與其操作方法 TWI811633B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110104914A TWI811633B (zh) 2021-02-09 2021-02-09 電子裝置與其操作方法
CN202111549827.4A CN114911413A (zh) 2021-02-09 2021-12-17 电子装置与其操作方法
US17/564,130 US11947467B2 (en) 2021-02-09 2021-12-28 Electronic device and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110104914A TWI811633B (zh) 2021-02-09 2021-02-09 電子裝置與其操作方法

Publications (2)

Publication Number Publication Date
TW202232330A TW202232330A (zh) 2022-08-16
TWI811633B true TWI811633B (zh) 2023-08-11

Family

ID=82703835

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104914A TWI811633B (zh) 2021-02-09 2021-02-09 電子裝置與其操作方法

Country Status (3)

Country Link
US (1) US11947467B2 (zh)
CN (1) CN114911413A (zh)
TW (1) TWI811633B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102012867A (zh) * 2009-09-03 2011-04-13 248固态硬碟有限公司 资料储存***及其管理方法
TW201131578A (en) * 2010-03-01 2011-09-16 Phison Electronics Corp Memory management method, memory controller and memory storage system
TW201504812A (zh) * 2013-07-18 2015-02-01 Acer Inc 電子裝置、處理器以及記憶體控制方法
CN110489052A (zh) * 2018-05-14 2019-11-22 慧荣科技股份有限公司 数据储存装置、***信息编程方法及***信息重建方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07225727A (ja) * 1994-02-14 1995-08-22 Fujitsu Ltd 計算機システム
US9489316B2 (en) * 2013-03-15 2016-11-08 Freescale Semiconductor, Inc. Method and device implementing execute-only memory protection
US9710404B2 (en) * 2015-03-23 2017-07-18 Intel Corporation Dynamic configuration and peripheral access in a processor
US20180004418A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Non-unified code and data decoding to provide execute-only memory
US10452565B2 (en) * 2018-01-12 2019-10-22 Sunasic Technologies, Inc. Secure electronic device
TWI688861B (zh) * 2018-09-18 2020-03-21 新唐科技股份有限公司 資料處理裝置及其資料保護方法
US11886349B2 (en) * 2020-04-23 2024-01-30 Nxp Usa, Inc Remap address space controller

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102012867A (zh) * 2009-09-03 2011-04-13 248固态硬碟有限公司 资料储存***及其管理方法
TW201131578A (en) * 2010-03-01 2011-09-16 Phison Electronics Corp Memory management method, memory controller and memory storage system
TW201504812A (zh) * 2013-07-18 2015-02-01 Acer Inc 電子裝置、處理器以及記憶體控制方法
CN110489052A (zh) * 2018-05-14 2019-11-22 慧荣科技股份有限公司 数据储存装置、***信息编程方法及***信息重建方法

Also Published As

Publication number Publication date
US11947467B2 (en) 2024-04-02
CN114911413A (zh) 2022-08-16
TW202232330A (zh) 2022-08-16
US20220253393A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
US8443423B2 (en) Secure information processing
US7663957B2 (en) Microprocessor with program-accessible re-writable non-volatile state embodied in blowable fuses of the microprocessor
TW201937367A (zh) 系統開機碼記憶體管理方法、記憶體裝置與應用其之電子系統
TWI688861B (zh) 資料處理裝置及其資料保護方法
JPH0778766B2 (ja) ランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置におけるプログラム直接実行の制御方法および装置
CN114721493B (zh) 芯片启动方法、计算机设备及可读存储介质
CN113485716B (zh) 防内存越界的程序编译方法及装置
US10776257B2 (en) Booting an application from multiple memories
TWI811633B (zh) 電子裝置與其操作方法
TWI684988B (zh) 錯誤處置方法以及資料儲存裝置及其控制器
EP4350521A1 (en) Data processing method and related apparatus
US8122205B2 (en) Structured virtual registers for embedded controller devices
TWI515733B (zh) 快閃記憶體燒錄方法與電腦可讀取媒體
CN114416637A (zh) 一种soc芯片复位处理方法、装置、soc芯片及介质
US11650738B2 (en) Integrity check of a memory
CN111061591A (zh) 基于存储器完整性检查控制器实现数据完整性检查的***和方法
JP4423849B2 (ja) データ保護システム、データ保護プログラム及びデータ保護方法
JP2006178909A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
TWI647619B (zh) 用來於一電子裝置中進行硬體資源管理之方法以及對應的電子裝置
TWI761915B (zh) 資料儲存裝置以及參數改寫方法
KR20240100077A (ko) 스토리지 장치 및 그의 동작 방법
JP2796162B2 (ja) 命令処理方法
CN116660735A (zh) 一种用于jtag测试的芯片安全防护***及方法
WO2017020194A1 (zh) 一种文件***保护方法、装置及存储设备
JPS58184656A (ja) プログラム格納方式