TWI803417B

TWI803417B - 記憶體元件、記憶體陣列及其製造方法

Info

Publication number: TWI803417B
Application number: TW111131760A
Authority: TW
Inventors: 劉漢胤; 許煜亮; 鄭宇星
Original assignee: 國立中山大學
Priority date: 2022-08-23
Filing date: 2022-08-23
Publication date: 2023-05-21
Also published as: TW202410501A

Abstract

一記憶體陣列包含複數個記憶體元件，各該記憶體元件具有一第一電極、一第二電極及一堆疊結構，該堆疊結構位於該第一電極及該第二電極之間，作為電阻切換層使用，該堆疊結構由一結晶型氧化物薄膜及一非晶型氧化物薄膜堆疊而成，由於該結晶型氧化物薄膜缺陷較少，因此可提昇該記憶體元件及該記憶體陣列之性能，如記憶窗口、耐久性及記憶時間等。

Description

記憶體元件、記憶體陣列及其製造方法

本發明關於一種記憶體元件及記憶體陣列，特別是一種具有結晶型氧化物薄膜及非晶型氧化物薄膜堆疊結構之記憶體元件及記憶體陣列。

近年來智慧電子產品及汽車快速發展，產生了巨量資料運算儲存的應用需求，動態隨機存取記憶體(dynamic random access memory, DRAM)或快閃記憶體(flash memory)的耗電量及存取速度已無法滿足應用需求，電阻式隨機存取記憶體(resistive random access memory, RRAM)因結構簡單、低耗能及存取速度快等優點，有望成為下一世代的主流記憶體，因此須積極尋求能夠顯著提昇RRAM性能並降低其製造成本的方案。

本發明之目的在於提供一種記憶體元件、記憶體陣列及其製造方法，該記憶體陣列包含複數個記憶體元件，各該記憶體元件之電阻切換層為一堆疊結構，由一結晶型氧化物薄膜及一非晶型氧化物薄膜所構成，該結晶型氧化物薄膜具有較少缺陷，可用以限制燈絲路徑的分佈範圍，藉此提昇記憶體之記憶窗口、耐久性及記憶時間等性能。

本發明之一種記憶體元件，其包含一第一電極、一第二電極及一堆疊結構，該堆疊結構位於該第一電極及該第二電極之間且具有一結晶型氧化物薄膜及一非晶型氧化物薄膜，該結晶型氧化物薄膜位於該第一電極上，該非晶型氧化物薄膜位於該結晶型氧化物薄膜上，該第二電極位於該非晶型氧化物薄膜上。

本發明之一種記憶體元件之製造方法，其包含：沈積一第一非晶型氧化物薄膜於一第一電極上；對該第一非晶型氧化物薄膜進行退火處理，使該第一非晶型氧化物薄膜轉變為一結晶型氧化物薄膜；沈積一第二非晶型氧化物薄膜於該結晶型氧化物薄膜上，該第二非晶型氧化物薄膜及該結晶型氧化物薄膜構成一堆疊結構；以及沈積一第二電極於該第二非晶型氧化物薄膜上。

本發明之一種記憶體陣列，其包含一基板、複數個記憶體元件及一絕緣層，各該記憶體元件具有一第一電極、一第二電極及一堆疊結構，該第一電極位於該基板上，該堆疊結構位於該第一電極及該第二電極之間，該堆疊結構具有一結晶型氧化物薄膜及一非晶型氧化物薄膜，該結晶型氧化物薄膜位於該第一電極上，該非晶型氧化物薄膜位於該結晶型氧化物薄膜上，該第二電極位於該非晶型氧化物薄膜上，該絕緣層位於各該記憶體元件之該第一電極及該第二電極之間，該絕緣層具有複數個設置孔，各該記憶體元件之該堆疊結構分別位於各該設置孔中，各該設置孔之一端顯露該結晶型氧化物薄膜，各該設置孔之另一端顯露該非晶型氧化物薄膜。

本發明之一種記憶體陣列之製造方法，其包含：形成複數個第一電極於一基板上；形成一絕緣層於該基板及該些第一電極上；圖案化該絕緣層以形成複數個設置孔，該些設置孔位於該些第一電極上方且顯露該些第一電極；沈積複數個第一非晶型氧化物薄膜於該些設置孔中，使該些第一非晶型氧化物薄膜接觸該些第一電極；對該些第一非晶型氧化物薄膜進行退火處理，使該些第一非晶型氧化物薄膜轉變為複數個結晶型氧化物薄膜；沈積複數個第二非晶型氧化物薄膜於該些設置孔中，使該些第二非晶型氧化物薄膜位於該些結晶型氧化物薄膜上，該些第二非晶型氧化物薄膜及該些結晶型氧化物薄膜構成複數個堆疊結構；以及沈積複數個第二電極於該些第二非晶型氧化物薄膜上，使該些第二電極接觸該些第二非晶型氧化物薄膜。

請參閱第1e圖，本發明之一記憶體元件100包含一第一電極110、一第二電極120及一堆疊結構130，三者分別為該記憶體元件100之下電極、上電極及電阻切換層，該堆疊結構130位於該第一電極110及該第二電極120之間，較佳地，該第一電極110之一表面111定義有一設置區111a及一非設置區111b，該堆疊結構130僅位於該設置區111a內，因此該堆疊結構130顯露位於該非設置區111b之該表面111，在本實施例中，該記憶體元件100為一電阻式隨機存取記憶體(resistive random access memory, RRAM)，該第一電極110為一矽基板，其電阻值小於5x10 ^-3Ω-cm，位於該非設置區111b之該矽基板作為下電極使用，該第二電極120為一金屬薄膜，較佳地，該第二電極120為100 nm銀薄膜。

請參閱第1e圖，該堆疊結構130具有一結晶型氧化物薄膜131'及一非晶型氧化物薄膜132，該結晶型氧化物薄膜131'位於該第一電極110上，該非晶型氧化物薄膜132位於該結晶型氧化物薄膜131'上，該第二電極120位於該非晶型氧化物薄膜132上，較佳地，該結晶型氧化物薄膜131'及該非晶型氧化物薄膜132分別由一金屬氧化物所製成，該金屬氧化物中的金屬元素可選自由鋁(Al)、鎂(Mg)、鈦(Ti)、鉿(Hf)、鋯(Zr)、釔(Y)、鋅(Zn)、鉭(Ta)及鑭(La)所組成之群組中至少一者，該結晶型氧化物薄膜131'及該非晶型氧化物薄膜132可由相同或不同金屬氧化物所製成，在本實施例中，該結晶型氧化物薄膜131'為結晶型二氧化鈦(TiO ₂)薄膜，該非晶型氧化物薄膜132為非晶型二氧化鈦薄膜，但本發明不以此為限制，在其他實施例中，該結晶型氧化物薄膜131'及該非晶型氧化物薄膜132可由不同金屬氧化物所製成。

由於該結晶型氧化物薄膜131'之內部原子成規則排列，因此該結晶型氧化物薄膜131'之電阻值小於該非晶型氧化物薄膜132之電阻值，此外，RRAM係透過電阻切換層中燈絲路徑(filament path)的形成及斷裂，而於低電阻態(low resistance state, LRS)及高電阻態(high resistance state, HRS)之間切換，當施加一電壓於該記憶體元件100使燈絲路徑形成後，該記憶體元件100會自HRS切換至LRS，將HRS切換至LRS所需電壓為設定電壓(set voltage)，當施加一電壓於該記憶體元件100使燈絲路徑斷裂時，該記憶體元件100會自LRS切換至HRS，將LRS切換至HRS所需電壓為重置電壓(reset voltage)，由於該結晶型氧化物薄膜131'之缺陷密度小於該非晶型氧化物薄膜132，形成於該結晶型氧化物薄膜131'中的燈絲路徑於重置時較容易完整斷裂，藉此可限制燈絲路徑的分佈範圍，該結晶型氧化物薄膜131'雖可改善該記憶體元件100之性能，但該結晶型氧化物薄膜131'之厚度不得大於該非晶型氧化物薄膜132之厚度，以避免影響電阻切換，在本實施例中，該結晶型氧化物薄膜131'之厚度等於該非晶型氧化物薄膜132之厚度，兩者皆為50 nm，藉此構成100 nm之該堆疊結構130，在其他實施例中，該結晶型氧化物薄膜131'厚度可小於該非晶型氧化物薄膜132厚度。

第1a至1e圖為該記憶體元件100之製造方法示意圖，請參閱第1a圖，將一第一電極110置於一沈積室(圖未繪出)後，沈積一第一非晶型氧化物薄膜131於該第一電極110上，可於真空環境下以物理氣相沈積法(physical vapor deposition, PVD)或化學氣相沈積法(chemical vapor deposition, CVD)沈積該第一非晶型氧化物薄膜131於該第一電極110上，亦可於非真空環境下以霧化化學氣相沈積法(mist chemical vapor deposition)沈積該第一非晶型氧化物薄膜131於該第一電極110上，在本實施例中，該第一電極110為一矽基板，將該矽基板置於非真空的該沈積室中，再以霧化CVD於該矽基板上沈積50nm的非晶型二氧化鈦薄膜。

請參閱第1b圖，接著對該第一非晶型氧化物薄膜131進行退火處理，使該第一非晶型氧化物薄膜131轉變為一結晶型氧化物薄膜131'，較佳地，該第一非晶型氧化物薄膜131於該沈積室中進行原位退火(in-situ annealing)，使該第一非晶型氧化物薄膜131轉變為該結晶型氧化物薄膜131'，原位退火有助於簡化製程，退火溫度介於攝氏500至700度之間，氛圍氣體可為空氣(air)、氮氣(N ₂)、氧氣(O ₂)、氫氣(H ₂)、一氧化二氮(N ₂O)或氬氣(Ar)。

請參閱第1c圖，完成退火處理後，接著沈積一第二非晶型氧化物薄膜132於該結晶型氧化物薄膜131'上，使該第二非晶型氧化物薄膜132與該結晶型氧化物薄膜131'構成一堆疊結構130，可於真空環境下以PVD或CVD沈積該第二非晶型氧化物薄膜132於該結晶型氧化物薄膜131'上，亦可於非真空環境下以霧化CVD沈積該第二非晶型氧化物薄膜132於該結晶型氧化物薄膜131'上，在本實施例中，係以霧化CVD於非真空的該沈積室中沈積50nm的非晶型二氧化鈦薄膜於結晶型二氧化鈦薄膜上。

請參閱第1d圖，沈積該第二非晶型氧化物薄膜132後，沈積一第二電極120於該第二非晶型氧化物薄膜132上，該第二電極120係位於該設置區111a上方，在本實施例中，係使用遮罩及蒸鍍法(thermal evaporation)於非晶型二氧化鈦薄膜上沈積100 nm銀薄膜。

請參閱第1e圖，較佳地，沈積該第二電極120後，移除位於該非設置區111b之該堆疊結構130，使該堆疊結構130僅位於該設置區111a，因此該非設置區111b為顯露可見，在本實施例中，該矽基板之非設置區111b係作為下電極使用。

請參閱第2圖，其為X射線繞射(X-ray diffraction, XRD)圖譜，對照組A為非晶型二氧化鈦薄膜，其由霧化CVD沈積而成，非晶型二氧化鈦薄膜經退火處理後可取得實施例A1、A2及A3之結晶型二氧化鈦薄膜，由XRD圖可清楚看到，透過霧化CVD沈積而成的二氧化鈦薄膜(對照組A)無明顯峰值，表示其為非晶型，而進行退火處理的實施例A1、A2及A3則有明顯峰值，表示經退火處理後可取得結晶型二氧化鈦薄膜，其中實施例A1、A2及A3之退火溫度、退火時間及氛圍氣體如下列表1所示。 -表1-

	金屬氧化物	退火溫度	退火時間	氛圍氣體
實施例A1	二氧化鈦	500 ℃	30分鐘	空氣
實施例A2	600 ℃
實施例A3	700 ℃

請參閱第3a至3d圖，其分別為對照組A、實施例A1、實施例A2及實施例A3之氧1s電子束縛能圖譜(O 1s XPS spectrum)，O _L及O _D分別為晶格氧(lattice oxygen)及氧空缺(oxygen deficiency)，而對照組A、實施例A1、實施例A2及實施例A3之O _D/(O _L+O _D)比例分別為0.44、0.32、0.25及0.16，由此可知，相較於非晶型氧化物薄膜，經退火處理後取得的結晶型氧化物薄膜具有較少的氧空缺，有利於限制燈絲路徑的分佈範圍。

請參閱第4a及4b圖，其分別為對照組B及實施例B之電流-電壓特性圖，對照組B及實施例B皆為RRAM，對照組B之電阻切換層為100 nm單層非晶型二氧化鈦薄膜，實施例B之電阻切換層係由50 nm結晶型二氧化鈦薄膜及50 nm非晶型二氧化鈦薄膜所構成的堆疊結構，分別施加一電壓迴圈於對照組B及實施例B，該電壓迴圈為0Và5Và0Và-5Và0V，根據試驗結果可知，對照組B及實施例B自HRS轉換至LRS所須的電壓(設定電壓)分別為2.2V及2.6V，而自LRS轉換至HRS所需的電壓(重置電壓)分別為-2.8V及-2.3V，根據高電阻及低電阻比值(HRS/LRS ratio)可得知RRAM記憶窗口(memory window)大小，於本試驗中，對照組B及實施例B記憶窗口分別為4.2x10 ³及7.8x10 ⁵，此外，在反覆執行設定/重置10000秒後，對照組B之記憶窗口降至6.4x10 ²，而實施例B之記憶窗口些微增加至8x10 ⁵，由此可知，使用該堆疊結構130作為電阻切換層可使RRAM具有較大的記憶窗口，且可提高RRAM之記憶時間(retention time)。

對照組B於反覆執行設定/重置501次後，記憶窗口開始變小，且於反覆執行設定/重置601次後，記憶窗口已消失，反之，實施例B於反覆執行設定/重置1001次後，記憶窗口仍無明顯變化，由此可知，該堆疊結構130可顯著提昇RRAM耐久性(endurance)。

第5圖為一記憶體陣列10之俯視圖，第6g及6h圖為該記憶體陣列10之不同方向剖視圖，該記憶體陣列10包含一基板200及複數個記憶體元件100，較佳地，該基板200之材質為矽(Si)、鍺(Ge)、矽鍺(SiGe)、二氧化矽(SiO ₂)或絕緣體覆矽(Silicon on Insulator, SOI)，該些記憶體元件100之該些第一電極110位於該基板200上，該些堆疊結構130位於該些第一電極110及該些第二電極120之間，該些堆疊結構130之該結晶型氧化物薄膜131'接觸該些第一電極110，該些堆疊結構130之該非晶型氧化物薄膜132接觸該些第二電極120，較佳地，該些第一電極110沿著一第一方向X延伸且沿著一第二方向Y排列於該基板200上，該些第二電極120沿著該第二方向Y延伸且沿著該第一方向X排列於該些記憶體元件100之該些非晶型氧化物薄膜132上，且該第一方向X與該第二方向Y垂直，在本實施例中，該些第一電極110為該記憶體陣列10之下電極，該些第二電極120為該記憶體陣列10之上電極。

請參閱第6g及6h圖，該記憶體陣列10另包含一絕緣層300，該絕緣層300位於該些第一電極110及該些第二電極120之間，該絕緣層300具有數個設置孔310，各該記憶體元件100之該堆疊結構130分別位於各該設置孔310中，各該設置孔310之一端顯露該結晶型氧化物薄膜131'，使該結晶型氧化物薄膜131'接觸該第一電極110，各該設置孔310之另一端顯露該非晶型氧化物薄膜132，使該非晶型氧化物薄膜132接觸該第二電極120，較佳地，該絕緣層300之相對介電係數(relative dielectric constant)小於5，在本實施例中，該絕緣層300之材質為二氧化矽(SiO ₂)。

較佳地，該第一電極110為一第一金屬線，該第二電極120為一第二金屬線，該第一金屬線及該第二金屬線之材質可為銀(Ag)、金(Au)、鈦(Ti)、氮化鈦(TiN)、鎳(Ni)、鉭(Ta)、氮化鉭(TaN)、鋁(Al)或銅(Cu)，該第一金屬線及該第二金屬線之材質可為相同或不同金屬，該第一金屬線及該第二金屬線分別具有一寬度W，該絕緣層300之各該設置孔310具有一孔徑D，該孔徑D小於該第一金屬線及該第二金屬線之該寬度W，以避免顯露該堆疊結構130之該結晶型氧化物薄膜131'及該非晶型氧化物薄膜132。

第6a至6h圖為該記憶體陣列10之製造方法示意圖，請參閱6a圖，首先形成複數個第一電極110於一基板200上，接著請參閱第6b圖，形成一絕緣層300於該基板200及該些第一電極110上，請參閱第6c圖，圖案化該絕緣層300以形成複數個設置孔310，該些設置孔310位於該些第一電極110上方且顯露該些第一電極110，較佳地，該些第一電極110為沿著該基板200表面排列的金屬線，該絕緣層300之材質為二氧化矽，該些設置孔310之孔徑小於該些第一電極110之寬度。

請參閱第6d至6f圖，圖案化該絕緣層300後，沈積複數個第一非晶型氧化物薄膜131於該絕緣層300之一上表面320及該些設置孔310中，較佳地，該些第一非晶型氧化物薄膜131厚度不大於該些設置孔310高度的一半，由於該些設置孔310顯露該些第一電極110，因此該些第一非晶型氧化物薄膜131沈積後會接觸該些第一電極110，該些第一非晶型氧化物薄膜131沈積後進行退火處理，使該些第一非晶型氧化物薄膜131轉變成複數個結晶型氧化物薄膜131'，移除位於該上表面320之該些結晶型氧化物薄膜131'後，沈積複數個第二非晶型氧化物薄膜132於該些設置孔310中，使該些第二非晶型氧化物薄膜132位於該些結晶型氧化物薄膜131'上，位於該些設置孔310中的該些結晶型氧化物薄膜131'及該些第二非晶型氧化物薄膜132構成複數個堆疊結構130，較佳地，沈積該些第二非晶型氧化物薄膜132於該些設置孔310後，各該第二非晶型氧化物薄膜132之一顯露面132a與該絕緣層300之該上表面320平齊。

較佳地，該些第一非晶型氧化物薄膜131經原位退火處理後，轉變成該些結晶型氧化物薄膜131'，在本實施例中，該些結晶型氧化物薄膜131'為結晶型二氧化鈦薄膜，該些第二非晶型氧化物薄膜132為非晶型二氧化鈦薄膜，在其他實施例中，該些結晶型氧化物薄膜131'及該些第二非晶型氧化物薄膜132可為不同金屬氧化物薄膜。

請參閱第6g及6h圖，沈積該些第二非晶型氧化物薄膜132後，該些設置孔310顯露該些第二非晶型氧化物薄膜132，接著沈積複數個第二電極120於該些第二非晶型氧化物薄膜132上，使該些第二電極120接觸該些第二非晶型氧化物薄膜132，沈積該些第二電極後120即可取得該記憶體陣列10。

請參閱第5圖，較佳地，該些第二電極120為沿著該絕緣層300之該上表面320排列的金屬線，作為該些第二電極120之金屬線係沿著該第二方向Y延伸且沿著該第一方向X排列於該絕緣層300上。

本發明之該記憶體元件100及該記憶體陣列10中的電阻切換層係由該結晶型氧化物薄膜131'及該非晶型氧化物薄膜132堆疊而成，透過該結晶型氧化物薄膜131'限制燈絲路徑的分佈範圍，使該記憶體元件100及該記憶體陣列10可更輕易地於高電阻態及低電阻態之間切換，有助於提昇記憶窗口、耐久性及記憶時間等性能。

本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。

10:記憶體陣列 100:記憶體元件 110:第一電極 111:表面 111a:設置區 111b:非設置區 120:第二電極 130:堆疊結構 131:第一非晶型氧化物薄膜 131':結晶型氧化物薄膜 132:第二非晶型氧化物薄膜 132a:顯露面 200:基板 300:絕緣層 310:設置孔 320:上表面 D:孔徑 X:第一方向 Y:第二方向 W:寬度

第1a至1e圖：依據本發明之一實施例，一種記憶體元件之製造方法示意圖。第2圖：對照組A及實施例A1至A3之X射線繞射圖譜。第3a至3d圖：對照組A及實施例A1至A3之氧化物薄膜氧1s電子束縛能圖譜。第4a及4b圖：對照組B及實施例B之電流-電壓特性圖。第5圖：依據本發明之一實施例，一記憶體陣列之俯視圖。第6a至6h圖：依據本發明之一實施例，一記憶體陣列之製造方法示意圖。

100:記憶體元件

110:第一電極

111:表面

111a:設置區

111b:非設置區

120:第二電極

130:堆疊結構

131':結晶型氧化物薄膜

132:非晶型氧化物薄膜

Claims

一種記憶體元件，其包含：一第一電極；一第二電極；以及一堆疊結構，位於該第一電極及該第二電極之間，該堆疊結構具有一結晶型氧化物薄膜及一非晶型氧化物薄膜，該結晶型氧化物薄膜位於該第一電極上，該非晶型氧化物薄膜位於該結晶型氧化物薄膜上，該第二電極位於該非晶型氧化物薄膜上。
如請求項1之記憶體元件，其中該結晶型氧化物薄膜及該非晶型氧化物薄膜分別由一金屬氧化物所製成。
如請求項2之記憶體元件，其中該金屬氧化物之金屬元素選自由鋁、鎂、鈦、鉿、鋯、釔、鋅、鉭及鑭所組成之群組中至少一者。
如請求項1之記憶體元件，其中該結晶型氧化物薄膜之電阻值小於該非晶型氧化物薄膜之電阻值。
如請求項1之記憶體元件，其中該結晶型氧化物薄膜之厚度不大於該非晶型氧化物薄膜之厚度。
如請求項1之記憶體元件，其中該第一電極為電阻值小於5x10 ^-3Ω-cm之一矽基板。
如請求項1之記憶體元件，其中該第二電極為一金屬薄膜。
如請求項1之記憶體元件，其中該第一電極之一表面定義有一設置區及一非設置區，該堆疊結構位於該設置區且顯露該非設置區。
一種記憶體元件之製造方法，其包含：沈積一第一非晶型氧化物薄膜於一第一電極上；對該第一非晶型氧化物薄膜進行退火處理，使該第一非晶型氧化物薄膜轉變為一結晶型氧化物薄膜；沈積一第二非晶型氧化物薄膜於該結晶型氧化物薄膜上，該第二非晶型氧化物薄膜及該結晶型氧化物薄膜構成一堆疊結構；以及沈積一第二電極於該第二非晶型氧化物薄膜上。
如請求項9之記憶體元件之製造方法，其中該第一非晶型氧化物薄膜於一沈積室中沈積於該第一電極上，且該第一非晶型氧化物薄膜於該沈積室中進行原位退火，以轉變為該結晶型氧化物薄膜。
如請求項9之記憶體元件之製造方法，其中該第一非晶型氧化物薄膜於攝氏500至700度之間進行退火處理。
如請求項9之記憶體元件之製造方法，其中該第一非晶型氧化物薄膜及該第二非晶型氧化物薄膜於真空環境下，以物理氣相沈積法或化學氣相沈積法進行沈積。
如請求項9之記憶體元件之製造方法，其中該第一非晶型氧化物薄膜及該第二非晶型氧化物薄膜於非真空環境下，以霧化化學氣相沈積法進行沈積。
如請求項9之記憶體元件之製造方法，其中該第一電極之一表面定義有一設置區及一非設置區，於沈積該第二電極後，移除位於該非設置區之該堆疊結構，使該堆疊結構位於該設置區且顯露該非設置區。
一種記憶體陣列，其包含：一基板；複數個記憶體元件，各該記憶體元件具有一第一電極、一第二電極及一堆疊結構，該第一電極位於該基板上，該堆疊結構位於該第一電極及該第二電極之間，該堆疊結構具有一結晶型氧化物薄膜及一非晶型氧化物薄膜，該結晶型氧化物薄膜位於該第一電極上，該非晶型氧化物薄膜位於該結晶型氧化物薄膜上，該第二電極位於該非晶型氧化物薄膜上；以及一絕緣層，位於各該記憶體元件之該第一電極及該第二電極之間，該絕緣層具有複數個設置孔，各該記憶體元件之該堆疊結構分別位於各該設置孔中，各該設置孔之一端顯露該結晶型氧化物薄膜，各該設置孔之另一端顯露該非晶型氧化物薄膜。
如請求項15之記憶體陣列，其中各該記憶體元件之該第一電極沿著一第一方向延伸，各該記憶體元件之該第二電極沿著一第二方向延伸，該第一方向與該第二方向垂直。
如請求項15之記憶體陣列，其中各該記憶體元件之該第一電極為一第一金屬線，各該記憶體元件之該第二電極為一第二金屬線，該絕緣層之各該設置孔具有一孔徑，該孔徑小於該第一金屬線及該第二金屬線之一寬度。
如請求項15之記憶體陣列，其中該絕緣層之相對介電係數小於5。
一種記憶體陣列之製造方法，其包含：形成複數個第一電極於一基板上；形成一絕緣層於該基板及該些第一電極上；圖案化該絕緣層以形成複數個設置孔，該些設置孔位於該些第一電極上方且顯露該些第一電極；沈積複數個第一非晶型氧化物薄膜於該些設置孔中，使該些第一非晶型氧化物薄膜接觸該些第一電極；對該些第一非晶型氧化物薄膜進行退火處理，使該些第一非晶型氧化物薄膜轉變為複數個結晶型氧化物薄膜；沈積複數個第二非晶型氧化物薄膜於該些設置孔中，使該些第二非晶型氧化物薄膜位於該些結晶型氧化物薄膜上，該些第二非晶型氧化物薄膜及該些結晶型氧化物薄膜構成複數個堆疊結構；以及沈積複數個第二電極於該些第二非晶型氧化物薄膜上，使該些第二電極接觸該些第二非晶型氧化物薄膜。
如請求項19之記憶體陣列之製造方法，其中沈積該些第二非晶型氧化物薄膜後，各該第二非晶型氧化物薄膜之一顯露面與該絕緣層之一上表面平齊。