TWI802471B - 顯示面板 - Google Patents

顯示面板 Download PDF

Info

Publication number
TWI802471B
TWI802471B TW111127293A TW111127293A TWI802471B TW I802471 B TWI802471 B TW I802471B TW 111127293 A TW111127293 A TW 111127293A TW 111127293 A TW111127293 A TW 111127293A TW I802471 B TWI802471 B TW I802471B
Authority
TW
Taiwan
Prior art keywords
display panel
area
layer
marking
overlaps
Prior art date
Application number
TW111127293A
Other languages
English (en)
Other versions
TW202405771A (zh
Inventor
陳瑞山
黃書豪
蘇松宇
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW111127293A priority Critical patent/TWI802471B/zh
Priority to US18/082,548 priority patent/US20240030153A1/en
Priority to CN202310013345.XA priority patent/CN116189554A/zh
Application granted granted Critical
Publication of TWI802471B publication Critical patent/TWI802471B/zh
Publication of TW202405771A publication Critical patent/TW202405771A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Multimedia (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

一種顯示面板，包括基板、標記結構、多個主動元件以及多個發光元件。標記結構設置於顯示面板的標記區中。標記結構包括具有多個通孔的穿孔層。主動元件設置於顯示面板的主動元件區中。標記區與主動元件區皆位於顯示面板的顯示區中。發光元件設置於顯示面板的顯示區中。發光元件中的第一部分在基板的表面的法線方向上重疊於標記結構。

Description

顯示面板
本發明是有關於一種顯示面板，且特別是有關於一種包括標記結構的顯示面板。
隨著顯示技術的快速發展，市場對大尺寸顯示器（large format display，LFD）的需求也越來越多。目前，拼接技術是實現大尺寸顯示器的主要方式之一。
拼接技術是將多個尺寸較小的顯示面板進行拼接而組成大尺寸顯示器。在拼接顯示裝置中，通常會在顯示面板中設置標記結構，以識別不同的顯示面板。一般而言，會將標記結構設置於顯示面板的邊框區域。
本發明提供一種顯示面板，可以改善顯示區的面積被標記結構所限制的問題。
本發明的至少一實施例提供一種顯示面板。顯示面板包括基板、標記結構、多個主動元件以及多個發光元件。標記結構設置於顯示面板的標記區中。標記結構包括具有多個通孔的穿孔層。主動元件設置於顯示面板的主動元件區中。標記區與主動元件區皆位於顯示面板的顯示區中。發光元件設置於顯示面板的顯示區中。發光元件中的第一部分在基板的表面的法線方向上重疊於標記結構。
基於上述，藉由使發光元件重疊於標記結構，可以避免標記結構限縮了顯示區的面積，並能獲得窄邊框甚至無邊框的顯示面板。
圖1是依照本發明的一實施例的一種顯示面板的上視示意圖。圖1繪示了顯示面板10的基板100以及發光元件LD1，並省略繪示其他結構。
請參考圖1，顯示面板10包括基板100、標記結構（未繪示）、多個主動元件（未繪示）以及多個發光元件LD1。
標記結構設置於顯示面板100的標記區MA中。在一些實施例中，標記結構例如包括資料矩陣編碼（Data Matrix Code）。
主動元件設置於顯示面板10的主動元件區AA中。在一些實施例中，主動元件陣列於顯示面板10的主動元件區AA中。主動元件為任意形式的薄膜電晶體，例如頂部閘極型薄膜電晶體、底部閘極型薄膜電晶體、雙閘極型薄膜電晶體或其他類型的薄膜電晶體。在一些實施例中，主動元件區AA中的主動元件包括多種不同類型的薄膜電晶體。
發光元件LD1設置於顯示面板的顯示區DA中。在一些實施例中，發光元件LD1陣列於顯示面板的顯示區DA中。發光元件LD1為任意形式的自發光元件，例如微型發光二極體（micro light emitting diode）、有機發光二極體（organic light emitting diode）或其他類型的發光元件。在一些實施例中，主動元件區AA中的主動元件透過線路結構而電性連接至發光元件LD1。在本實施例中，由於部分發光元件LD1不位於主動元件區AA中，因此，部分線路結構自主動元件區AA中延伸至主動元件區AA外，並將主動元件區AA中的主動元件電性連接至主動元件區AA外的發光元件LD1。
在本實施例中，標記區MA與主動元件區AA皆位於顯示面板的顯示區DA中。在本實施例中，標記區MA分離於主動元件區AA。第一部分的發光元件LD1重疊於標記區MA；第二部分的發光元件LD1重疊於主動元件區AA；且第三部分的發光元件LD1位於標記區MA與主動元件區AA以外的顯示區DA中。在本實施例中，由於標記區MA重疊於顯示區DA，可以不用將標記區MA設置於邊框區中，甚至是不需要於顯示面板10中設置邊框區。因此，顯示面板10具有窄邊框甚至無邊框的優點。在一些實施例中，顯示面板10適用於拼接顯示裝置。舉例來說，將多個顯示面板10拼接在一起以構成大尺寸的顯示裝置。由於顯示面板10可具有無邊框的優點，可以改善拼接縫影響顯示畫面的問題。
雖然在本實施例中，標記區MA位於顯示區DA的右下角，而主動元件區AA則靠近顯示區DA的左上角設置，但本發明不以此為限。標記區MA與主動元件區AA可以依照需求而設置於顯示區DA中的任意位置。
圖2A至圖9A是依照本發明的一實施例的一種顯示面板的製造方法的局部上視示意圖。圖2B至圖9B是依照本發明的一實施例的一種顯示面板的製造方法的局部剖面示意圖。圖2B至圖10B分別對應於圖2A至圖9A中線a-a’以及線b-b’。另外，為了方便說明，圖2A至圖9A以及圖2B至圖9B中的結構並非以等比例的方式繪示出。舉例來說，在圖2A至圖9A中，主動元件區AA的放大比例大於標記區MA的放大比例。
請先參考圖2A與圖2B，在基板100上形成第一圖案層P1。在本實施例中，第一圖案層P1包括位於標記區MA中的穿孔層HL。穿孔層HL具有代碼區CR以及環繞代碼區CR的對位標記區AMR。穿孔層HL包括位於對位標記區AMR中的對位標記AM。對位標記AM可以包括任意的幾何形狀。舉例來說，在本實施例中，穿孔層HL包括位於右上角的十字型對位標記AM、位於左上角的矩形對位標記AM以及位於左下角的三角形對位標記AM。
在本實施例中，形成第一圖案層P1的方法包括：沉積遮光材料層於基板100之上；接著，藉由微影蝕刻製程圖案化前述遮光材料層，以獲得第一圖案層P1。在一些實施例中，前述遮光材料層包括導電材料（例如金屬、金屬氧化物、金屬氮化物、矽或其他合適的材料）、黑色樹脂或其他不透光的材料。在一些實施例中，第一圖案層P1更包括位於主動元件區AA中的遮光圖案（未繪出）或導電圖案（未繪出），本發明並不限制第一圖案層P1僅位於標記區MA中。
請參考圖3A與圖3B，對穿孔層HL的代碼區CR執行一資訊化製程，以於代碼區CR中形成多個通孔TH。在一些實施例中，資訊化製程包括乾蝕刻（例如雷射）或濕蝕刻。在一些實施例中，資訊化製程還可以包括黃光製程。在一些實施例中，通孔TH構成資料矩陣編碼。在本實施例中，可以藉由穿孔層HL的對位標記AM確認穿孔層HL的位置，以減少資訊化製程偏移的機率。在圖3A與圖3B中，通孔TH的數量、位置與尺寸僅用於示意而非用於限制本發明，換句話說，通孔TH的數量、位置與尺寸可以依照實際需求而進行調整。通孔TH垂直投影於基板100上的形狀可以為圓形，但本發明不以此為限。在一些實施例中，通孔TH垂直投影於基板100上的形狀可以為文字、符號或其他圖形。
請參考圖4A與圖4B，形成第一介電層110於基板100以及第一圖案層P1上。在一些實施例中，第一介電層110的材質包括氧化物、氮化物、氮氧化物、有機材料或其他合適的材料或上述材料的堆疊層。在本實施例中，第一介電層110填入穿孔層HL的通孔TH以及對位標記AM中。
接著，形成第二圖案層P2於第一介電層110上。在本實施例中，第二圖案層P2包括位於主動元件區AA中的多個半導體結構SM，為了方便說明，圖4A與圖4B僅繪示其中一個半導體結構SM。主動元件區AA中可以包括各種形狀的半導體結構SM。舉例來說，半導體結構SM包括長條形、L形、鉤形或其他幾何形狀。
在本實施例中，形成第二圖案層P2的方法包括：沉積半導體材料層於第一介電層110之上；接著，藉由微影蝕刻製程圖案化前述半導體材料層，以獲得第二圖案層P2。在一些實施例中，第二圖案層P2的材料包括非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料或其他合適的材料或上述材料之組合。
請參考圖5A與圖5B，形成第二介電層120於第一介電層110以及第二圖案層P2上。在一些實施例中，第二介電層120的材質包括氧化物、氮化物、氮氧化物、有機材料或其他合適的材料或上述材料的堆疊層。
接著，形成第三圖案層P3於第二介電層120上。在本實施例中，第三圖案層P3包括多個訊號線SL1、多個閘極G以及遮蔽層CL。
在本實施例中，形成第三圖案層P3的方法包括：沉積導電材料層於第二介電層120之上；接著，藉由微影蝕刻製程圖案化前述導電材料層，以獲得第三圖案層P3。在一些實施例中，第三圖案層P3的材料包括金屬、金屬氧化物、金屬氮化物或其他合適的材料。
多個訊號線SL1以及多個閘極G位於主動元件區AA中，為了方便說明，圖5A僅繪示其中一個訊號線SL1以及其中一個閘極G。閘極G連接至對應的訊號線SL1，且閘極G在基板100的表面的法線方向ND上重疊於對應的半導體結構SM。
遮蔽層CL位於標記區MA中。遮蔽層CL於基板100的表面的法線方向ND上重疊於通孔TH以及對位標記AM。在本實施例中，標記結構MK包括遮蔽層CL以及穿孔層HL，其中遮蔽層CL與穿孔層HL之間隔有第一介電層110以及第二介電層120。換句話說，在本實施例中，遮蔽層CL重疊並分離於穿孔層HL。藉由遮蔽層CL的設置，可以避免遮蔽層CL上方之後續形成的其他結構（例如線路結構與發光元件）影響穿孔層HL的代碼區CR的讀取。具體地說，從顯示面板的背面（基板100的下表面）對穿孔層HL的代碼區CR進行讀取時，遮蔽層CL上方之其他結構會被遮蔽層CL所遮蔽，藉此避免遮蔽層CL上方之其他結構影響讀取。
請參考圖6A與圖6B，形成第三介電層130於第二介電層120以及第三圖案層P3上。在一些實施例中，第三介電層130的材質包括氧化物、氮化物、氮氧化物、有機材料或其他合適的材料或上述材料的堆疊層。在一些實施例中，對第二介電層120以及第三介電層130執行微影蝕刻製程，以於第二介電層120以及第三介電層130中形成開口。前述開口例如暴露出半導體結構SM。
接著，形成第四圖案層P4於第三介電層130上。在本實施例中，第四圖案層P4包括多個訊號線SL2、多個源極S、多個汲極D以及多個訊號線SL3。
在本實施例中，形成第四圖案層P4的方法包括：沉積導電材料層於第三介電層130之上；接著，藉由微影蝕刻製程圖案化前述導電材料層，以獲得第四圖案層P4。在一些實施例中，第四圖案層P4的材料包括金屬、金屬氧化物、金屬氮化物或其他合適的材料。
多個訊號線SL2、多個源極S、多個汲極D位於主動元件區AA中，為了方便說明，圖6A僅繪示其中一個訊號線SL2、其中一個源極S以及其中一個汲極D。源極S以及汲極D填入第二介電層120以及第三介電層130的開口中，並連接至對應的半導體結構SM。源極S連接至對應的一個訊號線SL2。在本實施例中，閘極G、半導體結構SM、源極S以及汲極D構成主動元件TFT。主動元件區AA中設置有陣列的多個主動元件TFT。在本實施例中，主動元件TFT為頂部閘極型薄膜電晶體，但本發明並不限制主動元件區AA中僅有頂部閘極型薄膜電晶體。在一些實施例中，主動元件區AA中還包括其他類型的薄膜電晶體。
訊號線SL3位於標記區MA中，且從標記區MA中延伸至標記區MA外。部分訊號線SL3於基板100的表面的法線方向ND上重疊於標記結構MK。
請參考圖7A與圖7B，形成第四介電層140於第三介電層130以及第四圖案層P4上。在一些實施例中，第四介電層140的材質包括氧化物、氮化物、氮氧化物、有機材料或其他合適的材料或上述材料的堆疊層。在一些實施例中，對第四介電層140執行微影蝕刻製程，以於第四介電層140中形成開口。前述開口例如暴露出汲極D。
接著，形成第五圖案層P5於第四介電層140上。在本實施例中，第五圖案層P5包括多個訊號線SL4。
在本實施例中，形成第五圖案層P5的方法包括：沉積導電材料層於第四介電層140之上；接著，藉由微影蝕刻製程圖案化前述導電材料層，以獲得第五圖案層P5。在一些實施例中，第五圖案層P5的材料包括金屬、金屬氧化物、金屬氮化物或其他合適的材料。
訊號線SL4設置於主動元件區AA中，且每個訊號線SL4電性連接至對應的一個主動元件TFT的汲極D。舉例來說，訊號線SL4填入第四介電層140的開口中，以連接對應的汲極D。在本實施例中，至少部分訊號線SL4自主動元件區AA中延伸至主動元件區AA外的顯示區中。舉例來說，部分訊號線SL4自主動元件區AA中延伸至標記區MA中。部分訊號線SL4於基板100的表面的法線方向ND上重疊於標記結構MK。此外，另一部分的訊號線SL4未延伸至主動元件區AA外。
在本實施例中，線路結構CS包括訊號線SL1、訊號線SL2、訊號線SL3以及訊號線SL4。線路結構CS於基板100的表面的法線方向ND上部分重疊於標記結構MK。舉例來說，線路結構CS中的訊號線SL3以及訊號線SL4於法線方向ND上部分重疊於標記結構MK。
請參考圖8A與圖8B，形成第五介電層150於第四介電層140以及第五圖案層P5上。在一些實施例中，第五介電層150的材質包括氧化物、氮化物、氮氧化物、有機材料或其他合適的材料或上述材料的堆疊層。在一些實施例中，對第五介電層150執行微影蝕刻製程，以於第五介電層150中形成開口。前述開口例如暴露出訊號線SL4。
接著，形成第六圖案層P6於第五介電層150上。在本實施例中，第六圖案層P6包括共用電極CE、多個第一接墊PD1以及多個第二接墊PD2。
在本實施例中，形成第六圖案層P6的方法包括：沉積導電材料層於第五介電層150之上；接著，藉由微影蝕刻製程圖案化前述導電材料層，以獲得第六圖案層P6。在一些實施例中，第六圖案層P6的材料包括金屬、金屬氧化物、金屬氮化物或其他合適的材料。
共用電極CE、多個第一接墊PD1以及多個第二接墊PD2位於顯示區中，共用電極CE自主動元件區AA中延伸至標記區MA中。在本實施例中，第一部分的共用電極CE、第一部分的第一接墊PD1以及第一部分的第二接墊PD2位於主動元件區AA中，且第二部分的共用電極CE、第二部分的第一接墊PD1以及第二部分的第二接墊PD2位於標記區MA中，且第三部分的共用電極CE、第三部分的第一接墊PD1以及第三部分的第二接墊PD2位於主動元件區AA以及標記區MA之外的其他顯示區中。
在本實施例中，共用電極CE具有多個開口，每個開口對應於一個畫素。第一接墊PD1以及第二接墊PD2位於共用電極CE的開口中，其中第二接墊PD2連接共用電極CE，而第一接墊PD1連接對應的訊號線SL4。舉例來說，第一接墊PD1填入第五介電層150的開口中，以連接至對應的訊號線SL4。
請參考圖9A與圖9B，形成第六介電層160於第五介電層150以及第六圖案層P6上。在一些實施例中，第五介電層150的材質包括氧化物、氮化物、氮氧化物、有機材料或其他合適的材料或上述材料的堆疊層。在一些實施例中，第六介電層160包括防銲材料。在一些實施例中，對第六介電層160執行微影蝕刻製程，以於第六介電層160中形成開口。前述開口例如暴露出第一接墊PD1以及第二接墊PD2。
接著，將多個發光元件LD1接合至第六圖案層P6。舉例來說，每個發光元件LD1透過銲料、異方性導電膠（Anisotropic Conductive Film，ACF）或其他連接材料而連接至對應的第一接墊PD1以及對應的第二接墊PD2。線路結構CS（請參考圖7A）透過第一接墊PD1而電性連接至發光元件LD1；且共用電極CE透過第二接墊PD2而電性連接至發光元件LD1。在一些實施例中，發光元件LD1包括不同顏色的微型發光二極體。
發光元件LD1散佈於顯示區中。在本實施例中，第一部分的發光元件LD1位於標記區MA中，且在基板100的表面的法線方向ND上重疊於標記結構MK；第二部分的發光元件LD1位於主動元件區AA中；第三部分的發光元件LD1位於主動元件區AA以及標記區MA之外的其他顯示區中。在本實施例中，線路結構CS（請參考圖7A）藉由第六圖案層P6的第一接墊PD1以及第二接墊PD2而電性連接至發光元件LD1。透過線路結構CS的設置，主動元件區AA中的主動元件TFT除了可以電性連接至主動元件區AA中之第二部分的發光元件LD1以外，還可以電性連接至主動元件區AA以外之第一部分的發光元件LD1以及第三部分的發光元件LD1。
基於上述，由於發光元件LD1中的第一部分重疊於標記結構MK，顯示面板10的顯示區可以涵蓋標記區MA的範圍，藉此提升顯示區的面積。
圖10是依照本發明的一實施例的一種顯示面板的剖面示意圖。在此必須說明的是，圖10的實施例沿用圖2B至圖9B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖10的顯示面板20與圖9B的顯示面板10的主要差異在於：顯示面板10中的發光元件LD1為微型發光二極體，而顯示面板20中的發光元件LD2為有機發光二極體。
請參考圖10，第五圖案層P5包括多個訊號線SL4以及多個電極PD。
訊號線SL4設置於主動元件區AA中，且每個訊號線SL4電性連接至對應的一個主動元件TFT的汲極D。在本實施例中，至少部分訊號線SL4自主動元件區AA中延伸至主動元件區AA外的顯示區中。舉例來說，部分訊號線SL4自主動元件區AA中延伸至標記區MA中，並連接至標記區MA中的電極PD。部分訊號線SL4於基板100的表面的法線方向ND上重疊於標記結構MK。
多個電極PD分布於顯示區中。每個電極PD電性接至對應的訊號線SL4。在本實施例中，第一部分的電極PD位於標記區MA中；第二部分的電極PD（未繪示）位於主動元件區AA中；第三部分的電極PD（未繪示）位於主動元件區AA以及標記區MA之外的其他顯示區中。
第五介電層150位於第五圖案層P5上，且具有重疊於多個電極PD的多個開口。多個有機材料層OL分別填入第五介電層150的多個開口中，並連接多個電極PD。共用電極CE位於第五介電層150上，並連接多個有機材料層OL。
共用電極CE、有機材料層OL以及電極PD重疊以構成發光元件LD2。發光元件LD2散佈於顯示區中。在本實施例中，第一部分的發光元件LD2位於標記區MA中，且在基板100的表面的法線方向ND上重疊於標記結構MK；第二部分的發光元件LD1位於主動元件區AA中；第三部分的發光元件LD1位於主動元件區AA以及標記區MA之外的其他顯示區中。在本實施例中，主動元件區AA中的主動元件TFT透過線路結構而電性連接至發光元件LD2。透過線路結構的設置，主動元件區AA中的主動元件TFT除了可以電性連接至主動元件區AA中之第二部分的發光元件LD2以外，還可以電性連接至主動元件區AA以外之第一部分的發光元件LD2以及第三部分的發光元件LD2。
基於上述，由於發光元件LD2中的第一部分重疊於標記結構MK，顯示面板20的顯示區可以涵蓋標記區MA的範圍，藉此提升顯示區的面積。
圖11是依照本發明的一實施例的一種顯示面板的剖面示意圖。在此必須說明的是，圖11的實施例沿用圖2B至圖9B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖11的顯示面板30與圖9B的顯示面板10的主要差異在於：顯示面板30中的主動元件TFT為雙閘極型薄膜電晶體。
請參考圖11，在本實施例中，主動元件TFT更包括底閘極BG。底閘極BG例如與穿孔層HL屬於相同膜層（第一圖案層P1）。換句話說，底閘極BG與穿孔層HL同時形成。主動元件TFT的閘極G為頂閘極，且閘極G與遮蔽層CL屬於相同膜層（第三圖案層P3）。換句話說，閘極G與遮蔽層CL同時形成。
圖12是依照本發明的一實施例的一種顯示面板的剖面示意圖。在此必須說明的是，圖12的實施例沿用圖2B至圖9B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖12的顯示面板40與圖9B的顯示面板10的主要差異在於：顯示面板40中的遮蔽層CL重疊並接觸穿孔層HL。
在本實施例中，遮蔽層CL直接形成於穿孔層HL，且遮蔽層CL填入通孔TH中。在本實施例中，遮蔽層CL可以為導電材料、半導體材料或絕緣材料（例如黑色樹脂）。換句話說，本發明並未限制遮蔽層CL為第三圖案層P3（請參考圖5B），遮蔽層CL也可以屬於其他圖案層。
圖13是依照本發明的一實施例的一種顯示面板的上視示意圖。在此必須說明的是，圖13的實施例沿用圖1的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖13的顯示面板50與圖1的顯示面板10的主要差異在於：顯示面板50的標記區MA重疊於主動元件區AA。換句話說，標記區MA位於主動元件區AA中。
在本實施例中，標記區MA與主動元件區AA皆位於顯示面板的顯示區DA中。在本實施例中，第一部分的發光元件LD1重疊於標記區MA；第二部分的發光元件LD1重疊於標記區MA以外的顯示區DA中。在本實施例中，由於標記區MA重疊於顯示區DA，可以不用將標記區MA設置於邊框區中，甚至是不需要於顯示面板50中設置邊框區，因此，顯示面板50具有窄邊框甚至無邊框的優點。在一些實施例中，顯示面板50適用於拼接顯示裝置。舉例來說，將多個顯示面板50拼接在一起以構成大尺寸的顯示裝置。由於顯示面板50可具有無邊框的優點，可以改善拼接縫影響顯示畫面的問題。
圖14是依照本發明的一實施例的一種顯示面板的剖面示意圖。舉例來說，圖14為圖13之顯示面板50在標記區MA的位置處的剖面示意圖。
請參考圖14，在本實施例中，主動元件TFT在基板100的表面的法線方向ND上重疊於標記結構MK。
圖15是依照本發明的一實施例的一種顯示面板的剖面示意圖。舉例來說，圖15為顯示面板60在標記區MA的位置處的剖面示意圖。
請參考圖15，在本實施例中，在對穿孔層HL執行包含例如雷射等乾蝕刻的資訊化製程（如圖3A與圖3B所描述的製程）後，穿孔層HL的通孔TH周圍***，使穿孔層HL包括平整部HLa以及多個***部HLb。***部HLb圍繞通孔TH。線路結構包括訊號線（例如為訊號線SL3）。訊號線SL3於基板100的表面的法線方向ND上部分重疊於***部HLb。在一些實施例中，第一介電層110、第二介電層120、遮蔽層CL以及第三介電層130為因為***部HLb而出現表面不平整的問題。在一些實施例中，***部HLb的厚度t2會隨著穿孔層HL資訊化製程前的厚度（也可以視為平整部HLa的厚度t1）的減少而減少。在一些實施例中，可以藉由減少平整部HLa的厚度或增加訊號線SL3的厚度，使訊號線SL3比較不容易因為下方結構的不平整而出現斷線的問題。在一些實施例中，穿孔層HL的平整部HLa的厚度t1小於訊號線SL3的厚度t3的1/7。雖然在本實施例中，穿孔層HL包含***部HLb，但本發明不以此為限。在其他實施例中，資訊化製程例如包括濕蝕刻，且穿孔層HL不包含***部HLb。
10,20,30,40,50,60:顯示面板 100:基板 110:第一介電層 120:第二介電層 130:第三介電層 140:第四介電層 150:第五介電層 160:第六介電層 AA:主動元件區 AM:對位標記 AMR:對位標記區 BG:底閘極 CE:共用電極 CL:遮蔽層 CLa:平整部 CLb:***部 CR:代碼區 CS:線路結構 D:汲極 DA:顯示區 G:閘極 HL:穿孔層 LD1,LD2:發光元件 MA:標記區 MK:標記結構 ND:法線方向 P1:第一圖案層 P2:第二圖案層 P3:第三圖案層 P4:第四圖案層 P5:第五圖案層 P6:第六圖案層 PD:電極 PD1:第一接墊 PD2:第二接墊 S:源極 SL1,SL2,SL3,SL4:訊號線 SM:多個半導體結構 TH:通孔 TFT:主動元件 t1,t2,t3:厚度
圖1是依照本發明的一實施例的一種顯示面板的上視示意圖。 圖2A至圖9A是依照本發明的一實施例的一種顯示面板的製造方法的局部上視示意圖。 圖2B至圖9B是依照本發明的一實施例的一種顯示面板的製造方法的局部剖面示意圖。 圖10是依照本發明的一實施例的一種顯示面板的剖面示意圖。 圖11是依照本發明的一實施例的一種顯示面板的剖面示意圖。 圖12是依照本發明的一實施例的一種顯示面板的剖面示意圖。 圖13是依照本發明的一實施例的一種顯示面板的上視示意圖。 圖14是依照本發明的一實施例的一種顯示面板的剖面示意圖。 圖15是依照本發明的一實施例的一種顯示面板的剖面示意圖。
10:顯示面板
100:基板
AA:主動元件區
DA:顯示區
LD1:發光元件
MA:標記區

Claims (12)

  1. 一種顯示面板，包括： 一基板； 一標記結構，設置於該顯示面板的一標記區中，其中該標記結構包括一穿孔層，且該穿孔層具有多個通孔； 多個主動元件，設置於該顯示面板的一主動元件區中，其中該標記區與該主動元件區皆位於該顯示面板的一顯示區中；以及 多個發光元件，設置於該顯示面板的該顯示區中，其中該些發光元件中的第一部分在該基板的表面的一法線方向上重疊於該標記結構。
  2. 如請求項1所述的顯示面板，其中該標記結構更包括一遮蔽層，其中該遮蔽層重疊並分離於該穿孔層。
  3. 如請求項1所述的顯示面板，其中該標記結構更包括一遮蔽層，其中該遮蔽層重疊並接觸該穿孔層。
  4. 如請求項1所述的顯示面板，其中該穿孔層具有一代碼區以及環繞該代碼區的一對位標記區，該些通孔位於該代碼區中，且該穿孔層更包括位於該對位標記區中的一對位標記，且其中該標記結構更包括一遮蔽層，且該遮蔽層於該基板的表面的該法線方向上重疊於該些通孔以及該對位標記。
  5. 如請求項1所述的顯示面板，更包括： 一線路結構，電性連接該些發光元件中的該第一部分，且該線路結構於該基板的表面的該法線方向上部分重疊於該標記結構。
  6. 如請求項5所述的顯示面板，其中該穿孔層包括一平整部以及多個***部，該些***部圍繞該些通孔，其中該線路結構包括一訊號線，且該訊號線於該基板的表面的該法線方向上部分重疊於該些***部。
  7. 如請求項6所述的顯示面板，其中該穿孔層的該平整部的厚度小於該訊號線的厚度的1/7。
  8. 如請求項1所述的顯示面板，其中該標記區重疊於該主動元件區。
  9. 如請求項1所述的顯示面板，其中該標記區分離於該主動元件區。
  10. 如請求項1所述的顯示面板，其中該些主動元件包括一雙閘極型薄膜電晶體，其中該雙閘極型薄膜電晶體的一底閘極與該穿孔層屬於相同膜層。
  11. 如請求項10所述的顯示面板，其中該標記結構更包括一遮蔽層，其中該遮蔽層於該基板的表面的該法線方向上部分重疊於該穿孔層，且該雙閘極型薄膜電晶體的一頂閘極與該遮蔽層屬於相同膜層。
  12. 如請求項1所述的顯示面板，更包括： 一共用電極，其中該共用電極電性連接至該些發光元件，且該共用電極自該主動元件區延伸至該標記區中。
TW111127293A 2022-07-21 2022-07-21 顯示面板 TWI802471B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111127293A TWI802471B (zh) 2022-07-21 2022-07-21 顯示面板
US18/082,548 US20240030153A1 (en) 2022-07-21 2022-12-15 Display panel
CN202310013345.XA CN116189554A (zh) 2022-07-21 2023-01-05 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111127293A TWI802471B (zh) 2022-07-21 2022-07-21 顯示面板

Publications (2)

Publication Number Publication Date
TWI802471B true TWI802471B (zh) 2023-05-11
TW202405771A TW202405771A (zh) 2024-02-01

Family

ID=86433742

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127293A TWI802471B (zh) 2022-07-21 2022-07-21 顯示面板

Country Status (3)

Country Link
US (1) US20240030153A1 (zh)
CN (1) CN116189554A (zh)
TW (1) TWI802471B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307613B1 (en) * 1998-11-05 2001-10-23 Nec Corporation Liquid crystal display panel with plurality of alignment marks within the wiring layer
CN110459134A (zh) * 2019-03-07 2019-11-15 友达光电股份有限公司 阵列基板
TW202043861A (zh) * 2019-05-20 2020-12-01 元太科技工業股份有限公司 拼接顯示裝置及其製造方法
CN113097193A (zh) * 2020-10-14 2021-07-09 友达光电股份有限公司 显示面板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307613B1 (en) * 1998-11-05 2001-10-23 Nec Corporation Liquid crystal display panel with plurality of alignment marks within the wiring layer
CN110459134A (zh) * 2019-03-07 2019-11-15 友达光电股份有限公司 阵列基板
TW202043861A (zh) * 2019-05-20 2020-12-01 元太科技工業股份有限公司 拼接顯示裝置及其製造方法
CN113097193A (zh) * 2020-10-14 2021-07-09 友达光电股份有限公司 显示面板及其制造方法

Also Published As

Publication number Publication date
US20240030153A1 (en) 2024-01-25
CN116189554A (zh) 2023-05-30
TW202405771A (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
US11937444B2 (en) Flexible display substrate having first and second bonding regions, display panel, display device, and manufacturing method
US20240188389A1 (en) Display apparatus, and display panel and manufacturing method therefor
US11215893B2 (en) Array substrate, method for manufacturing the same, and display apparatus
CN113078199B (zh) 显示基板、显示基板的制备方法及显示模组
CN110047899B (zh) 显示面板、显示装置及制造方法
US11853519B2 (en) Touch substrate and manufacturing method therefor, touch display substrate, and touch display device
WO2021190163A1 (zh) 显示面板及显示装置
CN111489647B (zh) 显示模组及其制造方法、显示装置
WO2020143024A1 (zh) 阵列基板及其制作方法、显示面板
KR20230015871A (ko) 디스플레이 패널 및 디스플레이 장치
WO2020140704A1 (zh) 有机发光显示器及其制造方法
US20230354671A1 (en) Display panel
WO2019120168A1 (zh) 基板及其制作方法、电子装置
JP2010008677A (ja) 画像表示装置
WO2021226744A1 (zh) 显示面板及其制作方法和显示装置及其制作方法
CN112186025B (zh) 一种显示面板及其制作方法、显示装置
TWI802471B (zh) 顯示面板
KR20210029882A (ko) 표시 장치 및 그 제조 방법
KR20130107647A (ko) 액정표시장치, 액정표시장치 노광용 마스크 및 액정표시장치 제조방법
WO2022126314A1 (zh) 显示基板及其制造方法、显示装置
US20220052133A1 (en) Display panel and display device
JP7525602B2 (ja) 表示パネル、その製造方法、および表示装置
US20230345801A1 (en) Display device
WO2023023979A1 (zh) 显示基板和显示装置
US20240192817A1 (en) Touch display device