TWI799054B - 用於驅動發光二極體之驅動電路 - Google Patents
用於驅動發光二極體之驅動電路 Download PDFInfo
- Publication number
- TWI799054B TWI799054B TW111100123A TW111100123A TWI799054B TW I799054 B TWI799054 B TW I799054B TW 111100123 A TW111100123 A TW 111100123A TW 111100123 A TW111100123 A TW 111100123A TW I799054 B TWI799054 B TW I799054B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- driving
- control signal
- voltage
- drain
- Prior art date
Links
Images
Landscapes
- Control Of El Displays (AREA)
- Led Devices (AREA)
Abstract
本揭示提供一種驅動電路,係用於驅動發光二極體。驅動電路包括驅動電晶體、開關電晶體以及電容。驅動電晶體具有第一源極與第一汲極,第一源極接收第一直流電壓,第一汲極具有第一電壓值,並且該驅動電晶體用於根據第一汲極之第一電壓值產生驅動電流以驅動發光二極體。開關電晶體耦接於驅動電晶體之第一汲極,並接收第一控制訊號。電容耦接於開關電晶體,並接收第二控制訊號。其中,開關電晶體與電容係用於根據第一控制訊號與第二控制訊號調整第一汲極之第一電壓值,以使驅動電流達到飽和電流值。
Description
本揭示係關於一種電子電路,特別有關於一種用於驅動顯示器像素之發光二極體之驅動電路。
顯示器像素係採用發光二極體(例如,採用有機發光二極體(OLED))以提供光源,而發光二極體之光源亮度係緊密相關於用以驅動發光二極體之驅動電流之電流大小。並且,驅動電流之電流大小係取決於提供驅動電流之驅動電晶體之元件特性,亦取決於包含整體驅動電路之電路架構。因此,欲使發光二極體達到最短之光學反應時間,驅動電晶體必須具備較快的反應速度。
對於習知的驅動電路而言,受限於其電路架構設計,驅動電晶體的源極-汲極之跨壓的最上限值大致相等於驅動電晶體之臨界電壓,因而其源極-汲極之跨壓無法進一步提升,導致驅動電晶體無法快速進入飽和區以使驅動電流達到飽和電流值;因而,習知的驅動電晶體無法進一步提升其反應速度。
針對於習知的驅動電路存在的上述技術問題,本技術領域之相關產業之技術人員係致力於研發改良的驅動電路,期能提升驅
動電晶體之反應速度以獲得較佳的顯示器光學效能,能夠在視覺上具有較佳的使用者體驗。
於本揭示之技術方案中,係於驅動電路增設開關電晶體以及電容,可根據對應的控制訊號或直流電壓而藉由開關電晶體及電容調整驅動電晶體之汲極之電壓值,並可穩定維持上述汲極之電壓值,以使驅動電晶體之源極-汲極之跨壓大幅增加。
根據本揭示之一方面,係提供一種驅動電路,係用於驅動發光二極體。驅動電路包括驅動電晶體、開關電晶體以及電容。驅動電晶體具有第一源極與第一汲極,第一源極接收第一直流電壓,第一汲極具有第一電壓值,並且該驅動電晶體用於根據第一汲極之第一電壓值產生驅動電流以驅動發光二極體。開關電晶體耦接於驅動電晶體之第一汲極,並接收第一控制訊號。電容耦接於開關電晶體,並接收第二控制訊號。其中,開關電晶體與電容係用於根據第一控制訊號與第二控制訊號調整第一汲極之第一電壓值,以使驅動電流達到飽和電流值。
根據本揭示之另一方面,係提供一種驅動電路,係用於驅動發光二極體。驅動電路包括驅動電晶體、開關電晶體、電容以及後級電晶體。驅動電晶體具有第一源極與第一汲極,第一源極接收第一直流電壓,第一汲極具有第一電壓值,並且該驅動電晶體用於根據第一汲極之第一電壓值產生驅動電流以驅動發光二極體。開關電晶體耦接於驅動電晶體之第一汲極,並接收第一
控制訊號。電容耦接開關電晶體,並接收第一直流電壓、第二直流電壓及第一控制訊號之其中一者。後級電晶體耦接於驅動電晶體之第一汲極與發光二極體之間,並接收第二控制訊號。開關電晶體與電容係用於根據第一控制訊號與第二控制訊號調整第一汲極之第一電壓值,以使驅動電流達到飽和電流值。
根據本揭示之上述技術方案,驅動電路之驅動電晶體具有較大的源極-汲極之跨壓。據此,驅動電晶體的驅動電流能夠較快速地達到飽和電流值,因而,驅動電流所驅動的發光二極體之放射光源反應速度能夠大幅提升。
透過閱讀以下圖式、詳細說明以及申請專利範圍,可見本揭示之其他方面以及優點。
100,300,400,500:驅動電路
150:前級電路
M1:驅動電晶體
M2:開關電晶體
M3:後級電晶體
M4~M9:電晶體
M1_s,M2_s,M3_s:源極
M1_d,M2_d,M3_d:汲極
M1_g,M2_g,M3_g:閘極
D1:發光二極體
D1_a:正極
D1_b:負極
C1,Cst:電容
C1_a:第一端
C1_b:第二端
D,P,A,T:節點
V_ref1,Vref2,O_VDD:直流電壓
V_DATA,O_VSS:直流電壓
S1[N],S2[N],EM[N]:控制訊號
S1[N-1],S2[N-1],EM[N-1]:控制訊號
t1~t9:時間點
R1:第一重置期間
R2:第二重置期間
W:資料寫入期間
E:驅動放射期間
Vsd:跨壓(源極-汲極之跨壓)
VH:高電位
VL:低電位
Id:驅動電流
第1A圖為本揭示一實施例之驅動電路之電路圖。
第1B圖為第1A圖之驅動電路操作於第一重置期間的示意圖。
第1C圖為第1A圖之驅動電路操作於第二重置期間的示意圖。
第1D圖為第1A圖之驅動電路操作於資料寫入期間的示意圖。
第1E圖為第1A圖之驅動電路操作於驅動放射期間的示意圖。
第2圖為驅動電路操作於不同期間之各控制訊號之時序圖。
第3A圖為本揭示另一實施例之驅動電路之電路圖。
第3B圖為第3A圖之驅動電路操作於驅動放射期間的示意圖。
第4圖為本揭示又一實施例之驅動電路之電路圖。
第5圖為本揭示再一實施例之驅動電路之電路圖。
本說明書的技術用語係參照本技術領域之習慣用語,如本說明書對部分用語有加以說明或定義,該部分用語之解釋係以本說明書之說明或定義為準。本揭露之各個實施例分別具有一或多個技術特徵。在可能實施的前提下,本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵,或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。
第1A圖為本揭示一實施例之驅動電路100之電路圖,請參見第1A圖,驅動電路100包括驅動電晶體M1、開關電晶體M2、後級電晶體M3、電容C1、電晶體M4以及前級電路150。驅動電路100用於驅動發光二極體D1以使發光二極體D1放射(emit)光源。
其中,驅動電晶體M1具有源極(source)M1_s、汲極(drain)M1_d以及閘極(gate)M1_g。源極M1_s耦接於直流電壓源(第1A圖中未顯示)以接收直流電壓O_VDD。汲極M1_d與節點A為相等電位,汲極M1_d的電壓值相等於節點A的電壓
VA;即,汲極M1_d具有電壓值VA。並且,驅動電晶體M1可產生驅動電流Id以驅動發光二極體D1,驅動電流Id之電流大小對應於汲極M1_d之電壓值VA;即驅動電晶體M1可根據汲極M1_d之電壓值VA產生驅動電流Id。開關電晶體M2耦接於驅動電晶體M1之汲極M1_d,並且開關電晶體M2接收控制訊號S2[N]。電容C1耦接於開關電晶體M2,並且電容C1接收控制訊號EM[N]。其中,開關電晶體M2與電容C1可用於根據控制訊號S2[N]與控制訊號EM[N]來調整汲極M1_d之電壓值VA,以使驅動電晶體M1提供之驅動電流Id達到飽和電流值。
更具體而言,驅動電晶體M1為具有驅動功能之薄膜電晶體,因而驅動電晶體M1可稱為「driving-TFT(DTFT)」,其例如為P型金氧半導體(PMOS)電晶體。驅動電晶體M1之閘極M1_g耦接於前級電路150的節點P。
開關電晶體M2為具有開關功能之薄膜電晶體,因而開關電晶體M2可稱為「switching-TFT(SWTFT)」,其例如為N型金氧半導體(NMOS)電晶體。開關電晶體M2具有源極M2_s、汲極M2_d及閘極M2_g。開關電晶體M2之汲極M2_d耦接於驅動電晶體M1之汲極M1_d;開關電晶體M2之汲極M2_d與驅動電晶體M1之汲極M1_d的耦接處為節點A。閘極M2_g接收控制訊號S2,且源極M2_s耦接於電容C1的第一端C1_a;源極M2_s與電容C1之第一端C1_a的耦接處為節點T。
後級電晶體M3例如為PMOS電晶體,後級電晶體M3具有源極M3_s、汲極M3_d及閘極M3_g。後級電晶體M3之源極M3_s耦接於驅動電晶體M1之汲極M1_d以及節點A。閘極M3_g耦接於電容C1之第二端C1_b,並且閘極M3_g接收控制訊號EM。汲極M3_d耦接於發光二極體D1之正極D1_a,並且發光二極體D1之負極D1_b接收直流電壓O_VSS。
電晶體M4例如為PMOS電晶體(為求圖式簡潔,第1A圖中未標示電晶體M4之源極、汲極、閘極之符號)。電晶體M4之閘極接收控制訊號S1,且電晶體M4之汲極耦接於發光二極體D1之正極D1_a。上述之控制訊號S1、控制訊號S2及控制訊號EM皆為閘極驅動陣列(Gate driver on Array,GOA)之訊號。
另一方面,前級電路150包括電晶體M5、M6、M7、M8、M9以及電容Cst(為求圖式簡潔,第1A圖中未標示電晶體M5、M6、M7、M8、M9之源極、汲極、閘極之符號,亦未標示電容Cst之第一端、第二端之符號)。電晶體M5、M6、M7、M8、M9皆例如為PMOS電晶體。電晶體M8之閘極接收控制訊號EM,電晶體M8之源極接收直流電壓V_ref2,電晶體M8之汲極連接於電晶體M9之源極。電晶體M8與電晶體M9的耦接處為節點D。電晶體M9之汲極接收直流電壓V_DATA。電容Cst之第一端耦接於電晶體M8之汲極、電晶體M9之源極及節點D,電容Cst之第二端耦接於電晶體M6之源極及驅動電晶體M1之閘極M1_g。電容Cst之第二端與電晶體M6之源極的耦接處為節點P。
電晶體M6之汲極耦接於電晶體M5之源極,電晶體M5之汲極耦接於驅動電晶體M1之汲極M1_d。電晶體M5、M6兩者之閘極皆耦接於電晶體M9之閘極,並且電晶體M5、M6、M9三者之閘極皆接收控制訊號S2。電晶體M7之源極耦接於電晶體M6之汲極與電晶體M5之源極,電晶體M7之閘極接收控制訊號S1,且電晶體M7之汲極接收直流電壓V_ref1。
此外,驅動電晶體M1之閘極M1_g耦接於前級電路150的節點P,並且,驅動電晶體M1之汲極M1_d與開關電晶體M2之汲極M2_d亦耦接於前級電路150;驅動電晶體M1之汲極M1_d與開關電晶體M2之汲極M2_d與前級電路150的耦接處為節點A。
上文係說明驅動電路100之電路架構,下文係配合第1B~1E圖及第2圖說明驅動電路100之運作。其中,第1B圖為第1A圖之驅動電路100操作於第一重置期間R1的示意圖,第2圖為驅動電路100操作於不同期間之各控制訊號S1[N]、S2[N]、EM[N]、S1[N-1]、S2[N-1]、EM[N-1]之時序圖(於下文中,第2圖亦可用於說明第3A、4、5圖之驅動電路之運作)。請同時參見第1B圖、第2圖,當驅動電路100操作於第一重置期間R1時,驅動電路100對於發光二極體D1之正極D1_a進行重置(reset),以重置清除前一操作週期(前一操作週期表示為「[N-1]」)中殘留的電流。
對於前一操作週期[N-1]的各控制訊號S1[N-1]、S2[N-1]、EM[N-1]而言,控制訊號S1[N-1]於第一重置期間R1起始的時間點t1由高電位降低為低電位,且控制訊號S1[N-1]在第一重置期間R1內維持為低電位,直到第一重置期間R1結束的時間點t3控制訊號S1[N-1]再度由低電位提升為高電位;據此,閘極接收控制訊號S1[N-1]的電晶體M4在第一重置期間R1內為開啟(turned-on)或導通狀態。並且,控制訊號S2[N-1]於第一重置期間R1之內的時間點t2由高電位降低為低電位。再者,控制訊號EM[N-1]於第一重置期間R1內維持為高電位。
另一方面,對於目前操作週期(目前操作週期表示為「[N]」)的各控制訊號S1[N]、S2[N]、EM[N]而言,控制訊號S1[N]於第一重置期間R1內維持為高電位;據此,閘極接收控制訊號S1[N]的電晶體M7在第一重置期間R1內為關閉(turned-off)狀態。並且,控制訊號S2[N]於第一重置期間R1內亦維持為高電位;據此,閘極接收控制訊號S2[N]的電晶體M5、M6、M9(係為PMOS電晶體)在第一重置期間R1內皆為關閉狀態,而閘極接收控制訊號S2[N]的開關電晶體M2(係為NMOS電晶體)在第一重置期間R1則為開啟狀態。再者,於第一重置期間R1之前的時間點t0控制訊號EM[N]提升為高電位且於第一重置期間R1內持續維持為高電位,據此,閘極接收控制訊號EM[N]的電晶體M8與後級電晶體M3在第一重置期間R1內為關閉狀態。
並且,藉由電容Cst將節點P的電壓VP維持於低電位,因此閘極接收電壓VP的驅動電晶體M1為開啟狀態。
由上,在第一重置期間R1,驅動電路100的節點A的電壓VA大致相等於:直流電壓O_VSS與發光二極體D1的正向偏壓V_D1兩者之總和,且節點T的電壓VT大致相等於節點A的電壓VA。電壓VA、VT如式(1)所示:VA=VT=O_VSS+V_D1 (1)
在第一重置期間R1之後,驅動電路100係操作於第二重置期間R2。第1C圖為第1A圖之驅動電路100操作於第二重置期間R2的示意圖,請同時參見第1C圖、第2圖,驅動電路100於第二重置期間R2內對於驅動電晶體M1之閘極M1_g進行重置與補償。於第二重置期間R2起始的時間點t5,前一操作週期[N-1]的控制訊號EM[N-1]由高電位降低為低電位,且控制訊號EM[N-1]在第二重置期間R2內維持為低電位。並且,目前操作週期[N]的控制訊號S1[N]於時間點t5由高電位降低為低電位,且控制訊號S1[N]在第二重置期間R2內維持為低電位,直到第二重置期間R2結束的時間點t7控制訊號S1[N]再度提升為高電位。據此,閘極接收控制訊號S1[N]的電晶體M7在第二重置期間R2內為開啟狀態。
此外,目前操作週期[N]的控制訊號S2[N]在第二重置期間R2之內的時間點t6由高電位降低為低電位。據此,閘極
接收控制訊號S2[N]的電晶體M5、M6、M9(係為PMOS電晶體)在時間點t6轉換為開啟狀態,而閘極接收控制訊號S2[N]的開關電晶體M2(係為NMOS電晶體)在時間點t6則轉換為關閉狀態。
再者,目前操作週期[N]的控制訊號EM[N]在第二重置期間R2內維持為高電位。據此,閘極接收控制訊號EM[N]的電晶體M8與後級電晶體M3在第二重置期間R2內為關閉狀態。並且,前一操作週期[N-1]的控制訊號S1[N-1]在第二重置期間R2內維持為高電位,因此,閘極接收控制訊號S1[N-1]的電晶體M4在第二重置期間R2內為關閉狀態。並且,藉由電容Cst將節點P的電壓VP維持於低電位,因此閘極接收電壓VP的驅動電晶體M1為開啟狀態。
由上,在第二重置期間R2,節點A的電壓VA的範圍大致為:直流電壓V_ref1至直流電壓O_VDD減去驅動電晶體M1之臨界電壓Vth_1。節點P的電壓VP大致相等於節點A的電壓VA。並且,節點T的電壓VT等於:直流電壓O_VSS與發光二極體D1的正向偏壓V_D1兩者之總和。節點P、A、T各自的電壓VP、VA、VT如式(2)、式(3)所示:VP=VA=(~V_ref1)to(O_VDD-Vth_1) (2)
VT=O_VSS+V_D1 (3)
在第二重置期間R2之後,驅動電路100係操作於資料寫入期間W。第1D圖為第1A圖之驅動電路100操作於資
料寫入期間W的示意圖,請同時參見第1D圖、第2圖,於資料寫入期間W起始的時間點t7,控制訊號S1[N]由低電位提升為高電位,並且控制訊號S1[N]的高電位係維持於整個資料寫入期間W,據此,閘極接收控制訊號S1[N]的電晶體M7在資料寫入期間W內為關閉狀態。
並且,控制訊號S2[N]於資料寫入期間W內維持為低電位,據此,閘極接收控制訊號S2[N]的電晶體M5、M6、M9(係為PMOS電晶體)為開啟狀態,而閘極接收控制訊號S2[N]的開關電晶體M2(係為NMOS電晶體)則為關閉狀態。此時,節點P的電壓VP大致相等於節點A的電壓VA。節點P的電壓VP大致相等於:直流電壓O_VDD減去驅動電晶體M1之臨界電壓Vth_1。。並且,節點T的電壓VT大致相等於:直流電壓O_VSS與發光二極體D1的正向偏壓V_D1兩者之總和。再者,節點D的電壓VD大致相等於直流電壓V_DATA。由上,節點P、A、T、D各自的電壓VP、VA、VT、VD如式(4)~式(6)所示:VP=VA=O_VDD-Vth_1 (4)
VT=O_VSS+V_D1 (5)
VD=V_DATA (6)
在資料寫入期間W之後,驅動電路100係預備操作於驅動放射(emission)期間E。第1E圖為第1A圖之驅動電路100操作於驅動放射期間E的示意圖,請同時參見第1E圖、第2
圖,於資料寫入期間W結束的時間點t8驅動電路100尚未進入驅動放射期間E,在時間點t8控制訊號S2[N]由低電位提升為高電位,據此,閘極接收控制訊號S2[N]的電晶體M5、M6、M9(係為PMOS電晶體)在時間點t8轉換為關閉狀態,而閘極接收控制訊號S2[N]的開關電晶體M2(係為NMOS電晶體)在時間點t8則轉換為開啟狀態。並且,在時間點t8,控制訊號EM[N]仍為高電位,因此閘極接收控制訊號EM[N]的電晶體M8與後級電晶體M3在時間點t8仍為關閉狀態。
在時間點t9驅動電路100進入驅動放射期間E,驅動電路100對於發光二極體D1進行驅動以使發光二極體D1放射光源。於時間點t9,控制訊號EM[N]由高電位降低為低電位,據此,閘極接收控制訊號EM[N]的電晶體M8與後級電晶體M3在時間點t9轉換為開啟狀態。由於後級電晶體M3轉換為開啟狀態,驅動電晶體M1產生的驅動電流Id可經由後級電晶體M3提供至發光二極體D1。
並且,在時間點t9之後,由於電晶體M8轉換為開啟狀態,節點D之電壓VD大致相等於直流電壓V_ref2。此外,由於驅動電晶體M1仍然為開啟狀態,節點P之電壓VP大致相等於直流電壓O_VDD減去驅動電晶體M1之臨界電壓Vth_1;且經由電容Cst的作用,將直流電壓V_ref2與直流電壓V_DATA的差值調整入節點P之電壓VP。
再者,控制訊號EM[N]施加於電容C1的第二端C1_b,當控制訊號EM[N]由高電位降低為低電位時可致使電容C1發生電容耦合效應,以使得電容C1的第二端C1_b對於第一端C1_a之間產生耦合電壓差值。例如,控制訊號EM[N]由高電位VH降低為低電位VL時(其中,高電位VH為電容C1的第二端C1_b的高電位之電壓值、低電位VL為電容C1的第二端C1_b的低電位之電壓值),電容C1的電容耦合效應可致使電容C1的第二端C1_b對於第一端C1_a之間產生「VL-VH」的耦合電壓差值。據此,在時間點t9之後,降低為低電位的控制訊號EM[N]可藉由電容C1的電容耦合效應將耦合電壓差值「VL-VH」調整入節點A的電壓VA,使得節點A的電壓VA降低為:直流電壓O_VSS、發光二極體D1的正向偏壓V_D1、耦合電壓差值「VL-VH」,上述三者之總和。
由上,在驅動放射期間E,驅動電路100的節點D、節點P、節點A各自的電壓VD、VP、VA,以及,驅動電晶體M1的源極M1_s與汲極M1_d之間的跨壓Vsd,係分別如式(7)~式(10)所示:VD=V_ref2 (7)
VP=O_VDD-Vth_1+(V_ref2-V_DATA) (8)
VA=VT=O_VSS+V_D1+(VL-VH) (9)
Vsd=O_VDD-VA
=O_VDD-O_VSS-V_D1-(VL-VH) (10)
由上,驅動電路100在驅動放射期間E對於發光二極體D1進行驅動時,可藉由電位降低的控制訊號EM[N]並經由電容C1與開關電晶體M2將節點A的電壓VA降低至更低的電壓位準(即,將驅動電晶體M1之汲極M1_d的電壓降低至更低的電壓位準),致使驅動電晶體M1的源極-汲極之跨壓Vsd大幅增加,因此驅動電晶體M1能較快速地進入飽和區,而驅動電流Id能較快速地達到飽和電流值。據此,驅動電晶體M1的反應速度可大幅提升,進而提升發光二極體D1放射光源的反應速度。
第3A圖為本揭示另一實施例之驅動電路300之電路圖,第3A圖之驅動電路300類似於第1圖之驅動電路100,差異處在於:驅動電路300的電容C1具有不同的耦接方式。請參見第3A圖,驅動電路300的電容C1的第二端C1_b耦接於開關電晶體M2的源極M2_s,電容C1的第二端C1_b與開關電晶體M2的源極M2_s的耦接處為節點T。
另一方面,電容C1的第一端C1_a耦接於驅動電晶體M1的源極M1_s,電容C1的第一端C1_a可接收直流電壓O_VDD。可藉由直流電壓O_VDD以及電容C1的穩壓作用將節點T的電壓VT穩定維持為大致恆定的電壓值;並且,當開關電晶體M2開啟時節點A的電壓VA大致相等於節點T的電壓VT,因而直流電壓O_VDD以及電容C1亦可間接地對於節點A的電壓VA具有穩壓作用。
第3B圖為第3A圖之驅動電路300操作於驅動放射期間E的示意圖,請同時參見第2圖與第3B圖,在時間點t9之後,控制訊號S2[N]與控制訊號S1[N-1]、S1[N]維持為高電位且控制訊號EM[N]降低至低電位。據此,閘極接收控制訊號S2[N]的電晶體M5、M6、M9(係為PMOS電晶體)為關閉狀態且開關電晶體M2(係為NMOS電晶體)為開啟狀態、閘極接收控制訊號S1[N-1]的電晶體M4為關閉狀態、閘極接收控制訊號S1[N]的電晶體M7為關閉狀態。並且,閘極接收控制訊號EM[N]的電晶體M8、M3為開啟狀態。
由於後級電晶體M3為開啟狀態,在驅動放射期間E節點A的電壓VA大致相等於:直流電壓O_VSS、發光二極體D1的正向偏壓V_D1,上述兩者之總和。並且,當開關電晶體M2為開啟狀態時,能夠藉由電容C1的穩壓作用將節點A的電壓VA穩定維持於上述電壓值。在驅動放射期間E,節點A的電壓VA如式(11)所示:VA=O_VSS+V_D1 (11)
並且,在驅動放射期間E,驅動電路300的驅動電晶體M1的源極-汲極之跨壓Vsd如式(12)所示:Vsd=O_VDD-O_VSS-V_D1 (12)
相較於第1A圖的驅動電路100,驅動電路300的電容C1不接收控制訊號EM[N]且節點T亦不耦接於控制訊號EM[N],因而在驅動放射期間E控制訊號EM[N]降低為低電位時耦合電壓差值「VL-VH」並未調整入節點A的電壓VA。因而,驅動電路300的驅動電晶體M1的源極-汲極之跨壓Vsd略小於驅動電路100的驅動電晶體M1的源極-汲極之跨壓Vsd。然而,驅動電路300的驅動電晶體M1的源極-汲極之跨壓Vsd仍然大於習知的驅動電晶體的源極-汲極之跨壓(即,驅動電晶體的臨界電壓),因此驅動電路300的驅動電晶體M1的驅動電流Id達到飽和電流值的速度仍大於習知的驅動電晶體。
第4圖為本揭示又一實施例之驅動電路400之電路圖,第4圖之驅動電路400類似於第3A圖之驅動電路300,差異處在於:驅動電路400的電容C1的第一端C1_a耦接於另一直流電壓V_ref3。據此,可藉由直流電壓V_ref3以及電容C1對於節點T的電壓VT產生穩壓作用;並且,當開關電晶體M2開啟時,直流電壓V_ref3以及電容C1亦可間接地對於節點A的電壓VA發揮穩壓作用。
在操作上,於驅動電路400的放射期間E內,控制訊號S1[N-1]、S1[N]、S2[N]維持於高電位且控制訊號EM[N]降低為低電位,因而電晶體M4為關閉狀態且後級電晶體M3為開啟狀態;據此,節點A的電壓VA大致相等於:直流電壓O_VSS、發光二極體D1的正向偏壓V_D1,上述兩者之總和。在驅動放射
期間E,驅動電路400的節點A的電壓VA以及驅動電晶體M1的源極-汲極之跨壓Vsd如式(13)、式(14)所示:VA=O_VSS+V_D1 (13)
Vsd=O_VDD-O_VSS-V_D1 (14)
第5圖為本揭示再一實施例之驅動電路500之電路圖,第5圖之驅動電路500類似於第4圖之驅動電路400,差異處在於:驅動電路500的電容C1的第一端C1_a並不耦接於任何的直流電壓。在本實施例中,電容C1的第一端C1_a耦接於開關電晶體M2的閘極M2_g,並且電容C1的第一端C1_a可接收控制訊號S2[N]。在驅動放射期間E,控制訊號S2[N]為高電位以使開關電晶體M2為開啟狀態。可藉由控制訊號S2[N]的高電位的電壓值以及電容C1的穩壓作用,以穩定維持節點T的電壓VT,並且節點A的電壓VA大致相等於節點T的電壓VT(由於開關電晶體M2為開啟狀態);據此,可藉由高電位的控制訊號S2[N]以及電容C1間接地對於節點A的電壓VA發揮穩壓作用。
在驅動放射期間E,驅動電路500的操作類似於第4圖的驅動電路400。在驅動放射期間E,驅動電路500的電晶體M4為關閉狀態且後級電晶體M3為開啟狀態,因而節點A的電壓VA大致相等於:直流電壓O_VSS、發光二極體D1的正向偏壓V_D1,上述兩者之總和。在驅動放射期間E,驅動電路500的節點A的
電壓VA以及驅動電晶體M1的源極-汲極之跨壓Vsd如式(15)、式(16)所示:VA=O_VSS+V_D1 (15)
Vsd=O_VDD-O_VSS-V_D1 (16)
承上,在第3A、4、5圖的實施例中,驅動電路300的電容C1的第一端C1_a接收直流電壓O_VDD,驅動電路400的電容C1的第一端C1_a接收直流電壓V_ref3,並且驅動電路500的電容C1的第一端C1_a接收控制訊號S2[N]。即,對於驅動電路300、400、500而言,電容C1的第一端C1_a接收直流電壓O_VDD、直流電壓V_ref3及控制訊號S2[N]的其中一者。
根據以上之不同實施例之驅動電路100、300、400、500之電路架構,係額外增設開關電晶體M2及電容C1,可因應於控制訊號S2[N]、控制訊號EM[N]以及直流電壓O_VDD而經由開關電晶體M2及電容C1調整驅動電晶體M1的汲極M1_d的電壓值VA,使驅動電晶體M1的汲極M1_d的電壓值VA具有較低的電壓位準而增加驅動電晶體M1的源極-汲極之跨壓Vsd。並且,經由電容C1的穩壓作用,能夠穩定維持驅動電晶體M1的汲極M1_d的電壓值VA。據此,對應於大幅增加的源極-汲極之跨壓Vsd,驅動電晶體M1能夠較快速的進入飽和區,使驅動電晶體M1的驅動電流Id較快速的達到飽和電流值;因而,驅動
電晶體M1的反應時間大幅縮短,以使發光二極體D1放射光源的反應速度大幅提升。
雖然本發明已以較佳實施例及範例詳細揭露如上,可理解的是,此些範例意指說明而非限制之意義。可預期的是,所屬技術領域中具有通常知識者可想到多種修改及組合,其多種修改及組合落在本發明之精神以及後附之申請專利範圍之範圍內。
100:驅動電路
150:前級電路
M1:驅動電晶體
M2:開關電晶體
M3:後級電晶體
M4~M9:電晶體
M1_s,M2_s,M3_s:源極
M1_d,M2_d,M3_d:汲極
M1_g,M2_g,M3_g:閘極
D1:發光二極體
D1_a:正極
D1_b:負極
C1,Cst:電容
C1_a:第一端
C1_b:第二端
D,P,A,T:節點
V_ref1,Vref2,O_VDD:直流電壓
V_DATA,O_VSS:直流電壓
Id:驅動電流
Vsd:跨壓(源極-汲極之跨壓)
S1[N],S2[N],EM[N],S1[N-1]:控制訊號
Claims (16)
- 一種驅動電路,用於驅動一發光二極體,該驅動電路包括:一驅動電晶體,具有一第一源極與一第一汲極,該第一源極接收一第一直流電壓,該第一汲極具有一第一電壓值,並且該驅動電晶體用於根據該第一汲極之該第一電壓值產生一驅動電流以驅動該發光二極體;一開關電晶體,耦接於該驅動電晶體之該第一汲極,並接收一第一控制訊號;以及一電容,耦接於該開關電晶體,並接收一第二控制訊號,其中,該開關電晶體與該電容用於根據該第一控制訊號及該第二控制訊號調整該第一汲極之該第一電壓值,以使該驅動電流達到一飽和電流值。
- 如請求項1所述之驅動電路,其中該電容之一第一端耦接於該開關電晶體之一第二源極,該電容之一第二端接收該第二控制訊號,當該第二控制訊號由高電位切換為低電位時,該電容具有一電容耦合效應以使該電容之該第二端與該第一端之間產生一耦合電壓差值。
- 如請求項2所述之驅動電路,更包括:一後級電晶體,該後級電晶體耦接於該驅動電晶體之該第一汲 極與該發光二極體之一正極之間;其中,該後級電晶體接收該第二控制訊號,當該第二控制訊號為低電位時該後級電晶體為開啟狀態。
- 如請求項3所述之驅動電路,其中該發光二極體之一負極耦接於一第二直流電壓,當該第二控制訊號為低電位時該發光二極體之該正極與該負極之間具有一正向偏壓。
- 如請求項4所述之驅動電路,其中該開關電晶體之一第二汲極耦接於該驅動電晶體之該第一汲極,該開關電晶體之一第二閘極接收該第一控制訊號,當該第一控制訊號為高電位時該開關電晶體為開啟狀態,並且該驅動電晶體之該第一汲極之該第一電壓值大致相等於該電容之該第一端之電壓。
- 如請求項5所述之驅動電路,其中當該第一控制訊號為高電位且該第二控制訊號為低電位時,該驅動電晶體之該第一汲極之該第一電壓值大致相等於:該第二直流電壓、該發光二極體之該正向偏壓與該電容之該耦合效應造成之該耦合電壓差值之總和。
- 如請求項6所述之驅動電路,其中當該驅動電路操作於一驅動放射期間時,該第一控制訊號為高電位且該第二控 制訊號為低電位,並且該驅動電晶體之該驅動電流通過該後級電晶體以驅動該發光二極體。
- 如請求項1所述之驅動電路,其中該驅動電晶體更具有一第一閘極,該第一閘極與該第一汲極耦接於一前級電路。
- 一種驅動電路,用於驅動一發光二極體,該驅動電路包括:一驅動電晶體,具有一第一源極與一第一汲極,該第一源極接收一第一直流電壓,該第一汲極具有一第一電壓值,並且該驅動電晶體用於根據該第一汲極之該第一電壓值產生一驅動電流以驅動該發光二極體;一開關電晶體,耦接於該驅動電晶體之該第一汲極,並接收一第一控制訊號;以及一電容,耦接於該開關電晶體,並接收該第一直流電壓、一第二直流電壓及該第一控制訊號之其中一者,其中,該開關電晶體與該電容用於根據該第一控制訊號及/或該第二直流電壓調整該第一汲極之該第一電壓值,以使該驅動電流達到一飽和電流值。
- 如請求項9所述之驅動電路,其中該電容之一 第一端接收該第一直流電壓、該第二直流電壓及該第一控制訊號之其中一者,該電容之一第二端耦接於該開關電晶體之一第二源極。
- 如請求項10所述之驅動電路,更包括:一後級電晶體,該後級電晶體耦接於該驅動電晶體之該第一汲極與該發光二極體之一正極之間;其中,該後級電晶體接收一第二控制訊號,當該第二控制訊號為低電位時該後級電晶體為開啟狀態。
- 如請求項11所述之驅動電路,其中該發光二極體之一負極耦接於一第三直流電壓,當該第二控制訊號為低電位時該發光二極體之該正極與該負極之間具有一正向偏壓。
- 如請求項12所述之驅動電路,其中該開關電晶體之一第二汲極耦接於該驅動電晶體之該第一汲極,該開關電晶體之一第二閘極接收該第一控制訊號,當該第一控制訊號為高電位時該開關電晶體為開啟狀態,並且該驅動電晶體之該第一汲極之該第一電壓值大致相等於該電容之該第二端之電壓。
- 如請求項13所述之驅動電路,其中當該第一控制訊號為高電位且該第二控制訊號為低電位時,該驅動電晶體之 該第一汲極之該第一電壓值大致相等於:該第三直流電壓與該發光二極體之該正向偏壓之總和。
- 如請求項14所述之驅動電路,其中當該驅動電路操作於一驅動放射期間時,該第一控制訊號為高電位且該第二控制訊號為低電位,並且該驅動電晶體之該驅動電流通過該後級電晶體以驅動該發光二極體。
- 如請求項9所述之驅動電路,其中該驅動電晶體更具有一第一閘極,該第一閘極與該第一汲極耦接於一前級電路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111100123A TWI799054B (zh) | 2022-01-03 | 2022-01-03 | 用於驅動發光二極體之驅動電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111100123A TWI799054B (zh) | 2022-01-03 | 2022-01-03 | 用於驅動發光二極體之驅動電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI799054B true TWI799054B (zh) | 2023-04-11 |
TW202329078A TW202329078A (zh) | 2023-07-16 |
Family
ID=86948776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111100123A TWI799054B (zh) | 2022-01-03 | 2022-01-03 | 用於驅動發光二極體之驅動電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI799054B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070164962A1 (en) * | 2004-06-02 | 2007-07-19 | Sony Corporation | Pixel circuit, active matrix apparatus and display apparatus |
TW201218165A (en) * | 2010-10-28 | 2012-05-01 | Au Optronics Corp | Pixel driving circuit of an organic light emitting diode |
US20170270860A1 (en) * | 2015-09-10 | 2017-09-21 | Boe Technology Group Co., Ltd. | Pixel circuit and drive method thereof, and related device |
CN108492778A (zh) * | 2018-03-02 | 2018-09-04 | 昆山国显光电有限公司 | 一种像素电路、有机电致发光面板及显示装置 |
-
2022
- 2022-01-03 TW TW111100123A patent/TWI799054B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070164962A1 (en) * | 2004-06-02 | 2007-07-19 | Sony Corporation | Pixel circuit, active matrix apparatus and display apparatus |
TW201218165A (en) * | 2010-10-28 | 2012-05-01 | Au Optronics Corp | Pixel driving circuit of an organic light emitting diode |
US20170270860A1 (en) * | 2015-09-10 | 2017-09-21 | Boe Technology Group Co., Ltd. | Pixel circuit and drive method thereof, and related device |
CN108492778A (zh) * | 2018-03-02 | 2018-09-04 | 昆山国显光电有限公司 | 一种像素电路、有机电致发光面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
TW202329078A (zh) | 2023-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112116890B (zh) | 显示面板及其驱动方法以及显示装置 | |
CN112133242B (zh) | 显示面板及其驱动方法以及显示装置 | |
WO2020233024A1 (zh) | 像素电路和显示装置 | |
WO2017118055A1 (zh) | 像素驱动电路、像素驱动方法、显示面板和显示装置 | |
CN105575327B (zh) | 一种像素电路、其驱动方法及有机电致发光显示面板 | |
WO2016070477A1 (zh) | 有机发光显示器像素驱动电路 | |
US11270636B2 (en) | Pixel circuit and driving method | |
CN108597444B (zh) | 一种硅基oled像素电路及其补偿oled电学特性变化的方法 | |
TWI716160B (zh) | 畫素電路 | |
WO2023000448A1 (zh) | 像素驱动电路、显示面板及显示设备 | |
WO2017012075A1 (zh) | 像素电路及其驱动方法、显示面板 | |
US20210335248A1 (en) | Pixel Circuit and Method for Driving the Same, Display Panel and Display Device | |
WO2017045376A1 (zh) | 像素电路及其驱动方法、显示面板和显示装置 | |
TWI652665B (zh) | 像素驅動電路 | |
WO2023011333A1 (zh) | 像素驱动电路及其驱动方法、显示面板 | |
WO2021174616A1 (zh) | 像素驱动电路及显示面板 | |
CN114203103B (zh) | 发光电路、背光模组以及显示面板 | |
WO2019205728A1 (zh) | 像素电路、显示装置 | |
WO2024045830A1 (zh) | 像素电路及显示面板 | |
TWI799054B (zh) | 用於驅動發光二極體之驅動電路 | |
TWI685832B (zh) | 像素驅動電路及其操作方法 | |
TWI723903B (zh) | 畫素驅動電路 | |
WO2022226727A1 (zh) | 像素电路、像素驱动方法和显示装置 | |
CN214012483U (zh) | 一种新型的gip电路 | |
TWI701650B (zh) | 畫素電路 |