TWI796726B - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法 Download PDF

Info

Publication number
TWI796726B
TWI796726B TW110125663A TW110125663A TWI796726B TW I796726 B TWI796726 B TW I796726B TW 110125663 A TW110125663 A TW 110125663A TW 110125663 A TW110125663 A TW 110125663A TW I796726 B TWI796726 B TW I796726B
Authority
TW
Taiwan
Prior art keywords
electronic component
active surface
groove
layer
electronic
Prior art date
Application number
TW110125663A
Other languages
English (en)
Other versions
TW202303867A (zh
Inventor
柯仲禹
陳亮斌
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW110125663A priority Critical patent/TWI796726B/zh
Priority to CN202110838654.1A priority patent/CN115621219A/zh
Publication of TW202303867A publication Critical patent/TW202303867A/zh
Application granted granted Critical
Publication of TWI796726B publication Critical patent/TWI796726B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種電子封裝件，係於封裝層中嵌埋第一電子元件，其中，該第一電子元件係具有相對之作用面與非作用面，且該非作用面上形成有至少一凹槽，以令該凹槽延伸連通該封裝層之側面，使該凹槽外露於該封裝層，供作為空氣通道，並形成金屬層於該第一電子元件之非作用面上，俾藉由該凹槽之設計，以將該第一電子元件於運轉時所產生之熱導入該空氣通道中。

Description

電子封裝件及其製法
本發明係有關一種半導體封裝製程，尤指一種具散熱機制之電子封裝件及其製法。
隨著近年來可攜式電子產品的蓬勃發展，各類相關產品之開發亦朝向高密度、高性能以及輕、薄、短、小之趨勢，為此，業界發展出各式整合多功能的封裝態樣，以期能符合電子產品輕薄短小與高密度的要求。例如，目前無線通訊技術已廣泛應用於各式各樣的消費性電子產品以利接收或發送各種無線訊號，其中，平面天線(Patch Antenna)因具有體積小、重量輕與製造容易等特性而廣泛利用在手機(cell phone)、個人數位助理(Personal Digital Assistant，簡稱PDA)等電子產品之無線通訊模組中。
圖1係為習知電子裝置1之剖面示意圖。該電子裝置1係包括一結合有複數銲球13之線路結構10、複數配置於該線路結構10上且電性連接該線路結構10之半導體晶片11,12、一包覆該些半導體晶片11,12之封裝層16、及設於該封裝層16外表面之天線結構17，以令該天線結構藉由介電層14結合於該封裝層16上，且該線路結構10藉由該些銲球13安裝於一電路板(圖略)上。
惟，於習知電子裝置1中，該些半導體晶片11,12於運轉時所產生的熱需透過該封裝層16，才能將熱傳導至外部環境(或者透過該線路結構10與該天線結構17之介電層14傳導至外部環境)，因而容易聚熱，無法達到散熱之需求。
因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種電子封裝件，係包括：封裝層；第一電子元件，係埋設於該封裝層中，其中，該第一電子元件係具有相對之作用面與非作用面，且該非作用面上形成有至少一凹槽，以令該凹槽延伸連通該封裝層之側面，使該凹槽外露於該封裝層，供作為空氣通道；以及金屬層，係設於該第一電子元件之非作用面上。
本發明亦提供一種電子封裝件之製法，係包括：以封裝層包覆第一電子元件，使該第一電子元件埋設於該封裝層中，其中，該第一電子元件係具有相對之作用面與非作用面，且該非作用面上形成有至少一凹槽，以令該凹槽延伸連通該封裝層之側面，使該凹槽外露於該封裝層，供作為空氣通道；以及形成金屬層於該第一電子元件之非作用面上。
前述之電子封裝件及其製法中，該金屬層係沿該凹槽之壁面延伸佈設。
前述之電子封裝件及其製法中，該第一電子元件之作用面上係堆疊第二電子元件。
前述之電子封裝件及其製法中，復包括於該封裝層中形成複數導電元件，以令該複數導電元件外露於該封裝層。例如，復包括將該複數導電元件 接置於電路板上，以令該空氣通道位於該電路板與該第一電子元件之非作用面之間。
前述之電子封裝件及其製法中，該凹槽之局部或全部係佈設有導熱元件。
前述之電子封裝件及其製法中，該非作用面上形成有至少一遮蓋該凹槽之散熱層。
由上可知，本發明之電子封裝件及其製法中，主要藉由該第一電子元件之非作用面上形成有至少一凹槽之設計，以直接將該第一電子元件所產生之熱導入該空氣通道中，故相較於習知技術，該第一電子元件於運轉時所產生的熱無需經過該封裝層，即可將熱傳導至外部環境，因而不會發生聚熱問題，以滿足散熱之需求。
1:電子裝置
10:線路結構
11,12:半導體晶片
13:銲球
14:介電層
16,26:封裝層
17,27:天線結構
2,3,4:電子封裝件
20:承載結構
20a:第一側
20b:第二側
200:線路層
21:第一電子元件
21a:作用面
21b:非作用面
210:導電凸塊
211:底膠
212:電極墊
22:第二電子元件
23:導電元件
25:金屬層
250:凹槽
26a:表面
26c:側面
260:穿孔
35:導熱元件
45:散熱層
8:電路板
S:空氣通道
圖1係為習知電子裝置之剖面示意圖。
圖2A至圖2F係為本發明之電子封裝件之製法之剖視示意圖。
圖2E-1係為對應圖2E之橫剖面示意圖。
圖3A及圖3B係為對應圖2F之其它不同實施例之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限 定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
圖2A至圖2F圖係為本發明之電子封裝件2之製法的剖面示意圖。
如圖2A所示，提供一封裝模組，其包含有承載結構20、嵌埋於該承載結構20中之第二電子元件22、及設於該承載結構20上之天線結構27。
所述之承載結構20係例如為具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路結構，其係於絕緣材上形成複數線路層200，如扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)。
於本實施例中，該承載結構20具有相對之第一側20a與第二側20b，且形成該線路層200之材質係為銅，而該絕緣材係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材、或如綠漆、油墨等之防銲材。
所述之第二電子元件22係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如為半導體晶片，且該被動元件係例如為電阻、電容及電感。
於本實施例中，該第二電子元件22係為半導體晶片，其可藉由覆晶方式、打線方式、直接接觸該線路層200或其它適當方式電性連接該線路層200，並無特別限制。
所述之天線結構27係結合於該承載結構20第二側20b上。
於本實施例中，藉由濺鍍(sputtering)、蒸鍍(vaporing)、電鍍、無電電鍍、化鍍或貼膜(foiling)等方式製作厚度輕薄之該天線結構27。例如，該天線結構27之製程可先於該承載結構20上形成圖案化凹槽，再於該凹槽中形成導電材以作為該天線結構27；或者，該天線結構27之製程亦可直接於該承載結構20上形成圖案化導電材(未先形成凹槽)，以作為該天線結構27。
如圖2B所示，設置第一電子元件21於該承載結構20之第一側20a上，且該第一電子元件21電性連接該線路層200。
於本實施例中，該第一電子元件21係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。例如，該第一電子元件21係具有相對之作用面21a與非作用面21b，且該第一電子元件21可以其作用面21a之電極墊212藉由複數如銲錫材料之導電凸塊210以覆晶方式設於該線路層200上並電性連接該線路層200，再以底膠211包覆該些導電凸塊210；或者，該第一電子元件21之電極墊212可藉由複數銲線(圖略)以打線方式電性連接該線路層200；亦或，該第一電子元件21之電極墊212可直接電性連接該線路層200。然而，有關該第一電子元件21電性連接該承載結構20之方式不限於上述。
如圖2C所示，形成一封裝層26於該承載結構20之第一側20a上，以包覆該第一電子元件21。接著，於該封裝層26中形成複數穿孔260，以令該線路層200之部分表面外露於該些穿孔260。
於本實施例中，該封裝層26係為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、如環氧樹脂(epoxy)之封裝膠體或封裝材(molding compound)，但不限於上述。
再者，可藉由整平製程，使該封裝層26之表面26a齊平該第一電子元件21之非作用面21b，以令該第一電子元件21之非作用面21b外露於該封裝層26之表面26a。例如，該整平製程係藉由研磨方式，移除該第一電子元件21之部分材質與該封裝層26之部分材質。
如圖2D所示，形成導電元件23於該些穿孔260中，以令該導電元件23電性連接該線路層200。
於本實施例中，該導電元件23係為如銲球之圓球狀、或如銅柱、銲錫凸塊等金屬材之柱狀、或銲線機製作之釘狀(stud)導電體，但不限於此。例如，該導電元件23凸出該封裝層26之表面26a，以令複數導電元件23外露於該封裝層26之表面26a。
如第2E圖所示，於該第一電子元件21之非作用面21b上形成至少一凹槽250，並於該非作用面21b形成金屬層25，且該金屬層25沿該凹槽250之壁面延伸佈設，使該第一電子元件21之非作用面21b上形成空氣通道S，進而形成本發明之電子封裝件2。
於本實施例中，係以蝕刻方式一併移除該第一電子元件21之非作用面21b與該封裝層26之部分材質，如圖2E-1所示之橫剖面示意圖，以形成複數連通該封裝層26相對兩側面26c之凹槽250，使該空氣通道S可供散熱之用。須注意，該金屬層25不會填滿該凹槽250。
再者，該金屬層25係以電鍍、濺鍍或其它塗佈方式形成於該第一電子元件21之非作用面21b與該凹槽250之壁面上。
於後續製程中，如圖2F所示，將該電子封裝件2以該些導電元件23接置於一電路板8上，且令該金屬層25接觸該電路板8。
因此，本發明之製法藉由該第一電子元件21之非作用面21b上形成至少一凹槽250，以直接將該第一電子元件21所產生之熱導入由該凹槽250所構成之空氣通道S中，故當該電子封裝件2接置於該電路板8上時，該第一電子元件21於運轉時所產生的熱無需經過該封裝層26，即可將熱經由該空氣通道S傳導至外部環境(換言之，該第一電子元件21與該電路板8之間可藉由該空氣通道S進行散熱)，因而不會發生聚熱問題，以滿足散熱之需求，且大幅提升散熱之效能。
再者，如圖3A所示之本發明另一實施例之電子封裝件3，可於該凹槽250之局部或全部形成至少一如銅柱之導熱元件35，且該導熱元件35接觸結合該金屬層25，但仍形成有該空氣通道S，以當該電子封裝件3接置於該電路板8上時，該導熱元件35接觸該電路板8，以利於散熱。進一步，如圖3B所示之本發明又一實施例之電子封裝件4，可於該第一電子元件21之非作用面21b上之金屬層25與該導熱元件35上形成散熱層45，以令該散熱層45遮蓋該凹槽250，但仍形成有該空氣通道S，以當該電子封裝件4接置於該電路板8上時，該散熱層45接觸該電路板8，以利於散熱。
本發明亦提供一種電子封裝件2,3,4，其包括：一封裝層26、一第一電子元件21以及一金屬層25。
所述之第一電子元件21係埋設於該封裝層26中，其中，該第一電子元件21係具有相對之作用面21a與非作用面21b，且該非作用面21b上形成有至少一凹槽250，以令該凹槽250延伸連通該封裝層26之側面26c，使該凹槽250外露於該封裝層26，供作為空氣通道S。
所述之金屬層25係設於該第一電子元件21之非作用面21b上。
於一實施例中，該金屬層25係沿該凹槽250之壁面延伸佈設。
於一實施例中，該第一電子元件21之作用面21a上係堆疊第二電子元件22。
於一實施例中，所述之電子封裝件2,3,4復包括複數嵌埋於該封裝層26中之導電元件23，且該複數導電元件23係外露於該封裝層26。例如，該複數導電元件23係接置於電路板8上，以令該空氣通道S位於該電路板8與該第一電子元件21之非作用面21b之間。
於一實施例中，該凹槽250之局部或全部係佈設有複數導熱元件35。
於一實施例中，該非作用面21b上形成有至少一遮蓋該凹槽250之散熱層45。
綜上所述，本發明之電子封裝件及其製法，係藉由該第一電子元件之非作用面上形成有凹槽之設計，以直接將該第一電子元件所產生之熱導入該空氣通道中，故該第一電子元件於運轉時所產生的熱無需經過該封裝層，即可將熱傳導至外部環境，因而不會發生聚熱問題，以滿足散熱之需求。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2:電子封裝件
21:第一電子元件
21b:非作用面
23:導電元件
25:金屬層
250:凹槽
26:封裝層
8:電路板
S:空氣通道

Claims (14)

  1. 一種電子封裝件，係包括：
    封裝層；
    第一電子元件，係埋設於該封裝層中，其中，該第一電子元件係具有相對之作用面與非作用面，且該非作用面上形成有至少一凹槽，以令該凹槽延伸連通該封裝層之側面，使該凹槽外露於該封裝層，供作為空氣通道；以及
    金屬層，係設於該第一電子元件之非作用面上。
  2. 如請求項1所述之電子封裝件，其中，該金屬層係沿該凹槽之壁面延伸佈設。
  3. 如請求項1所述之電子封裝件，其中，該第一電子元件之作用面上係堆疊第二電子元件。
  4. 如請求項1所述之電子封裝件，復包括複數嵌埋於該封裝層中之導電元件，且該複數導電元件係外露於該封裝層。
  5. 如請求項4所述之電子封裝件，其中，該複數導電元件係供接置於一電路板上，以令該空氣通道位於該電路板與該第一電子元件之非作用面之間。
  6. 如請求項1所述之電子封裝件，其中，該凹槽之局部或全部係佈設有導熱元件。
  7. 如請求項1所述之電子封裝件，其中，該非作用面上形成有至少一遮蓋該凹槽之散熱層。
  8. 一種電子封裝件之製法，係包括：
    以封裝層包覆第一電子元件，使該第一電子元件埋設於該封裝層中，其中，該第一電子元件係具有相對之作用面與非作用面，且該非作用面上形成有至少一凹槽，以令該凹槽延伸連通該封裝層之側面，使該凹槽外露於該封裝層，供作為空氣通道；以及
    形成金屬層於該第一電子元件之非作用面上。
  9. 如請求項8所述之電子封裝件之製法，其中，該金屬層係沿該凹槽之壁面延伸佈設。
  10. 如請求項8所述之電子封裝件之製法，其中，該第一電子元件之作用面上係堆疊第二電子元件。
  11. 如請求項8所述之電子封裝件之製法，復包括於該封裝層中形成複數導電元件，且令該複數導電元件外露於該封裝層。
  12. 如請求項11所述之電子封裝件之製法，復包括將該複數導電元件接置於電路板上，以令該空氣通道位於該電路板與該第一電子元件之非作用面之間。
  13. 如請求項8所述之電子封裝件之製法，其中，該凹槽之局部或全部係佈設有導熱元件。
  14. 如請求項8所述之電子封裝件之製法，復包括於該非作用面上形成至少一遮蓋該凹槽之散熱層。
TW110125663A 2021-07-13 2021-07-13 電子封裝件及其製法 TWI796726B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110125663A TWI796726B (zh) 2021-07-13 2021-07-13 電子封裝件及其製法
CN202110838654.1A CN115621219A (zh) 2021-07-13 2021-07-23 电子封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110125663A TWI796726B (zh) 2021-07-13 2021-07-13 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
TW202303867A TW202303867A (zh) 2023-01-16
TWI796726B true TWI796726B (zh) 2023-03-21

Family

ID=84854872

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110125663A TWI796726B (zh) 2021-07-13 2021-07-13 電子封裝件及其製法

Country Status (2)

Country Link
CN (1) CN115621219A (zh)
TW (1) TWI796726B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200620603A (en) * 2004-12-06 2006-06-16 Advanced Semiconductor Eng Chip package structure
TW200707676A (en) * 2005-08-09 2007-02-16 Chipmos Technologies Inc Thin IC package for improving heat dissipation from chip backside
TW200841438A (en) * 2007-04-13 2008-10-16 Chipmos Technologies Inc QFN package structure with chips having pattern
TW201306190A (zh) * 2011-07-27 2013-02-01 矽品精密工業股份有限公司 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法
CN108269772A (zh) * 2017-01-03 2018-07-10 意法半导体(格勒诺布尔2)公司 包括开槽芯片的电子器件
US20210066164A1 (en) * 2019-08-28 2021-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN112992691A (zh) * 2021-04-23 2021-06-18 度亘激光技术（苏州）有限公司 半导体器件的焊接方法及半导体器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200620603A (en) * 2004-12-06 2006-06-16 Advanced Semiconductor Eng Chip package structure
TW200707676A (en) * 2005-08-09 2007-02-16 Chipmos Technologies Inc Thin IC package for improving heat dissipation from chip backside
TW200841438A (en) * 2007-04-13 2008-10-16 Chipmos Technologies Inc QFN package structure with chips having pattern
TW201306190A (zh) * 2011-07-27 2013-02-01 矽品精密工業股份有限公司 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法
CN108269772A (zh) * 2017-01-03 2018-07-10 意法半导体(格勒诺布尔2)公司 包括开槽芯片的电子器件
US20210066164A1 (en) * 2019-08-28 2021-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN112992691A (zh) * 2021-04-23 2021-06-18 度亘激光技术（苏州）有限公司 半导体器件的焊接方法及半导体器件

Also Published As

Publication number Publication date
CN115621219A (zh) 2023-01-17
TW202303867A (zh) 2023-01-16

Similar Documents

Publication Publication Date Title
US9484223B2 (en) Coreless packaging substrate and method of fabricating the same
TWI684260B (zh) 電子封裝件及其製法
TWI544599B (zh) 封裝結構之製法
TWI649839B (zh) 電子封裝件及其基板構造
TWI698966B (zh) 電子封裝件及其製法
TWI728936B (zh) 電子封裝件及其製法
TWI723414B (zh) 電子封裝件及其製法
TWI600132B (zh) 電子封裝件及其製法
TWI796726B (zh) 電子封裝件及其製法
WO2023015480A1 (zh) 扇出型芯片封装结构和制备方法
TWI734401B (zh) 電子封裝件
TWI766192B (zh) 電子封裝件及其製法
TW202224122A (zh) 電子封裝件及其製法
TWI612627B (zh) 電子封裝件及其製法
TWI815639B (zh) 電子封裝件及其製法
TWI765778B (zh) 電子封裝件及其製法
TWI828003B (zh) 電子封裝件及其製法
TWI818719B (zh) 承載結構
TWI778406B (zh) 電子封裝件及其製法
TWI814524B (zh) 電子封裝件及其製法與電子結構及其製法
TWI839645B (zh) 電子封裝件及其製法
TWI776747B (zh) 電子封裝件及其製法
TWI832571B (zh) 電子封裝件及其製法
TWI809787B (zh) 電子封裝件及其製法
US20240072020A1 (en) Semiconductor package