TWI793921B - 顯示面板 - Google Patents

顯示面板 Download PDF

Info

Publication number
TWI793921B
TWI793921B TW110146606A TW110146606A TWI793921B TW I793921 B TWI793921 B TW I793921B TW 110146606 A TW110146606 A TW 110146606A TW 110146606 A TW110146606 A TW 110146606A TW I793921 B TWI793921 B TW I793921B
Authority
TW
Taiwan
Prior art keywords
substrate
edge
dummy pattern
display panel
pads
Prior art date
Application number
TW110146606A
Other languages
English (en)
Other versions
TW202324347A (zh
Inventor
簡逸朋
杜振源
盧政泯
陳威州
宋慧敏
林岱佐
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW110146606A priority Critical patent/TWI793921B/zh
Priority to US17/688,904 priority patent/US20230187457A1/en
Priority to CN202210354979.7A priority patent/CN114709235A/zh
Application granted granted Critical
Publication of TWI793921B publication Critical patent/TWI793921B/zh
Publication of TW202324347A publication Critical patent/TW202324347A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種顯示面板具有多個畫素區和圍繞這些畫素區的周邊區，且包括基板、至少兩平坦層、多個接墊、第一虛設圖案及多個發光元件。基板沿著第一方向的一側具有第一基板邊緣。至少兩平坦層設置在基板上。這些接墊設置在至少兩平坦層上，且位在這些畫素區內。這些接墊包括最靠近第一基板邊緣的至少一第一邊緣接墊。第一虛設圖案設置在至少兩平坦層上，並且延伸在至少一第一邊緣接墊與第一基板邊緣之間的周邊區內。這些發光元件電性接合至這些接墊。

Description

顯示面板
本發明是有關於一種顯示器，且特別是有關於一種顯示面板。
近年來，在有機發光二極體(Organic light-emitting diode，OLED)顯示面板的製造成本偏高及其使用壽命無法與現行的主流顯示器相抗衡的情況下，微型發光二極體顯示(Micro LED Display)面板逐漸吸引各科技大廠的投資目光。微型發光二極體顯示面板具有與有機發光二極體顯示技術相當的光學表現，例如高色彩飽和度、應答速度快及高對比，且具有低耗能及材料使用壽命長的優勢。為了取得較低的生產成本與較大的產品設計裕度，微型發光二極體顯示器的製造技術係採用晶粒轉移的方式，例如：晶粒製造商需先將客戶所需的微型發光二極體晶粒製作(或放置)在暫存基板上，客戶再依據不同的應用需求將存放在暫存基板上的微型發光二極體晶粒轉移並接合至不同產品的驅動電路板上。
隨著畫素解析度的提升，驅動電路的設計越趨複雜，所 使用的金屬導電層數和相應的平坦層數也逐漸增加，造成用於接合微型發光二極體的接墊被不斷地墊高。當顯示面板採用窄邊框設計時，最外側且鄰近基板邊緣的接墊在圖案化的過程中，容易因光阻圖案的流失而導致接墊圖案的定義不完全。如此，會嚴重地影響微型發光二極體晶粒在基板邊緣附近的接合良率，並造成顯示面板的生產良率下降。
本發明提供一種顯示面板，其邊緣接墊的製程良率較高。
本發明的顯示面板，具有多個畫素區和圍繞這些畫素區的周邊區。顯示面板包括基板、至少兩平坦層、多個接墊、第一虛設圖案及多個發光元件。基板沿著第一方向的一側具有第一基板邊緣。至少兩平坦層設置在基板上。這些接墊設置在至少兩平坦層上，且位在這些畫素區內。這些接墊包括最靠近第一基板邊緣的至少一第一邊緣接墊。第一虛設圖案設置在至少兩平坦層上，並且延伸在至少一第一邊緣接墊與第一基板邊緣之間的周邊區內。這些發光元件電性接合至這些接墊。
基於上述，在本發明的一實施例的顯示面板中，設置在至少兩平坦層上且最靠近基板邊緣的至少一邊緣接墊與基板邊緣之間的周邊區設有虛設圖案。據此，可避免邊緣接墊在圖案化的過程中因光阻材料的流失而無法被正確地定義出，進而提升顯示面板的生產良率。
10、10A、10B、10C、10D、10E、10F、20:顯示面板
100:基板
100e1、100e2、100e3、100e4:基板邊緣
100s1:第一表面
100s2:第二表面
110:緩衝層
115:閘絕緣層
120:層間絕緣層
131、132、133、134、134A、134B:絕緣層
134a、OP、OP”:開口
141、142、143:平坦層
A1、A2、A3、A4、A5:區域
BA1、BA2:側面接合區
CB、CB-A:導電凸塊
CBs1:表面
CBs2:側面
CE、CE-A:共電極
CH:通道區
CP1、CP2:導電圖案
CR:轉角處
d1、d2:距離
DA:顯示區
DE:汲極
DP1、DP2、DP1-A、DP2-A、DP1-2、DP2-2、DP1-B、DP2-B:虛設圖案
DR:汲極區
E1:第一電極
E2:第二電極
EP1、EP2、EP3、EP4、EP5、EP6、EP7:邊緣接墊
ES:磊晶結構層
GE:閘極
H1、H2:高度
LED1、LED2、LED3:發光元件
LDR:輕摻雜汲極區
LSR:輕摻雜源極區
MLs、MLs-A:金屬堆疊結構
MP1~MP5、MP5-A:金屬圖案
MP5e、TCP2e:延伸部
P1、P2:接墊
PA:周邊區
PXA:畫素區
S1、S2、S3:間距
SC:半導體圖案
SE:源極
SR:源極區
T:主動元件
t1、t2、t3:厚度
TCP1、TCP2、TCP2-A:透明導電圖案
TCP2m:主體部
TDP1、TDP2、TDP1-A、TDP2-A、TDP1-B、TDP2-B、TDP1-C:透明虛設圖案
TDP1a、TDP2a、TDP1a”、TDP2a”:第一部分
TDP1b、TDP2b、TDP1b”、TDP2b”:第二部分
TDP1c、TDP2c、TDP1c”、TDP2c”:第三部分
TP1、TP2:轉接圖案
W1、W2:寬度
WR:連接導線
X、Y、Z:方向
A-A’、B-B’:剖線
圖1是本發明的第一實施例的顯示面板的俯視示意圖。
圖2A至圖2D分別是圖1的顯示面板的局部區域的放大示意圖。
圖3是圖1的顯示面板的剖視示意圖。
圖4A至圖4D是本發明的第二實施例的顯示面板的俯視示意圖。
圖5A及圖5B是本發明的第三實施例的顯示面板的俯視示意圖。
圖6A至圖6D是本發明的第四實施例的顯示面板的俯視示意圖。
圖7A至圖7D是本發明的第五實施例的顯示面板的俯視示意圖。
圖8是本發明的第六實施例的顯示面板的俯視示意圖。
圖9是圖8的顯示面板的局部區域的放大示意圖。
圖10是本發明的第七實施例的顯示面板的剖視示意圖。
圖11是本發明的第八實施例的顯示面板的剖視示意圖。
本文使用的「約」、「近似」、「本質上」、或「實質上」包 括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，「約」可以表示在所述值的一個或多個標準偏差內，或例如±30%、±20%、±15%、±10%、±5%內。再者，本文使用的「約」、「近似」、「本質上」、或「實質上」可依量測性質、切割性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」可為二元件間存在其它元件。
現將詳細地參考本發明的示範性實施方式，示範性實施方式的實例說明於所附圖式中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
圖1是本發明的第一實施例的顯示面板的俯視示意圖。圖2A至圖2D分別是圖1的顯示面板的局部區域的放大示意圖。圖3是圖1的顯示面板的剖視示意圖。圖2A至圖2D分別對應於圖1中的區域A1、區域A2、區域A3和區域A4，圖3對應圖2B的剖線A-A’和圖1的剖線B-B’。
請參照圖1至圖3，顯示面板10具有顯示區DA以及圍繞顯示區DA的周邊區PA，其中顯示區DA設有多個畫素區PXA，且這些畫素區PXA可陣列排列於顯示區DA內。舉例來說，這些畫素區PXA可分別沿著方向X和方向Y排成多列與多行，但不以此為限。
顯示面板10包括基板100以及設置在基板100上的至少兩平坦層、多個接墊和多個發光元件。這些接墊設置在至少兩平坦層上，並用以接合這些發光元件。在本實施例中，顯示面板10可包括多個第一發光元件LED1、多個第二發光元件LED2和多個第三發光元件LED3。這些接墊可構成多個接墊組。這些接墊組分別設置在多個畫素區PXA內，且各自包括一個第一接墊P1和一個第二接墊P2。沿著方向X排列的多個畫素區PXA中的多個第一接墊P1和多個第二接墊P2沿著方向X交替排列。舉例來說，在本實施例中，沿著方向X連續排列的三個畫素區PXA可構成顯示面板100的一個顯示單元，且這三個畫素區PXA分別設有不同發光顏色(例如紅色、綠色和藍色)的發光元件，例如第一發光元件LED1、第二發光元件LED2和第三發光元件LED3。
發光元件可包括磊晶結構層ES、第一電極E1和第二電極E2。在本實施例中，第一電極E1和第二電極E2設置在磊晶結構層ES的同一側，且分別電性連接磊晶結構層ES的第一型半導體層(未繪示)和第二型半導體層(未繪示)。更具體地說，本實施例的發光元件例如是覆晶式發光二極體(flip-chip type light emitting diode)，且其第一電極E1和第二電極E2可分別電性接合至第一接墊P1和第二接墊P2，但不以此為限。在其他實施例中，發光元件也可以是垂直式發光二極體(vertical type light emitting diode)。
進一步而言，顯示面板10還可包括主動元件T(如圖3所示)，且主動元件T與接墊(例如第一接墊P1)電性連接。舉例來說，主動元件T的形成步驟可包括：在基板100上依序形成緩衝層110、半導體圖案SC、閘絕緣層115、閘極GE、層間絕緣層120以及源極SE和汲極DE，其中半導體圖案SC可具有通道區CH、輕摻雜源極區LSR、輕摻雜汲極區LDR、源極區SR和汲極區DR，且源極SE和汲極DE貫穿層間絕緣層120與閘絕緣層115以分別電性連接半導體圖案SC的源極區SR和汲極區DR。
在本實施例中，閘極GE可選擇性地設置在半導體圖案SC的上方以形成頂部閘極型(top-gate)薄膜電晶體，但不以此為限。在其他實施例中，閘極GE也可改設置在半導體圖案SC的下方以形成底部閘極型(bottom-gate)薄膜電晶體。另一方面，半導體圖案SC的材質例如是多晶矽(poly-silicon)材料。也就是說，主動元件T例如是低溫多晶矽薄膜電晶體(Low-Temperature Polycrystalline Silicon，LTPS TFT)。然而，本發明不限於此，在其他實施例中，主動元件也可以是非晶矽薄膜電晶體(Amorphous Silicon TFT，a-Si TFT)、微晶矽薄膜電晶體(micro-Si TFT)或金屬氧化物電晶體(Metal Oxide Transistor)。
需說明的是，緩衝層110、閘絕緣層115、閘極GE、層間絕緣層120、源極SE與汲極DE分別可由任何所屬技術領域中具有通常知識者所周知的用於顯示面板的任一緩衝層、任一閘絕緣層、任一閘極、任一層間絕緣層、任一源極及任一汲極來實現，且緩衝層110、閘絕緣層115、閘極GE、層間絕緣層120、源極SE與汲極DE分別可藉由任何所屬技術領域中具有通常知識者所周知的任一方法來形成，故於此不加以贅述。
進一步而言，為了增加驅動電路的設計彈性，顯示面板10除了構成閘極GE的第一導電層以及構成源極SE和汲極DE的第二導電層外，主動元件T的上方還可依序設有第三導電層、第四導電層和第五導電層。基於導電性的考量，這些導電層一般是是使用金屬材料製成。然而，本發明不限於此，根據其他實施例，這些導電層也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。
在本實施例中，第三導電層可包括導電圖案CP1和轉接圖案TP1，第四導電層可包括導電圖案CP2和轉接圖案TP2，第五導電層可包括共電極CE、第一接墊P1和第二接墊P2，但不以此為限。舉例來說，第二接墊P2可經由轉接圖案TP1和轉接圖案TP2電性連接主動元件T的汲極DE，導電圖案CP1和導電圖案CP2可分別作為顯示面板10的電源線、連接導線、或具其他功能的訊號線，但不以此為限。
另一方面，部分的接墊(例如第一接墊P1或第二接墊P2)可電性連接共電極CE。在本實施例中，每一個顯示單元可設有一個共電極CE，且相鄰排列的三個畫素區PXA內的三個第一接墊P1可電性連接至同一個共電極CE，但不以此為限。在其他實施例中，不同顯示單元的共電極CE可結構上彼此相連並形成一體的導電圖案，且所有的第一接墊P1都電性連接此導電圖案。
在本實施例中，第二導電層(例如源極SE和汲極DE)與第三導電層(例如轉接圖案TP1和導電圖案CP1)之間設有平坦層141和絕緣層131，且轉接圖案TP1貫穿平坦層141和絕緣層131電性連接主動元件T的汲極DE。第三導電層與第四導電層(例如轉接圖案TP2和導電圖案CP2)之間設有平坦層142和絕緣層132，且轉接圖案TP2貫穿平坦層142和絕緣層132電性連接轉接圖案TP1。第四導電層與第五導電層(例如共電極CE、第一接墊P1和第二接墊P2)之間設有平坦層143與絕緣層133，且第二接墊P2貫穿平坦層143與絕緣層133電性連接轉接圖案TP2。舉例來說，這些平坦層各自沿著方向Z的厚度(例如厚度t1、厚度t2和厚度t3)可大於等於2微米。更具體地說，這些平坦層或者是至少兩平坦層的總厚度大於等於4微米。
進一步而言，基板100具有基板邊緣100e1、基板邊緣100e2、基板邊緣100e3和基板邊緣100e4。基板邊緣100e1和基板邊緣100e3沿著方向X相對設置，基板邊緣100e2和基板邊緣100e4沿著方向Y相對設置。特別說明的是，在本實施例中，最 靠近基板邊緣的接墊可定義為邊緣接墊。
舉例來說，顯示面板10可包括最靠近基板邊緣100e1的多個邊緣接墊EP1(如圖2A所示)、最靠近基板邊緣100e2的多個邊緣接墊EP2(如圖2A及圖2B所示)、最靠近基板邊緣100e1和基板邊緣100e2的一個邊緣接墊EP3(如圖2A所示)、最靠近基板邊緣100e2和基板邊緣100e3的一個邊緣接墊EP4(如圖2B所示)、最靠近基板邊緣100e3的多個邊緣接墊(未繪示)、最靠近基板邊緣100e1和基板邊緣100e4的邊緣接墊EP5(如圖2C所示)、最靠近基板邊緣100e4的邊緣接墊EP6(如圖2C及圖2D所示)以及最靠近基板邊緣100e3和基板邊緣100e4的邊緣接墊EP7(如圖2D所示)。
在本實施例中，邊緣接墊EP3(或邊緣接墊EP1)與基板邊緣100e1沿著方向X的間距S1(或者是，邊緣接墊EP4與基板邊緣100e3沿著方向X的間距)介於0微米至200微米之間。更具體地說，本實施例的顯示面板10可具有窄邊框的設計。也因此，前述多個平坦層的邊緣與邊緣接墊的間距會較小。在接墊的圖案化過程中，用來製作光阻圖案的部分光阻材料容易在這些平坦層的邊緣流失，導致形成在平坦層143邊緣附近的光阻圖案有缺陷而無法正確地定義出上述的邊緣接墊。
為了解決上述的問題，顯示面板10更包括設置在這些平坦層上且位在周邊區PA內的至少一虛設圖案。在本實施例中，顯示面板10可包括虛設圖案DP1和虛設圖案DP2，且這兩個虛設圖 案被兩個側面接合區BA1、BA2間隔開來(如圖1所示)。特別注意的是，這些虛設圖案是設置在上述的邊緣接墊與相鄰的基板邊緣之間的周邊區PA內。
舉例來說，設置在周邊區PA內的虛設圖案DP1可延伸在邊緣接墊EP1與基板邊緣100e1之間(如圖2A及圖2C所示)，並且彎折地延伸至一部分邊緣接墊EP2與基板邊緣100e2之間(如圖2A所示)以及一部分邊緣接墊EP6與基板邊緣100e4之間(如圖2C所示)，而設置在周邊區PA內的虛設圖案DP2可延伸在邊緣接墊(未繪示)與基板邊緣100e2之間，並且彎折地延伸至另一部分邊緣接墊EP2與基板邊緣100e2之間(如圖2B所示)以及另一部分邊緣接墊EP6與基板邊緣100e4之間(如圖2D所示)，但不以此為限。虛設圖案DP1沿著方向X的寬度W1和虛設圖案DP2沿著方向X的寬度W2大於等於5微米。
在本實施例中，虛設圖案、接墊和共電極CE可選擇性地為同一膜層。虛設圖案與相鄰的邊緣接墊的最短間距小於等於30微米。舉例來說，在本實施例中，虛設圖案DP1與邊緣接墊EP3(或邊緣接墊EP1)沿著方向X的間距S2以及虛設圖案DP1與邊緣接墊EP2沿著方向Y的間距S3大於0微米且小於等於30微米，但不以此為限。在其他實施例中，虛設圖案、共電極CE及部分的邊緣接墊也可以是一體，例如：虛設圖案和部分邊緣接墊也可以是自共電極CE延伸而出的兩部分所構成。亦即，虛設圖案與部分的邊緣接墊的間距也可以是0微米。
由於邊緣接墊與基板邊緣之間設有虛設圖案，使得前述的多個平坦層的邊緣與邊緣接墊之間的距離增加，進而在接墊的圖案化過程中，避免光阻材料在這些平坦層的邊緣流失。換句話說，可有效提升邊緣接墊的圖案化製程的良率。
進一步而言，多個接墊上還可選擇性地覆蓋有多個透明導電圖案TCP1。這些透明導電圖案TCP1可分別包覆這些接墊，以達到保護的效果。相似地，為了避免透明導電圖案TCP1在圖案化的過程中因光阻材料的流失而無法被正確地定義出，顯示面板10還可包括透明虛設圖案TDP1和透明虛設圖案TDP2。在本實施例中，透明虛設圖案與透明導電圖案TCP1可屬於同一透明導電層，且此透明導電層的材料可包括金屬氧化物，例如：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、或其它合適的氧化物、或者是上述至少兩者之堆疊層。
詳細而言，透明虛設圖案TDP1具有延伸在邊緣接墊EP1與基板邊緣100e1之間的第一部分TDP1a、延伸在邊緣接墊EP2與基板邊緣100e2之間的第二部分TDP1b以及延伸在邊緣接墊EP6與基板邊緣100e4之間的第三部分TDP1c(如圖2A及圖2C所示)。相似地，透明虛設圖案TDP2具有延伸在邊緣接墊EP4與基板邊緣100e3之間的第一部分TDP2a、延伸在邊緣接墊EP2與基板邊緣100e2之間的第二部分TDP2b以及延伸在邊緣接墊EP6與基板邊緣100e4之間的第三部分TDP2c(如圖2B及圖2D所示)。
特別一提的是，由於第五導電層與上述的透明導電層之 間未設有絕緣層，為了滿足不同的電性需求，在一些實施例中，透明虛設圖案可部分重疊於虛設圖案以接觸導通。舉例來說，在本實施例中，透明虛設圖案TDP1的第一部分TDP1a沿著方向Z重疊於虛設圖案DP1，而第二部分TDP1b和第三部分TDP1c沿著方向Z不重疊於虛設圖案DP1。相似地，透明虛設圖案TDP2的第一部分TDP2a沿著方向Z重疊於虛設圖案DP2，而第二部分TDP2b和第三部分TDP2c沿著方向Z不重疊於虛設圖案DP2。
進一步而言，在本實施例中，顯示面板10在周邊區PA中鄰近基板邊緣100e2和基板邊緣100e4的兩部分設有兩個側面接合區BA1、BA2。由於前述的多個平坦層沿著方向Z並不重疊於這些側面接合區，本實施例的虛設圖案DP1和虛設圖案DP2也都未延伸至這兩個側面接合區BA1、BA2內。亦即，這些虛設圖案都未重疊於任一個側面接合區。
舉例來說，在側面接合區BA1和側面接合區BA2內，顯示面板10可設有多個導電凸塊CB。在本實施例中，導電凸塊CB可具有金屬堆疊結構MLs以及覆蓋金屬堆疊結構MLs的透明導電圖案TCP2，其中透明導電圖案TCP2與覆蓋接墊的透明導電圖案TCP1可屬於同一膜層。
金屬堆疊結構MLs例如是第一金屬圖案MP1、第二金屬圖案MP2、第三金屬圖案MP3、第四金屬圖案MP4和第五金屬圖案MP5的堆疊結構。舉例來說，第一金屬圖案MP1和閘極GE可屬於同一膜層，第二金屬圖案MP2、源極SE和汲極DE可屬於同 一膜層，第三金屬圖案MP3、轉接圖案TP1和導電圖案CP1可屬於同一膜層，第四金屬圖案MP4、轉接圖案TP2和導電圖案CP2可屬於同一膜層，第五金屬圖案MP5、共電極CE、第一接墊P1和第二接墊P2可屬於同一膜層。第二金屬圖案MP2貫穿層間絕緣層120以電性連接第一金屬圖案MP1。第三金屬圖案MP3貫穿絕緣層131以電性連接第二金屬圖案MP2。第四金屬圖案MP4貫穿絕緣層132以電性連接第三金屬圖案MP3。第五金屬圖案MP5貫穿絕緣層133以電性連接第四金屬圖案MP4。
特別一提的是，由於前述的多個平坦層(例如平坦層141、平坦層142和平坦層143)並未延伸至側面接合區BA1(或側面接合區BA2)，在第五金屬圖案MP5或第四金屬圖案MP4的圖案化過程中，光阻材料並不會因為地形段差較大而有流失的情況發生。也就是說，這些金屬圖案在未設有前述多個平坦層的側面接合區內都能被正確地定義出。從另一觀點來說，覆蓋接墊的透明導電圖案TCP1與基板100的第一表面100s1之間沿著方向Z具有一最大高度(即第一高度H1)，覆蓋金屬堆疊結構MLs的透明導電圖案TCP2與基板100的第一表面100s1之間沿著方向Z具有另一最大高度(即第二高度H2)，而第二高度H2小於第一高度H1。
顯示面板10更包括分別電性連接這些導電凸塊CB的多條連接導線WR。其中，基板100具有連接基板邊緣且彼此相對的第一表面100s1和第二表面100s2，而這些連接導線WR各自延伸 在第一表面100s1、基板邊緣100e2(或基板邊緣100e4)與第二表面100s2上。更具體地說，連接導線WR可從基板100的第一表面100s1的一側經由基板邊緣彎折地延伸至基板100的第二表面100s2的另一側，以電性連接至控制晶片、或串接不同層別的導線至控制晶片。
在本實施例中，多個接墊和多個導電凸塊CB上還覆蓋有絕緣層134。絕緣層134具有多個開口134a以及多個開口OP。多個發光元件經由這些開口134a與多個接墊電性接合。多條連接導線WR分別經由這些開口OP與多個導電凸塊CB電性連接。舉例來說，上述的連接導線WR是利用濺鍍的方式進行成膜，且靶材是設置在基板100的基板邊緣100e2(或基板邊緣100e4)的一側，但不以此為限。也就是說，在濺鍍製程中，靶材是擺放在鄰設有側面接合區的基板邊緣的一側，並且朝向該基板邊緣的方向進行濺鍍。
在本實施例中，導電凸塊CB具有背離基板100的表面CBs1以及朝向基板邊緣100e2的側面CBs2，且側面CBs2連接表面CBs1並形成轉角處CR。在進行連接導線WR的濺鍍製程前，讓絕緣層134的開口OP暴露出導電凸塊CB的轉角處CR、部分表面CBs1和部分側面CBs2。據此，讓形成的連接導線WR能直接接觸導電凸塊CB的轉角處CR和部分側面CBs2，以確保連接導線WR與導電凸塊CB的電性連接關係。
以下將列舉另一些實施例以詳細說明本揭露，其中相同 的構件將標示相同的符號，並且省略相同技術內容的說明，省略部分請參考前述實施例，以下不再贅述。
圖4A至圖4D是本發明的第二實施例的顯示面板的俯視示意圖。特別說明的是，圖4A至圖4D分別是對應到顯示面板10A的左上角、右上角、左下角和右下角的局部區域(如圖1的顯示面板10的區域A1~區域A4)的放大示意圖。請參照圖4A至圖4D，本實施例的顯示面板10A與圖2A至圖2D的顯示面板10的差異在於：顯示面板10A的虛設圖案DP1-A(或虛設圖案DP1-A)與共電極CE-A可結構上相連接。亦即，虛設圖案DP1-A與共電極CE-A可為一體。
圖5A及圖5B是本發明的第三實施例的顯示面板的俯視示意圖。特別說明的是，圖5A及圖5B分別是對應到顯示面板10B的左下角和右下角的局部區域(如圖1的顯示面板10的區域A3及區域A4)的放大示意圖。
請參照圖5A及圖5B，本實施例的顯示面板10B與圖4A至圖4D的顯示面板10A的差異在於：顯示面板10B還可選擇性地包括虛設圖案DP1-2和虛設圖案DP2-2。舉例來說，在本實施例中，虛設圖案DP1-2可設置在虛設圖案DP1-A與基板邊緣100e4之間，且其延伸方向平行於虛設圖案DP1-A的延伸方向。相似地，虛設圖案DP2-2可設置在虛設圖案DP2-A與基板邊緣100e4之間，且其延伸方向平行於虛設圖案DP2-A。
在本實施例中，虛設圖案DP1-A和虛設圖案DP1-2可為 同一膜層，且彼此電性連接。相似地，虛設圖案DP2-2和虛設圖案DP2-A可為同一膜層，且彼此電性連接。然而，本發明不限於此。根據其他未繪示的實施例，虛設圖案DP1-2也可不連接虛設圖案DP1-A而彼此電性獨立，虛設圖案DP2-2也可不連接虛設圖案DP2-A而彼此電性獨立。
由於虛設圖案DP1-A與共電極CE相連接，若製程中出現斷線或定義不完全的狀況則會影響到共電極CE和虛設圖案DP1-A的整體電性。因此，透過另一個虛設圖案DP1-2和虛設圖案DP2-2的設置，能讓多個平坦層的邊緣遠離虛設圖案DP1-A和虛設圖案DP2-A的預定義區，以避免在圖案化製程中，因部分的光阻材料經由平坦層邊緣流失而造成虛設圖案DP1-A和虛設圖案DP2-A定義不完全或斷線的問題，有助於確保顯示面板10B的操作電性。
圖6A至圖6D是本發明的第四實施例的顯示面板的俯視示意圖。圖7A至圖7D是本發明的第五實施例的顯示面板的俯視示意圖。特別說明的是，圖6A至圖6D(或圖7A至圖7D)分別是對應到顯示面板10C的左上角、右上角、左下角和右下角的局部區域(如圖1的顯示面板10的區域A1~區域A4)的放大示意圖。
請參照圖6A至圖6D，本實施例的顯示面板10C與圖2A至圖2D的顯示面板10的差異在於：透明虛設圖案與虛設圖案的重疊關係不同。舉例來說，在本實施例中，顯示面板10C的透明 虛設圖案TDP1-A沿著方向Z不重疊於虛設圖案DP1，透明虛設圖案TDP2-A沿著方向Z不重疊於虛設圖案DP2。也就是說，相較於圖2A至圖2D的顯示面板10，顯示面板10C的透明虛設圖案TDP1-A的第一部分TDP1a”不重疊於虛設圖案DP1，而透明虛設圖案TDP2-A的第一部分TDP2a”不重疊於虛設圖案DP2。
然而，本發明不限於此。在另一實施例中，顯示面板10D的虛設圖案DP1沿著方向Z可完全重疊於透明虛設圖案TDP1-B，而其虛設圖案DP2沿著方向Z可完全重疊於透明虛設圖案TDP2-B(如圖7A至圖7B所示)。也就是說，相較於圖2A至圖2D的顯示面板10，顯示面板10D的透明虛設圖案TDP1-B的第二部分TDP1b”和第三部分TDP1c”也可重疊於虛設圖案DP1，而透明虛設圖案TDP2-B的第二部分TDP2b”和第三部分TDP2c”也可重疊於虛設圖案DP2，以滿足不同的電性需求。
圖8是本發明的第六實施例的顯示面板的俯視示意圖。圖9是圖8的顯示面板的局部區域A5的放大示意圖。為清楚呈現起見，圖8僅繪示出圖9的基板100、畫素區PXA、虛設圖案DP1-B和虛設圖案DP2-B。請參照圖8及圖9，本實施例的顯示面板20與圖1的顯示面板10的主要差異在於：虛設圖案的構型不同。
在本實施例中，顯示面板20的虛設圖案DP1-B(或虛設圖案DP2-B)並非連續性地延伸在邊緣接墊與基板邊緣之間，而是區分為結構上彼此分離的多個延伸段。這些延伸段分別對應多個顯示單元設置。圖9示出顯示面板20中涵蓋兩個顯示單元的局 部區域A5，這兩個顯示單元的外圍都分別設有虛設圖案DP1-B的兩個延伸段，且這兩個延伸段分別連接不同顯示單元的共電極CE。
另一方面，為了滿足不同的電性需求，顯示面板20的透明虛設圖案沿著方向Z可完全不重疊於虛設圖案。舉例來說，相較於圖2C的顯示面板10，透明虛設圖案TDP1-C的第一部分TDP1a”沿著方向Z也不重疊於虛設圖案DP1-B。
特別注意的是，在本實施例中，由於顯示面板20僅在基板邊緣100e2一側的周邊區PA內設有側面接合區BA1，因此在基板邊緣100e4一側並且與側面接合區BA1相對的周邊區PA內也可設有虛設圖案。也就是說，顯示面板的周邊區PA中只要是沒有設置側面接合區的部分都可設置虛設圖案和透明虛設圖案。
圖10是本發明的第七實施例的顯示面板的剖視示意圖。請參照圖10，本實施例的顯示面板10E與圖3的顯示面板10的差異在於：連接導線與導電凸塊的連接方式不同。具體而言，顯示面板10E的導電凸塊CB-A的金屬堆疊結構MLs-A的第五金屬圖案MP5-A具有朝向基板邊緣100e2延伸出的延伸部MP5e。相應地，透明導電圖案TCP2-A也具有自主體部TCP2m朝向基板邊緣100e2延伸出的延伸部TCP2e。亦即，延伸部TCP2e位在基板邊緣100e2與主體部TCP2m之間。
詳細而言，第五金屬圖案MP5-A的延伸部MP5e和透明導電圖案TCP2-A的延伸部TCP2e沿著方向Z不重疊於其他的金 屬圖案(例如第一金屬圖案MP1至第四金屬圖案MP4)。因此，透明導電圖案TCP2-A的延伸部TCP2e與基板100之間沿著方向Z的距離d1是小於主體部TCP2m與基板100之間沿著方向Z的距離d2。
特別注意的是，覆蓋接墊和導電凸塊CB-A的絕緣層134A的開口OP”沿著方向Z重疊於透明導電圖案TCP2-A的延伸部TCP2e和第五金屬圖案MP5-A的延伸部MP5e。據此，可降低連接導線WR在成膜製程(例如濺鍍製程)後發生斷線或破膜的風險，進而確保連接導線WR與導電凸塊CB-A的電性連接關係。
圖11是本發明的第八實施例的顯示面板的剖視示意圖。請參照圖11，本實施例的顯示面板10F與圖3的顯示面板10的差異在於：連接導線與導電凸塊的連接方式不同。具體而言，本實施例的顯示面板10F的絕緣層134B並未覆蓋導電凸塊CB-A的大部分表面CBs1、朝向基板邊緣100e2的側面CBs2以及透明導電圖案TCP2-A的延伸部TCP2e。因此，本實施例的連接導線WR與導電凸塊CB-A可以形成更好的電性連接關係，有助於提升側面接合(side-bonding)製程的良率。
綜上所述，在本發明的一實施例的顯示面板中，設置在至少兩平坦層上且最靠近基板邊緣的至少一邊緣接墊與基板邊緣之間的周邊區設有虛設圖案。據此，可避免邊緣接墊在圖案化的過程中因光阻材料的流失而無法被正確地定義出，進而提升顯示面板的生產良率。
10:顯示面板
100:基板
100e1、100e2:基板邊緣
CE:共電極
DA:顯示區
DP1:虛設圖案
EP1、EP2、EP3:邊緣接墊
LED1、LED2、LED3:發光元件
P1、P2:接墊
PA:周邊區
PXA:畫素區
S1、S2、S3:間距
TCP1:透明導電圖案
TDP1:透明虛設圖案
TDP1a:第一部分
TDP1b:第二部分
W1:寬度
X、Y、Z:方向

Claims (20)

  1. 一種顯示面板，具有多個畫素區以及圍繞該些畫素區的一周邊區，該顯示面板包括： 一基板，沿著一第一方向的一側具有一第一基板邊緣； 至少兩平坦層，設置在該基板上； 多個接墊，設置在該至少兩平坦層上，且位在該些畫素區內，該些接墊包括最靠近該第一基板邊緣的至少一第一邊緣接墊； 一第一虛設圖案，設置在該至少兩平坦層上，並且延伸在該至少一第一邊緣接墊與該第一基板邊緣之間的該周邊區內；以及 多個發光元件，電性接合至該些接墊。
  2. 如請求項1所述的顯示面板，其中該至少一第一邊緣接墊與該第一基板邊緣沿著該第一方向的一間距介於0微米至200微米之間。
  3. 如請求項1所述的顯示面板，其中該至少兩平坦層的總厚度大於等於4微米。
  4. 如請求項1所述的顯示面板，其中該第一虛設圖案沿著該第一方向的一寬度大於等於5微米。
  5. 如請求項1所述的顯示面板，其中該第一虛設圖案與該至少一第一邊緣接墊沿著該第一方向的一間距大於等於0微米且小於等於30微米。
  6. 如請求項1所述的顯示面板，其中該第一虛設圖案與該些接墊為同一膜層，且部分該些接墊與該第一虛設圖案電性連接。
  7. 如請求項1所述的顯示面板，其中該基板還具有連接該第一基板邊緣的一第二基板邊緣，該些接墊還包括最靠近該第二基板邊緣的至少一第二邊緣接墊，該第一虛設圖案還延伸在該至少一第二邊緣接墊與該第二基板邊緣之間。
  8. 如請求項7所述的顯示面板，其中該第二基板邊緣位在該基板沿著一第二方向的一側，且該第一虛設圖案與該至少一第二邊緣接墊沿著該第二方向的一間距大於0微米且小於等於30微米。
  9. 如請求項7所述的顯示面板，更包括： 一第二虛設圖案，延伸在該第一虛設圖案與該第二基板邊緣之間。
  10. 如請求項9所述的顯示面板，其中該第二虛設圖案與該第一虛設圖案為同一膜層，且彼此電性連接。
  11. 如請求項1所述的顯示面板，其中該基板還具有一第二基板邊緣，該第二基板邊緣與該第一基板邊緣沿著該第一方向彼此相對設置，該些接墊更包括最靠近該第二基板邊緣的至少一第二邊緣接墊，該顯示面板更包括： 一第二虛設圖案，設置在該至少兩平坦層上，並且延伸在該至少一第二邊緣接墊與該第二基板邊緣之間。
  12. 如請求項11所述的顯示面板，其中該第一虛設圖案、該第二虛設圖案和該些接墊為同一膜層，且該第一虛設圖案和該第二虛設圖案電性獨立於該些接墊。
  13. 如請求項11所述的顯示面板，其中該第二虛設圖案與該至少一第二邊緣接墊沿著該第一方向的一間距大於等於0微米且小於等於30微米。
  14. 如請求項1所述的顯示面板，更包括： 多個透明導電圖案，分別覆蓋該些接墊；以及 一透明虛設圖案，延伸在該至少一第一邊緣接墊與該第一基板邊緣之間，其中該些透明導電圖案與該透明虛設圖案為同一膜層。
  15. 如請求項14所述的顯示面板，其中該透明虛設圖案不重疊於該第一虛設圖案。
  16. 如請求項14所述的顯示面板，其中至少部分該透明虛設圖案重疊於該第一虛設圖案，並且與該第一虛設圖案電性連接。
  17. 如請求項1所述的顯示面板，其中該基板還具有連接該第一基板邊緣的一第二基板邊緣，該些接墊還包括最靠近該第二基板邊緣的至少一第二邊緣接墊，該第一虛設圖案還延伸在該至少一第二邊緣接墊與該第二基板邊緣之間，該周邊區中鄰設於該第二基板邊緣的一部分設有一側面接合區，且該至少兩平坦層與該第一虛設圖案不重疊於該側面接合區。
  18. 如請求項17所述的顯示面板，更包括： 一透明虛設圖案，延伸在該至少一第一邊緣接墊與該第一基板邊緣之間； 多個第一透明導電圖案，分別覆蓋該些接墊；以及 多個導電凸塊，設置在該側面接合區內，各該些導電凸塊具有一第二透明導電圖案，其中該些第一透明導電圖案、該第二透明導電圖案及該透明虛設圖案為同一膜層，各該些第一透明導電圖案與該基板之間具有一第一高度，該第二透明導電圖案與該基板之間具有一第二高度，且該第二高度小於該第一高度。
  19. 如請求項18所述的顯示面板，更包括： 多條連接導線，分別電性連接該些導電凸塊，其中該基板還具有連接該第二基板邊緣且彼此相對的一第一表面和一第二表面，各該些連接導線延伸在該第一表面、該第二基板邊緣與該第二表面上；以及 一絕緣層，覆蓋該些接墊與該些導電凸塊，各該些導電凸塊具有背離該基板的一表面和一側面，該側面朝向該第二基板邊緣，並且連接該表面以形成一轉角處，該絕緣層具有重疊於各該些導電凸塊的該轉角處的一開口，且一該連接導線經由該開口直接接觸該轉角處。
  20. 如請求項18所述的顯示面板，其中各該些導電凸塊還具有一金屬堆疊結構，該第二透明導電圖案覆蓋該金屬堆疊結構，並區分為一主體部和一延伸部，該延伸部位在該第二基板邊緣與該主體部之間，該延伸部與該基板之間的一第一距離小於該主體部與該基板之間的一第二距離。
TW110146606A 2021-12-13 2021-12-13 顯示面板 TWI793921B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110146606A TWI793921B (zh) 2021-12-13 2021-12-13 顯示面板
US17/688,904 US20230187457A1 (en) 2021-12-13 2022-03-08 Display panel
CN202210354979.7A CN114709235A (zh) 2021-12-13 2022-04-06 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110146606A TWI793921B (zh) 2021-12-13 2021-12-13 顯示面板

Publications (2)

Publication Number Publication Date
TWI793921B true TWI793921B (zh) 2023-02-21
TW202324347A TW202324347A (zh) 2023-06-16

Family

ID=82173510

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110146606A TWI793921B (zh) 2021-12-13 2021-12-13 顯示面板

Country Status (3)

Country Link
US (1) US20230187457A1 (zh)
CN (1) CN114709235A (zh)
TW (1) TWI793921B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI835653B (zh) * 2023-05-18 2024-03-11 友達光電股份有限公司 顯示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024065412A1 (zh) * 2022-09-29 2024-04-04 京东方科技集团股份有限公司 覆晶薄膜及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090134467A1 (en) * 2007-11-26 2009-05-28 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
TW202002356A (zh) * 2018-06-22 2020-01-01 友達光電股份有限公司 顯示面板及其製造方法
TW202002033A (zh) * 2018-06-28 2020-01-01 台灣積體電路製造股份有限公司 積體電路裝置的形成方法
CN112585750A (zh) * 2018-08-31 2021-03-30 索尼半导体解决方案公司 半导体装置
US20210343951A1 (en) * 2020-05-04 2021-11-04 Samsung Display Co., Ltd. Display device
US20210358996A1 (en) * 2020-05-13 2021-11-18 Samsung Display Co., Ltd. Display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090134467A1 (en) * 2007-11-26 2009-05-28 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
TW202002356A (zh) * 2018-06-22 2020-01-01 友達光電股份有限公司 顯示面板及其製造方法
TW202002033A (zh) * 2018-06-28 2020-01-01 台灣積體電路製造股份有限公司 積體電路裝置的形成方法
CN112585750A (zh) * 2018-08-31 2021-03-30 索尼半导体解决方案公司 半导体装置
US20210343951A1 (en) * 2020-05-04 2021-11-04 Samsung Display Co., Ltd. Display device
US20210358996A1 (en) * 2020-05-13 2021-11-18 Samsung Display Co., Ltd. Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI835653B (zh) * 2023-05-18 2024-03-11 友達光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
CN114709235A (zh) 2022-07-05
US20230187457A1 (en) 2023-06-15
TW202324347A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
TWI793921B (zh) 顯示面板
TWI668856B (zh) 發光二極體面板
CN111710691B (zh) 柔性Micro-LED显示面板及其制作方法
CN108962947A (zh) 一种柔性显示面板和显示装置
WO2022011749A1 (zh) 触控显示装置
JP2019046175A (ja) 表示装置
CN107611120A (zh) 显示装置及其制造方法
CN109994528A (zh) 显示装置
US20240224773A1 (en) Display devices and display panels thereof
WO2021047140A1 (zh) 显示面板
WO2021196372A1 (zh) 一种显示面板及其制备方法
WO2013135125A1 (zh) Tft阵列基板及其制造方法和显示装置
TW202125810A (zh) 顯示裝置及其製造方法
WO2022000706A1 (zh) 触控显示装置
CN111063270A (zh) 微型发光元件显示装置
JP7479164B2 (ja) 表示装置
TWI709222B (zh) 微型發光元件顯示裝置
WO2022041022A1 (zh) 显示基板及显示装置
CN109473566A (zh) 显示装置及其显示面板、显示面板的制作方法
WO2021190049A1 (zh) 显示基板及其制作方法、和显示面板
US20220399433A1 (en) Display Substrate and Display Apparatus
WO2020029626A1 (zh) 一种led显示屏及其制作方法
TWI650852B (zh) 主動式驅動發光二極體陣列的製造方法
TWI819863B (zh) 顯示面板
US20240222582A1 (en) Display panel and display device