TWI790563B - 開關晶片 - Google Patents
開關晶片 Download PDFInfo
- Publication number
- TWI790563B TWI790563B TW110108662A TW110108662A TWI790563B TW I790563 B TWI790563 B TW I790563B TW 110108662 A TW110108662 A TW 110108662A TW 110108662 A TW110108662 A TW 110108662A TW I790563 B TWI790563 B TW I790563B
- Authority
- TW
- Taiwan
- Prior art keywords
- pad
- electrically coupled
- wire
- pin
- mentioned
- Prior art date
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Keying Circuit Devices (AREA)
- Electronic Switches (AREA)
Abstract
一種開關晶片包括第一開關元件、第一靜電放電保護裝置以及第二靜電放電保護裝置。第一開關元件電性耦接於第一接墊以及第二接墊之間。第一靜電放電保護裝置電性耦接至第三接墊,且第三接墊透過第一導線電性耦接至第一接墊。第二靜電放電保護裝置電性耦接至第四接墊,且第四接墊透過第二導線電性耦接至第二接墊。
Description
本發明係有關於一種多工器與解多工器,特別係一種利用互補式金屬氧化物半導體製程(CMOS)以及封裝之導線(bond wire)取代晶粒(die)的走線之雙向被動N:M多工器以及M:N解多工器,其應用於高速訊號之數據流傳輸(其中N大於M)。
儘管處理器經常以並列方式處理數據,但是數據在點與點之間卻是以串列的方式進行通信。在通信電路的發送端中,經常使用串列電路(serializer circuit)對並列之數據串列化,而在接收端則較常使用解串列電路(deserializer circuit)將串列之數據並列化。 雙向通信的電路中往往使用執行串列化以及並列化的設備,該設備稱之為串列器(serializer)以及解串列器(deserializer),或更常稱之為SerDes。
在一些應用中,數據能以不同的傳輸速率(data rate)從一個點傳輸至另一個點,或從一個點傳輸到任意數量之其他點。當以不同的傳輸速率發送數據時,在通信電路中使用的SerDes設備係以相應的不同頻率工作。
本發明在此提出了開關晶片(多工器/解多工器),並且利用封裝之導線(bond wire)取代晶粒中的金屬走線,使得晶粒中各個元件之間的電感值能夠更精確的控制,也增加設計上的彈性。此外,由於導線之阻抗值較小,因此降低了傳導損耗,再加上導線沒有晶粒中的金屬走線之介電損耗。此外,在晶粒中不同元件之間利用導線進行耦接,有助於拓展開關晶片之操作頻寬,使得開關晶片達到寬操作頻帶、低***損耗、低回波損耗且高隔離之目的。
有鑑於此,本發明提出一種開關晶片。開關晶片包括一第一開關元件、一第一靜電放電保護裝置以及一第二靜電放電保護裝置。上述第一開關元件電性耦接於一第一接墊以及一第二接墊之間。上述第一靜電放電保護裝置電性耦接至一第三接墊,其中上述第三接墊透過一第一導線電性耦接至上述第一接墊。上述第二靜電放電保護裝置,電性耦接至一第四接墊,其中上述第四接墊透過一第二導線電性耦接至上述第二接墊。
本發明更提出一種開關晶片,開關晶片包括一第一開關元件、一第二開關元件、一第一靜電放電保護裝置、一第二靜電放電保護裝置以及一第三靜電放電保護裝置。上述第一開關元件電性耦接於一第一接墊以及一第二接墊之間。上述第二開關元件電性耦接於上述第一接墊以及一第三接墊之間。上述第一靜電放電保護裝置電性耦接至一第四接墊,其中上述第四接墊透過一第一導線電性耦接至上述第一接墊。上述第二靜電放電保護裝置電性耦接至一第五接墊,其中上述第五接墊透過一第二導線電性耦接至上述第二接墊。上述第三靜電放電保護裝置電性耦接至一第六接墊,其中上述第六接墊透過一第三導線電性耦接至上述第三接墊。
本發明更提出一種開關晶片,開關晶片包括一第一開關元件、一第二開關元件、一第三開關元件、一第四開關元件、一第五開關元件、一第六開關元件、一第一靜電放電保護裝置、一第二靜電放電保護裝置、一第三靜電放電保護裝置、一第四靜電放電保護裝置以及一第五靜電放電保護裝置。上述第一開關元件電性耦接於一第一接墊以及一第二接墊之間。上述第二開關元件電性耦接於上述第二接墊以及一第三接墊之間。上述第三開關元件電性耦接於一第四接墊以及一第五接墊之間。上述第四開關元件電性耦接於上述第五接墊以及一第六接墊之間。上述第五開關元件電性耦接於一第七接墊以及一第八接墊之間。上述第六開關元件電性耦接於上述第八接墊以及一第九接墊之間。上述第一靜電放電保護裝置電性耦接至一第十接墊,其中上述第十接墊透過一第一導線電性耦接至上述第一接墊、透過一第二導線電性耦接至上述第四接墊且透過一第三導線電性耦接至上述第七接墊。上述第二靜電放電保護裝置電性耦接至一第十一接墊,其中上述第十一接墊透過一第四導線電性耦接至上述第三接墊、透過一第五導線電性耦接至上述第六接墊且透過一第六導線電性耦接至上述第九接墊。上述第三靜電放電保護裝置電性耦接至一第十二接墊,其中上述第十二接墊透過一第七導線電性耦接至上述第二接墊。上述第四靜電放電保護裝置電性耦接至一第十三接墊,其中上述第十三接墊透過一第八導線電性耦接至上述第五接墊。上述第五靜電放電保護裝置電性耦接至一第十四接墊,其中上述第十四接墊透過一第九導線電性耦接至上述第八接墊。
本發明更提出一種開關晶片,上述開關晶片包括一第一接腳、一第二接腳以及一晶粒。上述第一接腳透過一第一導線電性耦接至一第一接墊。上述第二接腳透過一第二導線電性耦接至第二接墊。上述晶粒包括一第一開關元件, 上述第一開關元件的一端透過一第三導線耦接至上述第一接墊,上述第一開關元件的另一端透過一第四導線耦接至上述第二接墊。
本發明更提出一種開關晶片,上述開關晶片包括一第一接腳、一第二接腳、一第三接腳以及一晶粒。上述第一接腳透過一第一導線電性耦接至一第一接墊。上述第二接腳透過一第二導線電性耦接至一第二接墊。上述第三接腳透過一第三導線電性耦接至一第三接墊。上述晶粒包括一第一開關元件以及一第二開關元件。上述第一開關元件的一端透過一第四導線電性耦接於上述第二接墊,上述第二開關元件的一端透過一第五導線電性耦接於上述第三接墊,上述第一開關元件的另一端以及上述第二開關元件的另一端共同透過一第六導線電性耦接於上述第一接墊。
本發明更提出一種開關晶片,上述開關晶片包括一第一接腳、一第二接腳、一第三接腳、一第四接腳、一第五接腳以及一晶粒。上述第一接腳透過一第一導線電性耦接至一第一接墊。上述第二接腳透過一第二導線電性耦接至一第二接墊。上述第三接腳透過一第三導線電性耦接至一第三接墊。上述第四接腳透過一第四導線電性耦接至一第四接墊。上述第五接腳透過一第五導線電性耦接至一第五接墊。上述晶粒包括一第一開關元件、一第二開關元件、一第三開關元件、一第四開關元件、一第五開關元件以及一第六開關元件。上述第一開關元件的一端透過一第六導線電性耦接至上述第一接墊。上述第二開關元件一端分別透過一第七導線電性耦接於上述第二接墊,上述第一開關元件的另一端以及上述第二開關元件的另一端共同透過一第八導線電性耦接於上述第三接墊。上述第三開關元件的一端透過一第九導線電性耦接至上述第一接墊。上述第四開關元件一端透過一第十導線電性耦接於上述第二接墊,上述第三開關元件的另一端以及上述第四開關元件的另一端共同透過一第十一導線電性耦接於上述第四接墊。上述第五開關元件的一端透過一第十二導線電性耦接至上述第一接墊。上述第六開關元件的一端透過一第十三導線的方式電性耦接於上述第二接墊,上述第五開關元件的另一端以及上述第六開關元件的另一端共同透過一第十四導線的方式電性耦接於上述第五接墊。
以下說明為本發明的實施例。其目的是要舉例說明本發明一般性的原則,不應視為本發明之限制,本發明之範圍當以申請專利範圍所界定者為準。
能理解的是,雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分,這些元件、組成成分、區域、層、及/或部分不應被這些用語限定,且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此,以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本揭露一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。
值得注意的是,以下所揭露的內容可提供多個用以實踐本發明之不同特點的實施例或範例。以下所述之特殊的元件範例與安排僅用以簡單扼要地闡述本發明之精神,並非用以限定本發明之範圍。此外,以下說明書可能在多個範例中重複使用相同的元件符號或文字。然而,重複使用的目的僅為了提供簡化並清楚的說明,並非用以限定多個以下所討論之實施例以及/或配置之間的關係。此外,以下說明書所述之一個特徵連接至、耦接至以及/或形成於另一特徵之上等的描述,實際可包含多個不同的實施例,包括該等特徵直接接觸,或者包含其它額外的特徵形成於該等特徵之間等等,使得該等特徵並非直接接觸。
多工器(MUX)以及解多工器(DEMUX)是高速訊號規格中(如USB、SATA、PCIe等)常使用的元件,其用以改變所連接的高速數據流的傳送/接收路徑及方向。一般來說,多工器以及解多工器之相關電路包含了ESD保護電路、電晶體(MOSFET)、閘極控制信號以及連接電晶體與數據流輸入端與輸出端的金屬線。本發明中的N:M多工器以及M:N解多工器適用於高速數據流的傳輸(如1Gbps或更高),其中N大於M。一般而言,ESD保護電路以及電晶體所產生的寄生電容(Parasitics)如果不被吸收將增加數據流通過多工器以及解多工器的信號損耗,而影響數據流的信號完整性(signal integrity),進而降低多工器以及解多工器可使用數據流的傳輸速度。為了降低這些寄生電容對於多工器以及解多工器所產生的不良影響,常用方式便是利用晶圓廠所提供的製程上的厚金屬層來實現電感以將這些寄生電容吸收,進而降低這些寄生電容所造成的影響。另一種方式是利用互補式金屬氧化物半導體-矽晶絕緣體(CMOS SOI)製程。上述兩種做法雖可達到降低寄生電容對於多工器以及解多工器所產生的不良影響,卻也增加了產品的成本。
由於多工器與解多工器中是由至少一個開關元件所構成,以下先以一開關元件來進行說明。第1圖係顯示根據一實施例所述之開關晶片之示意圖。如第1圖所示,在一實施例中,開關晶片100為具有一導線架(lead frame)之封裝晶片,其中開關晶片100包括晶粒(die)110、第一接腳120以及第二接腳130。晶粒110包括第一開關元件111、第一靜電放電保護裝置ESD1以及第二靜電放電保護裝置ESD2、第一接墊PAD1、第二接墊PAD2。
第一開關元件111係透過第一走線TR1而耦接至第一接墊PAD1,並且透過第二走線TR2而耦接至第二接墊PAD2。第一靜電放電保護裝置ESD1係電性耦接至第一接墊PAD1,第二靜電放電保護裝置ESD2係電性耦接至第二接墊PAD2。根據本發明之一實施例,第一走線TR1以及第二走線TR2係為晶粒110中的金屬走線。根據本發明之一實施例,第三走線TR3以及第四走線TR4係為晶粒110中的金屬走線。第一靜電放電保護裝置ESD1透過第三走線TR3耦接至第一接墊PAD1,第二靜電放電保護裝置ESD2透過第四走線TR4耦接至第二接墊PAD2。第一靜電放電保護裝置ESD1以及第二靜電放電保護裝置ESD2用以保護第一開關元件111,免於第一接墊PAD1以及第二接墊PAD2所接收到之靜電放電。
第一靜電放電保護裝置ESD1至第一接墊PAD1以及第二靜電放電保護裝置ESD2至第二接墊PAD2之間的距離極短,因此在此忽略第一靜電放電保護裝置ESD1至第一接墊PAD1以及第二靜電放電保護裝置ESD2至第二接墊PAD2之間的走線TR3、TR4所產生之效應,以簡化說明。
如第1圖所示,晶粒110之第一接墊PAD1係透過第一導線BL1電性耦接至第一接腳120,晶粒110之第二接墊PAD2係透過第二導線BL2電性耦接至第二接腳130,使得晶粒110得以透過第一接腳120以及第二接腳130而電性耦接至其他外部電路。
為了使開關晶片100能夠適用於寬頻帶(wide bandwidth)並達成低***損耗(low insertion loss)、低回波損耗(low return loss)以及高隔離(high isolation)的應用目的,由於開關晶片100係屬於被動元件,因此如何減少第一走線TR1以及第二走線TR2之介電損耗(dielectric loss)以及傳導損耗(conduction loss)將成為設計的關鍵。
此外,由於晶粒110之製造過程中蝕刻製程的精準度難以掌握,使得第一走線TR1以及第二走線TR2的走線寬度與長度經常發生飄移的現象,進而影響阻抗匹配而造成信號耗損。
本發明在此提出一種利用封裝(packaging)之導線(bondwires)取代晶粒(die)中的走線(metal traces)做為開關元件兩端與數據流之輸入端與輸出端的連接。在一實施例中,開關元件可為電晶體,則在電晶體的汲極(Drain)與源極(Source)的上的走線將以封裝(packaging)之導線(bondwires)取代。因為利用導線做為電感可將先前所提到的寄生電容吸收的更好,並且導線相較於製程所用的金屬走線有較高的Q值,因而降低了數據流的傳導損耗,同時也保持了在高速傳輸下信號的完整性,進而達到寬頻帶、低損耗、低回波損耗的設計。
由於多工器與解多工器中是由至少一個開關元件所構成,以下先以一開關元件來說明本發明。第2圖係顯示根據本發明之一實施例所述之開關晶片之示意圖。如第2圖所示,在一實施例中,開關晶片200為具有一導線架(lead frame)之封裝晶片,其中開關晶片200包括晶粒210、第一接腳120以及第二接腳130。晶粒210包括第一開關元件211、第一靜電放電保護裝置ESD1、第二靜電放電保護裝置ESD2、第一接墊PAD1、第二接墊PAD2、第三接墊PAD3、第四接墊PAD4、第三導線BL3以及第四導線BL4。
如第2圖所示,第一開關元件211係電性耦接於第一接墊PAD1以及第二接墊PAD2之間,第一靜電放電保護裝置ESD1係電性耦接至第三接墊PAD3,第二靜電放電保護裝置ESD2係電性耦接至第四接墊PAD4。此外,第一接墊PAD1透過第三導線BL3電性耦接至第三接墊PAD3,第二接墊PAD2透過第四導線BL4電性耦接至第四接墊PAD4。
根據本發明之一實施例,第一開關元件211與第一接墊PAD1以及第二接墊PAD2之間的距離極短,故可忽略其間的走線所產生之效應。根據本發明之一實施例,第一靜電放電保護裝置ESD1至第三接墊PAD3以及第二靜電放電保護裝置ESD2至第四接墊PAD4之間的距離極短,因此在此忽略第一靜電放電保護裝置ESD1至第三接墊PAD3以及第二靜電放電保護裝置ESD2至第四接墊PAD4之間的走線所產生之效應。根據本發明之許多實施例,第一開關元件211係為N型電晶體,或是P型電晶體。根據本發明之其他實施例,第一開關元件211可為其他可作為開關之電子元件。
將第2圖之晶粒210與第1圖之晶粒110相比,第1圖之第一走線TR1係以第三導線BL3取代,第1圖之第二走線TR2係以第四導線BL4取代。根據本發明之一實施例,第三導線BL3以及第四導線BL4係為封裝中用以連接接墊以及導線架之金屬導線,而第一導線BL1、第二導線BL2也是金屬導線,其用以連接晶粒中的接墊與接墊之間。
第3圖係顯示根據本發明之一實施例所述之開關晶片之等效電路圖。如第3圖所示,等效電路300係為開關晶片200之等效電路。第一導線電感LBL1、第二導線電感LBL2、第三導線電感LBL3以及第四導線電感LBL4係分別為第一導線BL1、第二導線BL2、第三導線BL3以及第四導線BL4之等效電感,第一靜電放電保護裝置電容CESD1以及第二靜電放電保護裝置電容CESD2係分別為第一靜電放電保護裝置ESD1以及第二靜電放電保護裝置ESD2所產生之寄生電容。
第一開關元件211係等效為理想開關SW、第一(寄生)電容C1以及第二(寄生)電容C2,第一接腳120所耦接之外部電路板之寄生電容可等效為第一電路板電容CPCB1,第二接腳130所耦接之外部電路板之寄生電容可等效為第二電路板電容CPCB2。
根據本發明之一實施例,如第3圖所示,開關晶片200可等效為LC階梯式(LC-ladder)濾波器,並利用設計LC階梯式濾波器的方式,擴展開關晶片200之操作頻寬。此外,由於導線之電感值係與其長度有關,相較於因蝕刻製程的限制而難以掌握晶粒之內部走線之寬度以及長度,導線之電感值更容易精準控制。並且,導線具有低阻抗的特性,利用導線取代晶粒之內部走線有助於降低信號之損耗。因此,使用導線替代晶粒之內部走線,有助於開關晶片200更容易達成寬頻帶、低***損耗、低回波損耗且高隔離之應用目的。
第4圖係顯示根據本發明之另一實施例所述之由複數個開關元件所構成的1:2解多工器或是2:1多工器之示意圖。如第4圖所示,在一實施例中,開關晶片400為具有一導線架(lead frame)之封裝晶片,其中開關晶片400包括晶粒410、第一接腳 420、第二接腳430以及第三接腳440。
晶粒410包括第一開關元件411、第二開關元件412、第一靜電放電保護裝置ESD1、第二靜電放電保護裝置ESD2、第三靜電放電保護裝置ESD3、第一接墊PAD1、第二接墊PAD2、第三接墊PAD3、第四接墊PAD4、第五接墊PAD5以及第六接墊PAD6。
第一開關元件411係電性耦接於第一接墊PAD1以及第二接墊PAD2之間,第二開關元件412係電性耦接於第一接墊PAD1以及第三接墊PAD3之間。根據本發明之一實施例,第一開關元件411以及第二開關元件412分別至第一接墊PAD1、第二接墊PAD2以及第三接墊PAD3之間的距離極短,故可忽略其間的走線所產生之效應。第四接墊PAD4係透過第一導線BL1而電性耦接至第一接腳420,第五接墊PAD5係透過第二導線BL2而電性耦接至第二接腳430,第六接墊PAD6係透過第三導線BL3而電性耦接至第三接腳440。
第一靜電放電保護裝置ESD1係電性耦接至第四接墊PAD4,第二靜電放電保護裝置ESD2係電性耦接至第五接墊PAD5,第三靜電放電保護裝置ESD3係電性耦接至第六接墊PAD6。根據本發明之一實施例,由於第一靜電放電保護裝置ESD1至第四接墊PAD4、第二靜電放電保護裝置ESD2至第五接墊PAD5以及第三靜電放電保護裝置ESD3至第六接墊PAD6之間的距離極短,因此在此忽略第一靜電放電保護裝置ESD1至第四接墊PAD4、第二靜電放電保護裝置ESD2至第五接墊PAD5以及第三靜電放電保護裝置ESD3至第六接墊PAD6之間的走線所產生之效應。
第一接墊PAD1係透過第四導線BL4而電性耦接至第四接墊PAD4,第二接墊PAD2係透過第五導線BL5而電性耦接至第五接墊PAD5,第三接墊PAD3係透過第六導線BL6而電性耦接至第六接墊PAD6。
根據本發明之一實施例,第一接腳420接收到第一信號S1。根據本發明之一實施例,當第一開關元件411導通而第二開關元件412不導通時,開關晶片400將第一信號S1提供至第二接腳430。根據本發明之另一實施例,當第一開關元件411不導通而第二開關元件412導通時,開關晶片400將第一信號S1提供至第三接腳440。此時開關晶片400是等效為一1:2解多工器(未顯示其控制端)。
根據本發明之另一實施例,第二接腳430接收到第二信號S2且第三接腳440接收到第三信號S3。根據本發明之一實施例,當第一開關元件411導通而第二開關元件412不導通時,開關晶片400將第二信號S2提供至第一接腳420。根據本發明之另一實施例,當第一開關元件411不導通而第二開關元件412導通時,開關電路400將第三信號S3提供至第一接腳420。此時開關晶片400是等效為一2:1多工器(未顯示其控制端)。
換句話說,開關晶片400可根據第一開關元件411以及第二開關元件412是否導通,將第一接腳420接收之信號提供至第二接腳430及/或第三接腳430。另一方面,開關晶片400也可根據第一開關元件411以及第二開關元件412是否導通,而選擇性的將第二接腳430接收之信號或第三接腳440接收之信號提供至第一接腳420。在一實施例中,開關晶片400可作為一串列器、解串列器其中一者,其應用在高速傳輸的訊號傳遞,例如USB、SATA、PCIE等規格中的傳輸訊號(TX、RX等),然不以此為限。
第4圖之開關晶片400係用以傳送及/或接收單端信號,兩個相同的開關晶片400即可用以傳送及/或接收差動信號。為了簡化說明,在此僅以傳送及/或接收單端信號為例進行說明解釋,並非以任何形式限定於此。
第5圖係顯示根據本發明之另一實施例所述之由複數個開關元件所構成的2:3解多工器或是3:2多工器之示意圖。如第5圖所示,在一實施例中,開關晶片500為具有一導線架(lead frame)之封裝晶片,其中開關晶片500包括晶粒510、第一接腳520、第二接腳530、第三接腳540、第四接腳550以及第五接腳560。
晶粒510包括第一開關元件511、第二開關元件512、第三開關元件513、第四開關元件514、第五開關元件515、第六開關元件516、第一接墊PAD1、第二接墊PAD2、第三接墊PAD3、第四接墊PAD4、第五接墊PAD5、第六接墊PAD6、第七接墊PAD7、第八接墊PAD8以及第九接墊PAD9。
第一開關元件511係電性耦接於第一接墊PAD1以及第二接墊PAD2之間,第二開關元件512係電性耦接於第二接墊PAD2以及第三接墊PAD3之間。第三開關元件513係電性耦接於第四接墊PAD4以及第五接墊PAD5之間,第四開關元件514係電性耦接於第五接墊以及第六接墊PAD6之間。第五開關元件515係電性耦接於第七接墊PAD7以及第八接墊PAD8之間,第六開關元件516係電性耦接於第八接墊PAD8以及第九接墊PAD9之間。
根據本發明之一實施例,由於第一開關元件511、第二開關元件512以及第三開關元件513分別至各個接墊PAD1、PAD2、PAD3、PAD4、PAD5之間的距離極短,第四開關元件514、第五開關元件515以及第六開關元件516分別至各個接墊PAD5、PAD6、PAD7、PAD8、PAD9之間的距離極短,因此在此忽略各個開關元件與接墊之間的走線所產生之效應。
如第5圖所示,晶粒510更包括第十接墊PAD10、第十一接墊PAD11、第十二接墊PAD12、第十三接墊PAD13以及第十四接墊PAD14。第十接墊PAD10係透過第一導線BL1電性耦接至第一接腳520,第十一接墊PAD11係透過第二導線BL2電性耦接至第二接腳530。第十二接墊PAD12係透過第三導線BL3電性耦接至第三接腳540,第十三接墊PAD13係透過第四導線BL4電性耦接至第四接腳550,第十四接墊PAD14係透過第五導線BL5電性耦接至第五接腳560。
如第5圖所示,晶粒510更包括第一靜電放電保護裝置ESD1、第二靜電放電保護裝置ESD2、第三靜電放電保護裝置ESD3、第四靜電放電保護裝置ESD4以及第五靜電放電保護裝置ESD5。第一靜電放電保護裝置ESD1係電性耦接至第十接墊PAD10,第二靜電放電保護裝置ESD2係電性耦接至第十一接墊PAD11,第三靜電放電保護裝置ESD3係電性耦接至第十二接墊PAD12,第四靜電放電保護裝置ESD4係電性耦接至第十三接墊PAD13,第五靜電放電保護裝置ESD5係電性耦接至第十四接墊PAD14。
根據本發明之一實施例,由於第一靜電放電保護裝置ESD1、第二靜電放電保護裝置ESD2、第三靜電放電保護裝置ESD3、第四靜電放電保護裝置ESD4以及第五靜電放電保護裝置ESD5分別至第十接墊PAD10、第十一接墊PAD11、第十二接墊PAD12、第十三接墊PAD13以及第十四接墊PAD14之間的距離極短,因此在此忽略各個靜電放電保護裝置與接墊之間的走線所產生之效應。
如第5圖所示,第一接墊PAD1係透過第六導線BL6,電性耦接至第十接墊PAD10。第二接墊PAD2係透過第七導線BL7,電性耦接至第十二接墊PAD12。第三接墊PAD3係透過第八導線BL8,電性耦接至第十一接墊PAD11。第四接墊PAD4係透過第九導線BL9,電性耦接至第十接墊PAD10。第五接墊PAD5係透過第十導線BL10,電性耦接至第十三接墊PAD13。第六接墊PAD6係透過第十一導線BL11,電性耦接至第十一接墊PAD11。
第七接墊PAD7係透過第十二導線BL12,電性耦接至第十接墊PAD10。第八接墊PAD8係透過第十三導線BL13,電性耦接至第十四接墊PAD14。第九接墊PAD9係透過第十四導線BL14,電性耦接至第十一接墊PAD11。
根據本發明之一實施例,當第一接腳520接收第一信號S1且第二接腳530接收第二信號S2時,開關晶片500根據第一開關元件511、第二開關元件512、第三開關元件513、第四開關元件514、第五開關元件515以及第六開關元件516是否導通,而分別將第一信號S1及/或第二信號S2分別提供至第三接腳540、第四接腳550以及第五接腳560之任一者。此時開關晶片500是等效為一2:3解多工器(未顯示其控制端)。
根據本發明之另一實施例,當第三接腳540接收第三信號S3、第四接腳550接收第四信號S4以及第五接腳560接收第五信號S5時,開關晶片500根據第一開關元件511、第二開關元件512、第三開關元件513、第四開關元件514、第五開關元件515以及第六開關元件516是否導通,而選擇將第三信號S3、第四信號S4以及第五信號S5之至少一者,提供至第一接腳520及/或第二接腳530。此時開關晶片500是等效為一3:2多工器(未顯示其控制端)。
在一實施例中,開關晶片500可作為一串列器、解串列器其中一者,其應用在高速傳輸的訊號傳遞,例如USB、SATA、PCIE等規格中,然不以此為限。
根據本發明之其他實施例,二個相同的開關晶片500可用以傳送及/或接收差動信號。為了簡化說明,在此僅以傳送及/或接收單端信號為例進行說明解釋,並非以任何形式限定於此。
如前所述的開關晶片100、200、400、500中只繪示出與本發明相關的部分,無關的其他電路並未繪示出。
本發明在此提出了開關晶片(多工器/解多工器),並且利用封裝之導線(bond wire)取代晶粒中的金屬走線,使得晶粒中各個元件之間的電感值能夠更精確的控制,也增加設計上的彈性。此外,由於導線之阻抗值較小,因此降低了傳導損耗,再加上導線沒有晶粒中的金屬走線之介電損耗。此外,在晶粒中不同元件之間利用導線進行耦接,有助於拓展開關晶片之操作頻寬,使得開關晶片達到寬操作頻帶、低***損耗、低回波損耗且高隔離之目的。
雖然本揭露的實施例及其優點已揭露如上,但應該瞭解的是,任何所屬技術領域中具有通常知識者,在不脫離本揭露之精神和範圍內,當可作更動、替代與潤飾。此外,本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟,任何所屬技術領域中具有通常知識者可從本揭露一些實施例之揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟,只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露一些實施例使用。因此,本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外,每一申請專利範圍構成個別的實施例,且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。
100、200、400、500:開關晶片
110、210、410、510:晶粒
120、420、520:第一接腳
130、430、530:第二接腳
111、211、411、511:第一開關元件
300:等效電路
412、512:第二開關元件
513:第三開關元件
514:第四開關元件
515:第五開關元件
516:第六開關元件
440、540:第三接腳
550:第四接腳
560:第五接腳
ESD1:第一靜電放電保護裝置
ESD2:第二靜電放電保護裝置
ESD3:第三靜電放電保護裝置
PAD1:第一接墊
PAD2:第二接墊
PAD3:第三接墊
PAD4:第四接墊
PAD5:第五接墊
PAD6:第六接墊
PAD7:第七接墊
PAD8:第八接墊
PAD9:第九接墊
PAD10:第十接墊
PAD11:第十一接墊
PAD12:第十二接墊
PAD13:第十三接墊
PAD14:第十四接墊
BL1:第一導線
BL2:第二導線
BL3:第三導線
BL4:第四導線
BL5:第五導線
BL6:第六導線
BL7:第七導線
BL8:第八導線
BL9:第九導線
BL10:第十導線
BL11:第十一導線
BL12:第十二導線
BL13:第十三導線
PAD14:第十四導線
TR1:第一走線
TR2:第二走線
TR3:第三走線
TR4:第四走線
LBL1:第一導線電感
LBL2:第二導線電感
LBL3:第三導線電感
LBL4:第四導線電感
CESD1:第一靜電放電保護裝置電容
CESD2:第二靜電放電保護裝置電容
SW:理想開關
C1:第一(寄生)電容
C2:第二(寄生)電容
CPCB1:第一電路板電容
CPCB2:第二電路板電容
S1:第一信號
S2:第二信號
S3:第三信號
S4:第四信號
S5:第五信號
第1圖係顯示根據一實施例所述之開關晶片之示意圖;
第2圖係顯示根據本發明之一實施例所述之開關晶片之示意圖;
第3圖係顯示根據本發明之一實施例所述之開關晶片之等效電路圖;
第4圖係顯示根據本發明之另一實施例所述之由複數個開關元件所構成的1:2解多工器或是2:1多工器之示意圖;以及
第5圖係顯示根據本發明之另一實施例所述之由複數個開關元件所構成的2:3解多工器或是3:2多工器之示意圖。
200:開關晶片
210:晶粒
211:第一開關元件
120:第一接腳
130:第二接腳
ESD1:第一靜電放電保護裝置
ESD2:第二靜電放電保護裝置
PAD1:第一接墊
PAD2:第二接墊
PAD3:第三接墊
PAD4:第四接墊
BL1:第一導線
BL2:第二導線
BL3:第三導線
BL4:第四導線
Claims (33)
- 一種開關晶片,包括:一第一開關元件,直接耦接於一第一接墊以及一第二接墊之間;一第一靜電放電保護裝置,電性耦接至一第三接墊,其中上述第三接墊透過一第一導線電性耦接至上述第一接墊;以及一第二靜電放電保護裝置,電性耦接至一第四接墊,其中上述第四接墊透過一第二導線電性耦接至上述第二接墊。
- 如請求項1之開關晶片,其中上述第一開關元件、上述第一靜電放電保護裝置、上述第二靜電放電保護裝置、上述第一接墊、上述第二接墊、上述第三接墊以及上述第四接墊係位於一晶粒中。
- 如請求項2之開關晶片,更包括:一第一接腳,透過一第三導線電性耦接至上述第三接墊;以及一第二接腳,透過一第四導線電性耦接至上述第四接墊。
- 如請求項3之開關晶片,其中上述晶粒、上述第一接腳以及上述第二接腳係位於一封裝中。
- 一種開關晶片,包括: 一第一開關元件,電性耦接於一第一接墊以及一第二接墊之間;一第二開關元件,電性耦接於上述第一接墊以及一第三接墊之間;一第一靜電放電保護裝置,電性耦接至一第四接墊,其中上述第四接墊透過一第一導線電性耦接至上述第一接墊;一第二靜電放電保護裝置,電性耦接至一第五接墊,其中上述第五接墊透過一第二導線電性耦接至上述第二接墊;以及一第三靜電放電保護裝置,電性耦接至一第六接墊,其中上述第六接墊透過一第三導線電性耦接至上述第三接墊。
- 如請求項5之開關晶片,其中上述第一開關元件、上述第二開關元件、上述第一靜電放電保護裝置、上述第二靜電放電保護裝置以及上述第三靜電放電保護裝置係位於一晶粒中。
- 如請求項6之開關晶片,更包括:一第一接腳,透過一第四導線電性耦接至上述第四接墊;一第二接腳,透過一第五導線電性耦接至上述第五接墊;以及 一第三接腳,透過一第六導線電性耦接至上述第六接墊。
- 如請求項7之開關晶片,其中上述晶粒、上述第一接腳、上述第二接腳以及上述第三接腳係位於一封裝中。
- 如請求項7之開關晶片,其中上述第一接腳接收一第一信號,其中當上述第一開關元件係為導通且上述第二開關元件係為不導通時,上述第一信號係提供至上述第二接腳,其中當上述第一開關元件係為不導通且上述第二開關元件係為導通時,上述第一信號係提供至上述第三接腳。
- 如請求項7之開關晶片,其中上述第二接腳係接收一第一信號,上述第三接腳係接收一第二信號,其中當上述第一開關元件係為導通且上述第二開關元件係為不導通時,上述第一信號係提供至上述第一接腳,其中當上述第一開關元件係為不導通且上述第二開關元件係為導通時,上述第二信號係提供至上述第一接腳。
- 如請求項5之開關晶片,其中上述開關晶片係為一串列器、一解串列器、一N:M多工器、一M:N解多工器其中一者,其中N大於M。
- 一種開關晶片,包括:一第一開關元件,電性耦接於一第一接墊以及一第二接墊之間; 一第二開關元件,電性耦接於上述第二接墊以及一第三接墊之間;一第三開關元件,電性耦接於一第四接墊以及一第五接墊之間;一第四開關元件,電性耦接於上述第五接墊以及一第六接墊之間;一第五開關元件,電性耦接於一第七接墊以及一第八接墊之間;一第六開關元件,電性耦接於上述第八接墊以及一第九接墊之間;一第一靜電放電保護裝置,電性耦接至一第十接墊,其中上述第十接墊透過一第一導線電性耦接至上述第一接墊、透過一第二導線電性耦接至上述第四接墊且透過一第三導線電性耦接至上述第七接墊;一第二靜電放電保護裝置,電性耦接至一第十一接墊,其中上述第十一接墊透過一第四導線電性耦接至上述第三接墊、透過一第五導線電性耦接至上述第六接墊且透過一第六導線電性耦接至上述第九接墊;一第三靜電放電保護裝置,電性耦接至一第十二接墊,其中上述第十二接墊透過一第七導線電性耦接至上述第二接墊; 一第四靜電放電保護裝置,電性耦接至一第十三接墊,其中上述第十三接墊透過一第八導線電性耦接至上述第五接墊;以及一第五靜電放電保護裝置,電性耦接至一第十四接墊,其中上述第十四接墊透過一第九導線電性耦接至上述第八接墊。
- 如請求項12之開關晶片,其中上述第一開關元件至上述第六開關元件、上述第一靜電放電保護裝置至上述第五靜電放電保護裝置係位於一晶粒中。
- 如請求項13之開關晶片,更包括:一第一接腳,透過一第十導線電性耦接至上述第十接墊;一第二接腳,透過一第十一導線電性耦接至上述第十一接墊;一第三接腳,透過一第十二導線電性耦接至上述第十二接墊;一第四接腳,透過一第十三導線電性耦接至上述第十三接墊;以及一第五接腳,透過一第十四導線電性耦接至上述第十四接墊。
- 如請求項14之開關晶片,其中上述晶粒、上述第一接腳、上述第二接腳、上述第三接腳、上述第四接腳以及上述第五接腳係位於一封裝中。
- 如請求項14之開關晶片,其中上述第一接腳接收一第一信號,上述第二接腳接收一第二信號,其中上述開關晶片根據上述第一開關元件、上述第二開關元件、上述第三開關元件、上述第四開關元件、上述第五開關元件以及上述第六開關元件是否導通,而將上述第一信號及/或上述第二信號分別提供至上述第三接腳、上述第四接腳以及上述第五接腳之一者。
- 如請求項14之開關晶片,其中上述第三接腳係接收一第三信號,上述第四接腳係接收一第四信號,上述第五接腳係接收一第五信號,其中上述開關晶片根據上述第一開關元件、上述第二開關元件、上述第三開關元件、上述第四開關元件、上述第五開關元件以及上述第六開關元件是否導通,而選擇將上述第三信號、上述第四信號以及上述第五信號之至少一者,提供至上述第一接腳及/或上述第二接腳。
- 如請求項12之開關晶片,其中上述開關晶片係為一N:M多工器、一M:N解多工器其中一者,其中N大於M。
- 一種開關晶片,包括:一第一接腳,透過一第一導線電性耦接至一第一接墊;一第二接腳,透過一第二導線電性耦接至第二接墊;以及 一晶粒,包括一第一開關元件,其中上述第一開關元件的一端透過一第三導線直接耦接至上述第一接墊,上述第一開關元件的另一端透過一第四導線直接耦接至上述第二接墊。
- 如請求項19之開關晶片,其中上述第一接墊、上述第二接墊、上述第三導線、上述第四導線皆位於上述晶粒中。
- 如請求項19之開關晶片,其中上述晶粒更包括:一第一靜電放電保護裝置,電性耦接至上述第一接墊;以及一第二靜電放電保護裝置,電性耦接至上述第二接墊。
- 一種開關晶片,包括:一第一接腳,透過一第一導線電性耦接至一第一接墊;一第二接腳,透過一第二導線電性耦接至一第二接墊;一第三接腳,透過一第三導線電性耦接至一第三接墊;以及一晶粒,包括:一第一開關元件,其中上述第一開關元件的一端透過一第四導線電性耦接於上述第二接墊;以及一第二開關元件,其中上述第二開關元件的一端透過一第五導線電性耦接於上述第三接墊,上述第一開關元件的另一端以及上述第二開關元件的另一端共同透過一第六導線電性耦接於上述第一 接墊,其中上述第一導線、上述第二導線、上述第三導線、上述第四導線、上述第五導線以及上述第六導線皆為一封裝中用以連接接墊以及導線架之一金屬導線。
- 如請求項22之開關晶片,其中上述第一接墊、上述第二接墊、上述第三接墊、上述第四導線、上述第五導線、上述第六導線皆位於上述晶粒中。
- 如請求項22之開關晶片,其中上述晶粒更包括:一第一靜電放電保護裝置,電性耦接至上述第一接墊;一第二靜電放電保護裝置,電性耦接至上述第二接墊;以及一第三靜電放電保護裝置,電性耦接至上述第三接墊。
- 如請求項22之開關晶片,其中上述開關晶片係為一串列器、一解串列器、一N:M多工器、一M:N解多工器之任一者,其中N大於M。
- 如請求項22之開關晶片,其中上述第一接腳接收一第一信號,其中當上述第一開關元件係為導通且上述第二開關元件係為不導通時,上述第一信號係提供至上述第二接腳,其中當上述第一開關元件係為不導通且上述第二開關元件係為導通時,上述第一信號係提供至上述第三接腳。
- 如請求項22之開關晶片,其中上述第二接腳係接收一第一信號,上述第三接腳係接收一第二信號,其中當上述第 一開關元件係為導通且上述第二開關元件係為不導通時,上述第一信號係提供至上述第一接腳,其中當上述第一開關元件係為不導通且上述第二開關元件係為導通時,上述第二信號係提供至上述第一接腳。
- 一種開關晶片,包括:一第一接腳,透過一第一導線電性耦接至一第一接墊;一第二接腳,透過一第二導線電性耦接至一第二接墊;一第三接腳,透過一第三導線電性耦接至一第三接墊;一第四接腳,透過一第四導線電性耦接至一第四接墊;一第五接腳,透過一第五導線電性耦接至一第五接墊;以及一晶粒,包括:一第一開關元件,其中上述第一開關元件的一端透過一第六導線電性耦接至上述第一接墊;一第二開關元件,其中上述第二開關元件一端分別透過一第七導線電性耦接於上述第二接墊,上述第一開關元件的另一端以及上述第二開關元件的另一端共同透過一第八導線電性耦接於上述第三接墊;一第三開關元件,其中上述第三開關元件的一端透過一第九導線電性耦接至上述第一接墊; 一第四開關元件,其中上述第四開關元件一端透過一第十導線電性耦接於上述第二接墊,上述第三開關元件的另一端以及上述第四開關元件的另一端共同透過一第十一導線電性耦接於上述第四接墊;一第五開關元件,其中上述第五開關元件的一端透過一第十二導線電性耦接至上述第一接墊;以及一第六開關元件,其中上述第六開關元件的一端透過一第十三導線電性耦接於上述第二接墊,上述第五開關元件的另一端以及上述第六開關元件的另一端共同透過一第十四導線電性耦接於上述第五接墊。
- 如請求項28之開關晶片,其中上述第一接墊、上述第二接墊、上述第三接墊、上述第四接墊、上述第五接墊皆位於上述晶粒中。
- 如請求項28之開關晶片,其中上述晶粒更包括:一第一靜電放電保護裝置,電性耦接至上述第一接墊;一第二靜電放電保護裝置,電性耦接至上述第二接墊;一第三靜電放電保護裝置,電性耦接至上述第三接墊;一第四靜電放電保護裝置,電性耦接至上述第四接墊;以及 一第五靜電放電保護裝置,電性耦接至上述第五接墊。
- 如請求項28之開關晶片,其中上述開關晶片係為一N:M多工器、一M:N解多工器其中一者,其中N大於M。
- 如請求項28之開關晶片,其中上述第一接腳接收一第一信號,上述第二接腳接收一第二信號,其中上述開關晶片根據上述第一開關元件、上述第二開關元件、上述第三開關元件、上述第四開關元件、上述第五開關元件以及上述第六開關元件是否導通,而將上述第一信號及/或上述第二信號分別提供至上述第三接腳、上述第四接腳以及上述第五接腳之一者。
- 如請求項28之開關晶片,其中上述第三接腳係接收一第三信號,上述第四接腳係接收一第四信號,上述第五接腳係接收一第五信號,其中上述開關晶片根據上述第一開關元件、上述第二開關元件、上述第三開關元件、上述第四開關元件、上述第五開關元件以及上述第六開關元件是否導通,而選擇將上述第三信號、上述第四信號以及上述第五信號之至少一者,提供至上述第一接腳及/或上述第二接腳。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120635698.XU CN214588833U (zh) | 2020-12-23 | 2021-03-29 | 开关芯片 |
CN202110334874.0A CN112928085A (zh) | 2020-12-23 | 2021-03-29 | 开关芯片 |
US17/234,310 US11600612B2 (en) | 2020-12-23 | 2021-04-19 | Switch chip with bond wires replacing traces in a die |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063129872P | 2020-12-23 | 2020-12-23 | |
US63/129,872 | 2020-12-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202226757A TW202226757A (zh) | 2022-07-01 |
TWI790563B true TWI790563B (zh) | 2023-01-21 |
Family
ID=77912110
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110202599U TWM614698U (zh) | 2020-12-23 | 2021-03-11 | 開關晶片 |
TW110108662A TWI790563B (zh) | 2020-12-23 | 2021-03-11 | 開關晶片 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110202599U TWM614698U (zh) | 2020-12-23 | 2021-03-11 | 開關晶片 |
Country Status (1)
Country | Link |
---|---|
TW (2) | TWM614698U (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010068490A1 (en) * | 2008-11-25 | 2010-06-17 | 1/6Qualcomm Incorporated | Die-to-die power consumption optimization |
US20110050288A1 (en) * | 2009-08-31 | 2011-03-03 | Kabushiki Kaisha Toshiba | Semiconductor switch |
US20130120334A1 (en) * | 2011-11-10 | 2013-05-16 | Hyung-Tae Kim | Display driving device and display system with improved protection against electrostatic discharge |
US20140071567A1 (en) * | 2012-09-10 | 2014-03-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
US20200072891A1 (en) * | 2018-08-28 | 2020-03-05 | Renesas Electronics Corporation | Semiconductor device, electronic circuit, and method of inspecting semiconductor device |
-
2021
- 2021-03-11 TW TW110202599U patent/TWM614698U/zh unknown
- 2021-03-11 TW TW110108662A patent/TWI790563B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010068490A1 (en) * | 2008-11-25 | 2010-06-17 | 1/6Qualcomm Incorporated | Die-to-die power consumption optimization |
US20110050288A1 (en) * | 2009-08-31 | 2011-03-03 | Kabushiki Kaisha Toshiba | Semiconductor switch |
US20130120334A1 (en) * | 2011-11-10 | 2013-05-16 | Hyung-Tae Kim | Display driving device and display system with improved protection against electrostatic discharge |
US20140071567A1 (en) * | 2012-09-10 | 2014-03-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
US20200072891A1 (en) * | 2018-08-28 | 2020-03-05 | Renesas Electronics Corporation | Semiconductor device, electronic circuit, and method of inspecting semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TW202226757A (zh) | 2022-07-01 |
TWM614698U (zh) | 2021-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070001704A1 (en) | Method and apparatus for equalization of connection pads | |
EP2803139B1 (en) | Driver circuit and method of generating an output signal | |
US20070029647A1 (en) | Radio frequency over-molded leadframe package | |
US9628032B1 (en) | RF device package with integrated hybrid coupler | |
US10971458B2 (en) | Compensation network for high speed integrated circuits | |
US20070268088A1 (en) | Stub-tuned wirebond package | |
CN100505231C (zh) | 半导体集成电路及其封装导线架 | |
US8355229B2 (en) | Semiconductor device with an inductor | |
TWI790563B (zh) | 開關晶片 | |
WO2013073591A1 (ja) | デカップリング回路及び半導体集積回路 | |
US8502342B1 (en) | Circuits, systems, and methods for reducing effects of cross talk in I/O lines and wire bonds | |
CN214588833U (zh) | 开关芯片 | |
EP3002787B1 (en) | Electronic device with input/output termination for ripple prevention | |
US7825527B2 (en) | Return loss techniques in wirebond packages for high-speed data communications | |
US8446735B2 (en) | Semiconductor package | |
US7763966B2 (en) | Resin molded semiconductor device and differential amplifier circuit | |
CN106409807B (zh) | 半导体器件 | |
KR100811607B1 (ko) | 수동 소자 발룬 회로를 튜닝하는 방법 | |
US20070102794A1 (en) | Lead arrangement and chip package using the same | |
TWI518868B (zh) | 積體電路 | |
US20150048897A1 (en) | Monolithic power splitter for differenital signal | |
US9111675B1 (en) | Stacked inductor structure | |
KR20240086087A (ko) | 반도체 패키지 | |
JP2017098926A (ja) | 半導体装置 | |
JP2005167276A (ja) | 半導体集積回路 |